JP2018129630A - 弾性波デバイス - Google Patents

Abstract

【課題】弾性波デバイスの大型化を抑制すること。
【解決手段】弾性波デバイスである送信フィルタチップ１２は、基板２０と、基板２０の上面に設けられた、直列共振器Ｓ１からＳ４及び並列共振器Ｐ１からＰ５を構成する複数の弾性波共振器２１と、基板２０の上面の一の領域から側面を介して、例えば基板２０の側面に設けられた切り欠き２５に埋め込まれ、他の領域に延在して設けられ、弾性波共振器２１に電気的に接続された配線層２２と、を備える。
【選択図】図３

Description

本発明は、弾性波デバイスに関する。

入出力端子の間に直列に接続された１又は複数の直列共振器と、並列に接続された１又は複数の並列共振器と、を備えるラダー型フィルタが知られている。ラダー型フィルタでは、入出力端子とグランドとの間にインダクタを含むインピーダンス整合回路を接続することや、１又は複数の並列共振器とグランドとの間にインダクタを接続することが知られている（例えば、特許文献１、２）。また、１又は複数の直列共振器に対して並列にキャンセル線路を接続することで、減衰特性を改善できることが知られている（例えば、特許文献３）。

特開平５−１６７３８８号公報 特開平５−１８３３８０号公報 特開２０１３−１１８６１１号公報

インダクタやキャンセル線路は配線層を用いて形成されるため、配線層を形成するための領域を確保する必要がある。このため、弾性波デバイスが大型化してしまう。

本発明は、上記課題に鑑みなされたものであり、弾性波デバイスの大型化を抑制することを目的とする。

本発明は、基板と、前記基板の上面に設けられた弾性波共振器と、前記基板の上面の一の領域から側面を介して他の領域に延在して設けられ、前記弾性波共振器に電気的に接続された配線層と、を備える弾性波デバイスである。

上記構成において、前記基板の側面に設けられた前記配線層は、前記弾性波共振器とグランドとの間に接続されるインダクタを形成する構成とすることができる。

上記構成において、前記弾性波共振器は、入力端子と出力端子との間に直列に接続された１又は複数の直列共振器と、並列に接続された１又は複数の並列共振器と、を含み、前記基板の側面に設けられた前記配線層は、前記入力端子と前記出力端子との間に設けられた第１ノードと第２ノードとの間に接続されて前記１又は複数の直列共振器のうちの少なくとも１つの直列共振器に並列に接続され、前記少なくとも１つの直列共振器を伝搬する通過帯域以外の信号をキャンセルするキャンセル線路に含まれる構成とすることができる。

上記構成において、前記基板は側面に切り欠きを有し、前記配線層は前記切り欠きに埋め込まれている構成とすることができる。

上記構成において、前記基板の側面は傾斜面を有し、前記配線層は前記傾斜面に設けられている構成とすることができる。

上記構成において、前記基板は、圧電基板が前記圧電基板よりも熱伝導率の高い支持基板に貼り付けられた基板であり、前記配線層は、前記圧電基板の側面に設けられ且つ前記支持基板に接している構成とすることができる。

上記構成において、前記基板と前記弾性波共振器と前記配線層とを含む第１弾性波デバイスチップがフリップチップ実装されたパッケージ基板と、前記パッケージ基板に前記第１弾性波デバイスチップに並んでフリップチップ実装された第２弾性波デバイスチップと、前記パッケージ基板上に前記第１弾性波デバイスチップと前記第２弾性波デバイスチップをまとめて囲んで設けられ、前記第１弾性波デバイスチップに含まれる前記弾性波共振器を封止する金属封止部と、を備え、前記第１弾性波デバイスチップにおいて、前記配線層は前記基板の側面のうちの前記第２弾性波デバイスチップに向かい合う側面に設けられている構成とすることができる。

上記構成において、前記基板と前記弾性波共振器と前記配線層とを含む第１弾性波デバイスチップ及び第２弾性波デバイスチップが並んでフリップチップ実装されたパッケージ基板と、前記パッケージ基板上に前記第１弾性波デバイスチップと前記第２弾性波デバイスチップを囲んで設けられ、前記第１弾性波デバイスチップ及び前記第２弾性波デバイスチップに含まれる前記弾性波共振器を封止する樹脂封止部と、を備え、前記第１弾性波デバイスチップ及び前記第２弾性波デバイスチップのうちの少なくとも一方の弾性波デバイスチップにおいて、前記配線層は前記基板の側面のうちの他方の弾性波デバイスチップに向かい合う側面以外の側面に設けられている構成とすることができる。

本発明によれば、弾性波デバイスの大型化を抑制することができる。

図１は、実施例１に係る弾性波デバイスを示すブロック図である。 図２は、実施例１における送信フィルタの回路図である。 図３（ａ）は、実施例１における送信フィルタが形成された送信フィルタチップの平面図、図３（ｂ）は、斜視図である。 図４（ａ）は、弾性波共振器の平面図、図４（ｂ）は、圧電薄膜共振器の断面図である。 図５（ａ）は、実施例１に係る弾性波デバイスの平面図、図５（ｂ）は、断面図である。 図６は、実施例１におけるパッケージ基板の平面図である。 図７（ａ）から図７（ｄ）は、実施例１における送信フィルタが形成された送信フィルタチップの第１の製造方法を示す断面図である。 図８（ａ）から図８（ｅ）は、実施例１における送信フィルタが形成された送信フィルタチップの第２の製造方法を示す断面図である。 図９（ａ）は、比較例１における送信フィルタが形成された送信フィルタチップの平面図、図９（ｂ）は、パッケージ基板の平面図である。 図１０（ａ）から図１０（ｈ）は、基板の側面に設けられる配線層の他の例を示す断面図である。 図１１（ａ）から図１１（ｄ）は、基板の側面が傾斜面である場合の送信フィルタチップの製造方法を示す断面図である。 図１２（ａ）は、実施例２に係る弾性波デバイスの断面図、図１２（ｂ）は、実施例２の変形例１に係る弾性波デバイスの断面図である。 図１３は、実施例３に係る弾性波デバイスを示す回路図である。 図１４（ａ）は、実施例３における送信フィルタが形成された基板の平面図、図１４（ｂ）は、図１４（ａ）のＡ−Ａ間の断面図である。 図１５は、比較例２における送信フィルタが形成された基板の平面図である。 図１６（ａ）から図１６（ｃ）は、キャンセル線路の他の接続例を示す回路図である。

以下、図面を参照して、本発明の実施例について説明する。

図１は、実施例１に係る弾性波デバイスを示すブロック図である。図１のように、実施例１の弾性波デバイス１００は、送信フィルタ１０及び受信フィルタ１１を備えるデュプレクサである。送信フィルタ１０は、共通端子Ａｎｔと送信端子Ｔｘとの間に接続されている。受信フィルタ１１は、共通端子Ａｎｔと受信端子Ｒｘとの間に接続されている。送信フィルタ１０は、送信端子Ｔｘに入力された信号のうち送信帯域の信号を共通端子Ａｎｔに通過させ、他の信号を抑圧する。受信フィルタ１１は、共通端子Ａｎｔに入力された信号のうち受信帯域の信号を受信端子Ｒｘに通過させ、他の信号を抑圧する。送信フィルタ１０の通過帯域と受信フィルタ１１の通過帯域とは異なっており、重なっていない。

図２は、実施例１における送信フィルタの回路図である。図２のように、送信フィルタ１０は、１又は複数の直列共振器Ｓ１からＳ４及び１又は複数の並列共振器Ｐ１からＰ５を備える。直列共振器Ｓ１からＳ４は、送信端子Ｔｘと共通端子Ａｎｔとの間に直列に接続されている。並列共振器Ｐ１からＰ５は、送信端子Ｔｘと共通端子Ａｎｔとの間に並列に接続されている。並列共振器Ｐ１、Ｐ２とグランドとの間にインダクタＬ１、Ｌ４が接続されている。並列共振器Ｐ３とグランドとの間にインダクタＬ２が接続されている。並列共振器Ｐ４、Ｐ５とグランドとの間にインダクタＬ３、Ｌ４が接続されている。

図３（ａ）は、実施例１における送信フィルタが形成された送信フィルタチップの平面図、図３（ｂ）は、斜視図である。図３（ａ）及び図３（ｂ）のように、送信フィルタチップ１２は、基板２０の上面に、直列共振器Ｓ１からＳ４及び並列共振器Ｐ１からＰ５を構成する複数の弾性波共振器２１、配線層２２、及びパッド２３が設けられている。配線層２２は、基板２０の上面だけでなく、側面にも延在して設けられている。配線層２２は、基板２０の上面の一の領域から側面を経由して他の領域に延在して設けられている。基板２０の側面に設けられた配線層２２は、例えば基板２０の側面に設けられた切り欠き２５に埋め込まれている。

基板２０は、例えばタンタル酸リチウム基板又はニオブ酸リチウム基板などの圧電基板である。基板２０は、サファイア基板などの支持基板に圧電基板を貼り付けた基板でもよい。

弾性波共振器２１は、例えば弾性表面波共振器である。弾性波共振器２１は、１ポート共振器であり、ＩＤＴ（Interdigital Transducer）とその両側に設けられた反射器Ｒとを備える。

図４（ａ）は、弾性波共振器の平面図である。図４（ａ）のように、弾性波共振器２１は、基板２０上に、ＩＤＴ２６とその両側に位置する反射器２７とを備える。ＩＤＴ２６は、１対の櫛形電極２８を備える。櫛形電極２８は、複数の電極指２９と、複数の電極指２９が接続されたバスバー３０と、を備える。１対の櫛形電極２８は、電極指２９がほぼ互い違いに配列するように対向している。電極指２９が励振する弾性波は、主に電極指２９の配列方向に伝搬する。１対の反射器２７は、弾性波の伝搬方向でＩＤＴ２６を挟んで設けられ、弾性波を反射する。ＩＤＴ２６及び反射器２７は、例えばアルミニウムや銅などの金属を含んで形成されている。ＩＤＴ２６及び反射器２７上に絶縁体からなる保護膜又は温度補償膜を設けてもよい。

なお、実施例においては、弾性波共振器２１が弾性表面波共振器である場合を例に説明するが、弾性波共振器２１は圧電薄膜共振器であってもよい。図４（ｂ）は、圧電薄膜共振器の断面図である。図４（ｂ）のように、基板２０上に圧電膜３２が設けられている。基板２０は、例えばサファイア基板、スピネル基板、又は酸化アルミニウム基板などの絶縁基板、若しくはシリコン基板などの半導体基板である。圧電膜３２は、例えば窒化アルミニウム膜である。圧電膜３２を挟んで下部電極３１と上部電極３３が設けられている。下部電極３１と基板２０との間に空隙３４が形成されている。下部電極３１及び上部電極３３は、圧電膜３２内に厚み縦振動モードの弾性波を励振する。下部電極３１及び上部電極３３は、例えばルテニウムなどの金属膜である。

図３（ａ）及び図３（ｂ）のように、配線層２２は、弾性波共振器２１間及び弾性波共振器２１とパッド２３との間を接続する。パッド２３上にバンプ２４が設けられている。配線層２２及びパッド２３は、金膜や銅膜などの金属膜を含んで構成されている。バンプ２４は、例えば金バンプ又は銅バンプであり、例えばスタッドバンプ又はめっきバンプである。

パッド２３は、共通パッドＰａ１１、送信パッドＰｔ１１、及びグランドパッドＰｇ１１、Ｐｇ１２を含む。直列共振器Ｓ１からＳ４は、送信パッドＰｔ１１と共通パッドＰａ１１との間に配線層２２を介して直列に接続されている。並列共振器Ｐ１からＰ５の一端は配線層２２を介して直列共振器Ｓ１からＳ４に接続されている。並列共振器Ｐ１、Ｐ２、Ｐ４、Ｐ５の他端は配線層２２を介してグランドパッドＰｇ１２に接続され、並列共振器Ｐ３の他端は配線層２２を介してグランドパッドＰｇ１１に接続されている。共通パッドＰａ１１は共通端子Ａｎｔに電気的に接続されている。送信パッドＰｔ１１は送信端子Ｔｘに電気的に接続されている。グランドパッドＰｇ１１、Ｐｇ１２はグランドに電気的に接続されている。

なお、図示は省略するが、実施例１における受信フィルタ１１が形成された受信フィルタチップにおいても、基板２０の上面に直列共振器及び並列共振器を構成する複数の弾性波共振器２１、配線層２２、パッド２３、及びバンプ２４が設けられた構成をしている。パッド２３は、共通端子Ａｎｔに電気的に接続された共通パッド、受信端子Ｒｘに電気的に接続された受信パッド、及びグランドに電気的に接続されたグランドパッドを含む。

図５（ａ）は、実施例１に係る弾性波デバイスの平面図、図５（ｂ）は、断面図である。なお、図５（ａ）では、金属封止部６０などを透視して、送信フィルタチップ１２及び受信フィルタチップ１３を図示している。

図５（ａ）及び図５（ｂ）のように、パッケージ基板５０の上面に送信フィルタチップ１２及び受信フィルタチップ１３がバンプ２４によってフリップチップ実装されている。パッケージ基板５０は、複数の層が積層されていて、ダイアタッチ層５１と線路パターン／フットパッド層５２を含む。

ダイアタッチ層５１の上面にパッド５３が設けられている。送信フィルタチップ１２及び受信フィルタチップ１３はバンプ２４によってパッド５３にフリップチップ実装されている。線路パターン／フットパッド層５２の下面には、フットパッド５４が設けられている。ダイアタッチ層５１及び線路パターン／フットパッド層５２はセラミックスなどの絶縁体で形成されている。ダイアタッチ層５１及び線路パターン／フットパッド層５２にはビア配線５５が設けられ、線路パターン／フットパッド層５２の上面には内部配線層５６が設けられている。送信フィルタチップ１２及び受信フィルタチップ１３は、ビア配線５５及び内部配線層５６を介して、フットパッド５４に電気的に接続されている。なお、パッケージ基板５０はプリント基板であってもよい。

ダイアタッチ層５１の上面に、送信フィルタチップ１２及び受信フィルタチップ１３をまとめて囲む金属パターン５７が設けられている。送信フィルタチップ１２及び受信フィルタチップ１３は、金属パターン５７の上面に接合された半田５８と送信フィルタチップ１２及び受信フィルタチップ１３上に配置された金属リッド５９とを含む金属封止部６０によって封止されている。金属リッド５９は、例えばコバールなどで形成されている。金属封止部６０を覆って保護膜６１が設けられている。保護膜６１は、例えば金属膜であり、例えばニッケルメッキ膜である。

送信フィルタチップ１２を構成する基板２０の側面の切り欠き２５に埋め込まれた配線層２２は、基板２０の側面のうちの受信フィルタチップ１３に向かい合う側面に設けられている。

図６は、実施例１におけるパッケージ基板の平面図である。なお、図６では、ビア配線５５及び内部配線層５６を点線で図示している。図６のように、パッケージ基板５０の上面に設けられたパッド５３は、共通パッドＰａ２１、Ｐａ２２、送信パッドＰｔ２１、受信パッドＰｒ２１、グランドパッドＰｇ２１〜Ｐｇ２５を含む。送信フィルタチップ１２の送信パッドＰｔ１１が送信パッドＰｔ２１に接合され、共通パッドＰａ１１が共通パッドＰａ２１に接合され、グランドパッドＰｇ１１がグランドパッドＰｇ２１に接合され、グランドパッドＰｇ１２がグランドパッドＰｇ２２に接合されている。受信フィルタチップ１３の受信パッドが受信パッドＰｒ２１に接合され、共通パッドが共通パッドＰａ２２に接合され、グランドパッドがグランドパッドＰｇ２３〜Ｐｇ２５に接合されている。

パッケージ基板５０の内部に設けられた内部配線層５６は、共通内部配線層５６ａとグランド内部配線層５６ｂ〜５６ｄを含む。共通内部配線層５６ａはビア配線５５を介して共通パッドＰａ２１、Ｐａ２２に接続されている。グランド内部配線層５６ｂはビア配線５５を介してグランドパッドＰｇ２２に接続されている。グランド内部配線層５６ｃはビア配線５５を介してグランドパッドＰｇ２１、Ｐｇ２３に接続されている。グランド内部配線層５６ｄはビア配線５５を介してグランドパッドＰｇ２４に接続されている。

図２におけるインダクタＬ１は、主に送信フィルタチップ１２を構成する基板２０の側面に設けられた配線層２２によって形成されている。インダクタＬ２は、主にグランド内部配線層５６ｃによって形成されている。インダクタＬ３は、グランドパッドＰｇ１２によって形成されるが、インダクタンスは小さい。インダクタＬ４は、主にグランド内部配線層５６ｂによって形成されている。

図７（ａ）から図７（ｄ）は、実施例１における送信フィルタが形成された送信フィルタチップの第１の製造方法を示す断面図である。図７（ａ）のように、圧電基板からなる基板２０上に、蒸着法及びリフトオフ法を用いて弾性波共振器２１を形成する。なお、弾性波共振器２１は、スパッタリング法及びエッチング法を用いて形成してもよい。

図７（ｂ）のように、基板２０の上面に対してハーフダイシング又はエッチングを行って溝６２を形成する。図７（ｃ）のように、基板２０の上面及び溝６２内に金属膜を堆積した後にパターン化を行って配線層２２を形成する。図７（ｄ）のように、溝６２に埋め込まれた配線層２２で基板２０を切断する。これにより、基板２０の側面に切り欠き２５を有し、切り欠き２５に配線層２２が埋め込まれた送信フィルタチップ１２が形成される。

図８（ａ）から図８（ｅ）は、実施例１における送信フィルタが形成された送信フィルタチップの第２の製造方法を示す断面図である。図８（ａ）のように、圧電基板６３の主面にハーフダイシング又はエッチングを行って溝６２を形成する。図８（ｂ）のように、溝６２内に金属膜６５を埋め込む。

図８（ｃ）のように、圧電基板６３の金属膜６５を形成した面に、サファイア基板などの支持基板６４を接合する。圧電基板６３と支持基板６４の接合は、例えば表面活性化による直接接合法を用いる。これにより、支持基板６４上に圧電基板６３が接合された基板２０が形成される。

図８（ｄ）のように、圧電基板６３の支持基板６４側とは反対側の面に研削処理又は研磨処理を施して、金属膜６５を露出させる。図８（ｅ）のように、圧電基板６３の支持基板６４側とは反対側の面上に弾性波共振器２１や配線層２２などを形成する。その後、金属膜６５が形成された箇所で基板２０を切断する。これにより、基板２０の側面に切り欠き２５を有し、切り欠き２５に配線層２２が埋め込まれた送信フィルタチップ１２が形成される。

実施例１の効果を説明するため、比較例１について説明する。比較例１の弾性波デバイスも、実施例１と同じくデュプレクサである。比較例１における送信フィルタは、実施例１の図２と同じく、直列共振器Ｓ１〜Ｓ４と並列共振器Ｐ１〜Ｐ５を備えるラダー型フィルタであり、並列共振器Ｐ１〜Ｐ４とグランドとの間にインダクタＬ１〜Ｌ４が接続されている。

図９（ａ）は、比較例１における送信フィルタが形成された送信フィルタチップの平面図、図９（ｂ）は、パッケージ基板の平面図である。図９（ａ）のように、配線層２２は、基板２０の上面にのみ設けられ、側面には設けられていない。基板２０の上面に、並列共振器Ｐ１、Ｐ２に配線層２２を介して接続されたグランドパッドＰｇ１３が設けられている。グランドパッドＰｇ１３上にバンプ２４が設けられている。その他の構成は、実施例１の図３（ａ）と同じであるため説明を省略する。

図９（ｂ）のように、パッケージ基板５０の上面に設けられたパッド５３はグランドパッドＰｇ２６を更に含む。送信フィルタチップ１２のグランドパッドＰｇ１３がグランドパッドＰｇ２６に接合されている。パッケージ基板５０の内部に設けられた内部配線層５６はグランド内部配線層５６ｅを更に含む。グランド内部配線層５６ｅの一端はビア配線５５を介してグランドパッドＰｇ２６に接続され、他端はグランド内部配線層５６ｂに接続されている。その他の構成は、実施例１の図６と同じであるため説明を省略する。

比較例１では、図２におけるインダクタＬ１は、主にグランド内部配線層５６ｅによって形成されている。インダクタＬ２は、主にグランド内部配線層５６ｃによって形成されている。インダクタＬ３は、グランドパッドＰｇ２２やグランドパッドＰｇ２２に接続されたビア配線５５などによって形成されるが、インダクタンスは小さい。インダクタＬ４は、主にグランド内部配線層５６ｂによって形成されている。

比較例１では、インダクタＬ１を形成するグランド内部配線層５６ｅがパッケージ基板５０の内部に設けられている。グランド内部配線層５６ｅを形成するための領域の確保及び／又はグランド内部配線層５６ｅを形成するためにパッケージ基板５０の積層数の増加などが行われ、弾性波デバイスが大型化してしまう。

一方、実施例１によれば、配線層２２は基板２０の上面の一の領域から側面を経由して他の領域に延在して設けられ、基板２０の側面に設けられた配線層２２によってインダクタＬ１が形成されている。このため、グランド内部配線層を形成するための領域の確保及び／又はパッケージ基板５０の積層数の増加が抑えられ、弾性波デバイスの大型化を抑制できる。また、基板２０の上面にインダクタＬ１を形成する配線層２２を設けた場合、基板２０の面積が大きくなって、弾性波デバイスが大型化してしまう。しかしながら、実施例１では、インダクタＬ１を形成する配線層２２は基板２０の側面に設けられているため、基板２０の面積が大きくなることを抑制でき、弾性波デバイスの大型化を抑制できる。

また、実施例１によれば、インダクタＬ１を形成する配線層２２は基板２０の側面に設けられ、パッケージ基板５０の内部に設けられていないため、パッケージ基板５０の平坦性が低下することを抑制できる。さらに、基板２０の側面に設けた配線層２２のパターン形状を適宜変更することで、パッケージ基板５０を複数の品種で共通化することが可能となる。

また、実施例１によれば、図３（ｂ）及び図５（ｂ）のように、基板２０は側面に切り欠き２５を有し、配線層２２は切り欠き２５に埋め込まれている。これにより、基板２０からの配線層２２の突出量を少なくできるため、弾性波デバイスの大型化を抑制できる。

また、実施例１によれば、図５（ｂ）のように、パッケージ基板５０上に送信フィルタチップ１２と受信フィルタチップ１３がフリップチップ実装されている。送信フィルタチップ１２において、配線層２２は基板２０の側面のうちの受信フィルタチップ１３に向かい合う側面に設けられている。これにより、送信フィルタチップ１２と受信フィルタチップ１３が金属封止部６０で封止された場合でも、配線層２２が金属封止部６０に接することを抑制できる。

また、実施例１によれば、図８（ｅ）のように、基板２０は、圧電基板６３がサファイア基板などの圧電基板６３よりも熱伝導率の高い支持基板６４に貼り付けられた基板であり、配線層２２は圧電基板６３の側面に設けられ且つ支持基板６４に接している。このように、配線層２２が支持基板６４に接することで放熱性を向上させることができる。

なお、実施例１では、図５（ｂ）のように、基板２０の側面に設けられた切り欠き２５の側面は垂直面になっていて、配線層２２は切り欠き２５内に埋め込まれている場合を例に示したが、この場合に限られない。図１０（ａ）から図１０（ｈ）は、基板の側面に設けられる配線層の他の例を示す断面図である。図１０（ａ）のように、配線層２２は、基板２０の側面に設けられた切り欠き２５の表面に沿って延在していてもよい。図１０（ｂ）のように、配線層２２は、シード層２２ａとメッキ膜２２ｂとを含む場合でもよい。図１０（ｃ）のように、切り欠き２５の側面は垂直面の場合に限られず傾斜面になっていてもよい。

図１０（ｄ）のように、基板２０の側面はテーパ状の傾斜面になっていて、配線層２２は傾斜面に設けられていてもよい。図１０（ｅ）のように、傾斜面に設けられた配線層２２は、基板２０の側面が垂直面であるとした場合に垂直面から傾斜面になることで取り除かれた領域内にのみ設けられていてもよい。図１０（ｆ）のように、配線層２２は、傾斜面からほぼ一定の厚さで、傾斜面に沿って延在していてもよい。図１０（ｇ）のように、配線層２２は、傾斜面の一部にのみ設けられていてもよい。図１０（ｈ）のように、基板２０の側面のうちの一部（例えば上面側）のみが傾斜面になっていてもよい。

図１１（ａ）から図１１（ｄ）は、基板の側面が傾斜面である場合の送信フィルタチップの製造方法を示す断面図である。図１１（ａ）のように、圧電基板からなる基板２０上に、弾性波共振器２１を形成する。その後、基板２０の上面に、例えばエッチング法を用いて溝６２を形成する。この際、エッチング条件を調整して、溝６２の側面が傾斜面になるようにする。

図１１（ｂ）のように、溝６２の表面に沿ってシード層２２ａを形成した後、シード層２２ａ上にメッキ膜２２ｂを形成する。これにより、シード層２２ａとメッキ膜２２ｂからなる配線層２２を形成する。配線層２２は、溝６２内に埋め込まれて形成される。図１１（ｃ）のように、基板２０の下面側から研削処理又は研磨処理を施して、配線層２２を露出させる。図１１（ｄ）のように、配線層２２で基板２０を切断する。これにより、基板２０の側面が傾斜面となり、傾斜面に配線層２２が設けられた送信フィルタチップ１２が形成される。基板２０の側面が傾斜面を有し、この傾斜面に配線層２２が設けられることで、送信フィルタチップ１２の大型化を抑制できる。よって、弾性波デバイスが大型化することを抑制できる。

図１２（ａ）は、実施例２に係る弾性波デバイスの断面図、図１２（ｂ）は、実施例２の変形例１に係る弾性波デバイスの断面図である。図１２（ａ）のように、実施例２の弾性波デバイス２００は、パッケージ基板５０の上面にフリップチップ実装された送信フィルタチップ１２及び受信フィルタチップ１３の両方において、基板２０の側面に配線層２２が設けられている。送信フィルタチップ１２においては、配線層２２は基板２０の側面のうちの受信フィルタチップ１３に向かい合う側面に設けられている。受信フィルタチップ１３においては、配線層２２は基板２０の側面のうちの送信フィルタチップ１２に向かい合わない側面に設けられている。送信フィルタチップ１２及び受信フィルタチップ１３の弾性波共振器２１は樹脂封止部６６によって封止されている。図１２（ｂ）のように、実施例２の変形例１の弾性波デバイス２１０では、送信フィルタチップ１２及び受信フィルタチップ１３の両方において、配線層２２は基板２０の側面のうちの他方のフィルタチップに向かい合わない側面に設けられている。実施例２及び実施例２の変形例１において、その他の構成は、実施例１の図５（ｂ）と同じであるため説明を省略する。

実施例２によれば、受信フィルタチップ１３において、配線層２２は基板２０の側面のうちの送信フィルタチップ１２に向かい合わない側面に設けられている。実施例２の変形例１によれば、送信フィルタチップ１２及び受信フィルタチップ１３の両方において、配線層２２は基板２０の側面のうちの他方のフィルタチップに向かい合わない側面に設けられている。このように、送信フィルタチップ１２及び受信フィルタチップ１３のうちの少なくとも一方のフィルタチップにおいて、配線層２２が基板２０の側面のうちの他方のフィルタチップに向かい合う側面以外の側面に設けられることで、送信フィルタチップ１２及び受信フィルタチップ１３それぞれに設けられた配線層２２が接することを抑制できる。なお、送信フィルタチップ１２及び受信フィルタチップ１３は樹脂封止部６６で封止されているため、基板２０の側面に設けられた配線層２２が樹脂封止部６６に接しても問題ない。

図１３は、実施例３に係る弾性波デバイスを示す回路図である。実施例３の弾性波デバイス３００は、実施例１と同様に、送信フィルタ１０と受信フィルタ１１を備えるデュプレクサである。送信フィルタ１０は、１又は複数の直列共振器Ｓ１１からＳ１４、１又は複数の並列共振器Ｐ１１からＰ１３、及びキャンセル線路７０を備える。直列共振器Ｓ１１からＳ１４は、送信端子Ｔｘと共通端子Ａｎｔとの間に直列に接続されている。並列共振器Ｐ１１からＰ１３は、送信端子Ｔｘと共通端子Ａｎｔとの間に並列に接続されている。キャンセル線路７０は、ノードＮ１とＮ２の間において、直列共振器Ｓ１１からＳ１４に並列に接続されている。受信フィルタ１１は、１又は複数の直列共振器Ｓ２１からＳ２４及び１又は複数の並列共振器Ｐ２１からＰ２３を備える。直列共振器Ｓ２１からＳ２４は、共通端子Ａｎｔと受信端子Ｒｘの間に直列に接続されている。並列共振器Ｐ２１からＰ２３は、共通端子Ａｎｔと受信端子Ｒｘとの間に並列に接続されている。

送信フィルタ１０における受信帯域の信号の抑圧は、点線矢印のように直列共振器Ｓ１１からＳ１４を通るメインパス７１により行われる。しかしながら、受信帯域の信号はメインパス７１で完全には抑圧されず、受信帯域の信号の一部の信号は送信端子Ｔｘから共通端子Ａｎｔに漏れてしまう。そこで、実線矢印のようにノードＮ１からＮ２にキャンセル線路７０を通るキャンセルパス７２を設ける。キャンセル線路７０は、ノードＮ１の信号からメインパス７１と略逆相で且つ振幅が略同じ信号を生成しノードＮ２に出力する。これにより、メインパス７１とキャンセルパス７２の信号がキャンセルし、受信帯域の信号の送信端子Ｔｘから共通端子Ａｎｔへの漏洩が抑制される。これにより、送信フィルタ１０の受信帯域における減衰特性が改善できる、及び／又は、送信端子Ｔｘから受信端子Ｒｘへの受信帯域の信号の漏洩を抑制できる。これにより、デュプレクサのアイソレーション特性が改善できる。

図１４（ａ）は、実施例３における送信フィルタが形成された基板の平面図、図１４（ｂ）は、図１４（ａ）のＡ−Ａ間の断面図である。図１４（ａ）及び図１４（ｂ）のように、基板２０の上面に、直列共振器Ｓ１１からＳ１４及び並列共振器Ｐ１１からＰ１３を構成する複数の弾性波共振器２１、配線層２２、及びパッド２３に加えて、キャンセル線路７０が設けられている。

キャンセル線路７０は、ノードＮとＮ２との間に直列に接続されたキャパシタＣ１、縦結合型共振器７３、及びキャパシタＣ２を備える。キャパシタＣ１は、ノードＮ１と縦結合型共振器７３との間に接続されている。キャパシタＣ２は、縦結合型共振器７３とノードＮ２との間に接続されている。キャパシタＣ１及びＣ２は、共振周波数が送信フィルタ１０の通過帯域と大きく異なる弾性波共振器で形成されている。弾性波共振器をキャパシタとして用いる場合、反射器はあってもよいし、なくてもよい。

縦結合型共振器７３は、ＩＤＴ７３ａ及びＩＤＴ７３ｂを備える。ＩＤＴ７３ａは、キャパシタＣ１とグランドパッドＰｇ１３との間に接続されている。ＩＤＴ７３ｂは、グランドパッドＰｇ１３とキャパシタＣ２との間に接続されている。ＩＤＴ７３ａとＩＤＴ７３ｂは弾性波の伝搬方向に配列されている。縦結合型共振器７３とキャパシタＣ２との間は配線層２２で接続されている。縦結合型共振器７３とキャパシタＣ２との間を接続する配線層２２の一部は、基板２０の側面に設けられている。例えば、配線層２２の一部は、基板２０の側面に設けられた切り欠き２５に埋め込まれている。

縦結合型共振器７３は、ＩＤＴ７３ａと７３ｂとの間隔、ＩＤＴ７３ａ及び７３ｂの電極指間ピッチ及び開口長の少なくとも１つを調整することで、キャンセルパス７２の信号の振幅及び位相を調整することができる。これにより、メインパス７１を伝搬する信号とキャンセルパス７２を伝搬する信号とを逆相且つ同振幅に調整できる。キャパシタＣ１及びＣ２は、ノードＮ１及びＮ２から縦結合型共振器７３のインピーダンスを高くする。これにより、キャンセル線路７０を通過する信号の振幅を調整できる。

実施例３の効果を説明するため、比較例２について説明する。比較例２の弾性波デバイスも、実施例３と同じくデュプレクサである。図１５は、比較例２における送信フィルタが形成された基板の平面図である。図１５のように、比較例２では、キャンセル線路７０に含まれる縦結合型共振器７３とキャパシタＣ２とを接続する配線層２２は、基板２０の上面に設けられている。その他の構成は、実施例３と同じであるため説明を省略する。

比較例３では、キャンセル線路７０に含まれる配線層２２が基板２０の上面に設けられている。したがって、配線層２２を形成する領域を確保するため基板２０の面積が大きくなり、弾性波デバイスが大型化してしまう。一方、実施例３によれば、キャンセル線路７０に含まれる配線層２２は基板２０の側面に設けられている。これにより、基板２０の面積が大きくなることを抑制でき、その結果、弾性波デバイスの大型化を抑制できる。また、キャンセル線路７０に含まれる配線層２２が基板２０の側面に設けられることで、配線層２２と弾性波共振器２１とを離すことができ、特性を向上させることがでる。

なお、実施例３では、キャンセル線路７０は、送信フィルタ１０に含まれる直列共振器Ｓ１１からＳ１４に並列に接続されている場合を例に示したが、これに限られる訳ではない。図１６（ａ）から図１６（ｃ）は、キャンセル線路の他の接続例を示す回路図である。図１６（ａ）のように、キャンセル線路７０は、直列共振器Ｓ２１よりも共通端子Ａｎｔ側のノードＮ１と、直列共振器Ｓ２４よりも受信端子Ｒｘ側のノードＮ２と、の間に接続されてもよい。図１６（ｂ）のように、キャンセル線路７０ａは、直列共振器Ｓ１１よりも送信端子Ｔｘ側のノードＮ１ａと、直列共振器Ｓ１４よりも共通端子Ａｎｔ側のノードＮ２ａと、の間に接続されてもよい。キャンセル線路７０ｂは、直列共振器Ｓ２１よりも共通端子Ａｎｔ側のノードＮ１ｂと、直列共振器Ｓ２４よりも受信端子Ｒｘ側のノードＮ２ｂと、の間に接続されてもよい。図１６（ｃ）のように、キャンセル線路７０は、直列共振器Ｓ１１とＳ１２との間のノードＮ１と、直列共振器Ｓ１３とＳ１４との間のノードＮ２と、の間に接続されていてもよい。このように、ノードＮ１およびＮ２の少なくとも一方は直列共振器の間に設けられていてもよい。すなわち、キャンセル線路７０は、複数の直列共振器のうちの少なくとも１つの直列共振器に並列に接続されている場合でもよい。

実施例１から実施例３では、デュプレクサとして、送信フィルタ１０及び受信フィルタ１１の例を説明したが、送信フィルタ同士のデュプレクサ、受信フィルタ同士のデュプレクサでもよい。また、弾性波デバイスは、デュプレクサ以外であってもよく、フィルタや共振器の場合でもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 送信フィルタ
１１ 受信フィルタ
１２ 送信フィルタチップ
１３ 受信フィルタチップ
２０ 基板
２１ 弾性波共振器
２２ 配線層
２３ パッド
２４ バンプ
２５ 切り欠き
２６ ＩＤＴ
５０ パッケージ基板
５３ パッド
５５ ビア配線
５６ 内部配線層
６０ 金属封止部
６３ 圧電基板
６４ 支持基板
６６ 樹脂封止部
７０〜７０ｂ キャンセル線路
１００〜３００ 弾性波デバイス
Ｓ１〜Ｓ４、Ｓ１１〜Ｓ１４、Ｓ２１〜Ｓ２４ 直列共振器
Ｐ１〜Ｐ５、Ｐ１１〜Ｐ１３、Ｐ２１〜Ｐ２３ 並列共振器

Claims (8)

1. 基板と、
   前記基板の上面に設けられた弾性波共振器と、
   前記基板の上面の一の領域から側面を介して他の領域に延在して設けられ、前記弾性波共振器に電気的に接続された配線層と、を備える弾性波デバイス。
2. 前記基板の側面に設けられた前記配線層は、前記弾性波共振器とグランドとの間に接続されるインダクタを形成する、請求項１記載の弾性波デバイス。
3. 前記弾性波共振器は、入力端子と出力端子との間に直列に接続された１又は複数の直列共振器と、並列に接続された１又は複数の並列共振器と、を含み、
   前記基板の側面に設けられた前記配線層は、前記入力端子と前記出力端子との間に設けられた第１ノードと第２ノードとの間に接続されて前記１又は複数の直列共振器のうちの少なくとも１つの直列共振器に並列に接続され、前記少なくとも１つの直列共振器を伝搬する通過帯域以外の信号をキャンセルするキャンセル線路に含まれる、請求項１記載の弾性波デバイス。
4. 前記基板は側面に切り欠きを有し、
   前記配線層は前記切り欠きに埋め込まれている、請求項１から３のいずれか一項記載の弾性波デバイス。
5. 前記基板の側面は傾斜面を有し、
   前記配線層は前記傾斜面に設けられている、請求項１から３のいずれか一項記載の弾性波デバイス。
6. 前記基板は、圧電基板が前記圧電基板よりも熱伝導率の高い支持基板に貼り付けられた基板であり、
   前記配線層は、前記圧電基板の側面に設けられ且つ前記支持基板に接している、請求項１から５のいずれか一項記載の弾性波デバイス。
7. 前記基板と前記弾性波共振器と前記配線層とを含む第１弾性波デバイスチップがフリップチップ実装されたパッケージ基板と、
   前記パッケージ基板に前記第１弾性波デバイスチップに並んでフリップチップ実装された第２弾性波デバイスチップと、
   前記パッケージ基板上に前記第１弾性波デバイスチップと前記第２弾性波デバイスチップをまとめて囲んで設けられ、前記第１弾性波デバイスチップに含まれる前記弾性波共振器を封止する金属封止部と、を備え、
   前記第１弾性波デバイスチップにおいて、前記配線層は前記基板の側面のうちの前記第２弾性波デバイスチップに向かい合う側面に設けられている、請求項１から６のいずれか一項記載の弾性波デバイス。
8. 前記基板と前記弾性波共振器と前記配線層とを含む第１弾性波デバイスチップ及び第２弾性波デバイスチップが並んでフリップチップ実装されたパッケージ基板と、
   前記パッケージ基板上に前記第１弾性波デバイスチップと前記第２弾性波デバイスチップを囲んで設けられ、前記第１弾性波デバイスチップ及び前記第２弾性波デバイスチップに含まれる前記弾性波共振器を封止する樹脂封止部と、を備え、
   前記第１弾性波デバイスチップ及び前記第２弾性波デバイスチップのうちの少なくとも一方の弾性波デバイスチップにおいて、前記配線層は前記基板の側面のうちの他方の弾性波デバイスチップに向かい合う側面以外の側面に設けられている、請求項１から６のいずれか一項記載の弾性波デバイス。
   

Images