JP2018128783A - 乱数生成装置及び乱数生成方法 - Google Patents
乱数生成装置及び乱数生成方法 Download PDFInfo
- Publication number
- JP2018128783A JP2018128783A JP2017020442A JP2017020442A JP2018128783A JP 2018128783 A JP2018128783 A JP 2018128783A JP 2017020442 A JP2017020442 A JP 2017020442A JP 2017020442 A JP2017020442 A JP 2017020442A JP 2018128783 A JP2018128783 A JP 2018128783A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- bits
- value
- seed value
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/586—Pseudo-random number generators using an integer algorithm, e.g. using linear congruential method
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Navigation (AREA)
Abstract
【課題】乱数の予測可能性を低く抑えつつ、生成される乱数のビット数を大きくする。【解決手段】乱数生成装置1は、物理現象を測定するセンサ2と、シード値生成器3と、乱数生成器4とを有する。シード値生成器3は、センサ2の測定値を示すNビット(Nは1以上の整数)のデジタル値のうちのnビット(nは1以上N以下の整数)を用いて、乱数生成のためのシード値を生成する。乱数生成器4は、シード値生成器3により生成されたシード値を用いて、シード値のビット数よりも大きなビット数の疑似乱数を生成する予め定められた疑似乱数生成アルゴリズムによりMビット(Mはnよりも大きい整数)の乱数を生成する。【選択図】図1
Description
本発明は乱数生成装置及び乱数生成方法に関し、例えば物理現象の測定値を用いて乱数を生成する乱数生成装置及び乱数生成方法に関する。
物理現象の測定値から乱数を生成する技術として、例えば、特許文献1に記載された技術がある。特許文献1に記載された乱数生成装置では、センサの測定値を圧縮手段により圧縮することで、予測可能性を低下させている。そして、この乱数生成装置は、圧縮されたデジタル値にハッシュ関数を適用して、乱数を生成する。
しかし、特許文献1に記載された技術では、測定値を圧縮し、その圧縮値についてのハッシュ値を算出しているため、生成される乱数のビット数が小さくなってしまう。このように、乱数の予測可能性を低く抑えつつ、十分なビット数の乱数を生成することが困難であるという問題があった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、乱数生成装置は、物理現象の測定値を示すNビット(Nは1以上の整数)のデジタル値のうちのnビット(nは1以上N以下の整数)を用いて、乱数生成のためのシード値を生成するシード値生成器と、前記シード値を用いて、予め定められた疑似乱数生成アルゴリズムによりMビット(Mはnよりも大きい整数)の乱数を生成する乱数生成器とを有する。
前記一実施の形態によれば、乱数の予測可能性を低く抑えつつ、生成される乱数のビット数を大きくすることができる。
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
<実施の形態の概要>
実施の形態の詳細について説明する前に、まず、実施の形態の概要について説明する。図1は、実施の形態の概要にかかる乱数生成装置1の構成の一例を示すブロック図である。図1に示すように、乱数生成装置1は、センサ2と、シード値生成器3と、乱数生成器4とを有する。
実施の形態の詳細について説明する前に、まず、実施の形態の概要について説明する。図1は、実施の形態の概要にかかる乱数生成装置1の構成の一例を示すブロック図である。図1に示すように、乱数生成装置1は、センサ2と、シード値生成器3と、乱数生成器4とを有する。
センサ2は、物理現象を測定するセンサである。すなわち、センサ2は、ランダムに変動する任意の物理量を測定するセンサである。
シード値生成器3は、センサ2の測定値を示すNビットのデジタル値のうちのnビットを用いて、乱数生成のためのシード値を生成する。ここで、Nは1以上の整数であり、nは1以上N以下の整数である。したがって、シード値生成器3は、測定値の全ビットを用いて乱数生成のためのシード値を生成してもよいし、測定値の一部のビットを用いて乱数生成のためのシード値を生成してもよい。
乱数生成器4は、シード値生成器3により生成されたシード値を用いて、予め定められた疑似乱数生成アルゴリズムによりMビットの乱数を生成する。ここで、Mはnよりも大きい整数である。なお、予め定められた疑似乱数生成アルゴリズムは、生成されたシード値のビット数よりも大きなビット数の疑似乱数を生成することが可能な任意のアルゴリズムであればよい。
シード値生成器3は、センサ2の測定値を示すNビットのデジタル値のうちのnビットを用いて、乱数生成のためのシード値を生成する。ここで、Nは1以上の整数であり、nは1以上N以下の整数である。したがって、シード値生成器3は、測定値の全ビットを用いて乱数生成のためのシード値を生成してもよいし、測定値の一部のビットを用いて乱数生成のためのシード値を生成してもよい。
乱数生成器4は、シード値生成器3により生成されたシード値を用いて、予め定められた疑似乱数生成アルゴリズムによりMビットの乱数を生成する。ここで、Mはnよりも大きい整数である。なお、予め定められた疑似乱数生成アルゴリズムは、生成されたシード値のビット数よりも大きなビット数の疑似乱数を生成することが可能な任意のアルゴリズムであればよい。
このように、乱数生成装置1では、シード値生成器3は、ランダムに変動する物理量の測定値からシード値を生成する。したがって、予測が困難なシード値を生成することができる。そして、乱数生成器4は、このシード値を用いて、このシード値の生成に用いられたビット数よりも大きいビット数の乱数を生成する。したがって、乱数生成装置1によれば、乱数の予測可能性を低く抑えつつ、生成される乱数のビット数を大きくすることができる。
<実施の形態1>
次に実施の形態の詳細について説明する。図2は、実施の形態1にかかる乱数生成装置10の構成例を示すブロック図である。図2に示すように、乱数生成装置10は、加速度センサ100Aと、地磁気センサ100Bと、ジャイロセンサ100Cと、A/D変換器110A〜110Cと、センサフュージョン装置120と、シード値生成器130と、乱数生成器140とを有する。
次に実施の形態の詳細について説明する。図2は、実施の形態1にかかる乱数生成装置10の構成例を示すブロック図である。図2に示すように、乱数生成装置10は、加速度センサ100Aと、地磁気センサ100Bと、ジャイロセンサ100Cと、A/D変換器110A〜110Cと、センサフュージョン装置120と、シード値生成器130と、乱数生成器140とを有する。
このように、本実施の形態では、乱数生成装置10は、複数のセンサを有しており、加速度センサ100A、地磁気センサ100B、及びジャイロセンサ100Cは、図1におけるセンサ2に相当する。加速度センサ100Aは、加速度を検出するセンサであり、検出した加速度のアナログデータをA/D変換器110Aに出力する。地磁気センサ100Bは、地磁気を検出するセンサであり、検出した地磁気のアナログデータをA/D変換器110Bに出力する。ジャイロセンサ100Cは、角速度を検出するセンサであり、検出した角速度のアナログデータをA/D変換器110Cに出力する。加速度センサ100A、地磁気センサ100B、及びジャイロセンサ100Cは、それぞれ、X方向、Y方向、及びZ方向の3軸の各検出値をアナログデータとして出力する。
A/D変換器110Aは、加速度センサ100Aが出力した加速度のアナログ値をデジタル値に変換するアナログデジタル変換器である。本実施の形態では、A/D変換器110Aは、各軸のアナログ値をそれぞれ16ビットのデジタル値に変換して出力する。A/D変換器110Aの全ての出力は、センサフュージョン装置120に入力される。また、A/D変換器110Aの出力は、シード値生成器130に入力される。本実施の形態では、一例として、X方向、Y方向、及びZ方向についての検出値のデジタル値がシード値生成器130に入力される。特に、本実施の形態では、A/D変換器110Aが出力するX方向についての検出値である16ビットのデジタル値のうちの下位8ビット、Y方向についての検出値である16ビットのデジタル値のうちの下位8ビット、及びZ方向についての検出値である16ビットのデジタル値のうちの下位8ビットがシード値生成器130に入力される。
A/D変換器110Bは、地磁気センサ100Bが出力した地磁気のアナログ値をデジタル値に変換するアナログデジタル変換器である。本実施の形態では、A/D変換器110Bは、各軸のアナログ値をそれぞれ16ビットのデジタル値に変換して出力する。A/D変換器110Bの全ての出力は、センサフュージョン装置120に入力される。また、A/D変換器110Bの出力は、シード値生成器130に入力される。本実施の形態では、一例として、X方向、Y方向、及びZ方向についての検出値のデジタル値がシード値生成器130に入力される。特に、本実施の形態では、A/D変換器110Bが出力するX方向についての検出値である16ビットのデジタル値のうちの下位8ビット、Y方向についての検出値である16ビットのデジタル値のうちの下位8ビット、及びZ方向についての検出値である16ビットのデジタル値のうちの下位8ビットがシード値生成器130に入力される。
A/D変換器110Cは、ジャイロセンサ100Cが出力した角速度のアナログ値をデジタル値に変換するアナログデジタル変換器である。本実施の形態では、A/D変換器110Cは、各軸のアナログ値をそれぞれ16ビットのデジタル値に変換して出力する。A/D変換器110Cの全ての出力は、センサフュージョン装置120に入力される。また、A/D変換器110Cの出力は、シード値生成器130に入力される。本実施の形態では、一例として、X方向、Y方向、及びZ方向についての検出値のデジタル値がシード値生成器130に入力される。特に、本実施の形態では、A/D変換器110Cが出力するX方向についての検出値である16ビットのデジタル値のうちの下位8ビット、Y方向についての検出値である16ビットのデジタル値のうちの下位8ビット、及びZ方向についての検出値である16ビットのデジタル値のうちの下位8ビットがシード値生成器130に入力される。
センサフュージョン装置120は、CPU(Central Processing Unit)、DSP(Digital Signal Processor)、又はハードウェア演算器などにより構成される演算装置であり、測定値に対する所定の演算を行って、図示しない後段の機器に出力する。本実施の形態では、センサフュージョン装置120には、A/D変換器110Aによりデジタル値に変換された3軸のそれぞれの加速度と、A/D変換器110Bによりデジタル値に変換された3軸のそれぞれの地磁気と、A/D変換器110Cによりデジタル値に変換された3軸のそれぞれの角速度とが入力される。センサフュージョン装置120は、例えば、入力された現在の測定データ及び過去の測定データ等を用いて所定の演算を行って、位置、速度、高度、及び、傾きなどの各種データを出力する。
次に、シード値生成器130及び乱数生成器140について説明する。乱数生成装置10は、加速度センサ100A、地磁気センサ100B、及びジャイロセンサ100Cから取得した物理現象の測定値に基づいて、乱数を生成する。このため、上述の通り、測定値のデジタル値は、センサフュージョン装置120のみならず、シード値生成器130にも入力される。
なお、例えば、センサフュージョン装置120からの出力データを外部の機器へ送信する場合、この出力データを保護するため、チャレンジ・アンド・レスポンスなどのセキュリティ技術が用いられることがある。チャレンジ・アンド・レスポンスによる通信を行う場合、乱数が必要とされる。乱数生成装置10は、例えばこのような通信に利用されるための乱数を生成してもよい。なお、乱数生成装置10が生成する乱数が他の用途に利用されてもよい。
シード値生成器130は、加速度センサ100A、地磁気センサ100B、及びジャイロセンサ100Cの測定値のデジタル値を用いて、乱数生成のためのシード値を生成するハードウェア回路である。シード値生成器130は、N(ただし、ここではNは2以上の整数)のデジタル値である測定値の下位nビット(ただし、ここではnは1以上N未満の整数)を用いてシード値を生成する。具体的には、本実施の形態では、シード値生成器130は、加速度センサ100AのX方向、Y方向、Z方向それぞれについての16ビットの測定値の下位8ビットと、地磁気センサ100BのX方向、Y方向、Z方向それぞれについての16ビットの測定値の下位8ビットと、ジャイロセンサ100CのX方向、Y方向、Z方向それぞれについての16ビットの測定値の下位8ビットとを用いて、シード値を生成する。
シード値生成器130は、入力されたデジタル値を有するビット列を生成する。具体的には、シード値生成器130は、例えば、入力されたデジタル値を連結したビット列をシード値として生成する。すなわち、シード値生成器130は、加速度の測定値の下位8ビットと、地磁気の測定値の下位8ビットと、角速度の測定値の下位8ビットとを連結して、72ビットのビット列を生成して、シード値として乱数生成器140に出力する。つまり、本実施の形態では、シード値生成器130は、複数のセンサのそれぞれの測定値の下位nビットを用いて、nよりも大きいmビットのシード値を生成している。シード値のビット数の大きさは、生成される疑似乱数の再出頻度に反比例するため、シード値のビット数をより大きくするほど、生成される疑似乱数の予測可能性は低減される。
なお、シード値生成器130は、他の方法によりシード値を生成してもよい。例えば、シード値生成器130が、入力されたデジタル値を有するビット列を生成し、さらに、このビット列に対し圧縮処理等の処理を行ったビット列をシード値としてもよい。また、シード値生成器130は、入力されたデジタル値を有するビット列として、時系列において異なる時点に入力された複数のデジタル値を含んでもよい。
加速度センサ100A、地磁気センサ100B、及びジャイロセンサ100Cの出力は、周囲の人若しくは物又は地球からの影響などにより、常に変化している。このため、これらのセンサからは不規則な測定値が得られる。このため、シード値生成器130が出力するシード値の予測は困難である。
乱数生成器140は、シード値生成器130により生成されたこのようなシード値を用いて、予め定められた疑似乱数生成アルゴリズムによりMビット(ただし、Mは上記下位nビットのnの値よりも大きい整数)の乱数を生成する。本実施の形態では、一例として、乱数生成器140は、128ビットの乱数を生成する。ここで、予め定められた疑似乱数生成アルゴリズムは、シード値のビット数よりも大きなビット数の疑似乱数を生成するアルゴリズムであればよい。具体的には、例えば、乱数生成器140は、mビットのシード値と、予め定められたビット列とを連結し、Mビットのビット列を生成し、このMビットのビット列を疑似乱数生成回路である線形帰還シフトレジスタに入力し、k回(ただし、kは1以上の整数)のシフト後に得られるMビットのビット列を疑似乱数として出力してもよい。本実施の形態では、具体的には、乱数生成器140は、予め定められたビット列としての56(=128−72)ビットのビット列(例えば、各ビットが全て1であるビット列)と、入力された72ビットのシード値とを連結し、128ビットのビット列を生成し、生成した128ビットのビット列を線形帰還シフトレジスタに入力し、シフト操作後の線形帰還シフトレジスタの各ビットを出力することで、128ビットの疑似乱数を出力する。ただし、この場合、初期に生成される乱数のビットは1が多いため、予測可能性が高くなってしまう。そのため、シフト回数が予め定められた回数以上となるまでは、線形帰還シフトレジスタの値を乱数として使用しないことが望ましい。乱数として使用しない回数は、固定値(例えば10回程度)でも良いし、測定値の値又はシード値の値を用いて得られる値でもよい。なお、上記アルゴリズムは、一例であり、これに限らず他のアルゴリズムにより乱数が生成されてもよい。
次に、乱数生成装置10における乱数生成動作について説明する。図3は、乱数生成装置10における乱数生成動作の流れを示すフローチャートである。乱数生成装置10は、以下の流れで乱数を生成する。
まず、ステップ10(S10)において、加速度センサ100A、地磁気センサ100B、及び、ジャイロセンサ100Cにより物理現象が測定される。測定結果は、A/D変換器110A、110B、110Cによりデジタル値に変換され、シード値生成器130に入力される。
次に、ステップ20(S20)において、入力された測定値を用いて、シード値生成器130がシード値を生成する。
その後、ステップ30(S30)において、乱数生成器140が、生成されたシード値を用いて乱数を生成する。
次に、ステップ20(S20)において、入力された測定値を用いて、シード値生成器130がシード値を生成する。
その後、ステップ30(S30)において、乱数生成器140が、生成されたシード値を用いて乱数を生成する。
以上、実施の形態1について説明した。本実施の形態では、予測が困難なシード値を用いて、シード値の生成に用いられたビット数よりも大きいビット数の乱数が生成される。したがって、乱数生成装置10によれば、乱数の予測可能性を低く抑えつつ、生成される乱数のビット数を大きくすることができる。
また、特に、シード値生成器130は、測定値の下位nビットを用いてシード値を生成する。加速度センサ100A、地磁気センサ100B、及び、ジャイロセンサ100Cの測定値の上位ビットの値は、センシングデータとして有効であるのに対し、下位ビットの値は各物理量の微妙な変化のセンシング結果が反映されてしまうため、一般的に、誤差として扱われることが多い。しかしながら、本実施の形態では、その微妙な変化による不規則性に着目し、シード値の生成に用いている。これにより、シード値の生成に利用されるビット数は測定値の全ビット数よりも小さくなるものの、予測が困難なシード値を生成することができる。つまり、予測が困難な乱数の生成が可能となる。なお、生成されたシード値は、乱数生成器140に入力され、所定のビット数を持つ乱数が生成されるため、シード値のビット数が小さいことは、問題にならない。ここで、シード値の生成に必要とされるビット数の抑制は、信号線の数の抑制等をもたらすため、シード値生成器130等の回路規模の抑制をもたらす。つまり、本実施の形態では、測定値の全ビットではなく所定の下位ビットだけをシード値の生成に用いることで、回路規模を抑制しつつ、予測が困難な乱数を生成することができる。
また、本実施の形態では、センサの測定値が、シード値生成器130及びセンサフュージョン装置120にも入力されている。つまり、センサの測定値が、シード値の生成のみならず、乱数生成以外の他の予め定められた処理にも用いられている。したがって、本実施の形態によれば、センサの測定値を利用して予め定められた処理を行う装置に、シード値生成器130及び乱数生成器140を追加するだけで、乱数の生成が可能となる。したがって、既存の装置に、乱数生成の機能を追加する際のコストを抑制することが可能となる。
なお、本実施の形態において、シード値生成器130及び乱数生成器140は、ハードウェア回路により実現されるものとして説明したが、これらのいずれか又は両方が、ソフトウェアにより実現されてもよい。すなわち、メモリにロードされたプログラムがプロセッサに実行されることにより実現されてもよい。
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non−transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD−ROM(Read Only Memory)、CD−R、CD−R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(Random Access Memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
<実施の形態2>
次に、実施の形態2について説明する。本実施の形態では、乱数生成装置10は、その構成要素が同一の半導体チップに実装されている。図4は、実施の形態2にかかる乱数生成装置10を含む半導体装置11を示す模式図である。
次に、実施の形態2について説明する。本実施の形態では、乱数生成装置10は、その構成要素が同一の半導体チップに実装されている。図4は、実施の形態2にかかる乱数生成装置10を含む半導体装置11を示す模式図である。
半導体装置11は、半導体チップ12を含むパッケージ13を有する。パッケージ13において、半導体チップ12は封止材により封止されている。半導体チップ12は、実施の形態1にかかる乱数生成装置10を含む。すなわち、加速度センサ100A、地磁気センサ100B、ジャイロセンサ100C、A/D変換器110A、110B、110C、シード値生成器130、乱数生成器140、及びセンサフュージョン装置120が、同一の半導体チップ12に実装されている。なお、センサフュージョン装置120は、必ずしも同一の半導体チップに実装されていなくてもよい。
乱数を生成する装置においては、その信号線の電圧等が検知されることにより、シード値又は乱数値がハッキングされる恐れがある。ところで、近年、半導体装置の微細化が進み、信号線の幅の細線化が進んでいる。このため、半導体チップ12において、乱数生成装置10の信号線は例えば40nm程度となっている。本実施の形態では、乱数生成装置10の各要素が同一半導体チップ12内に収まっているため、乱数生成装置10の信号線を細線化することが可能になる。このため、本実施の形態においては、信号線から電圧等を検知することが困難となる。
また、本実施の形態では、半導体チップ12は、封止材により封止されている。したがって、物理的に信号線の読み取りが困難な構成となっている。
ここで、半導体チップ12は、多層配線構造の半導体チップであることが好ましい。複数の層に配線がある場合、表面ではない配線層の信号線の検知には、表面の配線層を削る必要がある。しかしながら、配線層が削られた場合には、乱数生成装置10は動作できないため、動作中の乱数生成装置10の信号線の電圧等を検知することはもはやできない。つまり、半導体チップ12が、多層配線構造である場合、ハッキングの危険性をさらに低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。例えば、センサは、加速度センサ、地磁気センサ、ジャイロセンサに限られず、他の物理現象を測定するセンサが用いられてもよい。また、用いられるセンサ数は3つでなくてもよく、1以上であればよい。1つのセンサの測定値からシード値が生成される場合、シード値生成器130は、入力されたデジタル値をそのままシード値として出力してもよい。
また、上記の実施の形態では、X方向、Y方向、及びZ方向についての測定値がシード値の生成に用いられたが、いずれかの方向のみの測定値が用いられてもよい。また、これらの任意の測定値が組み合わされて用いられてもよい。
なお、上記の実施の形態の説明で言及した具体的なビット数は一例であり、これらのビット数に限定されない。
また、上記の実施の形態では、X方向、Y方向、及びZ方向についての測定値がシード値の生成に用いられたが、いずれかの方向のみの測定値が用いられてもよい。また、これらの任意の測定値が組み合わされて用いられてもよい。
なお、上記の実施の形態の説明で言及した具体的なビット数は一例であり、これらのビット数に限定されない。
1、10 乱数生成装置
2 センサ
3、130 シード値生成器
4、140 乱数生成器
11 半導体装置
12 半導体チップ
13 パッケージ
100A 加速度センサ
100B 地磁気センサ
100C ジャイロセンサ
110A、110B、110C A/D変換器
120 センサフュージョン装置
2 センサ
3、130 シード値生成器
4、140 乱数生成器
11 半導体装置
12 半導体チップ
13 パッケージ
100A 加速度センサ
100B 地磁気センサ
100C ジャイロセンサ
110A、110B、110C A/D変換器
120 センサフュージョン装置
Claims (10)
- 物理現象を測定するセンサと、
前記センサの測定値を示すNビット(Nは1以上の整数)のデジタル値のうちのnビット(nは1以上N以下の整数)を用いて、乱数生成のためのシード値を生成するシード値生成器と、
前記シード値生成器により生成された前記シード値を用いて、前記シード値のビット数よりも大きなビット数の疑似乱数を生成する予め定められた疑似乱数生成アルゴリズムによりMビット(Mはnよりも大きい整数)の乱数を生成する乱数生成器と
を有する乱数生成装置。 - 前記測定値は、Nビット(Nは2以上の整数)のデジタル値であり、
前記シード値生成器は、前記測定値の下位nビット(nは1以上N未満の整数)を用いて前記シード値を生成する
請求項1に記載の乱数生成装置。 - 前記センサを複数有し、
前記シード値生成器は、複数の前記センサのそれぞれの前記測定値の下位nビットを用いて、mビット(mはnよりも大きい整数)の前記シード値を生成する
請求項2に記載の乱数生成装置。 - 前記センサと、前記シード値生成器と、前記乱数生成器とが、同一の半導体チップに実装されている
請求項1に記載の乱数生成装置。 - 前記半導体チップが多層配線構造の半導体チップである
請求項4に記載の乱数生成装置。 - 前記半導体チップが封止材により封止されている
請求項4に記載の乱数生成装置。 - 前記測定値が、さらに、乱数生成以外の他の予め定められた処理に用いられる
請求項1に記載の乱数生成装置。 - 物理現象を測定し、
前記物理現象の測定値を示すNビット(Nは1以上の整数)のデジタル値のうちのnビット(nは1以上N以下の整数)を用いて、乱数生成のためのシード値を生成し、
生成された前記シード値を用いて、前記シード値のビット数よりも大きなビット数の疑似乱数を生成する予め定められた疑似乱数生成アルゴリズムによりMビット(Mはnよりも大きい整数)の乱数を生成する
乱数生成方法。 - 前記測定値は、Nビット(Nは2以上の整数)のデジタル値であり、
前記測定値の下位nビット(nは1以上N未満の整数)を用いて前記シード値を生成する
請求項8に記載の乱数生成方法。 - 複数の前記測定値のそれぞれの下位nビットを用いて、mビット(mはnよりも大きい整数)の前記シード値を生成する
請求項9に記載の乱数生成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017020442A JP2018128783A (ja) | 2017-02-07 | 2017-02-07 | 乱数生成装置及び乱数生成方法 |
US15/835,115 US20180225094A1 (en) | 2017-02-07 | 2017-12-07 | Random number generating device and random number generating method |
CN201810018912.XA CN108399063A (zh) | 2017-02-07 | 2018-01-09 | 随机数生成装置和随机数生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017020442A JP2018128783A (ja) | 2017-02-07 | 2017-02-07 | 乱数生成装置及び乱数生成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018128783A true JP2018128783A (ja) | 2018-08-16 |
Family
ID=63037626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017020442A Pending JP2018128783A (ja) | 2017-02-07 | 2017-02-07 | 乱数生成装置及び乱数生成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20180225094A1 (ja) |
JP (1) | JP2018128783A (ja) |
CN (1) | CN108399063A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200114981A (ko) * | 2019-03-26 | 2020-10-07 | 한양대학교 에리카산학협력단 | 드론 센서 기반 진난수 생성 방법 및 장치 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109801427A (zh) * | 2019-01-28 | 2019-05-24 | 深圳市网心科技有限公司 | 一种随机数获得方法、装置、系统及存储介质 |
CN112230885B (zh) | 2019-07-15 | 2024-05-03 | 瑞昱半导体股份有限公司 | 真随机数产生器与真随机数产生方法 |
US11360743B2 (en) | 2019-07-21 | 2022-06-14 | Cyber Reliant Corp. | Data set including a secure key |
CN112631549A (zh) * | 2019-10-08 | 2021-04-09 | 橙载(上海)信息技术有限公司 | 一种对fts随机算法中伪随机数生成器的跨平台改造方法 |
US20210240444A1 (en) * | 2020-02-05 | 2021-08-05 | Cyber Reliant Corp. | Random number generator utilizing sensor entropy |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5201000A (en) * | 1991-09-27 | 1993-04-06 | International Business Machines Corporation | Method for generating public and private key pairs without using a passphrase |
US7907726B2 (en) * | 2006-01-19 | 2011-03-15 | Microsoft Corporation | Pseudorandom number generation with expander graphs |
US20090258690A1 (en) * | 2006-04-19 | 2009-10-15 | Elia Rocco Tarantino | Method of presenting and playing a game where a winning outcome triggers an enhanced award opportunity in a subsequent game |
-
2017
- 2017-02-07 JP JP2017020442A patent/JP2018128783A/ja active Pending
- 2017-12-07 US US15/835,115 patent/US20180225094A1/en not_active Abandoned
-
2018
- 2018-01-09 CN CN201810018912.XA patent/CN108399063A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200114981A (ko) * | 2019-03-26 | 2020-10-07 | 한양대학교 에리카산학협력단 | 드론 센서 기반 진난수 생성 방법 및 장치 |
KR102199808B1 (ko) * | 2019-03-26 | 2021-01-07 | 한양대학교 에리카산학협력단 | 드론 센서 기반 진난수 생성 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20180225094A1 (en) | 2018-08-09 |
CN108399063A (zh) | 2018-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018128783A (ja) | 乱数生成装置及び乱数生成方法 | |
JP5113074B2 (ja) | 情報セキュリティ装置 | |
US20180018147A1 (en) | Random number expanding device, random number expanding method, and non-transitory computer readable recording medium storing random number expanding program | |
JP2012503194A (ja) | 加速度計からの測定値を処理する方法 | |
JP2014149906A5 (ja) | ||
KR101704682B1 (ko) | 비트 복구 시스템 | |
JP2016511606A (ja) | 集積回路の二重ランダムビットジェネレータに基づく改ざん防止システム | |
US12013259B2 (en) | Providing compensation parameters for sensor integrated circuits | |
US10056921B2 (en) | Memory system having flexible ECC scheme and method of the same | |
TW201239891A (en) | Test system and test method for memory | |
KR20140037957A (ko) | 모바일 디바이스에서의 가속도계 자동보정 | |
JP2009289106A (ja) | 半導体集積回路及びその制御方法、並びに情報処理装置 | |
US20170187389A1 (en) | Enhanced cyclical redundancy check circuit based on galois-field arithmetic | |
JP6386368B2 (ja) | ロータリーエンコーダ、ロータリーエンコーダの制御方法および制御プログラム | |
JP2010287860A (ja) | 半導体集積回路装置 | |
US9299456B2 (en) | Matrix and compression-based error detection | |
JP2005331517A (ja) | 熱計測システム及び熱測定方法 | |
Schäck | High-precision measurement of strain gauge transducers at the physical limit without any calibration interruptions | |
GB2125545A (en) | Measurement system of enhanced reliability | |
US20150303935A1 (en) | Physical quantity sensor device and method of adjusting physical quantity sensor device | |
US10095591B2 (en) | Test circuit for 3D semiconductor device and method for testing thereof | |
US20180181181A1 (en) | Differential current monitoring of multiple circuits | |
KR20170002481A (ko) | 페일세이프 계산들을 수행하기 위한 방법 | |
KR102286432B1 (ko) | 오프셋 전압과 연관된 오류를 개선할 수 있는 순수 난수 생성 장치 및 그 동작 방법 | |
KR101268998B1 (ko) | 프로그래머블 시프트/로테이트 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 프로그래머블 시프트/로테이트 연산 유닛 |