JP2018128448A - 抵抗センサ構造のバイアスおよび読み出し方法および回路 - Google Patents

Abstract

【課題】 ２つの励起ノード及び２つの読み出しノードを有する受動的抵抗センサ構造をバイアスし、読み出す方法である。
【解決手段】 本方法は、第１の電荷量（Ｑ１）に対応する第１のコンデンサ（Ｃ１）の第１の状態（Ｖ１）を決定するステップと、バイアス電流（Ｉｂｉａｓ）が第１の時間間隔（Ｔ１）の間に第１のコンデンサ（Ｃ１）を通って流れるようにセンサ構造をバイアスするステップと、第２の電荷量（Ｑ２）に対応する第１のコンデンサ（Ｃ１）の第２の状態（Ｖ２）を決定するステップ（４３０）と、第１の時間間隔（Ｔ１）に関連する第２の時間間隔（Ｔ２）の間に読み出し信号を積分又は平均化して積分又は平均化された読み出し信号（Ｖｉ）を取得するステップと、積分又は平均化された読み出し信号（Ｖｉ）及び第１のコンデンサ（Ｃ１）の状態変化（ΔＶ）に基づいてセンサ読み出し信号（Ｖｏｕｔ）を決定するステップ（４４０）を含む。
【選択図】図３

Description

本発明は、概して、センサの分野に関し、より具体的には、例えば、ホイートストンブリッジまたはホール素子のような抵抗センサ構造をバイアスし、かつ読み出すための回路および方法に関する。

抵抗センサ構造は当該技術分野で知られている。２つの周知例は、ホイートストンブリッジおよびホール素子である。

ホイートストンブリッジは、例えば圧力センサで使用され、かつ、ブリッジ構造をバイアスし、かつ、読み出すためのピエゾ抵抗素子を用いる基本原理でおよび回路は、何十年もの間、当該技術分野で知られている。例えば、特許文献１（１９７９年公開）を参照されたい。

磁場を測定するホール素子も極めて周知であり、例えば特許文献２（１９９８年公開）に記述されているように、とりわけ、電流センサ、または角度位置センサに使用され、そこでは、（例えば永久磁石で発生される）磁場が、センサデバイスのいくつかの位置で測定され、かつ、角度位置に変換される。

しかしながら、ホイートストンブリッジおよびホール素子は、受動的抵抗構造であって電流を流す必要があり、その後でそれらから出力信号を取り出すことができる。用語「バイアス」は、このような構造に電圧または電流を印加するために使用される。用語「読み出し」は、このような構造からセンサ信号またはセンサ値を取り出すために使用される。

どちらの場合も、受動的抵抗構造の「直接出力信号」は差分電圧信号ΔＶであるが、上記の例では、測定される実際の物理的な値は「圧力」および「角度位置」である。これには、別の変換ステップが必要であり、例えば、圧力センサの場合には一定の係数との乗算を含み、および／または２つ以上の磁場値測定および測角操作を含む。このような変換は当該技術分野で知られており、本発明の焦点ではないので、本明細書ではこれ以上論じない。

本発明は、受動的抵抗センサ構造から正確な値を取得することに関心がある。受動的抵抗構造に関する１つの問題は、「ゼロオフセット」として既知である。この問題は、とりわけ、センサ信号のＤＣ値が適切でない場合は「チョッピング」としての公知技術、そしてホール素子の場合には「スピニングカレント」として公知技術によって、現場で対処されている。しかし、これらの技術は、すべての不正確さ、特に、機械的ストレスおよび／または温度変化に関連する問題、および／または電圧変化による問題を解決するわけではない。

本発明をより良く理解し、かつ、正しく認識するために、先ず、ホール素子のバイアスおよび読み出しの古典的な方法が図１（ａ）〜図１（ｆ）を参照して、そして、ホイートストンブリッジについては図２を参照して記述される。

（「ホールプレート」とも呼ばれる）基本的なホール素子は、少なくとも４つの接点を備える導電性物質からなる。「ホール効果」を利用するためには、素子を通って電流が流れなければならない。バイアス電流Ｉが、「電流ノード」または「励起ノード」または「入力ノード」と呼ばれる２つの接点を経て供給される。「センス接点」または「読み出しノード」または「出力ノード」と呼ばれる、他の２つの接点は、通常、等電位線に配置され、磁場が存在しない場合にはセンス接点間の電圧差をゼロにする。横型ホール素子を用いて磁場成分Ｂｚを測定する原理を図１（ａ）に示す。ホール読み出しの場合、電流接点Ａ、Ｃおよびセンス接点Ｂ、Ｄは、相互に互い違いになる。励起電流Ｉｅｘが電流接点Ａ、Ｃに印加される場合、かつ、面外磁場Ｂｚが素子に印加される場合、印加された磁場Ｂｚに比例するホール電圧ＶＨがセンス接点Ｂ、Ｄ間に現れる、言い換えると、ＶＨ＝ＶＢ−ＶＤである。

バイアス電流を実現するには２つの一般的な取り組み方がある。１つの取り組み方は、印加電流Ｉの公称値が既知である（Ｉ＝Ｉｅｘ）電流源を使用する。この場合の可能な実施を図１（ｂ）に示す。他の取り組み方は、プレート上の公称電圧が既知である（Ｖ＝Ｖｅｘ）電圧源を使用する。このタイプの実施を図１（ｃ）に示す。上記において、バイアス源の公称値は知られていると言ったが、実際の値は、種々のメカニズムを通じてこの公称（または期待）値から逸脱することに留意されたい。これは、経年変化、または温度依存性、（例えばパッケージからの）寄生ストレスなどの環境の影響に起因し得る。センサの製品寿命にわたって考えると、バイアス源パラメータは、それらの期待（公称）値からドリフトする。

英国特許第１５４７５９２号明細書 国際公開第９８／５４５４７号 欧州特許出願公開第０７３６７５６号明細書 欧州特許出願公開第３０３２２３５号明細書 欧州特許出願公開第３１０９６５８号明細書 欧州特許出願公開第２７２２６８２号明細書 欧州特許第１７１５０５９６号明細書 英国特許出願第１６００７７４号明細書

「電流バイアス」を印加する場合、プレート上の電圧は正確には知られておらず、プレートの電気抵抗に依存する。「電圧バイアス」の場合には、プレートを流れる電流は正確には知られておらず、プレートの電気抵抗によって決定される。ホールプレートのこの電気抵抗は、温度、および（例えばピエゾ抵抗効果による）ストレスによって変化し、かつ、別のドリフト源を構成する。センサ抵抗は、「スピニングカレント技術」を適用する場合に必要とされるように、印加されたバイアスの変化に対するセンサ構造の動的応答にも影響を及ぼす。

図２は、ホイートストンブリッジに接続されたバイアス回路を示す。示された例においてバイアス回路は、一定の電圧Ｖｄｄを励起ノードＡ、Ｃに印加する。図１と同様の方法で、ブリッジの差分出力ΔＶｏｕｔを出力ノードＢ、Ｄにわたって測定することができる。図２には示されていないが、一定の電流を励起ノードＡ、Ｃに注入し、ノードＢ、Ｄにわたって電圧Ｖｏｕｔを読み出すことも可能である。センサ構造によって実際に測定される値を意味する実センサ信号、例えば膜に作用する圧力は、出力信号ΔＶｏｕｔおよびＶｄｄの関数であるが、温度、パッケージストレスなどのような他の係数の関数でもある。センサ構造の出力電圧ΔＶｏｕｔと、測定される実際の物理的信号（例えば圧力）の間の関係は、「センサの感度」として知られる一定の係数を用いることによって、線形関係により非常によく近似することができるが、実際には、感度は、正確には一定ではなく、温度変化および／またはパッケージストレスに対して補正する必要がある。

考察されるセンサについては、バイアス源のドリフトは、センサの感度のドリフトを引き起こす。ホールセンサについては、センサ構造自体のピエゾ抵抗効果もドリフトの原因となる可能性がある。センサの総ドリフトは、その製品寿命にわたって限界内に維持する必要があり、それは補償を必要とする場合がある。

ホイートストンブリッジを備えたセンサは、近年においても開発されているが、例えば、主としてピエゾ抵抗素子の特別な配置に焦点を当てている特許文献３（１９９６年公開）、またはピエゾ抵抗素子の特別な配置およびそのバイアス回路の両方に焦点を当てている特許文献４（２０１６年公開）に記述されているように、その焦点は、より正確なセンサ、例えば、ストレスおよび／または温度に対する感度が低減されたセンサにシフトされている。

同様に、１つ以上のホール素子を備えたセンサは、近年においても設計されており、このタイプのセンサも、精度を向上させ、かつ、感度の外部影響に対する依存度を低減するために多大な努力がなされている。「オフセットエラー」として知られる、ホール素子の１つの問題は、周知かつ広範囲の「スピニングカレント技術」によって対処されるが、例えば特許文献５（２０１６年１２月２８日公開）に記述のように、また他の影響、特にストレスおよび温度の影響を減らすために著しい努力がなされている。

本発明の目的は、抵抗センサ構造、例えばホイートストンブリッジまたはホール素子をバイアスし、かつ、読み出す方法および回路を提供することである。

本発明の特定の目的は、より正確で、および／または少なくともいくつかの外部影響、特に寄生的機械的ストレス（例えばパッケージストレス）および／または温度変化に対する感度が低い結果を取得するために、抵抗センサ構造をバイアスし、かつ読み出す方法および回路を提供することである。

本発明の特定の目的は、長期安定性の観点からのバイアス回路の要件、ならびに温度および／またはストレス変化の独立性を緩和することができる方法および回路を提供することにある。

これらの、および他の目的は、本発明の実施形態に係る方法および回路によって達成される。

本発明は、第１の態様において、抵抗センサ構造をバイアスし、センサ構造からセンサ読み出し信号またはセンサ読み出し値を取得する方法を提供する。抵抗センサ構造は、２つの励起ノードおよび２つの読み出しノードを備え、かつバイアス回路によってその励起ノードでバイアスされているときに、その読み出しノードに瞬時読み出し信号を供給するように適合されている。本方法は、ａ）第１のコンデンサの第１の状態を設定または測定または検出するステップであって、第１の状態が第１の電荷量に対応する、設定または測定または検出するステップと、ｂ）第１のコンデンサを備えるバイアス回路を用いて抵抗センサ構造をバイアスして、バイアス電流が第１の時間間隔の間に第１のコンデンサを通り、かつ抵抗センサ構造を通って流れるようにするか、または流すようにし、バイアス電流は、第１の時間間隔の間に、第１のコンデンサを通り、かつ抵抗センサ構造を通って同時または異なる瞬間に流れることができる、ステップと、ｃ）第１の時間間隔の終了時に、第１のコンデンサの第２の状態を決定または測定または検出するステップであって、第２の状態が第２の電荷量に対応する、決定または測定または検出するステップと、ｄ）第１の時間間隔に関して予め定義された関係を有する第２の時間間隔の間に、読み出しノード上の瞬時読み出し信号を積分または平均化して、積分または平均化された読み出し信号を取得するステップと、ｅ）積分または平均化された読み出し信号に基づき、かつ、少なくとも第１のコンデンサの状態変化に基づいて、センサ読み出し信号またはセンサ読み出し値を決定し、状態変化は、少なくとも第１のコンデンサＣ１の第１の状態と第２の状態の間の電荷の差に関連している、ステップと、を含む。

ステップｄにおける「積分または平均化」は、「連続時間における積分または平均化」を意味し得る。

先行技術には、このような測定の不正確さの２つの主な原因がある。すなわち、（１）バイアス源、例えば電流源または電圧源の温度およびストレス変化（例えば経年変化または長期ドリフト効果）によるバイアスの不正確さに関連する第１のもの、および（２）抵抗構造自体の温度およびストレス変化による第２のものである。第１および第２の不正確さは、先行技術では、別個に対処され得、かつ典型的には別個に対処される。本発明は、バイアス回路に関連する、第１の不正確さに主として焦点を当てる。第２の不正確さを補償または低減する任意の既知の技術は、本発明と併せて使用することができる。

多くの先行技術の解決策は、バイアス源（例えば、電流源または電圧源）の温度および／またはストレスの影響を可能な限り低減または除去しようとし、かつ、種々の温度およびストレスの条件下で時間にわたって「完全に一定」の電流または電圧を取得しようとするが、本発明は、根本的に異なる取り組み方をとり、バイアス電流またはバイアス電圧を「完全に一定」にし、温度および／またはストレスと無関係にする必要はなく、それどころか、単一の測定中であってもバイアス電流またはバイアス電圧をまったく一定にする必要はなく、これは、連続時間積分回路または平均化回路を用いることによって可能になる。

読み出し信号または読み出し値は、バイアス源のストレスおよび温度の影響の依存性が低くなる、ということが本発明の利点である。

第１の時間間隔と第２の時間間隔は、同じ開始時および終了時を有し、したがって絶対時間で一致することができ、または絶対時間では異なる時間間隔であるが、同じ持続時間を有することができ、または予め定義された比「Ｒ」を有する第１の持続時間と第２の持続時間を有することができる。

「コンデンサの状態を設定すること」は、例えば、コンデンサに「電圧をかけること」を意味することができる。コンデンサの電圧とコンデンサに保存された電荷は、Ｃをコンデンサの「容量」として、式Ｃ＝Ｑ／Ｖによって互いに直接リンクされていることは周知である。

本方法は、例えばホール素子またはホイートストンブリッジ（例えば１つ以上のピエゾ抵抗素子を備える）のような受動的抵抗センサ構造の値を測定するのに理想的に適している。

（Ｑｂｉａｓを決定する）ステップｂ）におけるバイアスの持続時間と、差分出力信号の積分の持続時間が等しくとられる場合には、測定の絶対持続時間は重要ではない、ということがこの方法の利点である。

既存の方法との重要な違いは、センサ読み出し信号またはセンサ読み出し値が、固定（公称）電流値（実際の電流はストレスおよび／または温度変化に敏感である）、または固定（公称）電圧値（実際の電圧はストレスおよび／または温度変化に敏感である）に基づいて決定または計算されず、センサ構造を通って実際に流れた電荷の実際の量に基づく、ということである。

別の重要な側面は、結果として得られるセンサ出力は、バイアス電流がセンサ構造を通って流れている間に連続時間で積分され増幅される、ということである。これは、信号対雑音比、したがって測定精度を改善するという、追加のフィルタリング効果を提供する。

例えばストレスおよび温度変化によって引き起こされるバイアス源のドリフトに対して非常に鈍感な方法でセンサ読み出し信号を測定することができる、ということがこの方法の利点である。これにより、温度、機械的ストレスおよび経年変化の影響と関係なく、時間の経過とともに可能な限り「一定」の値で、高度に「一定」かつ「安定」な電流または電圧を要求する、多くの先行技術の回路とは対照的に、温度および／または機械的ストレスに対して比較的高い感度を有する電流源または電圧源を使用することができる。したがって、本発明のバイアス回路は、いくつかの先行技術の解決策のものより複雑でなくてもよく、またはこの問題を解決するために完全に異なる取り組み方を使用する。

これは、例えば、実際の測定前および実際の測定後にコンデンサに保存された電荷量を測定することによって、抵抗構造を通って流れた総電荷量を比較的容易に決定することができるので、コンデンサを使用することの利点である。電荷量の測定は、例えば、積分期間の前後にコンデンサ上の電圧を測定することによって、またはそれどころか、電圧を測定せず、時間間隔の開始時に電圧を設定し、かつ、コンデンサ上の電圧が一定の閾値に達したかをチェックするように適合されたコンパレータによってトリガーされて放電および積分を停止することによって行う。

本方法の特別な利点は、（ｉ）特に集積化された低雑音増幅器が使用される場合の（主に連続時間積分に関連する）低雑音読み出し、（ｉｉ）センサの性能を低下させることなく、より高い交差感度が許容されるようになるので、バイアス源の設計はあまり重要ではなくなり、かつ、（ｉｉｉ）センサ読み出し信号またはセンサ読み出し値は、（絶対）期間におけるドリフトに対して非常に鈍感である、ということである。

一実施形態では、本方法は、抵抗構造の温度変化および／または抵抗構造に作用するストレスに対するセンサ読み出し信号またはセンサ読み出し値を補正するステップをさらに含む。任意の既知の補償技術、例えば、回路は温度センサおよび機械的ストレスセンサをさらに備え、方法はセンサから温度およびストレス値を取得するステップをさらに含み、かつ、ステップｅ）は温度値およびストレス値を考慮に入れることをさらに含む、技術を使用することができる。

温度センサおよびストレスセンサを用いるバイアスおよび読み出し回路は既に存在するが、そのような回路は、バイアス回路上の温度およびストレスの影響を補償する必要はなく抵抗構造上のみ補償することによって、読み出し信号の精度をさらに改善する、本明細書に記述されるような方法を、発明者が知る限り使用していない。

一実施形態では、第１の時間間隔は、第２の時間間隔と一致する。
これは、バイアスのステップｂ）と、積分または平均化のステップｄ）が同時に発生し、したがって、バイアスが行われ、かつ正確なバイアス電流がＣ１を通っても流れる限り、その間、積分または平均化が行われる特殊なケースである。この方法は、概念的に理解するのが最も簡単であるが、バイアス回路の温度および／またはストレスの影響を考慮する方法として、「Ｑｂｉａｓで正規化された」読み出し信号を決定することに要約される。

一実施形態では、第１の時間間隔と第２の時間間隔は、同じ持続時間を有するが、第２の時間間隔の開始は、第１の時間間隔の終了時よりも後に発生する。
これは、例えば、任意に信号を読み出すことなく、第１のコンデンサの第１および第２の状態を決定するためにステップｂ）が先ず発生し、その後に、同一のバイアス条件および同じ持続時間を用いるが、読み出し信号を積分または平均化しながら、第１のコンデンサの（既に知られている）第１および第２の状態を決定することなく、ステップｄ）行われる特殊なケースである。

一実施形態では、第２の持続時間と第１の持続時間の比は１より大きい予め定義された整数値であり、ステップｅ）は、予め定義された比をさらに考慮して、センサ読出し信号またはセンサ読み出し値を決定することを含む。

これは、好ましくは間で積分または平均化回路をリセットすることなく、積分または平均化が複数の時間間隔、例えば２つの時間間隔にわたって発生する特殊なケースである。

一実施形態では、第１の時間間隔は、予め定義された第１の持続時間を有し、第２の時間間隔は、予め定義された第２の持続時間を有する。

時間間隔の持続時間は、所定の固定持続時間であり、例えばタイマーまたはカウンタユニットによって設定される。そのような実施形態は、本明細書では、「固定タイムモード」と呼ばれ、その例が図６および図７に示されている。

一実施形態では、第１の時間間隔は、予め定義された開始時点と、第１のコンデンサ上の電圧が予め定義された電圧レベルに等しくなる時点として定義された動的に決定された終了時点とを有する。

この場合、第１の持続時間は固定されていないか、または予め定められていないが、動的に決定される。

ある例では、第１の時間間隔の開始前または開始時に、予め定義された電圧Ｖ１が第１のコンデンサに印加され、第１の時間間隔の開始時にバイアス電流がコンデンサおよび抵抗センサ構造を通って流れることが許されるか、または強制的に流れ、第１の時間間隔の終了時に第１のコンデンサ上の電圧が予め定義された電圧レベルＶ２に達する瞬間として定義される。このような実施形態は、本明細書では「固定デルタＶモード」と呼ばれ、その例が図８に示されている。

一実施形態では、ステップｄ）は、連続時間積分回路または連続時間平均化回路を使用して瞬時読み出し信号を積分または平均化することを含む。

一実施形態では、ステップｅ）は、次式、すなわち、Ｖｏｕｔ＝Ａ×Ｖｉ／Ｑｂｉａｓ、または、Ｖｏｕｔ＝Ｖｏｕｔ０（１＋Ｂ×（Ｑｂｉａｓ−Ｑｂｉａｓｒｅｆ））、または等価式のうちの１つに従って計算することによりセンサ読み出し信号を決定することを含む。式中、Ｖｏｕｔは、バイアス電流ドリフトが補償されたセンサ読出し信号であり、Ａは、予め定義されたスケール係数であり、Ｖｉは、ステップｄ）の結果として連続時間積分回路または連続時間平均化回路によって供給される信号であり、Ｑｂｉａｓは、第２の時間間隔の間に抵抗センサ構造を通って流れた総電荷量を表し、Ｑｂｉａｓｒｅｆは、第２の時間間隔の間に抵抗センサ構造を通って名目上流れた予め定義された電荷量を表し、Ｖｏｕｔ０は、上記の予め定義された電荷量が第２の時間間隔の間に抵抗センサ構造を通って流れたという前提の下でＶｉから取得されたバイアスドリフトが補償されていないセンサ読出し信号であり、Ｂは、予め定義された補償係数である。

Ｑｂｉａｓは、特定の実施に応じて、センサ構造を通って１回（Ｎ＝１）だけ放電される単一コンデンサに保存された電荷に対応することができ、または出力信号が累積的に積分される間に予め定義された回数（Ｎ＞１）放電される、単一コンデンサに保存された電荷に対応することができ、またはそれぞれ１回だけ放電される複数のコンデンサに保存された総電荷量に対応することができ、または、そのうちのいくつかは２回以上放電される複数のコンデンサに保存された総電荷量に対応することができる。この方法では、ＳＮＲを改善することができる。

Ｑｂｉａｓは、少なくとも第１のコンデンサの状態の変化（例えば、ΔＱ、ΔＶ）に依存するということに留意されたい。

「総電荷量を表しているＱｂｉａｓ」は、Ｑｂｉａｓがこの電荷量に等しいということ、またはＱｂｉａｓがこの電荷量に比例し、その比例係数は電荷量とは実質的に無関係である、いうことを意味している。電荷量と実質的に無関係である既知の係数は、任意の積分コンデンサの容量、例えば第１のコンデンサＣ１の容量Ｃｖａｌである。

前者の式は、非線形補償式であり、ＱｂｉａｓがＱｂｉａｓｒｅｆから実質的に逸脱する場合、例えばＱｂｉａｓがＱｂｉａｓｒｅｆの２倍、または、それどころか１０倍大きい場合に、有効である。

後者の式は、線形補償式であり、ＱｂｉａｓがＱｂｉａｓｒｅｆから比較的少なく、例えば１０％未満だけ逸脱し、ほとんどの場合、Ｑｂｉａｓが僅かなドリフト現象の影響を受けるだけである場合に有効である。

上記所定の係数、例えばスケール係数Ａおよび／または補償係数Ｂは、較正によって決定することもできる、温度の既知関数であり得る。

一実施形態では、抵抗センサ構造を通って流れた総電荷量を表す数量Ｑｂｉａｓは、次式、Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｃｖａｌ×（Ｔ２／Ｔ１）、またはＱｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×（Ｔ２／Ｔ１）、またはＱｂｉａｓ＝（Ｖｃ１−Ｖｃ２）のうちの１つによって計算される。式中、Ｖｃ１は、第１の期間の開始時における第１のコンデンサの電圧であり、Ｖｃ２は、第１の期間の終了時における第１のコンデンサの電圧であり、Ｃｖａｌは、第１のコンデンサの容量であり、Ｔ２は、瞬時読み出し信号が累積的に積分される１つ以上の第２の時間間隔の累積持続時間である。

数学的形式では、Ｔ２／Ｔ１＝Ｎであり、Ｎは整数値であることが好ましく、Ｔ２は多数の反復で構成することができる。

一実施形態では、Ｔ２の持続時間はＴ１の持続時間に等しく、Ｎ＝１である。

一実施形態において、Ｔ２の持続時間はＴ１の持続時間のＮ倍であり、Ｎは、１より大きい、または２より大きい、または３より大きい、または５より大きい、または１０より大きい整数値である。

開始時の電圧Ｖｃ１は、設定する（例えば課す）、または測定することができる。電圧Ｖｃ２は、例えば期間が固定である場合には測定することができ、または期間が固定でない場合には例えば所定の閾値であり得る。

Ｃｖａｌは、コンデンサの電気容量であって、ストレスおよび温度とは無関係である定数であることに留意されたい。装置が並列接続の複数のコンデンサを備える場合、総電荷は、もちろん、コンデンサの各々を通って流れた電荷の和である。多くの場合、容量（例えばＣｖａｌ）は、他のスケールおよび／または補償係数、例えば上述の係数ＡおよびＢに吸収され得る定数として扱うことができる。

例えば、コンデンサが電圧Ｖｃ１から電圧Ｖｃ２に２回放電され、その間に積分器をリセットすることがない場合、コンデンサを通って流れた「総電荷」は２×（Ｖｃ１−Ｖｃ２）×Ｃｖａｌ、または一般には、Ｎ反復に対して、総電荷はＮ×Ｃｖａｌ×（Ｖｃ１−Ｖｃ２）である。

一実施形態では、Ｎは１に等しい。

一実施形態では、Ｎは１より大きく、例えばＮ＝２、またはＮ＝３、またはＮは少なくとも５であり、またはＮは少なくとも１０に等しい。

「累積的に積分」とは、１つ以上のタイムスロットにわたり、任意に時間に間隔をおくが、積分回路をリセットすることなく、積分することを意味する。

一実施形態では、バイアス回路は、第２のコンデンサをさらに備え、バイアス回路は、バイアス電流が、第１のコンデンサを通り、かつ抵抗構造を通るか、または、第２のコンデンサを通り、かつ抵抗構造を通って選択的にまたは交互に流れるようにするか、または流すようにさらに構成される。

一実施形態では、抵抗センサ構造を通って流れた総電荷量を表すＱｂｉａｓは、次式または等価式のうちの１つによって計算することができる。
Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｃｖａｌ１×Ｋ＋（Ｖｃ３−Ｖｃ４）×Ｃｖａｌ２×Ｍ、または
Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｋ＋（Ｖｃ３−Ｖｃ４）×Ｃｖａｌ２／Ｃｖａｌ１×Ｍ、または
Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｃｖａｌ１／Ｃｖａｌ２×Ｋ＋（Ｖｃ３−Ｖｃ４）×Ｍ、または
Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｋ＋（Ｖｃ３−Ｖｃ４）×Ｍ、または
Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）＋（Ｖｃ３−Ｖｃ４）×Ｍ／Ｋ、または
Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｋ／Ｍ＋（Ｖｃ３−Ｖｃ４）、または
Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）＋（Ｖｃ３−Ｖｃ４）、
式中、Ｖｃ１は、１つ以上の第２の期間の開始時における第１のコンデンサの電圧であり、Ｖｃ２は、１つ以上の第２の期間の終了時における第１のコンデンサ上の電圧であり、Ｃｖａｌ１は、第１のコンデンサの容量であり、Ｋは、対応するバイアス電流が第１のコンデンサを流れたときに瞬間的な読み出し信号が累積的に積分される回数であり、Ｖｃ３は、１つ以上の第２の期間の開始時における第２のコンデンサ上の電圧、Ｖｃ４は、１つ以上の第２の期間の終了時における第２のコンデンサ上の電圧であり、Ｃｖａｌ２は、第２のコンデンサの容量であり、Ｍは、対応するバイアス電流が第２のコンデンサを流れたときに瞬間的な読み出し信号が累積的に積分される回数である。

他方のコンデンサが、抵抗センサ構造を通って流れるバイアス電流を伝導している間に、一方のコンデンサを初期化（例えばプリチャージまたは放電）することができ、この逆も同様である、ということが２つ（またはそれ以上）のコンデンサを用いることの利点である。この方法では、実質的に連続な電流が抵抗センサ構造を通って流れ、より大きなセンサ読み出し信号を供給するように積分を継続することができる。さらに、抵抗センサ構造を通って流れる電荷を表すＱｂｉａｓを連続的にモニタすることができる。

本発明は、第２の態様において、抵抗センサ構造をバイアスし、かつセンサ構造からセンサ読み出し信号またはセンサ読み出し値を取得するための装置であって、第１のコンデンサの第１の状態を設定または測定または検出する手段であって、第１の状態が第１の電荷量に対応する、設定または測定または検出する手段と、バイアス電流が第１の時間間隔の間に第１のコンデンサを通り、かつ抵抗センサ構造を通って流れるようにするか、または流すようにするために、抵抗センサ構造の励起ノードのうちの少なくとも１つに接続されるか、または接続可能な第１のコンデンサを備えるバイアス回路と、抵抗センサ構造の読み出しノードに接続されるか、または接続可能な入力を有し、読み出しノード上の瞬時差分電圧信号の連続時間積分または平均を表す出力信号を供給するように適合された連続時間積分器または平均化器と、第１の時間間隔の終了時に、第１のコンデンサの第２の状態を設定または測定または検出する手段であって、第２の状態が第２の電荷量に対応する、設定または測定または検出する手段と、バイアス電流が第１の時間間隔の間に第１のコンデンサを通り、かつ抵抗センサ構造を通って流れるように、バイアス手段を制御するように適合された制御ユニットと、を備え、制御ユニットは、差分電圧信号が第２の時間間隔の間に累積的に積分または平均化されるように、連続時間積分または平均化回路を制御するために、さらに適合されており、制御ユニットは、積分または平均化された信号、および少なくとも第１のコンデンサの状態変化に基づいて、センサ読み出し信号またはセンサ読み出し値を決定するために、さらに適合されており、状態変化は、少なくとも第１のコンデンサＣ１の第１の状態と第２の状態の間の電荷の差に関連している。

装置は、例えばＡＤＣおよび／または信号プロセッサのような更なる機能性を含む集積半導体デバイス、例えばＣＭＯＳデバイスであってもよい。

特定の実施形態では、コンデンサの状態を設定する手段は、コンデンサを電圧源に接続する１つ以上のスイッチを備える。

特定の実施形態では、コンデンサの状態を測定する手段はアナログ／デジタル変換回路を備える。

特定の実施形態では、コンデンサの状態を測定する手段はコンパレータを備える。

特定の実施形態では、装置は集積半導体圧力センサである。

特定の実施形態では、装置は集積半導体角度位置センサである。

一実施形態では、装置は、第１の時間間隔の持続時間を決定または設定または捕捉し、かつ第２の時間間隔の持続時間を決定または設定または捕捉するタイマーユニットをさらに備える。

一実施形態では、装置は、第１のコンデンサの第２の状態が予め定義された値に達する瞬間を決定するコンパレータをさらに備える。

一実施形態では、装置は、第１のコンデンサをプリチャージするためのノードに第１のコンデンサを選択的に接続し、バイアス電流が第１のコンデンサを通り、かつ抵抗センサ構造を通って流れるようにするか、または流すようにするための、抵抗センサ構造の少なくとも１つの励起ノードに第１のコンデンサを選択的に接続するスイッチ手段をさらに備える。

一実施例では、装置は、基準電圧に接続されるか、または接続可能な第１の入力を有し、かつ、抵抗センサ構造に動作可能に接続されるか、または接続可能な第２の入力を有する演算増幅器をさらに備え、装置は、動作モードで構成可能であって、第１のコンデンサは、コンデンサを通って流れる電流が、また抵抗センサ構造を通って流れるように演算増幅器に接続される。

一実施形態では、演算増幅器の第２の入力が抵抗センサ構造の励起ノードの１つに動作可能に接続される。

一実施形態では、演算増幅器の第２の入力が抵抗センサ構造の読み出しノードの１つ、または両方に動作可能に接続される。

一実施形態では、装置は、抵抗センサ構造の２つの読み出しノードまたは２つの励起ノードに接続される２つの入力を有し、かつ、コモンモード電圧を発生するように適合されているコモンモード電圧発生回路をさらに備え、演算増幅器の入力がコモンモード電圧発生回路の出力に接続される。

一実施例では、装置は、抵抗センサ構造の励起ノードのうちの少なくとも１つに接続されるか、または接続可能な第２のコンデンサをさらに備え、制御手段は、第２のコンデンサの第３の状態を設定または測定するために、かつ、任意に第２のコンデンサの第４の状態を測定するように適合されている。

一実施形態において、連続時間積分器または平均化器は、リセット可能な連続時間積分器回路、連続時間積分器または低域通過フィルタであって、第２の時間間隔の開始時における、その低域通過フィルタ出力に対する、第２の時間間隔の終了時における、その低域通過フィルタ出力の変化を評価するように適合された回路が続く低域通過フィルタ、シングルスロープ積分型ＡＤＣ、マルチスロープ積分型ＡＤＣ、連続時間シグマデルタ変調器、積分型低雑音増幅器、積分型電圧／時間変換回路、ＶＣＯ型変換回路からなる群から選択される回路である。

「積分型電圧／時間変換回路」は、パルス幅変調、パルス周波数変調、またはパルス位置変調に基づくことができる。

「ＶＣＯ型変換回路」は、電圧制御発振器（ＶＣＯ）の出力はその入力電圧の積分に対応する位相を有する、という既知事実を利用する。

一実施形態では、装置は抵抗センサ構造をさらに備える。

本発明の特定のおよび好ましい態様は、添付の独立クレームおよび従属クレームに記載されている。従属クレームからの特徴は、独立クレームの特徴および他の従属クレームの特徴と、適切に、かつ単にクレームに明記されたものとだけでなく組み合わせることができる。

本発明のこれらの、および他の態様は、以下に記述される実施形態から明らかになり、かつ、説明される。

図１（ａ）〜図１（ｃ）は、定電流源または定電圧源を用いてホール素子をバイアスし、かつ、ホール素子を読み出す古典的な方法を示す。図１（ｄ）〜図１（ｆ）は、バイアス波形の例を示す。 図２は、ホイートストンブリッジをバイアスし、かつ、読み出す古典的な方法を示す。 図３は、本発明に係る実施形態を示す。図３（ａ）は、抵抗センサ構造に接続されるバイアス回路および読み出し回路を備えた、装置または回路またはシステムの高レベルブロック図を示す。図３（ｂ）は、第１のコンデンサの例示的な電圧の波形を示す。図３（ｃ）は、読み出し回路の、より具体的にはリセット可能な積分器に基づく読み出し回路の出力における例示的な波形を示す。 図４は、図３のセンサ構造のバイアスおよび読み出しに使用することができる、本発明の実施形態に係る方法を示す。 図５は、本発明に係る第１の実施形態のブロック図を示し、バイアス回路は１つのコンデンサ、例えば１つのコンデンサのみを備える。図５（ａ）は、ハードウェアブロック図を示す。図５（ｂ）は、オペアンプ出力の例示的な波形を時間の関数として示す。 図６は、図５の回路をバイアスし、かつ、読み出すために使用することができる、本発明の実施形態に係る例示的な方法を示す。 図７は、本発明に係る第２の実施形態のブロック図を示し、バイアス回路は２つのコンデンサを備える。図７（ａ）は、ハードウェアブロック図を示し、図７（ｂ）は、演算増幅器出力の例示的な波形を時間の関数として示す。 図８は、第２の実施形態の変形として見ることができる、本発明に係る第３の実施形態のブロック図を示し、コンデンサは、定電圧ではなく、むしろ演算増幅器の出力によって充電される。図８（ａ）は、ハードウェアブロック図を示し、図８（ｂ）は、演算増幅器出力の例示的な波形を時間の関数として示す。

本発明は、特定の実施形態に関して、かつ、ある図面を参照して記述されるが、これに限定されず、クレームのみによって限定される。記述される図面は、概略的なものにすぎず、限定的ではない。図面において、いくつかの素子の寸法は、説明のために、誇張されており、かつ、縮尺どおりに描かれていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応していない。

さらに、明細書およびクレームにおける、第１、第２などの用語は、同様の要素を区別するために使用され、必ずしも、時間的に、空間的に、ランク付けすること、または他の任意の方法でシーケンスを記述するものではない。そのように使用される用語は、適切な状況下で交換可能であり、かつ、本明細書に記述される発明の実施形態は、本明細書に記述され、または示される他のシーケンスで動作可能である、ということが理解されるべきである。

さらに、明細書およびクレームにおける、トップ、アンダーなどの用語は、説明のために使用されており、必ずしも相対的な位置を記述するためではない。そのように使用される用語は、適切な状況下で交換可能であり、かつ、本明細書に記述される発明の実施形態は、本明細書に記述され、または示される他の配向で動作可能である、ということが理解されるべきである。

クレームで使用される用語「備える」は、その後に列挙される手段に限定されると解釈されるべきではない、すなわち、それは他の要素またはステップを排除しないということに留意されたい。したがって、言及したとおりに特徴、整数、ステップ、またはコンポーネント、またはそのグループの存在を特定することが、１つ以上の他の特徴、整数、ステップ、またはコンポーネント、またはそのグループの存在または付加を排除することにならないと解釈されるべきである。したがって、「ＡおよびＢを備える装置」は、コンポーネントＡおよびＢのみからなる装置に限定されるべきではない。それは、本発明に関して、装置のもっぱら関連するコンポーネントはＡおよびＢである、ということを意味する。

本明細書を通じて、「一実施形態」または「実施形態」という言及は、実施形態に関連して記述される特徴、構造、または特性が、本発明の少なくとも１つ実施形態に含まれるということを意味する。したがって、本明細書を通じて種々の箇所に現れるフレーズ「一実施形態において」または「実施形態において」は、必ずしもすべてが同じ実施形態を指しているとは限らないが、指している場合がある。さらに、特定の特徴、構造、または特性は、１つ以上の実施形態において、任意の適切な方法で組み合わせることができるということが当業者には明らかであろう。

同様に、発明の例示的な実施形態の記載において、発明の種々の特徴は、開示を簡素化し、かつ、１つ以上の種々の発明の態様の理解を助ける目的のために、単一の実施形態、図、またはその記載で一緒にグループ化されるときがある。しかしながら、開示のこの方法は、クレームされた発明が、各クレームに明示的に記載されているよりも多くの特徴を必要としている意向を反映していると解釈されるべきではない。むしろ、次のクレームが反映するように、発明の態様は、単一の先に開示された実施形態のすべての特徴よりも少ないものである。したがって、詳細な説明に続くクレームは、これによって、この詳細な説明に明示的に組み込まれ、各クレームは、本発明の別個の実施形態として単独で成り立っている。

さらに、本明細書に記述されるいくつかの実施形態は、他の実施形態に含まれるいくつかの他の特徴を含むが、異なる実施形態の特徴の組み合わせは、当業者に理解されるように、本発明の範囲内にあることを意味し、異なる実施形態を形成することができる。例えば、次のクレームにおいて、任意のクレームされた実施形態は、任意の組み合わせで使用することができる。

本明細書で提供される記載において、多数の具体的な詳細が述べられている。しかしながら、本発明の実施形態は、これらの特定の詳細なしに実施されてもよい。他の例では、周知の方法、構造、および技術は、本発明の理解を曖昧にしないために詳細には示されない。

「低電流源」とは、その両端の電圧には依存しない電流を供給または吸収する電子回路を意味する。「独立電流源」（またはシンク）は所定の電流を供給する。「独立電流源」は、他の電圧または電流の関数である電流を供給する。「理想電流源」は無限に高い内部抵抗値を有する。実際には、「電流源」は高出力インピーダンスを有する。「高インピーダンス」とは、１０ｋΩ超、好ましくは１００ｋΩ超のインピーダンスを有することを意味する。

「連続時間積分または平均化回路」とは、「連続時間積分回路」または「連続時間平均化回路」を意味する。

この文書では、用語「連続時間積分または平均化回路」と「連続時間積分器または平均化器」は同義語として使用される。

「時間間隔」を参照する場合、文脈に応じて、「第１の時間間隔」（第１のコンデンサに電流が流れる間）、または「第２の時間間隔（受動的抵抗センサ構造に電流が流れる間）、または両方が参照される。例えば、第１および第２の時間間隔が絶対時間で一致する場合、第１および第２の時間間隔の両方を意味する。例えば、「バイアス態様」を記載する場合、第１の時間間隔または両方の時間間隔が参照される。例えば、「読み出し態様」を記載する場合、第２の時間間隔または両方の時間間隔が参照される。

「単一測定」は、通常は、単一の第１の時間間隔Ｔ１および１つ以上の第２の時間間隔Ｔ２を含むが、例えば、所定で、また前回の測定で測定されて、第１の時間間隔Ｔ１の持続時間が既に知られている場合、第１の時間間隔および１つ以上の第２の時間間隔を含まなくてもよい。

本発明は、例えば、ホイートストンブリッジまたはホール素子、さらに本明細書では「センサ構造」と称されるような受動的抵抗センサ構造をバイアスし、かつ、読み出す方法および回路に関する。本発明は、主として、センサ構造をバイアスし、かつ、センサ構造からアナログ値を取得することに関係し、また任意に、ホイートストンブリッジが位置する膜に作用する圧力、または磁場成分のような、測定される物理的信号を表すアナログまたはデジタル値を取得することに関係する。さらに、例えば（さらに）増幅、および／または濾過、および／または、信号処理および／または（例えば余弦信号および符号付信号に基づく角度位置計算のような）演算機能により、読み出し回路によって取得された信号または値の処理は、本発明の主な焦点ではない。

説明を容易にするために、本発明は、受動的抵抗センサ構造の例としてホール素子についてより詳細に記述するが、本発明はそれに限定されず、他の受動的抵抗センサ構造をバイアスし、かつ、読み出すためにも機能する。

背景技術の項で説明したように、圧力値を測定するために可撓膜上に配置された、ピエゾ抵抗素子からなるホイートストンブリッジを用いる基本的な原理、および磁場成分を測定するためのホール素子の使用方法は、何十年もの間、当該技術分野で既知である。しかしながら、種々の環境、特に温度変化ならびに／または機械的ストレスおよび／またはバイアス変化の下で、高度に正確なセンサ信号または値を供給する回路および方法を得ることが課題となっている。

１つ以上のこれらの影響によって引き起こされる誤りを低減するために、当該技術分野においていくつかの解決策が提案されている。これらの先行技術の解決策のいくつかは、センサ構造自体の素子の形状および／または方向に焦点を当て、他の解決策はバイアスの特定の方法に焦点を当て（例えば、本明細書では「浮遊プレートバイアス」と呼ぶ特許文献６参照）、さらに他の解決策は後処理による温度およびストレスの補償に焦点を当てている（例えば特許文献５参照）。

本発明は、主としてバイアス回路および読み出し回路に焦点を当てるが、結果をさらに改善するために、他の技術、特に、オフセット補償、および／または温度補償、および／またはピエゾホール効果補償等のためのスピニングカレント技術と組み合わせることができるのは勿論のことである。

図３は、本発明に係る主要な原理および実施形態を（高レベルで）示す。

図３（ａ）は、バイアス回路に接続される受動的抵抗センサ構造３１０を備える回路３００またはシステム、例えば半導体装置の高レベルブロック図を示し、バイアス回路は、図３（ａ）の例では、励起ノードＡに接続される第１の部分３２１、および励起ノードＣに接続される第２の部分３２２を備える。第１の部分３２１と第２の部分３２２は、例えば、特許文献６で説明されている原理に従って、第１の部分の電圧に依存して電流を発生させる、いわゆる「従属電流源」を用いることによって、相互接続されても、および／または相互依存性であってもよい。バイアス回路の第１の部分３２１は、受動的抵抗センサ構造３１０の励起ノードＡに接続され、電流Ｉｂｉａｓ（ｔ）を抵抗センサ構造３１０に供給（調達）するように適合され、第２の部分３２２は、その電流をシンクするように適合され、または逆もまた同じである。図３（ａ）は、センサ構造３１０の出力ノードＢ、Ｄに接続されて差分電圧ΔＶ（ｔ）を受け取る読み出し回路３３０も示す。

本発明の基本原理によれば、バイアス回路３２１、３２２は、本明細書で「第１のコンデンサＣ１」と呼ばれ、第１の時間間隔Ｔ１の間にバイアス電流Ｉｂｉａｓが抵抗センサ構造３１０を流れ、同じ時間に（すなわち同時に）第１のコンデンサＣ１にも流れるように配置された、少なくとも１つのコンデンサＣ１を備えている。したがって、第１の時間間隔Ｔ１の間に抵抗センサ構造３１０を流れた電流は、第１のコンデンサＣ１の状態の変化から推測することができる。

さらに、バイアス電流Ｉｂｉａｓ（ｔ）印加の結果として生じ出力ノードＢ、Ｄに存在する差分電圧信号ΔＶ（ｔ）は、Ｑｂｉａｓが決定されるか、または決定された、すなわち測定された、第１の時間間隔Ｔ１と、「同じ」、または「同等の」、または「予め定義された関係に従って関連する」、第２の時間間隔Ｔ２にわたって積分されるか平均化される。

差分電圧信号ΔＶ（ｔ）は、時間間隔Ｔにわたって連続的に変化するのが可能であるため、積分または平均化は、連続時間領域で行う。「時間間隔Ｔにわたる積分」と「時間間隔Ｔにわたる平均化」は、密接に関連した概念である。両者は、時間間隔Ｔにわたる差分電圧信号ΔＶ（ｔ）の連続時間積分に関して数学的に記述することができる（すなわち、以下のように記述することができる。）。

平均化は、通常、時間間隔Ｔの正規化ｗ．ｒ．ｔ．持続時間の何らかの形式を含む。

しかし、また、時間間隔Ｔにわたって積分を行う回路は、積分器の時定数、例えばＲＣ時定数による暗黙の時間正規化を有することが多い。

ある場合、例えば積分間隔Ｔの長さが積分器の時定数（例えばＲＣ）に等しい場合、用語「積分器」と「平均化器」、または「積分」と「平均化」は互換可能に使用できる。

時間間隔Ｔにわたって平均化信号または積分信号を生成することが可能である種々の回路が当該技術分野で知られている。好ましい実施形態では、本発明の読み出し回路は、連続時間積分器を備えるが、それは絶対に必要ではなく、時間間隔にわたって平均値を決定するように適合された他の回路も使用することができる。そのような「積分または平均化回路」は、
●リセット可能な連続時間積分器、
●時間間隔Ｔの開始時におけるフィルタ出力に対する、時間間隔Ｔの終了時におけるフィルタ出力の変化を評価する回路が続く連続時間積分器または低域通過フィルタ、
●シングルスロープまたはマルチスロープ積分ＡＤＣ、
●連続時間シグマデルタ変調器、
●集積化低雑音増幅器（例えば、特許文献７に記述された任意の回路）、
●パルス幅変調器のような集積化電圧時間変換回路
●ＶＣＯベースの変換回路、
を備えるが、本発明は、これらの例に限定されず、時間間隔Ｔにわたってアナログ信号ΔＶ（ｔ）を積分または平均化することが可能である他の回路も使用することができる。

回路３００は、コンデンサＣ１をリセットまたはプリチャージし、積分器３３１をリセットし、時間間隔Ｔ１の間にコンデンサＣ１を通る電流の流れを開始および停止させ、時間間隔Ｔ２の間にセンサ構造３１０を通る電流の流れを開始および停止させ、かつ、連続時間平均化器または積分器３３１を開始および停止させるために（とりわけ）適合されている制御回路または制御ユニット３４０を備えている。

本発明者らは驚くべきことに、所与のセンサ構造３１０および第１のコンデンサＣ１に対して、励起ノードＡ、Ｃにおける電流Ｉｂｉａｓ（ｔ）または電圧が、たとえ、期待値から（例えば予め定義された定数から）逸脱し、および／またはセンサの製品寿命にわたってドリフトしても、連続時間積分または平均化回路３３１の出力Ｖｉは、第１のコンデンサＣ１を通って流れ、同時または後で、またはそれ以前にセンサ構造３１０を通って流れた総電荷Ｑｂｉａｓに比例することを見出した。したがって、センサ構造３１０を通って流れる電流Ｉｂｉａｓのドリフト、および／または励起ノードＡ、Ｃに印加される電圧ＶＡ、ＶＣのドリフトを可能な限り低く保とうとして莫大な努力がなされる先行技術の解決策とは対照的に、そのような手段は本発明によって提供される解決策には必要とされない。換言すれば、励起ノードＡ、Ｃにおける電圧も、センサ構造３１０を通って流れる電流Ｉｂｉａｓ（ｔ）も時間間隔Ｔの間に一定である必要はなく、その正確な値を知ることも設定することも必要でなく、それどころか、機械的ストレスおよび／または温度で、または他の影響のために変化してもよい。

先行技術では、バイアス源の公称値は「知られて」いると言われるが、実際の値は、種々の（望ましくない）メカニズムによって、この公称値から逸脱することが多いということに留意されたい。これは、経年変化、および／または、例えば（補償されていない）温度依存性、（例えばパッケージからの）寄生ストレスなどの環境の影響のためである。

本発明の基本原理は、バイアス電流Ｉｂｉａｓ（ｔ）が抵抗センサ構造３１０を通って流れる第１の時間間隔Ｔ１中に、バイアス電流Ｉｂｉａｓ（ｔ）は、また同時にコンデンサＣ１を通って（または、さらに説明されるように少なくとも１つのコンデンサＣ１を通って）流れること、かつバイアス電流Ｉｂｉａｓ（ｔ）が抵抗センサ構造３１０を通って流れる第２の時間間隔Ｔ２中に、出力ノードＢ、Ｄ上の結果として生じる差分電圧信号ΔＶ（ｔ）が積分または平均化されることであり、第２の時間間隔第２の時間間隔が、同じ持続時間を有するか、または整数倍であるか、または第１の時間持続期間Ｔ１の持続時間と予め定義された関係を少なくとも有しこれにより、第２の時間間隔Ｔ２中にセンサ構造３１０を通って流れた（または流れるであろう）電流を、第１の時間間隔Ｔ１の間のコンデンサＣ１（または少なくとも１つのコンデンサＣ１）の電荷の差から決定することができるようになる。

この解決策の大きな利点は、総電荷Ｑｂｉａｓは、例えば、間隔Ｔ１の開始時にコンデンサＣ１に保存された第１の電荷量Ｑ１と、間隔Ｔ１の終了時にコンデンサＣ１に蓄えられた第２の電荷量Ｑ２との差として、容易かつ正確に決定することができることである。

本開示の利益を有する当業者は、１つより多いコンデンサ、例えば少なくとも２つのコンデンサＣ１およびＣ２を用いる場合に、同じまたは同様の効果を達成することができることをもちろん理解するであろう。もちろん、その場合には、抵抗センサ構造３１０を通って流れた電量の総量Ｑｂｉａｓは、これらのコンデンサ各々の電荷の差の和として決定または計算することができる。

エレクトロニクスの技術分野で周知のように、コンデンサＣに保存される電荷Ｑは、次式または等価式によって容易に決定することができる。
Ｑ＝Ｃ×Ｖ ［１］
式中、Ｃは、コンデンサの容量であり、Ｖは、コンデンサ上の電圧であり、Ｑは、コンデンサに蓄えられた電荷量である。また、コンデンサに追加、またはコンデンサから削除された電荷量、したがって電荷量の変化ΔＱは、次式または等価式によって決定することができることも周知である。
ΔＱ＝Ｃ×ΔＶ ［２］
式中、Ｃは、コンデンサの容量であり、ΔＱは、電荷の変化であり、ΔＶは、コンデンサ上の電圧の変化であり、いずれの変化も本明細書では第１のコンデンサＣ１の「状態の変化」と呼ぶ。

これらの式または同様な式を用いると、例えば、コンデンサＣ１にわたって電圧を設定または測定することによって、コンデンサに保存された電荷量を容易に決定することができる。同様に、例えば、電流がコンデンサを通って流れる前の電圧Ｖ１と後の電圧Ｖ２を測定することによって、コンデンサＣ１を通った電荷量ΔＱを容易に決定することができる。

本開示の利益を有する当業者は、コンデンサＣ１の状態の変化を正確に反映している場合に、バイアス回路の第１の部分３２１における１つ以上のノードの電圧の変化を観察することによって、総電荷量Ｑｂｉａｓを測定するときに、同じ、または同様な効果を達成することができることも理解するであろう。十分な精度は、多くの周知の状況で、例えば、一致したコンポーネントの比のみが含まれる場合に、および／または（例えば、フィードバックが、コンデンサ上の電圧と演算増幅器８２３の出力における電圧Ｖａｍｐとのリンクを提供する、図８において、さらに説明されるように）相互関係がフィードバック原理の適用によって強制される場合に、取得することができる。

この方法を用いて達成可能な最良の精度は、第１のコンデンサＣ１の容量値Ｃがどのくらい正確かつ安定的であり得るか、によって制限されるということを上記から理解することができる。半導体デバイスの分野において周知であるように、特定の寸法（例えば長さおよび幅）を有し、互いから予め定義された距離「ｄ」に位置し、例えば予め定義された厚さを有する絶縁層によって分離されている、例えば２つの平行な導電板は、非常に正確に（例えば１０００ｐｐｍ未満の公差で）製造することができるが、有意義なことに、このような容量は機械的ストレスおよび／または温度変化に対して非常に鈍感であり、機械的ストレスおよび温度変化に大きく依存する、例えばホール素子の電気抵抗と対照的である。

本発明の基本概念を説明したので、ここで、本発明の特定の実施形態を示して、いくつかの例により、さらに説明する。しかしながら、先ず、いくつかの共通の特徴をより詳細に記述する。

再び図３（ａ）を参照すると、第１のコンデンサＣ１が励起ノードＡに直接接続されているが、そのようなことは本発明が機能するためには必要でなく、第１のコンデンサＣ１は１つ以上のスイッチ（例えば図７のスイッチＳ７０７および図８のスイッチＳ８０５）を経て、またはカレントフォロアとして作用するトランジスタまたは回路を経て、励起ノードＡに接続することもできる。

時間間隔Ｔは予め定義された固定持続時間を有する予め定義された時間間隔である。そのような実施形態において、制御ユニット３４０は、期間Ｔの持続時間を決定するためにタイマーユニットまたはカウンタなどをさらに備える。

しかし、時間間隔Ｔは、例えば、第１のコンデンサＣ１上の電圧Ｖが（時間間隔Ｔの開始時における）予め定義された第１の電圧レベルＶ１から、（時間間隔Ｔの終了時における）予め定義された第２の電圧レベルＶ２に増減するために必要とする時間のように、動的に決定される。このような実施形態では、制御ユニット３４０は、第１のコンデンサＣ１上の電圧が予め定義された電圧レベルＶ２に達し、その瞬間に電流が流れ、積分または平均化が停止するときを検出するように適合された１つ以上のコンパレータを備えている。

１つ以上のスイッチを使用して電流の流れを開始または停止するためには、制御ユニット３４０は、例えば、アナログ／デジタルコンバータ（ＡＤＣ）によって、コンデンサをプリチャージし、および／または、タイマーまたはカウンタを開始および停止させ、および／または、連続時間積分器または平均化器３３１を開始および停止させ、および／または、コンデンサＣ１上の電圧Ｖ１および／またはＶ２を測定するために、これら１つ以上のスイッチを制御するように適合される。

図３（ｂ）は、第１のコンデンサＣ１上の電圧の例示的な波形を示す。この例では、コンデンサＣ１は、時間間隔の開始時に第１の電圧ＶＣ１にプリチャージされ、かつ、時間間隔Ｔの終了時に第２の電圧ＶＣ２に放電される。電圧波形が線形であるか、指数関数型であるか、二次式であるか、任意の他の形状であるかにかかわらず、コンデンサＣ１を通り、かつ抵抗センサ構造３１０を通って流れた電荷Ｑｂｉａｓは、次式または等価式を用いて計算することができる。
Ｑｂｉａｓ＝Ｃ×（ＶＣ１−ＶＣ２） ［３］
図３（ｃ）は、積分または平均化読出し回路３３１内に備えられる連続時間積分器の出力における例示的な電圧波形を示す。積分または平均化読出し回路３３１の出力は、時間間隔Ｔの開始時における第１の値Ｖｉ１、時間間隔Ｔの終了時における第２の値Ｖｉ２によってのみ決定され、中間点の値によっては決定されない。第１の値Ｖｉ１は、例えば、時間間隔Ｔの開始時に積分器がリセットされる場合、ゼロであり得るが、それは絶対的に必要ではない。積分または平均化読出し回路３３１の出力Ｖｉは、多くの場合、差Ｖｉ２−Ｖｉ１によって決定され、例えば、Ｖｉ＝Ｖｉ２−Ｖｉ１である。

センサ信号は、一定間隔Ｔにわたって積分または平均化することによって得られる積分または平均化された読み出し信号Ｖｉを用いて、次式または等価式によって計算することができる。
センサ信号＝Ｖｉ／Ｑｂｉａｓ ［４］
センサ信号＝Ｖｉ／［Ｃ（Ｖｃ１−Ｖｃ２）］ ［５］

センサ構造の読み出しノードＢ、Ｄ上の差分電圧が測定されるセンサ信号を表す、多くの先行技術の方法とは対照的に、それは本発明には当てはまらない。

センサ信号は、通常、例えば、測定される物理的信号（例えば圧力または磁場Ｂｚ）の値を取得するために、感度係数ＳＦによって乗算する必要がある。

信号値＝ＳＦ×センサ信号 ［６］

感度係数ＳＦは、例えば較正テストの間に決定することができ、かつ、不揮発性メモリ（例えばＥＥＰＲＯＭまたはＦＬＡＳＨ）に保存される。

容量Ｃおよび感度係数ＳＦに対する別個の値を保存する代わりに、ＳＦ／Ｃに対応する信号値「Ｄ」を保存することも可能である。測定される実際の信号（例えば圧力値、または例えば磁場成分値Ｂｚ）は、次式または等価式によって計算することができる。
信号値＝Ｄ×Ｖｉ／（Ｖｃ１−Ｖｃ２） ［７］
式中、Ｄは、予め定義された定数であり、Ｖｉは、時間間隔Ｔ２にわたって積分または平均化を行う積分または平均化回路３３１の出力であり、（Ｖｃ１−Ｖｃ２）は、時間間隔Ｔ１にわたる第１のコンデンサＣ１の電圧変化である。見て分かるように、時間間隔Ｔ１および／またはＴ２の絶対持続時間は、式には生じない。

上述したことは、「１回の測定」を行う方法であるが、もちろん、測定は、毎秒何回も繰り返すことができ、各時間間隔Ｔに対してセンサ値をもたらす。バイアス回路が単一のコンデンサＣ１のみを備える場合は、実際には、コンデンサＣ１をプリチャージし、および／または時間間隔の終了時にコンデンサの状態を測定するために、さらに時間がかかることがある。

別のモードでは、その間に積分器３２１をリセットすることなく、コンデンサＣ１を複数回、例えば２または５または１０回放電させ、より高い出力値をもたらすことも可能である。

図３（ａ）には明示的に示されていないが、回路３００は、積分回路３３１の出力Ｖｉをデジタル化するためのアナログ／デジタルコンバータ（ＡＤＣ）をさらに備えることができ、かつ、数学的計算を行うためのデジタルプロセッサ（例えばマイクロプロセッサまたはＤＳＰ）をさらに備えることができる。

上述のように、センサ構造３１０の読み出しノードＢ、Ｄ上の瞬時差分電圧信号ΔＶ（ｔ）が時間間隔Ｔにわたって積分または平均化されるということは、本発明にとって重要である。時間間隔Ｔの持続時間は、事前に決定する（例えば予め設定する）ことができ、または動的に決定する（例えば、第１のコンデンサＣ１上の電圧が予め定義された閾値レベルＶ２に達するか通過する時に終了する）ことができる。明示的に指摘しておくが、バイアス電圧またはバイアス電流が可能な限り一定に保たれ、その結果、差分出力信号（ＶＢ−ＶＤ）が指示的である、例えば測定される物理的信号（例えば圧力）に比例する、先行技術の実施形態とは対照的に、そのようなことは本発明が機能するためには必要でない。

対照的に、本発明の実施形態では、読み出しノードＢ、Ｄ上の瞬時差分電圧信号ΔＶ（ｔ）は、測定される実際の物理的信号（例えば圧力「ｐ」または磁場強度「Ｂｚ」）に応じて変化するだけでなく、励起ノードＡ、Ｃのバイアス電圧の変化によっても変化する。

連続時間で信号ΔＶ（ｔ）を積分または平均化することが可能である任意の読み出し回路を使用することができる。高精度を達成するためには、「低雑音」連続時間積分が好ましい。好ましい実施形態においては、トランスコンダクタンスＧおよびフィードバック経路を有するタイプの低雑音連続時間積分器が使用される。Ｍｅｌｅｘｉｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＳＡによって２０１６年１月１５日に出願された特許文献８、および２０１７年１月８日に出願された特許文献７に記述されている各回路について明示的に言及され、これらの両方は、そこに記載された先行技術の回路を含んで、その全体が参照により本明細書に組み込まれるが、他の連続時間積分回路も同様に使用することができる。

受動的抵抗センサ構造３１０が、ホール素子である場合または１つ以上のホール素子を備えている場合、読み出し回路３３０は、オフセットを低減するために「スピニングカレント技術」を適用する手段も備えることが好ましい。このようなサブ回路は当該技術分野で知られており、したがって本明細書ではより詳細に説明する必要はない。

図４は、図３の回路をバイアスし、かつ、読み出すのに使用することができる、本発明の実施形態に係る方法を示す。本方法は次のステップを含む。すなわち、
コンデンサに保存されるか、または既に保存された第１の電荷量Ｑ１に対応する、第１のコンデンサＣ１の第１の状態を設定または測定または検出するステップ４１０。第１の状態は第１の電荷量Ｑ１に関連する。それは、例えば、第１の電荷量Ｑ１、またはコンデンサＣ１上の第１の電圧Ｖ１、または一般に第１の電荷量Ｑ１の測定値である。
第１の時間間隔Ｔ１の間にバイアス電流が第１のコンデンサＣ１を流れるようにするか、または流すように抵抗センサ構造をバイアスするステップ４２０。この第１の時間間隔Ｔ１の持続時間は予め定義され得るか、動的に決定され得る。
第１の時間間隔の終了時に、第１のコンデンサＣ１に保存された（または残された）第２の電荷量Ｑ２に対応する第１のコンデンサＣ１の第２の状態を決定または測定または検出するステップ４３０。第２の状態は第２の電荷量Ｑ２に関連している。それは、例えば、第２の電荷量Ｑ２、またはコンデンサＣ１上の第２の電圧Ｖ２、または一般に第２の電荷量Ｑ２の測定値である。
第２の時間間隔Ｔ２の間に、読み出しノードＢ、Ｄ上の瞬時センサ読み出し信号ΔＶを積分または平均して、積分された読み出し信号Ｖｉを取得するステップ４４０。
読み出し回路３２０の積分または平均化された読み出し信号Ｖｉに基づき、かつ、第１のコンデンサの状態変化（Ｑ１−Ｑ２、Ｖ１−Ｖ２）に基づいて、センサ読出し信号Ｖｏｕｔを決定するステップ４５０。第１のコンデンサの状態変化は、第１のコンデンサＣ１の第１の状態と第２の状態の間の電荷の差に関連している。それは、例えば、ΔＱ＝（Ｑ１−Ｑ２）、またはΔＶ＝（Ｖｃ１−Ｖｃ２）を決定または計算することによって取得することができる。このステップは、上述の式［１］〜［７］のうちの１つ以上を用いることを含む。一般に、それは、少なくとも第１のコンデンサＣ１の第１の電荷量と第２の電荷量の差の測定値である。

図５（ａ）は、本発明に係る第１の実施形態５００のハードウェアブロック図であって、バイアス回路５２１の第１の部分の詳細を示している。

図５に示され他回路５００は、受動的抵抗センサ構造５１０（例えばホール素子）、読み出し回路５３０、およびバイアス回路５２１、５２２、および制御回路５４０を備えている。

読み出し回路５３０は、既に上述し、図３を説明したとき、（とりわけ）読み出し回路５３０は特許文献７に記述された任意の回路を備えることができることを明白に言及したが、他の適切な回路も使用することができる。

図５のバイアス回路は、センサ構造５１０のノードＡに接続された第１の部分５２１、およびセンサ構造５１０のノードＣに接続された第２の部分５２２から構成されている。この例では、第２の部分５２２は、ノード「Ｃ」に直接接続された一端（図５の右側）、およびグランドに直接続された他端（図５の左側）を有する単一スイッチＳ５０４からなるが、本発明はそれに限定されず、他のサブ回路、例えば、（図示されていないが）「独立電流源と」と直列のスイッチ、または、例えば「依存電流源」を備えた能動回路を第２の部分５２２のために用いることもできる。

図から分かるように、図５のバイアス回路の第１の部分５２１は、演算増幅器５２３に動作可能に接続された、または接続可能な１つのコンデンサＣ１を備え、かつ、３つのスイッチ、すなわち、コンデンサＣ１の第１の端子Ｘ１を第１の基準電圧（例えばＶｒｅｆまたはＶｄｄ）に選択的に接続するためのＳ５０１、およびコンデンサＣ１の第２の端子Ｘ２を第２の基準電圧（例えばＧｎｄ）に選択的に接続するためのスイッチＳ５０３、およびコンデンサＣ１の第２の端子を演算増幅器５２３の出力ノードＮ３に選択的に接続するためのスイッチＳ５０２をさらに備える。バイアス回路は、演算増幅器５２３を用いて、バイアス電流Ｉｂｉａｓが第１のコンデンサＣ１を通り、かつ抵抗センサ構造５１０を通って（例えば励起ノードＡからノードＣに）流れるように、または流すように適合されている。図から分かるように、図５の例では、予め定義された基準電圧Ｖｒｅｆが演算増幅器の非反転入力ノードＮ１に印加されている。この基準電圧Ｖｒｅｆは、Ｖｄｄに近い値、例えばＶｄｄの９０％超であるが、それは絶対に必要ではなく、別の電圧を使用してもよい。

図５のバイアス回路５２１、５２２は、次のように機能する。
＊第１のフェーズΦ１では、スイッチＳ５０１およびＳ５０３が閉じ、Ｓ５０２が開く。これにより、Ｃ１の第１の端子Ｘ１がＶｒｅｆに、かつ、端子Ｘ２がＧｎｄに設定され、（安定後に）コンデンサＣ１は電圧Ｖｒｅｆによって決まる確定状態におかれることになる。第１のフェーズΦ１の間、スイッチＳ５０４は閉じられて（または、それが既に閉じている場合には閉じたままで）、その場合、現在閉じているスイッチＳ５０１によって接続されるＶｒｅｆにより抵抗センサ構造５１０の励起ノードＡに供給されているバイアス電流Ｉｂｉａｓが抵抗センサ構造５１０を通って流れる。電流Ｉｂｉａｓ（ｔ）がホール素子を通って流れる場合には、差分電圧信号ΔＶ（ｔ）が読み出しノードＢ、Ｄにわたって発生し、それは、測定される磁場成分Ｂｚに実質的に比例し、かつ、連続時間積分器または平均化器５３１によって第１のフェーズΦ１の間、積分または平均化される。第１のフェーズΦ１の持続時間を定めるためにタイマーまたはカウンタが使用され、それらは、（存在する場合に）積分または平均化が行われる時間をも定めることができる。

＊第２のフェーズΦ２においては、スイッチＳ５０１およびＳ５０３が開き、スイッチＳ５０２およびＳ５０４が閉じる（既に閉じている場合には閉じたままにする）。演算増幅器５２３は、その反転入力ノードＮ２の電圧が、非反転入力ノードＮ１に印加される電圧Ｖｒｅｆと実質的に等しくなるように、出力信号Ｖａｍｐをその出力ノードＮ３に供給する。したがって、演算増幅器５２３は、ノードＡにおける電圧をＶｒｅｆと実質的に等しくし、バイアス電流Ｉｂｉａｓ（ｔ）をホール素子５１０を通って流す。演算増幅器の反転ノードＮ２には電流が入力しないので、バイアス電流Ｉｂｉａｓは第１のコンデンサＣ１を通り、かつ抵抗センサ構造５１０、例えば横型ホール素子を通って流れる。バイアス電流Ｉｂｉａｓ（ｔ）がホール素子を通って流れている間に、測定される磁場成分Ｂｚに実質的に比例する差分電圧信号ΔＶ（ｔ）が読み出しノードＢ、Ｄにわたって発生し、差分電圧信号ΔＶ（ｔ）は読み出し回路５３０の連続時間積分器または平均化器５３１によって同時に積分される。第２のフェーズΦ２の持続時間は、多くの異なる方法、例えばタイマーまたはカウンタによって定めることができ、または、この持続時間の間、コンデンサＣ１にわたる電圧が予め定義された電圧レベルＶ２に下降した時を検出するように適合されたコンパレータ（不図示）を介して定めることができる。

第２のフェーズΦ２の終了時において、フェーズΦ２の間にセンサ構造５１０を通り、かつ第１のコンデンサＣ１を通って流れた総電荷が決定される。コンデンサＣ１にわたる電圧が予め定義された電圧レベルＶ２に下降した時を検出するように適合されたコンパレータを使用する場合には、（フェーズΦ２の開始時における）Ｖｒｅｆから（フェーズΦ２の終了時における）Ｖ２へのコンデンサＣ１にわたる電圧変化は既知であるので、余分な測定が必要とされることがない。他の場合には、第２のフェーズΦ２の終了時におけるコンデンサＣ１の状態は、例えばＡＤＣによって測定することができる。

ノードＣの電圧はフェーズΦ１とΦ２の両方で（例えばグランドに等しく）同じであり、ノードＡの電圧はフェーズΦ１とΦ２の両方で（例えばＶｒｅｆに等しく）同じであることが分かる。したがって、フェーズΦ１の間に抵抗センサ構造を通って流れるバイアス電流Ｉｂｉａｓ（ｔ）は、フェーズΦ２の間に抵抗センサ構造を通って流れるバイアス電流Ｉｂｉａｓ（ｔ）と十分に一致すると推定することができる。したがって、いずれかのフェーズ（すなわちΦ１またはΦ２）または両方のフェーズ（Φ１およびΦ２）において、読み出し回路５３０の連続時間積分器または平均化器５０１の出力Ｖｉを決定することが可能である。実際には、両方のフェーズが時間的に大きく隔たっている場合には一致精度が低下する可能性があり、それは、ゆっくり変化するドリフト現象が一致の程度に影響する前に、Ｑｂｉａｓ測定を繰り返すことによって避けることができる。

コンデンサＣ１の状態変化（例えばΔＱまたはΔＶ）が既知であり、積分器または平均化器回路５３１の出力Ｖｉが取得される、例えば測定される場合には、センサ信号またはセンサ値は、例えば上述の式［１］〜［７］のうちの１つ以上を用いて決定することができる。図５の特定の実施形態では、第１のコンデンサＣ１によって供給されるフィードバックは、例えばこの第１のコンデンサＣ１の状態変化と正確に関連しているので、総電荷Ｑｂｉａｓは、増幅器出力電圧Ｖａｍｐの変化を観察することによって取得することもできる。言い換えれば、演算増幅器の出力電圧Ｖａｍｐの変化と電荷Ｑｂｉａｓの間にはリンクがある。

所望の場合、上述のステップを繰り返すことによって新たな測定を行うことができる。各センサ信号またはセンサ値は、両方のフェーズ（Φ１およびΦ２）で図５の回路を動作させた結果を必要とするが、フェーズΦ２における動作を必要とするＱｂｉａｓの決定は、（Ｑｂｉａｓは時間の経過とともにゆっくりとドリフトするので）多くの場合頻繁に繰り返すことができない。

あるいは、フェーズΦ１およびΦ２の持続時間に等しい時間間隔にわたって積分および平均化回路５３１を動作させる代わりに、積分または平均化を複数のフェーズΦ１およびΦ２に及ぶようにすることができる。例えば、積分および平均化回路５３１がリセット可能な積分器を備える場合、コンデンサが放電されるたびにこの積分器をリセットする代わりに、コンデンサＣ１が放電される１より大きい整数値であるＮ回ごとに１回だけ積分器をリセットすることも可能である。この方法では、差分出力電圧ΔＶ（ｔ）はＮ×Ｔに等しい、より長い時間間隔にわたって事実上積分または平均化される。これは、弱い信号を測定するのに特に適しているが、もちろん、最大読み出し周波数も同じ係数Ｎだけ減少する。

図５のバイアス方式では、（フェーズΦ２において）ノードＡに印加される励起電圧は、実質上一定であり、実質上、基準電圧Ｖｒｅｆに等しい。しかしながら、この電圧レベルＶｒｅｆの絶対値は、測定の精度にとっては重要ではなく、このことは、この電圧を温度および／またはストレスと無関係にしようとする特別な努力は必要ではないことを意味する。しかしながら、この電圧が比較的大きく、例えばＶｄｄの５０％、またはＶｄｄの少なくとも７５％に選択される場合には、信号対雑音の利用から有意義である。

また、時間間隔Ｔの絶対持続時間は測定の精度にとって重要ではない。Ｔの値は、予め定義されるか、または（コンパレータを用いて）動的に決定され得る。

図５（ｂ）は、時間間隔Ｔ中の演算増幅器５２３の出力ノードＮ３の電圧の代表的な波形を示す。この信号は、本発明を機能させるためには必ずしも必要というわけではないが、コンデンサＣ１を通り、かつセンサ構造５１０を通って流れる電流Ｉｂｉａｓ（ｔ）は実質的に一定であるので、実質的にリニアである。

図６は、図５のバイアスおよび読み出し回路５００に使用することができる、本発明の実施形態に係る例示的な方法６００を示す。特に、この例示的な方法は、（リセット可能な）連続時間積分器が抵抗センサ構造の読み出しノードＢ、Ｄにおいて瞬時読み出し信号（ΔＶ）を積分または平均化するのに使用される場合に使用され得る。

オプションのステップ６０１において、受動的抵抗センサ構造５１０、および読み出し回路５３０、およびバイアス回路５２１、５２２、および制御ユニット５４０を備えた、図５のシステムが準備される。

ステップ６０２において、読み出し回路５３０の積分器５３１がリセットまたは初期化され、かつ、その出力の電圧Ｖｉ１が任意に測定される。

ステップ６０３において、例えば、第１のコンデンサＣ１にわたる電圧Ｖ１を設定または測定し、かつ、コンデンサＣ１に保存された第１の電荷量Ｑ１を任意に決定することによって、第１のコンデンサＣ１の第１の状態Ｖ１、Ｑ１が決定される。

ステップ６０４において、読み出しノードＢ、Ｄにわたる差分電圧信号ΔＶ（ｔ）が連続時間積分器５３１によって積分されている間に、バイアス電流Ｉｂｉａｓが第１のコンデンサＣ１を通り、かつ抵抗センサ構造５１０を通って流れるように、または流すように第１のコンデンサＣ１が抵抗構造に動作可能に接続される。

ステップ６０５において、第１のコンデンサＣ１が抵抗センサ構造５１０から切り離され、かつ、
ステップ６０６において、例えば、コンデンサＣ１にわたる電圧Ｖ２を測定することによって、かつ、コンデンサＣ１に保存された第２の電荷量Ｑ２を任意に決定することによって、第１のコンデンサＣ１の第２の状態が決定される。

ステップ６０７において、電圧Ｖｉ２が積分器５３１の出力において測定される。

ステップ６０８において、（１つの時間間隔にわたって、または１より大きいＮ個の時間にわたって）抵抗センサ構造５１０を通り、かつ第１のコンデンサＣ１を通って流れた電荷ΔＱの総量が決定される。

ステップ６０９において、センサ信号が、決定、例えば式［１］〜［７］のうちの１つ以上を用い、積分器出力の差Ｖｉ＝（Ｖｉ１−Ｖｉ２）に基づいて、および抵抗センサ構造５１０を通って流れた総電荷量ΔＱ＝Ｑ２−Ｑ１に基づいて、例えば計算される。

図７は、本発明に係る第２の特定の実施形態のブロックである。上述した多くがここでも適用可能である。図７の回路７００と図５の回路５００の主な相違は、
＊バイアス回路７２１は、ただ１つだけではなく、２つのコンデンサＣ１、Ｃ２を備えることと、
＊演算増幅器７２３の反転入力ノードＮ２は、ホール素子の出力ノードＢ、Ｄにおける電圧信号ＶＢ、ＶＤの平均である、（ＶＢ＋ＶＤ）／２に等しい「コモンモード電圧信号」が供給されることである。（興味のある読者は、詳細については特許文献６を参照されたい。）

図３および図５と同様に、バイアス回路の第２の部分７２２は、ここではグランドに直接接続された単なるスイッチＳ７０９として示されているが、実際には、ノードＣは、固定電圧に、直接接続されず、または接続可能ではなく、高抵抗インピーダンス、例えば「独立した電流源」を備えているサブ回路７２２（不図示）に対して接続するのが有意義である。第２の部分７２２の他の実施も可能である。

このバイアス回路７２１の動作原理は、回路７００では、コンデンサがＶｄｄに充電される（図５（ａ）と比べてＶｒｅｆの選択肢として見ることができる）ということ、および１つのコンデンサ（例えばＣ１）は、バイアス電流が他のコンデンサ（例えばＣ２）を通って流れている間に充電することができ、この逆も同じ、すなわち、交互に、Ｃ２は、バイアス電流がコンデンサＣ１を通って流れている間に充電することができる、ということを除いて図５（ａ）のそれに非常に類似している。これにより、フェーズΦ１およびΦ２の各々の間にＱｂｉａｓを決定することができる（一方、図５の実施形態では、これはフェーズΦ２の間になされるだけである）。他のコンデンサＣ２、Ｃ１が放電されている間に、コンデンサＣ１、Ｃ２のうちの１つがプリチャージされるように、スイッチＳ７０１、Ｓ７０２、Ｓ７０３、Ｓ７０４、Ｓ７０５、Ｓ７０６、Ｓ７０７、Ｓ７０８を選択的に開閉することによって、バイアス電流Ｉｂｉａｓを停止することなく、かつ、連続時間積分または平均化を停止することなく、総持続時間Ｎ×Ｔを有する安全なサイクルが終了するまで、Ｎ（Ｎ≧２）回の「放電作用」を行うことが可能である。ここで、Ｔは上述のように１つの放電時間である。

図７（ｂ）は、１つの時間間隔中の演算増幅器７２３の出力ノードＮ３における電圧Ｖａｍｐの代表的な波形を示す。この信号は図５（ｂ）に関して述べたのと同じ理由のため実質的にリニアである。

図８は、本発明に係る第３実施形態のブロック図を示し、第３実施形態は、第２の実施形態７００の変形例として見ることができ、また、２つ（少なくとも２つ）のコンデンサＣ１およびＣ２を有するが、コンデンサＣ１、Ｃ２は、Ｖｄｄではなく演算増幅器８２３の出力によって充電される。図８（ａ）はハードウェアブロック図、図８（ｂ）は演算増幅器８２３の出力ノードＮ３上の電圧の例示的な波形を時間の関数として示す。

動作の間にノードＡに印加される励起電圧Ｖｅｘは、Ｖｄｄより高く、例えば少なくとも３０％または５０％高であり得るということが本実施形態の利点である。これは、信号対雑音比に良い影響を与え、したがって精度をさらに向上させる。

受動的抵抗センサ構造の問題は、「ジョンソンノイズ」とも呼ばれる固有の熱雑音「Ｎ」である。熱雑音レベルは、センサ構造の抵抗率およびその温度によって決定され、印加されるバイアスの大きさとは無関係である。対照的に、有用なセンサ信号「Ｓ」は、印加されるバイアスのレベルとともに増加する。したがって、バイアスレベルを増加させると、信号雑音比「Ｓ／Ｎ」を改善する。

このバイアス回路８２１の動作原理は、コンデンサＣ１、Ｃ２がＶｄｄの代わりに増幅器出力Ｖａｍｐによって充電されるということを除いて図７（ａ）のそれに非常に類似している。より具体的には、印加されるフィードバック構成は、バイアス構成７２１の場合と同じであり、したがって、１つのコンデンサの充電の間に、増幅器出力Ｖａｍｐはリニアに増加する。この時間間隔中に、他のコンデンサはＶａｍｐに接続されてリニアに充電されることになる。Ｖａｍｐが上限電圧Ｖｈｉｇｈに達するとすぐに、このことがコンパレータによって検出され、２つのコンデンサの役割が交換される。交換の瞬間に、充電コンデンサ上の電圧は（その時のＶａｍｐの電圧と同じ）Ｖｈｉｇｈである。したがって、交換直後に、フィードバック構成が発生するため増幅器出力電圧ＶａｍｐはＶｌｏｗ＝Ｖｅｘ−Ｖｈｉｇｈに低下する。バイアス回路８２１によって取得されるリニア充電の１つの利点は、（供給電流にピークを生じさせるコンデンサの突然の充電と比較して）、通常、より一定の電流が電源から引き出されるということである。

本発明は、いわゆる「横型ホール素子」に対して説明されたが、本発明はそれに限定されず、「縦型ホール素子」または他の受動的抵抗構造のバイアスおよび読み出し技術に対しても使用することができる。本発明の原理は、スピニングカレント技術のような他の技術とともに使用することができるのはもちろんのことである。

個々の機能が本発明の異なる図面および異なる実施形態で説明されるが、それは、この文書を読むとき、異なる実施形態の機能が当業者には明らかになるように意図されている。

多くの場合、バイアス回路３２１と３２２、５２１と５２２、７２１と７２２、８２１と８２２は、１つ以上のコンデンサＣ１、Ｃ２の助けなしに、同じ電流を実質的に供給することができる、いうこともさらに意図されている。これは、例えば、コンデンサＣ１、Ｃ２を取り除き、これらを短絡相互接続と置き換えることによって、図５および図７の実施形態において可能である。総電荷Ｑｂｉａｓは、（温度および／またはストレスの変化のような遅いドリフトプロセスによって引き起こされるので）ゆっくり変化するだけでため、差分出力信号の平均化および／または積分が行われる間に、各時間間隔Ｔ以内でＱｂｉａｓを測定することが必要でないことが多い。代わりに、Ｑｂｉａｓの値は、（例えば１０回の測定ごとに、または１００回の測定ごとになど）、ときどき測定する必要があるだけであり、測定値Ｑｂｉａｓは（例えば９回または９９回など）再使用することができる。

バイアス回路３２１と３２２、５２１と５２２、７２１と７２２、８２１と８２２、および／または読み出し回路３３０、５３０、７３０、８３０は、例えば、電荷注入を低減するためのダミースイッチの使用、（例えば信号依存性電荷注入を低減するため）スイッチの動作を相互に進めまたは遅らせること、（信号が安定するようにするため）スイッチング後の時間のほんの一部の間に信号をガードバンディング（ゼロバンディング）すること、などスイッチイベントの影響を低減する周知回路技術の使用を含んでいる。

Claims (15)

1. 抵抗センサ構造（３１０、５１０、７１０、８１０）をバイアスし、前記センサ構造からセンサ読み出し信号またはセンサ読み出し値（Ｖｏｕｔ）を取得する方法であって、前記抵抗センサ構造は、２つの励起ノード（Ａ、Ｃ）および２つの読み出しノード（Ｂ、Ｄ）を備え、かつバイアス回路（３２１、３２２；５２１、５２２；７２１、７２２；８２１、８２２）によってその励起ノード（Ａ、Ｃ）でバイアスされている場合に、その読み出しノード（Ｂ、Ｄ）に瞬時読み出し信号（ΔＶ）を供給するように適合されており、前記方法は、
   ａ）第１のコンデンサ（Ｃ１）の第１の状態（Ｖ１、Ｑ１）を設定または測定または検出するステップ（４１０）であって、前記第１の状態が第１の電荷量（Ｑ１）に対応する、設定または測定または検出するステップ（４１０）と、
   ｂ）前記第コンデンサ（Ｃ１）を備えるバイアス回路を用いて前記抵抗センサ構造をバイアスして（４２０）、バイアス電流（Ｉｂｉａｓ）が第１の時間間隔（Ｔ１）の間に前記第１のコンデンサ（Ｃ１）を通り、かつ前記抵抗センサ構造を通って流れるようにするか、または流すようにするステップ（４２０）と、
   ｃ）前記第１の時間間隔の終了時に、前記第１のコンデンサ（Ｃ１）の第２の状態（Ｑ２、Ｖ２）を決定または測定または検出するステップ（４３０）であって、前記第２の状態が第２の電荷量（Ｑ２）に対応する、決定または測定または検出するステップ（４３０）と、
   ｄ）前記第１の時間間隔（Ｔ１）に関して予め定義された関係を有する第２の時間間隔（Ｔ２）の間に、前記読み出しノード（Ｂ、Ｄ）上の前記瞬時読み出し信号（ΔＶ）を積分または平均化し（４４０）、それにより積分または平均化された読み出し信号（Ｖｉ）を取得するステップと、
   ｅ）前記積分または平均化された読み出し信号（Ｖｉ）に基づき、かつ、少なくとも前記第１のコンデンサ（Ｃ１）の状態変化（ΔＱ、ΔＶ）に基づいて、前記センサ読み出し信号またはセンサ読み出し値（Ｖｏｕｔ）を決定するステップ（４４０）であって、前記状態変化は、少なくとも前記第１のコンデンサＣ１の前記第１の状態と前記第２の状態との間の電荷の差に関連している、決定するステップ（４５０）と、を含む、方法。
2. 前記第１の時間間隔（Ｔ１）が前記第２の時間間隔（Ｔ２）と一致するか、または
   前記第１の時間間隔（Ｔ１）と前記第２の時間間隔（Ｔ２）は同じ持続時間を有するが、前記第２の時間間隔（Ｔ２）の開始は前記第１の時間間隔（Ｔ１）の終了時よりも後に発生するか、または
   前記第２の持続時間（Ｔ２）と前記第１の持続時間（Ｔ１）の比（Ｒ）は１より大きい予め定義された整数値であり、ステップｅ）は、前記予め定義された比（Ｒ）をさらに考慮して、前記センサ読出し信号または前記センサ読み出し値を決定することを含む、請求項１に記載の方法。
3. 前記第１の時間間隔（Ｔ１）が予め定義された第１の持続時間を有し、前記第２の時間間隔（Ｔ２）が予め定義された第２の持続時間を有する、請求項１または２に記載の方法。
4. 前記第１の時間間隔（Ｔ１）が、予め定義された開始時点（Ｔｓｔａｒｔ）と、前記第１のコンデンサ（Ｃ１）上の電圧が予め定義された電圧レベル（Ｖｃ２）に等しくなる時点として定義された動的に決定された終了時点（Ｔｅｎｄ）とを有する、請求項１または２に記載の方法。
5. ステップｄ）は、連続時間積分回路または連続時間平均化回路（３３１、５３１、７３１、８３１）を使用して前記瞬時読み出し信号（ΔＶ）を積分または平均化することを含み、
   任意に、ステップｅ）は、次式または等価式のうちの１つに従って計算することにより前記センサ読み出し信号（Ｖｏｕｔ）を決定すること（４４０）を含み、
   Ｖｏｕｔ＝Ａ×Ｖｉ／Ｑｂｉａｓ、または
   Ｖｏｕｔ＝Ｖｏｕｔ０（１＋Ｂ×（Ｑｂｉａｓ−Ｑｂｉａｓｒｅｆ））、
   式中、Ｖｏｕｔは、バイアス電流ドリフトが補償された前記センサ読出し信号であり、Ａは、予め定義されたスケール係数であり、Ｖｉは、ステップｄ）の結果として前記連続時間積分回路または前記連続時間平均化回路によって供給される信号であり、Ｑｂｉａｓは、前記第２の時間間隔（Ｔ２）の間に前記抵抗センサ構造を通って流れた総電荷量を表し、Ｑｂｉａｓｒｅｆは、前記第２の時間間隔（Ｔ２）の間に前記抵抗センサ構造を通って名目上流れた予め定義された電荷量を表し、Ｖｏｕｔ０は、前記予め定義された電荷量が前記第２の時間間隔（Ｔ２）の間に前記抵抗センサ構造を通って流れたという前提の下でＶｉから取得されたバイアスドリフトが補償されていない前記センサ読出し信号であり、Ｂは、予め定義された補償係数である、請求項１〜４のいずれか１項に記載の方法。
6. 前記抵抗センサ構造（３１０、５１０、７１０、８１０）を通って流れた前記総電荷量を表す数量Ｑｂｉａｓは、次式または等価式のうちの１つに従って計算され、
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｃｖａｌ×（Ｔ２／Ｔ１）、または
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×（Ｔ２／Ｔ１）、または
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）、
   式中、Ｖｃ１は、前記第１の期間（Ｔ１）の開始時における前記第１のコンデンサ（Ｃ１）上の電圧であり、Ｖｃ２は、第１の期間（Ｔ）の終了時における前記第１のコンデンサ（Ｃ１）上の電圧であり、Ｃｖａｌは、前記第１のコンデンサ（Ｃ１）の容量であり、Ｔ２は、前記瞬時読み出し信号（ΔＶ）が累積的に積分される１つ以上の第２の時間間隔（Ｔ２）の累積持続時間である、請求項５に記載の方法。
7. 前記バイアス回路は、第２のコンデンサ（Ｃ２）をさらに備え、
   前記バイアス回路は、前記バイアス電流（Ｉｂｉａｓ）が、前記第１のコンデンサ（Ｃ１）を通り、かつ前記抵抗構造を通るか、または前記第２のコンデンサ（Ｃ２）を通り、かつ前記抵抗構造を通って選択的にまたは交互に流れるようにするか、または流すようにさらに構成され、
   任意に、前記抵抗センサ構造（３１０、５１０、７１０、８１０）を通って流れた前記総電荷量を表す前記Ｑｂｉａｓは、次式または等価式のうちの１つによって計算され、
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｃｖａｌ１×Ｋ＋（Ｖｃ３−Ｖｃ４）×Ｃｖａｌ２×Ｍ、または
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｋ＋（Ｖｃ３−Ｖｃ４）×Ｃｖａｌ２／Ｃｖａｌ１×Ｍ、または
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｃｖａｌ１／Ｃｖａｌ２×Ｋ＋（Ｖｃ３−Ｖｃ４）×Ｍ、または
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｋ＋（Ｖｃ３−Ｖｃ４）×Ｍ、または
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）＋（Ｖｃ３−Ｖｃ４）×Ｍ／Ｋ、または
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）×Ｋ／Ｍ＋（Ｖｃ３−Ｖｃ４）、または
   Ｑｂｉａｓ＝（Ｖｃ１−Ｖｃ２）＋（Ｖｃ３−Ｖｃ４）、
   式中、Ｖｃ１は、１つ以上の前記第２の期間の開始時における前記第１のコンデンサ（Ｃ１）の電圧であり、Ｖｃ２は、１つ以上の前記第２の期間の終了時における前記第１のコンデンサ（Ｃ１）上の電圧であり、Ｃｖａｌ１は、前記第１のコンデンサ（Ｃ１）の容量であり、Ｋは、対応するバイアス電流が前記第１のコンデンサ（Ｃ１）を流れたときに前記瞬間的な読み出し信号（ΔＶ）が累積的に積分される回数であり、Ｖｃ３は、１つ以上の前記第２の期間（Ｔ２）の開始時における前記第２のコンデンサ（Ｃ２）上の電圧であり、Ｖｃ４は、１つ以上の前記第２の期間（Ｔ２）の終了時における前記第２のコンデンサ（Ｃ２）上の電圧であり、Ｃｖａｌ２は、前記第２のコンデンサの容量（Ｃ２）であり、Ｍは、対応するバイアス電流が前記第２のコンデンサ（Ｃ２）を流れたときに前記瞬間的な読み出し信号（ΔＶ）が累積的に積分される回数である、請求項５に記載の方法。
8. 抵抗センサ構造（３１０、５１０、７１０、８１０）をバイアスし、かつ前記センサ構造からセンサ読み出し信号またはセンサ読み出し値（Ｖｏｕｔ）を取得するための装置（３００、５００、７００、８００）であって、
   第１のコンデンサ（Ｃ１）の第１の状態（Ｖ１、Ｑ１）を設定または測定または検出する手段であって、前記第１の状態が第１の電荷量（Ｑ１）に対応する、設定または測定または検出する手段と、
   バイアス電流（Ｉｂｉａｓ）が第１の時間間隔の間に前記第１のコンデンサ（Ｃ１）を通り、かつ前記抵抗センサ構造を通って流れるようにするか、または流すようにする（４２０）ために、前記抵抗センサ構造の前記励起ノード（Ａ、Ｃ）のうちの少なくとも１つに接続されるか、または接続可能な前記第１のコンデンサ（Ｃ１）を備えるバイアス回路（３２１、３２２；５２１、５２２；７２１、７２２；８２１、８２２）と、
   前記抵抗センサ構造の前記読み出しノード（Ｂ、Ｄ）に接続されるか、または接続可能な入力を有し、前記読み出しノード（Ｂ、Ｄ）上の瞬時差分電圧信号（ΔＶ）の連続時間積分または平均を表す出力信号を供給するように適合された連続時間積分器または平均化器（５３１、７３１、８３１）と、
   前記第１の時間間隔（Ｔ１）の終了時に、前記第１のコンデンサ（Ｃ１）の第２の状態（Ｖ２、Ｑ２）を設定または測定または検出する手段であって、前記第２の状態が第２の電荷量（Ｑ２）に対応する、設定または測定または検出する手段と、
   前記バイアス電流が第１の時間間隔（Ｔ１）の間に前記第１のコンデンサ（Ｃ１）を通り、かつ前記抵抗センサ構造を通って流れるように、前記バイアス手段を制御するように適合された制御ユニット（３４０、５４０、７４０、８４０）と、を備え、
   前記制御ユニットは、前記差分電圧信号（ΔＶ）が第２の時間間隔（Ｔ２）の間に累積的に積分または平均化されるように、前記連続時間積分または平均化回路を制御するために、さらに適合されており、
   前記制御ユニットは、前記積分または平均化された信号（Ｖｉ）、および少なくとも前記第１のコンデンサ（Ｃ１）の状態変化（ΔＱ、ΔＶ）に基づいて、前記センサ読み出し信号またはセンサ読み出し値（Ｖｏｕｔ）を決定するために、さらに適合されており、前記状態変化は、少なくとも前記第１のコンデンサの前記第１の状態と前記第２の状態の間の電荷の差に関連している、装置。
9. 前記第１の時間間隔（Ｔ１）の持続時間を決定または設定または捕捉し、かつ前記第２の時間間隔（Ｔ２）の持続時間を決定または設定または捕捉するタイマーユニットと、
   前記第１のコンデンサ（Ｃ１）の前記第２の状態（Ｖ２、Ｑ２）が予め定義された値（Ｖｈｉｇｈ）に達する瞬間を決定するコンパレータと、
   前記第１のコンデンサ（Ｃ１）をプリチャージするためのノード（Ｖｄｄ、Ｇｎｄ、Ｎ３）に第１のコンデンサ（Ｃ１）を選択的に接続し、前記バイアス電流が前記第１のコンデンサ（Ｃ１）を通り、かつ前記抵抗センサ構造（３１０、５１０、７１０、８１０）を通って流れるようにするか、または流すようにするための、前記抵抗センサ構造の少なくとも１つの励起ノード（Ａ、Ｃ）に前記第１のコンデンサ（Ｃ１）を選択的に接続するスイッチ手段（Ｓ５０１〜Ｓ５０３、Ｓ７０１〜Ｓ７０８、Ｓ８０１〜Ｓ８０７、Ｓ８９０）をさらに備える、請求項８に記載の装置（３００、５００、７００、８００）。
10. 基準電圧（Ｖｒｅｆ）に接続されるか、または接続可能な第１の入力（Ｎ１）を有し、かつ、前記抵抗センサ構造に動作可能に接続されるか、または接続可能な第２の入力（Ｎ２）を有する演算増幅器をさらに備え、
    前記装置は、動作モードで構成可能であって、前記第１のコンデンサ（Ｃ１）は、前記コンデンサを通って流れる電流が、前記抵抗センサ構造を通っても流れるように前記演算増幅器に接続される、請求項８または９に記載の装置（５００、７００、８００）。
11. 前記演算増幅器の前記第２の入力（Ｎ２）が前記抵抗センサ構造の前記励起ノード（Ａ、Ｃ）の１つに動作可能に接続され、
    または、前記演算増幅器の前記第２の入力（Ｎ２）が前記抵抗センサ構造の前記読み出しノード（Ｂ、Ｄ）の１つ、または両方に動作可能に接続される、請求項１０に記載の装置（５００、７００、８００）。
12. 前記抵抗センサ構造の前記２つの読み出しノード（Ｂ、Ｄ）または前記２つの励起ノード（Ａ、Ｃ）に接続される２つの入力を有し、かつ、コモンモード電圧（Ｖｃｍ）を発生するように適合されているコモンモード電圧発生回路（８２４）をさらに備え、
    前記演算増幅器８２３の入力（Ｎ２）が前記コモンモード電圧発生回路の出力に接続される、請求項１０または１１に記載の装置（８００）。
13. 前記抵抗センサ構造の少なくとも１つの前記励起ノード（Ａ、Ｃ）に接続されるか、または接続可能な第２のコンデンサ（Ｃ２）をさらに備え、
    前記制御手段（７４０、８４０）は、前記第２のコンデンサ（Ｃ２）の第３の状態（Ｖ３、Ｑ３）を設定または測定するために、かつ、任意に前記第２のコンデンサ（Ｃ２）の第４の状態（Ｖ４、Ｑ４）を測定するように適合されている、請求項８〜１２のいずれか１項に記載の装置（７００、８００）。
14. 前記連続時間積分器または平均化器（５３１、７３１、８３１）が、
    リセット可能な連続時間積分器回路、
    連続時間積分器または低域通過フィルタであって、第２の時間間隔（Ｔ２）の開始時における、その低域通過された出力に対する第２の時間間隔（Ｔ２）の終了時における、その低域通過された出力の変化を評価するように適合された回路が続く低域通過フィルタ、
    シングルスロープ積分型ＡＤＣ、
    マルチスロープ積分型ＡＤＣ、
    連続時間シグマデルタ変調器、
    積分型低雑音増幅器、
    積分型電圧／時間変換回路、
    ＶＣＯ型変換回路、
    からなる群から選択される回路である、請求項８〜１３のいずれか１項に記載の装置（７００、８００）。
15. 前記抵抗センサ構造（３１０、５１０、７１０、８１０）をさらに備える、請求項８〜１４のいずれか１項に記載の装置（３００、５００、７００、８００）。

Images