JP2018121419A - 過電圧保護装置 - Google Patents

Abstract

【課題】任意の高電圧に対する過電圧保護が可能な過電圧保護装置を提供する。
【解決手段】実施形態によれば、過電圧保護装置は、対象回路１０へ過電圧が印加されることを検出する過電圧検出回路１４と、過電圧検出回路１４が対象回路１０へ過電圧が印加されることを検出すると、対象回路１０への過電圧の印加を防止する保護回路１２とを具備する。過電圧検出回路１４は、直列に接続される複数の半導体素子２０と、複数の半導体素子にそれぞれ並列に接続される複数の分圧素子２６、２８とを具備する。複数の分圧素子２６、２８の分圧比は可変である。
【選択図】図１

Description

本発明の実施形態は、保護対象回路に過電圧が印加されることを防止する過電圧保護装置に関する。

一定値以上の電圧が保護対象回路に印加されると、保護動作を開始する過電圧保護装置がある。一般的には、保護対象回路に印加される電圧は電圧センサにより検出される。近年、電圧センサを用いる代わりに、一定の電圧がかかるとオンする半導体素子を用いて保護対象回路に印加される電圧を検出する過電圧保護装置が開発されている。このような過電圧保護装置では、保護する過電圧が高い場合、複数の半導体素子が直列に接続される。

特開２０１３−１９２２９８号公報

特許文献１に記載の保護装置では、逆方向バイアスが印加される向きに複数のツェナーダイオードが直列接続されてなる回路が保護対象回路に並列に接続される。保護対象回路に印加される電圧がツェナーダイオードの全てによる降伏電圧よりも低い場合、ツェナーダイオードに流れる電流が遮断されるが、保護対象回路に印加される電圧がツェナーダイオードの全てによる降伏電圧よりも高い場合、ツェナーダイオードに電流が流れ、保護対象回路に印加される電圧がツェナーダイオードの全てによる降伏電圧と同じ電圧（定電圧）に抑制される。保護する過電圧である定電圧を調整するために、複数の、例えば３つの電界効果トランジスタがいくつかのツェナーダイオードを短絡するように接続され、制御部の制御に基づき電界効果トランジスタがオン、オフされる。これにより、保護対象回路に並列に接続される直列接続ツェナーダイオードのうち、逆方向バイアスが印加されるツェナーダイオードの数が変化し、定電圧が変化する。

しかしながら、ツェナーダイオード等の半導体素子の降伏電圧等の特性は、ばらつきを含んでいるので、複数の半導体素子を直列接続して保護対象の過電圧を設定する場合、ばらつきも加算されるので、所望の過電圧に対して保護動作が出来ない場合があり、保護動作を開始する過電圧の調整が煩雑である。

本発明の目的は、保護対象回路に任意の過電圧が印加されることを防止する過電圧保護装置を提供することである。

本発明の一観点に従った過電圧保護装置は、対象回路へ過電圧が印加されることを検出する過電圧検出回路と、過電圧検出回路が対象回路へ過電圧が印加されることを検出すると、対象回路への過電圧の印加を防止する保護回路とを具備する。過電圧検出回路は、直列に接続される複数の半導体素子と、複数の半導体素子にそれぞれ並列に接続される複数の分圧素子とを具備する。複数の分圧素子による分圧比は可変である。

本発明によれば、分圧素子の分圧比を調整することにより、任意の高電圧である過電圧に対して保護動作を行うことができる過電圧保護装置が提供される。

図１は、実施形態に係る過電圧保護装置の一例を示すブロック回路図である。 図２は、図１に示す過電圧保護装置の中の過電圧検出回路の一例を示すブロック図である。 図３は、図２に示す過電圧検出回路の動作の一例を示す信号波形図である。 図４は、図１に示す過電圧保護装置の動作の一例を示す電圧波形図である。 図５は、図１に示す過電圧検出回路の他の例を示すブロック図である。 図６は、図５に示す過電圧検出回路の動作の一例を示す信号波形図である。 図７は、図１に示す過電圧検出回路のさらに他の例を示すブロック図である。 図８は、図７に示す過電圧検出回路の動作の一例を示す信号波形図である。 図９は、図１に示す過電圧検出回路のさらに他の例を示すブロック図である。 図１０は、図９に示す過電圧検出回路の動作の一例を示す信号波形図である。 図１１は、過電圧保護装置を含む電力変換装置の一例を示す回路図である。 図１２は、図１１に示す過電圧保護装置を含む電力変換装置の別の一例を示す回路図である。

以下、図面を参照して、実施形態に係る過電圧保護装置を説明する。

[全体構成]
図１は、対象回路１０に印加されるＤＣ電圧が一定値以上(過電圧)になると、保護動作を開始して、対象回路１０に過電圧が印加されることを防止する過電圧保護装置の一例を示す。対象回路１０に、制限抵抗１６と過電圧検出回路１４、保護回路１２が接続される。制限抵抗１６と過電圧検出回路１４、保護回路１２は直列に接続される。ＤＣ電源１８のＤＣ電圧が制限抵抗１６、過電圧検出回路１４、保護回路１２の直列回路に印加される。制限抵抗１６は、過電圧検出回路１４がオンした時に流れる電流を制限する。過電圧検出回路１４は対象回路１０に印加されるＤＣ電圧を測定する。

過電圧検出回路１４は一定のＤＣ電圧（保護動作を開始する過電圧）が印加されるとオンする半導体素子を含む。半導体素子の例はツェナーダイオード、サイリスタ、トライアック、ブレークオーバーダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等がある。過電圧検出回路１４の半導体素子がオンする前は、ＤＣ電圧１８の大部分がオフしている過電圧検出回路１４に印加されるが、オフしているため微少な電流しか流れず保護回路１２はオンしない。ＤＣ電圧１８が増加し、過電圧検出回路１４の半導体素子がオンすると、オンするまで過電圧検出回路１４に印加されていたＤＣ電圧１８の大部分が制限抵抗１６に印加され、ＤＣ電圧１８と制限抵抗１６で決定する電流が制限抵抗１６、過電圧検出回路１４、保護回路１２に流れ、保護回路１２がオンし、対象回路１０内の半導体素子をオンもしくはオフすることで対象回路１０に過電圧が印加されることが防止される。

このように、保護動作を開始する過電圧は、半導体素子がオンする電圧に依存する。対象回路１０が高いＤＣ電圧の装置に適用される場合、過電圧も高く設定される。しかし、半導体素子は、耐圧の上限から常時印加できる電圧が制限される。そのため、高い過電圧の保護を行うためには、複数の半導体素子を直列に接続し、ＤＣ電源１８の電圧の１／Ｎずつが各半導体素子に印加されるように過電圧検出回路１４を構成する。Ｎは接続個数であり、２以上の正整数である。複数の半導体素子はほぼ同時にオンし、１つの半導体素子のように作用する。Ｎを変化することにより、過電圧を調整することができる。

しかしながら、半導体素子がオンする電圧は素子毎にばらつくことがある。複数の素子を直列に接続すると、ばらつきも加算されるので、過電圧の調整の刻み幅は接続する素子に依存し、一定とはならない。従って、異なるオン電圧の複数の半導体素子を用意しておき、追加する半導体素子を保護したい過電圧に応じて試行錯誤により選ぶことにより、保護動作を開始する過電圧を調整することができる。ただし、試行錯誤により選ぶことは煩雑な作業である。

[過電圧検出回路]
これに対処するため、半導体素子のオン電圧のばらつきを補償し、所望の過電圧で保護回路１２を動作開始させる過電圧検出回路１４の一例を図２に示す。複数の半導体素子２０_１、２０_２、…２０_Ｎが直列に接続される。この例では、半導体素子２０_１、２０_２、…２０_Ｎの各々は、例えば、ブレークオーバーダイオード２２、サイリスタ２４、トライアック等を組み合わせた回路を含むが、ブレークオーバーダイオード、サイリスタ、トライアック等の単体素子でもよい。半導体素子２０_１、２０_２、…２０_Ｎに分圧素子としての分圧抵抗２８_１、２８_２、…２８_Ｎがそれぞれ並列に接続される。分圧素子は、抵抗に限らず、コンデンサでもよい。分圧抵抗２８_１、２８_２、…２８_Ｎは同じ抵抗値である。いずれか１つの半導体素子、この例では制限抵抗１６に一番近い第１の半導体素子２０_１には分圧抵抗２８_１以外に分圧抵抗２６も接続される。分圧抵抗２８_１と分圧抵抗２６との直列回路が半導体素子２０_１に並列に接続される。分圧抵抗２６は過電圧検出回路１４の実装後に交換可能であり、異なる抵抗値の他の抵抗と交換することにより、抵抗２６、２８_１の直列回路の抵抗値を変更可能である。あるいは、分圧抵抗２６は可変とする。抵抗値を可変とする方法は問わず、可変抵抗を使用する、予め実装されジャンパ等で短絡されている抵抗のジャンパ短絡を無くすことで抵抗追加などにより実現できる。これにより、過電圧検出回路１４の実装後に１つの半導体素子２０_１の分圧比を他の半導体素子２０_２〜２０_Ｎの分圧比と異ならせることが可能であり、半導体素子２０_１に印加される電圧を他の半導体素子２０_２〜２０_Ｎに印加される電圧と異ならせることができる。これにより、半導体素子２０_１がオンする電圧を調整することができる。１つの半導体素子２０_１がオンすると、残りの半導体素子２０_２〜２０_Ｎもオンする場合、分圧抵抗２６の抵抗値を変化して分圧比を調整することにより、保護動作を開始する過電圧を調整することができ、半導体素子２０_１、２０_２、…２０_Ｎのオン電圧のばらつきを補償して、過電圧を所望の電圧に設定することができる。

[過電圧検出回路の動作例１]
図３を参照して、上記した過電圧検出回路１４と保護回路１２の動作例を説明する。図３（ａ）に示すように、ＤＣ電源１８の電圧は一定の割合で増加するとする。ＤＣ電源１８の電圧が一定値（過電圧）を超えるまでは、図３（ｃ）に示すように、各半導体素子２０_１、２０_２、…２０_Ｎはオフであり、図３（ｂ）に示すように、各半導体素子２０_１、２０_２、…２０_Ｎに印加される電圧も増加する。ＤＣ電源１８の電圧が一定値（過電圧）を超えると、図３（ｃ）に示すように、各半導体素子２０_１、２０_２、…２０_Ｎがオンし、各半導体素子２０_１、２０_２、…２０_Ｎに印加されていた電圧の合計電圧（ＤＣ電源１８の電圧）が制限抵抗１６に印加され、図３（ｂ）に示すように、各半導体素子２０_１、２０_２、…２０_Ｎに印加される電圧は０になる。

各半導体素子２０_１、２０_２、…２０_Ｎがオフの期間は、過電圧検出回路１４が電流を流さないため、過電圧検出回路１４と直列接続された保護回路１２にもまた電流は流れない。

各半導体素子２０_１、２０_２、…２０_Ｎがオンすると、図３（ｄ）に示すように、ＤＣ電源１８の電圧と制限抵抗１６の抵抗値とで決まる電流が保護回路１２に流れ、図３（ｅ）に示すように、保護回路１２がオンする。サイリスタ、トライアック、ブレークオーバーダイオード等の半導体素子はオンすると、自身に流れる電流が保持電流以下になるまでオンし続ける。半導体素子２０_１、２０_２、…２０_Ｎがオンの間、保護回路１２に流れる電流はＤＣ電源１８の電圧の増加に伴い増加する。

分圧抵抗２６の抵抗値をＲａ、分圧抵抗２８_１、２８_２、…２８_Ｎの抵抗値をＲｂ、ＤＣ電源１８の電圧をｄｃとすると、第１の半導体素子２０_１に印加される電圧はｄｃ×（Ｒａ＋Ｒｂ）／（Ｒａ＋Ｒｂ×Ｎ）であり、第２〜第Ｎの半導体素子２０_２〜２０_Ｎに印加される電圧はｄｃ×Ｒｂ／（Ｒａ＋Ｒｂ×Ｎ）である。Ｒａが０の時、ｄｃ＝１２００（Ｖ）で半導体素子２０_１、２０_２、…２０_Ｎがオンするとする。Ｒａを増加すると、第１の半導体素子２０_１に印加される電圧は増加し、第２〜第Ｎの半導体素子２０_２〜２０_Ｎに印加される電圧は減少する。そのため、全ての半導体素子２０_１、２０_２、…２０_ＮがオンするＤＣ電源１８の電圧ｄｃは減少し、例えば１０００（Ｖ）となる。

図４は、上述の関係を説明するための電圧波形図である。分圧抵抗２６の抵抗値が増加すると、第１の半導体素子２０_１に印加される電圧は増加し、第２以降の半導体素子２０_２〜２０_Ｎに印加される電圧は減少する。そのため、分圧抵抗２６の抵抗値が増加すると、各半導体素子２０_１、２０_２、…２０_Ｎがオンする電圧の合計であるＤＣ電源１８の電源、すなわち過電圧は減少する。

このように、いずれかの半導体素子２０_１に並列に接続される分圧素子２６の分圧比を調整することにより、各半導体素子２０_１、２０_２、…２０_ＮがオンするＤＣ電圧のばらつきに関係無く、保護する過電圧を調整することができる。分圧比を可変する分圧素子２６の接続箇所は、半導体素子２０_１に限らず、任意の半導体素子で良い。

[過電圧検出回路の動作例２]
動作例１は、１つの半導体素子がオンすると、残りの半導体素子もオンし、最終的には全ての半導体素子がオンすることを前提としている。しかし、複数の半導体素子２０_１、２０_２、…２０_Ｎの全てがオンする状態に至らず、複数の半導体素子が１つずつバラバラにオンする可能性がある。

図５、図６を参照して、複数の半導体素子２０_１、２０_２、…２０_Ｎがバラバラにオンする可能性を説明する。図２では示していないが、半導体素子には、スナバ回路など意図的に接続された並列コンデンサ以外にも自身の浮遊容量があり、一度オンしオフした際、並列コンデンサならびに浮遊容量を充電する速度で電圧が上昇する。一度オンしオフした素子にかかる電圧の上昇に時間がかかることを明示するため、図５では、分圧素子として抵抗ではなく、コンデンサ５２を図示する。図２でも図６でも、実際には、半導体素子と並列にコンデンサと抵抗が接続される。図６（ａ）は、ＤＣ電源１８の電圧を示す。増加するＤＣ電源１８の電圧が一定値（過電圧）を超える前の過電圧検出回路１４の各半導体素子２０_１、２０_２、…２０_Ｎの状態を図５（ａ）に模式的に示す。ＤＣ電源１８の電圧が一定値（過電圧）を超えた後の過電圧検出回路１４の各半導体素子２０_１、２０_２、…２０_Ｎの状態を図５（ｂ）に模式的に示す。各半導体素子２０_１、２０_２、…２０_Ｎの左側の矢印の長さが電圧を表す。

図６（ａ）に示すように、増加するＤＣ電源１８の電圧が一定値（過電圧）を超えるまでは、図６（ｄ）に示すように、半導体素子２０_１はオフであり、図６（ｅ）に示すように、他の半導体素子、例えば半導体素子２０_Ｎもオフである。そのため、図６（ｂ）に示すように、半導体素子２０_１に印加される電圧は増加し、図６（ｃ）に示すように、他の半導体素子、例えば半導体素子２０_Ｎに印加される電圧も増加する。しかし、コンデンサ５２_１、５２_２、…５２_Ｎのばらつきにより、各半導体素子２０_１、２０_２、…２０_Ｎに印加される電圧は異なる。半導体素子２０_１に印加される電圧の増加率は、他の半導体素子２０_Ｎに印加される電圧の増加率より大きい。ＤＣ電源１８の電圧が過電圧以下の時の過電圧検出回路１４の各半導体素子２０_１、２０_２、…２０_Ｎに印加される電圧を図５（ａ）に示す。

ＤＣ電源１８の電圧が一定値を超えるまでは、図６（ｄ）、（ｅ）に示すように、全ての半導体素子２０_１、２０_２、…２０_Ｎはオフしている。そのため、図６（ｆ）に示すように、保護回路１２に電流は流れず、図６(ｇ)に示すように、保護回路１２はオフしている。

ＤＣ電源１８の電圧が過電圧に達すると、図６（ｂ）に示すように、先ず半導体素子２０_１に印加される電圧がオン電圧に達し、図６（ｄ）に示すように、先ず半導体素子２０_１がオンする。すると、図６（ｂ）に示すように、半導体素子２０_１に印加される電圧は０になる。この時、残りの半導体素子２０_２〜２０_Ｎはオフのままである。この時の過電圧検出回路１４の各半導体素子２０_１、２０_２、…２０_Ｎに印加される電圧を図５（ｂ）の左側に示す。

半導体素子２０_１がオンすると、半導体素子２０_１に印加されていた電圧が制限抵抗１６に印加され、図６（ｆ）に示すように、ＤＣ電源１８の電圧と制限抵抗１６の抵抗値とに応じた電流が保護回路１２に流れる。半導体素子２０_１に印加されていた電圧はＤＣ電源１８の電圧に比べると小さいので、保護回路１２には半導体素子の保持電流Ｉ_Ｈ以下の微小な電流しか流れず、図６（ｇ）に示すように、保護回路１２はオフのままである。保護回路１２を流れる電流、すなわち、半導体素子２０_１を流れる電流も保持電流Ｉ_Ｈ以下であるので、図６（ｄ）に示すように、半導体素子２０_１は直ぐにオフになり、保護回路１２を流れる電流が０になる。その後、図６（ｂ）に示すように、半導体素子２０_１に印加される電圧は再び増加する。

ＤＣ電源１８の電圧がさらに増加すると、図６（ｃ）に示すように、半導体素子２０_Ｎに印加される電圧がオン電圧に達し、図６（ｅ）に示すように、半導体素子２０_Ｎがオンする。すると、図６（ｃ）に示すように、半導体素子２０_Ｎに印加される電圧は０になる。この時、他の半導体素子２０はオフのままである。この時の過電圧検出回路１４の各半導体素子２０_１、２０_２、…２０_Ｎに印加される電圧（各半導体素子２０_１、２０_２、…２０_Ｎの左側の矢印の長さが電圧を表す）を図５（ｂ）の右側に示す。

半導体素子２０_Ｎがオンすると、半導体素子２０_Ｎに印加されていた電圧が制限抵抗１６に印加され、図６（ｆ）に示すように、ＤＣ電源１８の電圧と制限抵抗１６の抵抗値とに応じた電流が保護回路１２に流れる。この電流も保持電流Ｉ_Ｈ以下の微小な電流であり、保護回路１２は、図６（ｇ）に示すように、オフのままである。保護回路１２を流れる電流、すなわち、半導体素子２０_Ｎを流れる電流が保持電流Ｉ_Ｈ以下であるので、図６（ｅ）に示すように、半導体素子２０_Ｎは直ぐにオフになり、保護回路１２を流れる電流が０になる。その後、図６（ｃ）に示すように、半導体素子２０_Ｎに印加される電圧は再び増加する。

この結果、図５（ｂ）、あるいは図６（ｄ）、（ｅ）に示すように、直列接続されている複数の半導体素子２０_１、２０_２、…２０_Ｎがバラバラのタイミングでオン、オフを繰り返す。この繰り返しは全部の半導体素子２０_１、２０_２、…２０_Ｎがオンするまで継続する。しかし、半導体素子２０_１、２０_２、…２０_Ｎの数が多いと、全ての半導体素子２０_１、２０_２、…２０_Ｎがオンする確率が低下し、保護回路をオンさせることが困難な場合がある。

全ての半導体素子２０_１、２０_２、…２０_Ｎがオンする条件の動作を図７、図８を参照して説明する。

図８（ａ）に示すように、増加するＤＣ電源１８の電圧が一定値（過電圧）を超えるまでは、図８（ｄ）に示すように、半導体素子２０_１はオフであり、図８（ｅ）に示すように、他の半導体素子、例えば半導体素子２０_２もオフである。そのため、図８（ｂ）に示すように、半導体素子２０_１に印加される電圧は増加し、図８（ｃ）に示すように、他の半導体素子、例えば２０_２に印加される電圧も増加する。しかし、コンデンサ５２_１、５２_２、…５２_Ｎのばらつきにより、各半導体素子に印加される電圧が異なる。半導体素子２０_１に印加される電圧の増加率は、他の半導体素子２０_２に印加される電圧の増加率より大きい。

ＤＣ電源１８の電圧が一定値を超えるまでは、図８（ｄ）、（ｅ）に示すように、全ての半導体素子２０_１、２０_２、…２０_Ｎはオフしている。そのため、図８（ｆ）に示すように、保護回路１２に電流は流れず、図８(ｇ)に示すように、保護回路１２はオフしている。

ＤＣ電源１８の電圧が過電圧に達すると、図８（ｂ）に示すように、半導体素子２０_１に印加される電圧がオン電圧に達し、図８（ｄ）に示すように、半導体素子２０_１がオンする。すると、半導体素子２０_１に印加される電圧は制限抵抗１６に印加され、図８（ｂ）に示すように、半導体素子２０_１に印加される電圧は０になる。この時、残りの半導体素子２０_２〜２０_Ｎはオフのままである。この時の過電圧検出回路１４の各半導体素子２０_１、２０_２、…２０_Ｎに印加される電圧を図７（ａ）に示す。各半導体素子２０_１、２０_２、…２０_Ｎの左側の矢印の長さが電圧を表す。

半導体素子２０_１がオンすると、半導体素子２０_１に印加されていた電圧Ｖ１が制限抵抗１６に印加されるので、半導体素子２０_１に印加されていた電圧Ｖ１は、図８（ｂ）に示すように、０になる。この時、残りの半導体素子２０_２〜２０_Ｎはオフである。図８（ｆ）に示すように、ＤＣ電源１８の電圧Ｖ１と制限抵抗１６の抵抗値Ｒ１とに応じた電流Ｉ（＝Ｖ１／Ｒ１）が保護回路１２に流れる。オフしている半導体素子２０_２〜２０_Ｎに印加される電圧が増加するので、保護回路１２に流れる電流Ｉは減少する。この電流Ｉが保持電流Ｉ_Ｈ以下になる前に他の半導体素子２０_２〜２０_Ｎがオンすると、各半導体素子がオンするタイミングが同時でなくても、全ての半導体素子２０_１、２０_２、…２０_Ｎをオンすることができる。

他の半導体素子、例えば２０_２がオンする時に保護回路１２に流れる電流Ｉ´は、半導体素子２０_２のオン電圧がＶ１´とすると、Ｉ´＝Ｖ１´／Ｒ１である。Ｖ１´／Ｒ１が保持電流Ｉ_Ｈ以上となるように半導体素子の保持電流Ｉ_Ｈ、制限抵抗１６の抵抗値、半導体素子２０の数、過電圧等を設定する。さらに、全ての半導体素子２０がオンするためには、ΔＶ＋過電圧が、他の半導体素子２０_２〜２０_Ｎのばらつきの上限の合計値（（Ｎ−１）個の素子の動作電圧の上限値の合計）を上回っている必要もあり、これを満足するように、半導体素子の保持電流Ｉ_Ｈ、制限抵抗１６の抵抗値、半導体素子２０の数、過電圧等を設定する。これにより、最初にオンした半導体素子２０_１はオン状態を続け、半導体素子２０_１を流れる電流は、オフしている半導体素子２０_２〜２０_Ｎに接続されるコンデンサ５２_２〜５２_Ｎを充電し、他の半導体素子２０_２〜２０_Ｎに印加される電圧の合計が増加する。増加量ΔＶはＶ１−Ｒ１・Ｉ_Ｈで表される。

ＤＣ電源１８の電圧の増加に伴い、半導体素子２０_２に印加される電圧が半導体素子２０_２をオンする電圧に達すると、図８（ｅ）に示すように、半導体素子２０_２がオンし、半導体素子２０_２に印加されていた電圧が制限抵抗１６に印加され、図８（ｃ）に示すように、半導体素子２０_２に印加される電圧は０になる。

全ての半導体素子２０_１、２０_２、…２０_Ｎがオンすると、図８（ｆ）に示すように、保護回路１２に流れる電流が増加し、図８（ｇ）に示すように、保護回路１２がオンする。

半導体素子２０_１がオンしてから半導体素子２０_２がオンするまでの過電圧検出回路１４の各半導体素子２０_１、２０_２、…２０_Ｎに印加される電圧（各半導体素子２０_１、２０_２、…２０_Ｎの左側の矢印の長さが電圧を表す）を図７（ｂ）に示す。図７（ｃ）は、全ての導体素子２０_１、２０_２、…２０_Ｎがオンした後の過電圧検出回路１４の状態を示す。

これにより、一定の電圧が過電圧検出回路１４に印加されると、全ての半導体素子２０_１、２０_２、…２０_Ｎをオンし、保護回路１２をオンすることができる。

[過電圧検出回路の動作例３]
図９は、図８のように動作する図７に示す過電圧検出回路１４において、図２のように最初にオンする半導体素子２０_１の分圧比を他の半導体素子の分圧比と異ならせることにより、保護する過電圧を調整する構成を示す。図９では、サイリスタ等の半導体素子２０_１、２０_２、…２０_Ｎに対してコンデンサ５２_１、５２_２、…５２_Ｎが並列に接続され、さらに分圧素子としてのバランス抵抗５６_１、５６_２、…５６_Ｎも並列に接続される。図９（ａ）は、半導体素子２０_１の分圧比の偏り（他の半導体素子の分圧比との差）が小さい場合の過電圧検出回路の状況、図９（ｂ）は、半導体素子２０_１の分圧比の偏りが中程の場合の過電圧検出回路の状況、図９（ｃ）は、半導体素子２０_１の分圧比の偏りが大きい場合の過電圧検出回路の状況を示す。すなわち、図９（ａ）では、バランス抵抗５６_１の抵抗値は他のバランス抵抗５６_２〜５６_Ｎの抵抗値よりわずかに大きい。図９（ｂ）では、バランス抵抗５６_１は２つの直列接続バランス抵抗からなり、図９（ｃ）では、バランス抵抗５６_１は３つの直列接続バランス抵抗からなる。可変範囲が大きい可変抵抗を用いれば、複数の抵抗を直列接続して抵抗値を変化する必要は無い。

分圧比の偏りが小さい場合は、図９（ａ）に示すように、半導体素子２０_１、２０_２、…２０_Ｎに印加される電圧は略等しく、図１０（ａ）に示すように、ＤＣ電源１８の電圧が過電圧に達すると、図１０（ｂ）に示すように、全ての半導体素子２０_１、２０_２、…２０_Ｎがオンし、それらに印加される電圧は０になる。

分圧比の偏りが中程の場合は、図９（ｂ）に示すように、半導体素子２０_１に印加される電圧は他の半導体素子２０_２〜２０_Ｎに印加される電圧に比べてやや大きく、図１０（ａ）に示すように、ＤＣ電源１８の電圧が過電圧よりやや低い電圧に達すると、全ての半導体素子２０_１、２０_２、…２０_Ｎがオンし、図１０（ｃ）に示すように、それらに印加される電圧は０になる。

分圧比の偏りが大きい場合は、図９（ｃ）に示すように、半導体素子２０_１に印加される電圧は他の半導体素子２０_２〜２０_Ｎに印加される電圧に比べてかなり大きく、図１０（ａ）に示すように、ＤＣ電源１８の電圧が過電圧よりかなり低い電圧に達すると、全ての半導体素子２０_１、２０_２、…２０_Ｎがオンし、図１０（ｄ）に示すように、それらに印加される電圧は０になる。

半導体素子２０_１が最初にオンするように、半導体素子２０_１の分圧比を調整する。半導体素子２０_１のバランス抵抗５６_１の抵抗値を増加すると、分圧比が大きくなり、低いＤＣ電源１８電圧でもオンし、結果として低い過電圧で保護回路１２がオンする。逆に、半導体素子２０_１のバランス抵抗５６_１の抵抗値を減少すると、分圧比が小さくなり、高いＤＣ電源１８電圧にならないとオンせず、結果として高い過電圧で保護回路１２がオンする。

このように、１つの半導体素子がオンすると他の全ての半導体素子がオンする複数の半導体素子の直列回路を含む過電圧検出回路において、部品の実装後に分圧比を調整することにより１つの半導体素子に印加される電圧を調整することができ、半導体素子がオンする電圧を調整することができる。したがって、半導体素子のオン電圧にばらつきがあっても、任意の過電圧で保護動作を開始する過電圧保護装置を実現することができる。

[過電圧保護回路の応用]
本過電圧保護装置の応用例として、過電圧保護装置を適用した２レベルインバータを図１１に、過電圧保護装置を適用したチョッパを図１２に示す。図１１の２レベルインバータにおいて、過電圧検出回路１４_１は、半導体素子９０、８１の過電圧を検出する。過電圧検出回路１４_２は素子半導体素子９６、９７の過電圧を検出する。過電圧検出回路１４_３は電源９８の過電圧を検出する。本過電圧保護装置はチョッパにも適用可能である。図１２において、過電圧検出回路１４_１は、半導体素子１００、１０１の過電圧を検出する。過電圧検出回路１４_２は、半導体素子１０２、１０３の過電圧を検出する。過電圧検出回路１４_３は電源１０４の過電圧を検出する。上記のように両端にかかる電圧から過電圧を検出し、保護回路を動作させ保護対象内半導体をオンもしくはオフさせることで過電圧保護を実施できる。一例として、２レベルインバータ、チョッパを説明したが、応用先の対象回路は信号を受け取り対象回路内の半導体素子をオンもしくはオフすることで過電圧を防げる回路であれば、種類は問わない。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１０…対象回路、１２…保護回路、１４…過電圧検出回路、１６…制限抵抗、２０…半導体素子、２６、２８…分圧抵抗。

Claims (8)

1. 直列に接続される複数の半導体素子と、前記複数の半導体素子にそれぞれ並列に接続される複数の分圧素子とを具備し、対象回路へ過電圧が印加されることを検出する過電圧検出回路と、
   前記過電圧検出回路が前記対象回路へ前記過電圧が印加されることを検出すると、前記対象回路への前記過電圧の印加を防止する保護回路と、を具備し、
   前記複数の分圧素子の分圧比は可変である過電圧保護装置。
2. 前記複数の分圧素子は前記対象回路へ印加される電圧を分割して得られた複数の分圧を前記複数の半導体素子にそれぞれ印加し、
   前記複数の半導体素子は一定値以上の電圧が印加されるとそれぞれオンし、
   前記対象回路へ前記過電圧が印加されると、前記複数の半導体素子の全てがオンする請求項１記載の過電圧保護装置。
3. 前記複数の半導体素子のいずれか１つがオンすると、前記複数の半導体素子の残りもオンし、
   前記複数の半導体素子のいずれか１つに並列に接続される分圧素子の値が可変である請求項２記載の過電圧保護装置。
4. 前記複数の分圧素子は複数の抵抗素子を具備し、
   前記複数の抵抗素子の中のいずれか１つは残りの抵抗素子と異なる抵抗値を有する請求項１または請求項２記載の過電圧保護装置。
5. 前記複数の抵抗素子の中のいずれか１つは、可変抵抗素子を具備する請求項４記載の過電圧保護装置。
6. 前記複数の抵抗素子の中のいずれか１つは、別の抵抗素子と交換可能に前記過電圧保護装置に実装されている請求項４記載の過電圧保護装置。
7. 前記対象回路は、電力変換装置のチョッパセルを具備し、
   前記保護回路は、前記過電圧検出回路が前記チョッパセルに前記過電圧が印加されることを検出すると、前記チョッパセルを短絡させる請求項１乃至請求項６のいずれか１項記載の過電圧保護装置。
8. 直列に接続される複数の半導体素子と、前記複数の半導体素子にそれぞれ並列に接続される複数の分圧素子と、を具備する過電圧検出回路によって、対象回路へ過電圧が印加されることを検出し、
   前記過電圧検出回路が前記対象回路へ前記過電圧が印加されることを検出すると、前記対象回路への前記過電圧の印加を防止する過電圧保護方法であって、
   前記複数の分圧素子の分圧比は可変である過電圧保護方法。

Images