JP2018121014A - Method for manufacturing insulative circuit board - Google Patents

Method for manufacturing insulative circuit board Download PDF

Info

Publication number
JP2018121014A
JP2018121014A JP2017012992A JP2017012992A JP2018121014A JP 2018121014 A JP2018121014 A JP 2018121014A JP 2017012992 A JP2017012992 A JP 2017012992A JP 2017012992 A JP2017012992 A JP 2017012992A JP 2018121014 A JP2018121014 A JP 2018121014A
Authority
JP
Japan
Prior art keywords
layer
etching
circuit board
circuit
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017012992A
Other languages
Japanese (ja)
Inventor
仁人 西川
Masato Nishikawa
仁人 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2017012992A priority Critical patent/JP2018121014A/en
Publication of JP2018121014A publication Critical patent/JP2018121014A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing an insulative circuit board, by which a Ti-containing layer can be suppressed from running off from a circuit pattern when forming the circuit pattern by etching a circuit layer formed on one face of a ceramic substrate and made of copper or a copper alloy, and an insulative circuit board superior in voltage endurance can be manufactured.SOLUTION: A method for manufacturing an insulative circuit board comprises: a first etching step S22 of etching, by a first etchant, a circuit layer of copper or copper alloy according to a circuit pattern with a Ti-containing layer containing Ti formed at an interface between the circuit layer and a ceramic substrate; and a second etching step S24 of etching, by a second etchant containing hydrogen peroxide, the Ti-containing layer after the first etching step. In the second etching step S24, the second etchant is arranged to fall within a range of over pH7 and not more than pH13; and the content of the hydrogen peroxide in the second etchant is within a range of 1.5 mass% or more and 20 mass% or less.SELECTED DRAWING: Figure 3

Description

この発明は、セラミックス基板と、このセラミックス基板の一方の面に形成され、回路パターンを有する回路層と、を備えた絶縁回路基板の製造方法に関するものである。   The present invention relates to a method for manufacturing an insulated circuit board comprising a ceramic substrate and a circuit layer having a circuit pattern formed on one surface of the ceramic substrate.

パワーモジュール、ＬＥＤモジュール及び熱電モジュールにおいては、絶縁層の一方の面に導電材料からなる回路層を形成した絶縁回路基板に、パワー半導体素子、ＬＥＤ素子及び熱電素子が接合された構造とされている。
また、上述の絶縁回路基板においては、絶縁層の一方の面に導電性の優れた金属板を接合して回路層とし、また、他方の面に放熱性に優れた金属板を接合して金属層を形成した構造のものも提供されている。 The power module, the LED module, and the thermoelectric module have a structure in which a power semiconductor element, an LED element, and a thermoelectric element are bonded to an insulating circuit board in which a circuit layer made of a conductive material is formed on one surface of the insulating layer. .
In the above-described insulated circuit board, a metal plate having excellent conductivity is joined to one surface of the insulating layer to form a circuit layer, and a metal plate having excellent heat dissipation is joined to the other surface to form a metal. A layered structure is also provided.

例えば、特許文献１，２には、セラミックス基板と回路層となる銅板とを、Ｃｕ−Ｐ系ろう材及びＴｉ材を用いて接合した絶縁回路基板が提案されている。
これら特許文献１，２に記載された絶縁回路基板においては、セラミックス基板と銅板との間にＴｉを含むＴｉ含有層が形成されることになる。 For example, Patent Documents 1 and 2 propose an insulated circuit board in which a ceramic substrate and a copper plate serving as a circuit layer are bonded using a Cu—P brazing material and a Ti material.
In the insulated circuit boards described in Patent Documents 1 and 2, a Ti-containing layer containing Ti is formed between the ceramic substrate and the copper plate.

特開２０１５−０４３３９２号公報Japanese Patent Laying-Open No. 2015-043392 特開２０１５−０６５４２３号公報Japanese Patent Laying-Open No. 2015-0654423

ところで、特許文献１，２に示す絶縁回路基板においては、回路層に回路パターンを形成するためにエッチング処理を行うことがある。エッチング処理を行う際に、回路層となる銅板のエッチングに適したエッチング剤を用いた場合には、Ｔｉ含有層を十分にエッチングすることができず、回路パターンの端面（エッチング端面）においてＴｉ含有層が残存して、Ｔｉ含有層が回路パターンからはみ出し、絶縁回路基板の耐電圧特性が悪化するおそれがあった。   By the way, in the insulated circuit board shown in patent documents 1 and 2, an etching process may be performed in order to form a circuit pattern in a circuit layer. When an etching agent suitable for etching a copper plate to be a circuit layer is used when performing the etching process, the Ti-containing layer cannot be etched sufficiently, and Ti is contained at the end face (etch end face) of the circuit pattern. There was a possibility that the layer remained, the Ti-containing layer protruded from the circuit pattern, and the withstand voltage characteristics of the insulated circuit board deteriorated.

この発明は、前述した事情に鑑みてなされたものであって、セラミックス基板の一方の面に形成された銅又は銅合金からなる回路層をエッチングして回路パターンを形成する際において、Ｔｉ含有層が回路パターンからはみ出すことを抑制でき、耐電圧特性に優れた絶縁回路基板を製造することができる絶縁回路基板の製造方法を提供することを目的とする。   The present invention has been made in view of the circumstances described above, and in forming a circuit pattern by etching a circuit layer made of copper or a copper alloy formed on one surface of a ceramic substrate, a Ti-containing layer is provided. It is an object of the present invention to provide an insulating circuit board manufacturing method that can suppress the protrusion of the insulating circuit board from the circuit pattern and can manufacture an insulating circuit board having excellent withstand voltage characteristics.

前述の課題を解決するために、本発明の絶縁回路基板の製造方法は、セラミックス基板と、このセラミックス基板の一方の面に形成され、回路パターンを有する回路層と、を備えた絶縁回路基板の製造方法であって、前記回路層は銅又は銅合金からなり、前記回路層と前記セラミックス基板との界面には、Ｔｉを含有するＴｉ含有層が形成されており、第１エッチング液を用いて前記回路層を前記回路パターン状にエッチングする第１エッチング工程と、第１エッチング工程後に、過酸化水素を含む第２エッチング液を用いて前記Ｔｉ含有層をエッチングする第２エッチング工程と、を有し、前記第２エッチング工程においては、前記第２エッチング液のｐＨを７超え１３以下の範囲内とするともに、前記第２エッチング液における過酸化水素の含有量を１．５質量％以上２０質量％以下の範囲内とすることを特徴としている。   In order to solve the above-described problems, an insulating circuit board manufacturing method according to the present invention includes a ceramic substrate and a circuit layer formed on one surface of the ceramic substrate and having a circuit pattern. In the manufacturing method, the circuit layer is made of copper or a copper alloy, and a Ti-containing layer containing Ti is formed at an interface between the circuit layer and the ceramic substrate, and a first etching solution is used. A first etching step for etching the circuit layer into the circuit pattern; and a second etching step for etching the Ti-containing layer using a second etching solution containing hydrogen peroxide after the first etching step. In the second etching step, the pH of the second etching solution is set in the range of 7 to 13 and the peroxide water in the second etching solution. It is characterized by the content of in the range of 20 mass% or less than 1.5 wt%.

本発明の絶縁回路基板の製造方法によれば、前記回路層が銅又は銅合金からなり、この回路層と前記セラミックス基板の界面にＴｉ含有層が形成されており、第１エッチング液を用いて前記回路層を前記回路パターン状にエッチングする第１エッチング工程と、過酸化水素を含む第２エッチング液を用いて前記Ｔｉ含有層をエッチングする第２エッチング工程と、を有しているので、第１エッチング工程によって銅又は銅合金からなる回路層を回路パターン状にエッチングすることができ、第２エッチング工程によってＴｉ含有層をエッチングすることができる。
そして、第２エッチング工程において使用される第２エッチング液のｐＨを７超え１３以下の範囲内とするともに、前記第２エッチング液における過酸化水素の含有量を１．５質量％以上２０質量％以下の範囲内としていることから、Ｔｉ含有層を良好にエッチングすることができる。
よって、Ｔｉ含有層が回路パターンからはみ出すことを抑制でき、耐電圧特性に優れた絶縁回路基板を製造することができる。 According to the method for manufacturing an insulated circuit board of the present invention, the circuit layer is made of copper or a copper alloy, and a Ti-containing layer is formed at the interface between the circuit layer and the ceramic substrate, and the first etching solution is used. A first etching step for etching the circuit layer into the circuit pattern, and a second etching step for etching the Ti-containing layer using a second etching solution containing hydrogen peroxide. A circuit layer made of copper or a copper alloy can be etched into a circuit pattern by one etching process, and a Ti-containing layer can be etched by a second etching process.
Then, the pH of the second etching solution used in the second etching step is set in the range of 7 to 13 and the content of hydrogen peroxide in the second etching solution is 1.5% by mass to 20% by mass. Since it is within the following range, the Ti-containing layer can be etched well.
Therefore, it can suppress that Ti content layer protrudes from a circuit pattern, and can manufacture the insulated circuit board excellent in the withstand voltage characteristic.

ここで、本発明の絶縁回路基板の製造方法においては、前記第１エッチング工程の前に、前記回路層にレジスト膜を形成するレジスト形成工程を行い、前記第１エッチング工程の後に、前記レジスト膜を除去するレジスト剥離工程を行い、このレジスト剥離工程の後に、前記第２エッチング工程を実施することが好ましい。
第１エッチング工程の前に、回路層の表面にレジスト膜を形成するレジスト形成工程を有する場合には、第１エッチング後に、レジスト膜を除去するレジスト剥離工程を行った後で、第２エッチング工程を実施することにより、第２エッチング液によってＴｉ含有層を安定してエッチングすることが可能となる。 Here, in the method for manufacturing an insulated circuit board according to the present invention, a resist forming step for forming a resist film on the circuit layer is performed before the first etching step, and the resist film is formed after the first etching step. It is preferable to perform a resist stripping step for removing the resist, and to perform the second etching step after the resist stripping step.
In the case of having a resist forming step for forming a resist film on the surface of the circuit layer before the first etching step, after the first etching, after performing a resist stripping step for removing the resist film, the second etching step By carrying out the step, it becomes possible to stably etch the Ti-containing layer with the second etching solution.

また、本発明の絶縁回路基板の製造方法においては、前記第２エッチング液が錯化剤を含むことが好ましい。
この場合、第２エッチング液が錯化剤を含んでいるので、第２エッチング液に溶出した金属イオン（ＴｉイオンやＣｕイオン）を錯体としてトラップすることができる。これにより、過酸化水素の過剰な分解反応を抑制することができ、安定してＴｉ含有層をエッチングすることができる。 Moreover, in the manufacturing method of the insulated circuit board of this invention, it is preferable that a said 2nd etching liquid contains a complexing agent.
In this case, since the second etching solution contains a complexing agent, metal ions (Ti ions and Cu ions) eluted in the second etching solution can be trapped as a complex. Thereby, the excessive decomposition reaction of hydrogen peroxide can be suppressed and the Ti-containing layer can be etched stably.

本発明によれば、セラミックス基板の一方の面に形成された銅又は銅合金からなる回路層をエッチングして回路パターンを形成する際において、Ｔｉ含有層が回路パターンからはみ出すことを抑制でき、耐電圧特性に優れた絶縁回路基板を製造することができる絶縁回路基板の製造方法を提供することが可能となる。   According to the present invention, when a circuit pattern made of copper or a copper alloy formed on one surface of a ceramic substrate is etched to form a circuit pattern, the Ti-containing layer can be prevented from protruding from the circuit pattern. It is possible to provide a method for manufacturing an insulated circuit board capable of producing an insulated circuit board having excellent voltage characteristics.

本発明の実施形態に係る絶縁回路基板の製造方法によって製造された絶縁回路基板を用いたパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the power module using the insulated circuit board manufactured by the manufacturing method of the insulated circuit board which concerns on embodiment of this invention. 図１に示す絶縁回路基板の回路層とセラミックス基板との接合界面における断面の概略説明図である。It is a schematic explanatory drawing of the cross section in the joining interface of the circuit layer and ceramic substrate of an insulated circuit board shown in FIG. 本発明の実施形態に係る絶縁回路基板の製造方法のフロー図である。It is a flowchart of the manufacturing method of the insulated circuit board which concerns on embodiment of this invention. 本発明の実施形態に係る絶縁回路基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the insulated circuit board which concerns on embodiment of this invention.

以下に、本発明の実施形態について添付した図面を参照して説明する。
図１に、本実施形態に係る絶縁回路基板の製造方法によって製造された絶縁回路基板１０を用いたパワーモジュール１を示す。
このパワーモジュール１は、回路層１２及び金属層１３が配設された絶縁回路基板１０と、回路層１２の一方の面（図１において上面）に接合層２を介して接合された半導体素子３と、絶縁回路基板１０の他方側（図１において下側）に接合層３３を介して接合されたヒートシンク３１と、を備えている。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
FIG. 1 shows a power module 1 using an insulating circuit board 10 manufactured by the method for manufacturing an insulating circuit board according to the present embodiment.
The power module 1 includes an insulating circuit board 10 on which a circuit layer 12 and a metal layer 13 are disposed, and a semiconductor element 3 bonded to one surface (the upper surface in FIG. 1) of the circuit layer 12 via a bonding layer 2. And a heat sink 31 bonded to the other side (lower side in FIG. 1) of the insulating circuit board 10 via a bonding layer 33.

絶縁回路基板１０は、図１に示すように、絶縁層となるセラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３と、を備えている。   As shown in FIG. 1, the insulating circuit board 10 includes a ceramic substrate 11 serving as an insulating layer, a circuit layer 12 disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11, and the ceramic substrate 11. And a metal layer 13 disposed on the other surface (the lower surface in FIG. 1).

セラミックス基板１１は、絶縁性の高いＡｌＮ（窒化アルミ）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等のセラミックスで構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。 The ceramic substrate 11 is made of ceramics such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), and Al 2 O 3 (alumina) having high insulating properties. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層１２は、図４に示すように、セラミックス基板１１の一方の面に、導電性を有する銅又は銅合金からなる銅板２２が接合されることにより形成されている。
本実施形態において、回路層１２は、図４に示すように、セラミックス基板１１の一方の面にＣｕ−Ｐ系ろう材２４、Ｔｉ材２５、無酸素銅からなる銅板２２を積層して加熱処理し、セラミックス基板１１に銅板２２を接合することで形成されている。なお、本実施形態では、Ｃｕ−Ｐ系ろう材２４として、Ｃｕ−Ｐ−Ｓｎ−Ｎｉろう材を用いている。
ここで、回路層１２の厚さは０．１ｍｍ以上２．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。 As shown in FIG. 4, the circuit layer 12 is formed by bonding a copper plate 22 made of conductive copper or copper alloy to one surface of the ceramic substrate 11.
In the present embodiment, as shown in FIG. 4, the circuit layer 12 is formed by laminating a Cu—P brazing material 24, a Ti material 25, and a copper plate 22 made of oxygen-free copper on one surface of the ceramic substrate 11. Then, it is formed by bonding a copper plate 22 to the ceramic substrate 11. In this embodiment, a Cu—P—Sn—Ni brazing material is used as the Cu—P brazing material 24.
Here, the thickness of the circuit layer 12 is set within a range of 0.1 mm or more and 2.0 mm or less, and is set to 0.3 mm in the present embodiment.

金属層１３は、図４に示すように、セラミックス基板１１の他方の面に、銅又は銅合金からなる銅板２３が、Ｃｕ−Ｐ系ろう材２４を介して接合されることにより形成されている。本実施形態においては、図４に示すように、金属層１３は、セラミックス基板１１の他方の面にＣｕ−Ｐ系ろう材２４、Ｔｉ材２５、無酸素銅からなる銅板２３を積層して加熱処理し、セラミックス基板１１に銅板２３を接合することで形成されている。なお、本実施形態では、Ｃｕ−Ｐ系ろう材２４として、Ｃｕ−Ｐ−Ｓｎ−Ｎｉろう材を用いている。
ここで、金属層１３の厚さは０．１ｍｍ以上２．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。 As shown in FIG. 4, the metal layer 13 is formed by bonding a copper plate 23 made of copper or a copper alloy to the other surface of the ceramic substrate 11 via a Cu—P brazing material 24. . In this embodiment, as shown in FIG. 4, the metal layer 13 is heated by laminating a Cu—P brazing material 24, a Ti material 25, and a copper plate 23 made of oxygen-free copper on the other surface of the ceramic substrate 11. It is formed by processing and bonding a copper plate 23 to the ceramic substrate 11. In this embodiment, a Cu—P—Sn—Ni brazing material is used as the Cu—P brazing material 24.
Here, the thickness of the metal layer 13 is set within a range of 0.1 mm or more and 2.0 mm or less, and is set to 0.3 mm in the present embodiment.

図２に、セラミックス基板１１と回路層１２（金属層１３）との接合界面の概略説明図を示す。セラミックス基板１１と回路層１２（金属層１３）との接合界面には、セラミックス基板１１側に位置するＣｕ−Ｓｎ層１４と、Ｔｉを含有するＴｉ含有層１５とが積層された構造とされている。   In FIG. 2, the schematic explanatory drawing of the joining interface of the ceramic substrate 11 and the circuit layer 12 (metal layer 13) is shown. At the bonding interface between the ceramic substrate 11 and the circuit layer 12 (metal layer 13), a Cu-Sn layer 14 located on the ceramic substrate 11 side and a Ti-containing layer 15 containing Ti are laminated. Yes.

半導体素子３は、Ｓｉ等の半導体材料で構成されている。この半導体素子３と回路層１２は、接合層２を介して接合されている。
接合層２は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材とされている。 The semiconductor element 3 is made of a semiconductor material such as Si. The semiconductor element 3 and the circuit layer 12 are bonded via the bonding layer 2.
The bonding layer 2 is made of, for example, a Sn—Ag, Sn—In, or Sn—Ag—Cu solder material.

ヒートシンク３１は、前述の絶縁回路基板１０からの熱を放散するためのものである。このヒートシンク３１は、銅又は銅合金で構成されており、本実施形態ではりん脱酸銅で構成されている。このヒートシンク３１には、冷却用の流体が流れるための流路３２が設けられている。なお、本実施形態においては、ヒートシンク３１と金属層１３とが、はんだ材からなる接合層３３を介して接合されている。なお、接合層３３を構成するはんだ材としては、例えばＳｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）を用いることができる。   The heat sink 31 is for dissipating heat from the above-described insulated circuit board 10. The heat sink 31 is made of copper or a copper alloy, and is made of phosphorous deoxidized copper in this embodiment. The heat sink 31 is provided with a flow path 32 through which a cooling fluid flows. In the present embodiment, the heat sink 31 and the metal layer 13 are bonded via a bonding layer 33 made of a solder material. In addition, as a solder material which comprises the joining layer 33, it is using Sn-Ag type, Sn-Cu type, Sn-In type, or Sn-Ag-Cu type solder material (so-called lead-free solder material), for example. it can.

そして、本実施形態である絶縁回路基板１０の回路層１２には、エッチング処理することによって回路パターンが形成されている。ここで、本実施形態においては、回路層１２の回路パターンの配線間距離の最小値が１．０ｍｍとされている。   And the circuit pattern is formed in the circuit layer 12 of the insulated circuit board 10 which is this embodiment by etching. Here, in the present embodiment, the minimum value of the inter-wiring distance of the circuit pattern of the circuit layer 12 is 1.0 mm.

次に、本実施形態である絶縁回路基板１０の製造方法について、図３及び図４を参照して説明する。   Next, the manufacturing method of the insulated circuit board 10 which is this embodiment is demonstrated with reference to FIG.3 and FIG.4.

（銅板接合工程Ｓ０１）
まず、図４に示すように、セラミックス基板１１の一方の面（図４において上面）に、Ｃｕ−Ｐ系ろう材２４、Ｔｉ材２５、及び回路層１２となる銅板２２を順に積層するとともに、セラミックス基板１１の他方の面（図４において下面）に、Ｃｕ−Ｐ系ろう材２４、Ｔｉ材２５、及び金属層１３となる銅板２３を順に積層する。すなわち、セラミックス基板１１と銅板２２及び銅板２３の間において、セラミックス基板１１側にＣｕ−Ｐ系ろう材２４を配置し、銅板２２，２３側にＴｉ材２５を配置している。なお、Ｔｉ材２５と銅板２２、２３との接合面は、予め平滑な面とされている。 (Copper plate joining step S01)
First, as shown in FIG. 4, on one surface of the ceramic substrate 11 (upper surface in FIG. 4), a Cu—P brazing material 24, a Ti material 25, and a copper plate 22 that becomes the circuit layer 12 are sequentially laminated, On the other surface (lower surface in FIG. 4) of the ceramic substrate 11, a Cu—P brazing material 24, a Ti material 25, and a copper plate 23 that becomes the metal layer 13 are sequentially laminated. That is, between the ceramic substrate 11 and the copper plate 22 and the copper plate 23, the Cu-P brazing material 24 is disposed on the ceramic substrate 11 side, and the Ti material 25 is disposed on the copper plates 22 and 23 side. The joint surface between the Ti material 25 and the copper plates 22 and 23 is a smooth surface in advance.

本実施形態においては、Ｃｕ−Ｐ系ろう材２４の組成は、Ｃｕ−６．３ｍａｓｓ％Ｐ−９．３ｍａｓｓ％Ｓｎ−７ｍａｓｓ％Ｎｉとされており、その固相線温度（溶融開始温度）は６００℃とされている。また、本実施形態では、Ｃｕ−Ｐ系ろう材２４として箔材を用い、その厚さは、５μｍ以上１５０μｍ以下の範囲内とされている。   In the present embodiment, the composition of the Cu-P brazing filler metal 24 is Cu-6.3 mass% P-9.3 mass% Sn-7 mass% Ni, and its solidus temperature (melting start temperature) is It is set to 600 degreeC. In the present embodiment, a foil material is used as the Cu—P brazing material 24, and the thickness thereof is in the range of 5 μm to 150 μm.

また、Ｔｉ材２５の厚さは、０．４μｍ以上５μｍ以下の範囲内とされている。ここで、Ｔｉ材２５は、厚さが０．４μｍ以上１μｍ未満の場合には蒸着やスパッタによって成膜することが好ましく、厚さが１μｍ以上５μｍ以下の場合には箔材を用いることが好ましい。なお、Ｔｉ材２５の厚さの下限は０．４μｍ以上とすることが好ましく０．５μｍ以上とすることがさらに好ましい。Ｔｉ材２５の厚さの上限は１.５μｍ以下とすることが好ましく、０．７μｍ以下とすることがさらに好ましい。本実施形態においては、Ｔｉ材２５として、厚さ１μｍ、純度９９．８ｍａｓｓ％のＴｉ箔を用いた。   Further, the thickness of the Ti material 25 is in the range of 0.4 μm to 5 μm. Here, the Ti material 25 is preferably formed by vapor deposition or sputtering when the thickness is 0.4 μm or more and less than 1 μm, and the foil material is preferably used when the thickness is 1 μm or more and 5 μm or less. . The lower limit of the thickness of the Ti material 25 is preferably 0.4 μm or more, and more preferably 0.5 μm or more. The upper limit of the thickness of the Ti material 25 is preferably 1.5 μm or less, and more preferably 0.7 μm or less. In the present embodiment, a Ti foil having a thickness of 1 μm and a purity of 99.8 mass% was used as the Ti material 25.

積層された銅板２２、Ｔｉ材２５、Ｃｕ−Ｐ系ろう材２４、セラミックス基板１１、Ｃｕ−Ｐ系ろう材２４、Ｔｉ材２５、及び銅板２３を、積層方向に加圧（圧力１ｋｇｆ／ｃｍ２以上３５ｋｇｆ／ｃｍ２以下）した状態で、真空加熱炉内に装入して加熱する。ここで、本実施形態では、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内に、加熱温度は５６０℃以上６５０℃以下の範囲内に、加熱時間は３０分以上３６０分以下の範囲に設定している。 The laminated copper plate 22, Ti material 25, Cu—P based brazing material 24, ceramic substrate 11, Cu—P based brazing material 24, Ti material 25, and copper plate 23 are pressed in the laminating direction (pressure 1 kgf / cm 2). In a state of 35 kgf / cm 2 or less), it is charged in a vacuum heating furnace and heated. Here, in this embodiment, the pressure in the vacuum heating furnace is in the range of 10 −6 Pa to 10 −3 Pa, the heating temperature is in the range of 560 ° C. to 650 ° C., and the heating time is 30 minutes or more. The range is set to 360 minutes or less.

これにより、Ｔｉ材２５と銅板２２、２３とが固相拡散接合によって接合されるとともに、Ｃｕ−Ｐ系ろう材２４が溶融して液相を形成し、この液相が凝固することにより、Ｃｕ−Ｐ系ろう材２４を介して、セラミックス基板１１とＴｉ材２５とが接合されることになる。このとき、回路層１２及び金属層１３とセラミックス基板１１との接合界面に、Ｃｕ−Ｓｎ層１４及びＴｉ含有層１５が形成されることになる。
これにより、セラミックス基板１１の一方の面に回路層１２が形成されるとともに、他方の面に金属層１３が形成される。 Thereby, while Ti material 25 and copper plates 22 and 23 are joined by solid phase diffusion joining, Cu-P system brazing material 24 melts and forms a liquid phase, and this liquid phase solidifies, so that Cu The ceramic substrate 11 and the Ti material 25 are joined via the -P brazing material 24. At this time, the Cu—Sn layer 14 and the Ti-containing layer 15 are formed at the bonding interface between the circuit layer 12 and the metal layer 13 and the ceramic substrate 11.
As a result, the circuit layer 12 is formed on one surface of the ceramic substrate 11 and the metal layer 13 is formed on the other surface.

（回路パターン形成工程Ｓ０２）
次に、回路層１２に対してエッチング処理を行い、回路パターンを形成する。 (Circuit pattern forming step S02)
Next, the circuit layer 12 is etched to form a circuit pattern.

本実施形態では、まず、回路層１２の上に回路パターン状にレジスト膜を成膜する（レジスト形成工程Ｓ２１）。   In the present embodiment, first, a resist film is formed in a circuit pattern on the circuit layer 12 (resist formation step S21).

次に、回路層１２の上にレジスト膜を形成した状態で、第１エッチング液５１を用いて銅又は銅合金からなる回路層１２をエッチングする（第１エッチング工程Ｓ２２）。ここで、第１エッチング液５１としては、銅の溶解速度に優れたものを使用することが好ましく、例えば、塩化第二鉄、塩化第二銅、硫酸等を含む溶液を用いることができる。なお、本実施形態では、第１エッチング液５１として、塩化第二鉄（ＦｅＣｌ３）の水溶液を用いている。 Next, in a state where a resist film is formed on the circuit layer 12, the circuit layer 12 made of copper or a copper alloy is etched using the first etching solution 51 (first etching step S22). Here, as the 1st etching liquid 51, it is preferable to use what was excellent in the melt | dissolution rate of copper, for example, the solution containing ferric chloride, cupric chloride, a sulfuric acid, etc. can be used. In the present embodiment, an aqueous solution of ferric chloride (FeCl 3 ) is used as the first etching solution 51.

次に、水洗を行った後、回路層１２上に形成したレジスト膜を除去する（レジスト剥離工程Ｓ２３）。   Next, after washing, the resist film formed on the circuit layer 12 is removed (resist stripping step S23).

そして、レジスト膜を除去した後に、第２エッチング液５２を用いてＴｉ含有層１５をエッチングする（第２エッチング工程Ｓ２４）。
この第２エッチング工程Ｓ２４においては、第２エッチング液５２として過酸化水素を１．５質量％以上２０質量％以下の範囲内で含有する過酸化水素水溶液を使用する。さらに、第２エッチング液５２のｐＨを７超え１３以下（アルカリ性）の範囲内に調整するために、第２エッチング液５２に対してアンモニアや水酸化ナトリウム等のアルカリを添加している。 Then, after removing the resist film, the Ti-containing layer 15 is etched using the second etching solution 52 (second etching step S24).
In the second etching step S24, an aqueous hydrogen peroxide solution containing hydrogen peroxide in the range of 1.5% by mass to 20% by mass is used as the second etching solution 52. Further, an alkali such as ammonia or sodium hydroxide is added to the second etching solution 52 in order to adjust the pH of the second etching solution 52 within the range of 7 to 13 (alkaline).

ここで、第２エッチング液５２における過酸化水素の含有量が１．５質量％未満では、Ｔｉ含有層１５の溶解速度が遅く、Ｔｉ含有層１５のはみ出しを十分に抑制できなくなる。一方、第２エッチング液５２における過酸化水素の含有量が２０質量％を超えると、過酸化水素の分解反応が激しくなり、第２エッチング液５２中の過酸化水素の濃度が急激に低下することにより、Ｔｉ含有層１５の溶解速度を保つことができず、Ｔｉ含有層１５のはみ出しを十分に抑制できなくなる。
以上のことから、本実施形態においては、第２エッチング液５２における過酸化水素の含有量を１．５質量％以上２０質量％以下の範囲内に規定している。
なお、Ｔｉ含有層１５の溶解速度を十分に確保するためには、第２エッチング液５２における過酸化水素の含有量の下限を５質量％以上とすることが好ましく、７質量％以上とすることがさらに好ましい。また、過酸化水素水の激しい分解反応をさらに抑制するためには、第２エッチング液５２における過酸化水素の含有量の上限を１５質量％以下とすることが好ましく、１２質量％以下とすることがさらに好ましい。 Here, when the content of hydrogen peroxide in the second etching solution 52 is less than 1.5 mass%, the dissolution rate of the Ti-containing layer 15 is slow, and the protrusion of the Ti-containing layer 15 cannot be sufficiently suppressed. On the other hand, when the content of hydrogen peroxide in the second etching solution 52 exceeds 20% by mass, the decomposition reaction of hydrogen peroxide becomes violent, and the concentration of hydrogen peroxide in the second etching solution 52 rapidly decreases. Therefore, the dissolution rate of the Ti-containing layer 15 cannot be maintained, and the protrusion of the Ti-containing layer 15 cannot be sufficiently suppressed.
From the above, in the present embodiment, the content of hydrogen peroxide in the second etching solution 52 is regulated within the range of 1.5 mass% or more and 20 mass% or less.
In order to sufficiently secure the dissolution rate of the Ti-containing layer 15, the lower limit of the hydrogen peroxide content in the second etching solution 52 is preferably 5% by mass or more, and 7% by mass or more. Is more preferable. In order to further suppress the violent decomposition reaction of the hydrogen peroxide solution, the upper limit of the hydrogen peroxide content in the second etching solution 52 is preferably 15% by mass or less, and 12% by mass or less. Is more preferable.

また、第２エッチング液５２のｐＨが７以下（すなわち中性〜酸性）では、Ｔｉ含有層１５の溶解速度が遅く、Ｔｉ含有層１５のはみ出しを十分に抑制できなくなるおそれがある。一方、第２エッチング液５２のｐＨが１３を超えると、過酸化水素の分解反応が激しくなり、第２エッチング液５２中の過酸化水素の濃度が急激に低下することにより、Ｔｉ含有層１５の溶解速度を保つことができず、Ｔｉ含有層１５のはみ出しを十分に抑制できなくなる。
以上のことから、本実施形態においては、第２エッチング液５２のｐＨを７超え１３以下の範囲内に規定している。
なお、Ｔｉ含有層１５の溶解速度を十分に確保するためには、第２エッチング液５２のｐＨの下限を７．５以上とすることが好ましく、８以上とすることがさらに好ましい。また、過酸化水素水の激しい分解反応をさらに抑制するためには、第２エッチング液５２のｐＨの上限を１２以下とすることが好ましく、１０以下とすることがさらに好ましい。 Further, when the pH of the second etching solution 52 is 7 or less (that is, neutral to acidic), the dissolution rate of the Ti-containing layer 15 is slow, and the protrusion of the Ti-containing layer 15 may not be sufficiently suppressed. On the other hand, when the pH of the second etching solution 52 exceeds 13, the decomposition reaction of hydrogen peroxide becomes intense, and the concentration of hydrogen peroxide in the second etching solution 52 decreases rapidly, so that the Ti-containing layer 15 The dissolution rate cannot be maintained, and the protrusion of the Ti-containing layer 15 cannot be sufficiently suppressed.
From the above, in the present embodiment, the pH of the second etching solution 52 is regulated within the range of 7 to 13 or less.
In order to sufficiently secure the dissolution rate of the Ti-containing layer 15, the lower limit of the pH of the second etching solution 52 is preferably 7.5 or more, and more preferably 8 or more. In order to further suppress the violent decomposition reaction of the hydrogen peroxide solution, the upper limit of the pH of the second etching solution 52 is preferably 12 or less, and more preferably 10 or less.

また、本実施形態においては、第２エッチング液５２に錯化剤が含まれていることが好ましい。錯化剤を含有することにより、第２エッチング液５２に溶出した金属イオン（ＴｉイオンやＣｕイオン）を錯体としてトラップすることができ、過酸化水素の反応を安定させることが可能となる。ここで、錯化剤としては、例えばリンゴ酸、シュウ酸、酒石酸、クエン酸、コハク酸、ＥＤＴＡ、ＤＴＰＡ、ＰＤＴＡ、ＮＴＡ等を用いることができる。
なお、第２エッチング液５２において錯化剤を含有する場合には、錯化剤の含有量は１質量％以上１０質量％以下の範囲内とすることが好ましい。 In the present embodiment, the second etchant 52 preferably contains a complexing agent. By containing the complexing agent, metal ions (Ti ions and Cu ions) eluted in the second etching solution 52 can be trapped as a complex, and the hydrogen peroxide reaction can be stabilized. Here, as the complexing agent, for example, malic acid, oxalic acid, tartaric acid, citric acid, succinic acid, EDTA, DTPA, PDTA, NTA and the like can be used.
In addition, when the 2nd etching liquid 52 contains a complexing agent, it is preferable to make content of a complexing agent into the range of 1 mass% or more and 10 mass% or less.

以上のような工程により、回路パターンが形成された回路層１２を有する絶縁回路基板１０が製造される。   Through the steps as described above, the insulated circuit board 10 having the circuit layer 12 on which the circuit pattern is formed is manufactured.

（ヒートシンク接合工程Ｓ０３）
次に、絶縁回路基板１０の金属層１３の下面に、はんだ材を介してヒートシンク３１を接合する。 (Heat sink joining step S03)
Next, the heat sink 31 is joined to the lower surface of the metal layer 13 of the insulating circuit board 10 via a solder material.

（半導体素子接合工程Ｓ０４）
次に、絶縁回路基板１０の回路層１２の上面に、はんだ材を介して半導体素子３を接合する。
これにより、図１に示すパワーモジュール１が製造される。 (Semiconductor element bonding step S04)
Next, the semiconductor element 3 is joined to the upper surface of the circuit layer 12 of the insulating circuit board 10 via a solder material.
Thereby, the power module 1 shown in FIG. 1 is manufactured.

以上のような構成とされた本実施形態である絶縁回路基板の製造方法によれば、第１エッチング液５１を用いて銅又は銅合金からなる回路層１２を回路パターン状にエッチングする第１エッチング工程Ｓ２２と、過酸化水素を含む第２エッチング液５２を用いてＴｉ含有層１５をエッチングする第２エッチング工程Ｓ２４と、を備えているので、第１エッチング工程Ｓ２２において形成された回路パターンの端部に残存したＴｉ含有層１５を第２エッチング工程Ｓ２４で除去することができる。   According to the method for manufacturing an insulated circuit board of the present embodiment configured as described above, the first etching is performed in which the circuit layer 12 made of copper or a copper alloy is etched into a circuit pattern using the first etching solution 51. Step S22 and a second etching step S24 that etches the Ti-containing layer 15 using the second etching solution 52 containing hydrogen peroxide. Therefore, the edge of the circuit pattern formed in the first etching step S22 is provided. The Ti-containing layer 15 remaining in the part can be removed in the second etching step S24.

そして、第２エッチング液５２のｐＨが７超え１３以下の範囲内とされており、さらに、第２エッチング液５２における過酸化水素の含有量が１．５質量％以上２０質量以下の範囲内とされているので、Ｔｉ含有層１５を安定して速やかに溶解することができる。
よって、Ｔｉ含有層１５の回路パターンからのはみ出しを抑制することができ、耐電圧特性に優れた絶縁回路基板１０を製造することが可能となる。 The pH of the second etching solution 52 is in the range of more than 7 and 13 or less, and the hydrogen peroxide content in the second etching solution 52 is in the range of 1.5 mass% or more and 20 mass or less. Therefore, the Ti-containing layer 15 can be dissolved stably and quickly.
Therefore, the protrusion of the Ti-containing layer 15 from the circuit pattern can be suppressed, and the insulated circuit board 10 having excellent withstand voltage characteristics can be manufactured.

また、本実施形態である絶縁回路基板の製造方法においては、第２エッチング工程Ｓ２４の前に、回路層１２上に形成されたレジスト膜を除去するレジスト剥離工程Ｓ２３を実施しているので、第２エッチング液５２にレジスト膜の成分が混入することが抑制され、第２エッチング液５２における過酸化水素の過剰な分解反応を抑制することができる。よって、第２エッチング工程Ｓ２４において、Ｔｉ含有層１５を安定してエッチングすることが可能となる。   Further, in the method for manufacturing an insulated circuit board according to the present embodiment, the resist stripping step S23 for removing the resist film formed on the circuit layer 12 is performed before the second etching step S24. It is possible to suppress the components of the resist film from being mixed into the second etching solution 52, and it is possible to suppress an excessive decomposition reaction of hydrogen peroxide in the second etching solution 52. Therefore, the Ti-containing layer 15 can be stably etched in the second etching step S24.

さらに、本実施形態である絶縁回路基板の製造方法においては、第２エッチング液５２が錯化剤を含んでいることから、第２エッチング液５２に溶出した金属イオン（ＴｉイオンやＣｕイオン）を錯体としてトラップすることができ、これらの金属イオンによって過酸化水素の過剰な分解反応が起こることを抑制でき、第２エッチング液５２によってＴｉ含有層１５を安定してエッチングすることができる。   Furthermore, in the method for manufacturing an insulated circuit board according to the present embodiment, since the second etching solution 52 contains a complexing agent, metal ions (Ti ions and Cu ions) eluted in the second etching solution 52 are removed. It can be trapped as a complex, can suppress the excessive decomposition reaction of hydrogen peroxide by these metal ions, and can stably etch the Ti-containing layer 15 by the second etching solution 52.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
本実施形態では、セラミックス基板の他方の面に、銅又は銅合金からなる金属層を形成したもので説明したが、これに限定されることはなく、金属層を形成しなくてもよいし、アルミニウム又はアルミニウム合金等の他の金属からなる金属層を形成してもよい。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
In the present embodiment, the metal layer made of copper or a copper alloy is formed on the other surface of the ceramic substrate. However, the present invention is not limited to this, and the metal layer may not be formed. You may form the metal layer which consists of other metals, such as aluminum or aluminum alloy.

また、上記実施形態では、銅板とセラミックス基板との接合に、Ｃｕ−Ｐ系ろう材の箔材を用いたものを例に挙げて説明したが、これに限定されることはなく、粉末やペーストを用いることもできる。
さらに、上記実施形態ではＣｕ−Ｐ系ろう材として、Ｃｕ−Ｐ−Ｓｎ−Ｎｉろう材を用いるものとして説明したが、その他のＣｕ−Ｐ系ろう材を用いてもよい。 Moreover, in the said embodiment, although what used the foil material of Cu-P type brazing material was mentioned as an example for joining to a copper plate and a ceramic substrate, it is not limited to this, Powder and paste Can also be used.
Furthermore, although the said embodiment demonstrated as what uses a Cu-P-Sn-Ni brazing material as a Cu-P type brazing material, you may use another Cu-P type brazing material.

また、本実施形態では、絶縁回路基板の回路層にパワー半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板にＬＥＤ素子を搭載してＬＥＤモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。   Moreover, although this embodiment demonstrated as a thing which mounts a power semiconductor element in the circuit layer of an insulated circuit board and comprises a power module, it is not limited to this. For example, the LED module may be configured by mounting an LED element on an insulating circuit board, or the thermoelectric module may be configured by mounting a thermoelectric element on a circuit layer of the insulating circuit board.

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
上述の実施形態で説明した手順により、窒化アルミニウム（ＡｌＮ）からなるセラミックス基板（５０ｍｍ×６０ｍｍ×厚さ０．６３５ｍｍ）の一方の面及び他方の面に、無酸素銅の圧延板（４６ｍｍ×５６ｍｍ×厚さ０．３ｍｍ）を上記実施形態に記載した方法で接合し、回路層及び金属層を形成した。 Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.
According to the procedure described in the above embodiment, an oxygen-free copper rolled plate (46 mm × 56 mm) is formed on one surface and the other surface of a ceramic substrate (50 mm × 60 mm × thickness 0.635 mm) made of aluminum nitride (AlN). × Thickness 0.3 mm) was joined by the method described in the above embodiment to form a circuit layer and a metal layer.

そして、本発明例及び比較例においては、上記実施形態に記載したように、塩化第二鉄（ＦｅＣｌ３）水溶液（濃度４２％）からなる第１エッチング液を用いて回路層のエッチング（第１エッチング工程）を行い、その後、表１に示す第２エッチング液を用いてＴｉ含有層のエッチング（第２エッチング工程）を行った。これにより、回路層に、配線間距離が１ｍｍの回路パターンを形成した。
なお、第２エッチング液のｐＨは東亜ディーケーケー社製ＨＭ−２５Ｒを用いて測定した。
従来例においては、塩化第二鉄（ＦｅＣｌ３）水溶液（濃度４２％）からなるエッチング液によって回路層及びＴｉ含有層のエッチングを行い、回路層に、配線間距離が１ｍｍの回路パターンを形成した。 In the present invention example and the comparative example, as described in the above embodiment, the circuit layer is etched using the first etching solution made of a ferric chloride (FeCl 3 ) aqueous solution (concentration: 42%) (first). Etching step) was performed, and then the Ti-containing layer was etched using the second etching solution shown in Table 1 (second etching step). As a result, a circuit pattern having a distance between wirings of 1 mm was formed on the circuit layer.
The pH of the second etching solution was measured using HM-25R manufactured by Toa DKK Corporation.
In the conventional example, the circuit layer and the Ti-containing layer were etched with an etching solution made of a ferric chloride (FeCl 3 ) aqueous solution (concentration 42%), and a circuit pattern with a distance between wirings of 1 mm was formed in the circuit layer. .

そして、得られた絶縁回路基板について、以下のようにして耐電特性を評価した。
耐電圧試験機（菊水電子工業株式会社製ＴＯＳ５０５０）を用いて、カットオフ値を０．５ｍＡに設定した。配線間距離が１ｍｍの回路パターンに電極を当て電圧を印加した。印加電圧を徐々に上げていき、カットオフ値以上の電流が流れた電圧を耐電圧値とした。この耐電圧値が１ｋＶ以上のものを「○」、１ｋＶ未満のものを「×」と評価した。評価結果を表１に示す。 And about the obtained insulated circuit board, the electrical strength characteristic was evaluated as follows.
The cut-off value was set to 0.5 mA using a withstand voltage tester (TOS5050 manufactured by Kikusui Electronics Co., Ltd.). A voltage was applied by applying electrodes to a circuit pattern having a distance between wirings of 1 mm. The applied voltage was gradually increased, and the voltage at which a current exceeding the cut-off value flowed was taken as the withstand voltage value. Those having a withstand voltage value of 1 kV or more were evaluated as “◯”, and those having a withstand voltage value of less than 1 kV were evaluated as “x”. The evaluation results are shown in Table 1.

Figure 2018121014
Figure 2018121014

第２エッチング液のｐＨが７未満とされた比較例１、第２エッチング液の過酸化水素の含有量が１．５質量％未満とされた比較例２、第２エッチング液のｐＨが１３を超えた比較例３、第２エッチング液の過酸化水素の含有量が２０質量％を超えた比較例４、第２エッチング液によるエッチングを実施しなかった従来例においては、耐電圧評価が「×」となった。回路パターンの端部に残存するＴｉ含有層を除去できず、Ｔｉ含有層が回路パターンからはみ出し、耐電圧が低下したと推測される。   Comparative Example 1 in which the pH of the second etching solution was less than 7, Comparative Example 2 in which the content of hydrogen peroxide in the second etching solution was less than 1.5% by mass, and the pH of the second etching solution was 13. In Comparative Example 3 in which the content of hydrogen peroxide in the second etching solution exceeded 20% by mass, and in the conventional example in which etching with the second etching solution was not performed, the withstand voltage evaluation was “× " It is presumed that the Ti-containing layer remaining at the end of the circuit pattern could not be removed, the Ti-containing layer protruded from the circuit pattern, and the withstand voltage decreased.

これに対して、第２エッチング液のｐＨを７超え１３以下の範囲内、第２エッチング液における過酸化水素の含有量を１．５質量％以上２０質量％以下の範囲内とした本発明例１−６においては、耐電圧評価が「○」となった。回路パターンの端部に残存するＴｉ含有層を除去でき、Ｔｉ含有層の回路パターンからのはみ出しを抑制できたためと推測される。   On the other hand, the example of the present invention in which the pH of the second etching solution is in the range of 7 to 13 and the hydrogen peroxide content in the second etching solution is in the range of 1.5% by mass to 20% by mass. In 1-6, the withstand voltage evaluation was “◯”. It is presumed that the Ti-containing layer remaining at the end of the circuit pattern could be removed and the protrusion of the Ti-containing layer from the circuit pattern could be suppressed.

以上のことから、本発明例によれば、セラミックス基板の一方の面に形成された銅又は銅合金からなる回路層をエッチングして回路パターンを形成する際において、Ｔｉ含有層が回路パターンからはみ出すことを抑制でき、耐電圧特性に優れた絶縁回路基板を製造できることが確認された。   From the above, according to the present invention example, when the circuit pattern made of copper or copper alloy formed on one surface of the ceramic substrate is etched to form the circuit pattern, the Ti-containing layer protrudes from the circuit pattern. It was confirmed that an insulated circuit board excellent in withstand voltage characteristics can be manufactured.

１０ 絶縁回路基板
１１ セラミックス基板
１２ 回路層
１５ Ｔｉ含有層
５１ 第１エッチング液
５２ 第２エッチング液 DESCRIPTION OF SYMBOLS 10 Insulated circuit board 11 Ceramic substrate 12 Circuit layer 15 Ti containing layer 51 1st etching liquid 52 2nd etching liquid

Claims (3)

セラミックス基板と、このセラミックス基板の一方の面に形成され、回路パターンを有する回路層と、を備えた絶縁回路基板の製造方法であって、
前記回路層は銅又は銅合金からなり、前記回路層と前記セラミックス基板との界面には、Ｔｉを含有するＴｉ含有層が形成されており、
第１エッチング液を用いて前記回路層を前記回路パターン状にエッチングする第１エッチング工程と、
第１エッチング工程後に、過酸化水素を含む第２エッチング液を用いて前記Ｔｉ含有層をエッチングする第２エッチング工程と、を有し、
前記第２エッチング工程においては、前記第２エッチング液のｐＨを７超え１３以下の範囲内とするともに、前記第２エッチング液における過酸化水素の含有量を１．５質量％以上２０質量％以下の範囲内とすることを特徴とする絶縁回路基板の製造方法。 A method of manufacturing an insulated circuit board comprising a ceramic substrate and a circuit layer having a circuit pattern formed on one surface of the ceramic substrate,
The circuit layer is made of copper or a copper alloy, and a Ti-containing layer containing Ti is formed at the interface between the circuit layer and the ceramic substrate,
A first etching step of etching the circuit layer into the circuit pattern using a first etching solution;
And a second etching step of etching the Ti-containing layer using a second etching solution containing hydrogen peroxide after the first etching step,
In the second etching step, the pH of the second etching solution is set in the range of 7 to 13 and the hydrogen peroxide content in the second etching solution is 1.5% by mass to 20% by mass. A method for manufacturing an insulated circuit board, characterized in that it falls within a range of 前記第１エッチング工程の前に、前記回路層にレジスト膜を形成するレジスト形成工程を行い、前記第１エッチング工程の後に、前記レジスト膜を除去するレジスト剥離工程を行い、このレジスト剥離工程の後に、前記第２エッチング工程を実施することを特徴とする請求項１に記載の絶縁回路基板の製造方法。   Before the first etching step, a resist forming step for forming a resist film on the circuit layer is performed, and after the first etching step, a resist stripping step for removing the resist film is performed, and after the resist stripping step, The method for manufacturing an insulated circuit board according to claim 1, wherein the second etching step is performed. 前記第２エッチング液が錯化剤を含むことを特徴とする請求項１又は請求項２に記載の絶縁回路基板の製造方法。   The method for manufacturing an insulated circuit board according to claim 1, wherein the second etching solution contains a complexing agent.
JP2017012992A 2017-01-27 2017-01-27 Method for manufacturing insulative circuit board Pending JP2018121014A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017012992A JP2018121014A (en) 2017-01-27 2017-01-27 Method for manufacturing insulative circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017012992A JP2018121014A (en) 2017-01-27 2017-01-27 Method for manufacturing insulative circuit board

Publications (1)

Publication Number Publication Date
JP2018121014A true JP2018121014A (en) 2018-08-02

Family

ID=63045376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017012992A Pending JP2018121014A (en) 2017-01-27 2017-01-27 Method for manufacturing insulative circuit board

Country Status (1)

Country Link
JP (1) JP2018121014A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154866A (en) * 1996-11-21 1998-06-09 Sumitomo Kinzoku Electro Device:Kk Production of ceramic circuit board
JP2002155382A (en) * 2000-09-05 2002-05-31 Wako Pure Chem Ind Ltd Etchant for ti-base film and etching method
JP2005035874A (en) * 2003-03-27 2005-02-10 Dowa Mining Co Ltd Method for producing metal/ceramic bonding substrate
JP2008262945A (en) * 2007-04-10 2008-10-30 Sumitomo Metal Mining Co Ltd Manufacturing method of printed wiring board
JP2015043392A (en) * 2013-08-26 2015-03-05 三菱マテリアル株式会社 Junction body and power module substrate
JP2015065423A (en) * 2013-08-26 2015-04-09 三菱マテリアル株式会社 Joined body and substrate for power module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154866A (en) * 1996-11-21 1998-06-09 Sumitomo Kinzoku Electro Device:Kk Production of ceramic circuit board
JP2002155382A (en) * 2000-09-05 2002-05-31 Wako Pure Chem Ind Ltd Etchant for ti-base film and etching method
JP2005035874A (en) * 2003-03-27 2005-02-10 Dowa Mining Co Ltd Method for producing metal/ceramic bonding substrate
JP2008262945A (en) * 2007-04-10 2008-10-30 Sumitomo Metal Mining Co Ltd Manufacturing method of printed wiring board
JP2015043392A (en) * 2013-08-26 2015-03-05 三菱マテリアル株式会社 Junction body and power module substrate
JP2015065423A (en) * 2013-08-26 2015-04-09 三菱マテリアル株式会社 Joined body and substrate for power module

Similar Documents

Publication Publication Date Title
KR102387227B1 (en) Method for producing metal/ceramic circuit board
JP4168114B2 (en) Metal-ceramic joint
TWI713746B (en) Power module substrate
JP4811756B2 (en) Method for manufacturing metal-ceramic bonding circuit board
JP4037425B2 (en) Ceramic circuit board and power control component using the same.
JP5874827B2 (en) Joining material
JP5741971B2 (en) Method for manufacturing metal-ceramic bonding circuit board
JP3648189B2 (en) Metal-ceramic circuit board
JP4846455B2 (en) A method for manufacturing a nitride ceramic circuit board.
WO2016056203A1 (en) Metal-ceramic circuit board and method of manufacturing same
JP5031677B2 (en) Manufacturing method of bonded structure
JP2003060111A (en) Method for manufacturing ceramic circuit board
JP2018006743A (en) Method for manufacturing insulative circuit board, insulative circuit board, and thermoelectric conversion module
JP2018121014A (en) Method for manufacturing insulative circuit board
JP2008042071A (en) Electroless plating method
JP5643959B2 (en) Method for manufacturing metal-ceramic bonding circuit board
JP6621353B2 (en) Heat resistant ceramic circuit board
JP2007109995A (en) Method of mounting circuit board
JP5748019B1 (en) Pin terminals and terminal materials
JP6307386B2 (en) Ceramic circuit board
JP6264129B2 (en) Power module substrate and manufacturing method thereof
JP7334438B2 (en) Insulated circuit board manufacturing method and its insulated circuit board
JP7208439B2 (en) Ceramic circuit board, electronic device, metal member, and method for manufacturing ceramic circuit board
JP7543805B2 (en) Manufacturing method for insulating circuit board
JP2016052687A (en) Solder adhesion body

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210216