JP2018120888A

JP2018120888A - 半導体装置及び基板

Info

Publication number: JP2018120888A
Application number: JP2017009415A
Authority: JP
Inventors: 喜則渡辺; Yoshinori Watanabe
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2017-01-23
Filing date: 2017-01-23
Publication date: 2018-08-02

Abstract

【課題】複数の半導体装置を接続する際に効率的に配線を行うことを可能にする。【解決手段】一実施形態における半導体装置は、平面視において矩形状をなす半導体装置であって、半導体装置の一の辺に配置される受信回路と、一の辺において受信回路と並置される送信回路とを備え、受信回路は一の辺と平行な第１方向に配列された複数の入力端子を有し、送信回路は第１方向に配列された複数の出力端子を有し、複数の入力端子の並び順と複数の出力端子の並び順は同じであることを特徴とする。【選択図】図２

Description

本発明は、半導体装置及び基板に関する。

近年、半導体装置であるＬＳＩ（Large Scale Integrated-circuit）の性能が飛躍的に向上している。トランジスタのゲート長は０．１μｍ以下となり、回路を駆動するためのクロック周波数はＧＨｚオーダーになっている。また更なる性能向上のため、複数のＬＳＩを並列、或いは直列に接続する技術も実用化されている。

特許文献１には、直列に接続された複数のＬＳＩにより画像処理を分散して行う技術が開示されている。ＬＳＩ間の通信は、各ＬＳＩ内に内蔵された受信回路と送信回路を介して行われ、受信回路は前段のＬＳＩからデータを受信し、送信回路は後段のＬＳＩにデータを送信する。

特開２０１４−２１６６６８号公報

しかしながら、特許文献１に開示された直列接続によるＬＳＩ間通信では、１つのＬＳＩ内の受信回路と送信回路がそれぞれ異なるＬＳＩに接続される。そのため、受信回路と送信回路がＬＳＩ内で離れた位置に配置され、ＬＳＩ内の配線が冗長になる場合がある。高速なＬＳＩ間通信を行うためには、基板上において複数のＬＳＩ間の配線の長さを抑制する必要がある。

本発明は、上述の問題に鑑み、複数の半導体装置を接続する際に効率的に配線を行うことが可能な半導体装置、基板および実装方法を提供することを目的とする。

本発明の一実施形態における半導体装置は、平面視において矩形状をなす半導体装置であって、前記半導体装置の一の辺に配置される受信回路と、前記辺において前記受信回路と並置される送信回路とを備え、前記受信回路は前記辺と平行な第１方向に配列された複数の入力端子を有し、前記送信回路は前記第１方向に配列された複数の出力端子を有し、前記複数の入力端子の並び順と前記複数の出力端子の並び順は同じであることを特徴とする。

本発明によれば、複数の半導体装置を接続する際に効率的に配線を行うことが可能な半導体装置及び基板が提供される。

第１実施形態における半導体装置の平面図である。第１実施形態における基板および半導体装置の平面図である。図３のＡ−Ａ’線による断面図である。図３のＢ−Ｂ’線による断面図である。第１実施形態における半導体装置の反転を説明するための図である。第２実施形態における半導体装置の平面図である。第２実施形態における基板および半導体装置の平面図である。

以下、添付の図面を用いて本発明を実施するための形態を説明する。なお、以下に説明する実施の形態は、本発明の実施手段としての一例であり、本発明が適用される装置の構成、各種条件によって適宜修正または変更されても良い。

［第１実施形態］
図１は、本実施形態における半導体装置２００の平面図である。半導体装置２００は、例えば画像処理用のＬＳＩであり、デジタルカメラ、デジタルビデオカメラ、カメラヘッド、携帯端末、監視カメラ、車載カメラなどの撮像装置に組み込まれ得る。図１に示すように、半導体装置２００は平面視において矩形状をなしている。半導体装置２００の一の辺２００ａが延びる方向をＹ方向とし、Ｙ方向に直交する方向をＸ方向とする。
半導体装置２００は、受信回路２０１、送信回路２０２、画像処理回路２０３、内部配線Ｂ２００を備えている。受信回路２０１と送信回路２０２は、高速差動シリアル信号により半導体装置間で通信を行うためのインターフェース回路である。受信回路２０１は、入力端子２０４ｐ、２０４ｎ、２０５ｐ、２０５ｎを有し、送信回路２０２は出力端子２０６ｐ、２０６ｎ、２０７ｐ、２０７ｎを有している。

受信回路２０１において、入力端子２０４ｐ、２０４ｎの対は第１レーンの差動信号を受信するために用いられ、入力端子２０５ｐ、２０５ｎの対は第２レーンの差動信号を受信するために用いられる。入力端子２０４ｐ、２０５ｐは、それぞれ第１、第２レーンの正極信号を入力する正極端子として用いられ、入力端子２０４ｎ、２０５ｎは、それぞれ第１、第２レーンの負極信号を入力する負極端子として用いられる。

同様に、送信回路２０２において、出力端子２０６ｐ、２０６ｎの対は第１レーンの差動信号を送信するために用いられ、出力端子２０７ｐ、２０７ｎの対は第２レーンの差動信号を送信するために用いられる。出力端子２０６ｐ、２０７ｐは、それぞれ第１、第２レーンの正極信号を出力する正極端子として用いられ、出力端子２０６ｎ、２０７ｎは、それぞれ第１、第２レーンの負極信号を出力する負極端子として用いられる。

受信回路２０１と送信回路２０２は、辺２００ａに沿って並置される。受信回路２０１と送信回路２０２の配置は、辺２００ａの所定位置（例えば中央）で辺２００ａと直交する線に対して対称である。入力端子２０４ｐ、２０４ｎ、２０５ｐ、２０５ｎと、出力端子２０６ｐ、２０６ｎ、２０７ｐ、２０７ｎは、辺２００ａに沿って１列に配列される。入力端子２０４ｐ、２０４ｎ、２０５ｐ、２０５ｎのピッチと、出力端子２０６ｐ、２０６ｎ、２０７ｐ、２０７ｎのピッチは同じである。

画像処理回路２０３は、入力された画像データに対して、デモザイク処理、ホワイトバランス調整、ガンマ補正、輪郭強調、階調変換、ノイズリダクション、圧縮などの画像処理を行うことが可能である。受信回路２０１により受信された画像データは、半導体装置２００の配線層に形成された内部配線Ｂ２００により、画像処理回路２０３を介して送信回路２０２に伝送される。受信回路２０１と送信回路２０２は近接しているため、内部配線Ｂ２００の長さを最小限にすることができる。

ここで、受信回路２０１の入力端子と送信回路２０２の出力端子は、同様の端子配列を有している。受信回路２０１と送信回路２０２の両方において、第１レーン、第２レーンの順で各レーンに対応する端子対がＹ方向に配列されている。さらに、各レーン内の正極端子と負極端子の並び順も受信回路２０１と送信回路２０２において同じである。例えば、第１レーンについては、入力端子２０４ｐ、２０４ｎと出力端子２０６ｐ、２０６ｎのように、受信回路２０１と送信回路２０２の両方において、Ｙ方向に対して正極、負極の順で端子が配列されている。このような端子配列により、プリント基板３００上に複数の半導体装置２００を実装し、半導体装置２００間で受信回路２０１と送信回路２０２を接続する際に、各レーンの正極端子と負極端子の配線の交差を回避することができる。

図２は、本実施形態におけるプリント基板３００および半導体装置２００の平面図である。プリント基板３００は、絶縁体からなる基板、基板の表面または内層に形成される配線、多層の配線同士を接続するスルーホールなどを備えている。プリント基板３００は多層基板、ビルドアップ基板など、その種類を問わない。

プリント基板３００には、撮像センサ１００と、複数の半導体装置２００、３０１、３０４、３０７が実装されている。撮像センサ１００は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ、ＣＣＤ（Charge Coupled Device）イメージセンサである。撮像センサ１００は、光電変換素子、カラーフィルタ、マイクロレンズを備え、不図示の光学系からの入射光に基づく画像信号を生成する。撮像センサ１００は、さらにＡ／Ｄ（Analog/Digital）変換回路を備え、アナログの画像信号をデジタルの画像データに変換する。

半導体装置３０１、３０４、３０７は、半導体装置２００と同様の構成を有し、受信回路および送信回路から構成される外部インターフェース回路と、不図示の画像処理回路を備えている。半導体装置３０１、３０４、３０７の受信回路３０２、３０５、３０８は、受信回路２０１の入力端子２０４ｐ、２０４ｎ、２０５ｐ、２０５ｎと同様に配列された入力端子を有している。また、半導体装置３０１、３０４、３０７の送信回路３０３、３０６、３０９は、送信回路２０２の出力端子２０６ｐ、２０６ｎ、２０７ｐ、２０７ｎと同様に配列された出力端子を有している。これらの半導体装置２００、３０１、３０４、３０７は、各半導体装置の外部インターフェース回路を介してカスケード接続されている。初段の半導体装置２００は、撮像センサ１００に接続されている。

カスケード接続された半導体装置２００、３０１、３０４、３０７は、撮像センサ１００からの画像データを協働して処理することが可能である。例えば、１フレームの画像データを複数の領域に分割し、各領域に対応する画像データを半導体装置の何れかに割り当てることによって、処理負荷を分散することができる。或いは、フレーム毎に画像データを各半導体装置に順次割り当て、各半導体装置が割り当てられたフレームに対して画像処理を行っても良い。また、各半導体装置はプログラム可能な論理ブロックを備え、異なる画像処理機能を有するように構成されても良い。

続いて、撮像センサ１００で取得された画像データの流れを説明する。まず、半導体装置２００は、受信回路２０１を介して撮像センサ１００から画像データを受信する。半導体装置２００は、画像データの一部を画像処理するとともに、画像データの残り、すなわち未処理の画像データを、送信回路２０２を介して半導体装置３０１に送信する。半導体装置３０１は、受信回路３０２を介して半導体装置２００から画像データを受信する。半導体装置３０１は、未処理の画像データの一部を画像処理するとともに、未処理の画像データを送信回路３０３を介して半導体装置３０４に送信する。

同様に、半導体装置３０４は、受信回路３０５を介して半導体装置３０１から画像データを受信する。半導体装置３０４は、未処理の画像データの一部を画像処理するとともに、未処理の画像データを送信回路３０６を介して半導体装置３０７に送信する。半導体装置３０７は、受信回路３０８を介して半導体装置３０４から画像データを受信し、未処理の画像データを画像処理する。半導体装置２００、３０１、３０４は、自身が画像処理を行った処理済みの画像データを後段の半導体装置に送信し、最終段の半導体装置３０７は、各半導体装置で画像処理された画像データを不図示の外部ストレージに送信する。半導体装置３０７の送信回路３０９は、例えばインターフェース変換ＬＳＩを介して、画像データを外部ストレージに記録することが可能である。

半導体装置間において、画像データは第１レーンの差動信号と第２レーンの差動信号により伝送される。例えば、画像データは画素ブロック単位またはフレーム単位で分割され、第１レーンと第２レーンに分散して伝送される。各レーンは独立に使用することができ、伝送するデータ量に応じて使用するレーン数を切り替えても良い。

次に、各半導体装置のプリント基板３００への実装方法を説明する。カスケード接続する半導体装置２００、３０１、３０４、３０７は、プリント基板３００の表面と裏面において交互に実装される。例えば、奇数段の半導体装置２００、３０４はプリント基板３００の表面に実装され、偶数段の半導体装置３０１、３０７はプリント基板３００の裏面に実装される。なお、撮像センサ１００が実装される面をプリント基板３００の表面とする。

半導体装置３０１、３０７は、プリント基板３００に実装される際に、行方向の回転軸に対して１８０度回転される。すなわち、平面視において、半導体装置３０１、３０７は、半導体装置２００、３０４に対して反転して実装される。半導体装置３０１、３０７の反転を模式的に図５に示す。上述のように半導体装置３０１、３０７は、半導体装置２００と同様に構成されており、受信回路と送信回路の配置および端子配列は半導体装置２００、３０１、３０７で共通しているため、図５では半導体装置２００を例とする。

図５（ａ）は、反転前の半導体装置２００の平面図であり、図５（ｂ）は、反転後の半導体装置２００の平面図である。回転軸Ｙ２００は、受信回路２０１と送信回路２０２が配置された辺２００ａに平行な軸である。半導体装置２００は、回転軸Ｙ２００に対して１８０度回転される。なお、図５（ａ）において、回転軸Ｙ２００は半導体装置２００を二等分するように示されているが、これに限定されるものではない。半導体装置２００の反転時に、入力端子２０４ｐ、２０４ｎ、２０５ｐ、２０５ｎと出力端子２０６ｐ、２０６ｎ、２０７ｐ、２０７ｎの並び順がＹ方向で変化せず、これら入力端子と出力端子の半導体装置２００内の位置がＸ方向で入れ替わるものであれば良い。

さらに、図２に示したように、カスケード接続される半導体装置２００、３０１、３０４、３０７は、平面視において千鳥状に実装される。例えば、平面視において１段目の半導体装置２００の送信回路２０２と２段目の半導体装置３０１の受信回路３０２が対向するように、２段目の半導体装置３０１は１段目の半導体装置２００からＹ方向にずらして実装される。同様に、平面視において２段目の半導体装置３０１の送信回路３０３と３段目の半導体装置３０４の受信回路３０５が対向するように、３段目の半導体装置３０４は２段目の半導体装置３０１からＹ方向にずらして実装される。４段目の半導体装置３０７も同様に、３段目の半導体装置３０４からＹ方向にずらして実装される。半導体装置間のＹ方向のずらし量は一定である。

より詳細には、半導体装置２００と半導体装置３０４の配置の中間を仮想線Ａ−Ａ’とすると、半導体装置３０１のＸ方向を向く中心軸が仮想線Ａ−Ａ’に一致するように、半導体装置３０１はプリント基板３００の裏面に実装される。同様に、半導体装置３０１と半導体装置３０７の配置の中間を仮想線Ｂ−Ｂ’とすると、半導体装置３０４のＸ方向を向く中心軸が仮想線Ｂ−Ｂ’に一致するように、半導体装置３０４はプリント基板３００の裏面に実装される。すなわち、平面視において、半導体装置２００、３０４の配置は仮想線Ａ−Ａ’に対して線対称であり、半導体装置３０１、３０７の配置は仮想線Ｂ−Ｂ’に対して線対称である。

このように複数の半導体装置２００、３０１、３０４、３０７をプリント基板３００に実装することにより、半導体装置間で差動信号を伝搬する配線の長さを等しくすることが容易となる。例えば、図２における半導体装置２００の送信回路２０２と半導体装置３０１の受信回路３０２と間の差動信号の配線について考えてみる。送信回路２０２と受信回路３０２の第１レーンに対応する正極端子と負極端子を接続すると、プリント基板３００上において第１レーンの正極配線Ｐ３００と負極配線Ｐ３０１を隣接して平行にパタン配線することができる。これにより、第１レーンの正極配線Ｐ３００と負極配線Ｐ３０１の長さを等しくすることが容易になる。また、送信回路２０２と受信回路３０２の第２レーンに対応する正極端子と負極端子を接続すると、プリント基板３００上において第２レーンの正極配線Ｐ３０２と負極配線Ｐ３０３を隣接して平行にパタン配線することができる。これにより、第２レーンの正極配線Ｐ３０２と負極配線Ｐ３０３の長さを等しくすることが容易になる。

同様に、半導体装置３０１の送信回路３０３と半導体装置３０４の受信回路３０５と間の差動信号の配線について考えてみる。送信回路３０３と受信回路３０５の各レーンで対応する正極端子と負極端子を接続すると、第１レーンの正極配線Ｐ３０４と負極配線Ｐ３０５、第２レーンの正極配線Ｐ３０６と負極配線Ｐ３０７をそれぞれ隣接して平行にパタン配線することができる。これにより、第１レーンの正極配線Ｐ３０４と負極配線Ｐ３０５の長さを等しくすること、および第２レーンの正極配線Ｐ３０６と負極配線Ｐ３０７の長さを等しくすることが容易になる。平面視における配線群Ｐ３００〜Ｐ３０３と配線群Ｐ３０４〜Ｐ３０７の配置は仮想線Ａ−Ａ’に対して線対称である。また、配線群Ｐ３０４〜Ｐ３０７と、送信回路３０６と受信回路３０８間の配線群の配置は仮想線Ｂ−Ｂ’に対して線対称である。

図３は、図２の仮想線Ａ−Ａ’による断面図であり、プリント基板３００の断面、半導体装置２００の側面、および半導体装置３０１の断面を模式的に示している。送信回路２０２の出力端子２０７ｎは、半田ボール４０１によりプリント基板３００の表面に接続されている。また、受信回路３０２の入力端子３１１ｎは、半田ボール４０２によりプリント基板３００の裏面に接続されている。負極配線Ｐ３０３は、プリント基板３００の表面に形成されており、プリント基板３００を貫通するスルーホールを介して出力端子２０７ｎと入力端子３１１ｎを接続する。送信回路２０２の出力端子と受信回路３０２の入力端子を接続する他の配線Ｐ３００〜Ｐ３０２も、配線Ｐ３０３と同様にプリント基板３００の表面に形成されている。

図４は、図２の仮想線Ｂ−Ｂ’による断面図であり、プリント基板３００の断面、半導体装置３０１の断面、および半導体装置３０４の側面を模式的に示している。送信回路３０３の出力端子３１２ｎは、半田ボール４０３によりプリント基板３００の裏面に接続されている。また、受信回路３０５の入力端子３１３ｎは、半田ボール４０４によりプリント基板３００の表面に接続されている。負極配線Ｐ３０７は、プリント基板３００の裏面に形成されており、プリント基板３００を貫通するスルーホールを介して出力端子３１２ｎと入力端子３１３ｎを接続する。送信回路３０３の出力端子と受信回路３０５の入力端子を接続する他の配線Ｐ３０４〜Ｐ３０６も、配線Ｐ３０７と同様にプリント基板３００の裏面に形成されている。なお、配線群Ｐ３０４〜Ｐ３０７が形成される面は、配線群Ｐ３００〜Ｐ３０３が形成される面と反対の面であれば良い。例えば、配線群Ｐ３００〜Ｐ３０３がプリント基板３００の裏面に形成される場合、配線群Ｐ３０４〜Ｐ３０７はプリント基板３００の表面に形成される。

本実施形態によれば、半導体装置間で通信を行うための受信回路２０１と送信回路２０２を半導体装置２００の辺２００ａに並べて配置することで、受信回路２０１と送信回路２０２を接続する内部配線Ｂ２００の長さを低減することができる。また、受信回路２０１の入力端子２０４ｐ、２０４ｎ、２０５ｐ、２０５ｎと送信回路２０２の出力端子２０６ｐ、２０６ｎ、２０７ｐ、２０７ｎは、辺２００ａにおいて同じ並び順で配列される。即ち、受信回路２０１においては、図１の上側から第１レーンの正極端子→第１レーンの負極端子→第２レーンの正極端子→第２レーンの負極端子の順に配置される。また、送信回路２０２においても、受信回路２０１と同じく、第１レーンの正極端子→第１レーンの負極端子→第２レーンの正極端子→第２レーンの負極端子の順に配置される。さらに、複数の半導体装置２００をプリント基板３００に実装する際には、各半導体装置をプリント基板３００の表面と裏面において交互に、かつ辺２００ａに沿ってずらしながら実装する。ここでプリント基板３００の裏面に実装される半導体装置２００は、プリント基板３００の表面に実装される半導体装置２００に対して、辺２００ａの方向を軸として反転される。これにより、半導体装置間を接続する配線群Ｐ３００〜Ｐ３０３、Ｐ３０４〜Ｐ３０９の長さを等しくすることが容易になる。さらに、各レーンの端子対についても、辺２００ａと平行な方向に同じ極性順で配置することで、差動信号の正極配線と負極配線の長さを等しくすることが容易になる。

仮に受信回路と送信回路を半導体装置の対向する２辺に離して配置してしまうと、半導体装置内において冗長な配線、リピータ用のバッファなどが必要になり、半導体装置の回路レイアウトの制約、消費電力の増加などの弊害が生じ得る。さらに、カスケード接続した場合には複数の半導体装置の全体長が一方向に延びてしまうため、プリント基板のサイズを大きくする必要が生じ得る。これに対し、本実施形態によれば、半導体装置内の冗長な配線、回路を削減し、消費電力を抑制することができる。さらに、半導体装置をプリント基板に実装する際に、カスケード接続される複数の半導体装置の全体長を低減し、基板レイアウトの自由度を向上させることが可能である。

［第２実施形態］
本実施形態の半導体装置２００は、受信回路２０１と送信回路２０２の端子が千鳥状に配列されている点で第１実施形態の半導体装置と異なっている。本実施形態の半導体装置２００に係る他の構成およびプリント基板３００上の実装方法は、第１実施形態の半導体装置と同様であるため、第１実施形態と異なる点を中心に説明する。

図６は、本実施形態における半導体装置２００の平面図である。受信回路２０１は、入力端子７００ｐ、７００ｎ、７０１ｐ、７０１ｎを有し、送信回路２０２は出力端子７０２ｐ、７０２ｎ、７０３ｐ、７０３ｎを有している。

受信回路２０１において、入力端子７００ｐ、７００ｎの対は第１レーンの差動信号を受信するために用いられ、入力端子７０１ｐ、７０１ｎの対は第２レーンの差動信号を受信するために用いられる。入力端子７００ｐ、７０１ｐは、それぞれ第１、第２レーンの正極信号を入力する正極端子として用いられ、入力端子７００ｎ、７０１ｎは、それぞれ第１、第２レーンの負極信号を入力する負極端子として用いられる。

同様に、送信回路２０２において、出力端子７０２ｐ、７０２ｎの対は第１レーンの差動信号を送信するために用いられ、出力端子７０３ｐ、７０３ｎの対は第２レーンの差動信号を送信するために用いられる。出力端子７０２ｐ、７０３ｐは、それぞれ第１、第２レーンの正極信号を出力する正極端子として用いられ、出力端子７０２ｎ、７０３ｎは、それぞれ第１、第２レーンの負極信号を出力する負極端子として用いられる。

受信回路２０１の入力端子７００ｐ、７００ｎ、７０１ｐ、７０１ｎと、送信回路２０２の出力端子７０２ｐ、７０２ｎ、７０３ｐ、７０３ｎは、辺２００ａに沿って、それぞれ千鳥状に配列されている。受信回路２０１において、第１レーンの入力端子７００ｐ、７００ｎはＸ方向にずらして配置され、第２レーンの入力端子７０１ｐ、７０１ｎもＸ方向にずらして配置される。同様に、送信回路２０２において、第１レーンの出力端子７０２ｐ、７０２ｎはＸ方向にずらして配置され、第２レーンの出力端子７０３ｐ、７０３ｎもＸ方向にずらして配置される。受信回路２０１における入力端子７００ｎ、７０１ｎの入力端子７００ｐ、７０１ｐに対するずらし量と、送信回路２０２における出力端子７０２ｐ、７０３ｐの出力端子７０２ｎ、７０３ｎに対するずらし量は同じである。

半導体装置２００において、受信回路２０１と送信回路２０２における各レーンの正極端子と負極端子の並び順は、Ｙ方向では同じであるが、Ｘ方向では逆である。例えば、受信回路２０１における第１レーンの入力端子７００ｐ、７００ｎのＸ方向の並び順は、送信回路２０２における第１レーンの出力端子７０２ｐ、７０２ｎのＸ方向の並び順と逆になる。同様に、受信回路２０１における第２レーンの入力端子７０１ｐ、７０１ｎのＸ方向の並び順は、送信回路２０２における第２レーンの出力端子７０３ｐ、７０３ｎのＸ方向の並び順と逆になる。

このように、送信回路２０２と受信回路２０１の各レーン単位で端子配列の並び順をＸ方向で逆にすることで、複数の半導体装置２００をプリント基板３００に実装する際に、各レーンにおける差動信号のパタン配線を等しい長さに形成することが容易になる。

図７は、本実施形態におけるプリント基板３００および半導体装置２００の平面図である。プリント基板３００には、本実施形態の半導体装置２００および半導体装置２００と同様の構成を有する複数の半導体装置３０１、３０４、３０７がカスケード接続されている。第１レーンの正極配線Ｐ８００、負極配線Ｐ８０１は、それぞれ送信回路２０２の出力端子７０２ｐ、７０２ｎと受信回路３０２の入力端子７００ｐ、７００ｎを接続する。同様に、第２レーンの正極配線Ｐ８０２、負極配線Ｐ８０３は、それぞれ送信回路２０２の出力端子７０３ｐ、７０３ｎと受信回路３０２の入力端子７０１ｐ、７０１ｎを接続する。

これらの配線群Ｐ８００〜Ｐ８０３は、プリント基板３００の表面に形成され、隣接して平行にパタン配線される。送信回路３０３と受信回路３０５間の配線群Ｐ８０４〜Ｐ８０７は、プリント基板３００の裏面において、配線群Ｐ８００〜Ｐ８０３と同様に隣接して平行にパタン配線される。

本実施形態によれば、受信回路２０１の入力端子７００ｐ、７００ｎ、７０１ｐ、７０１ｎと送信回路２０２の出力端子７０２ｐ、７０２ｎ、７０３ｐ、７０３ｎは千鳥状に配列される。複数の端子を千鳥状に配列することにより、端子配列の密度を高めることが可能となる。さらに、受信回路２０１と送信回路２０２において、各レーンの差動信号を入出力する端子対は、Ｙ方向で同じ順番で配列され、Ｙ方向で逆の順番で配列される。これにより、受信回路２０１と送信回路２０２の端子配列が千鳥状であっても、各レーンにおける差動信号のパタン配線を等しい長さにすることが容易となる。

［その他の実施形態］
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形および変更が可能である。例えば、受信回路２０１と送信回路２０２の端子対の数は２つに限定されない。複数の半導体装置間の通信を３以上のレーンを用いて行ってもよく、受信回路２０１と送信回路２０２はレーン数に対応する数の端子対を備えることができる。また、第２実施形態において、受信回路２０１と送信回路２０２の千鳥状の端子配列を辺２００ａに平行な３以上の列で構成することも可能である。

２００、３０１、３０４、３０７半導体装置
２００ａ一の辺
２０１、３０２、３０５、３０８受信回路
２０２、３０３、３０６、３０９送信回路
２０４ｐ、２０４ｎ、２０５ｐ、２０５ｎ入力端子
２０６ｐ、２０６ｎ、２０７ｐ、２０７ｎ出力端子
７００ｐ、７００ｎ、７０１ｐ、７０１ｎ入力端子
７０２ｐ、７０２ｎ、７０３ｐ、７０３ｎ出力端子
３００プリント基板

Claims

平面視において矩形状をなす半導体装置であって、
前記半導体装置の一の辺に配置される受信回路と、
前記辺において前記受信回路と並置される送信回路とを備え、
前記受信回路は前記辺と平行な第１方向に配列された複数の入力端子を有し、前記送信回路は前記第１方向に配列された複数の出力端子を有し、前記複数の入力端子の並び順と前記複数の出力端子の並び順は同じであることを特徴とする半導体装置。
前記受信回路と前記送信回路は、前記辺の所定位置で前記辺と直交する線に対して対称に配置されることを特徴とする請求項１に記載の半導体装置。
前記複数の入力端子のピッチと前記複数の出力端子のピッチは同じであることを特徴とする請求項１または２に記載の半導体装置。
前記複数の入力端子と前記複数の出力端子は、前記辺と直交する第２方向にずらして千鳥状に配列され、前記第２方向における前記入力端子の並び順と前記出力端子の並び順は、逆であることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
前記複数の入力端子は、差動信号を入力する正極の入力端子と負極の入力端子の対を含み、前記複数の出力端子は、差動信号を出力する正極の出力端子と負極の出力端子の対を含むことを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
前記複数の入力端子は、複数のレーンの前記差動信号に対応した複数の前記入力端子の対を含み、前記複数の出力端子は、前記複数のレーンの前記差動信号に対応した複数の前記出力端子の対を含み、前記複数の入力端子における前記複数のレーンの前記差動信号に対応した複数の前記入力端子の対の並び順と、前記複数の出力端子における前記複数のレーンの前記差動信号に対応した複数の前記出力端子の対の並び順とが同じであることを特徴とする請求項５に記載の半導体装置。
請求項１から６のいずれか１項に記載の半導体装置を実装するための基板であって、
第１の前記半導体装置の送信回路と第２の前記半導体装置の受信回路を接続する第１の配線群を備え、
前記第１の半導体装置は、前記基板の第１の面に実装され、
前記第２の半導体装置は、前記第１の半導体装置に対して前記第１方向を回転軸として反転され、前記第１の面と反対の第２の面に実装されることを特徴とする基板。
前記第１の半導体装置と前記第２の半導体装置は前記第１方向にずらして配置され、前記第１の半導体装置の送信回路と第２の前記半導体装置の受信回路は平面視において対向することを特徴とする請求項７に記載の基板。
前記第１の配線群は、平面視において平行に形成されることを特徴とする請求項７または８に記載の基板。
前記第１の配線群は、ほぼ等しい長さに形成されることを特徴とする請求項７から９のいずれか１項に記載の基板。
前記第２の半導体装置の送信回路と第３の前記半導体装置の受信回路を接続する第２の配線群をさらに備え、
前記第３の半導体装置は、前記第１方向において前記第１の半導体装置と並べて前記第１の面に実装され、前記第２の半導体装置の送信回路と前記第３の半導体装置の受信回路は平面視において対向することを特徴とする請求項７から１０のいずれか１項に記載の基板。
前記第２の半導体装置は、前記第１方向において前記第１の半導体装置と前記第３の半導体装置の中間に配置され、前記第１の半導体装置と前記第３の半導体装置の配置は、平面視において、前記辺と直交する第２方向を向く前記第２の半導体装置の中心軸に対して線対称であることを特徴とする請求項１１に記載の基板。
前記第１の配線群と前記第２の配線群の配置は、平面視において前記中心軸に対して線対称であることを特徴とする請求項１２に記載の基板。
前記第２の配線群は、前記第１の配線群が形成される面と反対の面に形成されることを特徴とする請求項１１から１３のいずれか１項に記載の基板。