JP2018117504A - 電子回路 - Google Patents

Abstract

【課題】電源スイッチがオフされたときに、平滑コンデンサの残留電荷により、上アーム側スイッチング素子と下アーム側スイッチング素子との直列回路に貫通電流が流れるのを防止できる電子回路を提供する。
【解決手段】モータ駆動回路３は、直流電源５に直列接続された平滑コンデンサ７と、平滑コンデンサ７に並列に接続され、ノーマリーオン型の上アーム側スイッチング素子２１，２３，２５とノーマリーオン型の下アーム側スイッチング素子２２，２４，２６との直列回路と、直流電源５と平滑コンデンサ７との間に接続された電源リレー１１，１２，１３と、電源リレー１１，１３がオフされたときに、平滑コンデンサ７の残留電荷を用いて、上アーム側スイッチング素子および下アーム側スイッチング素子のうちの少なくとも一方をオフにさせる貫通電流防止用スイッチング素子５１，５２，５３とを含む。
【選択図】図１

Description

この発明は、インバータ回路等の電子回路に関する。

電動モータの駆動回路として、単相インバータ回路および三相インバータ回路が知られている。三相インバータ回路は、電源に直列に接続された平滑コンデンサと、平滑コンデンサに並列に接続された３組のスイッチ回路とを含む。各スイッチ回路は、上アーム側スイッチング素子と下アーム側スイッチング素子との直列回路からなる。各スイッチ回路における２つのスイッチング素子の接続点が電動モータに接続される。電源と平滑コンデンサとの間に電源スイッチが設けられている。

特開２００４−２４２４７５号公報

従来においては、各スイッチング素子は、ノーマリーオフ型のスイッチング素子から構成されている。したがって、電源スイッチがオフされると、各スイッチング素子もオフとなる。このため、電源スイッチがオフされたときに、平滑コンデンサに電荷が蓄積されていたとしても、各スイッチ回路に電流が流れることはない。
近年、インバータ回路用のスイッチング素子として、ノーマリーオン型のスイッチング素子を用いることが提案されている。インバータ回路用のスイッチング素子として、ノーマリーオン型のスイッチング素子を用いた場合、電源スイッチがオフされると、各スイッチング素子はオンとなる。このため、電源スイッチがオフされたときに、平滑コンデンサの残留電荷によって、各スイッチ回路に貫通電流が流れる。

この発明の目的は、電源スイッチがオフされたときに、平滑コンデンサの残留電荷により、ノーマリーオン型の上アーム側スイッチング素子とノーマリーオン型の下アーム側スイッチング素子との直列回路に貫通電流が流れるのを防止できる電子回路を提供することである。

請求項１に記載の発明は、電源（５）に直列接続された平滑コンデンサ（７）と、前記平滑コンデンサに並列に接続され、ノーマリーオン型の上アーム側スイッチング素子（２１，２３，２５）とノーマリーオン型の下アーム側スイッチング素子（２２，２４，２６）との直列回路（８Ｕ，８Ｖ，８Ｗ）と、前記上アーム側スイッチング素子を駆動するための上アーム側ゲート駆動回路（４１，４３，４５）と、前記下アーム側スイッチング素子を駆動するための下アーム側ゲート駆動回路（４２，４４，４６）と、前記電源と前記平滑コンデンサとの間に接続された電源スイッチ（１１，１２，１３）と、前記電源スイッチがオフされたときに、前記平滑コンデンサの残留電荷を用いて、前記上アーム側スイッチング素子および前記下アーム側スイッチング素子のうちの少なくとも一方をオフにさせる貫通電流防止手段とを含む、電子回路（３）である。なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表すが、むろん、この発明の範囲は当該実施形態に限定されない。以下、この項において同じ。

この構成では、電源スイッチがオフされたときに、平滑コンデンサの残留電荷を用いて、ノーマリーオン型の上アーム側スイッチング素子およびノーマリーオン型の下アーム側スイッチング素子のうちの少なくとも一方がオフにされる。このため、電源スイッチがオフされたときに、平滑コンデンサの残留電荷により、ノーマリーオン型の上アーム側スイッチング素子とノーマリーオン型の下アーム側スイッチング素子との直列回路に貫通電流が流れるのを防止できる。

請求項２に記載の発明は、前記各ゲート駆動回路（４１〜４６）は、オン指令が入力されているときには、対応する前記スイッチング素子のゲートに正の制御電圧を印可し、オフ指令が入力されているときには、対応する前記スイッチング素子のゲートに負の制御電圧を印可するように構成されており、前記貫通電流防止手段は、前記上アーム側ゲート駆動回路および前記下アーム側ゲート駆動回路のうちの少なくとも一方の電源入力端子と前記平滑コンデンサの正極側端子との間に接続され、前記電源スイッチがオンのときにオフとされ、前記電源スイッチがオフのときにオンとなるノーマリーオン型の貫通電流防止用スイッチング素子（５１，５２，５３）を含む、請求項１に記載の電子回路である。

請求項３に記載の発明は、前記各ゲート駆動回路（４１〜４６）は、正の制御電圧を生成する機能を有するが負の制御電圧を生成する機能を有しない主ゲート駆動回路（４１Ａ〜４６Ａ）と、前記主駆動回路に負の制御電圧を供給する負電圧レギュレータ（４１Ｂ〜４６Ｂ）とから構成され、前記主ゲート駆動回路は、オン指令が入力されているときには、対応する前記スイッチング素子のゲートに正の制御電圧を印可し、オフ指令が入力されているときには、対応する前記スイッチング素子のゲートに前記負電圧レギュレータから供給される負の制御電圧を印可するように構成されており、前記貫通電流防止手段は、前記上アーム側ゲート駆動回路の前記負電圧レギュレータおよび前記下アーム側ゲート駆動回路の前記負電圧レギュレータのうちの少なくとも一方の負電圧レギュレータの電源入力端子と前記平滑コンデンサの正極側端子との間に接続され、前記電源スイッチがオンのときにオフとされ、前記電源スイッチがオフのときにオンとなるノーマリーオン型の第１の貫通電流防止用スイッチング素子（５１，５２，５３）と、前記第１の貫通電流防止用スイッチング素子が接続された前記負電圧レギュレータの負電圧出力端子と、それに対応する前記上アーム側スイッチング素子または下アーム側スイッチング素子のゲートとの間に接続され、前記電源スイッチがオンのときにオフとされ、前記電源スイッチがオフのときにオンとなるノーマリーオン型の第２の貫通電流防止用スイッチング素子（５４，５５，５６）とを含む、請求項１に記載の電子回路である。

図１は、本発明の実施形態に係る電子回路が適用されたモータ制御装置の構成を示す電気回路図である。 図２は、主として図１のインバータ部の構成を示す電気回路図である。 図３は、インバータ部の他の構成例を示す電気回路図である。

以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の実施形態に係る電子回路が適用されたモータ制御装置の構成を示す電気回路図である。図２は、主として図１のインバータ部の構成を示す電気回路図である。
図１に示すように、モータ制御装置１は、電動モータ２に電力を供給するモータ駆動回路３と、モータ駆動回路３を駆動制御するためのマイクロコンピュータ４（以下、「マイコン」という）とを含む。モータ駆動回路３は、この実施形態では、三相インバータ回路からなる。

モータ駆動回路３は、直流電源５と、リレー回路６と、リレー回路６を介して直流電源５に接続され、直流電源５の直流電圧を平滑する平滑コンデンサ７と、平滑コンデンサ７に並列接続されたインバータ部８を含む。
リレー回路６は、第１電源リレー１１と逆接防止リレー１２と第２電源リレー１３とを含む。これらのリレー１１，１２，１３は、ノーマリーオフ型のＦＥＴ（Field Effect Transistor）からなる。第１電源リレー１１のドレインは、直流電源５の正極側端子に接続されており、第１電源リレー１１のソースは、逆接防止リレー１２のソースに接続されている。逆接防止リレー１２のドレインは、平滑コンデンサ７の正極側端子に接続されている。第２電源リレー１３のドレインは、直流電源５の負極側端子に接続されており、第２電源リレー１３のソースは、平滑コンデンサ７の負極側端子に接続されている。

インバータ部８は、平滑コンデンサ７により平滑された直流電圧を交流電圧に変換する。インバータ部８は、図２に示すように、電動モータ２のＵ相、Ｖ相およびＷ相の各相に対応した第１スイッチ回路（第１レグ）８Ｕ、第２スイッチ回路（第２レグ）８Ｖおよび第３スイッチ回路（第３レグ）８Ｗを含む。
第１スイッチ回路８Ｕは、平滑コンデンサ７に並列接続され、上アーム側の第１スイッチング素子２１および下アーム側の第２スイッチング素子２２の直列回路からなる。第２スイッチ回路８Ｖは、第１スイッチ回路８Ｕに並列接続され、上アーム側の第３スイッチング素子２３および下アーム側の第４スイッチング素子２４の直列回路からなる。第３スイッチ回路８Ｗは、第２スイッチ回路８Ｖに並列接続され、上アーム側の第５スイッチング素子２５および下アーム側の第６スイッチング素子２６の直列回路からなる。

第１〜第６スイッチング素子２１〜２６は、ノーマリーオン型のスイッチング素子からなる。この実施形態では、第１〜第６スイッチング素子２１〜２６は、ノーマリーオン型の窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor;高電子移動度トランジスタ）からなる。
第１〜第６スイッチング素子２１〜２６には、それぞれ、第１〜第６ダイオード３１〜３６が逆並列接続されている。第１スイッチング素子２１と第２スイッチング素子２２との接続点は、電動モータ２のＵ相のステータ巻線（図示略）に接続されている。第３スイッチング素子２３と第４スイッチング素子２４との接続点は、電動モータ２のＶ相のステータ巻線（図示略）に接続されている。第５スイッチング素子２５と第６スイッチング素子２６との接続点は、電動モータ２のＷ相のステータ巻線（図示略）に接続されている。

各スイッチング素子２１〜２６のゲートには、ゲート駆動回路４１〜４６が接続されている。これらのゲート駆動回路４１〜４６は、対応するスイッチング素子２１〜２６を、オンさせるための正の制御電圧と、オフさせるための負の制御電圧とを生成する機能を備えている。各ゲート駆動回路４１〜４６は、電源入力端子Ｐと制御入力端子Ｑとを備えている。下アーム側のスイッチング素子２２，２４，２６のゲート駆動回路４２，４４,４６の制御入力端子Ｑは、プルダウン抵抗４７を介して接地されている。

インバータ部８には、第１、第２および第３貫通電流防止用スイッチング素子５１，５２，５３が設けられている。貫通電流防止用スイッチング素子５１，５２，５３は、リレー回路６がオフ（リレー１１，１２，１３がオフ）されたときに、平滑コンデンサ７の残留電荷によって、スイッチ回路８Ｕ，８Ｖ，８Ｗに貫通電流が流れるのを防止するために設けられている。各貫通電流防止用スイッチング素子５１〜５３にも、ダイオード６１〜６３が逆並列接続されている。各貫通電流防止用スイッチング素子５１，５２，５３は、ノーマリーオン型のスイッチング素子からなる。この実施形態では、各貫通電流防止用スイッチング素子５１，５２，５３は、ノーマリーオン型の窒化物半導体を用いたＨＥＭＴからなる。

各貫通電流防止用スイッチング素子５１，５２，５３のドレインは、平滑コンデンサ７の正極側端子に接続されている。第１貫通電流防止用スイッチング素子５１のソースは、第２スイッチング素子２２のゲート駆動回路４２の電源入力端子Ｐに接続されている。第２貫通電流防止用スイッチング素子５２のソースは、第４スイッチング素子２４のゲート駆動回路４４の電源入力端子Ｐに接続されている。第３貫通電流防止用スイッチング素子５３のソースは、第６スイッチング素子２６のゲート駆動回路４６の電源入力端子Ｐに接続されている。

第１、第２および第３貫通電流防止用スイッチング素子５１，５２，５３のゲートには、それぞれゲート駆動回路７１，７２，７３が接続されている。これらのゲート駆動回路７１，７２，７３は、対応する貫通電流防止用スイッチング素子５１，５２，５３を、オンさせるための正の制御電圧Ｖ１と、オフさせるための負の制御電圧Ｖ２とを生成する機能を備えている。ゲート駆動回路７１〜７３は、電源入力端子Ｐと制御入力端子Ｑとを備えている。

図１に戻り、モータ駆動回路３は、各ゲート駆動回路４１〜４６，７１〜７３の電源電圧を生成するための電圧レギュレータ１０を含む。電圧レギュレータ１０は、リレー９を介して直流電源５の正極側端子に接続されている。この実施形態では、リレー９は、スイッチング・トランジスタからなる。リレー９は、リレー回路６がオン（リレー１１，１２，１３がオン）されるときにオンされ、リレー回路６がオフされるときにオフされる。電圧レギュレータ１０は、リレー９がオンであるときに、直流電圧Ｖｃを生成して、各ゲート駆動回路４１〜４６，７１〜７３の電源入力端子Ｐに供給する。

マイコン４は、リレー回路６がオンのときに、第１〜第６スイッチング素子２１〜２６を制御するためのＰＷＭ（Pulse Width Modulation）信号からなるゲート制御信号を生成して、対応するゲート駆動回路４１〜４６の制御入力端子Ｑに与える。また、マイコン４は、リレー回路６がオンのときに、第１〜第３貫通電流防止用スイッチング素子５１〜５３を制御するためのゲート制御信号Ｓを生成して、対応するゲート駆動回路７１〜７３の制御入力端子Ｑに与える。リレー回路６がオンのときに、ゲート駆動回路７１〜７３に与えられるゲート制御信号Ｓは、それに対応する貫通電流防止用スイッチング素子５１〜５３をオフさせるための制御信号である。この実施形態では、各スイッチング素子２１〜２６，４１〜４３をオンさせるためのゲート制御信号はＨレベルであり、各スイッチング素子２１〜２６，４１〜４３をオフさせるためのゲート制御信号はＬレベルである。

図１および図２を参照して、リレー回路６およびリレー９がオンされた場合のモータ制御装置１の動作について説明する。
リレー回路６およびリレー９がオンされると、電圧レギュレータ１０が作動状態（アクティブ状態）となる。このため、各ゲート駆動回路４１〜４６、７１〜７３の電源入力端子Ｐに、電圧レギュレータ１０から直流電圧Ｖｃが供給されるので、これらのゲート駆動回路４１〜４６、７１〜７３は作動状態（アクティブ状態）となる。

また、各貫通電流防止用スイッチング素子５１，５２，５３のゲート駆動回路７１，７２，７３の制御入力端子Ｑには、マイコン４からＬレベルの制御信号が与えられる。これにより、各貫通電流防止用スイッチング素子５１，５２，５３のゲートに負の制御電圧Ｖ２が印可されるので、これらの貫通電流防止用スイッチング素子５１，５２，５３はオフ状態となる。これにより、貫通電流防止用スイッチング素子５１，５２，５３を介して平滑コンデンサ７に接続されていたゲート駆動回路４２，４４，４６の電源入力端子Ｐは、平滑コンデンサ７から切り離される。

第１〜第６スイッチング素子２１〜２６のゲート駆動回路４１〜４６の制御入力端子Ｑには、マイコン４からＰＷＭ信号が与えられる。ゲート駆動回路４１〜４６は、マイコン４から与えられるＰＷＭ信号に基づいて、第１〜第６スイッチング素子２１〜２６を制御する。これにより、電動モータ２が駆動制御される。
リレー回路６およびリレー９がオフされたときのモータ制御装置１の動作について説明する。

リレー回路６およびリレー９がオフされると、電圧レギュレータ１０が非作動状態（非アクティブ状態）となるので、各ゲート駆動回路４１〜４６、７１〜７３の電源入力端子Ｐに、電圧レギュレータ１０から直流電圧Ｖｃが供給されなくなる。これにより、各ゲート駆動回路４１〜４６、７１〜７３のうち、各貫通電流防止用スイッチング素子５１，５２，５３が接続されているゲート駆動回路４２，４４，４６以外のゲート駆動回路４１，４３，４５，７１〜７３は、非作動状態（非アクティブ状態）となる。これにより、上アーム側の第１、第３および第５スイッチング素子２１，２３，２５ならびに第１、第２および第３貫通電流防止用スイッチング素子５１，５２，５３は、オン状態となる。

第１、第２および第３貫通電流防止用スイッチング素子５１，５２，５３がオン状態になると、ゲート駆動回路４２，４４，４６の電源入力端子Ｐは、それぞれ貫通電流防止用スイッチング素子５１，５２，５３を介して、平滑コンデンサ７の正極側端子に接続される。これにより、図２に破線の矢印で示すように、平滑コンデンサ７に蓄積されている残留電荷によって、平滑コンデンサ７からゲート駆動回路４２，４４，４６の電源入力端子Ｐに電流が流れる。これにより、ゲート駆動回路４２，４４，４６の電源入力端子Ｐに直流電圧（キャパシタ電圧）が印可されるので、ゲート駆動回路４２，４４，４６は作動状態（アクティブ状態）を維持する。

一方、マイコン４からＰＷＭ信号が出力されなくなるが、ゲート駆動回路４２，４４，４６の制御入力端子Ｑは、プルダウン抵抗４７を介して接地されているので、制御入力端子Ｑの電圧レベルはＬレベルとなる。これにより、ゲート駆動回路４２，４４，４６から、それぞれ、下アーム側のスイッチング素子２２，２４，２６のゲートに負の制御電圧Ｖ２が印可されるから、下アーム側のスイッチング素子２２，２４，２６がオフとなる。これにより、リレー回路６およびリレー９がオフされたときに、平滑コンデンサ７に蓄積されている残留電荷によって、スイッチ回路８Ｕ，８Ｖ，８Ｗに貫通電流が流れるのを防止することができる。

この後、平滑コンデンサ７に蓄積されている残留電荷が減少し、ゲート駆動回路４２，４４，４６の電源入力端子Ｐに印可される直流電圧（キャパシタ電圧）が所定値未満になると、ゲート駆動回路４２，４４，４６は非作動状態（非アクティブ状態）となる。これにより、下アーム側のスイッチング素子２２，２４，２６は、オン状態となる。このとき、各上下アームのスイッチング素子がオン状態になるので、スイッチ回路８Ｕ，８Ｖ，８Ｗに貫通電流が流れるが、残留電荷が減少しているので大きな電流は流れず、スイッチング素子が故障することはない。

図３は、インバータ部８の他の構成例を示す電気回路図である。図３において、前述の図２の各部に対応する部分には図２と同じ符号を付して示す。
図３のインバータ部８では、第１〜第６スイッチング素子２１〜２６のゲート駆動回路４１〜４６の構成が、図２のインバータ部８におけるゲート駆動回路４１〜４６とは異なっている。また、図３のインバータ部８では、第４、第５および第６貫通電流防止用スイッチング素子５４，５５，５６およびそのゲート駆動回路７４，７５，７６が追加されている点で、図２のインバータ部８と異なる。第４〜第６貫通電流防止用スイッチング素子５４〜５６は、第１〜第３貫通電流防止用スイッチング素子５１〜５３と同様に、ノーマリーオン型のスイッチング素子からなる。この実施形態では、第４〜第６貫通電流防止用スイッチング素子５４〜５６は、ノーマリーオン型の窒化物半導体を用いたＨＥＭＴからなる。

第１〜第６スイッチング素子２１〜２６のゲート駆動回路は、主ゲート駆動回路４１Ａ〜４６Ａと負電圧レギュレータ４１Ｂ〜４６Ｂとから構成されている。主ゲート駆動回路４１Ａ〜４６Ａは、対応するスイッチング素子２１〜２６を、オンさせるための正の制御電圧Ｖ１を生成する機能を備えているが、オフさせるための負の制御電圧Ｖ２を生成する機能を備えていない。主ゲート駆動回路４１Ａ〜４６Ａは、電源入力端子Ｐと制御入力端子Ｑと負電源入力端子Ｒとを備えている。負電圧レギュレータ４１Ｂ〜４６Ｂは、対応するスイッチング素子２１〜２６をオフするための負の制御電圧Ｖ２を生成する。負電圧レギュレータ４１Ｂ〜４６Ｂは、電源入力端子Ｐと負の制御電圧Ｖ２を出力するための負電源出力端子（負電圧出力端子）Ｔとを備えている。

主ゲート駆動回路４１Ａ〜４６Ａおよび負電圧レギュレータ４１Ｂ〜４６Ｂの電源入力端子Ｐには、リレー９がオンである場合に、電圧レギュレータ１０から直流電圧Ｖｃが印可される。主ゲート駆動回路４１Ａ〜４６Ａの負電源入力端子Ｒは、対応する負電圧レギュレータ４１Ｂ〜４６Ｂの負電源出力端子Ｔに接続されている。
各貫通電流防止用スイッチング素子５１，５２，５３のドレインは、平滑コンデンサ７の正極側端子に接続されている。第１、第２および第３貫通電流防止用スイッチング素子５１，５２，５３のソースは、下アーム側のスイッチング素子２２，２４，２６に対応する負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂの電源入力端子Ｐに接続されている。

第４〜第６貫通電流防止用スイッチング素子５４〜５６にも、ダイオード６４〜６６が逆並列接続されている。第４貫通電流防止用スイッチング素子５４のソースは、負電圧レギュレータ４２Ｂの負電源出力端子Ｔに接続され、ドレインはスイッチング素子２２のゲートに接続されている。第５貫通電流防止用スイッチング素子５５のソースは、負電圧レギュレータ４４Ｂの負電源出力端子Ｔに接続され、ドレインはスイッチング素子２４のゲートに接続されている。第６貫通電流防止用スイッチング素子５６のソースは、負電圧レギュレータ４６Ｂの負電源出力端子Ｔに接続され、ドレインはスイッチング素子２６のゲートに接続されている。

第４、第５および第６貫通電流防止用スイッチング素子５４，５５，５６のゲートには、ゲート駆動回路７４，７５，７６が接続されている。これらのゲート駆動回路７４，７５，７６は、対応するスイッチング素子５４，５５，５６を、オンさせるための正の制御電圧と、オフさせるための負の制御電圧とを生成する機能を備えている。ゲート駆動回路７４，７５，７６は、電源入力端子Ｐと制御入力端子Ｑとを備えている。

電圧レギュレータ１０（図１参照）は、リレー９がオンであるときに、直流電圧Ｖｃを生成して、各主ゲート駆動回路４１Ａ〜４６Ａ、負電圧レギュレータ４１Ｂ〜４６Ｂおよびゲート駆動回路７１〜７６の電源入力端子Ｐに供給する。
マイコン４（図１参照）は、リレー回路６がオンのときに、第１〜第６スイッチング素子２１〜２６を制御するためのＰＷＭ信号からなるゲート制御信号を生成して、対応する主ゲート駆動回路４１Ａ〜４６Ａの制御入力端子Ｑに与える。また、マイコン４は、リレー回路６がオンのときに、第１〜第６貫通電流防止用スイッチング素子５１〜５６を制御するためのゲート制御信号Ｓを生成して、対応するゲート駆動回路７１〜７６の制御入力端子Ｑに与える。リレー回路６がオンのときに、ゲート駆動回路７１〜７６に与えられるゲート制御信号Ｓは、それに対応する貫通電流防止用スイッチング素子５１〜５６をオフさせるための制御信号である。この実施形態では、各スイッチング素子２１〜２６，４１〜４６をオンさせるためのゲート制御信号はＨレベルであり、各スイッチング素子２１〜２６，４１〜４６をオフさせるためのゲート制御信号はＬレベルである。

図１および図３を参照して、リレー回路６およびリレー９がオンされた場合のモータ制御装置１の動作について説明する。
リレー回路６およびリレー９がオンされると、電圧レギュレータ１０が作動状態（アクティブ状態）となる。これにより、各主ゲート駆動回路４１Ａ〜４６Ａ、各負電圧レギュレータ４１Ｂ〜４６Ｂおよび各ゲート駆動回路７１〜７６の電源入力端子Ｐに、電圧レギュレータ１０から直流電圧Ｖｃが供給されるので、これらの回路４１Ａ〜４６Ａ、４１Ｂ〜４６Ｂ，７１〜７６は作動状態（アクティブ状態）となる。貫通電流防止用スイッチング素子５１〜５６のゲート駆動回路７１〜７６の制御入力端子Ｑには、マイコン４からＬレベルの制御信号が与えられる。これにより、貫通電流防止用スイッチング素子５１〜５６のゲートに負の制御電圧Ｖ２が印可されるので、これらの貫通電流防止用スイッチング素子５１〜５６はオフ状態となる。

これにより、第１、第２および第３貫通電流防止用スイッチング素子５１，５２，５３を介して平滑コンデンサ７に接続されていた負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂの電源入力端子Ｐは、平滑コンデンサ７から切り離される。また、第４、第５および第６貫通電流防止用スイッチング素子５４，５５，５６を介して負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂの負電源出力端子Ｔに接続されていた下アーム側のスイッチング素子２２，２４，２６のゲートは、負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂから切り離される。

第１〜第６スイッチング素子２１〜２６の主ゲート駆動回路４１Ａ〜４６Ａの制御入力端子Ｑには、マイコン４からＰＷＭ信号が与えられる。主ゲート駆動回路４１Ａ〜４６Ａは、マイコン４から与えられるＰＷＭ信号に基づいて、第１〜第６スイッチング素子２１〜２６を制御する。これにより、電動モータ２が駆動制御される。
リレー回路６およびリレー９がオフされたときのモータ制御装置１の動作について説明する。

リレー回路６およびリレー９がオフされると、電圧レギュレータ１０が非作動状態（非アクティブ状態）となる。これにより、各主ゲート駆動回路４１Ａ〜４６Ａ、各負電圧レギュレータ４１Ｂ〜４６Ｂおよび各ゲート駆動回路７１〜７６の電源入力端子Ｐに、電圧レギュレータ１０から直流電圧Ｖｃが供給されなくなる。これにより、各主ゲート駆動回路４１Ａ〜４６Ａ、各負電圧レギュレータ４１Ｂ〜４６Ｂおよび各ゲート駆動回路７１〜７６のうち、第１、第２および第３貫通電流防止用スイッチング素子５１，５２，５３が接続されている負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂ以外の回路４１Ａ〜４６Ａ，４１Ｂ，４３Ｂ，４５Ｂ，７１〜７６は、非作動状態（非アクティブ状態）となる。これにより、上アーム側の第１、第３および第５スイッチング素子２１，２３，２５ならびに第１〜第６貫通電流防止用スイッチング素子５１〜５６は、オン状態となる。

第１、第２および第３貫通電流防止用スイッチング素子５１，５２，５３がオン状態になると、負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂの電源入力端子Ｐは、それぞれ貫通電流防止用スイッチング素子５１，５２，５３を介して、平滑コンデンサ７の正極側端子に接続される。これにより、図３に破線の矢印で示すように、平滑コンデンサ７に蓄積されている残留電荷によって、平滑コンデンサ７から負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂの電源入力端子Ｐに電流が流れる。これにより、負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂの電源入力端子Ｐに直流電圧（キャパシタ電圧）が印可されるので、負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂは作動状態（アクティブ状態）を維持する。

また、下アーム側の第２、第４および第６スイッチング素子２２，２４，２６のゲートは、それぞれ、第４、第５および第６貫通電流防止用スイッチング素子５４，５５，５６を介して、負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂの負電源出力端子Ｔに接続される。これにより、負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂから、それぞれ、下アーム側のスイッチング素子２２，２４，２６のゲートに負の制御電圧Ｖ２が印可されるから、下アーム側のスイッチング素子２２，２４，２６がオフとなる。これにより、リレー回路６およびリレー９がオフされたときに、平滑コンデンサ７に蓄積されている残留電荷によって、スイッチ回路８Ｕ，８Ｖ，８Ｗに貫通電流が流れるのを防止することができる。

この後、平滑コンデンサ７に蓄積されている残留電荷が減少し、負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂの電源入力端子Ｐに印可される直流電圧（キャパシタ電圧）が所定値未満になると、負電圧レギュレータ４２Ｂ，４４Ｂ，４６Ｂは非作動状態（非アクティブ状態）となる。これにより、下アーム側のスイッチング素子２２，２４，２６は、オン状態となる。このとき、各上下アームのスイッチング素子がオン状態になるので、スイッチ回路８Ｕ，８Ｖ，８Ｗに貫通電流が流れるが、残留電荷が減少しているので大きな電流は流れず、スイッチング素子が故障することはない。

以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、前述のインバータ部８の変形例において、第１〜第６貫通電流防止用スイッチング素子５１〜５６のゲート駆動回路７１〜７６は、スイッチング素子２１〜２６のゲート駆動回路４１〜４６と同様に、主ゲート駆動回路および負電圧レギュレータから構成されていてもよい。

また、前述の実施形態およびインバータ部８の変形例では、リレー回路６およびリレー９がオフとなったときに、下アーム側のスイッチング素子２２，２４，２６を、平滑コンデンサ７の残留電荷によってオフとするような構成となっている。しかし、これに代えてまたはこれに加えて、リレー回路６およびリレー９がオフとなったときに、上アーム側のスイッチング素子２１，２３，２５を、平滑コンデンサ７の残留電荷によってオフとするような構成を採用してもよい。リレー回路６のオフ時に上アーム側のスイッチング素子２１，２３，２５を平滑コンデンサ７の残留電荷によってオフとするような構成としては、図２または図３に示された、下アーム側のスイッチング素子２２，２４，２６を平滑コンデンサ７の残留電荷によってオフさせる構成と同様な構成を用いることができる。

また、前述の実施形態では、この発明を三相インバータ回路に適用した場合について説明したが、この発明は単相インバータ回路にも適用できる。また、この発明は、電源に直列接続された平滑コンデンサと、平滑コンデンサに並列に接続され、ノーマリーオン型の上アーム側スイッチング素子とノーマリーオン型の下アーム側スイッチング素子との直列回路とを含む回路であれば、インバータ回路以外の電子回路にも適用できる。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

３…モータ駆動回路、５…直流電源、８Ｕ，８Ｖ，８Ｗ…スイッチ回路（直列回路）、１１，１３…電源リレー、２１〜２６…スイッチング素子、４１〜４６…駆動回路、４１Ａ〜４６Ａ…主ゲート駆動回路、４１Ｂ〜４６Ｂ…負電圧レギュレータ、５１〜５６…貫通電流防止用イッチング素子

Claims (3)

1. 電源に直列接続された平滑コンデンサと、
   前記平滑コンデンサに並列に接続され、ノーマリーオン型の上アーム側スイッチング素子とノーマリーオン型の下アーム側スイッチング素子との直列回路と、
   前記上アーム側スイッチング素子を駆動するための上アーム側ゲート駆動回路と、
   前記下アーム側スイッチング素子を駆動するための下アーム側ゲート駆動回路と、
   前記電源と前記平滑コンデンサとの間に接続された電源スイッチと、
   前記電源スイッチがオフされたときに、前記平滑コンデンサの残留電荷を用いて、前記上アーム側スイッチング素子および前記下アーム側スイッチング素子のうちの少なくとも一方をオフにさせる貫通電流防止手段とを含む、電子回路。
2. 前記各ゲート駆動回路は、オン指令が入力されているときには、対応する前記スイッチング素子のゲートに正の制御電圧を印可し、オフ指令が入力されているときには、対応する前記スイッチング素子のゲートに負の制御電圧を印可するように構成されており、
   前記貫通電流防止手段は、前記上アーム側ゲート駆動回路および前記下アーム側ゲート駆動回路のうちの少なくとも一方の電源入力端子と前記平滑コンデンサの正極側端子との間に接続され、前記電源スイッチがオンのときにオフとされ、前記電源スイッチがオフのときにオンとなるノーマリーオン型の貫通電流防止用スイッチング素子を含む、請求項１に記載の電子回路。
3. 前記各ゲート駆動回路は、正の制御電圧を生成する機能を有するが負の制御電圧を生成する機能を有しない主ゲート駆動回路と、前記主駆動回路に負の制御電圧を供給する負電圧レギュレータとから構成され、
   前記主ゲート駆動回路は、オン指令が入力されているときには、対応する前記スイッチング素子のゲートに正の制御電圧を印可し、オフ指令が入力されているときには、対応する前記スイッチング素子のゲートに前記負電圧レギュレータから供給される負の制御電圧を印可するように構成されており、
   前記貫通電流防止手段は、
   前記上アーム側ゲート駆動回路の前記負電圧レギュレータおよび前記下アーム側ゲート駆動回路の前記負電圧レギュレータのうちの少なくとも一方の負電圧レギュレータの電源入力端子と前記平滑コンデンサの正極側端子との間に接続され、前記電源スイッチがオンのときにオフとされ、前記電源スイッチがオフのときにオンとなるノーマリーオン型の第１の貫通電流防止用スイッチング素子と、
   前記第１の貫通電流防止用スイッチング素子が接続された前記負電圧レギュレータの負電圧出力端子と、それに対応する前記上アーム側スイッチング素子または下アーム側スイッチング素子のゲートとの間に接続され、前記電源スイッチがオンのときにオフとされ、前記電源スイッチがオフのときにオンとなるノーマリーオン型の第２の貫通電流防止用スイッチング素子とを含む、請求項１に記載の電子回路。

Images