JP2018113394A - Method for processing wafer - Google Patents

Method for processing wafer Download PDF

Info

Publication number
JP2018113394A
JP2018113394A JP2017004115A JP2017004115A JP2018113394A JP 2018113394 A JP2018113394 A JP 2018113394A JP 2017004115 A JP2017004115 A JP 2017004115A JP 2017004115 A JP2017004115 A JP 2017004115A JP 2018113394 A JP2018113394 A JP 2018113394A
Authority
JP
Japan
Prior art keywords
wafer
metal layer
grinding
dividing
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017004115A
Other languages
Japanese (ja)
Other versions
JP6788508B2 (en
Inventor
哲一 杉谷
Tetsukazu Sugitani
哲一 杉谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2017004115A priority Critical patent/JP6788508B2/en
Publication of JP2018113394A publication Critical patent/JP2018113394A/en
Application granted granted Critical
Publication of JP6788508B2 publication Critical patent/JP6788508B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for processing a wafer with which the possibility of the generation of cracks in a wafer can be reduced.SOLUTION: A method for processing a wafer includes: a grinding step of grinding a rear surface Wb of a wafer W to form a concave part 2 and form an annular convex part 3 that surrounds the concave part 2; a metal layer forming step of forming a metal layer 4 in the concave part 2; a filling step of filling the concave part 2 with filler 5; a groove forming step of forming grooves 6 dividing the metal layer 4 along a division scheduled line S from a surface Wa of the wafer W; and a dividing step of grinding or polishing the rear surface Wb of the wafer W to expose the metal layer 4 and dividing the wafer into individual chips C. Even when the thickness of a device area W1 is reduced, for example, to 50 μm or less, since the annular convex part 3 is formed and the concave part 2 is filled with the filler 5, the risk of breakage of the wafer W can be reduced and the possibility of the generation of cracks in the wafer W can be reduced when the wafer W is divided into the individual chips after the execution of the groove forming step.SELECTED DRAWING: Figure 6

Description

本発明は、ウェーハを個々のチップに分割するウェーハの加工方法に関する。   The present invention relates to a wafer processing method for dividing a wafer into individual chips.

パワートランジスタやIGBT(Insulated Gate Bipolar Transistor)等のディスクリートデバイス(個別半導体素子)が分割予定ラインによって区画され表面に形成されたウェーハは、裏面に電極用の金属膜を備えている(例えば、下記の特許文献1を参照)。かかるウェーハは、例えば、切削ブレードによる切削やレーザ光線の照射によって分割予定ラインに沿って個々のチップに分割され、各種電子機器に利用されている。   A wafer formed by dividing a discrete device (individual semiconductor element) such as a power transistor or IGBT (Insulated Gate Bipolar Transistor) by a line to be divided is provided with a metal film for an electrode on the back surface (for example, the following) (See Patent Document 1). Such a wafer is divided into individual chips along a division line by cutting with a cutting blade or irradiation with a laser beam, and is used for various electronic devices.

特開2006−294913号公報JP 2006-294913 A

上記のようなウェーハは、電子機器の小型化等を図るために、個々のチップに分割される前に裏面が研削され、ウェーハの厚みが例えば5〜50μmに薄化されている。このように、ウェーハの厚みが50μm以下に薄くなると、切削ブレードによってウェーハを完全切断(フルカット)する切削では、ウェーハの裏面や金属膜とウェーハを構成する基板(例えばシリコン基板)との界面にクラックが発生してしまう。また、ウェーハの厚みが例えば25μm以下と薄いと、切削ブレードがウェーハに進入した衝撃で割れてしまう。さらには、例えばダイシングテープをウェーハに貼着して固定したとしても、ダイシングテープの糊層が軟らかいために切削中にウェーハが動き、クラックが発生するという問題もある。一方、レーザ光線の照射によるフルカットを行う場合でも、強度不足によってウェーハにクラックが発生したり、金属膜のデブリがウェーハの表面にまで飛散して付着したりする問題がある。特に、裏面に金属膜が付いたデバイスを取得するためには、ウェーハを薄化して金属膜を裏面に成膜した状態でダイシングを行う必要があることから、上記の問題が発生する。   In order to reduce the size of electronic equipment, the wafer as described above is ground on the back surface before being divided into individual chips, and the thickness of the wafer is reduced to, for example, 5 to 50 μm. As described above, when the thickness of the wafer is reduced to 50 μm or less, in the cutting in which the wafer is completely cut (full cut) by the cutting blade, the wafer back surface or the interface between the metal film and the substrate (for example, silicon substrate) constituting the wafer is used. Cracks will occur. Further, if the thickness of the wafer is as thin as 25 μm or less, for example, the cutting blade breaks due to the impact that enters the wafer. Furthermore, for example, even if a dicing tape is stuck and fixed to the wafer, the glue layer of the dicing tape is soft, so that there is a problem that the wafer moves during cutting and cracks occur. On the other hand, even when a full cut is performed by laser beam irradiation, there are problems that cracks occur in the wafer due to insufficient strength, and metal film debris scatters and adheres to the surface of the wafer. In particular, in order to obtain a device having a metal film on the back surface, the above problem occurs because dicing must be performed with the wafer thinned and the metal film formed on the back surface.

本発明は、上記の事情に鑑みてなされたものであり、ウェーハにクラックが発生するおそれを低減しうるウェーハの加工方法に発明の解決すべき課題がある。   The present invention has been made in view of the above circumstances, and there is a problem to be solved by the wafer processing method that can reduce the possibility of cracks occurring in the wafer.

本発明は、交差する複数の分割予定ラインで区画された領域にそれぞれデバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えた表面を有するウェーハの加工方法であって、該デバイス領域に対応したウェーハの裏面を研削して凹部を形成するとともに該凹部を囲繞する該外周余剰領域に対応した環状凸部を形成する研削ステップと、該研削ステップを実施した後、該凹部に金属層を形成する金属層形成ステップと、該金属層形成ステップを実施した後、該凹部を充填材で充填する充填ステップと、該充填ステップを実施した後、ウェーハの表面から該分割予定ラインに沿って該金属層を分断する溝を形成する溝形成ステップと、該溝形成ステップを実施した後、ウェーハの裏面を研削または研磨して該金属層を露出させるとともに個々のチップへと分割する分割ステップと、を備えた。   The present invention is a processing method of a wafer having a surface including a device region in which devices are formed in regions divided by a plurality of intersecting scheduled lines and an outer peripheral surplus region surrounding the device region, Grinding the back surface of the wafer corresponding to the device region to form a concave portion and forming an annular convex portion corresponding to the outer peripheral surplus region surrounding the concave portion; and after performing the grinding step, the concave portion A metal layer forming step for forming a metal layer on the substrate, a filling step for filling the concave portion with a filler after performing the metal layer forming step, and a line to be divided from the surface of the wafer after performing the filling step. A groove forming step for dividing the metal layer along the groove, and after performing the groove forming step, the back surface of the wafer is ground or polished to form the metal layer. A dividing step of dividing into individual chips causes exposed, with a.

本発明のウェーハの加工方法は、デバイス領域に対応したウェーハの裏面を研削して凹部を形成するとともに凹部を囲繞する外周余剰領域に対応した環状凸部を形成する研削ステップと、研削ステップを実施した後、凹部に金属層を形成する金属層形成ステップと、金属層形成ステップを実施した後、凹部を充填材で充填する充填ステップと、充填ステップを実施した後、ウェーハの表面から分割予定ラインに沿って金属層を分断する溝を形成する溝形成ステップと、溝形成ステップを実施した後、ウェーハの裏面を研削または研磨して金属層を露出させるとともに個々のチップへと分割する分割ステップとを備え、デバイス領域を例えば50μm以下に薄化して環状凸部が形成され、その後、凹部に充填材が充填されるため、ウェーハの破損リスクを低減することができる。つまり、本発明によれば、充填ステップを実施してデバイス領域の下方を充填材で補強してから、例えば切削ブレードによって溝形成ステップを実施することにより、切削ブレードがウェーハに進入する衝撃でウェーハが割れることを防止できるとともに、ハーフカットでデバイス領域を分割するようにしたため、例えばダイシングテープが不要となり、切削中にウェーハが動くことによってクラックが発生するのを防止することができる。また、金属層を分断する溝を形成した後、充填材によって補強された状態のウェーハの裏面を研削または研磨して個々のチップへと分割する際にウェーハにクラックが発生するおそれを低減することができる。   In the wafer processing method of the present invention, the back surface of the wafer corresponding to the device region is ground to form a recess, and the grinding step to form the annular protrusion corresponding to the outer peripheral surplus region surrounding the recess, and the grinding step are performed. Then, after performing the metal layer forming step for forming the metal layer in the recess, the filling step for filling the recess with a filling material after performing the metal layer forming step, the line to be divided from the surface of the wafer after performing the filling step. A groove forming step for forming a groove for dividing the metal layer along the step, and a dividing step for performing the groove forming step and then grinding or polishing the back surface of the wafer to expose the metal layer and to divide the wafer into individual chips. The device region is thinned to, for example, 50 μm or less to form an annular convex portion, and then the concave portion is filled with a filler, so that the wafer breaks. Risk can be reduced. That is, according to the present invention, the filling step is performed and the lower portion of the device region is reinforced with the filling material, and then the groove forming step is performed by the cutting blade, for example, so that the cutting blade enters the wafer with the impact. Since the device region is divided by half-cutting, for example, a dicing tape is not necessary, and it is possible to prevent the occurrence of cracks due to the movement of the wafer during cutting. In addition, after forming a groove that divides the metal layer, the risk of cracks occurring in the wafer when the back surface of the wafer reinforced by the filler is ground or polished and divided into individual chips is reduced. Can do.

表面保護部材配設ステップを示す斜視図である。It is a perspective view which shows a surface protection member arrangement | positioning step. 研削ステップを示す斜視図である。It is a perspective view which shows a grinding step. 研削ステップ後のウェーハの構成を示す断面図である。It is sectional drawing which shows the structure of the wafer after a grinding step. 金属層形成ステップを示す断面図である。It is sectional drawing which shows a metal layer formation step. 充填ステップを示す断面図である。It is sectional drawing which shows a filling step. 溝形成ステップを示す断面図である。It is sectional drawing which shows a groove | channel formation step. 溝形成ステップ後のウェーハの構成を示す断面図である。It is sectional drawing which shows the structure of the wafer after a groove | channel formation step. 分割ステップを示す断面図である。It is sectional drawing which shows a division | segmentation step. 分割ステップ後のウェーハの構成を示す断面図である。It is sectional drawing which shows the structure of the wafer after a division | segmentation step.

図1に示すウェーハWは、被加工物の一例であって、例えば円形板状のシリコン基板を有する。このシリコン基板の表面Waには、交差する複数の分割予定ラインSで区画された領域にそれぞれデバイスDが形成されたデバイス領域W1とデバイス領域W1を囲繞する外周余剰領域W2とを備えている。表面Waと反対側の裏面Wbは、研削砥石などによって研削される被研削面となっている。デバイスDは、例えば、LED、パワートランジスタやIGBTなどのディスクリートデバイスである。以下では、添付の図面を参照しながら、ウェーハWを個々のチップへと分割するウェーハの加工方法について説明する。なお、研削前のウェーハWの厚みは、特に限定されず、数百μm(例えば625μm)となっている。   A wafer W shown in FIG. 1 is an example of a workpiece, and has, for example, a circular plate-like silicon substrate. The surface Wa of the silicon substrate includes a device region W1 in which devices D are formed in regions partitioned by a plurality of intersecting scheduled lines S, and an outer peripheral surplus region W2 that surrounds the device region W1. The back surface Wb opposite to the front surface Wa is a surface to be ground that is ground by a grinding wheel or the like. The device D is, for example, a discrete device such as an LED, a power transistor, or an IGBT. Hereinafter, a wafer processing method for dividing the wafer W into individual chips will be described with reference to the accompanying drawings. Note that the thickness of the wafer W before grinding is not particularly limited, and is several hundred μm (for example, 625 μm).

(1)表面保護部材配設ステップ
図1に示すように、ウェーハWの表面Waに表面保護部材1を貼着する。表面保護部材1は、少なくともウェーハWと略同径に形成されている。ウェーハWの表面Waの全面が表面保護部材1によって覆われると、デバイスDが保護される。表面保護部材1としては、例えば粘着性を有する耐熱テープからなる。また、ガラス、シリコン、金属からなる基板を接着剤や両面テープなどによってウェーハWの表面Waに貼着してもよい。
(1) Surface Protection Member Arrangement Step As shown in FIG. 1, the surface protection member 1 is adhered to the surface Wa of the wafer W. The surface protection member 1 is formed at least approximately the same diameter as the wafer W. When the entire surface Wa of the wafer W is covered with the surface protection member 1, the device D is protected. The surface protection member 1 is made of, for example, an adhesive heat resistant tape. Further, a substrate made of glass, silicon, or metal may be attached to the surface Wa of the wafer W with an adhesive or a double-sided tape.

(2)研削ステップ
図2に示すように、ウェーハWの裏面Wbが上向きに露出するように、被加工物を保持し自転可能な保持テーブル10に表面保護部材1側を載置する。保持テーブル10には、図示しない吸引源が接続されている。保持テーブル10の上方側には、ウェーハWの中央部分を研削して凹部を形成するとともに、外周部分に環状凸部を形成する研削手段20が配設されている。研削手段20は、鉛直方向の軸心を有するスピンドル21と、スピンドル21を回転可能に囲繞するスピンドルハウジング22と、スピンドル21の下端に装着された研削ホイール23と、研削ホイール23の下部に円環状に固着された研削砥石24とを備え、研削ホイール23を回転させながら、全体が昇降可能となっている。研削砥石24の外周縁の直径は、図1に示したウェーハWのデバイス領域W1の半径と同程度に設定されている。
(2) Grinding Step As shown in FIG. 2, the surface protection member 1 side is placed on a holding table 10 that holds the workpiece and can rotate so that the back surface Wb of the wafer W is exposed upward. A suction source (not shown) is connected to the holding table 10. On the upper side of the holding table 10, there is disposed a grinding means 20 for grinding a central portion of the wafer W to form a concave portion and forming an annular convex portion on an outer peripheral portion. The grinding means 20 includes a spindle 21 having a vertical axis, a spindle housing 22 that rotatably surrounds the spindle 21, a grinding wheel 23 attached to the lower end of the spindle 21, and an annular ring below the grinding wheel 23. And a grinding wheel 24 fixed to the head, and the whole can be moved up and down while rotating the grinding wheel 23. The diameter of the outer peripheral edge of the grinding wheel 24 is set to be approximately the same as the radius of the device region W1 of the wafer W shown in FIG.

保持テーブル10でウェーハWを吸引保持したら、保持テーブル10を例えば矢印A方向に回転させるとともに、研削ホイール23を例えば矢印A方向に回転させながら、研削手段20をウェーハWの裏面Wbに接近する方向に下降させ、回転する研削砥石24をウェーハWの裏面Wbの中央部分に接触させて所望の厚みに至るまで研削する。つまり、ウェーハWの研削中は、研削砥石24の外周縁がウェーハWの中心を常に通過しながら、図1に示したデバイス領域W1に対応したウェーハWの裏面Wbを研削して凹部2を形成するとともに、凹部2を囲繞する外周余剰領域W2に対応した環状凸部3を形成する。図3に示すウェーハWは、凹部2が所望の厚みTに薄化された状態を示している。所望の厚みTは、例えば25μmとなっている。環状凸部3は、外周余剰領域W2に対応する部分が研削されずに残存して形成されたものであり、研削前の厚みを有している。   When the wafer W is sucked and held by the holding table 10, the direction in which the grinding means 20 approaches the back surface Wb of the wafer W while rotating the holding table 10 in the direction of arrow A and rotating the grinding wheel 23 in the direction of arrow A, for example. Then, the rotating grinding wheel 24 is brought into contact with the central portion of the back surface Wb of the wafer W and is ground to a desired thickness. That is, during grinding of the wafer W, the outer peripheral edge of the grinding wheel 24 always passes through the center of the wafer W, while grinding the back surface Wb of the wafer W corresponding to the device region W1 shown in FIG. In addition, the annular convex portion 3 corresponding to the outer peripheral surplus region W2 surrounding the concave portion 2 is formed. The wafer W shown in FIG. 3 shows a state where the recess 2 is thinned to a desired thickness T. The desired thickness T is, for example, 25 μm. The annular convex portion 3 is formed by remaining a portion corresponding to the outer peripheral surplus region W2 without being ground, and has a thickness before grinding.

(3)金属層形成ステップ
研削ステップを実施した後、図4に示すように、ウェーハWに形成された凹部2に金属層4を形成する。金属層4の形成には、例えば特許第4749849号公報の図7に示された減圧成膜装置を使用することができる。金属層4は、電極として機能するものであり、例えば、金やチタンからなる。そして、金属層4が形成されたウェーハWは、後述する分割ステップにおいて最終的にデバイスDとともに分割されて金属層付きのチップとして形成される。
(3) Metal Layer Formation Step After performing the grinding step, the metal layer 4 is formed in the recess 2 formed in the wafer W as shown in FIG. For forming the metal layer 4, for example, a reduced pressure film forming apparatus shown in FIG. 7 of Japanese Patent No. 4749849 can be used. The metal layer 4 functions as an electrode and is made of, for example, gold or titanium. And the wafer W in which the metal layer 4 was formed is finally divided | segmented with the device D in the division | segmentation step mentioned later, and is formed as a chip | tip with a metal layer.

(4)充填ステップ
金属層形成ステップを実施した後、図5に示すように、ウェーハWに形成された凹部2に充填材5を充填する。充填材5としては、例えば、エポキシなどの熱硬化性のモールド樹脂を使用する。充填材5は、少なくともウェーハWの裏面Wbの高さと同じ位置に至るまで凹部2に供給される。その後、例えばヒータによって加熱して充填材5を硬化する。このようにして、金属層4が埋設されるように凹部2が充填材5によって充填されると、凹部2の厚みが研削前のウェーハWの厚みと同程度になるため、ウェーハWの強度を高めることができる。
(4) Filling Step After performing the metal layer forming step, the filling material 5 is filled into the recess 2 formed in the wafer W as shown in FIG. As the filler 5, for example, a thermosetting mold resin such as epoxy is used. The filler 5 is supplied to the recess 2 until it reaches at least the same position as the height of the back surface Wb of the wafer W. Thereafter, the filler 5 is cured by heating with, for example, a heater. Thus, when the concave portion 2 is filled with the filler 5 so that the metal layer 4 is embedded, the thickness of the concave portion 2 becomes approximately the same as the thickness of the wafer W before grinding. Can be increased.

ここで、充填材5には、モールド樹脂の熱膨張率をシリコンの熱膨張率と同程度にするために、フィラーを充填材5に混入させておくとよい。これにより、充填材5を硬化させてもウェーハWに反りが発生するのを防止することができる。フィラーとしては、シリカからなる微粒子を用いるとよい。また、充填材5を硬化した後に、収縮によってウェーハWに反りが生じなければ、UV硬化樹脂等を充填材5として使用してもよい。   Here, the filler 5 may be mixed with the filler 5 in order to make the thermal expansion coefficient of the mold resin the same as that of silicon. Thereby, even if the filler 5 is hardened, it is possible to prevent the wafer W from being warped. As the filler, fine particles made of silica are preferably used. In addition, after the filler 5 is cured, if the wafer W is not warped by shrinkage, a UV curable resin or the like may be used as the filler 5.

(5)溝形成ステップ
充填ステップを実施した後、図6に示すように、例えば、ウェーハWを切削する切削手段30を備える切削装置にウェーハWを搬送する。切削手段30は、ウェーハWの表面Waに対して平行な方向の軸心を有するスピンドル31と、スピンドル31の先端に装着された切削ブレード32とを少なくとも備えており、スピンドル31が回転することにより、切削ブレード32を回転することができる。切削手段30には、図示しない昇降手段が接続されており、切削手段30を鉛直方向に昇降させることができる。
(5) Groove Forming Step After performing the filling step, as shown in FIG. 6, for example, the wafer W is transferred to a cutting apparatus including a cutting means 30 for cutting the wafer W. The cutting means 30 includes at least a spindle 31 having an axis parallel to the surface Wa of the wafer W, and a cutting blade 32 attached to the tip of the spindle 31, and when the spindle 31 rotates. The cutting blade 32 can be rotated. The cutting means 30 is connected to an elevating means (not shown), and the cutting means 30 can be raised and lowered in the vertical direction.

ウェーハWを切削手段30の下方に移動させるとともに、スピンドル31を回転させることにより切削ブレード32をウェーハWの表面Waに対して平行な方向の軸心を中心として例えば矢印B方向に回転させながら、切削手段30をウェーハWの表面Waに接近する方向に下降させて切削ブレード32をウェーハWの表面Wa側から切り込ませて図1に示した分割予定ラインSに沿って切削する。なお、図示の例では、ウェーハWの表面Waから表面保護部材1を剥離させてから、切削加工を行う。   While moving the wafer W below the cutting means 30 and rotating the spindle 31, the cutting blade 32 is rotated about the axis parallel to the surface Wa of the wafer W, for example, in the direction of arrow B, The cutting means 30 is lowered in a direction approaching the surface Wa of the wafer W, and the cutting blade 32 is cut from the surface Wa side of the wafer W to cut along the scheduled division line S shown in FIG. In the illustrated example, the surface protection member 1 is peeled from the surface Wa of the wafer W, and then the cutting process is performed.

このとき、切削ブレード32を、凹部2に形成された充填材5に至るまで切り込ませて切削することで、少なくとも金属層4を完全に分断した溝6を形成する。このようにして、図1に示した全ての分割予定ラインSに沿って、上記同様の切削を繰り返し行い、図7に示すように、ウェーハWの表面Waに複数の溝6を形成する。   At this time, the cutting blade 32 is cut to reach the filler 5 formed in the recess 2 and is cut to form the groove 6 in which at least the metal layer 4 is completely divided. In this way, the same cutting is repeated along all the division lines S shown in FIG. 1 to form a plurality of grooves 6 on the surface Wa of the wafer W as shown in FIG.

上記溝形成ステップでは、切削手段30によりウェーハWの表面Waに溝6を形成する場合を説明したが、例えば、レーザ光線を照射することによってウェーハWの表面Waに金属層4を完全に分断したレーザ加工溝を形成してもよい。この場合は、ウェーハWの表面Waにあらかじめ保護膜等を被覆しておく。また、ダイシングテープを介して環状のフレームとウェーハWと一体に形成した状態で、溝形成ステップを実施してもよい。   In the groove forming step, the case where the groove 6 is formed on the surface Wa of the wafer W by the cutting means 30 has been described. For example, the metal layer 4 is completely divided on the surface Wa of the wafer W by irradiating a laser beam. Laser processing grooves may be formed. In this case, the surface Wa of the wafer W is previously coated with a protective film or the like. In addition, the groove forming step may be performed in a state where the annular frame and the wafer W are formed integrally with a dicing tape.

(6)分割ステップ
溝形成ステップを実施した後、図8に示すように、例えば、自転可能な保持テーブル40においてウェーハWを保持して、保持テーブル40の上方側に配設された研削手段50によってウェーハWの裏面Wbを研削して所望の厚みへと薄化する。研削手段50は、鉛直方向の軸心を有するスピンドル51と、スピンドル51の下部にマウント52を介して装着された研削ホイール53と、研削ホイール53の下部にリング状に固着された研削砥石54とを備え、研削ホイール53を回転させながら、全体が昇降可能となっている。
(6) Dividing Step After performing the groove forming step, as shown in FIG. 8, for example, the grinding means 50 disposed on the upper side of the holding table 40 while holding the wafer W on the rotatable holding table 40. Thus, the back surface Wb of the wafer W is ground and thinned to a desired thickness. The grinding means 50 includes a spindle 51 having a vertical axis, a grinding wheel 53 attached to the lower part of the spindle 51 via a mount 52, and a grinding wheel 54 fixed to the lower part of the grinding wheel 53 in a ring shape. The whole can be moved up and down while rotating the grinding wheel 53.

図8に示すように、ウェーハWの表面Waに表面保護部材1aを貼着してから、この表面保護部材1a側を保持テーブル40で保持してウェーハWの裏面Wbを上向きに露出させる。すなわち、凹部2に形成された充填材5を上向きに露出させる。続いて、保持テーブル40を例えば矢印A方向に回転させ、研削手段50は、研削ホイール53を例えば矢印A方向に回転させつつ、所定の研削送り速度で下降させ、回転する研削砥石54でウェーハWの裏面Wb側を押圧しながら少なくとも金属層4が露出する深さ位置まで研削砥石54を研削送りして研削を行う。   As shown in FIG. 8, after the surface protection member 1a is stuck to the surface Wa of the wafer W, the surface protection member 1a side is held by the holding table 40 and the back surface Wb of the wafer W is exposed upward. That is, the filler 5 formed in the recess 2 is exposed upward. Subsequently, the holding table 40 is rotated, for example, in the direction of the arrow A, and the grinding means 50 is lowered at a predetermined grinding feed speed while rotating the grinding wheel 53, for example, in the direction of the arrow A. Grinding is performed by feeding the grinding wheel 54 at least to a depth position at which the metal layer 4 is exposed while pressing the back surface Wb side.

ここで、金属層4が露出したかどうかの判断は、例えば、スピンドル51の電流値制御によって行うことができる。この場合、研削砥石54による研削が進んで環状凸部3及び充填材5が削られていき、研削砥石54が金属層4に接触すると、スピンドル51の電流値が上昇することから、この電流値を検出して電流値があらかじめ図示しない制御部に設定されたしきい値を超えた場合に、金属層4が露出したものとして判断することができる。このようにしてウェーハWを薄化して金属層4を露出させることにより、図9に示すように、ウェーハWを金属層4付きの個々のチップCへと分割することができる。金属層4の露出した面には研削痕が形成されているため、例えば研磨パッドによって金属層4の表面を研磨することにより研削痕を除去するとよい。   Here, the determination of whether or not the metal layer 4 is exposed can be made, for example, by controlling the current value of the spindle 51. In this case, when the grinding by the grinding wheel 54 proceeds and the annular protrusion 3 and the filler 5 are scraped and the grinding wheel 54 comes into contact with the metal layer 4, the current value of the spindle 51 increases. When the current value exceeds a threshold value set in advance in a control unit (not shown), it can be determined that the metal layer 4 is exposed. By thinning the wafer W and exposing the metal layer 4 in this way, the wafer W can be divided into individual chips C with the metal layer 4 as shown in FIG. Since grinding traces are formed on the exposed surface of the metal layer 4, the grinding traces may be removed by polishing the surface of the metal layer 4 with a polishing pad, for example.

分割ステップは、上記のように研削のみで金属層4を露出させ金属層4付きの個々のチップCへと分割してもよいし、例えばウェーハWと研磨パッドとの間にスラリーを供給しながらウェーハWを研磨するCMP(Chemical Mechanical Polishing)のみで金属層4を露出させ金属層4付きの個々のチップCへと分割してもよい。   In the dividing step, as described above, the metal layer 4 may be exposed by grinding alone and divided into individual chips C with the metal layer 4, or while supplying slurry between the wafer W and the polishing pad, for example. The metal layer 4 may be exposed only by CMP (Chemical Mechanical Polishing) for polishing the wafer W and divided into individual chips C with the metal layer 4.

また、例えば、ハイトゲージ等の厚み測定器を用いてウェーハWの厚みを測定しながら、研削手段50によってウェーハWを所定の厚みに至るまで研削した後、厚み測定器でウェーハWの厚みを測定しながら、研磨パッドによってウェーハWの裏面Wb側を研磨しウェーハWの厚みが所定の厚みに達した場合に金属層4が露出したものとして判断してもよい。   Further, for example, while measuring the thickness of the wafer W using a thickness measuring instrument such as a height gauge, the wafer W is ground to a predetermined thickness by the grinding means 50, and then the thickness of the wafer W is measured by the thickness measuring instrument. However, when the back surface Wb side of the wafer W is polished by the polishing pad and the thickness of the wafer W reaches a predetermined thickness, it may be determined that the metal layer 4 is exposed.

以上のとおり、本発明にかかるウェーハの加工方法は、デバイス領域W1に対応したウェーハWの裏面Wbを研削して凹部2を形成するとともに凹部2を囲繞する外周余剰領域W2に対応した環状凸部3を形成する研削ステップと、凹部2に金属層4を形成する金属層形成ステップと、凹部2を充填材5で充填する充填ステップと、ウェーハWの表面Waから分割予定ラインSに沿って金属層4を分断する溝6を形成する溝形成ステップと、ウェーハWの裏面Wbを研削または研磨して金属層4を露出させるとともに個々のチップCへと分割する分割ステップとを備え、デバイス領域W1を例えば50μm以下に薄化してその周囲に環状凸部3が形成され、その後、凹部2に充填材5が充填されるため、ウェーハWの破損リスクを低減することができる。つまり、本発明によれば、充填ステップを実施して図1に示したデバイス領域W1の下方(凹部2)を充填材5で補強してから、例えば切削ブレード32によって溝形成ステップを実施することで、切削ブレード32がウェーハWに進入する衝撃で薄化されたウェーハWが割れることを防止できるとともに、ハーフカットでデバイス領域W1を分割するようにしたため、例えばダイシングテープが不要となり、切削中にウェーハWが動くことによってクラックが発生するのを防止することができる。また、金属層4を分断する溝6を形成した後、充填材5によって補強された状態のウェーハWの裏面Wbを研削または研磨して個々のチップCへと分割する際にウェーハWにクラックが発生するおそれを低減することができる。   As described above, in the wafer processing method according to the present invention, the back surface Wb of the wafer W corresponding to the device region W1 is ground to form the concave portion 2, and the annular convex portion corresponding to the outer peripheral surplus region W2 surrounding the concave portion 2. 3, a metal layer forming step for forming the metal layer 4 in the concave portion 2, a filling step for filling the concave portion 2 with the filler 5, and a metal along the planned division line S from the surface Wa of the wafer W. A groove forming step for forming the groove 6 for dividing the layer 4; and a dividing step for grinding or polishing the back surface Wb of the wafer W to expose the metal layer 4 and to divide the chip into individual chips C. Is reduced to, for example, 50 μm or less, and an annular convex portion 3 is formed around it, and then the concave portion 2 is filled with the filler 5, thereby reducing the risk of damage to the wafer W. Can. That is, according to the present invention, the filling step is performed to reinforce the lower portion (recess 2) of the device region W1 shown in FIG. Thus, the wafer W thinned by the impact of the cutting blade 32 entering the wafer W can be prevented from cracking, and the device region W1 is divided by half-cutting. It is possible to prevent cracks from occurring due to the movement of the wafer W. In addition, after forming the groove 6 that divides the metal layer 4, when the back surface Wb of the wafer W reinforced by the filler 5 is ground or polished and divided into individual chips C, cracks are generated in the wafer W. The possibility of occurrence can be reduced.

1,1a:表面保護部材 2:凹部 3:環状凸部 4:金属層 5:充填材 6:溝
10:保持テーブル 20:研削手段 21:スピンドル 22:スピンドルハウジング
23:研削ホイール 24:研削砥石
30:切削手段 31:スピンドル 31:切削ブレード 40:保持テーブル
50:研削手段 51:スピンドル 52:マウント 53:研削ホイール
54:研削砥石
DESCRIPTION OF SYMBOLS 1,1a: Surface protection member 2: Concave part 3: Annular convex part 4: Metal layer 5: Filler 6: Groove 10: Holding table 20: Grinding means 21: Spindle 22: Spindle housing 23: Grinding wheel 24: Grinding wheel 30 : Cutting means 31: Spindle 31: Cutting blade 40: Holding table 50: Grinding means 51: Spindle 52: Mount 53: Grinding wheel 54: Grinding wheel

Claims (1)

交差する複数の分割予定ラインで区画された領域にそれぞれデバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えた表面を有するウェーハの加工方法であって、
該デバイス領域に対応したウェーハの裏面を研削して凹部を形成するとともに該凹部を囲繞する該外周余剰領域に対応した環状凸部を形成する研削ステップと、
該研削ステップを実施した後、該凹部に金属層を形成する金属層形成ステップと、
該金属層形成ステップを実施した後、該凹部を充填材で充填する充填ステップと、
該充填ステップを実施した後、ウェーハの表面から該分割予定ラインに沿って該金属層を分断する溝を形成する溝形成ステップと、
該溝形成ステップを実施した後、ウェーハの裏面を研削または研磨して該金属層を露出させるとともに個々のチップへと分割する分割ステップと、を備えたウェーハの加工方法。
A method of processing a wafer having a surface including a device region in which devices are formed in regions divided by a plurality of intersecting scheduled lines and an outer peripheral surplus region surrounding the device region,
Grinding the back surface of the wafer corresponding to the device region to form a recess and forming an annular protrusion corresponding to the outer peripheral surplus region surrounding the recess;
A metal layer forming step of forming a metal layer in the recess after the grinding step;
After performing the metal layer forming step, a filling step of filling the recess with a filler;
After performing the filling step, a groove forming step for forming a groove for dividing the metal layer along the division line from the surface of the wafer;
A wafer processing method comprising: a dividing step of performing the groove forming step and then grinding or polishing the back surface of the wafer to expose the metal layer and dividing the wafer into individual chips.
JP2017004115A 2017-01-13 2017-01-13 Wafer processing method Active JP6788508B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017004115A JP6788508B2 (en) 2017-01-13 2017-01-13 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017004115A JP6788508B2 (en) 2017-01-13 2017-01-13 Wafer processing method

Publications (2)

Publication Number Publication Date
JP2018113394A true JP2018113394A (en) 2018-07-19
JP6788508B2 JP6788508B2 (en) 2020-11-25

Family

ID=62912480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017004115A Active JP6788508B2 (en) 2017-01-13 2017-01-13 Wafer processing method

Country Status (1)

Country Link
JP (1) JP6788508B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397598B2 (en) 2019-08-13 2023-12-13 株式会社ディスコ Package manufacturing method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159153A (en) * 1989-11-16 1991-07-09 Sumitomo Electric Ind Ltd Division of semiconductor substrate
JP2003017442A (en) * 2001-06-28 2003-01-17 Disco Abrasive Syst Ltd System and method for dividing semiconductor wafer
JP2003332271A (en) * 2002-05-15 2003-11-21 Renesas Technology Corp Semiconductor wafer and method of manufacturing semiconductor device
JP2007027309A (en) * 2005-07-14 2007-02-01 Disco Abrasive Syst Ltd Method of processing wafer
JP2009043931A (en) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd Rear-surface grinding method for wafer
JP2010140957A (en) * 2008-12-09 2010-06-24 Lintec Corp Semiconductor wafer holding method, method of manufacturing chip element, and spacer
JP2014199832A (en) * 2013-03-29 2014-10-23 株式会社ディスコ Wafer processing method
JP2014236203A (en) * 2013-06-05 2014-12-15 株式会社ディスコ Processing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159153A (en) * 1989-11-16 1991-07-09 Sumitomo Electric Ind Ltd Division of semiconductor substrate
JP2003017442A (en) * 2001-06-28 2003-01-17 Disco Abrasive Syst Ltd System and method for dividing semiconductor wafer
JP2003332271A (en) * 2002-05-15 2003-11-21 Renesas Technology Corp Semiconductor wafer and method of manufacturing semiconductor device
JP2007027309A (en) * 2005-07-14 2007-02-01 Disco Abrasive Syst Ltd Method of processing wafer
JP2009043931A (en) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd Rear-surface grinding method for wafer
JP2010140957A (en) * 2008-12-09 2010-06-24 Lintec Corp Semiconductor wafer holding method, method of manufacturing chip element, and spacer
JP2014199832A (en) * 2013-03-29 2014-10-23 株式会社ディスコ Wafer processing method
JP2014236203A (en) * 2013-06-05 2014-12-15 株式会社ディスコ Processing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397598B2 (en) 2019-08-13 2023-12-13 株式会社ディスコ Package manufacturing method

Also Published As

Publication number Publication date
JP6788508B2 (en) 2020-11-25

Similar Documents

Publication Publication Date Title
CN105097637B (en) Method for processing wafer
JP2013021017A (en) Wafer grinding method
JP2017054888A (en) Processing method for wafer
JP2017041574A (en) Wafer processing method
JP5959188B2 (en) Wafer processing method
JP5840003B2 (en) Wafer processing method
JP2014199832A (en) Wafer processing method
JP2016100346A (en) Wafer processing method
JP2017107984A (en) Wafer processing method
JP2018113394A (en) Method for processing wafer
JP2020123666A (en) Processing method of workpiece
JP2013243310A (en) Surface protective tape and method for processing wafer
JP5570298B2 (en) Wafer processing method
JP6563766B2 (en) Wafer processing method
JP6042662B2 (en) Wafer processing method
JP5378932B2 (en) Grinding method of workpiece
JP6057592B2 (en) Wafer processing method
JP2021002625A (en) Manufacturing method of package device chip
JP6558541B2 (en) Wafer processing method
JP6105872B2 (en) Wafer processing method
JP2014033161A (en) Method for processing wafer
JP2019077019A (en) Method for processing work-piece
JP2017112269A (en) Wafer processing method
JP2017107988A (en) Wafer processing method
JP6105874B2 (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201030

R150 Certificate of patent or registration of utility model

Ref document number: 6788508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250