JP2018098475A - Multilayer ceramic capacitor - Google Patents

Multilayer ceramic capacitor Download PDF

Info

Publication number
JP2018098475A
JP2018098475A JP2017013090A JP2017013090A JP2018098475A JP 2018098475 A JP2018098475 A JP 2018098475A JP 2017013090 A JP2017013090 A JP 2017013090A JP 2017013090 A JP2017013090 A JP 2017013090A JP 2018098475 A JP2018098475 A JP 2018098475A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
ceramic capacitor
layer
electrode layer
base electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017013090A
Other languages
Japanese (ja)
Other versions
JP6631547B2 (en
Inventor
浜中 建一
Kenichi Hamanaka
建一 浜中
悟 松野
Satoru Matsuno
悟 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to KR1020170165033A priority Critical patent/KR102105345B1/en
Priority to US15/835,597 priority patent/US10186378B2/en
Publication of JP2018098475A publication Critical patent/JP2018098475A/en
Application granted granted Critical
Publication of JP6631547B2 publication Critical patent/JP6631547B2/en
Priority to KR1020200048432A priority patent/KR102203372B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic capacitor that improves mechanical strength by an external electrode and achieves high moisture resistance reliability and excellent electrical characteristics due to firm adhesion between an underlying electrode layer and a conductive resin layer included in the external electrode.SOLUTION: A multilayer ceramic capacitor 10 include: a laminate 20 formed by laminating a plurality of ceramic layers 30 and a plurality of internal electrodes 40a, 40b; and a pair of external electrodes 140a, 140b formed on both end surfaces 26a, 26b of the laminate 20 so as to be electrically connected to the internal electrodes 40a, 40b, respectively. Each of the pair of external electrodes 140a, 140b includes: an underlying electrode layer 142 formed on a surface of the laminate 20 and including Cu; a bonding portion 144 formed partially on a surface of the underlying electrode layer 142 and including a CuSn alloy; and a conductive resin layer 146 formed on surfaces of the underlying electrode layer 142 and the bonding portion 144. The total area of the bonding portion 144 is equal to or more than 2.7% and equal to or less than 40.6% of the total area of the underlying electrode layer.SELECTED DRAWING: Figure 3

Description

この発明は、積層セラミックコンデンサに関し、特に、複層構造の外部電極を備えた積層セラミックコンデンサに関する。   The present invention relates to a multilayer ceramic capacitor, and more particularly to a multilayer ceramic capacitor provided with an external electrode having a multilayer structure.

近年、積層セラミックコンデンサは、従来よりも衝撃を受け易い過酷な環境下においても用いられるようになったため、これに対応し得る機械的強度を有することが求められている。例えば、携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサは、落下などの衝撃に耐えることが求められる。具体的には、積層セラミックコンデンサは、落下などの衝撃を受けても、実装基板から脱落せず、クラックが生じないようにする必要がある。また、ECUなどの車載機器に用いられる積層セラミックコンデンサは、熱サイクルなどの衝撃に耐えることが求められる。具体的には、積層セラミックコンデンサは、熱サイクルにおいて実装基板が線膨張・収縮することにより発生するたわみ応力や外部電極にかかる引張り応力を受けても、クラックが生じないようにする必要がある。   In recent years, multilayer ceramic capacitors have been used even in harsh environments that are more susceptible to impacts than conventional ones, and thus are required to have mechanical strength that can cope with them. For example, multilayer ceramic capacitors used for mobile devices such as mobile phones and portable music players are required to withstand impacts such as dropping. Specifically, it is necessary that the multilayer ceramic capacitor does not fall off from the mounting substrate even when subjected to an impact such as dropping, and does not cause a crack. In addition, multilayer ceramic capacitors used for in-vehicle devices such as ECUs are required to withstand impacts such as thermal cycles. Specifically, the multilayer ceramic capacitor needs to prevent cracks from being generated even when subjected to a bending stress generated by linear expansion / contraction of the mounting substrate or a tensile stress applied to the external electrode in a thermal cycle.

上記のような要求に応じることを目的として、熱硬化性樹脂層を含む外部電極を備えた積層セラミックコンデンサが知られている。特許文献1には、そのような積層セラミックコンデンサが開示されている。   For the purpose of meeting the above requirements, a multilayer ceramic capacitor having an external electrode including a thermosetting resin layer is known. Patent Document 1 discloses such a multilayer ceramic capacitor.

特許文献1の積層セラミックコンデンサは、コンデンサ本体の両端面に形成された焼付け電極としての電極層と、電極層の表面に形成された導電性の熱硬化性樹脂層とを含む複層構造の外部電極を備える。特許文献1の積層セラミックコンデンサは、複層構造の外部電極において、電極層が耐湿信頼性を確保する機能を担い、熱硬化性樹脂層がコンデンサ本体へのクラック抑制機能を担う。   The multilayer ceramic capacitor disclosed in Patent Document 1 has an external multi-layer structure including an electrode layer as a baked electrode formed on both end faces of a capacitor body and a conductive thermosetting resin layer formed on the surface of the electrode layer. With electrodes. In the multilayer ceramic capacitor disclosed in Patent Document 1, in an external electrode having a multilayer structure, the electrode layer has a function of ensuring moisture resistance reliability, and the thermosetting resin layer has a function of suppressing cracks in the capacitor body.

特開平11−162771号公報Japanese Patent Application Laid-Open No. 11-162771

特許文献1のような積層セラミックコンデンサは、熱硬化性樹脂層に樹脂を含むため、熱硬化性樹脂層に含まれる金属の含有率が低くなる。そのため、熱硬化性樹脂層とその下面に形成される電極層との密着力が弱い傾向にある。これにより、特許文献1のような積層セラミックコンデンサは、熱硬化性樹脂層と電極層との間に水分などが侵入し、耐湿信頼性や電気特性が低下してしまうという問題があった。
上記の問題を解決する方法として、電極層と熱硬化性樹脂層の間に合金層を形成する方策があるが、電極層と熱硬化性樹脂層の間の合金の量が多すぎると、熱硬化性樹脂層によるクラック抑制機能が低下する問題があった。
Since the multilayer ceramic capacitor like patent document 1 contains resin in a thermosetting resin layer, the content rate of the metal contained in a thermosetting resin layer becomes low. Therefore, the adhesive force between the thermosetting resin layer and the electrode layer formed on the lower surface thereof tends to be weak. As a result, the multilayer ceramic capacitor as disclosed in Patent Document 1 has a problem that moisture and the like enter between the thermosetting resin layer and the electrode layer, resulting in deterioration of moisture resistance reliability and electrical characteristics.
As a method for solving the above problem, there is a method of forming an alloy layer between the electrode layer and the thermosetting resin layer, but if the amount of the alloy between the electrode layer and the thermosetting resin layer is too large, There was a problem that the crack suppression function by the curable resin layer was lowered.

それゆえに、この発明の主たる目的は、外部電極により機械的強度の向上を図り、且つ外部電極に含まれる下地電極層と導電性樹脂層とが強固に密着することにより良好な耐湿信頼性および電気特性を有する積層セラミックコンデンサを提供することである。   Therefore, the main object of the present invention is to improve the mechanical strength by the external electrode and to provide good moisture resistance reliability and electrical resistance by firmly adhering the base electrode layer and the conductive resin layer contained in the external electrode. It is an object to provide a multilayer ceramic capacitor having characteristics.

この発明に係る積層セラミックコンデンサは、複数のセラミック層および複数の内部電極が積層されることにより形成された積層体と、内部電極と電気的に接続されるように積層体の表面に形成された一対の外部電極とを備えた積層セラミックコンデンサであって、一対の外部電極のそれぞれは、積層体の表面に形成され、Cuを含む下地電極層と、下地電極層の表面に部分的に形成され、Cu3Sn合金を含む接合部と、下地電極層と接合部の表面に形成された導電性樹脂層とを含み、接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下であることを特徴とする、積層セラミックコンデンサである。
好ましくは、接合部の厚みは、0.1μm以上1.2μm以下である、積層セラミックコンデンサである。
好ましくは、接合部の幅は、1.3μm以上13.3μm以下である、積層セラミックコンデンサである。
好ましくは、接合部は、AgおよびCuのうち少なくともいずれか一方とSnとを含む合金層を含む、積層セラミックコンデンサである。
A multilayer ceramic capacitor according to the present invention is formed on a surface of a multilayer body so as to be electrically connected to the multilayer body formed by laminating a plurality of ceramic layers and a plurality of internal electrodes. A multilayer ceramic capacitor having a pair of external electrodes, each of the pair of external electrodes being formed on the surface of the multilayer body, and partially formed on the surface of the base electrode layer containing Cu and the base electrode layer , Cu 3 Sn alloy, a base electrode layer and a conductive resin layer formed on the surface of the joint, the total area of the joint is 2.7% or more of the total area of the base electrode layer It is a multilayer ceramic capacitor characterized by being 40.6% or less.
Preferably, the thickness of the joint portion is a multilayer ceramic capacitor having a thickness of 0.1 μm or more and 1.2 μm or less.
Preferably, the width of the bonding portion is a multilayer ceramic capacitor having a width of 1.3 μm or more and 13.3 μm or less.
Preferably, the bonding portion is a multilayer ceramic capacitor including an alloy layer including at least one of Ag and Cu and Sn.

この発明に係る積層セラミックコンデンサは、複層構造の外部電極において、下地電極層の表面に部分的に形成され、Cu3Sn合金を含む接合部を介して金属接合され、接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下である。これにより、外部電極に含まれる下地電極層と導電性樹脂層とが強固に密着するため、耐湿信頼性および電気特性が向上し、また、積層セラミックコンデンサに対するクラックの発生も抑制することができる。さらに、外部電極が、導電性樹脂層を含むことにより、耐基板曲げ性や落下衝撃性などの機械的強度が向上する。その結果、外部電極により機械的強度の向上を図り、且つ外部電極に含まれる下地電極層と導電性樹脂層とが強固に密着することにより良好な耐湿信頼性および電気特性を有する積層セラミックコンデンサを得ることができる。
さらに、この発明に係る積層セラミックコンデンサは、接合部の厚みが、0.1μm以上1.2μm以下である。これにより、積層セラミックコンデンサに対するクラックの発生をより抑制しつつ、電気特性も良好となる。
また、接合部の幅が、1.3μm以上13.3μm以下である。これにより、積層セラミックコンデンサに対するクラックの発生をより確実に抑制することができる。
さらに、この発明に係る積層セラミックコンデンサは、接合部が、AgおよびCuのうち少なくともいずれか一方とSnとを含む合金層を含むと、より確実に良好な電気特性を有する積層セラミックコンデンサが得ることができる。
The multilayer ceramic capacitor according to the present invention is formed on the surface of the base electrode layer in an external electrode having a multilayer structure, and is metal-bonded via a joint including a Cu 3 Sn alloy. The total area of the joint is And 2.7% to 40.6% of the total area of the base electrode layer. As a result, since the base electrode layer and the conductive resin layer included in the external electrode are in close contact with each other, the moisture resistance reliability and electrical characteristics are improved, and the occurrence of cracks in the multilayer ceramic capacitor can be suppressed. Furthermore, when the external electrode includes the conductive resin layer, mechanical strength such as substrate bending resistance and drop impact resistance is improved. As a result, it is possible to improve the mechanical strength by the external electrode, and to provide a multilayer ceramic capacitor having good moisture resistance reliability and electrical characteristics by firmly bonding the base electrode layer and the conductive resin layer contained in the external electrode. Can be obtained.
Furthermore, in the multilayer ceramic capacitor according to the present invention, the thickness of the joint is from 0.1 μm to 1.2 μm. As a result, the occurrence of cracks in the multilayer ceramic capacitor is further suppressed, and the electrical characteristics are also improved.
Moreover, the width | variety of a junction part is 1.3 micrometers or more and 13.3 micrometers or less. Thereby, generation | occurrence | production of the crack with respect to a multilayer ceramic capacitor can be suppressed more reliably.
Furthermore, the multilayer ceramic capacitor according to the present invention can provide a multilayer ceramic capacitor having better electrical characteristics more reliably when the joint portion includes an alloy layer containing at least one of Ag and Cu and Sn. Can do.

この発明によれば、外部電極により機械的強度の向上を図り、且つ外部電極に含まれる下地電極層と導電性樹脂層とが強固に密着することにより良好な耐湿信頼性および電気特性を有する積層セラミックコンデンサを提供し得る。   According to this invention, the external electrode is used to improve mechanical strength, and the base electrode layer and the conductive resin layer included in the external electrode are firmly adhered to each other, thereby providing a good moisture resistance reliability and electrical characteristics. A ceramic capacitor may be provided.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明の一実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。1 is an external perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention. この発明の一実施の形態に係る積層セラミックコンデンサを示す図1のII−II断面図である。It is II-II sectional drawing of FIG. 1 which shows the laminated ceramic capacitor which concerns on one embodiment of this invention. この発明の一実施の形態に係る積層セラミックコンデンサを示す図2の断面図における第1の外部電極およびその近傍の拡大図である。FIG. 3 is an enlarged view of the first external electrode and the vicinity thereof in the cross-sectional view of FIG. 2 showing the multilayer ceramic capacitor according to one embodiment of the present invention. 外部電極に形成される接合部を示すSEM画像を模式的に示した図である。It is the figure which showed typically the SEM image which shows the junction part formed in an external electrode.

1.積層セラミックコンデンサ
以下、図面を参照してこの発明の一実施の形態に係る積層セラミックコンデンサについて説明する。図1は、この発明の一実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図2は、この発明の一実施の形態に係る積層セラミックコンデンサを示す図1のII−II断面図である。図3は、この発明の一実施の形態に係る積層セラミックコンデンサを示す図2の断面図における第1の外部電極およびその近傍の拡大図である。
1. Multilayer Ceramic Capacitor Hereinafter, a multilayer ceramic capacitor according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is an external perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention. 2 is a cross-sectional view taken along the line II-II of FIG. 1 showing a multilayer ceramic capacitor according to an embodiment of the present invention. FIG. 3 is an enlarged view of the first external electrode and the vicinity thereof in the cross-sectional view of FIG. 2 showing the multilayer ceramic capacitor according to one embodiment of the present invention.

この実施の形態に係る積層セラミックコンデンサ10は、積層体20と、第1の外部電極140aおよび第2の外部電極140b(一対の外部電極)とを備える。   The multilayer ceramic capacitor 10 according to this embodiment includes a multilayer body 20 and a first external electrode 140a and a second external electrode 140b (a pair of external electrodes).

(積層体20)
積層体20は、複数のセラミック層30と、複数の第1の内部電極40aおよび第2の内部電極40bとが積層されることにより形成される。
(Laminated body 20)
The multilayer body 20 is formed by laminating a plurality of ceramic layers 30 and a plurality of first internal electrodes 40a and second internal electrodes 40b.

積層体20は、直方体状に形成され、相対する第1の主面22aおよび第2の主面22b、相対する第1の側面24aおよび第2の側面24b、並びに相対する第1の端面26aおよび第2の端面26bを含む。ここで、第1の端面26aと第2の端面26bとを結ぶ方向が長さ(L)方向、L方向に直交し、且つ第1の側面24aと第2の側面24bとを結ぶ方向が幅(W)方向、L方向およびW方向に直交し、且つ第1の主面22aと第2の主面22bとを結ぶ方向が高さ(T)方向である。   The laminated body 20 is formed in a rectangular parallelepiped shape, and is opposed to the first main surface 22a and the second main surface 22b, the first side surface 24a and the second side surface 24b opposed to each other, and the first end surface 26a and A second end face 26b is included. Here, the direction connecting the first end surface 26a and the second end surface 26b is the length (L) direction, orthogonal to the L direction, and the direction connecting the first side surface 24a and the second side surface 24b is the width. A direction orthogonal to the (W) direction, the L direction, and the W direction and connecting the first main surface 22a and the second main surface 22b is the height (T) direction.

積層体20は、そのコーナー部および稜部の一部またはすべてに丸みをつけられることが好ましい。また、積層体20の直方体形状は、第1および第2の主面22a,22b、第1および第2の側面24a,24b、並びに第1および第2の端面26a,26bを含む形状であれば、特に限定されない。例えば、積層体20は、第1および第2の主面22a,22b、第1および第2の側面24a,24b、並びに第1および第2の端面26a,26bの一部またはすべてに段差や凹凸が形成されてもよい。   The laminate 20 is preferably rounded at a part or all of its corners and ridges. The rectangular parallelepiped shape of the stacked body 20 is a shape including the first and second main surfaces 22a and 22b, the first and second side surfaces 24a and 24b, and the first and second end surfaces 26a and 26b. There is no particular limitation. For example, the laminated body 20 has a step or unevenness on part or all of the first and second main surfaces 22a and 22b, the first and second side surfaces 24a and 24b, and the first and second end surfaces 26a and 26b. May be formed.

(セラミック層30)
セラミック層30は、第1の内部電極40aと第2の内部電極40bとの間に挟まれ、T方向に積層される。セラミック層30の厚みは、0.5μm以上10μm以下程度であることが好ましい。
(Ceramic layer 30)
The ceramic layer 30 is sandwiched between the first internal electrode 40a and the second internal electrode 40b and laminated in the T direction. The thickness of the ceramic layer 30 is preferably about 0.5 μm to 10 μm.

セラミック層30のセラミック材料としては、例えば、BaTiO3,CaTiO3,SrTiO3,CaZrO3などの主成分からなる誘電体セラミックを用いることができる。なお、これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加してもよい。 As the ceramic material of the ceramic layer 30, for example, a dielectric ceramic made of a main component such as BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 can be used. In addition, you may add subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components.

(第1および第2の内部電極40a,40b)
第1の内部電極40aは、セラミック層30の界面を平板状に延び、且つ積層体20の第1の端面26aに露出する。一方、第2の内部電極40bは、セラミック層30を介して第1の内部電極40aと対向するようにセラミック層30の界面を平板状に延び、且つ第2の端面26bに露出する。したがって、第1および第2の内部電極40a,40bは、セラミック層30を介して互いに対向する対向部と、第1および第2の端面26a,26bに引き出された引出し部とを含む。第1の内部電極40aと第2の内部電極40bとがセラミック層30を介して対向することにより、静電容量が発生する。第1および第2の内部電極40a,40bの厚みは、0.2μm以上2.0μm以下程度であることが好ましい。
(First and second internal electrodes 40a and 40b)
The first internal electrode 40 a extends in a flat plate shape at the interface of the ceramic layer 30 and is exposed to the first end face 26 a of the multilayer body 20. On the other hand, the second internal electrode 40b extends in a flat plate shape at the interface of the ceramic layer 30 so as to face the first internal electrode 40a through the ceramic layer 30, and is exposed to the second end face 26b. Therefore, the first and second internal electrodes 40a, 40b include a facing portion that faces each other with the ceramic layer 30 interposed therebetween, and a lead portion that is drawn to the first and second end faces 26a, 26b. The first internal electrode 40a and the second internal electrode 40b are opposed to each other with the ceramic layer 30 interposed therebetween, thereby generating a capacitance. The thickness of the first and second internal electrodes 40a, 40b is preferably about 0.2 μm or more and 2.0 μm or less.

第1および第2の内部電極40a,40bは、例えば、Ni,Cu,Ag,Pd,Auなどの金属、Ag−Pd合金、またはこれらの金属のうち少なくとも一種を含む合金などの適宜な導電材料により構成されることが好ましい。   The first and second internal electrodes 40a and 40b are made of an appropriate conductive material such as a metal such as Ni, Cu, Ag, Pd, or Au, an Ag—Pd alloy, or an alloy containing at least one of these metals. It is preferable that it is comprised.

(第1および第2の外部電極140a,140b)
第1の外部電極140aは、積層体20の第1の端面26aから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成され、第1の端面26aにおいて第1の内部電極40aに電気的に接続される。一方、第2の外部電極140bは、積層体20の第2の端面26bから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成され、第2の端面26bにおいて第2の内部電極40bに電気的に接続される。
(First and second external electrodes 140a and 140b)
The first external electrode 140a extends from the first end face 26a of the multilayer body 20 to a part of each of the first and second main faces 22a and 22b and a part of each of the first and second side faces 24a and 24b. And is electrically connected to the first internal electrode 40a at the first end face 26a. On the other hand, the second external electrode 140b extends from the second end surface 26b of the stacked body 20 to a part of each of the first and second main surfaces 22a and 22b and each of the first and second side surfaces 24a and 24b. It is formed so as to reach a part, and is electrically connected to the second internal electrode 40b at the second end face 26b.

第1および第2の外部電極140a,140bは、下地電極層142と、接合部144と、導電性樹脂層146と、めっき層150とを含む複層構造である。なお、第1および第2の外部電極140a,140bは、めっき層150を含まなくてもよい。   The first and second external electrodes 140 a and 140 b have a multilayer structure including a base electrode layer 142, a joint portion 144, a conductive resin layer 146, and a plating layer 150. The first and second external electrodes 140a and 140b may not include the plating layer 150.

(下地電極層142)
下地電極層142は、積層体20の第1または第2の端面26a,26bから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成されることが好ましい。なお、下地電極層142は、積層体20の第1または第2の端面26a,26bにのみ形成されてもよい。下地電極層142の最も厚い部分の厚みは、例えば、10μm以上50μm以下であることが好ましい。
(Base electrode layer 142)
The base electrode layer 142 is formed from the first or second end face 26a, 26b of the stacked body 20, a part of each of the first and second main faces 22a, 22b, and each of the first and second side faces 24a, 24b. It is preferable to be formed so as to reach a part of. The base electrode layer 142 may be formed only on the first or second end face 26a, 26b of the stacked body 20. The thickness of the thickest portion of the base electrode layer 142 is preferably, for example, 10 μm or more and 50 μm or less.

下地電極層142は、例えば、導電性金属およびガラスを含む導電性ペーストを塗布・焼き付けることにより形成される。導電性金属は、例えば、CuまたはCu合金などを用いることができる。ガラスは、例えば、B,Si,Ba,Mg,Al,Liなどを含むガラスを用いることができる。下地電極層142は、第1および第2の内部電極40a,40bと同時焼成して形成されてもよいし、導電性ペーストを塗布し焼き付けて形成されてもよい。   The base electrode layer 142 is formed, for example, by applying and baking a conductive paste containing a conductive metal and glass. For example, Cu or Cu alloy can be used as the conductive metal. As the glass, for example, glass containing B, Si, Ba, Mg, Al, Li, or the like can be used. The base electrode layer 142 may be formed by simultaneous firing with the first and second internal electrodes 40a and 40b, or may be formed by applying and baking a conductive paste.

(接合部144)
接合部144は、下地電極層142を部分的に覆うようにその表面に形成される。具体的には、接合部144は、積層体20の第1または第2の端面26a,26bに形成された下地電極層142の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された下地電極層142の表面にも至るように形成されることが好ましい。なお、接合部144は、積層体20の第1または第2の端面26a,26bに形成された下地電極層142の表面にのみ形成されてもよい。
(Junction 144)
The bonding portion 144 is formed on the surface so as to partially cover the base electrode layer 142. Specifically, the bonding portion 144 is formed on the surface of the base electrode layer 142 formed on the first or second end face 26a, 26b of the stacked body 20, and from there, the first and second main surfaces 22a are formed. , 22b and the surface of the base electrode layer 142 formed on each of the first and second side surfaces 24a, 24b. The joint portion 144 may be formed only on the surface of the base electrode layer 142 formed on the first or second end face 26a, 26b of the stacked body 20.

接合部144は、その表面が粗化されても良い。具体的には、接合部144の表面粗さRaの値が0.2μm以上5.1μm以下であることが好ましい。接合部144の表面粗さRaの値が0.2μmよりも小さい場合、接合部144と導電性樹脂層146の界面剥離が起こりやすくなる。また、接合部144の表面粗さRaの値が5.1μmよりも大きい場合、導電性樹脂層146の密着面積が小さくなりすぎて、同様に、界面剥離が起こりやすくなる。   The surface of the bonding portion 144 may be roughened. Specifically, the value of the surface roughness Ra of the joint portion 144 is preferably 0.2 μm or more and 5.1 μm or less. When the value of the surface roughness Ra of the joint portion 144 is smaller than 0.2 μm, interface peeling between the joint portion 144 and the conductive resin layer 146 is likely to occur. Further, when the value of the surface roughness Ra of the joint portion 144 is larger than 5.1 μm, the adhesion area of the conductive resin layer 146 becomes too small, and similarly, interface peeling easily occurs.

接合部144は、Cu3Sn合金を含む。また、接合部144は、AgおよびCuのうち少なくともいずれか一方とSnとを含む合金を含んでもよい。接合部144の原子比Cu:Sn(atom%)は、70以上80以下:20以上30以下atom%となる。接合部144のCu3Sn合金やAgおよびCuのうち少なくともいずれか一方とSnとを含む合金は、積層セラミックコンデンサ10を製造するときの熱処理工程において、下地電極層142に含まれるCuと導電性樹脂層146に含まれるAgおよびCuのうち少なくともいずれか一方とSnとを含む合金とが反応することにより生成されるものである。すなわち、接合部144を介して下地電極層142と導電性樹脂層146とが金属接合される。 The joint portion 144 includes a Cu 3 Sn alloy. Further, the joint portion 144 may include an alloy containing Sn and at least one of Ag and Cu. The atomic ratio Cu: Sn (atom%) of the joint 144 is 70 or more and 80 or less: 20 or more and 30 or less atom%. The Cu 3 Sn alloy of the joint 144 or an alloy containing Sn and at least one of Ag and Cu and Cu are included in the base electrode layer 142 in the heat treatment step when the multilayer ceramic capacitor 10 is manufactured. It is generated by a reaction between an alloy containing Sn and at least one of Ag and Cu contained in the resin layer 146. That is, the base electrode layer 142 and the conductive resin layer 146 are metal-bonded through the bonding portion 144.

接合部144の総面積は、下地電極層142の総面積の2.7%以上40.6%以下である。また、接合部144の厚みは、0.1μm以上1.2μm以下であることが好ましい。さらに、接合部144の幅は、1.3μm以上13.3μm以下であることが好ましい。接合部144の厚みが0.1μm未満であると、Cu3Sn合金が十分に生成されないため、金属接合が不完全となり下地電極層142と導電性樹種層146との密着力が弱くなる。なお、接合部144が全く存在しないと、下地電極層142と導電性樹脂層146とが金属接合されないため、下地電極層142と導電性樹種層146との密着力が弱くなる。これにより、電気特性が安定せず、さらに、十分な耐湿信頼性を得ることもできない。また、接合部144の幅が、1.3μm未満、接合部144の総面積が、下地電極層142の総面積の2.7%未満であっても、金属接合が不完全となり、下地電極層142と導電性樹脂層146との密着力が弱くなる。これにより、電気特性が安定せず、さらに、十分な耐湿信頼性を得ることもできない。
一方、接合部144の厚みが1.2μmを超え、接合部144の幅が13.3μmを超え、接合部144の総面積が下地電極層の総面積の40.6%を超えると、外力により第1および第2の外部電極140a,140bに応力が生じた際に、その応力を緩和することが出来ず、導電性樹脂層146によるクラック抑制機能が低下する。
The total area of the bonding portion 144 is 2.7% or more and 40.6% or less of the total area of the base electrode layer 142. Moreover, it is preferable that the thickness of the junction part 144 is 0.1 micrometer or more and 1.2 micrometers or less. Furthermore, it is preferable that the width | variety of the junction part 144 is 1.3 micrometers or more and 13.3 micrometers or less. When the thickness of the bonding portion 144 is less than 0.1 μm, the Cu 3 Sn alloy is not sufficiently generated, so that the metal bonding is incomplete and the adhesion between the base electrode layer 142 and the conductive tree layer 146 is weakened. Note that if the bonding portion 144 is not present at all, the base electrode layer 142 and the conductive resin layer 146 are not metal-bonded, and thus the adhesion between the base electrode layer 142 and the conductive tree layer 146 is weakened. As a result, the electrical characteristics are not stabilized, and sufficient moisture resistance reliability cannot be obtained. Further, even when the width of the bonding portion 144 is less than 1.3 μm and the total area of the bonding portion 144 is less than 2.7% of the total area of the base electrode layer 142, the metal bonding becomes incomplete and the base electrode layer The adhesion between 142 and the conductive resin layer 146 is weakened. As a result, the electrical characteristics are not stabilized, and sufficient moisture resistance reliability cannot be obtained.
On the other hand, when the thickness of the bonding portion 144 exceeds 1.2 μm, the width of the bonding portion 144 exceeds 13.3 μm, and the total area of the bonding portion 144 exceeds 40.6% of the total area of the base electrode layer, When stress is generated in the first and second external electrodes 140a and 140b, the stress cannot be relaxed, and the crack suppressing function by the conductive resin layer 146 is lowered.

なお、接合部144の総面積、厚みおよび幅は、上述した積層セラミックコンデンサの幅方向の1/2位置(W/2位置)まで断面研磨し、図4に示すように所定の倍率に拡大された露出断面において測定する。各測定方法は次の通りである。
まず、接合部144の総面積は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層142の長さに対して接合部の存在する割合を、接合部144の総面積として測定する。
また、接合部144の厚みは、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層142との界面の接線に対する垂線方向に沿った厚みを、接合部144の厚みとして測定した。
さらに、接合部144の幅は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる接合部の最大長さを、接合部144の幅として測定した。
Note that the total area, thickness, and width of the joint 144 are subjected to cross-sectional polishing to the 1/2 position (W / 2 position) in the width direction of the multilayer ceramic capacitor described above, and are expanded to a predetermined magnification as shown in FIG. Measure in the exposed cross section. Each measuring method is as follows.
First, the total area of the joint 144 can be confirmed within the field of view of the SEM image of the exposed cross section enlarged at a predetermined magnification in the region where the joint exists at the central position (T / 2 position) of the exposed cross section. The ratio of the bonding portion to the length of the electrode layer 142 is measured as the total area of the bonding portion 144.
The thickness of the joint 144 can be confirmed in the field of the SEM image of the exposed cross section enlarged at a predetermined magnification in the region where the joint exists at the central position (T / 2 position) of the exposed cross section. The thickness along the direction perpendicular to the tangent to the interface with the layer 142 was measured as the thickness of the joint 144.
Further, the width of the joint 144 can be confirmed within the field of view of the SEM image of the exposed cross section enlarged to a predetermined magnification in the region where the joint exists at the center position (T / 2 position) of the exposed cross section. Was measured as the width of the joint 144.

(導電性樹脂層146)
導電性樹脂層146は、下地電極層142と接合部144を覆うようにその表面に形成される。具体的には、導電性樹脂層146は、積層体20の第1または第2の端面26a,26bに形成された接合部144の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された接合部144の表面にも至るように形成されることが好ましい。導電性樹脂層146の厚みは、例えば、10μm以上150μm以下であることが好ましい。
(Conductive resin layer 146)
The conductive resin layer 146 is formed on the surface so as to cover the base electrode layer 142 and the joint portion 144. Specifically, the conductive resin layer 146 is formed on the surface of the joint portion 144 formed on the first or second end face 26a, 26b of the laminate 20, and from there, the first and second main surfaces are formed. It is preferable to be formed so as to reach the surface of the joint portion 144 formed in a part of each of 22a and 22b and a part of each of the first and second side surfaces 24a and 24b. The thickness of the conductive resin layer 146 is preferably 10 μm or more and 150 μm or less, for example.

導電性樹脂層146は、導電性フィラーおよび樹脂を含む。   The conductive resin layer 146 includes a conductive filler and a resin.

導電性フィラーは、その粒子の形状が、球状、扁平状などであってもよい。なお、導電性フィラーは、その粒子の形状が球状、扁平状などである場合、球状と扁平状を混合して用いることが好ましい。なお、導電性フィラーは、その粒子の形状が特に限定されない。また、導電性フィラーの平均粒径は、例えば、0.3μm以上10μm以下であってもよいが、特に限定されない。   The conductive filler may have a spherical shape, a flat shape, or the like. In addition, when the shape of the particle | grain is a spherical shape, a flat shape, etc., it is preferable that a conductive filler mixes and uses a spherical shape and a flat shape. In addition, the shape of the particle | grains of an electroconductive filler is not specifically limited. The average particle size of the conductive filler may be, for example, 0.3 μm or more and 10 μm or less, but is not particularly limited.

導電性フィラーとしては、導電性を有する金属を用いることができ、たとえば、Cu、AgおよびSnまたはこれらの金属を含む合金を用いることができる。特に、Cu、AgおよびSnまたはこれらの金属を含む合金を用いるのは、Cu3Sn合金や、AgとCuとSnの合金を含む接合部144を形成するためである。 As the conductive filler, a metal having conductivity can be used, for example, Cu, Ag and Sn, or an alloy containing these metals can be used. In particular, the reason why Cu, Ag, and Sn or an alloy containing these metals is used is to form a joint portion 144 containing a Cu 3 Sn alloy or an alloy of Ag, Cu, and Sn.

導電性フィラーは、主に導電性樹脂層146の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層146内部に通電経路が形成される。   The conductive filler mainly bears the conductivity of the conductive resin layer 146. Specifically, a conductive path is formed inside the conductive resin layer 146 by contact between the conductive fillers.

導電性樹脂層146に含まれる樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の熱硬化性樹脂を用いることができる。特に、導電性樹脂層146に含まれる樹脂としては、エポキシ樹脂を用いることが好ましい。エポキシ樹脂は、耐熱性、耐湿性、密着性などに優れ、最も適切な樹脂のうちの一つである。導電性樹脂層146は、熱硬化性樹脂とともに硬化剤を含むことが好ましい。硬化剤としては、熱硬化性樹脂としてエポキシ樹脂を用いる場合、フェノール系、アミン系、酸無水物系、イミダゾール系などの公知の化合物を用いることができる。   As the resin included in the conductive resin layer 146, for example, a known thermosetting resin such as an epoxy resin, a phenol resin, a urethane resin, a silicone resin, or a polyimide resin can be used. In particular, as a resin contained in the conductive resin layer 146, an epoxy resin is preferably used. The epoxy resin is excellent in heat resistance, moisture resistance, adhesion, and the like, and is one of the most suitable resins. The conductive resin layer 146 preferably includes a curing agent together with the thermosetting resin. As the curing agent, when an epoxy resin is used as the thermosetting resin, a known compound such as phenol, amine, acid anhydride, or imidazole can be used.

導電性樹脂層146は、樹脂を含むことにより、例えば、めっき膜や導電性ペーストの焼成物からなる導電層に比べて柔軟性に富む。したがって、導電性樹脂層146は、積層セラミックコンデンサ10に加えられた物理的な衝撃や熱サイクルに起因する衝撃を緩衝する層として機能する。これにより、積層セラミックコンデンサ10にクラックが生じることなどを防止することができる。すなわち、積層セラミックコンデンサ10は、導電性樹脂層146を備えることにより、耐基板曲げ性や落下衝撃性などの機械的強度が向上する。   When the conductive resin layer 146 contains a resin, it is more flexible than, for example, a conductive layer made of a fired product of a plating film or a conductive paste. Therefore, the conductive resin layer 146 functions as a layer that buffers physical impacts applied to the multilayer ceramic capacitor 10 and impacts caused by thermal cycles. Thereby, it is possible to prevent the multilayer ceramic capacitor 10 from being cracked. That is, the multilayer ceramic capacitor 10 includes the conductive resin layer 146, thereby improving the mechanical strength such as the substrate bending resistance and the drop impact resistance.

(めっき層150)
めっき層150は、導電性樹脂層146を覆うようにその表面に形成される。具体的には、めっき層150は、積層体20の第1または第2の端面26a,26bに形成された導電性樹脂層146の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された導電性樹脂層146の表面にも至るように形成されることが好ましい。なお、めっき層150は、積層体20の第1または第2の端面26a,26bに形成された導電性樹脂層146の表面にのみ形成されてもよい。
(Plating layer 150)
The plating layer 150 is formed on the surface so as to cover the conductive resin layer 146. Specifically, the plating layer 150 is formed on the surface of the conductive resin layer 146 formed on the first or second end surface 26a, 26b of the laminate 20, and from there, the first and second main surfaces are formed. It is preferable that the conductive resin layer 146 is formed so as to reach a part of each of 22a and 22b and a part of each of the first and second side surfaces 24a and 24b. The plating layer 150 may be formed only on the surface of the conductive resin layer 146 formed on the first or second end face 26a, 26b of the stacked body 20.

めっき層150は、Cu,Ni,Sn,Ag,Pd,Ag−Pd合金,Auなどから選ばれる少なくとも1つを含む。   The plating layer 150 includes at least one selected from Cu, Ni, Sn, Ag, Pd, an Ag—Pd alloy, Au, and the like.

めっき層150は、第1のめっき層152と、第2のめっき層154とを含む2層構造である。なお、めっき層150は、第1のめっき層152のみからなる単層構造であってもよいし、3層以上の複層構造であってもよい。めっき層150一層あたりの厚みは、1μm以上15μm以下であることが好ましい。   The plating layer 150 has a two-layer structure including a first plating layer 152 and a second plating layer 154. Note that the plating layer 150 may have a single-layer structure including only the first plating layer 152 or a multilayer structure of three or more layers. The thickness per 150 plating layers is preferably 1 μm or more and 15 μm or less.

第1のめっき層152は、導電性樹脂層146を覆うようにその表面に形成される。第1のめっき層152は、Niめっき層であることが好ましい。これにより、積層セラミックコンデンサ10を実装基板に実装する際、実装に用いられるはんだによって下地電極層142や導電性樹脂層146が侵食されることを防止することができる。また、第1のめっき層152は、複層構造であってもよい。   The first plating layer 152 is formed on the surface so as to cover the conductive resin layer 146. The first plating layer 152 is preferably a Ni plating layer. Thereby, when the multilayer ceramic capacitor 10 is mounted on the mounting substrate, it is possible to prevent the base electrode layer 142 and the conductive resin layer 146 from being eroded by the solder used for mounting. The first plating layer 152 may have a multilayer structure.

第2のめっき層154は、第1のめっき層152を覆うようにその表面に形成される。第2のめっき層154は、Snめっき層であることが好ましい。これにより、積層セラミックコンデンサ10を実装基板に実装する際、実装に用いられるはんだの外部電極140a,140bに対する濡れ性を向上させることができる。したがって、積層セラミックコンデンサ10の実装を容易に行うことができる。   The second plating layer 154 is formed on the surface so as to cover the first plating layer 152. The second plating layer 154 is preferably a Sn plating layer. Thereby, when the multilayer ceramic capacitor 10 is mounted on the mounting substrate, the wettability of the solder used for mounting to the external electrodes 140a and 140b can be improved. Therefore, the multilayer ceramic capacitor 10 can be easily mounted.

(効果)
この発明の一実施の形態に係る積層セラミックコンデンサ10は、複層構造の外部電極140a,140bにおいて、下地電極層142と導電性樹脂層146とが、Cu3Sn合金を含み、AgとCuとSnの合金を含んでもよい接合部144を介して金属接合され、接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下である。これにより、外部電極140a,140bに含まれる下地電極層142と導電性樹脂層146とが強固に密着するため、耐湿信頼性および電気特性が向上し、また、積層セラミックコンデンサに対するクラックの発生も抑制することができる。さらに、外部電極140a,140bが、導電性樹脂層146を含むことにより、耐基板曲げ性や落下衝撃性などの機械的強度が向上する。その結果、積層セラミックコンデンサ10は、外部電極140a,140bにより機械的強度の向上を図り、且つ外部電極140a,140bに含まれる下地電極層142と導電性樹脂層146とが強固に密着することにより良好な耐湿信頼性および電気特性を有する。
(effect)
In the multilayer ceramic capacitor 10 according to one embodiment of the present invention, in the multi-layered external electrodes 140a and 140b, the base electrode layer 142 and the conductive resin layer 146 include a Cu 3 Sn alloy, and Ag and Cu Metal bonding is performed through a bonding portion 144 that may include an Sn alloy, and the total area of the bonding portion is 2.7% or more and 40.6% or less of the total area of the base electrode layer. As a result, the base electrode layer 142 and the conductive resin layer 146 included in the external electrodes 140a and 140b are firmly adhered to each other, so that the moisture resistance reliability and the electrical characteristics are improved, and the occurrence of cracks in the multilayer ceramic capacitor is also suppressed. can do. Furthermore, since the external electrodes 140a and 140b include the conductive resin layer 146, mechanical strength such as substrate bending resistance and drop impact resistance is improved. As a result, the multilayer ceramic capacitor 10 is improved in mechanical strength by the external electrodes 140a and 140b, and the base electrode layer 142 and the conductive resin layer 146 included in the external electrodes 140a and 140b are firmly adhered to each other. Good moisture resistance reliability and electrical properties.

さらに、この発明の一実施の形態に係る積層セラミックコンデンサ10は、接合部144の厚みが、0.1μm以上1.2μm以下であれば、積層セラミックコンデンサに対するクラックの発生を抑制しつつ、電気特性も良好となる。また、接合部144の幅が、1.3μm以上13.3μm以下であれば、積層セラミックコンデンサに対するクラックの発生をより確実に抑制することができる。   Furthermore, in the multilayer ceramic capacitor 10 according to one embodiment of the present invention, if the thickness of the joint portion 144 is 0.1 μm or more and 1.2 μm or less, the electrical characteristics are suppressed while suppressing the occurrence of cracks in the multilayer ceramic capacitor. Will also be good. Moreover, if the width of the joint portion 144 is 1.3 μm or more and 13.3 μm or less, the occurrence of cracks in the multilayer ceramic capacitor can be more reliably suppressed.

さらに、この発明の一実施の形態に係る積層セラミックコンデンサ10は、接合部144が、AgおよびCuのうち少なくともいずれか一方とSnとを含む合金層を含むと、より確実に良好な電気特性を有する積層セラミックコンデンサ10が得られうる。   Furthermore, in the multilayer ceramic capacitor 10 according to one embodiment of the present invention, when the joint portion 144 includes an alloy layer including at least one of Ag and Cu and Sn, the electrical characteristics are more reliably improved. The multilayer ceramic capacitor 10 having the above can be obtained.

2.積層セラミックコンデンサの製造方法
つづいて、積層セラミックコンデンサの製造方法について説明する。
2. Manufacturing Method of Multilayer Ceramic Capacitor Next, a manufacturing method of the multilayer ceramic capacitor will be described.

(積層体の作製)
まず、セラミック粉末を含むセラミックペーストを、例えば、スクリーン印刷法などによりシート状に塗布し、乾燥させることにより、セラミックグリーンシートを形成する。
(Production of laminate)
First, a ceramic green sheet is formed by applying a ceramic paste containing a ceramic powder in a sheet form by, for example, a screen printing method and drying it.

次に、セラミックグリーンシートの表面に、内部電極形成用の導電ペーストを、例えば、スクリーン印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートを得る。また、内部電極形成用導電パターンが形成されていないセラミックグリーンシートも得る。なお、セラミックペーストや内部電極形成用の導電ペーストは、例えば、公知のバインダーや溶媒を含んでもよい。   Next, a conductive paste for forming an internal electrode is applied to the surface of the ceramic green sheet in a predetermined pattern by, for example, a screen printing method to obtain a ceramic green sheet on which the conductive pattern for forming an internal electrode is formed. Moreover, a ceramic green sheet in which the internal electrode forming conductive pattern is not formed is also obtained. In addition, the ceramic paste and the conductive paste for forming the internal electrode may include, for example, a known binder or solvent.

そして、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その表面に、内部電極形成用導電パターンが形成されたセラミックグリーンシートを積層し、その表面に、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層する。このようにして、マザー積層体を製造する。   Then, a predetermined number of ceramic green sheets without the internal electrode forming conductive pattern are laminated, and a ceramic green sheet with the internal electrode forming conductive pattern is laminated on the surface, and the internal electrode is formed on the surface. A predetermined number of ceramic green sheets on which no conductive pattern is formed are stacked. In this way, a mother laminate is manufactured.

なお、必要に応じて、マザー積層体を積層方向にプレスしてもよい。マザー積層体をプレスする方法としては、例えば、静水圧プレスなどが考えられる。   In addition, you may press a mother laminated body in the lamination direction as needed. As a method for pressing the mother laminated body, for example, an isostatic press may be considered.

さらに、マザー積層体を所定の形状寸法にカットすることにより、複数の生の積層体を形成する。なお、このとき、生の積層体にバレル研磨等を施し、稜線部や角部に丸みを形成してもよい。   Furthermore, a plurality of raw laminates are formed by cutting the mother laminate into a predetermined shape. At this time, the raw laminate may be subjected to barrel polishing or the like to form roundness in the ridge line portion or the corner portion.

最後に、生の積層体を焼成することにより、内部に第1および第2の内部電極が配され、第1の内部電極の端部が第1の端面に引き出され、第2の内部電極の端部が第2の端面に引き出された積層体を形成する。なお、生の積層体の焼成温度は、セラミック材料や導電材料に応じて適宜設定することができる。生の積層体の焼成温度は、例えば、900℃以上1300℃以下程度とすることができる。   Finally, by firing the raw laminate, the first and second internal electrodes are arranged inside, the end of the first internal electrode is drawn out to the first end surface, and the second internal electrode A laminated body in which the end portion is drawn out to the second end surface is formed. Note that the firing temperature of the raw laminate can be appropriately set according to the ceramic material or the conductive material. The firing temperature of the raw laminate can be, for example, about 900 ° C. or higher and 1300 ° C. or lower.

(積層体に対する外部電極の形成)
まず、上記のようにして得た積層体の両端面に対して導電性ペーストの塗布・焼き付けを行い、外部電極の下地電極層を形成する。このときの焼き付け温度は、700℃以上900℃以下であることが好ましい。
(Formation of external electrode for laminate)
First, a conductive paste is applied and baked on both end faces of the laminate obtained as described above to form a base electrode layer of an external electrode. The baking temperature at this time is preferably 700 ° C. or higher and 900 ° C. or lower.

次に、下地電極層を覆うように、少なくともSnを含有する導電性フィラーおよび樹脂を含む導電性樹脂ペーストを塗布し、最高温度を200℃以上300℃以下で熱処理を行い、樹脂を熱硬化させる。なお、熱処理の最高温度は、240℃以上260℃以下が好ましい。この場合、導電性樹脂ペーストにおけるSnの含有量は、10wt%以上40wt%以下が好ましい。このようにして、下地電極層を覆うように導電性樹脂層が形成される。このとき、下地電極層の表面に部分的に接合部が形成される。接合部の厚みや幅は、熱処理の最高温度や熱処理時間を変化させることにより調整することができる。この実施の形態では、熱処理の最高温度を変化させることにより接合部の厚みや幅を調整している。具体的には、接合部の厚みや幅は、熱処理の最高温度を低下させることにより薄くすることができ、逆に上昇させることにより厚くすることができる。   Next, a conductive resin paste containing a conductive filler containing at least Sn and a resin is applied so as to cover the base electrode layer, and heat treatment is performed at a maximum temperature of 200 ° C. to 300 ° C. to thermally cure the resin. . The maximum temperature for the heat treatment is preferably 240 ° C. or higher and 260 ° C. or lower. In this case, the Sn content in the conductive resin paste is preferably 10 wt% or more and 40 wt% or less. In this way, the conductive resin layer is formed so as to cover the base electrode layer. At this time, a junction is partially formed on the surface of the base electrode layer. The thickness and width of the joint can be adjusted by changing the maximum heat treatment temperature and the heat treatment time. In this embodiment, the thickness and width of the joint are adjusted by changing the maximum temperature of the heat treatment. Specifically, the thickness and width of the joint can be reduced by lowering the maximum temperature of the heat treatment, and can be increased by raising it.

なお、熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、酸素濃度を100ppm以下に抑えることが好ましい。これにより、樹脂の飛散を防ぐことができ、且つ各種金属成分の酸化を防ぐことができる。 Note that the atmosphere during the heat treatment is preferably an N 2 atmosphere. Moreover, it is preferable to suppress oxygen concentration to 100 ppm or less. Thereby, scattering of resin can be prevented and oxidation of various metal components can be prevented.

そして、必要に応じて、導電性樹脂層の表面に、Niめっき層(第1のめっき層)を形成する。Niめっき層の形成方法には、電解めっきを用いることができる。   Then, if necessary, a Ni plating layer (first plating layer) is formed on the surface of the conductive resin layer. Electroplating can be used as a method for forming the Ni plating layer.

また、必要に応じて、Niめっき層(第1のめっき層)の表面にSnめっき層(第2のめっき層)を形成する。   Further, if necessary, an Sn plating layer (second plating layer) is formed on the surface of the Ni plating layer (first plating layer).

以上のようにして、この発明に係る積層セラミックコンデンサが製造される。   As described above, the multilayer ceramic capacitor according to the present invention is manufactured.

3.実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例では、上記した積層セラミックコンデンサの製造方法にしたがって試料番号1ないし試料番号20の試料を作製し、機械的強度および電気特性を評価した。
3. Experimental Example Hereinafter, an experimental example performed by the inventors to confirm the effect of the present invention will be described. In the experimental example, samples No. 1 to No. 20 were prepared according to the method for manufacturing a multilayer ceramic capacitor described above, and mechanical strength and electrical characteristics were evaluated.

試料番号1ないし試料番号20の試料である積層セラミックコンデンサの仕様は、次の通りである。
サイズ(設計値)L×W×T:1.6mm×0.8mm×0.8mm
セラミック材料:BaTi23
静電容量:22μF
定格電圧:6.3V
外部電極の構造:下地電極層、導電性樹脂層およびめっき層からなる複層構造であり、下地電極層の表面に部分的に接合部が形成
下地電極層:導電性金属(Cu)とガラスを含む焼付け電極
接合部:CuとSnとの合金
導電性樹脂層:AgおよびSnを含む導電性フィラー、並びにレゾール型フェノール樹脂系を含む樹脂
めっき層の構造:Niめっき層(第1のめっき層)およびSnめっき層(第2のめっき層)からなる2層構造
熱処理条件:時間18min、N2雰囲気中
The specifications of the multilayer ceramic capacitor which is the sample of sample number 1 to sample number 20 are as follows.
Size (design value) L x W x T: 1.6 mm x 0.8 mm x 0.8 mm
Ceramic material: BaTi 2 O 3
Capacitance: 22μF
Rated voltage: 6.3V
External electrode structure: a multi-layer structure consisting of a base electrode layer, a conductive resin layer, and a plating layer. A junction is partially formed on the surface of the base electrode layer. Base electrode layer: conductive metal (Cu) and glass Baking electrode containing Joint part: Alloy of Cu and Sn Conductive resin layer: Conductive filler containing Ag and Sn, and resin containing resol type phenol resin system Structure of plating layer: Ni plating layer (first plating layer) And a two-layer structure consisting of a Sn plating layer (second plating layer) Heat treatment conditions: time 18 min, in N 2 atmosphere

試料番号1ないし試料番号20の各試料は、導電性樹脂層を形成するために用いられる導電性樹脂ペーストに含有されるSnの含有量と、導電性樹脂ペーストを熱硬化させるための硬化温度の最高温度をそれぞれ変化させた試料である。   Each sample of sample number 1 to sample number 20 has a content of Sn contained in the conductive resin paste used for forming the conductive resin layer and a curing temperature for thermosetting the conductive resin paste. It is a sample in which the maximum temperature is changed.

試料番号1ないし試料番号5では、硬化温度の最高温度を240℃としSnの含有量を0wt%から40wt%の間で変化させた。
試料番号6ないし試料番号10では、硬化温度の最高温度を260℃としSnの含有量を0wt%から40wt%の間で変化させた。
試料番号11ないし試料番号15では、硬化温度の最高温度を280℃としSnの含有量を0wt%から40wt%の間で変化させた。
試料番号16ないし試料番号20では、硬化温度の最高温度を300℃としSnの含有量を0wt%から40wt%の間で変化させた。
In Sample No. 1 to Sample No. 5, the maximum curing temperature was 240 ° C., and the Sn content was changed between 0 wt% and 40 wt%.
In Sample Nos. 6 to 10, the maximum curing temperature was 260 ° C., and the Sn content was changed between 0 wt% and 40 wt%.
In Sample No. 11 to Sample No. 15, the maximum temperature of the curing temperature was 280 ° C., and the Sn content was changed between 0 wt% and 40 wt%.
In Sample No. 16 to Sample No. 20, the maximum curing temperature was 300 ° C., and the Sn content was changed between 0 wt% and 40 wt%.

(評価方法)
試料番号1ないし試料番号20のそれぞれの試料に対する機械的強度および電気特性を評価した。
(Evaluation method)
The mechanical strength and electrical characteristics of each sample No. 1 to No. 20 were evaluated.

機械的強度に関する試験は、次のようにして行った。JEITAランド基板に鉛フリーはんだ(Sn−3.0Ag−0.5Cu)を用いてリフロー実装した。基板を1秒間に1mmずつたわませ、5mmたわんだところで5秒間保持した。その後、チップを基板から取り外し、これを樹脂包埋して、積層セラミックコンデンサの長さ方向に沿うように積層セラミックコンデンサの幅方向寸法の1/2位置(W/2位置)まで断面研磨した。露出させた断面の下地電極層縁端におけるクラックの有無を観察し、クラックの発生した数をカウントした。機械的強度の評価試料数は、12個とした。   The test for mechanical strength was performed as follows. Reflow mounting was performed on the JEITA land substrate using lead-free solder (Sn-3.0Ag-0.5Cu). The substrate was bent by 1 mm per second, and held for 5 seconds when it was bent by 5 mm. Thereafter, the chip was removed from the substrate, embedded in a resin, and cross-sectional polished to a half position (W / 2 position) in the width direction dimension of the multilayer ceramic capacitor along the length direction of the multilayer ceramic capacitor. The presence or absence of cracks at the edge of the base electrode layer in the exposed cross section was observed, and the number of cracks generated was counted. The number of samples for evaluating the mechanical strength was 12.

電気特性に関する試験は、次のようにして行った。各試料について、インピーダンスアナライザ(アジレントテクノロジー社製4294A)を用いて、電圧1Vrms、周波数1kHz〜10MHzで走査することにより電気特性試験を行い、1MHzにおけるESRを測定した。なお、テストフィクスチャは、アジレントテクノロジー社製16044Aを用いた。平均15mΩ以下となる試料を良好と判断した。電気特性試験の評価試料数は、10個とした。   The test relating to the electrical characteristics was performed as follows. Each sample was subjected to an electrical characteristic test by scanning with an impedance analyzer (Agilent Technology 4294A) at a voltage of 1 Vrms and a frequency of 1 kHz to 10 MHz, and an ESR at 1 MHz was measured. Note that 16044A manufactured by Agilent Technologies was used as the test fixture. Samples that averaged 15 mΩ or less were judged good. The number of evaluation samples in the electrical property test was 10.

(分析方法)
試料番号1ないし試料番号20の各試料である積層セラミックコンデンサの外部電極に接合部が含まれるか否かの分析方法は、次の通りである。積層セラミックコンデンサをランダムに選出し、これを樹脂包埋して、積層セラミックコンデンサの長さ方向に沿うように積層セラミックコンデンサの幅方向の1/2位置(W/2位置)まで断面研磨した。その後、露出断面において、FE−SEMを用いて、上記の積層セラミックコンデンサの端面中央の外部電極を所定の倍率で接合部の有無を観察した。
(Analysis method)
An analysis method for determining whether or not the external electrode of the multilayer ceramic capacitor, which is each sample of Sample No. 1 to Sample No. 20, includes a junction, is as follows. A multilayer ceramic capacitor was selected at random, embedded in resin, and cross-section polished to a half position (W / 2 position) in the width direction of the multilayer ceramic capacitor along the length direction of the multilayer ceramic capacitor. Thereafter, in the exposed cross section, the presence or absence of a joint portion of the external electrode at the center of the end face of the multilayer ceramic capacitor was observed using a FE-SEM at a predetermined magnification.

接合部の総面積、厚みおよび幅は、上述した積層セラミックコンデンサの幅方向の1/2位置(W/2位置)まで断面研磨した露出断面において測定した。測定方法は次の通りである。
まず、接合部の総面積は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層の長さに対して接合部の存在する割合を、接合部の総面積として測定し、そして、3個の試料の平均値として算出した。
また、接合部の厚みは、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる下地電極層との界面の接線に対する垂線方向に沿った厚みを、接合部の厚みとして測定し、そして、3個の試料の平均値として算出した。
さらに、接合部の幅は、露出断面の中央位置(T/2位置)において、接合部が存在する領域において、所定の倍率に拡大された露出断面のSEM画像の視野内で確認できる接合部の最大長さを、接合部の幅として測定し、そして、3個の試料の平均値として算出した。
The total area, thickness, and width of the bonded portion were measured on the exposed cross section polished to the half position (W / 2 position) in the width direction of the multilayer ceramic capacitor described above. The measuring method is as follows.
First, the total area of the junction can be confirmed within the field of view of the SEM image of the exposed section magnified at a predetermined magnification in the region where the junction exists at the center position (T / 2 position) of the exposed section. The proportion of joints present relative to the length of the layer was measured as the total area of the joints and calculated as the average of three samples.
In addition, the thickness of the joint portion can be confirmed in the field of the SEM image of the exposed cross section enlarged at a predetermined magnification in the region where the joint portion exists at the center position (T / 2 position) of the exposed cross section. The thickness along the direction perpendicular to the tangent to the interface was measured as the thickness of the joint and was calculated as the average of three samples.
Further, the width of the joint portion can be confirmed within the field of view of the SEM image of the exposed cross section enlarged at a predetermined magnification in the region where the joint portion exists at the center position (T / 2 position) of the exposed cross section. The maximum length was measured as the width of the joint and calculated as the average of 3 samples.

(評価結果)
表1に、試料番号1ないし試料番号20について各試料の機械的強度の特性の評価結果を示す。
(Evaluation results)
Table 1 shows the evaluation results of the mechanical strength characteristics of the samples No. 1 to No. 20.

表1に示すように、試料番号1ないし試料番号10では、Snの含有量が0wt%以上40wt%以下であり、かつ硬化温度の最高温度が240℃以上260℃以下であるので、クラックの発生した試料が存在しなかった。
また、試料番号11ないし試料番号14では、Snの含有量が0wt%以上30wt%以下であり、かつ硬化温度の最高温度が280℃であるので、クラックの発生した試料が存在しなかった。
さらに、試料番号16ないし試料番号19では、Snの含有量が0wt%以上30wt%以下であり、かつ硬化温度の最高温度が300℃であるので、クラックの発生した試料が存在しなかった。
As shown in Table 1, in Sample Nos. 1 to 10, the Sn content is 0 wt% or more and 40 wt% or less, and the maximum curing temperature is 240 ° C. or more and 260 ° C. or less. Sample was not present.
In Sample No. 11 to Sample No. 14, since the Sn content was 0 wt% or more and 30 wt% or less and the maximum curing temperature was 280 ° C., there was no sample with cracks.
Further, in Sample No. 16 to Sample No. 19, since the Sn content was 0 wt% or more and 30 wt% or less and the maximum curing temperature was 300 ° C., there was no sample in which cracks occurred.

一方、試料番号15では、硬化温度の最高温度は、280℃であり、Snの含有量が40wt%であるので、接合部の総面積が58.8%であり、接合部の厚みが1.8μmであり、接合部の幅が27.7μmであることから、12個中1個クラックが発生したため、クラックの発生率が8.3%であった。
また、試料番号20では、硬化温度の最高温度は、300℃であり、Snの含有量が40wt%であるので、接合部の総面積が81.9%であり、接合部の厚みが2.6μmであり、接合部の幅が41.6μmであることから、12個中9個でクラックが発生したため、クラックの発生率が75%であった。
On the other hand, in Sample No. 15, the maximum curing temperature is 280 ° C. and the Sn content is 40 wt%, so the total area of the joint is 58.8% and the thickness of the joint is 1. Since it was 8 μm and the width of the joint portion was 27.7 μm, one out of 12 cracks occurred, so the crack generation rate was 8.3%.
In sample No. 20, the maximum curing temperature is 300 ° C. and the Sn content is 40 wt%, so the total area of the joint is 81.9% and the thickness of the joint is 2. Since it was 6 μm and the width of the joint portion was 41.6 μm, 9 out of 12 cracks occurred, so the crack generation rate was 75%.

次に、各試料のESRを確認したところ、試料番号1、試料番号6、試料番号11および試料番号16では、導電性樹脂ペーストにSnを含有していないため、接合部が存在せず、比較的高いESRが得られた。   Next, when the ESR of each sample was confirmed, sample No. 1, sample No. 6, sample No. 11 and sample No. 16 did not contain Sn because the conductive resin paste did not contain Sn. High ESR was obtained.

一方、試料番号2ないし試料番号5、試料番号7ないし試料番号10、試料番号12ないし試料番号15、ならびに試料番号17ないし試料番号20の試料では、導電性樹脂ペーストにSnを含有するので、接合部を有しない試料番号1、試料番号6、試料番号11および試料番号16のESRよりも低い値のESRを有する良好な積層セラミックコンデンサが得られた。   On the other hand, samples No. 2 to No. 5, No. 7 to No. 10, No. 12 to No. 15, and No. 17 to No. 20 contain Sn in the conductive resin paste. Good multilayer ceramic capacitors having ESR values lower than those of Sample No. 1, Sample No. 6, Sample No. 11 and Sample No. 16 having no part were obtained.

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。   In addition, this invention is not limited to the said embodiment, A various deformation | transformation is carried out within the range of the summary.

10 積層セラミックコンデンサ
20 積層体
22a 第1の主面
22b 第2の主面
24a 第1の側面
24b 第2の側面
26a 第1の端面
26b 第2の端面
30 セラミック層
40a 第1の内部電極
40b 第2の内部電極
140a 第1の外部電極
140b 第2の外部電極
142 下地電極層
144 接合部
146 導電性樹脂層
150 めっき層
152 第1のめっき層
154 第2のめっき層
DESCRIPTION OF SYMBOLS 10 Multilayer ceramic capacitor 20 Laminated body 22a 1st main surface 22b 2nd main surface 24a 1st side surface 24b 2nd side surface 26a 1st end surface 26b 2nd end surface 30 Ceramic layer 40a 1st internal electrode 40b 1st Two internal electrodes 140a First external electrode 140b Second external electrode 142 Base electrode layer 144 Joining portion 146 Conductive resin layer 150 Plating layer 152 First plating layer 154 Second plating layer

Claims (4)

複数のセラミック層および複数の内部電極が積層されることにより形成された積層体と、前記内部電極と電気的に接続されるように前記積層体の表面に形成された一対の外部電極とを備えた積層セラミックコンデンサであって、
前記一対の外部電極のそれぞれは、
前記積層体の表面に部分的に形成され、Cuを含む下地電極層と、
前記下地電極層の表面に形成され、Cu3Sn合金を含む接合部と、
前記下地電極層と前記接合部の表面に形成された導電性樹脂層とを含み、
前記接合部の総面積は、下地電極層の総面積の2.7%以上40.6%以下であることを特徴とする、積層セラミックコンデンサ。
A laminated body formed by laminating a plurality of ceramic layers and a plurality of internal electrodes, and a pair of external electrodes formed on the surface of the laminated body so as to be electrically connected to the internal electrodes Multilayer ceramic capacitor,
Each of the pair of external electrodes is
A base electrode layer partially formed on the surface of the laminate and containing Cu;
A junction formed on the surface of the base electrode layer and containing a Cu 3 Sn alloy;
Including the base electrode layer and a conductive resin layer formed on the surface of the joint,
The multilayer ceramic capacitor according to claim 1, wherein a total area of the junction is 2.7% or more and 40.6% or less of a total area of the base electrode layer.
前記接合部の厚みは、0.1μm以上1.2μm以下である、請求項1に記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein a thickness of the joint portion is 0.1 μm or more and 1.2 μm or less. 前記接合部の幅は、1.3μm以上13.3μm以下である、請求項1または請求項2に記載の積層セラミックコンデンサ。   3. The multilayer ceramic capacitor according to claim 1, wherein a width of the joint portion is 1.3 μm or more and 13.3 μm or less. 前記接合部は、AgおよびCuのうち少なくともいずれか一方とSnとを含む合金を含む、請求項1ないし請求項3のいずれかに記載の積層セラミックコンデンサ。   4. The multilayer ceramic capacitor according to claim 1, wherein the joining portion includes an alloy containing at least one of Ag and Cu and Sn.
JP2017013090A 2016-12-09 2017-01-27 Multilayer ceramic capacitors Active JP6631547B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170165033A KR102105345B1 (en) 2016-12-09 2017-12-04 Multilayer ceramic capacitor
US15/835,597 US10186378B2 (en) 2016-12-09 2017-12-08 Multilayer ceramic capacitor
KR1020200048432A KR102203372B1 (en) 2016-12-09 2020-04-22 Multilayer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016239495 2016-12-09
JP2016239495 2016-12-09

Publications (2)

Publication Number Publication Date
JP2018098475A true JP2018098475A (en) 2018-06-21
JP6631547B2 JP6631547B2 (en) 2020-01-15

Family

ID=62632267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017013090A Active JP6631547B2 (en) 2016-12-09 2017-01-27 Multilayer ceramic capacitors

Country Status (2)

Country Link
JP (1) JP6631547B2 (en)
KR (1) KR102203372B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088372A (en) * 2018-11-29 2020-06-04 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor
CN112447403A (en) * 2019-08-28 2021-03-05 三星电机株式会社 Multilayer electronic component
US11594372B2 (en) 2020-04-30 2023-02-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
WO2023243581A1 (en) * 2022-06-15 2023-12-21 株式会社村田製作所 Manufacturing method for capacitor, and capacitor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102505434B1 (en) 2021-10-19 2023-03-03 삼성전기주식회사 Multilayered electronic component

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281400A (en) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd Surface mounted ceramic electronic component
WO2014097823A1 (en) * 2012-12-18 2014-06-26 株式会社村田製作所 Multilayer ceramic electronic component
US20150090483A1 (en) * 2013-09-30 2015-04-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor, manufacturing method thereof, and board having the same mounted thereon
US20160254094A1 (en) * 2015-02-26 2016-09-01 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component and method of manufacturing the same
JP2017011145A (en) * 2015-06-24 2017-01-12 株式会社村田製作所 Multilayer ceramic capacitor
JP2017034010A (en) * 2015-07-30 2017-02-09 株式会社村田製作所 Multilayer ceramic capacitor and manufacturing method therefor
JP2017191929A (en) * 2016-04-15 2017-10-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitor and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162771A (en) 1997-11-25 1999-06-18 Kyocera Corp Laminated ceramic capacitor
JP3735526B2 (en) 2000-10-04 2006-01-18 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP5567647B2 (en) * 2012-12-06 2014-08-06 太陽誘電株式会社 Ceramic electronic components
JP6061248B2 (en) 2013-03-29 2017-01-18 国立研究開発法人産業技術総合研究所 Bonding method and semiconductor module manufacturing method
JP6524724B2 (en) 2015-03-09 2019-06-05 富士通株式会社 Electronic device and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281400A (en) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd Surface mounted ceramic electronic component
WO2014097823A1 (en) * 2012-12-18 2014-06-26 株式会社村田製作所 Multilayer ceramic electronic component
WO2014097822A1 (en) * 2012-12-18 2014-06-26 株式会社村田製作所 Multilayer ceramic electronic component
US20150090483A1 (en) * 2013-09-30 2015-04-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor, manufacturing method thereof, and board having the same mounted thereon
US20160254094A1 (en) * 2015-02-26 2016-09-01 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component and method of manufacturing the same
JP2017011145A (en) * 2015-06-24 2017-01-12 株式会社村田製作所 Multilayer ceramic capacitor
JP2017034010A (en) * 2015-07-30 2017-02-09 株式会社村田製作所 Multilayer ceramic capacitor and manufacturing method therefor
JP2017191929A (en) * 2016-04-15 2017-10-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitor and manufacturing method thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7302900B2 (en) 2018-11-29 2023-07-04 サムソン エレクトロ-メカニックス カンパニーリミテッド. Multilayer ceramic capacitor
CN111243864A (en) * 2018-11-29 2020-06-05 三星电机株式会社 Multilayer ceramic capacitor
US10903010B2 (en) 2018-11-29 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP2020088372A (en) * 2018-11-29 2020-06-04 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor
JP2022031927A (en) * 2018-11-29 2022-02-22 サムソン エレクトロ-メカニックス カンパニーリミテッド. Multilayer ceramic capacitor
JP7053095B2 (en) 2018-11-29 2022-04-12 サムソン エレクトロ-メカニックス カンパニーリミテッド. Multilayer ceramic capacitors
US11393628B2 (en) 2018-11-29 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
CN111243864B (en) * 2018-11-29 2022-09-09 三星电机株式会社 Multilayer ceramic capacitor
CN112447403A (en) * 2019-08-28 2021-03-05 三星电机株式会社 Multilayer electronic component
US11501922B2 (en) 2019-08-28 2022-11-15 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component for enhanced moisture resistance and bending strength
CN112447403B (en) * 2019-08-28 2023-09-01 三星电机株式会社 Multilayer electronic component
US11862404B2 (en) 2019-08-28 2024-01-02 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component for enhanced moisture resistance and bending strength
US11594372B2 (en) 2020-04-30 2023-02-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
WO2023243581A1 (en) * 2022-06-15 2023-12-21 株式会社村田製作所 Manufacturing method for capacitor, and capacitor

Also Published As

Publication number Publication date
KR20200046002A (en) 2020-05-06
KR102203372B1 (en) 2021-01-15
JP6631547B2 (en) 2020-01-15

Similar Documents

Publication Publication Date Title
KR102105345B1 (en) Multilayer ceramic capacitor
JP2017034010A (en) Multilayer ceramic capacitor and manufacturing method therefor
JP6623574B2 (en) Multilayer ceramic capacitors
JP6806035B2 (en) Multilayer ceramic capacitors
JP6852326B2 (en) Multilayer ceramic electronic components
KR102203372B1 (en) Multilayer ceramic capacitor
JP6201900B2 (en) Ceramic electronic components
JP6780673B2 (en) Multilayer ceramic capacitors and their mounting structure
JP6852327B2 (en) Multilayer ceramic electronic components
JP5777179B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
JP2015053495A (en) Ceramic electronic component and method for manufacturing the same
JP4844487B2 (en) Multilayer capacitor, circuit board, circuit module, and multilayer capacitor manufacturing method
JP2017191837A (en) Multilayer ceramic capacitor
JP2018049883A (en) Multilayer ceramic electronic component
JP2007096215A (en) Multi-layered electronic part
KR20170061372A (en) Capacitor and manufacturing method of the same
US20200168400A1 (en) Multilayer ceramic electronic component
JP6388809B2 (en) Ceramic electronic component and method for manufacturing the same
JP2006210590A (en) Laminated ceramic capacitor and its manufacturing method
JP2017191869A (en) Mounting structure of multilayer ceramic capacitor
JP2012099786A (en) Multilayer ceramic capacitor and manufacturing method therefor
JP2017191880A (en) Multilayer ceramic electronic component and method for manufacturing the same
KR20110072397A (en) Multilayer ceramic capacitor and fabricating method of the same
JP2012009556A (en) Ceramic electronic component and method of manufacturing the same
JP2019040943A (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R150 Certificate of patent or registration of utility model

Ref document number: 6631547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150