JP2017191880A - Multilayer ceramic electronic component and method for manufacturing the same - Google Patents

Multilayer ceramic electronic component and method for manufacturing the same Download PDF

Info

Publication number
JP2017191880A
JP2017191880A JP2016081198A JP2016081198A JP2017191880A JP 2017191880 A JP2017191880 A JP 2017191880A JP 2016081198 A JP2016081198 A JP 2016081198A JP 2016081198 A JP2016081198 A JP 2016081198A JP 2017191880 A JP2017191880 A JP 2017191880A
Authority
JP
Japan
Prior art keywords
conductive resin
resin layer
layer
metal component
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016081198A
Other languages
Japanese (ja)
Inventor
崇善 山本
Takayoshi Yamamoto
崇善 山本
誠司 勝田
Seiji Katsuta
誠司 勝田
俊樹 宮▲崎▼
Toshiki Miyazaki
俊樹 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016081198A priority Critical patent/JP2017191880A/en
Publication of JP2017191880A publication Critical patent/JP2017191880A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic electronic component which suppresses explosion and non-wetting of solder that can occur on mounting caused by containing a thermosetting resin in an external electrode.SOLUTION: A multilayer ceramic capacitor 10 includes a laminate 20 formed into a rectangular parallelepiped by laminating a plurality of ceramic layers 30, a plurality of first internal electrode layers 40a and a plurality of second internal electrode layers 40b, a first external electrode 50 formed on the surface of the laminate 20 and a second external electrode 50b, where the first external electrode 50a and the second external electrode 50b includes a first conductive resin layer 54a and a second conductive resin layer 54b containing a thermosetting resin and a metal component, and a first plating layer 60a and a second plating layer 60b arranged on the surface of the first conductive resin layer 54a and the second conductive resin layer 54b, and a concentration of the metal component exposed to the surface of the conductive resin layer 54a and the second conductive resin layer 54b is 7% or more.SELECTED DRAWING: Figure 2

Description

この発明は、積層セラミック電子部品及びその製造方法に関し、特に、熱硬化性樹脂を含む外部電極を備えた、積層セラミック電子部品及びその製造方法に関する。   The present invention relates to a multilayer ceramic electronic component and a method for manufacturing the same, and more particularly, to a multilayer ceramic electronic component including an external electrode containing a thermosetting resin and a method for manufacturing the same.

近年、積層セラミック電子部品(例えば、積層セラミックコンデンサ)は、従来に比べてより過酷な環境下でも用いられるようになった。したがって、そのような使用にも耐え得ることが求められている。例えば、携帯電話や携帯音楽プレーヤー等のモバイル機器に用いられる積層セラミックコンデンサには、落下による衝撃を受けたとしてもクラックが生じず、且つ実装基板から脱落しないことが求められる。また、EUC(電子制御ユニット)等の車載機器に用いられる積層セラミックコンデンサには、実装基板が熱サイクルを受けて熱膨張及び熱収縮することにより発生する撓み応力を受けたとしても、実装用半田も含めてクラックが生じないことが求められる。このような要求を受けて、従来の焼成型導電ペーストに代え、熱硬化性導電ペーストを用いて外部電極を形成することが提案されている。例えば、特許文献1には、そのような積層セラミック電子部品が開示されている。   In recent years, multilayer ceramic electronic components (for example, multilayer ceramic capacitors) have come to be used even in harsher environments than before. Therefore, it is required to withstand such use. For example, multilayer ceramic capacitors used in mobile devices such as mobile phones and portable music players are required not to crack and fall off the mounting board even when subjected to impacts due to dropping. In addition, a multilayer ceramic capacitor used in an in-vehicle device such as an EUC (Electronic Control Unit) has a mounting solder even if the mounting substrate receives a bending stress caused by thermal expansion and contraction due to a thermal cycle. In addition, no cracks are required. In response to such a demand, it has been proposed to form an external electrode using a thermosetting conductive paste instead of the conventional fired conductive paste. For example, Patent Document 1 discloses such a multilayer ceramic electronic component.

特許文献1の積層セラミック電子部品は、高融点の導電粒子、融点が300℃以下の金属粉末及び樹脂を含む熱硬化性導電ペーストで形成され、必要に応じて電気めっきによりNiめっきが施され、その後さらに、電気めっきにより半田めっきやSnめっきが施された外部電極を備える。   The multilayer ceramic electronic component of Patent Document 1 is formed of a high melting point conductive particle, a thermosetting conductive paste containing a metal powder having a melting point of 300 ° C. or less and a resin, and if necessary, Ni plating is performed by electroplating, Thereafter, an external electrode on which solder plating or Sn plating is applied by electroplating is further provided.

国際公開第2004/053901号International Publication No. 2004/053901

特許文献1の積層セラミック電子部品は、上記したように、熱硬化性樹脂を含む外部電極を備える。このような外部電極には、半田付け性を考慮してめっき層が形成されることが好ましい。しかしながら、熱硬化性樹脂を含む外部電極は、一般に、表面に露出する金属成分濃度が少なくなるため、めっき成長の起点となる金属成分を十分に確保することができない。このため、めっき層形成時に導通しにくくなり、平滑で十分な厚みのめっき層を形成することが困難になる場合がある。これにより、実装時に半田の不濡れが生じてしまい、実装性が低下し得る。また、Niめっき層がめっき液等に対して水分侵入防止機能を十分に果たせなくなることにより、実装時に半田及び電極材の飛散、いわゆる半田の爆ぜが発生してしまうという問題があった。   As described above, the multilayer ceramic electronic component of Patent Literature 1 includes an external electrode including a thermosetting resin. A plating layer is preferably formed on such an external electrode in consideration of solderability. However, since the external electrode containing a thermosetting resin generally has a low concentration of metal components exposed on the surface, it is not possible to sufficiently secure the metal components that are the starting points for plating growth. For this reason, it becomes difficult to conduct | electrically_connect at the time of plating layer formation, and it may become difficult to form the plating layer of smooth and sufficient thickness. Thereby, solder non-wetting occurs at the time of mounting, and the mountability can be lowered. Further, since the Ni plating layer cannot sufficiently perform the function of preventing moisture intrusion with respect to the plating solution or the like, there has been a problem that the solder and the electrode material are scattered at the time of mounting, so-called solder explosion.

それゆえに、この発明の目的は、外部電極に熱硬化性樹脂が含まれることを起因として実装時に生じ得る半田の爆ぜ及び不濡れが抑制された、積層セラミック電子部品を提供することである。
この発明の他の目的は、外部電極に熱硬化性樹脂が含まれることを起因として実装時に生じ得る半田の爆ぜ及び不濡れが抑制された、積層セラミック電子部品の製造方法を提供することである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a multilayer ceramic electronic component in which the explosion and non-wetting of solder that may occur during mounting due to the thermosetting resin being included in the external electrode is suppressed.
Another object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component in which the explosion and non-wetting of solder that may occur during mounting due to the inclusion of a thermosetting resin in the external electrode is suppressed. .

この発明に係る積層セラミック電子部品は、複数のセラミック層と、複数の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する一対の主面と、積層方向に直交する幅方向において相対する一対の側面と、積層方向及び幅方向に直交する長さ方向において相対する一対の端面とを含む積層体と、積層体の表面に形成されることにより複数の内部電極層に電気的に接続される一対の外部電極とを備える積層セラミック電子部品であって、一対の外部電極それぞれは、熱硬化性樹脂及び金属成分を含む導電性樹脂層と、導電性樹脂層の表面に配設されるめっき層とを含み、導電性樹脂層の表面に露出する金属成分濃度が7%以上であることを特徴とする。
好ましくは、一対の外部電極それぞれは、積層体と導電性樹脂層との間に配設され、金属及びガラスを含む下地電極層をさらに有する。
この発明に係る積層セラミック電子部品の製造方法は、複数のセラミック層と、複数の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する一対の主面と、積層方向に直交する幅方向において相対する一対の側面と、積層方向及び前記幅方向に直交する長さ方向において相対する一対の端面とを含む積層体と、積層体の表面に形成されることにより複数の内部電極層に電気的に接続される一対の外部電極とを備える積層セラミック電子部品の製造方法であって、複数のセラミック層と複数の内部電極層とが交互に積層されてなる積層体を準備する工程と、熱硬化性樹脂及び金属成分を含むペーストを積層体の表面に塗布して硬化させることにより、導電性樹脂層を形成する工程と、導電性樹脂層に対して酸素プラズマ処理を行う工程とを備え、酸素プラズマ処理を行う工程において、導電性樹脂層の表面の樹脂を取り除き、導電性樹脂層の表面に金属成分を露出させることを特徴とする。
The multilayer ceramic electronic component according to the present invention is formed in a rectangular parallelepiped shape by alternately laminating a plurality of ceramic layers and a plurality of internal electrode layers, and a pair of main surfaces opposed in the laminating direction and in the laminating direction A laminated body including a pair of side faces opposed in the orthogonal width direction and a pair of end faces opposed in the lamination direction and the length direction orthogonal to the width direction, and a plurality of internal electrodes formed on the surface of the laminated body A multilayer ceramic electronic component comprising a pair of external electrodes electrically connected to a layer, each of the pair of external electrodes comprising a conductive resin layer containing a thermosetting resin and a metal component, and a conductive resin layer And a metal component concentration exposed on the surface of the conductive resin layer is 7% or more.
Preferably, each of the pair of external electrodes further includes a base electrode layer that is disposed between the laminate and the conductive resin layer and includes metal and glass.
A manufacturing method of a multilayer ceramic electronic component according to the present invention is formed in a rectangular parallelepiped shape by alternately laminating a plurality of ceramic layers and a plurality of internal electrode layers, and a pair of main surfaces opposed in the laminating direction; By forming on the surface of the laminate, a laminate including a pair of side surfaces opposed in the width direction perpendicular to the lamination direction, and a pair of end faces opposed in the lamination direction and the length direction perpendicular to the width direction. A method for manufacturing a multilayer ceramic electronic component comprising a pair of external electrodes electrically connected to a plurality of internal electrode layers, wherein the plurality of ceramic layers and the plurality of internal electrode layers are alternately stacked. Preparing a conductive resin layer by applying a paste containing a thermosetting resin and a metal component to the surface of the laminate and curing the paste, and the conductive resin layer. And a step of performing an oxygen plasma treatment, in the step of performing an oxygen plasma treatment to remove the resin on the surface of the conductive resin layer, and wherein the exposing the metal components on the surface of the conductive resin layer.

この発明によれば、外部電極に熱硬化性樹脂が含まれることを起因として実装時に生じ得る半田の爆ぜ及び不濡れが抑制された、積層セラミック電子部品を提供し得る。
また、この発明によれば、外部電極に熱硬化性樹脂が含まれることを起因として実装時に生じ得る半田の爆ぜ及び不濡れが抑制された、積層セラミック電子部品を製造し得る。
According to the present invention, it is possible to provide a multilayer ceramic electronic component in which the explosion and non-wetting of solder that may occur during mounting due to the thermosetting resin being included in the external electrode is suppressed.
In addition, according to the present invention, it is possible to manufacture a multilayer ceramic electronic component in which the explosion and non-wetting of solder that may occur during mounting due to the thermosetting resin contained in the external electrode is suppressed.

この発明の上述の目的、その他の目的、特徴及び利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明の一実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。1 is an external perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention. この発明の一実施の形態に係る積層セラミックコンデンサを示す図1のII−II断面図である。It is II-II sectional drawing of FIG. 1 which shows the laminated ceramic capacitor which concerns on one embodiment of this invention. この発明の一実施の形態に係る積層セラミックコンデンサを製造する際の酸素プラズマ処理が行われる直前の模式図である。It is a schematic diagram just before performing the oxygen plasma process at the time of manufacturing the multilayer ceramic capacitor which concerns on one embodiment of this invention. この発明の一実施の形態に係る積層セラミックコンデンサを製造する際の酸素プラズマ処理が行われた直後の模式図である。It is a schematic diagram immediately after the oxygen plasma process at the time of manufacturing the multilayer ceramic capacitor which concerns on one embodiment of this invention is performed.

1.積層セラミックコンデンサ
以下、この発明の一実施の形態に係る積層セラミック電子部品である積層セラミックコンデンサについて、図1及び図2に基づいて説明する。図1は、この発明の一実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図2は、この発明の一実施の形態に係る積層セラミックコンデンサを示す図1のII−II断面図である。この実施の形態に係る積層セラミックコンデンサ10は、積層体20と、積層体20の表面に配設される第1の外部電極50a及び第2の外部電極50b(一対の外部電極)とを備える。
1. Multilayer Ceramic Capacitor Hereinafter, a multilayer ceramic capacitor which is a multilayer ceramic electronic component according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is an external perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention. 2 is a cross-sectional view taken along the line II-II of FIG. 1 showing a multilayer ceramic capacitor according to an embodiment of the present invention. The multilayer ceramic capacitor 10 according to this embodiment includes a multilayer body 20, and a first external electrode 50a and a second external electrode 50b (a pair of external electrodes) disposed on the surface of the multilayer body 20.

(積層体20)
積層体20は、複数のセラミック層30と、複数の第1の内部電極層40aと、複数の第2の内部電極層40bとが交互に積層されることにより直方体状に形成される。すなわち、積層体20は、積層方向(以下「T方向」という)において相対する第1の主面22a及び第2の主面22b(一対の主面)と、T方向に直交する幅方向(以下「W方向」という)において相対する第1の側面24a及び第2の側面24b(一対の側面)と、T方向及びW方向に直交する長さ方向(以下「L方向」という)において相対する第1の端面26a及び第2の端面26b(一対の端面)とを含む。ここで、積層体20の直方体状とは、第1の主面22a及び第2の主面22bと、第1の側面24a及び第2の側面24bと、第1の端面26a及び第2の端面26bとを有した形状全般を意味する。例えば、積層体20の角部及び稜部には丸みが形成されることが好ましい。また、第1の主面22a及び第2の主面22b、第1の側面24a及び第2の側面24b、並びに第1の端面26a及び第2の端面26bそれぞれの一部又は全部に凹凸等が形成されてもよい。
(Laminated body 20)
The multilayer body 20 is formed in a rectangular parallelepiped shape by alternately laminating a plurality of ceramic layers 30, a plurality of first internal electrode layers 40a, and a plurality of second internal electrode layers 40b. That is, the stacked body 20 includes a first main surface 22a and a second main surface 22b (a pair of main surfaces) opposed in the stacking direction (hereinafter referred to as “T direction”) and a width direction (hereinafter referred to as “T direction”). The first side surface 24a and the second side surface 24b (a pair of side surfaces) facing each other in the “W direction”) and the first side surface facing the length direction (hereinafter referred to as the “L direction”) orthogonal to the T direction and the W direction. 1 end surface 26a and 2nd end surface 26b (a pair of end surface). Here, the rectangular parallelepiped shape of the stacked body 20 includes the first main surface 22a and the second main surface 22b, the first side surface 24a and the second side surface 24b, the first end surface 26a and the second end surface. 26b and the overall shape. For example, the corners and ridges of the laminate 20 are preferably rounded. Further, the first main surface 22a and the second main surface 22b, the first side surface 24a and the second side surface 24b, and the first end surface 26a and the second end surface 26b are partially or entirely uneven. It may be formed.

セラミック層30は、第1の内部電極層40aと第2の内部電極層40bとの間に挟まれてT方向に積層される。セラミック層30のセラミック材料としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3等の主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等の副成分が添加されてもよい。なお、セラミック層30の厚みは、0.5μm以上10μm以下であることが好ましい。 The ceramic layer 30 is sandwiched between the first internal electrode layer 40a and the second internal electrode layer 40b and laminated in the T direction. As the ceramic material of the ceramic layer 30, for example, a dielectric ceramic made of a main component such as BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 can be used. In addition, subcomponents such as a Mn compound, Fe compound, Cr compound, Co compound, and Ni compound may be added to these main components. In addition, it is preferable that the thickness of the ceramic layer 30 is 0.5 micrometer or more and 10 micrometers or less.

第1の内部電極層40aは、セラミック層30の界面を平板状に延び、その端部が積層体20の第1の端面26aに露出する。一方、第2の内部電極層40bは、セラミック層30を介して第1の内部電極層40aと対向するようにセラミック層30の界面を平板状に延び、その端部が積層体20の第2の端面26bに露出する。したがって、第1の内部電極層40aは、セラミック層30を介して第2の内部電極層40bに対向する対向部と、積層体20の第1の端面26aに引き出された引出し部とを有する。同様に、第2の内部電極層40bは、セラミック層30を介して第1の内部電極層40aに対向する対向部と、積層体20の第2の端面26bに引き出された引出し部とを有する。第1の内部電極層40aの対向部と、第2の内部電極層40bの対向部とがセラミック層30を介して対向することにより、静電容量が発生する。第1の内部電極層40a及び第2の内部電極層40bは、例えば、Ni、Cu、Ag、Pd、Au等の金属や、これらの金属のうちの少なくとも1種を含む合金、例えば、Ag−Pd合金等の適宜の導電材料により構成される。第1の内部電極層40a及び第2の内部電極層40bそれぞれの厚みは、例えば、0.2μm以上2.0μm以下程度であることが好ましい。   The first internal electrode layer 40 a extends in a flat plate shape at the interface of the ceramic layer 30, and an end portion thereof is exposed at the first end surface 26 a of the multilayer body 20. On the other hand, the second internal electrode layer 40b extends in a flat plate shape at the interface of the ceramic layer 30 so as to face the first internal electrode layer 40a with the ceramic layer 30 interposed therebetween, and the end thereof is the second of the laminate 20. It is exposed at the end face 26b. Therefore, the first internal electrode layer 40 a has a facing portion that faces the second internal electrode layer 40 b through the ceramic layer 30, and a lead portion that is drawn to the first end surface 26 a of the multilayer body 20. Similarly, the second internal electrode layer 40b includes a facing portion that faces the first internal electrode layer 40a with the ceramic layer 30 interposed therebetween, and a lead portion that is drawn to the second end face 26b of the stacked body 20. . The opposing portion of the first internal electrode layer 40a and the opposing portion of the second internal electrode layer 40b are opposed to each other with the ceramic layer 30 therebetween, thereby generating electrostatic capacity. The first internal electrode layer 40a and the second internal electrode layer 40b are made of, for example, a metal such as Ni, Cu, Ag, Pd, or Au, or an alloy containing at least one of these metals, for example, Ag- It is made of an appropriate conductive material such as a Pd alloy. The thickness of each of the first internal electrode layer 40a and the second internal electrode layer 40b is preferably about 0.2 μm or more and 2.0 μm or less, for example.

(第1の外部電極50a及び第2の外部電極50b)
第1の外部電極50aは、積層体20の第1の端面26aに配設されることにより第1の内部電極層40aと電気的に接続され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように配設される。なお、第1の外部電極50aは、積層体20の第1の端面26aにのみ配設されてもよい。一方、第2の外部電極50bは、積層体20の第2の端面26bに配設されることにより第2の内部電極層40bと電気的に接続され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように配設される。なお、第2の外部電極50bは、積層体20の第2の端面26bにのみ配設されてもよい。
(First external electrode 50a and second external electrode 50b)
The first external electrode 50a is disposed on the first end surface 26a of the stacked body 20 so as to be electrically connected to the first internal electrode layer 40a, and is extended therefrom so as to extend from the first main surface 22a. The second main surface 22b, the first side surface 24a, and the second side surface 24b are arranged to reach a part of each. Note that the first external electrode 50 a may be disposed only on the first end surface 26 a of the multilayer body 20. On the other hand, the second external electrode 50b is electrically connected to the second internal electrode layer 40b by being disposed on the second end face 26b of the multilayer body 20, and is extended therefrom to be connected to the first main electrode 50b. The surface 22a, the second main surface 22b, the first side surface 24a, and the second side surface 24b are disposed so as to reach a part thereof. The second external electrode 50b may be disposed only on the second end surface 26b of the stacked body 20.

第1の外部電極50aは、積層体20を覆うようにその表面に配設される第1の下地電極層52aと、第1の下地電極層52aを覆うようにその表面に配設される第1の導電性樹脂層54aと、第1の導電性樹脂層54aを覆うようにその表面に配設される第1のめっき層60aとを有する。同様に、第2の外部電極50bは、積層体20を覆うようにその表面に配設される第2の下地電極層52bと、第2の下地電極層52bを覆うようにその表面に配設される第2の導電性樹脂層54bと、第2の導電性樹脂層54bを覆うようにその表面に配設される第2のめっき層60bとを有する。   The first external electrode 50a includes a first base electrode layer 52a disposed on the surface so as to cover the stacked body 20, and a first base electrode layer 52a disposed on the surface so as to cover the first base electrode layer 52a. 1 conductive resin layer 54a, and a first plating layer 60a disposed on the surface so as to cover the first conductive resin layer 54a. Similarly, the second external electrode 50b is disposed on the surface so as to cover the second base electrode layer 52b disposed on the surface so as to cover the stacked body 20, and the second base electrode layer 52b. A second conductive resin layer 54b, and a second plating layer 60b disposed on the surface of the second conductive resin layer 54b so as to cover the second conductive resin layer 54b.

(第1の下地電極層52a及び第2の下地電極層52b)
第1の下地電極層52aは、積層体20の第1の端面26aを覆うようにその表面に配設され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように配設される。なお、第1の下地電極層52aは、積層体20の第1の端面26aにのみ配設されてもよい。一方、第2の下地電極層52bは、積層体20の第2の端面26bを覆うようにその表面に配設され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように配設される。なお、第2の下地電極層52bは、積層体20の第2の端面26bにのみ配設されてもよい。第1の下地電極層52a及び第2の下地電極層52bそれぞれの最も厚い部分の厚みは、10μm以上150μm以下であることが好ましい。
(First base electrode layer 52a and second base electrode layer 52b)
The first base electrode layer 52a is disposed on the surface so as to cover the first end surface 26a of the stacked body 20, and is extended from there to the first main surface 22a, the second main surface 22b, the first The first side surface 24a and the second side surface 24b are disposed so as to reach a part of each. The first base electrode layer 52a may be disposed only on the first end surface 26a of the stacked body 20. On the other hand, the second base electrode layer 52b is disposed on the surface so as to cover the second end surface 26b of the multilayer body 20, and is extended from there to the first main surface 22a and the second main surface 22b. The first side surface 24a and the second side surface 24b are partly arranged. The second base electrode layer 52b may be disposed only on the second end surface 26b of the stacked body 20. The thickness of the thickest portion of each of the first base electrode layer 52a and the second base electrode layer 52b is preferably 10 μm or more and 150 μm or less.

なお、第1の下地電極層52a及び第2の下地電極層52bそれぞれは、複数層であってもよい。第1の下地電極層52a及び第2の下地電極層52bそれぞれは、金属及びガラスを含む導電性ペーストを積層体20の表面に塗布して焼き付けることにより配設されるものであるが、第1の内部電極層40a及び第2の内部電極層40bと同時焼成することにより配設されてもよいし、第1の内部電極層40a及び第2の内部電極層40bを焼成した後に塗布して焼き付けることにより配設されてもよい。   Note that each of the first base electrode layer 52a and the second base electrode layer 52b may have a plurality of layers. Each of the first base electrode layer 52a and the second base electrode layer 52b is disposed by applying and baking a conductive paste containing metal and glass on the surface of the laminate 20, The internal electrode layer 40a and the second internal electrode layer 40b may be fired at the same time, or the first internal electrode layer 40a and the second internal electrode layer 40b may be fired and then applied and baked. May be arranged.

第1の下地電極層52a及び第2の下地電極層52bそれぞれは、金属及びガラスを含む。当該金属は、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。また、当該ガラスは、例えば、Si、Zn、Pd、Li、Na、K等から選ばれる少なくとも1種を含む。   Each of the first base electrode layer 52a and the second base electrode layer 52b includes metal and glass. The metal includes, for example, at least one selected from Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, and the like. Moreover, the said glass contains at least 1 sort (s) chosen from Si, Zn, Pd, Li, Na, K etc., for example.

(第1の導電性樹脂層54a及び第2の導電性樹脂層54b)
第1の導電性樹脂層54aは、積層体20の第1の端面26aに配設される第1の下地電極層52aを覆うようにその表面に配設され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれに配設された第1の下地電極層52aまでを覆うようにその表面に配設される。なお、第1の導電性樹脂層54aは、積層体20の第1の端面26aにのみ配設された第1の下地電極層52aを覆うようにその表面に配設されてもよい。一方、第2の導電性樹脂層54bは、積層体20の第2の端面26bに配設された第2の下地電極層52bを覆うようにその表面に配設され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれに配設された第2の下地電極層52bを覆うようにその表面に配設される。なお、第2の導電性樹脂層54bは、積層体20の第2の端面26bにのみ配設された第2の下地電極層52bを覆うようにその表面に配設されてもよい。第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれの厚みは、20μm以上150μm以下程度であることが好ましい。
(First conductive resin layer 54a and second conductive resin layer 54b)
The first conductive resin layer 54a is disposed on the surface so as to cover the first base electrode layer 52a disposed on the first end surface 26a of the stacked body 20, and is extended from there to the first The main surface 22a, the second main surface 22b, the first side surface 24a and the second side surface 24b are provided on the surface so as to cover up to the first base electrode layer 52a. Note that the first conductive resin layer 54a may be disposed on the surface of the first conductive electrode layer 54a so as to cover the first base electrode layer 52a disposed only on the first end surface 26a of the stacked body 20. On the other hand, the second conductive resin layer 54b is disposed on the surface so as to cover the second base electrode layer 52b disposed on the second end surface 26b of the stacked body 20, and is extended therefrom. The first main surface 22a, the second main surface 22b, the first side surface 24a, and the second side electrode 24b are disposed on the surface so as to cover the second base electrode layer 52b disposed on each. The second conductive resin layer 54b may be disposed on the surface so as to cover the second base electrode layer 52b disposed only on the second end surface 26b of the stacked body 20. The thickness of each of the first conductive resin layer 54a and the second conductive resin layer 54b is preferably about 20 μm to 150 μm.

第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれは、熱硬化性樹脂及び金属成分を含む。   Each of the first conductive resin layer 54a and the second conductive resin layer 54b includes a thermosetting resin and a metal component.

第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれに含まれる熱硬化性樹脂は、耐熱性、耐湿性、密着性等に優れたエポキシ樹脂を用いることが好ましい。なお、熱硬化性樹脂は、他にもフェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂等、種々公知のものを用いることができる。また、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれは、熱硬化性樹脂とともに硬化剤を含むことが好ましい。当該硬化剤は、ベースとなる熱硬化性樹脂がエポキシ樹脂である場合、フェノール系、アミン系、酸無水物系、イミダゾール系等、種々公知の化合物を用いることができる。   The thermosetting resin contained in each of the first conductive resin layer 54a and the second conductive resin layer 54b is preferably an epoxy resin excellent in heat resistance, moisture resistance, adhesion, and the like. In addition, various well-known things, such as a phenol resin, a urethane resin, a silicone resin, a polyimide resin, can be used for a thermosetting resin. Each of the first conductive resin layer 54a and the second conductive resin layer 54b preferably includes a curing agent together with the thermosetting resin. As the curing agent, when the base thermosetting resin is an epoxy resin, various known compounds such as phenol, amine, acid anhydride, and imidazole can be used.

第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれは、熱硬化性樹脂を含むことにより、例えば、めっき膜や導電性ペーストの焼成物からなる下地電極層に比べて柔軟性に富む。したがって、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれは、積層セラミックコンデンサ10に物理的な衝撃や熱サイクルに起因する衝撃が加わった際、緩衝層として機能し、クラックの発生を防止することができる。   Each of the first conductive resin layer 54a and the second conductive resin layer 54b includes a thermosetting resin, so that, for example, the first conductive resin layer 54a and the second conductive resin layer 54b are more flexible than a base electrode layer made of a fired product of a plating film or a conductive paste. Rich. Therefore, each of the first conductive resin layer 54a and the second conductive resin layer 54b functions as a buffer layer when a physical impact or an impact caused by a thermal cycle is applied to the multilayer ceramic capacitor 10, and a crack is generated. Can be prevented.

第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれに含まれる金属成分は、球状や扁平状の金属粉(導電性フィラー)であってもよいが、その形状は特に限定されない。金属成分の平均粒径は、例えば、0.3μm以上10μm以下程度であってもよい。   The metal component contained in each of the first conductive resin layer 54a and the second conductive resin layer 54b may be spherical or flat metal powder (conductive filler), but the shape is not particularly limited. . The average particle diameter of the metal component may be, for example, about 0.3 μm or more and 10 μm or less.

第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれに含まれる金属成分は、1種類のみの金属成分からなる金属粉を用いてもよいし、複数種類の金属成分からなる金属粉を用いても良い。特に、この実施の形態のように積層体20の表面に第1の下地電極層52a及び第2の下地電極層52bが配設される場合、1種類のみの金属成分からなる金属粉を用いることが好ましい。一方、積層体20の表面に第1の下地電極層52a及び第2の下地電極層52bが配設されない場合、すなわち、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれが積層体20の表面に直接配設される場合、第1の金属成分と第2の金属成分(すなわち、2種類の金属成分)からなる金属粉を用いることが好ましい。   The metal component contained in each of the first conductive resin layer 54a and the second conductive resin layer 54b may be a metal powder composed of only one type of metal component, or a metal composed of a plurality of types of metal components. Powder may be used. In particular, when the first base electrode layer 52a and the second base electrode layer 52b are disposed on the surface of the laminate 20 as in this embodiment, use metal powder made of only one type of metal component. Is preferred. On the other hand, when the first base electrode layer 52a and the second base electrode layer 52b are not disposed on the surface of the stacked body 20, that is, the first conductive resin layer 54a and the second conductive resin layer 54b are respectively When directly disposed on the surface of the laminate 20, it is preferable to use a metal powder composed of a first metal component and a second metal component (that is, two types of metal components).

第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれにおいて、1種類のみの金属成分からなる金属粉が用いられる場合、その金属成分には、Cu又はAg又はAgコーティングされた卑金属粉を用いることができる。なかでも、Agを用いることが好ましい。Agは金属の中でもっとも比抵抗が低いため電極材料に適しており、且つ貴金属であるため酸化せず対抗性が高いためである。一方、Agコーティングされた卑金属粉を用いることにより、Agの特性を保ちつつ、母材の金属粉を安価にすることが可能となる。   When metal powder composed of only one type of metal component is used in each of the first conductive resin layer 54a and the second conductive resin layer 54b, the metal component may be a base metal coated with Cu, Ag, or Ag. Powder can be used. Among these, it is preferable to use Ag. This is because Ag is suitable for an electrode material because it has the lowest specific resistance among metals, and is a noble metal and therefore has high resistance without being oxidized. On the other hand, by using the base metal powder coated with Ag, it is possible to make the metal powder of the base material inexpensive while maintaining the characteristics of Ag.

第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれにおいて、第1の金属成分と第2の金属成分(すなわち、2種類の金属成分)からなる金属粉が用いられる場合(特に、積層体20の表面に第1の下地電極層52a及び第2の下地電極層52bが配設されない場合、すなわち、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれが積層体20の表面に直接配設される場合)例えば、次のような第1の金属成分及び第2の金属成分とすることができる。   In each of the first conductive resin layer 54a and the second conductive resin layer 54b, metal powder composed of a first metal component and a second metal component (that is, two types of metal components) is used (particularly, When the first base electrode layer 52a and the second base electrode layer 52b are not disposed on the surface of the stacked body 20, that is, the first conductive resin layer 54a and the second conductive resin layer 54b are respectively stacked. For example, the following first metal component and second metal component can be used.

第1の金属成分は、例えば、Sn、In、Biや、これらの金属のうちの少なくとも1種を含む合金からなることが好ましい。なかでも、第1の金属成分は、Sn又はSnを含む合金からなることが好ましい。Snを含む合金の具体例としては、例えば、Sn−Ag、Sn−Bi、Sn−Ag−Cu等が挙げられる。第1の金属成分は、球状や扁平状の金属粉(導電性フィラー)であってもよいが、その形状は特に限定されない。第1の金属成分は、熱処理時において比較的低い温度で軟化して流動し、第1の内部電極層40a及び第2の内部電極層40bを構成する金属と化合物を形成する。   The first metal component is preferably made of, for example, Sn, In, Bi, or an alloy containing at least one of these metals. Especially, it is preferable that a 1st metal component consists of an alloy containing Sn or Sn. Specific examples of the alloy containing Sn include, for example, Sn—Ag, Sn—Bi, Sn—Ag—Cu, and the like. The first metal component may be spherical or flat metal powder (conductive filler), but the shape is not particularly limited. The first metal component softens and flows at a relatively low temperature during the heat treatment, and forms a compound with the metal constituting the first internal electrode layer 40a and the second internal electrode layer 40b.

第1の金属成分は、硬化後の第1の外部電極50a及び第2の外部電極50bそれぞれにおける第1の金属成分、第2の金属成分及び熱硬化性樹脂の合計重量に対する含有量が20重量%以上40重量%以下であることが好ましく、22.0重量%以上37.2重量%以下であることがさらに好ましい。第1の金属成分の含有量が少なすぎる場合、積層体20と第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれとの接合強度を十分に確保することができない虞がある。一方、第1の金属成分の含有量が多すぎる場合、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれに残存する第1の金属成分、すなわち、第2の金属成分と未反応の第1の金属成分が多くなり得る。これにより、例えば、リフロー時に加わる熱等によって第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれが変形してしまう虞がある。   The content of the first metal component relative to the total weight of the first metal component, the second metal component, and the thermosetting resin in each of the first external electrode 50a and the second external electrode 50b after curing is 20%. % To 40% by weight, more preferably 22.0% to 37.2% by weight. When the content of the first metal component is too small, there is a possibility that the bonding strength between the laminate 20 and each of the first conductive resin layer 54a and the second conductive resin layer 54b cannot be sufficiently ensured. . On the other hand, when the content of the first metal component is too large, the first metal component remaining in each of the first conductive resin layer 54a and the second conductive resin layer 54b, that is, the second metal component and The unreacted first metal component can be increased. Thereby, for example, the first conductive resin layer 54a and the second conductive resin layer 54b may be deformed by heat applied during reflow.

第2の金属成分は、例えば、Cu、Ag、Pd、Pt、Au等の金属や、これらの金属のうちの少なくとも1種を含む合金からなることが好ましい。なかでも、第2の金属成分は、CuやAgであることが好ましい。第2の金属成分は、球状や扁平状の金属粉(導電性フィラー)であってもよいが、その形状は特に限定されない。第2の金属成分は、主に、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれにおいて通電性を担う。具体的には、第2の金属成分どうしの接触又は第1の金属成分と第2の金属成分の接触により、第1の外部電極50a及び第2の外部電極50bそれぞれに通電経路が形成される。   The second metal component is preferably made of a metal such as Cu, Ag, Pd, Pt, or Au, or an alloy containing at least one of these metals. Especially, it is preferable that a 2nd metal component is Cu or Ag. The second metal component may be spherical or flat metal powder (conductive filler), but its shape is not particularly limited. The second metal component mainly has electrical conductivity in each of the first conductive resin layer 54a and the second conductive resin layer 54b. Specifically, a current path is formed in each of the first external electrode 50a and the second external electrode 50b by the contact between the second metal components or the contact between the first metal component and the second metal component. .

第2の金属成分は、硬化後の第1の外部電極50a及び第2の外部電極50bそれぞれにおける第1の金属成分、第2の金属成分及び熱硬化性樹脂の合計重量に対する含有量が30重量%以上70重量%以下であることが好ましく、41.2重量%以上64重量%以下であることがさらに好ましい。第2の金属成分の含有量が少なすぎる場合、第1の外部電極50a及び第2の外部電極50bの導電率が低下し、積層セラミックコンデンサ10の等価直列抵抗(ESR)が高くなる虞がある。一方、第2の金属成分の含有量が多すぎる場合、熱硬化性樹脂の含有量が少なくなるため、第1の外部電極50a及び第2の外部電極50bの応力緩和効果が低くなりすぎてしまう虞がある。   The content of the second metal component relative to the total weight of the first metal component, the second metal component, and the thermosetting resin in each of the first external electrode 50a and the second external electrode 50b after curing is 30%. % To 70% by weight, more preferably 41.2% to 64% by weight. If the content of the second metal component is too small, the conductivity of the first external electrode 50a and the second external electrode 50b may be reduced, and the equivalent series resistance (ESR) of the multilayer ceramic capacitor 10 may be increased. . On the other hand, when the content of the second metal component is too large, the content of the thermosetting resin is decreased, so that the stress relaxation effect of the first external electrode 50a and the second external electrode 50b becomes too low. There is a fear.

第1の金属成分と第2の金属成分の融点を比べると、第1の金属成分のほうが第2の金属成分よりも相対的に低い。具体的には、第1の金属成分の融点は、550℃以下であることが好ましく、180℃以上340℃以下であることがさらに好ましい。一方、第2の金属成分の融点は、850℃以上1050℃以下であることが好ましい。   Comparing the melting points of the first metal component and the second metal component, the first metal component is relatively lower than the second metal component. Specifically, the melting point of the first metal component is preferably 550 ° C. or lower, and more preferably 180 ° C. or higher and 340 ° C. or lower. On the other hand, the melting point of the second metal component is preferably 850 ° C. or higher and 1050 ° C. or lower.

なお、熱硬化性樹脂は、第1の外部電極50a及び第2の外部電極50bそれぞれにおける第1の金属成分、第2の金属成分及び熱硬化性樹脂の合計重量に対する硬化後の含有量が5重量%以上40重量%以下であることが好ましく、9.8重量%以上31.5重量%以下であることがさらに好ましい。熱硬化性樹脂の含有量が少なすぎる場合、第1の外部電極50a及び第2の外部電極50bの応力緩和効果が低くなりすぎるため、外部からの衝撃を十分に吸収できない虞がある。一方、熱硬化性樹脂の含有量が多すぎる場合、第1の外部電極50a及び第2の外部電極50bの導電率が低下し、積層セラミックコンデンサ10の等価直列抵抗が高くなる虞がある。   The thermosetting resin has a content after curing with respect to the total weight of the first metal component, the second metal component, and the thermosetting resin in each of the first external electrode 50a and the second external electrode 50b. It is preferably from 40% by weight to 40% by weight, and more preferably from 9.8% by weight to 31.5% by weight. If the content of the thermosetting resin is too small, the stress relaxation effect of the first external electrode 50a and the second external electrode 50b is too low, and there is a possibility that the external impact cannot be absorbed sufficiently. On the other hand, when the content of the thermosetting resin is too large, the electrical conductivity of the first external electrode 50a and the second external electrode 50b may decrease, and the equivalent series resistance of the multilayer ceramic capacitor 10 may increase.

第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれの表面に露出する金属成分濃度は、7%以上であることが好ましい。ここで、表面に露出する金属成分濃度とは、断面視したときにおいて、導電性樹脂層の全原子数に対して表面から露出した金属成分の原子数の割合のことである。なお、当該金属成分濃度は、次のように測定した。まず、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれの端面中央部の表面にスポット径100μmの単色化AlKα線を照射し、光電子スペクトルを取得した。次に、得られた光電子スペクトルから導電性樹脂層の含有元素の各光電子ピークのピーク表面を求めた。最後に、各元素のピーク面積に相対感度係数を乗じて感度補正を行い、(金属成分のピーク面積)/(全ピーク面積)×100[atom%]を算出し、金属成分濃度とした。第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれの表面に露出する金属成分濃度及び表面粗さRaは、第1の導電性樹脂層54a及び第2の導電性樹脂層54bを配設した後に酸素プラズマ処理を行うことで実現することができる。酸素プラズマ処理を行うことにより、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれの表面の樹脂部分のみを化学的に除去することができる。これにより、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれの表面に露出する金属成分濃度を増加させることが可能となる。なお、酸素プラズマ処理については、後述する積層セラミックコンデンサの製造方法において詳細に説明する。また、当該金属成分濃度の調整は、酸素プラズマ処理時の発振周波数、電極間印加電圧、処理時間及び真空度等を適宜変更することにより行うことができる。   The concentration of the metal component exposed on the surface of each of the first conductive resin layer 54a and the second conductive resin layer 54b is preferably 7% or more. Here, the concentration of the metal component exposed on the surface is the ratio of the number of atoms of the metal component exposed from the surface to the total number of atoms of the conductive resin layer when viewed in cross section. In addition, the said metal component density | concentration was measured as follows. First, the surface of the center part of the end surface of each of the first conductive resin layer 54a and the second conductive resin layer 54b was irradiated with monochromatic AlKα rays having a spot diameter of 100 μm, and a photoelectron spectrum was obtained. Next, the peak surface of each photoelectron peak of the element contained in the conductive resin layer was determined from the obtained photoelectron spectrum. Lastly, sensitivity correction was performed by multiplying the peak area of each element by the relative sensitivity coefficient, and (metal component peak area) / (total peak area) × 100 [atom%] was calculated to obtain the metal component concentration. The metal component concentration and the surface roughness Ra exposed on the surface of each of the first conductive resin layer 54a and the second conductive resin layer 54b are the first conductive resin layer 54a and the second conductive resin layer 54b. This can be realized by performing an oxygen plasma treatment after disposing. By performing the oxygen plasma treatment, only the resin portions on the surfaces of the first conductive resin layer 54a and the second conductive resin layer 54b can be chemically removed. Thereby, it is possible to increase the concentration of the metal component exposed on the surface of each of the first conductive resin layer 54a and the second conductive resin layer 54b. The oxygen plasma treatment will be described in detail in a method for manufacturing a multilayer ceramic capacitor described later. The metal component concentration can be adjusted by appropriately changing the oscillation frequency, the applied voltage between the electrodes, the processing time, the degree of vacuum, and the like during the oxygen plasma processing.

(第1のめっき層60a及び第2のめっき層60b)
第1のめっき層60aは、積層体20の第1の端面26aに配設された第1の導電性樹脂層54aを覆うようにその表面に配設され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれに配設された第1の導電性樹脂層54aまでを覆うようにその表面に配設される。なお、第1のめっき層60aは、積層体20の第1の端面26aにのみ配設された第1の導電性樹脂層54aを覆うようにその表面に配設されてもよい。一方、第2のめっき層60bは、積層体20の第2の端面26bに配設された第2の導電性樹脂層54bを覆うようにその表面に配設され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれに配設された第2の導電性樹脂層54bまでを覆うようにその表面に配設される。なお、第2のめっき層60bは、積層体20の第2の端面26bにのみ配設された第2の導電性樹脂層54bを覆うようにその表面に配設されてもよい。
(First plating layer 60a and second plating layer 60b)
The first plating layer 60a is disposed on the surface so as to cover the first conductive resin layer 54a disposed on the first end surface 26a of the stacked body 20, and is extended from there to form the first plating layer 60a. The main surface 22a, the second main surface 22b, the first side surface 24a, and the second side surface 24b are disposed on the surfaces so as to cover up to the first conductive resin layer 54a disposed on each. The first plating layer 60a may be disposed on the surface so as to cover the first conductive resin layer 54a disposed only on the first end surface 26a of the stacked body 20. On the other hand, the second plating layer 60b is disposed on the surface so as to cover the second conductive resin layer 54b disposed on the second end surface 26b of the stacked body 20, and is extended from there. The first main surface 22a, the second main surface 22b, the first side surface 24a, and the second side surface 24b are disposed on the surface so as to cover up to the second conductive resin layer 54b. . The second plating layer 60b may be disposed on the surface of the second plating layer 60b so as to cover the second conductive resin layer 54b disposed only on the second end surface 26b of the stacked body 20.

第1のめっき層60a及び第2のめっき層60bそれぞれは、例えば、Cu、Ni、Sn、Ag、Pd、Ag−Pd合金及びAu等から選ばれる少なくとも1つを含む。第1のめっき層60a及び第2のめっき層60bそれぞれは、単層構造であってもよいし、複数層構造であってもよいが、Niめっき層62及びSnめっき層64を含む2層構造であることが好ましい。   Each of the first plating layer 60a and the second plating layer 60b includes, for example, at least one selected from Cu, Ni, Sn, Ag, Pd, an Ag—Pd alloy, Au, and the like. Each of the first plating layer 60a and the second plating layer 60b may have a single-layer structure or a multi-layer structure, but a two-layer structure including the Ni plating layer 62 and the Sn plating layer 64 It is preferable that

第1のめっき層60aのNiめっき層62は、第1の導電性樹脂層54aを覆うようにその表面に配設される。一方、第2のめっき層60bのNiめっき層62は、第2の導電性樹脂層54bを覆うようにその表面に配設される。Niめっき層62の厚みは、1μm以上15μm以下であることが好ましい。Niめっき層62を上記したように配設することで、積層セラミックコンデンサ10を実装する際、第1の下地電極層52a及び第2の下地電極層52b並びに第1の導電性樹脂層54a及び第2の導電性樹脂層54bが実装用半田により侵食されることを防止することができる。   The Ni plating layer 62 of the first plating layer 60a is disposed on the surface so as to cover the first conductive resin layer 54a. On the other hand, the Ni plating layer 62 of the second plating layer 60b is disposed on the surface so as to cover the second conductive resin layer 54b. The thickness of the Ni plating layer 62 is preferably 1 μm or more and 15 μm or less. By disposing the Ni plating layer 62 as described above, when the multilayer ceramic capacitor 10 is mounted, the first base electrode layer 52a, the second base electrode layer 52b, the first conductive resin layer 54a, and the second It is possible to prevent the second conductive resin layer 54b from being eroded by the mounting solder.

第1のめっき層60aのSnめっき層64は、第1のめっき層60aのNiめっき層62を覆うようにその表面に配設される。一方、第2のめっき層60bのSnめっき層64は、第2のめっき層60bのNiめっき層62を覆うようにその表面に配設される。Snめっき層64の厚みは、1μm以上15μm以下であることが好ましい。Snめっき層64を上記したように配設することで、積層セラミックコンデンサ10を実装する際、実装用半田の濡れ性が向上するため、容易に実装を行うことが可能となる。   The Sn plating layer 64 of the first plating layer 60a is disposed on the surface so as to cover the Ni plating layer 62 of the first plating layer 60a. On the other hand, the Sn plating layer 64 of the second plating layer 60b is disposed on the surface so as to cover the Ni plating layer 62 of the second plating layer 60b. The thickness of the Sn plating layer 64 is preferably 1 μm or more and 15 μm or less. By disposing the Sn plating layer 64 as described above, since the wettability of the mounting solder is improved when the multilayer ceramic capacitor 10 is mounted, the mounting can be easily performed.

(効果)
この実施の形態に係る積層セラミックコンデンサ10は、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれの表面に露出する金属成分濃度が、酸素プラズマ処理により増加され、7%以上である。したがって、めっき成長の起点となる金属成分を十分に確保することができ、実装時に半田の濡れ上がりが良好となる。また、めっき層形成時に導通し易くなるため、実装性が向上する。これにより、実装時に生じ得る半田の不濡れが抑制されるため、平滑で十分な厚みの第1のめっき層60a及び第2のめっき層60bを配設することができる。そして、第1のめっき層60a及び第2のめっき層60bが平滑で十分な厚みを有するため、シール性が向上し、水分侵入防止機能が十分に得られる。その結果、この実施の形態に係る積層セラミックコンデンサ10は、第1の外部電極50a及び第2の外部電極50bに熱硬化性樹脂が含まれることを起因として実装時に生じ得る半田の爆ぜ及び不濡れを抑制することが可能となる。
(effect)
In the multilayer ceramic capacitor 10 according to this embodiment, the concentration of the metal component exposed on the surface of each of the first conductive resin layer 54a and the second conductive resin layer 54b is increased by oxygen plasma treatment, and is 7% or more. It is. Therefore, it is possible to sufficiently ensure the metal component that is the starting point of the plating growth, and the solder wet-up is good during mounting. Moreover, since it becomes easy to conduct | electrically_connect at the time of plating layer formation, mountability improves. Thereby, non-wetting of the solder that may occur at the time of mounting is suppressed, so that the first plating layer 60a and the second plating layer 60b having a smooth and sufficient thickness can be provided. And since the 1st plating layer 60a and the 2nd plating layer 60b are smooth and have sufficient thickness, a sealing performance improves and a moisture penetration prevention function is fully acquired. As a result, in the multilayer ceramic capacitor 10 according to this embodiment, the solder explosion and non-wetting that may occur during mounting due to the thermosetting resin contained in the first external electrode 50a and the second external electrode 50b. Can be suppressed.

この実施の形態に係る積層セラミックコンデンサ10は、第1の下地電極層52a及び第2の下地電極層52bを含むことにより、第1の導電性樹脂層54a及び第2の導電性樹脂層54bに含まれる第1の金属成分と、第1の内部電極層40a及び第2の内部電極層40bに含まれる金属とが合金化するため、接合強度を高めることが可能となる。   The multilayer ceramic capacitor 10 according to this embodiment includes the first base electrode layer 52a and the second base electrode layer 52b, thereby forming the first conductive resin layer 54a and the second conductive resin layer 54b. Since the first metal component contained and the metal contained in the first internal electrode layer 40a and the second internal electrode layer 40b are alloyed, the bonding strength can be increased.

2.積層セラミックコンデンサの製造方法
この発明に係る積層セラミック電子部品の製造方法について、上記した一実施の形態に係る積層セラミックコンデンサ10を例にして説明する。
2. Manufacturing Method for Multilayer Ceramic Capacitor A manufacturing method for a multilayer ceramic electronic component according to the present invention will be described by taking the multilayer ceramic capacitor 10 according to the above-described embodiment as an example.

(積層体の作製)
はじめに、第1の内部電極層と第2の内部電極層とセラミック層とが積層された構造の積層体を準備する。具体的には次の通りである。
(Production of laminate)
First, a laminate having a structure in which a first internal electrode layer, a second internal electrode layer, and a ceramic layer are laminated is prepared. Specifically, it is as follows.

まず、セラミック粉末を含むセラミックペーストを、例えば、スクリーン印刷法等によりシート状に塗布して乾燥させ、セラミックグリーンシートが作製される。   First, a ceramic paste containing ceramic powder is applied in a sheet form by, for example, a screen printing method and dried to produce a ceramic green sheet.

次に、セラミックグリーンシートの表面に内部電極層形成用の導電ペーストを、例えば、スクリーン印刷法等により所定のパターンで塗布し、内部電極層形成用の導電パターンを形成されたセラミックグリーンシートが作製される。また、内部電極層形成用の導電パターンを形成されていないセラミックグリーンシートが作製される。なお、セラミックペーストや内部電極層形成用の導電ペーストには、例えば、公知のバインダーや溶媒が含まれてもよい。   Next, a conductive paste for forming an internal electrode layer is applied to the surface of the ceramic green sheet in a predetermined pattern by, for example, a screen printing method to produce a ceramic green sheet on which a conductive pattern for forming the internal electrode layer is formed. Is done. In addition, a ceramic green sheet in which a conductive pattern for forming the internal electrode layer is not formed is produced. The ceramic paste and the conductive paste for forming the internal electrode layer may include, for example, a known binder or solvent.

そして、内部電極層形成用の導電パターンを形成されていないセラミックグリーンシートが所定枚数積層された後、その表面に内部電極層形成用の導電パターンを形成されたセラミックグリーンシートが順次積層され、さらにその表面に内部電極層形成用の導電パターンを形成されていないセラミックグリーンシートが所定枚数積層される。このようにして、マザー積層体が作製される。   Then, after a predetermined number of ceramic green sheets not formed with internal electrode layer forming conductive patterns are laminated, ceramic green sheets with internal electrode layer forming conductive patterns formed thereon are sequentially laminated. A predetermined number of ceramic green sheets on which no conductive pattern for forming an internal electrode layer is formed are laminated on the surface. In this way, a mother laminate is produced.

さらに、マザー積層体は、必要に応じて静水圧プレス等の手段によりT方向にプレスされてもよい。   Furthermore, the mother laminate may be pressed in the T direction by means such as an isostatic press as required.

次に、マザー積層体を所定の形状及び寸法にカットすることにより、複数の生の積層体が作製される。生の積層体の角部や稜線部は、バレル研磨等を施されることにより、丸められてもよい。   Next, a plurality of raw laminates are produced by cutting the mother laminate into a predetermined shape and dimensions. The corners and ridges of the raw laminate may be rounded by applying barrel polishing or the like.

そして、生の積層体が焼成される。生の積層体の焼成温度は、セラミック材料や導電材料に応じて適宜設定することができるが、例えば、900℃以上1300℃以下程度とすることができる。   And a raw laminated body is baked. The firing temperature of the raw laminate can be appropriately set according to the ceramic material or the conductive material, and can be, for example, about 900 ° C. to 1300 ° C.

上記の手順により、内部に第1の内部電極層及び第2の内部電極層それぞれの対向部が延在し、端面に第1の内部電極層及び第2の内部電極層それぞれの引出し部が引き出された積層体が作製される。このようにして、積層体を準備する工程が実施される。   According to the above procedure, the opposing portions of the first internal electrode layer and the second internal electrode layer extend inside, and the extraction portions of the first internal electrode layer and the second internal electrode layer are drawn out to the end surfaces. A laminated body is produced. Thus, the process of preparing a laminated body is implemented.

(一対の外部電極の形成)
さらに、焼成後の積層体の両端面それぞれに導電性ペーストが塗布されて焼き付けられ、第1の外部電極及び第2の外部電極それぞれの下地電極層が形成される。このときの焼き付け温度は、700℃以上900℃以下であることが好ましい。
(Formation of a pair of external electrodes)
Furthermore, a conductive paste is applied and baked on each of both end faces of the fired laminate to form a base electrode layer for each of the first external electrode and the second external electrode. The baking temperature at this time is preferably 700 ° C. or higher and 900 ° C. or lower.

次に、下地電極層を覆うように熱硬化性樹脂及び金属成分(導電性フィラー)を含む導電性樹脂ペーストが塗布され、100℃以上500℃以下の温度で熱処理を行って樹脂を熱硬化させることにより、導電性樹脂層が形成される。このようにして、導電性樹脂層を形成する工程が実施される。なお、熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、酸素濃度は、樹脂の飛散及び金属成分の酸化を防ぐため、100ppm以下に抑えることが好ましい。 Next, a conductive resin paste containing a thermosetting resin and a metal component (conductive filler) is applied so as to cover the base electrode layer, and heat treatment is performed at a temperature of 100 ° C. to 500 ° C. to thermally cure the resin. Thus, a conductive resin layer is formed. In this way, the step of forming the conductive resin layer is performed. Note that the atmosphere during the heat treatment is preferably an N 2 atmosphere. The oxygen concentration is preferably suppressed to 100 ppm or less in order to prevent scattering of the resin and oxidation of the metal component.

そして、導電性樹脂層を形成する工程が行われた後、導電性樹脂層に対して酸素プラズマ処理が行われる。   Then, after the step of forming the conductive resin layer is performed, oxygen plasma treatment is performed on the conductive resin layer.

積層セラミックコンデンサを製造する際に行われる酸素プラズマ処理の詳細について、図3及び図4に基づいて説明する。図3は、この発明の一実施の形態に係る積層セラミックコンデンサを製造する際の酸素プラズマ処理が行われる直前の模式図である。図4は、この発明の一実施の形態に係る積層セラミックコンデンサを製造する際の酸素プラズマ処理が行われた直後の模式図である。なお、図3及び図4では、金属成分の導電性樹脂層の表面に露出した部分の表面を太線で明記してある。また、図4では導電性樹脂層の表面において既に取り除かれて存在しない部分を破線で示してある。   Details of the oxygen plasma treatment performed when the multilayer ceramic capacitor is manufactured will be described with reference to FIGS. FIG. 3 is a schematic diagram immediately before the oxygen plasma treatment is performed in manufacturing the multilayer ceramic capacitor according to the embodiment of the present invention. FIG. 4 is a schematic view immediately after the oxygen plasma treatment is performed when manufacturing the multilayer ceramic capacitor according to the embodiment of the present invention. 3 and 4, the surface of the portion exposed on the surface of the conductive resin layer of the metal component is clearly indicated by a thick line. Further, in FIG. 4, a portion that has already been removed and does not exist on the surface of the conductive resin layer is indicated by a broken line.

酸素プラズマ処理を行う工程では、導電性樹脂層の表面の樹脂を取り除き、導電性樹脂層に含まれる金属成分を表面に露出させる。酸素プラズマ処理は、電極を被処理物の上下に配置し、プラズマエッチング方式により行なう。被処理物は、メッシュ状の平板冶具の上に均一に配置される。この際、被処理物は、互いに重なり合わないように配置されることが好ましい。また、メッシュ状の平板冶具は、下部電極との間に隙間を設けて中空に配置されることにより、表裏面に対して均一な処理を行なうことが可能となる。そして、酸素ガスを流入しながら真空状態に保ちつつ、上下電極間に高周波電磁場を印加することにより、活性な酸素ラジカルが生成される。活性な酸素ラジカルは、導電性樹脂層の表面に付着される。そして、活性な酸素ラジカルと、導電性樹脂層の樹脂部分とにより揮発生成物(CO2)が生成され、導電性樹脂層の表面の樹脂部分だけが化学的に除去される。このようにして、導電性樹脂層の表面に露出する金属成分濃度を増加させることができる。このようにして、酸素プラズマ処理を行う工程が実施される。 In the step of performing the oxygen plasma treatment, the resin on the surface of the conductive resin layer is removed, and the metal component contained in the conductive resin layer is exposed on the surface. The oxygen plasma treatment is performed by a plasma etching method with electrodes arranged above and below the object to be treated. The object to be processed is uniformly arranged on a mesh-like flat plate jig. At this time, the objects to be processed are preferably arranged so as not to overlap each other. In addition, the mesh-shaped flat plate jig can be uniformly processed on the front and back surfaces by providing a gap between the mesh plate and the lower electrode. Then, an active oxygen radical is generated by applying a high-frequency electromagnetic field between the upper and lower electrodes while maintaining a vacuum state while flowing oxygen gas. Active oxygen radicals are attached to the surface of the conductive resin layer. Then, volatile products (CO 2 ) are generated by the active oxygen radicals and the resin portion of the conductive resin layer, and only the resin portion on the surface of the conductive resin layer is chemically removed. In this way, the concentration of the metal component exposed on the surface of the conductive resin layer can be increased. In this way, the step of performing the oxygen plasma treatment is performed.

なお、酸素プラズマ処理では、プラズマ処理時の発振周波数、電極間印加電圧、処理時間、真空度を適宜変更することにより、導電性樹脂層の表面に露出する金属成分濃度を調整することができる。そして、所定の金属成分濃度(7%以上)は、発振周波数13.56MHz又は2.45GHzのマイクロ波、電極間印加電圧100W以上3000W以下、処理時間30秒以上120秒以下、真空度10Pa以上100Pa以下の範囲で適宜変更することにより達成することができる。なお、大気圧は40Pa以下であることが好ましい。また、プラズマ密度を上げるため、窒素ガスが混入されてもよい。   In the oxygen plasma treatment, the concentration of the metal component exposed on the surface of the conductive resin layer can be adjusted by appropriately changing the oscillation frequency, the applied voltage between the electrodes, the treatment time, and the degree of vacuum during the plasma treatment. The predetermined metal component concentration (7% or more) is a microwave having an oscillation frequency of 13.56 MHz or 2.45 GHz, an interelectrode applied voltage of 100 W to 3000 W, a processing time of 30 seconds to 120 seconds, and a vacuum degree of 10 Pa to 100 Pa. This can be achieved by appropriately changing within the following range. The atmospheric pressure is preferably 40 Pa or less. Further, nitrogen gas may be mixed in order to increase the plasma density.

最後に、導電性樹脂層の表面にNiめっき層が形成される。Niめっき層の形成方法としては、電解めっき法を用いることができる。必要に応じて、Niめっき層の表面にSnめっき層等の上層めっき層を形成することができる。   Finally, a Ni plating layer is formed on the surface of the conductive resin layer. As a method for forming the Ni plating layer, an electrolytic plating method can be used. If necessary, an upper plating layer such as a Sn plating layer can be formed on the surface of the Ni plating layer.

上記のようにして、この発明の一実施の形態に係る積層セラミックコンデンサ10を製造することができる。   As described above, the multilayer ceramic capacitor 10 according to one embodiment of the present invention can be manufactured.

(効果)
この実施の形態に係る積層セラミックコンデンサの製造方法は、酸素プラズマ処理を行う工程により、導電性樹脂層の表面の樹脂部分だけを化学的に除去し、導電性樹脂層の表面に露出する金属成分濃度を増加させることができる。これにより、導電性樹脂層の表面にめっき成長の起点となる金属成分を十分に確保することができ、めっき層形成時に導通し易くなるため、容易に平滑で十分な厚みのめっき層を形成することが可能となる。また、実装時に半田の濡れ上がりが良好となり、半田の不濡れを抑制することができるため、実装性が向上する。そして、めっき層が平滑で十分な厚みを有するため、シール性が向上し、水分侵入防止機能が十分に得られる。さらに、酸素プラズマ処理を行う工程により、導電性樹脂層の表面粗さを所定の範囲に抑えることができる。これにより、導電性樹脂層とめっき層の界面面積が大きくなり、積層セラミックコンデンサと実装基板との接合強度を向上させることができる。上記した通りであるため、この発明に係る製造方法を用いることにより、外部電極に熱硬化性樹脂が含まれることを起因として実装時に生じ得る半田の爆ぜ及び不濡れが抑制された積層セラミックコンデンサ10を製造することができる。
3.実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例では、導電性樹脂層の表面に露出する金属成分濃度が相違する実施例1〜11並びに比較例1及び2の試料(積層セラミックコンデンサ)をそれぞれ作製し、実装時に発生した半田の爆ぜ発生の試料個数及び半田の不濡れ発生の試料個数について評価した。
(effect)
The manufacturing method of the multilayer ceramic capacitor according to this embodiment includes a metal component that chemically removes only the resin portion on the surface of the conductive resin layer and exposes it on the surface of the conductive resin layer by the step of performing oxygen plasma treatment. The concentration can be increased. As a result, a sufficient metal component can be secured on the surface of the conductive resin layer as a starting point for plating growth, and it becomes easy to conduct during the formation of the plating layer, so that a plating layer having a smooth and sufficient thickness can be easily formed. It becomes possible. In addition, the solder wet-up is good during mounting, and solder non-wetting can be suppressed, so that mountability is improved. And since a plating layer is smooth and has sufficient thickness, a sealing performance improves and a moisture penetration prevention function is fully acquired. Furthermore, the surface roughness of the conductive resin layer can be suppressed within a predetermined range by the step of performing the oxygen plasma treatment. As a result, the interface area between the conductive resin layer and the plating layer is increased, and the bonding strength between the multilayer ceramic capacitor and the mounting substrate can be improved. Since it is as above-mentioned, by using the manufacturing method which concerns on this invention, the explosion and the non-wetting of the solder which can occur at the time of mounting resulting from the thermosetting resin being contained in the external electrode are suppressed. Can be manufactured.
3. Experimental Example Hereinafter, an experimental example performed by the inventors to confirm the effect of the present invention will be described. In the experimental example, the samples (multilayer ceramic capacitors) of Examples 1 to 11 and Comparative Examples 1 and 2 having different concentrations of metal components exposed on the surface of the conductive resin layer were produced, respectively, and solder explosion occurred during mounting. The number of samples and the number of non-wetting samples were evaluated.

(実施例1〜11並びに比較例1及び2)
上記した製造方法にしたがって実施例1〜11並びに比較例1及び2の試料(積層セラミックコンデンサ)をそれぞれ約1000個ずつ製造した。試料それぞれに共通のスペックは以下の通りである。
・一対の外部電極を含む全体の寸法(L寸法×W寸法×T寸法):1.6mm×0.8mm×0.8mm
・セラミック材料:BaTiO3
・静電容量 :0.1μF
・定格電圧 :50V
・外部電極の構造
下地電極層
導電性金属(Cu)とガラスを含む電極
厚み:中央部40μm、エッジ部5μm
導電性樹脂層
金属成分 :Ag
熱硬化性樹脂:エポキシ系
熱硬化温度 :230℃
厚み :中央部45μm、エッジ部3μm
めっき層
Niめっき層(厚みは表1参照)とSnめっき層(厚み4μm)からなる2層構造(厚みはともに設計値)
(Examples 1-11 and Comparative Examples 1 and 2)
According to the manufacturing method described above, about 1000 samples of each of Examples 1 to 11 and Comparative Examples 1 and 2 (multilayer ceramic capacitors) were manufactured. The specifications common to each sample are as follows.
-Overall dimensions including a pair of external electrodes (L dimension x W dimension x T dimension): 1.6 mm x 0.8 mm x 0.8 mm
・ Ceramic material: BaTiO 3
・ Capacitance: 0.1μF
・ Rated voltage: 50V
Structure of external electrode Underlying electrode layer Electrode containing conductive metal (Cu) and glass Thickness: center part 40 μm, edge part 5 μm
Conductive resin layer Metal component: Ag
Thermosetting resin: Epoxy system Thermosetting temperature: 230 ° C
Thickness: 45 μm at the center and 3 μm at the edge
Plating layer Ni-plating layer (see Table 1 for thickness) and Sn-plating layer (thickness 4 μm) 2 layer structure (thickness is designed value)

実施例1〜11並びに比較例1及び2それぞれの導電性樹脂層の表面に露出する金属成分濃度及びNiめっき層の実測値は、後述する表1に示した通りである。   The metal component concentrations exposed on the surfaces of the conductive resin layers of Examples 1 to 11 and Comparative Examples 1 and 2 and the measured values of the Ni plating layer are as shown in Table 1 described later.

(導電性樹脂層の表面に露出する金属成分濃度の測定方法)
導電性樹脂層の表面に露出する金属成分濃度は、X線光電子分光法を用いて測定した。具体的には、まず、導電性樹脂層の端面中央部の表面にスポット径100μmの単色化AlKα線を照射し、光電子スペクトルを取得した。次に、得られた光電子スペクトルから導電性樹脂層の含有元素の各光電子ピークのピーク表面を求めた。最後に、各元素のピーク面積に相対感度係数を乗じて感度補正を行い、(金属成分のピーク面積)/(全ピーク面積)×100[atom%]を算出し、金属成分濃度とした。
(Measuring method of metal component concentration exposed on the surface of the conductive resin layer)
The concentration of the metal component exposed on the surface of the conductive resin layer was measured using X-ray photoelectron spectroscopy. Specifically, first, the surface of the central portion of the end face of the conductive resin layer was irradiated with monochromatic AlKα rays having a spot diameter of 100 μm, and a photoelectron spectrum was obtained. Next, the peak surface of each photoelectron peak of the element contained in the conductive resin layer was determined from the obtained photoelectron spectrum. Lastly, sensitivity correction was performed by multiplying the peak area of each element by the relative sensitivity coefficient, and (metal component peak area) / (total peak area) × 100 [atom%] was calculated to obtain the metal component concentration.

(Niめっき層の厚み測定方法)
Niめっき層の厚み測定方法は次の通りである。まず、試料(積層セラミックコンデンサ)それぞれをエンストリップTL105(メルテックス製)に45秒以上60秒以下浸漬した。次に、Niめっき層の上層に配設されたSnめっき層を剥離した。さらに、Niめっき層の端面中央部について蛍光X線微小部膜厚計(SFT−9400、SIIナノテクノロジー製)を用いて測定を行った。最後に、検量線法により算出した。なお、表1に示したNiめっき層の厚み測定の結果は、積層セラミックコンデンサの一方の端面側において複数箇所測定した値の平均値である。
(Ni plating layer thickness measurement method)
The method for measuring the thickness of the Ni plating layer is as follows. First, each sample (multilayer ceramic capacitor) was immersed in Enstrip TL105 (made by Meltex) for 45 seconds or more and 60 seconds or less. Next, the Sn plating layer disposed on the upper layer of the Ni plating layer was peeled off. Furthermore, it measured using the fluorescent X-ray micro part film thickness meter (SFT-9400, product made from SII nanotechnology) about the center part of the end surface of Ni plating layer. Finally, it was calculated by a calibration curve method. In addition, the result of the thickness measurement of the Ni plating layer shown in Table 1 is an average value of values measured at a plurality of locations on one end face side of the multilayer ceramic capacitor.

(半田の爆ぜ測定方法)
半田の爆ぜを測定する方法は次の通りである。まず、鉛フリー半田を印刷した実装基板に試料(積層セラミックコンデンサ)約1000個をそれぞれマウントし、温度280℃以上にてリフロー実装した。そして、リフロー実装した基板を実体顕微鏡(50倍視野)を用いて観察し、放射状に飛散した半田ボールが確認された試料を不良としてカウントした。
(Measurement method of solder explosion)
The method for measuring the solder explosion is as follows. First, about 1000 samples (multilayer ceramic capacitors) were each mounted on a mounting board printed with lead-free solder, and reflow mounted at a temperature of 280 ° C. or higher. And the board | substrate which carried out the reflow mounting was observed using the stereomicroscope (50 times visual field), and the sample in which the solder ball which scattered radially was confirmed was counted as a defect.

(実験結果)
実験例の結果を表1に示す。
(Experimental result)
The results of the experimental example are shown in Table 1.

表1に示すように、実施例1〜11(金属成分濃度7%以上)の実装時に発生した半田の爆ぜ発生の試料個数及び半田の不濡れ発生の試料個数は、比較例1及び2(金属成分濃度7%未満)のそれらに比べていずれも少なかった。特に、実施例1〜11の半田の不濡れ発生の試料個数は、いずれも0個であった。この実験結果から、導電性樹脂層の表面に露出する金属成分濃度を7%以上とすることにより、外部電極に熱硬化性樹脂が含まれることを起因として実装時に生じ得る半田の爆ぜ及び不濡れが抑制できることを確認することができた。   As shown in Table 1, the number of samples in which solder explosion occurred and the number of samples in which solder non-wetting had occurred during the mounting of Examples 1 to 11 (metal component concentration of 7% or more) were Comparative Examples 1 and 2 (metal In comparison with those having a component concentration of less than 7%, both were less. In particular, the number of non-wetting samples of the solders of Examples 1 to 11 was zero. From this experimental result, by setting the concentration of the metal component exposed on the surface of the conductive resin layer to 7% or more, solder explosion and non-wetting that may occur during mounting due to the inclusion of the thermosetting resin in the external electrode Was able to be confirmed.

なお、上記した実施の形態及び実験例では、第1の外部電極50aが第1の下地電極層52aを含み、且つ第2の外部電極50bが第2の下地電極層52bを含む場合について説明したが、これに限定されない。すなわち、第1の外部電極50aが第1の下地電極層52aを含まなくてもよく、且つ第2の外部電極50bが第2の下地電極層52bを含まなくてもよい。この場合、第1の導電性樹脂層54a及び第2の導電性樹脂層54bそれぞれは、積層体20の表面に直接配設されてもよい。すなわち、第1の導電性樹脂層54aは、積層体20の第1の端面26aを覆うようにその表面に配設され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように配設されてもよい。なお、第1の導電性樹脂層54aは、積層体20の第1の端面26aにのみ配設されてもよい。一方、第2の導電性樹脂層54bは、積層体20の第2の端面26bを覆うようにその表面に配設され、そこから延長されて、第1の主面22a、第2の主面22b、第1の側面24a及び第2の側面24bそれぞれの一部まで至るように配設されてもよい。なお、第2の導電性樹脂54bは、積層体20の第2の端面26bにのみ配設されてもよい。   In the above-described embodiments and experimental examples, the case where the first external electrode 50a includes the first base electrode layer 52a and the second external electrode 50b includes the second base electrode layer 52b has been described. However, it is not limited to this. That is, the first external electrode 50a may not include the first base electrode layer 52a, and the second external electrode 50b may not include the second base electrode layer 52b. In this case, each of the first conductive resin layer 54 a and the second conductive resin layer 54 b may be directly disposed on the surface of the stacked body 20. That is, the first conductive resin layer 54a is disposed on the surface so as to cover the first end surface 26a of the laminate 20, and is extended from there to the first main surface 22a and the second main surface. 22b, the first side surface 24a, and the second side surface 24b may be disposed so as to reach a part thereof. Note that the first conductive resin layer 54 a may be disposed only on the first end surface 26 a of the stacked body 20. On the other hand, the second conductive resin layer 54b is disposed on the surface so as to cover the second end surface 26b of the stacked body 20, and is extended from there to the first main surface 22a and the second main surface. 22b, the first side surface 24a, and the second side surface 24b may be disposed so as to reach a part thereof. Note that the second conductive resin 54 b may be disposed only on the second end surface 26 b of the stacked body 20.

なお、上記した実施の形態及び実験例では、この発明に係る積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、これに限定されない。すなわち、この発明に係る積層セラミック電子部品は、圧電部品であってもよいし、サーミスタであってもよいし、又はインダクタであってもよい。積層セラミック電子部品が圧電部品である場合、セラミック材料として圧電セラミックを用いることができる。圧電セラミックの具体例としては、例えば、PZT(チタン酸ジルコン酸鉛)系セラミック等が挙げられる。また、積層セラミック電子部品がサーミスタである場合、セラミック材料として半導体セラミックを用いることができる。半導体セラミックの具体例としては、例えば、スピネル系セラミック等が挙げられる。さらに、積層セラミック電子部品がインダクタである場合、セラミック材料として磁性体セラミックを用いることができる。磁性体セラミックの具体例としては、例えば、フェライトセラミック等が挙げられる。   In the above-described embodiments and experimental examples, the multilayer ceramic capacitor has been described as an example of the multilayer ceramic electronic component according to the present invention, but the present invention is not limited to this. That is, the multilayer ceramic electronic component according to the present invention may be a piezoelectric component, a thermistor, or an inductor. When the multilayer ceramic electronic component is a piezoelectric component, a piezoelectric ceramic can be used as the ceramic material. Specific examples of the piezoelectric ceramic include, for example, PZT (lead zirconate titanate) ceramic. When the multilayer ceramic electronic component is a thermistor, a semiconductor ceramic can be used as the ceramic material. Specific examples of semiconductor ceramics include spinel ceramics. Furthermore, when the multilayer ceramic electronic component is an inductor, a magnetic ceramic can be used as the ceramic material. Specific examples of the magnetic ceramic include a ferrite ceramic.

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。   In addition, this invention is not limited to the said embodiment, A various deformation | transformation is carried out within the range of the summary.

10 積層セラミックコンデンサ
20 積層体
22a 第1の主面
22b 第2の主面
24a 第1の側面
24b 第2の側面
26a 第1の端面
26b 第2の端面
30 セラミック層
40a 第1の内部電極層
40b 第2の内部電極層
50a 第1の外部電極
50b 第2の外部電極
52a 第1の下地電極層
52b 第2の下地電極層
54a 第1の導電性樹脂層
54b 第2の導電性樹脂層
56 金属成分
60a 第1のめっき層
60b 第2のめっき層
62 Niめっき層
64 Snめっき層
DESCRIPTION OF SYMBOLS 10 Multilayer ceramic capacitor 20 Laminated body 22a 1st main surface 22b 2nd main surface 24a 1st side surface 24b 2nd side surface 26a 1st end surface 26b 2nd end surface 30 Ceramic layer 40a 1st internal electrode layer 40b Second internal electrode layer 50a First external electrode 50b Second external electrode 52a First base electrode layer 52b Second base electrode layer 54a First conductive resin layer 54b Second conductive resin layer 56 Metal Component 60a First plating layer 60b Second plating layer 62 Ni plating layer 64 Sn plating layer

Claims (3)

複数のセラミック層と、複数の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する一対の主面と、前記積層方向に直交する幅方向において相対する一対の側面と、前記積層方向及び前記幅方向に直交する長さ方向において相対する一対の端面とを含む積層体と、
前記積層体の表面に形成されることにより前記複数の内部電極層に電気的に接続される一対の外部電極とを備える積層セラミック電子部品であって、
前記一対の外部電極それぞれは、熱硬化性樹脂及び金属成分を含む導電性樹脂層と、前記導電性樹脂層の表面に配設されるめっき層とを含み、
前記導電性樹脂層の表面に露出する前記金属成分濃度が7%以上であることを特徴とする、積層セラミック電子部品。
A plurality of ceramic layers and a plurality of internal electrode layers are alternately stacked to form a rectangular parallelepiped shape, a pair of main surfaces facing each other in the stacking direction and a pair of facing each other in the width direction orthogonal to the stacking direction A laminate including a side surface and a pair of end faces facing each other in a length direction orthogonal to the lamination direction and the width direction;
A multilayer ceramic electronic component comprising a pair of external electrodes electrically connected to the plurality of internal electrode layers by being formed on a surface of the multilayer body,
Each of the pair of external electrodes includes a conductive resin layer containing a thermosetting resin and a metal component, and a plating layer disposed on the surface of the conductive resin layer,
The multilayer ceramic electronic component, wherein the concentration of the metal component exposed on the surface of the conductive resin layer is 7% or more.
前記一対の外部電極それぞれは、前記積層体と前記導電性樹脂層との間に配設され、金属及びガラスを含む下地電極層をさらに有する、請求項1に記載の積層セラミック電子部品。   2. The multilayer ceramic electronic component according to claim 1, wherein each of the pair of external electrodes further includes a base electrode layer that is disposed between the multilayer body and the conductive resin layer and includes a metal and glass. 複数のセラミック層と、複数の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する一対の主面と、前記積層方向に直交する幅方向において相対する一対の側面と、前記積層方向及び前記幅方向に直交する長さ方向において相対する一対の端面とを含む積層体と、前記積層体の表面に形成されることにより前記複数の内部電極層に電気的に接続される一対の外部電極とを備える積層セラミック電子部品の製造方法であって、
前記複数のセラミック層と前記複数の内部電極層とが交互に積層されてなる積層体を準備する工程と、
前記熱硬化性樹脂及び前記金属成分を含むペーストを前記積層体の表面に塗布して硬化させることにより、導電性樹脂層を形成する工程と、
前記導電性樹脂層に対して酸素プラズマ処理を行う工程とを備え、
前記酸素プラズマ処理を行う工程において、前記導電性樹脂層の表面の樹脂を取り除き、前記導電性樹脂層の表面に前記金属成分を露出させることを特徴とする、積層セラミック電子部品の製造方法。
A plurality of ceramic layers and a plurality of internal electrode layers are alternately stacked to form a rectangular parallelepiped shape, a pair of main surfaces facing each other in the stacking direction and a pair of facing each other in the width direction orthogonal to the stacking direction A laminate including a side surface and a pair of end surfaces facing each other in the length direction orthogonal to the stacking direction and the width direction, and electrically formed on the plurality of internal electrode layers by being formed on a surface of the stack. A method for producing a multilayer ceramic electronic component comprising a pair of external electrodes to be connected,
Preparing a laminate in which the plurality of ceramic layers and the plurality of internal electrode layers are alternately laminated;
Forming a conductive resin layer by applying and curing a paste containing the thermosetting resin and the metal component on the surface of the laminate; and
And a step of performing oxygen plasma treatment on the conductive resin layer,
In the step of performing the oxygen plasma treatment, a resin on the surface of the conductive resin layer is removed, and the metal component is exposed on the surface of the conductive resin layer.
JP2016081198A 2016-04-14 2016-04-14 Multilayer ceramic electronic component and method for manufacturing the same Pending JP2017191880A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016081198A JP2017191880A (en) 2016-04-14 2016-04-14 Multilayer ceramic electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016081198A JP2017191880A (en) 2016-04-14 2016-04-14 Multilayer ceramic electronic component and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2017191880A true JP2017191880A (en) 2017-10-19

Family

ID=60084961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016081198A Pending JP2017191880A (en) 2016-04-14 2016-04-14 Multilayer ceramic electronic component and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2017191880A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197767A (en) * 2018-05-08 2019-11-14 Tdk株式会社 Electronic component
JP2019220602A (en) * 2018-06-21 2019-12-26 株式会社村田製作所 Electronic component and method of manufacturing electronic component
JP2020072246A (en) * 2018-10-29 2020-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. Capacitor component
JP2020088370A (en) * 2018-11-29 2020-06-04 サムソン エレクトロ−メカニックス カンパニーリミテッド. Capacitor component
CN113053656A (en) * 2019-12-27 2021-06-29 株式会社村田制作所 Multilayer ceramic capacitor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197767A (en) * 2018-05-08 2019-11-14 Tdk株式会社 Electronic component
JP7139677B2 (en) 2018-05-08 2022-09-21 Tdk株式会社 electronic components
JP2019220602A (en) * 2018-06-21 2019-12-26 株式会社村田製作所 Electronic component and method of manufacturing electronic component
JP2020072246A (en) * 2018-10-29 2020-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. Capacitor component
JP7188843B2 (en) 2018-10-29 2022-12-13 サムソン エレクトロ-メカニックス カンパニーリミテッド. capacitor parts
JP2020088370A (en) * 2018-11-29 2020-06-04 サムソン エレクトロ−メカニックス カンパニーリミテッド. Capacitor component
CN111243863A (en) * 2018-11-29 2020-06-05 三星电机株式会社 Capacitor assembly
CN111243863B (en) * 2018-11-29 2023-07-28 三星电机株式会社 Capacitor assembly
JP7401186B2 (en) 2018-11-29 2023-12-19 サムソン エレクトロ-メカニックス カンパニーリミテッド. capacitor parts
CN113053656A (en) * 2019-12-27 2021-06-29 株式会社村田制作所 Multilayer ceramic capacitor
CN113053656B (en) * 2019-12-27 2023-03-21 株式会社村田制作所 Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
JP6351159B2 (en) Multilayer ceramic electronic component, its mounting substrate, and manufacturing method
JP6623574B2 (en) Multilayer ceramic capacitors
KR101444536B1 (en) Multi-Layered Ceramic Electronic Component And Manufacturing Method Thereof
JP5777179B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
JP2018088537A (en) Multilayer ceramic electronic component
JP4844487B2 (en) Multilayer capacitor, circuit board, circuit module, and multilayer capacitor manufacturing method
KR20180066851A (en) Multilayer ceramic capacitor
JP2017034010A (en) Multilayer ceramic capacitor and manufacturing method therefor
JP2017191837A (en) Multilayer ceramic capacitor
JP2018088451A (en) Multilayer ceramic capacitor
JP5825322B2 (en) Multilayer ceramic capacitor, method for manufacturing the same, and mounting substrate for multilayer ceramic capacitor
JP2018073900A (en) Multilayer ceramic capacitor
JP2017191880A (en) Multilayer ceramic electronic component and method for manufacturing the same
JP6058591B2 (en) Multilayer ceramic electronic component and multilayer ceramic electronic component mounting substrate
US8988855B2 (en) Method of manufacturing ceramic electronic component including heating an electrode layer to form a conductive layer including an alloy particle
JP2012212860A (en) Multilayer ceramic capacitor
JP6939762B2 (en) Multilayer ceramic electronic components and their mounting structure
KR101197787B1 (en) A Multi-Layered Ceramic Capacitor and a manufacturing method thereof
JP5521695B2 (en) Electronic components
JP2018049885A (en) Multilayer ceramic electronic component
KR20120106598A (en) Electronic component
JP2017108057A (en) Multilayer ceramic capacitor
JP2018049882A (en) Multilayer ceramic electronic component
JP2006210590A (en) Laminated ceramic capacitor and its manufacturing method
JP2017191869A (en) Mounting structure of multilayer ceramic capacitor