JP2018093326A - 撮像素子および撮像装置 - Google Patents
撮像素子および撮像装置 Download PDFInfo
- Publication number
- JP2018093326A JP2018093326A JP2016233875A JP2016233875A JP2018093326A JP 2018093326 A JP2018093326 A JP 2018093326A JP 2016233875 A JP2016233875 A JP 2016233875A JP 2016233875 A JP2016233875 A JP 2016233875A JP 2018093326 A JP2018093326 A JP 2018093326A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- test
- reset
- transfer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 147
- 238000012546 transfer Methods 0.000 claims abstract description 317
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 171
- 238000001514 detection method Methods 0.000 claims abstract description 114
- 238000012360 testing method Methods 0.000 claims description 649
- 238000000034 method Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 description 100
- 238000005516 engineering process Methods 0.000 description 68
- 238000010586 diagram Methods 0.000 description 31
- 230000000875 corresponding effect Effects 0.000 description 27
- 230000001276 controlling effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 13
- 238000003745 diagnosis Methods 0.000 description 11
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 9
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 9
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 9
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 238000007493 shaping process Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000005096 rolling process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 2
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000003412 degenerative effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【解決手段】転送制御信号線は、照射された光に応じて生成された電荷の電荷保持部への転送を制御する転送制御信号を伝達する。リセット制御信号線電荷保持部のリセットを制御するリセット制御信号を伝達する。試験信号生成部は、転送制御信号線およびリセット制御信号線の故障を検出するための試験電圧と伝達された転送制御信号とに基づいて転送試験信号を生成し、試験電圧と伝達されたリセット制御信号とに基づいてリセット試験信号を生成する。試験電圧生成部は、転送試験信号およびリセット制御信号が生成される際に転送試験電圧およびリセット試験電圧を試験電圧としてそれぞれ供給する。故障検出部は、生成された転送試験信号およびリセット試験信号に基づいて転送制御信号線およびリセット制御信号線の故障を検出する。
【選択図】図26
Description
1.第1の実施の形態(撮像素子が複数の半導体チップにより構成される場合の例)
2.第2の実施の形態(撮像素子が1つの半導体チップにより構成される場合の例)
3.第3の実施の形態(画素アレイ部が複数の画素ユニットにより構成される場合の例)
4.第4の実施の形態(試験信号のアナログデジタル変換を省略する場合の例)
5.第5の実施の形態(故障した行の画像信号を補正する場合の例)
6.第6の実施の形態(行毎に異なる試験電圧を生成する場合の例)
7.第7の実施の形態(画素において信号線の故障を検出する場合の例)
[撮像装置の構成]
図1は、本技術の第1の実施の形態における撮像装置1の構成例を示す図である。この撮像装置1は、画素アレイ部10と、駆動部20とを備える。また、駆動部20は、垂直走査部#1(210)および垂直走査部#2(220)と、アナログデジタル(AD)変換ユニット230と、試験電圧生成部240と、参照信号生成部250と、制御部260と、信号処理部270と、故障検出部280とを備える。
図2は、本技術の第1の実施の形態における画素110の構成例を示す図である。同図は、画素アレイ部10の第1行に配置された画素110を例として表した図である。この画素110は、光電変換部111と、電荷保持部112と、電荷転送部113と、リセット部114と、信号生成部115と、信号出力部116とを備える。なお、電荷転送部113、リセット部114、信号生成部115および信号出力部116には、NチャンネルMOSトランジスタを使用することができる。このMOSトランジスタのソースおよびゲート間に閾値電圧以上の電圧を印加することにより、電荷転送部113、リセット部114および信号出力部116を導通させることができる。この閾値以上の電圧の信号をオン信号と称する。
図3は、本技術の第1の実施の形態における試験信号生成部120の構成例を示す図である。この試験信号生成部120の構成は、図2において説明した画素110における光電変換部111を省略したものと同様の構成である。また、この試験信号生成部120には、信号線22が配線され、試験電圧が供給される。同図の電荷転送部113およびリセット部114のドレインは、信号線22に共通に接続される。
図4は、本技術の実施の形態における垂直走査部210の構成例を示す図である。この垂直走査部210は、アドレスデコーダ211と、画素駆動部212とを備える。
図5は、本技術の第1の実施の形態におけるアナログデジタル変換ユニット230の構成例を示す図である。このアナログデジタル変換ユニット230は、定電流電源232と、アナログデジタル(AD)変換部231とを備える。これら定電流電源232およびアナログデジタル変換部231は、信号線11毎に配置される。
図6は、本技術の実施の形態におけるアナログデジタル変換部231の構成例を示す図である。このアナログデジタル変換部231は、キャパシタ301および302と、比較部303と、カウント部304とを備える。
図7は、本技術の第1の実施の形態における故障検出部280の構成例を示す図である。この故障検出部280は、試験電圧保持部281と、比較部#1(282)および#2(283)と、故障情報生成部284とを備える。
図8は、本技術の実施の形態における画素アレイ部10および駆動部20の構成例を示す図である。同図は、画素アレイ部10および駆動部20における信号線21および信号線11の結線状態を表したものである。画素選択制御信号線SELを例に挙げて信号線21の結線状態を説明する。
図9は、本技術の実施の形態における接続部160の構成例を示す図である。同図は、撮像装置1の断面構成を示す模式図であり、画素アレイ部10および駆動部20の接合部分における信号線21の構成を表したものである。
図11は、本技術の実施の形態における画像信号および試験信号の生成の一例を示す図である。同図においてSEL1、RST1およびTR1は、画素アレイ部10の第1行に配置された画素選択制御信号線SEL、リセット制御信号線RSTおよび転送制御信号線TRの制御信号を表す。これらは2値化された波形のうち値「1」の部分がオン信号の入力を表す。また、SEL2、RST2およびTR2は、画素アレイ部10の第2行に配置された上記信号線の制御信号を表す。また、Vtestは、試験電圧生成部240から供給される試験電圧を表す。この試験電圧の波形のうち、高い電圧の部分はリセット試験電圧の供給を表し、低い電圧の部分は転送試験電圧の供給を表す。電荷保持部(画素)および画像信号は、第1行に配置された画素110の電荷保持部112の電圧および画像信号を表す。電荷保持部(試験信号生成部)および試験信号は、第1行に配置された試験信号生成部120の電荷保持部112の電圧および試験信号を表す。また、同図においては、電源線Vddにより画素110に供給される電圧(以下、Vddと称する)と等しい値のリセット試験電圧が試験信号生成部120に供給される場合を想定する。
図12は、本技術の実施の形態における転送制御信号線が故障した際の試験信号の一例を示す図である。同図におけるaは、転送制御信号線TR1の故障により、転送制御信号が値「1」に固定された場合、すなわち、転送制御信号線TR1の「1」縮退故障時の波形を表したものである。これは、転送制御信号線TR1と電源線Vddとの間で短絡を生じた場合等が該当する。また、同図におけるbは、転送制御信号線TR1の故障により、転送制御信号が値「0」に固定された場合、すなわち、転送制御信号線TR1の「0」縮退故障時の波形を表したものである。これは、転送制御信号線TR1に断線を生じた場合等が該当する。同図において、点線により表した波形は、故障を生じていない場合の波形を表したものである。この波形は、図11において説明した波形に該当する。
図13は、本技術の実施の形態におけるリセット制御信号線が故障した際の試験信号の一例を示す図である。同図におけるaはリセット制御信号線RSTの「1」縮退故障時の波形を表したものであり、同図におけるbはリセット制御信号線RSTの「0」縮退故障時の波形を表したものである。
図14は、本技術の実施の形態における画素選択制御信号線が故障した際の試験信号の一例を示す図である。同図は、画素選択制御信号線SEL1は故障しておらず、画素選択制御信号線SEL2において「1」縮退故障を生じた時の波形を表したものである。また、電荷保持部#1および#2は、それぞれ第1行および第2行に配置された試験信号生成部120の電荷保持部112の電圧を表したものである。画素選択制御信号線SEL2から常時オン信号が入力されるため、T3乃至T15において、第2行に配置された試験信号生成部120の電荷保持部112の電圧に応じた信号が信号線11に対して出力される。これにより、T8乃至T11において、第1行に配置された試験信号生成部120の信号出力部116は、オフ状態となり、転送試験信号は、リセット試験電圧と略同じ電圧の信号となる。すなわち、転送試験信号が転送試験電圧とは異なる電圧となる。この場合、比較部#1(282)および#2(283)により転送試験信号および転送試験電圧の比較が行われる。
上述の第1の実施の形態では、垂直走査部#1(210)および#2(220)の2つの垂直走査部から画素アレイ部10に制御信号を供給していた。これに対し、1つの垂直走査部により制御信号の供給を行ってもよい。本技術の第2の実施の形態では、垂直走査部を1つに削減する点において上述の第1の実施の形態と異なる。
図16は、本技術の第2の実施の形態における撮像装置1の構成例を示す図である。同図の撮像装置1は、以下の点で図1において説明した撮像装置1と異なる。同図の撮像装置1は、垂直走査部#2(220)を備える必要はない。また、同図の撮像装置1は、画素アレイ部10、垂直走査部210、アナログデジタル変換ユニット230、試験電圧生成部240、参照信号生成部250、制御部260、信号処理部270および故障検出部280が同一の半導体チップに形成される。
上述の第1の実施の形態では、画素アレイ部10の行毎に画像信号の生成を順次行い、画像信号のアナログデジタル変換を行毎に行っていた。これに対し、画素アレイ部10の画素110を複数の領域に分割し、分割した領域毎に画像信号の生成およびアナログデジタル変換を行ってもよい。本技術の第3の実施の形態では、領域毎に画像信号の生成等を行う点において上述の第1の実施の形態と異なる。
図17は、本技術の第3の実施の形態における撮像装置1の構成例を示す図である。同図の撮像装置1は、複数のアナログデジタル変換ユニット230を備える点で、図1において説明した撮像装置1と異なる。
図18は、本技術の第3の実施の形態における画素ユニット410の構成例を示す図である。この画素ユニット410は、画素110が行列形状に配置されて構成される。同図は、10×10個の画素110が配置される場合を想定したものである。画素選択制御信号線SELおよびリセット制御信号線RSTは、行毎に配置され、1行に配置された画素110に対して共通に配線される。同図においては、これら画素選択制御信号線SELおよびリセット制御信号線RSTに画素ユニット410の行番号および画素110の行番号を付して識別する。例えば、画素選択制御信号線SEL1_2は、第1行の画素ユニット410の第2行の画素110に配線される画素選択制御信号線SELを表す。
図19は、本技術の第3の実施の形態における故障検出ユニット420の構成例を示す図である。この故障検出ユニット420は、試験信号生成部120が、行列形状に配置されて構成される。また、故障検出ユニット420には、図18において説明した画素選択制御信号線SEL、リセット制御信号線RSTおよび転送制御信号線TRが同様に配置され、各試験信号生成部120に配線される。また、各試験信号生成部120には、信号線22が共通に配線され、試験電圧が供給される。
図20は、本技術の第3の実施の形態におけるアナログデジタル変換ユニット230の構成例を示す図である。同図のアナログデジタル変換ユニット230は、選択部233をさらに備え、1つのアナログデジタル変換部231を備える点で図5において説明したアナログデジタル変換ユニット230と異なる。
上述の第1の実施の形態では、試験信号生成部120等から出力された試験信号のアナログデジタル変換を行っていた。これに対し、試験信号生成部120等から出力された試験信号を直接使用して故障検出を行ってもよい。本技術の第4の実施の形態では、試験信号のアナログデジタル変換を省略する点において上述の第1の実施の形態と異なる。
図21は、本技術の第4の実施の形態における撮像装置1の構成例を示す図である。同図の撮像装置1は、試験信号生成部120および130から出力された試験信号に対応するアナログデジタル変換部231を備える必要はない、各試験信号生成部120により生成された試験信号は、故障検出部280にそれぞれ伝達される点で、図1において説明した撮像装置1と異なる。
図22は、本技術の第4の実施の形態における故障検出部280の構成例を示す図である。同図の故障検出部280は、試験電圧保持部281ならびに比較部#1(282)および#2(283)の代わりに信号整形部285およびエンコーダ286を備える点で、図7において説明した故障検出部280と異なる。また、同図の故障検出部280は、故障情報生成部284の代わりに故障情報生成部287を備える。
上述の第1の実施の形態では、制御信号線の故障を検出し、故障情報を出力していた。これに対し、故障を生じた行における画像信号の補正を行ってもよい。本技術の第4の実施の形態では、故障情報に基づく画像信号の補正を行う点において上述の第1の実施の形態と異なる。
図23は、本技術の第5の実施の形態における撮像装置1の構成例を示す図である。同図の撮像装置1は、補正部290をさらに備える点で、図1において説明した撮像装置1と異なる。
上述の第1の実施の形態では、試験信号生成部120等に対して同一の試験電圧を印加していた。これに対し、行毎に異なる試験電圧を印加してもよい。本技術の第6の実施の形態では、行毎に異なる試験電圧を印加することにより、行毎に異なる電圧の試験信号を生成する点において上述の第1の実施の形態と異なる。
図24は、本技術の第6の実施の形態における画素アレイ部10の構成例を示す図である。同図の画素アレイ部10は、複数の抵抗140をさらに備える点で、図1において説明した画素アレイ部10と異なる。
図25は、本技術の第6の実施の形態における故障検出部280の構成例を示す図である。同図の故障検出部280は、試験信号変換部288をさらに備える点で、図7において説明した故障検出部280と異なる。また、同図の故障検出部280は、故障情報生成部284の代わりに故障情報生成部289を備える。
上述の第1の実施の形態では、試験信号生成部120等により、試験信号を生成していた。これに対し、試験信号および画像信号を生成する画素110を配置し、当該画素において制御信号線の故障を検出してもよい。本技術の第7の実施の形態では、試験信号生成部120等を省略する点において上述の第1の実施の形態と異なる。
図26は、本技術の第7の実施の形態における画素110の構成例を示す図である。同図の画素110は、診断部117をさらに備える点で、図2において説明した画素110と異なる。また、同図の画素110には、信号線22が配線され試験電圧が供給される。また、信号線21には、診断部117に制御信号を伝達する診断制御信号線EN(Enable)がさらに配置される。その診断部117には、NチャンネルMOSトランジスタを使用することができる。なお、同図においては、試験電圧生成部240および故障検出部280をさらに記載し、画素110との関係を表している。
<移動体への応用例>
(1)転送された電荷を保持する電荷保持部と、
照射された光に応じて生成された電荷の前記電荷保持部への転送を制御する転送制御信号を伝達する転送制御信号線と、
前記電荷保持部のリセットを制御するリセット制御信号を伝達するリセット制御信号線と、
前記転送制御信号線および前記リセット制御信号線の故障を検出するための試験電圧と前記伝達された転送制御信号とに基づいて転送試験信号を生成し、前記試験電圧と前記伝達されたリセット制御信号とに基づいてリセット試験信号を生成する試験信号生成部と、
前記転送試験信号が生成される際に転送試験電圧を前記試験電圧として前記試験信号生成部に供給し、前記リセット試験信号が生成される際にリセット試験電圧を前記試験電圧として前記試験信号生成部に供給する試験電圧生成部と、
前記生成された転送試験信号および前記生成されたリセット試験信号に基づいて前記転送制御信号線および前記リセット制御信号線の故障を検出する故障検出部と
を具備する撮像素子。
(2)前記試験電圧生成部は、前記転送試験信号が生成される際に前記試験信号生成部に供給する試験電圧を前記転送試験電圧から当該転送試験電圧とは異なる電圧に変化させる前記(1)に記載の撮像素子。
(3)前記故障検出部は、前記転送試験信号が前記転送試験電圧とは異なる場合に前記転送制御信号線の故障を検出する前記(1)または(2)に記載の撮像素子。
(4)前記故障検出部は、前記リセット試験信号が前記リセット試験電圧とは異なる場合に前記転送制御信号線の故障を検出する前記(1)または(2)に記載の撮像素子。
(5)前記故障検出部は、前記リセット試験信号が前記リセット試験電圧とは異なる場合に前記リセット制御信号線の故障を検出する前記(1)または(2)に記載の撮像素子。
(6)前記試験電圧生成部は、前記リセットの際に前記電荷保持部に印加される電圧であるリセット電圧を前記転送試験電圧として供給する前記(1)から(5)の何れかに記載の撮像素子。
(7)前記試験電圧生成部は、前記電荷保持部に保持された電荷に応じた画像信号のダイナミックレンジの範囲の電圧を前記リセット試験電圧として供給する前記(1)から(5)の何れかに記載の撮像素子。
(8)前記電荷保持部は画素に配置されて当該画素において前記電荷保持部に保持された電荷に応じた画像信号が生成される前記(1)に記載の撮像素子。
(9)前記試験信号生成部は、前記試験電圧を保持するキャパシタと、前記キャパシタに保持された試験電圧に応じた故障信号を生成する信号生成部と、前記転送制御信号に基づいて前記試験電圧を前記キャパシタに印加して前記信号生成部に前記転送試験信号を生成させる転送試験信号生成部と、前記リセット制御信号に基づいて前記試験電圧を前記キャパシタに印加して前記信号生成部に前記リセット試験信号を生成させるリセット制御信号生成部とを備える前記(8)に記載の撮像素子。
(10)前記生成された画像信号の前記画素からの出力を制御する画素選択制御信号を前記画素に伝達する画素選択制御信号線をさらに具備し、
前記試験信号生成部は、前記伝達された画素選択制御信号に基づいて前記転送試験信号および前記リセット試験信号を出力し、
前記故障検出部は、前記出力された転送試験信号および前記出力されたリセット試験信号に基づいて前記画素選択制御信号線の故障をさらに検出する前記(8)または(9)に記載の撮像素子。
(11)前記故障検出部は、前記転送試験信号が前記転送試験電圧とは異なる場合に前記画素選択制御信号線の故障を検出する前記(10)に記載の撮像素子。
(12)前記故障検出部は、前記リセット試験信号が前記リセット試験電圧とは異なる場合に前記画素選択制御信号線の故障を検出する前記(10)に記載の撮像素子。
(13)前記転送制御信号および前記リセット制御信号を生成して前記転送制御信号線および前記リセット制御信号線を介してそれぞれ伝達させる制御信号生成部をさらに具備する前記(8)から(12)の何れかに記載の撮像素子。
(14)前記転送制御信号線は、前記制御信号生成部、前記画素および前記試験信号生成部の順に共通に接続される信号線により構成され、
前記リセット制御信号線は、前記制御信号生成部、前記画素および前記試験信号生成部の順に共通に接続される信号線により構成される
前記(13)に記載の撮像素子。
(15)前記転送制御信号および前記リセット制御信号を生成する第2の制御信号生成部と、
前記転送試験信号および前記リセット試験信号を生成する第2の試験信号生成部と
をさらに具備し、
前記転送制御信号線は、前記制御信号生成部、前記試験信号生成部、前記画素、前記第2の試験信号生成部および前記第2の制御信号生成部の順に共通に接続される信号線により構成され、
前記リセット制御信号線は、前記制御信号生成部、前記試験信号生成部、前記画素、前記第2の試験信号生成部および前記第2の制御信号生成部の順に共通に接続される信号線により構成される
前記(13)に記載の撮像素子。
(16)前記画素が行列形状に配置され、
前記試験信号生成部が前記行毎に配置され、
前記転送制御信号線は、前記行毎に配置されて前記画素および前記試験信号生成部に前記転送制御信号を伝達し、
前記リセット制御信号線は、前記行毎に配置されて前記画素および前記試験信号生成部に前記リセット制御信号を伝達し、
前記故障検出部は、前記複数の試験信号生成部から出力された転送試験信号および前記複数の試験信号生成部から出力されたリセット試験信号に基づく前記複数の転送制御信号線および前記複数のリセット制御信号線の故障を検出する
前記(9)から(15)の何れかに記載の撮像素子。
(17)前記故障検出部の検出結果に基づいて、前記転送制御信号線および前記リセット制御信号線のうちの少なくとも1つが故障した前記行の情報である故障情報を生成する故障情報生成部をさらに具備する前記(16)に記載の撮像素子。
(18)前記生成された故障情報に基づいて前記出力された画像信号を補正する補正部をさらに具備する前記(17)に記載の撮像素子。
(19)前記制御信号生成部と前記画素および前記試験信号生成部とは異なる半導体チップに形成され、
前記転送制御信号線は、接続部を介して前記異なる半導体チップ間における前記転送制御信号を伝達し、
前記リセット制御信号線は、接続部を介して前記異なる半導体チップ間における前記リセット制御信号を伝達する
前記(8)から(18)の何れかに記載の撮像素子。
(20)転送された電荷を保持する電荷保持部と、
照射された光に応じて生成された電荷の前記電荷保持部への転送を制御する転送制御信号を伝達する転送制御信号線と、
前記電荷保持部に保持された電荷のリセットを制御するリセット制御信号を前記画素に伝達するリセット制御信号線と、
前記転送制御信号線および前記リセット制御信号線の故障を検出するための試験電圧と前記伝達された転送制御信号とに基づいて転送試験信号を生成し、前記試験電圧と前記伝達されたリセット制御信号とに基づいてリセット試験信号を生成する試験信号生成部と、
前記転送試験信号が生成される際に転送試験電圧を前記試験電圧として前記試験信号生成部に供給し、前記リセット試験信号が生成される際にリセット試験電圧を前記試験電圧として前記試験信号生成部に供給する試験電圧生成部と、
前記生成された転送試験信号および前記生成されたリセット試験信号に基づいて前記転送制御信号線および前記リセット制御信号線の故障を検出する故障検出部と、
前記電荷保持部に保持された電荷に応じて生成された画像信号を処理する処理回路と
を具備する撮像装置。
10 画素アレイ部
11 信号線
20 駆動部
21 信号線
110 画素
111 光電変換部
112 電荷保持部
113 電荷転送部
114 リセット部
115 信号生成部
116 信号出力部
117 診断部
120、130 試験信号生成部
140 抵抗
160 接続部
210、220 垂直走査部
211 アドレスデコーダ
212 画素駆動部
230 アナログデジタル変換ユニット
231 アナログデジタル変換部
232 定電流電源
233 選択部
240 試験電圧生成部
250 参照信号生成部
260 制御部
270 信号処理部
280 故障検出部
281 試験電圧保持部
284 故障情報生成部
285 信号整形部
286 エンコーダ
287、289 故障情報生成部
288 試験信号変換部
290 補正部
410 画素ユニット
420 故障検出ユニット
12031 撮像部
Claims (20)
- 転送された電荷を保持する電荷保持部と、
照射された光に応じて生成された電荷の前記電荷保持部への転送を制御する転送制御信号を伝達する転送制御信号線と、
前記電荷保持部のリセットを制御するリセット制御信号を伝達するリセット制御信号線と、
前記転送制御信号線および前記リセット制御信号線の故障を検出するための試験電圧と前記伝達された転送制御信号とに基づいて転送試験信号を生成し、前記試験電圧と前記伝達されたリセット制御信号とに基づいてリセット試験信号を生成する試験信号生成部と、
前記転送試験信号が生成される際に転送試験電圧を前記試験電圧として前記試験信号生成部に供給し、前記リセット試験信号が生成される際にリセット試験電圧を前記試験電圧として前記試験信号生成部に供給する試験電圧生成部と、
前記生成された転送試験信号および前記生成されたリセット試験信号に基づいて前記転送制御信号線および前記リセット制御信号線の故障を検出する故障検出部と
を具備する撮像素子。 - 前記試験電圧生成部は、前記転送試験信号が生成される際に前記試験信号生成部に供給する試験電圧を前記転送試験電圧から当該転送試験電圧とは異なる電圧に変化させる請求項1記載の撮像素子。
- 前記故障検出部は、前記転送試験信号が前記転送試験電圧とは異なる場合に前記転送制御信号線の故障を検出する請求項1記載の撮像素子。
- 前記故障検出部は、前記リセット試験信号が前記リセット試験電圧とは異なる場合に前記転送制御信号線の故障を検出する請求項1記載の撮像素子。
- 前記故障検出部は、前記リセット試験信号が前記リセット試験電圧とは異なる場合に前記リセット制御信号線の故障を検出する請求項1記載の撮像素子。
- 前記試験電圧生成部は、前記リセットの際に前記電荷保持部に印加される電圧であるリセット電圧を前記転送試験電圧として供給する請求項1記載の撮像素子。
- 前記試験電圧生成部は、前記電荷保持部に保持された電荷に応じた画像信号のダイナミックレンジの範囲の電圧を前記リセット試験電圧として供給する請求項1記載の撮像素子。
- 前記電荷保持部は画素に配置されて当該画素において前記電荷保持部に保持された電荷に応じた画像信号が生成される請求項1記載の撮像素子。
- 前記試験信号生成部は、前記試験電圧を保持するキャパシタと、前記キャパシタに保持された試験電圧に応じた故障信号を生成する信号生成部と、前記転送制御信号に基づいて前記試験電圧を前記キャパシタに印加して前記信号生成部に前記転送試験信号を生成させる転送試験信号生成部と、前記リセット制御信号に基づいて前記試験電圧を前記キャパシタに印加して前記信号生成部に前記リセット試験信号を生成させるリセット制御信号生成部とを備える請求項8記載の撮像素子。
- 前記生成された画像信号の前記画素からの出力を制御する画素選択制御信号を前記画素に伝達する画素選択制御信号線をさらに具備し、
前記試験信号生成部は、前記伝達された画素選択制御信号に基づいて前記転送試験信号および前記リセット試験信号を出力し、
前記故障検出部は、前記出力された転送試験信号および前記出力されたリセット試験信号に基づいて前記画素選択制御信号線の故障をさらに検出する
請求8記載の撮像素子。 - 前記故障検出部は、前記転送試験信号が前記転送試験電圧とは異なる場合に前記画素選択制御信号線の故障を検出する請求項10記載の撮像素子。
- 前記故障検出部は、前記リセット試験信号が前記リセット試験電圧とは異なる場合に前記画素選択制御信号線の故障を検出する請求項10記載の撮像素子。
- 前記転送制御信号および前記リセット制御信号を生成して前記転送制御信号線および前記リセット制御信号線を介してそれぞれ伝達させる制御信号生成部をさらに具備する請求項8記載の撮像素子。
- 前記転送制御信号線は、前記制御信号生成部、前記画素および前記試験信号生成部の順に共通に接続される信号線により構成され、
前記リセット制御信号線は、前記制御信号生成部、前記画素および前記試験信号生成部の順に共通に接続される信号線により構成される
請求項13記載の撮像素子。 - 前記転送制御信号および前記リセット制御信号を生成する第2の制御信号生成部と、
前記転送試験信号および前記リセット試験信号を生成する第2の試験信号生成部と
をさらに具備し、
前記転送制御信号線は、前記制御信号生成部、前記試験信号生成部、前記画素、前記第2の試験信号生成部および前記第2の制御信号生成部の順に共通に接続される信号線により構成され、
前記リセット制御信号線は、前記制御信号生成部、前記試験信号生成部、前記画素、前記第2の試験信号生成部および前記第2の制御信号生成部の順に共通に接続される信号線により構成される
請求項13記載の撮像素子。 - 前記画素が行列形状に配置され、
前記試験信号生成部が前記行毎に配置され、
前記転送制御信号線は、前記行毎に配置されて前記画素および前記試験信号生成部に前記転送制御信号を伝達し、
前記リセット制御信号線は、前記行毎に配置されて前記画素および前記試験信号生成部に前記リセット制御信号を伝達し、
前記故障検出部は、前記複数の試験信号生成部から出力された転送試験信号および前記複数の試験信号生成部から出力されたリセット試験信号に基づく前記複数の転送制御信号線および前記複数のリセット制御信号線の故障を検出する
請求項8記載の撮像素子。 - 前記故障検出部の検出結果に基づいて、前記転送制御信号線および前記リセット制御信号線のうちの少なくとも1つが故障した前記行の情報である故障情報を生成する故障情報生成部をさらに具備する請求項16記載の撮像素子。
- 前記生成された故障情報に基づいて前記出力された画像信号を補正する補正部をさらに具備する請求項17記載の撮像素子。
- 前記制御信号生成部と前記画素および前記試験信号生成部とは異なる半導体チップに形成され、
前記転送制御信号線は、接続部を介して前記異なる半導体チップ間における前記転送制御信号を伝達し、
前記リセット制御信号線は、接続部を介して前記異なる半導体チップ間における前記リセット制御信号を伝達する
請求項8記載の撮像素子。 - 転送された電荷を保持する電荷保持部と、
照射された光に応じて生成された電荷の前記電荷保持部への転送を制御する転送制御信号を伝達する転送制御信号線と、
前記電荷保持部に保持された電荷のリセットを制御するリセット制御信号を前記画素に伝達するリセット制御信号線と、
前記転送制御信号線および前記リセット制御信号線の故障を検出するための試験電圧と前記伝達された転送制御信号とに基づいて転送試験信号を生成し、前記試験電圧と前記伝達されたリセット制御信号とに基づいてリセット試験信号を生成する試験信号生成部と、
前記転送試験信号が生成される際に転送試験電圧を前記試験電圧として前記試験信号生成部に供給し、前記リセット試験信号が生成される際にリセット試験電圧を前記試験電圧として前記試験信号生成部に供給する試験電圧生成部と、
前記生成された転送試験信号および前記生成されたリセット試験信号に基づいて前記転送制御信号線および前記リセット制御信号線の故障を検出する故障検出部と、
前記電荷保持部に保持された電荷に応じて生成された画像信号を処理する処理回路と
を具備する撮像装置。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016233875A JP6993773B2 (ja) | 2016-12-01 | 2016-12-01 | 撮像素子および撮像装置 |
US16/332,145 US10992889B2 (en) | 2016-12-01 | 2017-10-16 | Image sensor and imaging device |
EP21158518.7A EP3852358B1 (en) | 2016-12-01 | 2017-10-16 | Imaging device |
PCT/JP2017/037371 WO2018100902A1 (en) | 2016-12-01 | 2017-10-16 | Imaging device |
CN201780057053.9A CN109716755B (zh) | 2016-12-01 | 2017-10-16 | 成像器件 |
EP17793735.6A EP3409008B1 (en) | 2016-12-01 | 2017-10-16 | Imaging device |
US17/197,992 US11303833B2 (en) | 2016-12-01 | 2021-03-10 | Image sensor and imaging device |
US17/683,018 US11558568B2 (en) | 2016-12-01 | 2022-02-28 | Image sensor and imaging device |
US18/079,327 US11722799B2 (en) | 2016-12-01 | 2022-12-12 | Image sensor and imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016233875A JP6993773B2 (ja) | 2016-12-01 | 2016-12-01 | 撮像素子および撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018093326A true JP2018093326A (ja) | 2018-06-14 |
JP6993773B2 JP6993773B2 (ja) | 2022-01-14 |
Family
ID=60202372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016233875A Active JP6993773B2 (ja) | 2016-12-01 | 2016-12-01 | 撮像素子および撮像装置 |
Country Status (5)
Country | Link |
---|---|
US (4) | US10992889B2 (ja) |
EP (2) | EP3852358B1 (ja) |
JP (1) | JP6993773B2 (ja) |
CN (1) | CN109716755B (ja) |
WO (1) | WO2018100902A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020149094A1 (ja) * | 2019-01-17 | 2020-07-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、撮像システムおよび故障検出方法 |
US11509886B2 (en) | 2019-01-10 | 2022-11-22 | Canon Kabushiki Kaisha | Photoelectric conversion device and photoelectric conversion system |
US11743448B2 (en) | 2020-03-10 | 2023-08-29 | Canon Kabushiki Kaisha | Electronic device, system, and method of controlling electronic device |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6993773B2 (ja) | 2016-12-01 | 2022-01-14 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
JP7029890B2 (ja) | 2017-03-02 | 2022-03-04 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、撮像素子の制御方法、及び、電子機器 |
JP2019092143A (ja) | 2017-11-10 | 2019-06-13 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
WO2019092994A1 (en) | 2017-11-10 | 2019-05-16 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus |
US10863122B2 (en) * | 2018-06-04 | 2020-12-08 | Apple Inc. | Clock feedthrough compensation in image sensor systems |
US10623728B2 (en) * | 2018-07-06 | 2020-04-14 | Stmicroelectronics (Grenoble 2) Sas | Image sensors for advanced driver assistance systems utilizing safety pixels to detect malfunctions |
US11356654B2 (en) | 2018-08-01 | 2022-06-07 | Stmicroelectronics Asia Pacific Pte Ltd | Image sensors for advanced driver assistance systems utilizing regulator voltage verification circuitry to detect malfunctions |
CN111683212B (zh) * | 2020-07-20 | 2021-05-04 | 成都微光集电科技有限公司 | 一种图像传感器及其测试方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008150634A1 (en) * | 2007-06-08 | 2008-12-11 | Micron Technology, Inc. | Methods and apparatuses for non-optical pixel self test |
US20120169909A1 (en) * | 2010-12-30 | 2012-07-05 | Rysinski Jeff | Image processing system with on-chip test mode for column adcs |
US20130293724A1 (en) * | 2012-05-02 | 2013-11-07 | Aptina Imaging Corporation | Imaging systems with signal chain verification circuitry |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090066793A1 (en) * | 2005-05-11 | 2009-03-12 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device, camera, automobile and monitoring device |
US8103087B2 (en) * | 2006-01-20 | 2012-01-24 | Hitachi High-Technologies Corporation | Fault inspection method |
ATE543215T1 (de) * | 2009-03-24 | 2012-02-15 | Sony Corp | Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung |
TWI457575B (zh) * | 2012-04-06 | 2014-10-21 | Ind Tech Res Inst | 具有自我測試的像素陣列模組及其自我測試方法 |
CN102843524B (zh) * | 2012-09-25 | 2015-09-23 | 中国科学院上海高等研究院 | Cmos图像传感器及其工作方法 |
US8854475B2 (en) * | 2013-02-08 | 2014-10-07 | Omnivision Technologies, Inc. | System and method for sensor failure detection |
JP6411795B2 (ja) * | 2014-02-13 | 2018-10-24 | ソニーセミコンダクタソリューションズ株式会社 | 信号処理装置および方法、撮像素子、並びに、撮像装置 |
KR102280267B1 (ko) * | 2014-11-21 | 2021-07-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
US9832407B2 (en) * | 2014-11-26 | 2017-11-28 | Semiconductor Components Industries, Llc | Global shutter image sensor pixels having improved shutter efficiency |
US10075704B2 (en) * | 2015-05-20 | 2018-09-11 | Semiconductor Components Industries, Llc | Methods and apparatus for generating test and overlay patterns in image sensors |
JP6993773B2 (ja) | 2016-12-01 | 2022-01-14 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
JP7029890B2 (ja) | 2017-03-02 | 2022-03-04 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、撮像素子の制御方法、及び、電子機器 |
JP2019092143A (ja) | 2017-11-10 | 2019-06-13 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
WO2019092994A1 (en) | 2017-11-10 | 2019-05-16 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus |
-
2016
- 2016-12-01 JP JP2016233875A patent/JP6993773B2/ja active Active
-
2017
- 2017-10-16 CN CN201780057053.9A patent/CN109716755B/zh active Active
- 2017-10-16 EP EP21158518.7A patent/EP3852358B1/en active Active
- 2017-10-16 EP EP17793735.6A patent/EP3409008B1/en active Active
- 2017-10-16 WO PCT/JP2017/037371 patent/WO2018100902A1/en active Application Filing
- 2017-10-16 US US16/332,145 patent/US10992889B2/en active Active
-
2021
- 2021-03-10 US US17/197,992 patent/US11303833B2/en active Active
-
2022
- 2022-02-28 US US17/683,018 patent/US11558568B2/en active Active
- 2022-12-12 US US18/079,327 patent/US11722799B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008150634A1 (en) * | 2007-06-08 | 2008-12-11 | Micron Technology, Inc. | Methods and apparatuses for non-optical pixel self test |
US20120169909A1 (en) * | 2010-12-30 | 2012-07-05 | Rysinski Jeff | Image processing system with on-chip test mode for column adcs |
US20130293724A1 (en) * | 2012-05-02 | 2013-11-07 | Aptina Imaging Corporation | Imaging systems with signal chain verification circuitry |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11509886B2 (en) | 2019-01-10 | 2022-11-22 | Canon Kabushiki Kaisha | Photoelectric conversion device and photoelectric conversion system |
WO2020149094A1 (ja) * | 2019-01-17 | 2020-07-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、撮像システムおよび故障検出方法 |
US11818333B2 (en) | 2019-01-17 | 2023-11-14 | Sony Semiconductor Solutions Corporation | Imaging device, imaging system, and failure detection method |
US11743448B2 (en) | 2020-03-10 | 2023-08-29 | Canon Kabushiki Kaisha | Electronic device, system, and method of controlling electronic device |
Also Published As
Publication number | Publication date |
---|---|
EP3852358A1 (en) | 2021-07-21 |
WO2018100902A1 (en) | 2018-06-07 |
US20230112723A1 (en) | 2023-04-13 |
CN109716755A (zh) | 2019-05-03 |
US11558568B2 (en) | 2023-01-17 |
US11303833B2 (en) | 2022-04-12 |
EP3852358B1 (en) | 2024-04-24 |
US20220191414A1 (en) | 2022-06-16 |
US11722799B2 (en) | 2023-08-08 |
EP3409008B1 (en) | 2021-04-07 |
CN109716755B (zh) | 2022-03-18 |
US20210250533A1 (en) | 2021-08-12 |
US20190373190A1 (en) | 2019-12-05 |
EP3409008A1 (en) | 2018-12-05 |
US10992889B2 (en) | 2021-04-27 |
JP6993773B2 (ja) | 2022-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6993773B2 (ja) | 撮像素子および撮像装置 | |
JP2018056962A (ja) | 固体撮像装置及びその駆動方法、並びに撮像システム | |
JP7078822B2 (ja) | 光検出装置および光検出システム | |
WO2019017092A1 (ja) | アナログデジタル変換器、固体撮像素子、および、アナログデジタル変換器の制御方法 | |
US20230254442A1 (en) | Imaging device and imaging system | |
JP7242551B2 (ja) | 撮像装置 | |
JP7488194B2 (ja) | 撮像装置及び電子機器 | |
WO2019176194A1 (ja) | 信号処理装置、信号処理方法、及び信号処理システム | |
JP2019041410A (ja) | 固体撮像装置及びその駆動方法、並びに撮像システム | |
JP7489329B2 (ja) | 撮像装置および撮像システム | |
WO2023058345A1 (ja) | 撮像装置 | |
US20240022837A1 (en) | Solid-state imaging element | |
WO2022050035A1 (ja) | 固体撮像装置 | |
WO2018150790A1 (ja) | 撮像システムおよび撮像装置 | |
JP2021158396A (ja) | 固体撮像素子及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6993773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |