JP2018093017A - Method of patterning with high aspect ratio on polycrystalline aluminum nitride substrate - Google Patents
Method of patterning with high aspect ratio on polycrystalline aluminum nitride substrate Download PDFInfo
- Publication number
- JP2018093017A JP2018093017A JP2016233954A JP2016233954A JP2018093017A JP 2018093017 A JP2018093017 A JP 2018093017A JP 2016233954 A JP2016233954 A JP 2016233954A JP 2016233954 A JP2016233954 A JP 2016233954A JP 2018093017 A JP2018093017 A JP 2018093017A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum nitride
- nitride substrate
- aspect ratio
- pattern
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
Description
本発明は、多結晶窒化アルミニウム基板上にパターンを作製する方法に関し、特に、多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法に関する。 The present invention relates to a method for producing a pattern on a polycrystalline aluminum nitride substrate, and more particularly to a method for producing a pattern having a high aspect ratio on a polycrystalline aluminum nitride substrate.
３Ｄ ＩＣ（ｔｈｒｅｅ−ｄｉｍｅｎｓｉｏｎａｌ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）技術は、多層ＩＣを三次元積層化するプロセス技術である。従来の２Ｄ ＩＣ、３Ｄ ＩＣに比べチップ上の更に多くの素子がより一層近い位置に配設されよう許容するため、素子間の信号線の長さを大幅に減らすことができることで、信号伝達の遅延影響と電力消費を改善できる。一般の３Ｄ ＩＣプロセスでは、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）でウェハ上に穿孔してから導電材料、例えば銅、多結晶シリコン、タングステン等で孔を充てんして導電通路を形成し、最後にウェハ或いはダイを薄化してから積層と結合して、３Ｄ ＩＣチップを形成する。 3D IC (three-dimensional integrated circuit) technology is a process technology for three-dimensionally stacking multilayer ICs. Compared with the conventional 2D IC and 3D IC, more elements on the chip are allowed to be arranged closer to each other. Therefore, the length of the signal line between the elements can be greatly reduced, so that signal transmission can be achieved. Delay effect and power consumption can be improved. In a general 3D IC process, a TSV (Through Silicon Via) is drilled on a wafer and then filled with a conductive material such as copper, polycrystalline silicon, tungsten, etc. to form a conductive path, and finally the wafer or die is formed. Is then combined with the stack to form a 3D IC chip.
ダイ内部にＴＳＶを製造して機能の異なるダイを接続する以外に、インターポーザ（Ｉｎｔｅｒｐｏｓｅｒ）にＴＳＶ技術を組み合わせることで、異種チップを３Ｄ ＩＣに結合する。３Ｄ ＩＣインターポーザの技術開発は、現在主にシリコン及びガラス基材に重きを置き、シリコン基材が良好な熱伝導率（Ｋ：〜１４０Ｗ／ｍＫ）を有し、シリコン基材を３Ｄ ＩＣプロセスのマルチチップ積層のインターポーザとする時、素子が高電力運転において熱蓄積効果による機能故障の確率を下げることができるが、シリコン基材のエネルギーバンドギャップは大きく（１．１ｅＶ／３００Ｋ）ないため、比較的高い電圧の薄型チップを積層した電子素子内に応用すると、漏電の懸念がある。上記問題を解決するため、ケイ素基板で一層の酸化層を生成する方式に発展させていくことで、絶縁効果を向上する。この手法はインターポーザの漏電現象を改善できるが、素子放熱能力低下及びプロセスのコストアップという問題が生じていた。インターポーザのプロセスコストを削減して製品の競争力を高めるため、若干のメーカではガラス（二酸化ケイ素）基板を主なインターポーザ基板として始め、ガラス基板のインターポーザは比較的良好な絶縁性、安価及び取得しやすさ等といった利点を有して現在の業界において主に開発されているインターポーザ材料となっているが、現在の超小型化、多機能及び高性能の需要という関連製品への応用において、ガラス基板のインターポーザの熱伝導率が高くないため（Ｋ：〜１．５Ｗ／ｍＫ）、チップモジュールの熱伝導効果が悪くなり、容易にチップの多層積層インターフェースの熱源が徐々に蓄積して素子の熱暴走が起き、よって現在のガラス基板の応用は、３Ｄ ＩＣプロセス内の比較的低い電力の製品にのみ適している。 In addition to manufacturing TSVs inside the dies and connecting dies having different functions, by combining TSV technology with an interposer (Interposer), dissimilar chips are coupled to the 3D IC. 3D IC interposer technology development is currently focused mainly on silicon and glass substrate, silicon substrate has good thermal conductivity (K: ~ 140W / mK), silicon substrate of 3D IC process When a multi-chip stacked interposer is used, the device can reduce the probability of functional failure due to the heat storage effect in high-power operation, but the energy band gap of the silicon substrate is not large (1.1 eV / 300K). When applied in an electronic device in which thin chips having a relatively high voltage are stacked, there is a concern of leakage. In order to solve the above problem, the insulating effect is improved by developing a method of generating a single oxide layer on a silicon substrate. Although this method can improve the leakage phenomenon of the interposer, there has been a problem that the heat dissipation capability of the element is reduced and the cost of the process is increased. In order to reduce interposer process costs and increase product competitiveness, some manufacturers have started with glass (silicon dioxide) substrates as the main interposer substrates, and glass substrate interposers have relatively good insulation, low cost and acquisition It is an interposer material that is mainly developed in the current industry with advantages such as ease, etc., but in application to related products such as the current demand for ultra miniaturization, multifunction and high performance, glass substrate Since the thermal conductivity of the interposer is not high (K: ~ 1.5W / mK), the thermal conductivity effect of the chip module deteriorates, and the heat source of the multilayer multilayer interface of the chip gradually accumulates, and the thermal runaway of the element Thus, current glass substrate applications are only suitable for relatively low power products in 3D IC processes.
インターポーザの漏電及び放熱等の問題を解決するため、低コストの多結晶系窒化アルミニウム基板が積極的に開発中にあり、窒化アルミニウムは良好な熱伝導率（Ｋ：１７０〜３２０Ｗ／ｍＫ）及び比較的大きなエネルギーバンドギャップ（Ｅｎｅｒｇｙ ｂａｎｄ ｇａｐ：６．０１５ｅＶ）を持っているため、比較的良好な熱伝導及び絶縁性を提供できる。これ以外に、窒化アルミニウムの誘電率が比較的高いため、発生する誘電損失が逆に比較的低く、よって導線間のクロストーク干渉影響を減らすことができる。 In order to solve problems such as leakage and heat dissipation of the interposer, a low-cost polycrystalline aluminum nitride substrate is being actively developed. Aluminum nitride has good thermal conductivity (K: 170 to 320 W / mK) and comparison Since it has a large energy band gap (6.015 eV), it can provide relatively good heat conduction and insulation. In addition to this, since the dielectric constant of aluminum nitride is relatively high, the dielectric loss that occurs is relatively low, so that the influence of crosstalk interference between conductors can be reduced.
現在のインターポーザのＴＳＶプロセスの多くは、リソグラフィ技術を利用してその穿孔位置を定義し、ハードベーク後のレジスト膜又は金属メッキ層をエッチングバリア層とし、更にドライエッチングで穿孔を完成させる。しかしながら、多結晶窒化アルミニウムは、セラミック材料で、そのＡｌＮ結合エネルギーが１１．５ｅＶであるため、エッチング速度においてやはり現在のシリコン基材より大幅に遅れ、よってエッチングのプロセス条件及びバリア層の厚さを上げて、所要のエッチング深さを達成する必要がある。リソグラフィプロセス面において、現在のドライレジストの解像度は不足し、ウェットレジストが微細な寸法パターンを作製するため、レジスト厚みが薄くなりすぎることで十分な厚さのエッチングバリア層を沈着できなくなり、またバリア層と窒化アルミニウム基板の選択性が高くないことで、アスペクト比の高い微細穴或いは溝を形成するプロセスがチャレンジに直面している。バリア層の厚さはリソグラフィプロセス内のレジスト厚みと比例関係となり、これによりアスペクト比の高いＴＳＶプロセスにおいて解像度及びエッチング深さの衝突が起き、過去の文献及び技術においてこの問題について突破的な発展がなかった。これ以外に、リソグラフィプロセスのステップは煩雑で、ＴＳＶの製造工程内において時間及び手間を必要としていた。 Many of the current interposer TSV processes use lithography techniques to define the drilling positions, use a resist film or a metal plating layer after hard baking as an etching barrier layer, and complete drilling by dry etching. However, because polycrystalline aluminum nitride is a ceramic material and its AlN binding energy is 11.5 eV, the etching rate is still significantly slower than current silicon substrates, thus reducing the etching process conditions and barrier layer thickness. To achieve the required etch depth. In the lithography process, the resolution of the current dry resist is insufficient, and the wet resist produces a fine dimensional pattern. Therefore, the resist thickness becomes too thin to deposit a sufficiently thick etching barrier layer. Due to the lack of selectivity between the layers and the aluminum nitride substrate, the process of forming fine holes or trenches with high aspect ratios is facing challenges. The thickness of the barrier layer is proportional to the resist thickness in the lithography process, which causes a collision between resolution and etching depth in the high aspect ratio TSV process, and breakthroughs of this problem have been made in past literature and techniques. There wasn't. In addition to this, the steps of the lithography process are complicated, and time and labor are required in the TSV manufacturing process.
窒化アルミニウムインターポーザのプロセス技術に関し、ＴＳＶプロセスは大きな開発重点である。窒化アルミニウム基板のインターポーザＴＳＶ技術の開発重点は、アスペクト比の高い微細穴（止まり穴又は導通穴）プロセスをどのように完成させるかにあり、３Ｄ ＩＣプロセスにおいて窒化アルミニウム基材を使用し、効率的に高アスペクト比の金属化した導通穴を完成させることができると、積層型マルチチップモジュールシステムが高電力時に発生する熱蓄積を有効的に下げることができ、システムの信頼性を向上すると共にノイズの発生を減らし、これによりセラミックインターポーザを発展する重要なキー技術となる。 Regarding the process technology of aluminum nitride interposer, the TSV process is a major development focus. The development focus of interposer TSV technology for aluminum nitride substrates is how to complete a high aspect ratio fine hole (blind hole or conduction hole) process, using an aluminum nitride substrate in a 3D IC process, If a metalized conduction hole with a high aspect ratio can be completed, the multi-chip module system can effectively reduce the heat accumulation generated at high power, improving system reliability and noise. This is an important key technology for developing ceramic interposers.
よって、現在業界では、多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法が必要あり、窒化アルミニウム基材の高アスペクト比金属化した導通穴を効果的に完成することで、業界のニーズに合った３Ｄ ＩＣ窒化アルミニウムのセラミックインターポーザ材料を調製できる。 Therefore, the industry currently needs a method for producing a pattern with a high aspect ratio on a polycrystalline aluminum nitride substrate. By effectively completing a high aspect ratio metallized conduction hole in an aluminum nitride substrate, 3D IC aluminum nitride ceramic interposer material can be prepared to meet your needs.
上記従来技術の欠点に鑑み、本発明の主な目的は、迅速、有効的に高アスペクト比の導通穴を有する窒化アルミニウム基板を作製することで、特性が良好な３Ｄ ＩＣ窒化アルミニウムインターポーザ材料を調製するための多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法を提供することにある。 In view of the above drawbacks of the prior art, the main object of the present invention is to quickly and effectively produce an aluminum nitride substrate having a high aspect ratio conducting hole to prepare a 3D IC aluminum nitride interposer material with good characteristics. An object of the present invention is to provide a method for producing a pattern having a high aspect ratio on a polycrystalline aluminum nitride substrate.
高アスペクト比が求められるエッチングプロセスにおいて、ドライエッチングは、ウェットエッチングで行うことができない有効な異方性エッチングを実現すると共に良好なエッチング輪郭を形成できる。よって、ドライエッチングは穿孔技術プロセスの比較的良好な選択となっている。ＩＩＩ族窒化物のＡｌＮ結合エネルギーは、１１．５ｅＶ／ａｔｏｍであり、非窒化物のＩＩＩ−Ｖ族半導体材料に比べると、比較的高い結合エネルギーを有する。高強度結合及び高エネルギーギャップのＩＩＩ族窒化物は、優れた化学的不活性及び耐酸・耐アルカリ性・耐腐食性を持つ。よって、高密度の塩素系化合物を誘導結合プラズマとすることによって窒化アルミニウム基材のエッチング速度を上げることができるが、同時にエッチングバリア層の消耗が速すぎるという問題が発生し、つまりエッチング選択比が高くない。一方、リソグラフィプロセスにおいて、バリア層の厚さを増すと、レジスト膜厚みを増加させてリソグラフィの解像度が下がってしまう。 In an etching process that requires a high aspect ratio, dry etching can realize effective anisotropic etching that cannot be performed by wet etching and can form a good etching contour. Thus, dry etching has become a relatively good choice of drilling technology process. The AlN bond energy of group III nitride is 11.5 eV / atom, which is relatively high compared to non-nitride group III-V semiconductor materials. Group III nitrides with high strength bonds and high energy gaps have excellent chemical inertness and acid / alkali / corrosion resistance. Therefore, the etching rate of the aluminum nitride substrate can be increased by using a high-density chlorine-based compound as inductively coupled plasma, but at the same time, the problem that the etching barrier layer is consumed too quickly occurs. not high. On the other hand, when the thickness of the barrier layer is increased in the lithography process, the resist film thickness is increased and the resolution of lithography is lowered.
よって、本発明は、エネルギービームを用いてバリア層上にパターンを直接作製してからプラズマエッチング方式で窒化アルミニウム基板をエッチングし、微細なパターンのエッチング深さ及び解像度を高めるための多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法を提供する。従来のセラミック基板のリソグラフィ技術は、全て非常に時間をかかり且つ煩雑で、従来技術と比べると、本発明の実施形態は、窒化アルミニウム基板上にアスペクト比の高いパターンを効果的に作製でき、複雑なパターン化のリソグラフィプロセスを避け、またエッチングのバリア層の厚さを薄く、プロセスの時間及びコストを削減する効果を奏する。 Therefore, the present invention provides a polycrystalline aluminum nitride for increasing the etching depth and resolution of a fine pattern by etching an aluminum nitride substrate by a plasma etching method after forming a pattern directly on the barrier layer using an energy beam. A method for producing a pattern having a high aspect ratio on a substrate is provided. All of the conventional ceramic substrate lithography techniques are very time consuming and cumbersome. Compared with the prior art, the embodiments of the present invention can effectively produce a pattern with a high aspect ratio on an aluminum nitride substrate. Thus, an effective patterning lithography process is avoided, and the thickness of the etching barrier layer is reduced, thereby reducing the process time and cost.
上記目的を達成するため、本発明は、多結晶窒化アルミニウム基板上にパターンを作製する方法を提供し、窒化アルミニウム基板を提供し、該窒化アルミニウム基板上にバリア層を作製するステップ（Ａ）と、エネルギービームを用いて該バリア層に対しエッチングを行い、該バリア層に少なくとも１つの凹部を形成するステップ（Ｂ）と、該基板に対しプラズマエッチングを行うことで、該凹部を該窒化アルミニウム基板の中に深掘するステップ（Ｃ）と、該バリア層を除去して少なくとも１つのアスペクト比の高いパターンを有する窒化アルミニウム基板が得られるステップ（Ｄ）と、を含む。 To achieve the above object, the present invention provides a method for producing a pattern on a polycrystalline aluminum nitride substrate, providing an aluminum nitride substrate, and producing a barrier layer on the aluminum nitride substrate (A); Etching the barrier layer using an energy beam to form at least one recess in the barrier layer; and plasma etching the substrate to form the recess in the aluminum nitride substrate Digging into the substrate (C), and removing the barrier layer to obtain an aluminum nitride substrate having at least one high aspect ratio pattern (D).
本発明の一実施形態において、該パターンは、微細穴又は溝で、そのアスペクト比は、４以上となる。 In one embodiment of the present invention, the pattern is a fine hole or groove, and its aspect ratio is 4 or more.
本発明の一実施形態において、該バリア層の窒化アルミニウム基板に対するドライエッチングの選択比は４．８８であり；ステップ（Ａ）のバリア層の厚さは所要エッチング深さの１／４より大きく、該バリア層が金属バリア層又は高分子バリア層とし、且つクロム金属層をエッチングマスクとして用いる。上記ドライエッチングの選択比は、除去したい薄膜のドライエッチング速度とその素材薄膜のドライエッチング速度の間の比とする。本発明の方法において、異なるエッチングバリア層によって異なるドライエッチングの選択比を得ることができ、前記ドライエッチングの選択比が４以上となることができる。 In an embodiment of the present invention, the dry etching selectivity of the barrier layer to the aluminum nitride substrate is 4.88; the thickness of the barrier layer in step (A) is greater than 1/4 of the required etching depth; The barrier layer is a metal barrier layer or a polymer barrier layer, and a chromium metal layer is used as an etching mask. The dry etching selectivity is the ratio between the dry etching rate of the thin film to be removed and the dry etching rate of the material thin film. In the method of the present invention, different dry etching selectivity can be obtained by different etching barrier layers, and the dry etching selectivity can be 4 or more.
本発明の一実施形態において、ステップ（Ｂ）のエネルギービームは、集束イオンビーム、レーザー或いは電子ビームとする。エネルギービームの選択面において、集束イオンビームを用いてパターン転写を定義する時、その窒化アルミニウム基板の穿孔の孔径は通常で３０μｍより小さく、比較的小さい穴径の加工方法に属し；レーザーを用いてパターン転写を定義する時、その窒化アルミニウム基板の穿孔の穴径は通常で３０μｍより大きく、比較的大きな穴径の加工方法に属する。集束イオンビームを用いる場合、ガリウム金属イオン源でバリア層のパターン作製を行い、そのイオンビームの動作電圧は５〜３０ｋＶで、動作距離を５０ｍｍより短い。 In one embodiment of the present invention, the energy beam of step (B) is a focused ion beam, a laser or an electron beam. When defining pattern transfer using a focused ion beam on the energy beam selection surface, the hole diameter of the aluminum nitride substrate is usually smaller than 30 μm and belongs to a processing method with a relatively small hole diameter; using a laser When defining the pattern transfer, the hole diameter of the perforation of the aluminum nitride substrate is usually larger than 30 μm and belongs to a processing method of a relatively large hole diameter. When a focused ion beam is used, a barrier layer pattern is prepared with a gallium metal ion source, the operating voltage of the ion beam is 5 to 30 kV, and the operating distance is shorter than 50 mm.
本発明の一実施形態において、ステップ（Ｃ）のプラズマエッチングは、誘導結合プラズマを用いて行うことができ、エッチングガスが塩素ガス又は塩素系ガスを包括し、Ａｒ／Ｃｌ２の誘導結合プラズマを用いて窒化アルミニウム基板をエッチングでき、そのコイルのＲＦパワー及び下電極のＲＦパワーが３００〜１０００Ｗとする。 In one embodiment of the present invention, the plasma etching in step (C) can be performed using inductively coupled plasma, the etching gas includes chlorine gas or chlorine-based gas, and Ar / Cl 2 inductively coupled plasma is used. The aluminum nitride substrate can be used to etch, and the RF power of the coil and the RF power of the lower electrode are 300 to 1000 W.
本発明は、多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法である。この方法の特徴は、まずエネルギービームを用いてバリア層上にエッチング位置を定義してからプラズマエッチング方法を組み合わせて窒化アルミニウム基板をエッチングすることで、効果的にアスペクト比の高いパターン転写を形成し、またエッチングが完了した後でバリア層を除去する。本発明で作製する微細穴及び溝を有する窒化アルミニウム基板のアスペクト比は、４．８８に達することができ、製品応用上の使用可能な仕様に達している。 The present invention is a method for producing a pattern having a high aspect ratio on a polycrystalline aluminum nitride substrate. The feature of this method is to first define an etching position on the barrier layer using an energy beam, and then etch the aluminum nitride substrate by combining plasma etching methods, thereby effectively forming a pattern transfer with a high aspect ratio. The barrier layer is removed after the etching is completed. The aspect ratio of the aluminum nitride substrate having fine holes and grooves produced by the present invention can reach 4.88, which is a usable specification for product application.
以上の概述と後記の詳細な説明及び添付図面は、いずれも本発明が予定目的を達成するために採った方式、手段及び効果を更に説明するためのものでる。本発明その他の目的及び利点に関しては、後記の説明及び図面内に記述する。 Both the foregoing general description and the following detailed description and the accompanying drawings are intended to further illustrate the methods, means and effects that the present invention has taken in order to achieve the intended purpose. The invention and other objects and advantages will be described in the following description and drawings.
以下、特定の具体的実例を通じて本発明の実施形態を説明し、当業者は本明細書に開示されている内容から本発明の利点及び効果を容易に理解できる。 Hereinafter, embodiments of the present invention will be described through specific specific examples, and those skilled in the art can easily understand the advantages and effects of the present invention from the contents disclosed in the present specification.
本発明の多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法の特徴は、まずエネルギービームを用いてバリア層上に小さい寸法パターンを作製し、エネルギービームを通じて先にエッチング位置を定義し、また基板のエッチング選択性を高め、そしてプラズマエッチング方法を組み合わせて窒化アルミニウム基板をエッチングすることで、効果的にアスペクト比の高いパターン転写を形成し、またエッチングが完了した後でバリア層を除去する。 The feature of the method for producing a pattern with a high aspect ratio on the polycrystalline aluminum nitride substrate of the present invention is that an energy beam is first used to produce a small dimensional pattern on the barrier layer, and the etching position is first defined through the energy beam. In addition, the etching selectivity of the substrate is enhanced, and the aluminum nitride substrate is etched by combining the plasma etching method, thereby effectively forming a pattern transfer with a high aspect ratio, and removing the barrier layer after the etching is completed. To do.
図１を参照すると、本発明に係る多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法のフローチャートである。図に示すように、本発明に係る多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法は、（Ａ）窒化アルミニウム基板を提供し、該窒化アルミニウム基板上にバリア層を作製するステップＳ１０１と、（Ｂ）エネルギービームを用いて該バリア層に対しエッチングを行い、該バリア層に少なくとも１つの凹部を形成するステップＳ１０２と、（Ｃ）該基板に対しプラズマエッチングを行うことで、該凹部を該窒化アルミニウム基板の中に深掘するステップＳ１０３と、（Ｄ）該バリア層を除去して少なくとも１つのアスペクト比の高いパターンを有する窒化アルミニウム基板が得られるステップＳ１０４と、を含む。 Referring to FIG. 1, a flowchart of a method for producing a pattern having a high aspect ratio on a polycrystalline aluminum nitride substrate according to the present invention. As shown in the figure, a method for producing a pattern with a high aspect ratio on a polycrystalline aluminum nitride substrate according to the present invention includes the steps of (A) providing an aluminum nitride substrate and producing a barrier layer on the aluminum nitride substrate. S101, (B) etching the barrier layer using an energy beam to form at least one recess in the barrier layer, and (C) performing plasma etching on the substrate, Step S103 for deepening a recess in the aluminum nitride substrate, and (D) Step S104 for removing the barrier layer to obtain an aluminum nitride substrate having at least one high aspect ratio pattern.
ステップ（Ｃ）のプラズマエッチングは、誘導結合プラズマを用いて行うことができ、エッチングガスが塩素ガス又は塩素系ガスを包括し、Ａｒ／Ｃｌ２の誘導結合プラズマを用いて窒化アルミニウム基板をエッチングでき、そのコイルのＲＦパワー及び下電極のＲＦパワーが３００〜１０００Ｗとする。 The plasma etching of step (C) can be performed using inductively coupled plasma, and the etching gas includes chlorine gas or chlorine-based gas, and the aluminum nitride substrate can be etched using inductively coupled plasma of Ar / Cl 2. The RF power of the coil and the RF power of the lower electrode are 300 to 1000 W.
実施例１
図２を参照すると、本発明の実施例１の流れを示す模式図である。図２（ｂ）に示すように、まずスパッタリング法で窒化アルミニウムに一層の金属チタン（Ｔｉ）をメッキして、ハードマスクと窒化アルミニウムの間の付着力促進層とし、そしてクロム金属をメッキしてバリア層を形成する。次に、該サンプルを集束イオンビームエッチングシステム内に入れ、キャビティ内で真空吸引し、またサンプルの位置決めを行い、真空度が３×１０−６ｍｂａｒより低い時、ガリウムイオンビームでハードマスクパターン化の開孔（イオン源の種類は、Ｉｎ、Ａｕ及びＡｓＰｄ２等を別途包括する）を始め、クロム金属ハードマスクをボンバードする動作電圧を１０ｋＶ及び動作電流を８ｎＡとし、図２（ｃ）に示すようにクロム金属層及びチタン金属層をボンバードすることにより、バリア層を貫通して窒化アルミニウムを露出させることで、該バリア層に少なくとも１つの凹部を形成させる。そしてサンプルをシリコン（Ｓｉ）キャリア上に置き、誘導結合プラズマ（ＩＣＰ−ＲＩＥ）エッチング機内に搬送し、過程中、流速１０／１６０ｓｃｃｍのＡｒ／Ｃｌ２を反応ガスとし、またキャビティの圧力を１５ｍｂａｒ、Ｃｏｉｌ ｐｏｗｅｒを１２００Ｗ及びＰｌａｔｅｎ ｐｏｗｅｒを６００Ｗ等の適切なパラメータに調整してエッチングを行い、また所要のエッチング深さを完成させる。プラズマエッチング後、図２（ｄ）に示すように、この方法のエッチング速度は、測定を経て４００ｎｍ／ｍｉｎとした。最後に、該バリア層を除去すると、図２（ｅ）に示すような高アスペクト比の微細穴を有する多結晶窒化アルミニウム基板が得られる。
Example 1
Referring to FIG. 2, it is a schematic diagram showing the flow of the first embodiment of the present invention. As shown in FIG. 2B, first, a single layer of titanium metal (Ti) is plated on aluminum nitride by sputtering to form an adhesion promoting layer between the hard mask and aluminum nitride, and then chromium metal is plated. A barrier layer is formed. The sample is then placed in a focused ion beam etching system, vacuumed in the cavity, and the sample is positioned and hard mask patterned with a gallium ion beam when the degree of vacuum is less than 3 × 10 −6 mbar. (the type of ion source, an in, Au and AsPd separately to encompass 2, etc.) of the opening start of the 10kV and operating current operating voltage to bombard the chromium metal hard mask and 8 nA, shown in FIG. 2 (c) Thus, by bombarding the chromium metal layer and the titanium metal layer, the aluminum nitride is exposed through the barrier layer, thereby forming at least one recess in the barrier layer. Then, the sample is placed on a silicon (Si) carrier and conveyed into an inductively coupled plasma (ICP-RIE) etching machine. During the process, Ar / Cl 2 having a flow rate of 10/160 sccm is used as a reaction gas, and the cavity pressure is set to 15 mbar, Etching is performed by adjusting the coil power to 1200 W and the platen power to appropriate parameters such as 600 W, and the required etching depth is completed. After the plasma etching, as shown in FIG. 2D, the etching rate of this method was set to 400 nm / min after measurement. Finally, when the barrier layer is removed, a polycrystalline aluminum nitride substrate having fine holes with a high aspect ratio as shown in FIG. 2E is obtained.
図３を参照すると、本発明の実施例１の走査型電子顕微鏡による分析図であり、図に示すように、上記方法で製造された高アスペクト比の微細穴を有する多結晶窒化アルミニウム基板の穴径の幅が２．６３μｍで、深さが１１．９２μｍ、アスペクト比が４．５３に達することができる。 Referring to FIG. 3, it is an analysis view by a scanning electron microscope of Example 1 of the present invention, and as shown in the figure, holes in a polycrystalline aluminum nitride substrate having fine holes with high aspect ratio manufactured by the above method are shown. The diameter width can reach 2.63 μm, the depth can reach 11.92 μm, and the aspect ratio can reach 4.53.
実施例２
まず窒化アルミニウム基板に反応性イオンエッチングシステム（ＲＩＥ）で酸素（Ｏ２）を吹き込んで窒化アルミニウム基板の表面を処理し、表面の汚れ及び水分を除去し、次にネガ型レジスト層を作製し、ネガ型レジスト層を１１０℃で３０ｍｉｎｓハードベークした後で形成されたレジスト層をバリア層とする。次に、該サンプルを集束イオンビームエッチングシステム内に入れ、真空度が３×１０−６ｍｂａｒより低い時、ガリウムイオンビームでハードマスクパターン化の開孔を始め、ネガ型レジスト層をボンバードする動作電圧を６ｋＶ及び動作電流を４ｎＡとし、バリア層をボンバードすることにより、バリア層を貫通して窒化アルミニウムを露出させることで、該バリア層に少なくとも１つの凹部を形成させる。図４を参照すると、本発明の実施例２のパターン転写図案の設計写真である。そしてサンプルをシリコン（Ｓｉ）キャリア上に置き、誘導結合プラズマ（ＩＣＰ−ＲＩＥ）エッチング機内に搬送し、流速１０／１６０ｓｃｃｍのＡｒ／Ｃｌ２を反応ガスとし、またキャビティの圧力を３０ｍｔｏｒｒ、Ｃｏｉｌ ｐｏｗｅｒ（コイルのＲＦパワーを６００Ｗ、Ｐｌａｔｅｎ ｐｏｗｅｒ（下電極のＲＦパワー）を１０００Ｗ及びＣｈｕｃｋ ｔａｂｌｅ Ｔｅｍｐｅｒａｔｕｒｅ（チャックテーブルの温度）を３０℃等の適切なパラメータにおいてエッチングを完成させる。この方法のエッチング速度は、測定を経て３９１ｎｍ／ｍｉｎとした。最後に、該バリア層を除去すると、高アスペクト比の微細穴及び溝を有する多結晶窒化アルミニウム基板が得られる。
Example 2
First, oxygen (O 2 ) was blown into the aluminum nitride substrate with a reactive ion etching system (RIE) to treat the surface of the aluminum nitride substrate to remove dirt and moisture on the surface, and then a negative resist layer was produced. The resist layer formed after the negative resist layer is hard baked at 110 ° C. for 30 minutes is used as a barrier layer. Next, the sample is placed in a focused ion beam etching system, and when the degree of vacuum is lower than 3 × 10 −6 mbar, opening of a hard mask pattern is started with a gallium ion beam, and the negative resist layer is bombarded. The voltage is 6 kV, the operating current is 4 nA, and the barrier layer is bombarded to expose the aluminum nitride through the barrier layer, thereby forming at least one recess in the barrier layer. Referring to FIG. 4, it is a design photograph of the pattern transfer design of Example 2 of the present invention. Then, the sample is placed on a silicon (Si) carrier and conveyed into an inductively coupled plasma (ICP-RIE) etching machine, Ar / Cl 2 having a flow rate of 10/160 sccm is used as a reaction gas, the cavity pressure is set to 30 mtorr, and coil power ( The etching is completed at appropriate parameters such as the coil RF power is 600 W, the platen power (lower electrode RF power) is 1000 W, and the chuck table temperature (chuck table temperature) is 30 ° C. The etching rate of this method is measured. Finally, when the barrier layer is removed, a polycrystalline aluminum nitride substrate having fine holes and grooves with a high aspect ratio is obtained.
図５を参照すると、本発明の実施例２の原子間力顕微鏡による表面形状図である。図６を参照すると、本発明の実施例２の走査型電子顕微鏡による分析図である。図に示すように、上記方法で製造された多結晶窒化アルミニウム基板は、高アスペクト比の微細穴及び溝を有し、その穴径の幅が１．４５μｍで、深さが５．７９μｍ、アスペクト比が４．０１に達することができる。 Referring to FIG. 5, it is a surface shape diagram by an atomic force microscope of Example 2 of the present invention. Referring to FIG. 6, it is an analysis diagram by a scanning electron microscope of Example 2 of the present invention. As shown in the figure, the polycrystalline aluminum nitride substrate manufactured by the above method has fine holes and grooves with high aspect ratio, the hole diameter is 1.45 μm, the depth is 5.79 μm, the aspect is The ratio can reach 4.01.
本発明は、微細な寸法パターンのバリア層を多結晶窒化アルミニウム基板上に直接作製できる方法を提供し、またプラズマエッチングの実施を介して迅速で効果的、選択的にアスペクト比の高いパターンを作製する。従来のフォトリソグラフィ技術に比べても、本発明はエネルギービームを用いて窒化アルミニウム基板のエッチング位置及びパターンを定義するため、従来の煩雑なハードマスクパターン化の事前露光プロセスに取って代わり、また誘導結合プラズマエッチングを組み合わせてアスペクト比の高いパターンを有する窒化アルミニウム基板を製作できる。本発明は、高アスペクト比・細線化或いは小穴径・穴数が少ない窒化アルミニウム基板プロセスの精度及び速度を増進するために用いられることができ、将来における応用分野を更に幅広くさせることができる。 The present invention provides a method by which a barrier layer having a fine dimensional pattern can be directly formed on a polycrystalline aluminum nitride substrate, and a pattern having a high aspect ratio can be formed quickly, effectively and selectively through plasma etching. To do. Compared to conventional photolithography techniques, the present invention uses an energy beam to define the etching position and pattern of an aluminum nitride substrate, thus replacing and guiding the conventional cumbersome hard mask patterning pre-exposure process. An aluminum nitride substrate having a pattern with a high aspect ratio can be manufactured by combining coupled plasma etching. The present invention can be used to increase the accuracy and speed of an aluminum nitride substrate process with high aspect ratio, thinning, small hole diameter, and small number of holes, and can further broaden future application fields.
以上に述べた実施例は、あくまでも本発明の特徴及び効果を明らかにするものであって、本発明の実質的な技術内容を限定することはなく、当業者が本発明の精神から逸脱することなく上記実施例を改良と変形できる。よって、本発明の保護範囲は、後記の特許請求の範囲に記載されている通りとする。 The embodiments described above are merely to clarify the features and effects of the present invention, and do not limit the substantial technical contents of the present invention. Those skilled in the art will depart from the spirit of the present invention. The above embodiment can be improved and modified. Therefore, the protection scope of the present invention is as set forth in the claims below.
Ｓ１０１〜Ｓ１０４ ステップ Steps S101 to S104
Claims (10)
窒化アルミニウム基板を提供し、前記窒化アルミニウム基板上にバリア層を作製するステップ（Ａ）と、
エネルギービームを用いて前記バリア層に対しエッチングを行い、前記バリア層に少なくとも１つの凹部を形成するステップ（Ｂ）と、
前記基板に対しプラズマエッチングを行うことで、前記凹部を該窒化アルミニウム基板の中に深掘するステップ（Ｃ）と、
前記バリア層を除去して少なくとも１つのアスペクト比の高いパターンを有する窒化アルミニウム基板が得られるステップ（Ｄ）と、
を含むことを特徴とする多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法。 A method for producing a high aspect ratio pattern on a polycrystalline aluminum nitride substrate,
Providing an aluminum nitride substrate and producing a barrier layer on the aluminum nitride substrate;
Etching the barrier layer with an energy beam to form at least one recess in the barrier layer (B);
Deep etching the recess into the aluminum nitride substrate by performing plasma etching on the substrate;
Removing the barrier layer to obtain an aluminum nitride substrate having at least one high aspect ratio pattern (D);
A pattern having a high aspect ratio on a polycrystalline aluminum nitride substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016233954A JP6420295B2 (en) | 2016-12-01 | 2016-12-01 | Method for producing high aspect ratio pattern on polycrystalline aluminum nitride substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016233954A JP6420295B2 (en) | 2016-12-01 | 2016-12-01 | Method for producing high aspect ratio pattern on polycrystalline aluminum nitride substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018093017A true JP2018093017A (en) | 2018-06-14 |
| JP6420295B2 JP6420295B2 (en) | 2018-11-07 |
Family
ID=62565584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016233954A Active JP6420295B2 (en) | 2016-12-01 | 2016-12-01 | Method for producing high aspect ratio pattern on polycrystalline aluminum nitride substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6420295B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184390A (en) * | 2006-01-06 | 2007-07-19 | Nippon Telegr & Teleph Corp <Ntt> | Method of etching semiconductor substrate |
| JP2008294156A (en) * | 2007-05-23 | 2008-12-04 | Mitsubishi Chemicals Corp | Method of manufacturing substrate for semiconductor film deposition |
-
2016
- 2016-12-01 JP JP2016233954A patent/JP6420295B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184390A (en) * | 2006-01-06 | 2007-07-19 | Nippon Telegr & Teleph Corp <Ntt> | Method of etching semiconductor substrate |
| JP2008294156A (en) * | 2007-05-23 | 2008-12-04 | Mitsubishi Chemicals Corp | Method of manufacturing substrate for semiconductor film deposition |
Non-Patent Citations (1)
| Title |
|---|
| KHAN, F.A., ET AL.: "High rate etching of AlN using BCl3/Cl2/Ar inductively coupled plasma", MATERIALS SCIENCE & ENGINEERING B, vol. Vol.B95, No.1, JPN6018003778, 1 July 2002 (2002-07-01), CH, pages 51 - 54, XP004370676, DOI: doi:10.1016/S0921-5107(02)00160-5 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6420295B2 (en) | 2018-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7932175B2 (en) | Method to form a via | |
| KR100619470B1 (en) | Semiconductor device and manufacturing method thereof | |
| TW201644054A (en) | Semiconductor device structures and methods for forming the same | |
| JP5261964B2 (en) | Manufacturing method of semiconductor device | |
| KR20040028566A (en) | Semiconductor device and manufacturing method thereof | |
| CN111689460B (en) | Manufacturing method of TSV ground interconnection hole structure under silicon cavity in microsystem module | |
| TW202114117A (en) | Semiconductor structure | |
| CN104347492A (en) | Manufacturing methods for through hole structure with high depth-to-width ratio and multi-chip interconnection | |
| JP2008198659A (en) | Plasma etching method | |
| TW201941362A (en) | Method of fabricating integrated circuit device | |
| JP2011009636A (en) | Method for forming via hole | |
| TW201832338A (en) | Semiconductor apparatus and method for preparing the same | |
| WO2013023456A1 (en) | Method for simultaneously preparing vertical conduction hold and first layer of re-wiring layer | |
| JP2008010534A (en) | Semiconductor device and manufacturing method thereof | |
| WO2023070860A1 (en) | Semiconductor structure and forming method therefor, and wafer bonding method | |
| JP2008004841A (en) | Semiconductor device and method for manufacturing the same | |
| JP6420295B2 (en) | Method for producing high aspect ratio pattern on polycrystalline aluminum nitride substrate | |
| TWI594371B (en) | A method of making a high aspect ratio pattern on a polycrystalline aluminum nitride substrate | |
| KR20040055596A (en) | Semiconductor device and manufacturing method for the same | |
| CN104517894B (en) | Semiconductor structure and forming method thereof | |
| US9814143B1 (en) | Method of forming pattern with high aspect ratio on polycrystalline aluminum nitride substrate | |
| KR101115526B1 (en) | method for manufacturing Through Silicon ViaTSV | |
| TW202042317A (en) | Method of manufacturing semiconductor device | |
| KR20110075390A (en) | Method of manufacturing a semiconductor device | |
| TWI833212B (en) | Hard mask structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6420295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6420295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |