JP2018092618A

JP2018092618A - コンピューティング装置、並びにストレージ装置、モデム、スイッチ、及び応用プロセッサを含むコンピューティング装置の動作方法

Info

Publication number: JP2018092618A
Application number: JP2017220319A
Authority: JP
Inventors: 昌言崔; Chang-Eun Choi; 秀和柳; Su Hwa Yoo; 和錫呉; Hwa-Seok Oh
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2016-11-15
Filing date: 2017-11-15
Publication date: 2018-06-14
Anticipated expiration: 2037-11-15
Also published as: KR20180054445A; KR102461450B1; JP7049810B2

Abstract

【課題】ネットワークを通じた通信による応用プロセッサの占有を防止又は抑制するコンピューティング装置、並びにストレージ装置、モデム、スイッチ、及び応用プロセッサを含むコンピューティング装置の動作方法を提供する。【解決手段】本発明に従うコンピューティング装置は、外部装置と通信するように構成されるモデム、ストレージ装置、ストレージ装置にアクセスする応用プロセッサ、並びに、モデムと応用プロセッサを連結する第１通信経路、及び、応用プロセッサを通じることなくモデムとストレージ装置を連結する第２通信経路の内の１つを提供するスイッチを含む。【選択図】図２

Description

本発明は電子装置に係り、さらに詳細にはコンピューティング装置、並びにストレージ装置、モデム、スイッチ、及び応用プロセッサを含むコンピューティング装置の動作方法に係る。

ネットワーク技術の発展によりネットワークのデータ伝送速度が向上している。ネットワークのデータ伝送速度の向上に伴い、ネットワークを通じて伝送されるデータの種類及び量が増加する。通常、データはモデムを利用してネットワークを通じて伝達される。

送信端末はモデムを通じてデータを変調し、送信する。受信端末はモデムを通じてデータを受信し、復調する。受信端末は受信されたデータをプロセッサへ伝達する。プロセッサは受信されたデータをメモリ又はストレージ装置に格納する。

ネットワークを通じて伝達されるデータの種類及び量の増加に伴い、受信端末がモデムを通じてデータを受信する頻度が増加している。モデムを通じたデータの受信頻度の増加に応じて、受信端末のプロセッサがネットワーク通信によって占有される頻度が増加している。

本発明の目的は、ネットワークを通じた通信によるプロセッサの占有を防止又は低減できる、コンピューティング装置、並びにストレージ装置、モデム、スイッチ、及び応用プロセッサを含むコンピューティング装置の動作方法を提供することにある。

本発明の実施形態に係るコンピューティング装置は、外部装置と通信するように構成されるモデム、ストレージ装置、ストレージ装置にアクセスする応用プロセッサ、並びに、モデムと応用プロセッサを連結する第１通信経路、及び、応用プロセッサを通じることなくモデムとストレージ装置を連結する第２通信経路の内の１つを提供するスイッチを含む。

本発明の実施形態に係るコンピューティング装置は、第１ストレージ領域及び第２ストレージ領域を含む不揮発性メモリ装置、及び第１及び第２外部装置から第１及び第２要請を各々受信し、第１要請に応じて第１ストレージ領域にアクセスし、そして第２要請に応じて第２ストレージ領域にアクセスする制御器を含む。制御器は第２要請に応じて第２ストレージ領域を管理するファイルシステム、及びファイルシステムを利用して第２要請を第２ストレージ領域に対する命令に変換するフラッシュ変換階層を含む。

本発明の実施形態に係る、ストレージ装置、モデム、スイッチ、及び応用プロセッサを含むコンピューティング装置の動作方法は、モデムが外部装置から要請を受信する段階、第１要請が応用プロセッサに対する場合、スイッチが第１通信経路を提供して第１要請をモデムから応用プロセッサへ伝達する段階、要請がストレージ装置に対する場合、スイッチが第２通信経路を提供して第１要請を、応用プロセッサを通じることなくモデムからストレージ装置へ伝達する段階、及び応用プロセッサが第２要請を、第３通信経路を通じてスイッチを経ることなくストレージ装置に提供する段階を含む。

本発明によれば、応用プロセッサを経由せずに、ネットワークを通じてデータが通信される。従って、ネットワークを通じた通信による応用プロセッサの占有が防止又は低減されるので、ネットワークを通じた通信に必要である資源又は費用が削減された、コンピューティング装置、並びにストレージ装置、モデム、スイッチ、及び応用プロセッサを含むコンピューティング装置の動作方法が提供される。

従来技術に係るコンピューティング装置の例を示すブロック図である。本発明の実施形態に係るコンピューティング装置を示すブロック図である。ストレージ装置にアクセスする方法の例を示す順序図である。本発明の実施形態に係るスイッチを示すブロック図である。（Ａ）は、外部装置からモデムを通じて受信される要請の例を示し、（Ｂ）は、外部装置からモデムを通じて受信される要請の他の例を示す。本発明の実施形態に係るストレージ装置を示すブロック図である。ストレージ装置がネットワークを通じて外部装置と通信する例を示す概念図である。図６のストレージ装置の応用例を示す。図６のストレージ装置の他の応用例を示す。図６のストレージ装置のその他の応用例を示す。図６のストレージ装置のその他の応用例を示す。コンピューティング装置がネットワークを通じて外部装置と通信する例を示す概念図である。図２のコンピューティング装置の応用例を示すブロック図である。図２のコンピューティング装置の他の応用例を示すブロック図である。図２のコンピューティング装置のその他の応用例を示すブロック図である。

以下に、本発明の技術分野で通常の知識を有する者が本発明を容易に実施できる程度に、本発明の実施形態が明確且つ詳細に記載される。

図１は従来技術に係るコンピューティング装置１０の例を示すブロック図である。例えば、コンピューティング装置１０はスマートフォン、スマートパッド、スマート時計等のようなモバイル装置を含む。図１を参照すれば、コンピューティング装置１０は応用プロセッサ１１、モデム１２、及びストレージ装置１３を含む。

応用プロセッサ１１はコンピューティング装置１０のオペレーティングシステムを駆動し、そして多様な応用を実行する。モデム１２は外部装置と通信する。例えば、モデム１２は有線又は無線で外部装置と通信する。ストレージ装置１３はコンピューティング装置１０が長期的に保持するべきデータを格納する。

通常、外部装置からモデム１２へ伝達される多様な要請は応用プロセッサ１１へ伝達される。モデム１２を通じて受信された要請がストレージ装置１３に対するアクセスを要請すれば、応用プロセッサ１１は受信された要請に応じてストレージ装置１３にアクセスする。

外部装置がストレージ装置１３にデータを格納するか、又はストレージ装置１３からデータを読み出す時、外部装置が伝送する要請はモデム１２及び応用プロセッサ１１を通じてストレージ装置１３へ伝達される。即ち、外部装置は応用プロセッサ１１を通じてのみストレージ装置１３にアクセスできる。

このような環境で、外部装置がストレージ装置１３に頻繁にアクセスすれば、外部装置の要請によって応用プロセッサ１１の資源が蚕食される。即ち、応用プロセッサ１１の可用資源が減少し、応用プロセッサ１１の消費電力が増加する。

図２は本発明の実施形態に係るコンピューティング装置１００を示すブロック図である。例えば、コンピューティング装置１００はスマートフォン、スマートパッド、スマート時計等のようなモバイル装置を含む。図２を参照すれば、コンピューティング装置１００は応用プロセッサ１１０、モデム１２０、ストレージ装置１３０、スイッチ１４０、及び電力管理部１５０を含む。

応用プロセッサ１１０はコンピューティング装置１００のオペレーティングシステムを駆動すると共に多様な応用プログラムを実行する。応用プロセッサ１１０はスイッチ１４０を通じてモデム１２０と通信する。応用プロセッサ１１０はストレージ装置１３０に直接アクセスする。

モデム１２０は外部装置と通信する。例えば、モデム１２０はＬＴＥ（ＬｏｎｇＴｅｒｍＥｖｏｌｕｔｉｏｎ）、ＧＳＭ（登録商標）（ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＷＩＦＩ（ＷｉＦｉ）、近距離無線通信（ＮＦＣ、ＮｅａｒＦｉｅｌｄＣｏｍｍｕｎｉｃａｔｉｏｎ）、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））等のような無線通信を通じて外部装置と通信する。
他の例として、モデム１２０はイーサネット（登録商標）（Ｅｔｈｅｒｎｅｔ）、ＤＯＣＳＩＳ（Ｄａｔａ−Ｏｖｅｒ−ＣａｂｌｅＳｅｒｖｉｃｅＩｎｔｅｒｆａｃｅＳｐｅｃｉｆｉｃａｔｉｏｎｓ）等のような有線通信を通じて外部装置と通信する。例えば、モデム１２０は有線又は無線通信を通じてネットワークに連結され、ネットワークを通じて外部装置と通信する。

ストレージ装置１３０はコンピューティング装置１００が長期的に保持するべきデータを格納する。ストレージ装置１３０はフラッシュメモリ、相変化メモリ（ＰｈａｓｅＣｈａｎｇｅＭｅｍｏｒｙ）、強誘電体メモリ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＭｅｍｏｒｙ）、磁気メモリ（ＭａｇｎｅｔｉｃＭｅｍｏｒｙ）、抵抗性メモリ（ＲｅｓｉｓｔｉｖｅＭｅｍｏｒｙ）等のような不揮発性メモリを含む。

スイッチ１４０は応用プロセッサ１１０、モデム１２０、及びストレージ装置１３０に連結される。スイッチ１４０はモデム１２０から伝達される要請（又はデータ）を応用プロセッサ１１０又はストレージ装置１３０へ伝達する。例えば、スイッチ１４０はモデム１２０から受信された要請（又はデータ）から、受信された要請（又はデータ）の目的地を識別する。

受信された要請の目的地が応用プロセッサ１１０である時、スイッチ１４０は受信された要請（又はデータ）を応用プロセッサ１１０へ伝達する。受信された要請（又はデータ）の目的地がストレージ装置１３０である時、スイッチ１４０は受信された要請（又はデータ）を、応用プロセッサ１１０を経ることなく（又は通じることなく）、ストレージ装置１３０へ伝達する。

応用プロセッサ１１０から要請（又はデータ）が受信されれば、スイッチ１４０は受信された要請（又はデータ）をモデム１２０へ伝達する。ストレージ装置１３０から要請（又はデータ）が受信されれば、スイッチ１４０は受信された要請（又はデータ）をモデム１２０へ伝達する。

即ち、スイッチ１４０はモデム１２０から受信された要請に応じて、モデム１２０と応用プロセッサ１１０とを連結する第１通信経路及びモデム１２０とストレージ装置１３０とを連結する第２通信経路の内の１つを提供する。受信された要請がストレージ装置１３０を目的地として示す時、受信された要請は応用プロセッサ１１０を経ることなくストレージ装置１３０へ直接伝達されるので、応用プロセッサ１１０の資源及び電力消耗が節減される。

電力管理部１５０は応用プロセッサ１１０、モデム１２０、ストレージ装置１３０、及びスイッチ１４０に電力を供給する。電力管理部１５０が電力を供給する経路は破線で示されている。電力管理部１５０は応用プロセッサ１１０、モデム１２０、ストレージ装置１３０、及びスイッチ１４０の休眠モード（ｓｌｅｅｐｍｏｄｅ）及び活性モード（ａｃｔｉｖｅｍｏｄｅ）を制御する。

例えば、電力管理部１５０は応用プロセッサ１１０を第１電力ドメインとして形成し、モデム１２０、ストレージ装置１３０、及びスイッチ１４０を第２電力ドメインとして形成する。電力管理部１５０は第１及び第２電力ドメインの各々が休眠モードにあるか活性モードにあるかを独立に制御する。

例えば、第１電力ドメインの応用プロセッサ１１０が休眠モードに制御される時、第２電力ドメインのモデム１２０、ストレージ装置１３０、及びスイッチ１４０は活性モードに制御される。活性モードにあるモデム１２０は例えば、外部装置から要請を受信する。活性モードにあるスイッチ１４０は例えば、モデム１２０から要請を受信する。

モデム１２０を通じて受信された要請がストレージ装置１３０を目的地として示すと、モデム１２０は受信された要請を活性モードであるストレージ装置１３０へ伝達する。即ち、電力ドメインの休眠モード及び節電モードが独立的に制御されれば、応用プロセッサ１１０が休眠モードである時にも、スイッチ１４０はストレージ装置１３０を目的地としてモデム１２０から受信される要請をストレージ装置１３０へ伝達する。

他の例として、電力管理部１５０は応用プロセッサ１１０を第１電力ドメインとして形成し、モデム１２０及びスイッチ１４０を第２電力ドメインとして形成し、そしてストレージ装置１３０を第３電力ドメインとして形成する。電力管理部１５０は第１乃至第３電力ドメインの休眠モード及び活性モードを独立的に制御する。

例えば、第１電力ドメインの応用プロセッサ１１０と第３電力ドメインのストレージ装置１３０とが休眠モードに制御される時、第２電力ドメインのモデム１２０及びスイッチ１４０は活性モードに制御される。活性モードであるモデム１２０は外部装置から要請を受信できる。また、活性モードであるスイッチ１４０はモデム１２０から要請を受信できる。

モデム１２０を通じて受信された要請がストレージ装置１３０を目的地として示すと、スイッチ１４０はストレージ装置１３０が活性モードにされるように電力管理部１５０又はストレージ装置１３０に要請する。ストレージ装置１３０が活性モードに制御されれば、スイッチ１４０は受信された要請を活性モードであるストレージ装置１３０へ伝達する。

即ち、電力ドメインの休眠モード及び節電モードが独立的に制御されれば、応用プロセッサ１１０が休眠モードである時にも、そしてストレージ装置１３０が休眠モードである時にも、スイッチ１４０はストレージ装置１３０を目的地としてモデム１２０から受信される要請をストレージ装置１３０へ伝達できる。

例示的に、モデム１２０及びスイッチ１４０はまた、互いに異なる電力ドメインとして形成される。モデム１２０に要請が受信され、スイッチ１４０が休眠モードである時に、モデム１２０はスイッチ１４０を活性モードに制御するようにスイッチ１４０又は電力管理部１５０に要請する。スイッチ１４０が活性モードに制御されれば、モデム１２０は受信された要請をスイッチ１４０へ伝達する。

例示的に、応用プロセッサ１１０、モデム１２０、ストレージ装置１３０、スイッチ１４０、及び電力管理部１５０は互いに区別されるハードウェアで具現される。例えば、応用プロセッサ１１０、モデム１２０、ストレージ装置１３０、スイッチ１４０、及び電力管理部１５０は互いに区別される半導体チップ又は半導体パッケージとして具現される。

図３はストレージ装置１３０にアクセスする方法の例を示す順序図である。図２及び図３を参照すれば、Ｓ１１０段階で、モデム１２０は外部装置から第１要請ＲＥＱ１を受信する。Ｓ１２０段階で、モデム１２０は第１要請ＲＥＱ１をスイッチ１４０へ伝達する。

Ｓ１３０段階で、スイッチ１４０は第１要請ＲＥＱ１が応用プロセッサ１１０に対する要請であるか否かを判断する。第１要請ＲＥＱ１が応用プロセッサ１１０に対する要請であれば、Ｓ１４０段階で、スイッチ１４０は第１要請ＲＥＱ１を応用プロセッサ１１０へ伝達する。

第１要請ＲＥＱ１が応用プロセッサ１１０に対する要請ではなければ、即ち第１要請ＲＥＱ１がストレージ装置１３０に対する要請であれば、Ｓ１５０段階で、スイッチ１４０は第１要請ＲＥＱ１をストレージ装置１３０へ伝達する。Ｓ１１０、Ｓ１２０、Ｓ１３０、及びＳ１５０段階はストレージ装置１３０にアクセスする第１方法Ｍ１を形成する。

Ｓ１６０段階で、応用プロセッサ１１０はストレージ装置１３０に第２要請ＲＥＱ２を伝送する。例えば、応用プロセッサ１１０は駆動されるオペレーティングシステム又は応用プログラムの要請に応じて第２要請ＲＥＱ２を生成する。他の例として、応用プロセッサ１１０はモデム１２０を通じて受信される要請（例えば、Ｓ１４０段階のＲＥＱ１）に応じて第２要請ＲＥＱ２を生成する。Ｓ１６０段階はストレージ装置１３０にアクセスする第２方法Ｍ２を形成する。

第１方法Ｍ１によれば、ストレージ装置１３０は応用プロセッサ１１０を経ることなく、モデム１２０からスイッチ１４０を通じて受信される第１要請ＲＥＱ１によってアクセスされる。第２方法Ｍ２によれば、ストレージ装置１３０は応用プロセッサ１１０からスイッチ１４０を経ることなく、直接受信される第２要請ＲＥＱ２によってアクセスされる。

図４は本発明の実施形態に係るスイッチ１４０を示すブロック図である。図２及び図４を参照すれば、スイッチ１４０はモデムインタフェイス１４１、ストレージインタフェイス１４２、プロセッサインタフェイス１４３、及びルータ１４４を含む。モデムインタフェイス１４１はモデム１２０と通信する。

例えば、モデムインタフェイス１４１はＭＩＰＩ（ＭｏｂｉｌｅＩｎｄｕｓｔｒｙＰｒｏｃｅｓｓｏｒＩｎｔｅｒｆａｃｅ）Ｍ−ＰＨＹ物理階層及びＭＩＰＩＬＬＩ（ＬｏｗＬａｔｅｎｃｙＩｎｔｅｒｆａｃｅ）リンク階層を有する。他の例として、モデムインタフェイス１４１はＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）又はＰＣＩエクスプレス（ＰＣＩｅ）物理階層及びリンク階層を有する。

ストレージインタフェイス１４２はストレージ装置１３０と通信する。例えば、ストレージインタフェイス１４２はＭＩＰＩＭ−ＰＨＹ物理階層及びＭＩＰＩＬＬＩリンク階層を有する。他の例として、ストレージインタフェイス１４２はＰＣＩ又はＰＣＩｅ物理階層及びリンク階層を有する。他の例として、ストレージインタフェイス１４２はＭＩＰＩＭ−ＰＨＹ物理階層及びＭＩＰＩＵｎｉＰｒｏリンク階層を有する。

例えば、ストレージインタフェイス１４２はモデムインタフェイス１４１と同一である。即ち、スイッチ１４０はモデム１２０とストレージ装置１３０との間に第２通信経路を提供し、その場合、インタフェイス変換を遂行しない。他の例として、ストレージインタフェイス１４２はモデムインタフェイス１４１と同一ではない。その場合、スイッチ１４０はモデム１２０とストレージ装置１３０との間に第２通信経路を提供し、インタフェイス変換を遂行する。

プロセッサインタフェイス１４３は応用プロセッサ１１０と通信する。例えば、プロセッサインタフェイス１４３はＭＩＰＩＭ−ＰＨＹ物理階層及びＭＩＰＩＬＬＩリンク階層を有する。他の例として、プロセッサインタフェイス１４３はＰＣＩ又はＰＣＩｅ物理階層及びリンク階層を有する。他の例として、プロセッサインタフェイス１４３はＭＩＰＩＭ−ＰＨＹ物理階層及びＭＩＰＩＵｎｉＰｒｏリンク階層を有する。

例えば、プロセッサインタフェイス１４３はモデムインタフェイス１４１と同一である。即ち、スイッチ１４０はモデム１２０と応用プロセッサ１１０との間に第１通信経路を提供し、その場合、インタフェイス変換を遂行しない。他の例として、プロセッサインタフェイス１４３はモデムインタフェイス１４１と同一ではない。その場合、スイッチ１４０はモデム１２０と応用プロセッサ１１０との間に第１通信経路を提供し、インタフェイス変換を遂行する。

ルータ１４４はモデム１２０からモデムインタフェイス１４１を通じて要請を受信する。ルータ１４４は受信された要請が応用プロセッサ１１０に対する要請であるか、又はストレージ装置１３０に対する要請であるかを判断する。受信された要請が応用プロセッサ１１０に対する要請であれば、ルータ１４４は受信された要請を、プロセッサインタフェイス１４３を通じて応用プロセッサ１１０へ伝達する。

受信された要請がストレージ装置１３０に対する要請であれば、ルータ１４４は受信された要請を、ストレージインタフェイス１４２を通じてストレージ装置１３０へ伝達する。例示的に、ストレージ装置１３０が休眠モードにあれば、ルータ１４４はストレージ装置１３０が活性モードに制御されるようにストレージ装置１３０又は電力管理部１５０に要請する。その後に、ルータ１４４は受信された要請をストレージ装置１３０へ伝達する。

図５（Ａ）は外部装置からモデム１２０を通じて受信される要請の例を示す。図２及び図５（Ａ）を参照すれば、モデム１２０で受信される要請はプロセッサ要請Ｄ＿ＡＰ及びストレージ要請Ｄ＿ＳＤを含む。プロセッサ要請Ｄ＿ＡＰは応用プロセッサ１１０に対する要請であり、ストレージ要請Ｄ＿ＳＤはストレージ装置１３０に対する要請である。

プロセッサ要請Ｄ＿ＡＰ及びストレージ要請Ｄ＿ＳＤの各々はアドレスＡＤＤＲ及びボディＢＯＤＹを含む。プロセッサ要請Ｄ＿ＡＰのアドレスＡＤＤＲとストレージ要請Ｄ＿ＳＤのアドレスＡＤＤＲとは互いに異なる。例えば、プロセッサ要請Ｄ＿ＡＰのアドレスＡＤＤＲは第１目的地ＤＥＳＴ１を示し、第１目的地ＤＥＳＴ１は応用プロセッサ１１０である。

ストレージ要請Ｄ＿ＳＤのアドレスＡＤＤＲは第２目的地ＤＥＳＴ２を示し、第２目的地ＤＥＳＴ２はストレージ装置１３０である。即ち、モデム１２０で受信されるプロセッサ要請Ｄ＿ＡＰとストレージ要請Ｄ＿ＳＤとは互いに異なるアドレスを有する。例えば、アドレスＡＤＤＲは第１及び第２部分に分割される。

プロセッサ要請Ｄ＿ＡＰのアドレスＡＤＤＲの第１部分とストレージ要請Ｄ＿ＳＤのアドレスＡＤＤＲの第１部分とは同一である。例えば、第１部分はコンピューティング装置１００を示す。プロセッサ要請Ｄ＿ＡＰのアドレスＡＤＤＲの第２部分とストレージ要請Ｄ＿ＳＤのアドレスＡＤＤＲの第２部分とは互いに異なる。

例えば、プロセッサ要請Ｄ＿ＡＰのアドレスＡＤＤＲの第２部分とストレージ要請Ｄ＿ＳＤのアドレスＡＤＤＲの第２部分とは各々応用プロセッサ１１０及びストレージ装置１３０を示す。ボディＢＯＤＹはプロセッサ要請Ｄ＿ＡＰ又はストレージ要請Ｄ＿ＳＤの内容（ｃｏｎｔｅｎｔｓ）を含む。

図５（Ｂ）は外部装置からモデム１２０を通じて受信される要請の他の例を示す。図２及び図５（Ｂ）を参照すれば、モデム１２０で受信される要請はプロセッサ要請Ｄ＿ＡＰ及びストレージ要請Ｄ＿ＳＤを含む。プロセッサ要請Ｄ＿ＡＰは応用プロセッサ１１０に対する要請であり、ストレージ要請Ｄ＿ＳＤはストレージ装置１３０に対する要請である。

プロセッサ要請Ｄ＿ＡＰ及びストレージ要請Ｄ＿ＳＤの各々はアドレスＡＤＤＲ及びボディＢＯＤＹを含む。プロセッサ要請Ｄ＿ＡＰのアドレスＡＤＤＲとストレージ要請Ｄ＿ＳＤのアドレスＡＤＤＲとは同一である。例えば、プロセッサ要請Ｄ＿ＡＰとストレージ要請Ｄ＿ＳＤのアドレスＡＤＤＲとは同一の１つの目的地ＤＥＳＴを示す。目的地ＤＥＳＴはコンピューティング装置１００である。

プロセッサ要請Ｄ＿ＡＰ及びストレージ要請Ｄ＿ＳＤの各々はタグＴＡＧをさらに含む。プロセッサ要請Ｄ＿ＡＰのタグＴＡＧとストレージ要請Ｄ＿ＳＤのタグＴＡＧとは互いに異なる。プロセッサ要請Ｄ＿ＡＰのタグＴＡＧは第１タグＴ１であり、応用プロセッサ１１０を示す。ストレージ要請Ｄ＿ＳＤのタグＴＡＧは第２タグＴ２であり、ストレージ装置１３０を示す。

即ち、プロセッサ要請Ｄ＿ＡＰ及びストレージ要請Ｄ＿ＳＤは同一のアドレスを使用し、タグを利用して応用プロセッサ１１０に対する要請であるか、又はストレージ装置１３０に対する要請であるかが識別される。ボディＢＯＤＹはプロセッサ要請Ｄ＿ＡＰ又はストレージ要請Ｄ＿ＳＤの内容（ｃｏｎｔｅｎｔｓ）を含む。

図６は本発明の実施形態に係るストレージ装置１３０を示すブロック図である。図２及び図６を参照すれば、ストレージ装置１３０は不揮発性メモリ装置１３１及び制御器１３２を含む。不揮発性メモリ装置１３１は第１ストレージ領域１３１ａ及び第２ストレージ領域１３１ｂを含む。

第１ストレージ領域１３１ａは応用プロセッサ１１０に割当される。応用プロセッサ１１０がストレージ装置１３０に書き込むデータは第１ストレージ領域１３１ａに格納される。応用プロセッサ１１０はストレージ装置１３０の第１ストレージ領域１３１ａに格納されたデータを読み出す。

第２ストレージ領域１３１ｂはモデム１２０に割当される。モデム１２０からスイッチ１４０を通じてストレージ装置１３０に書き込まれるデータは第２ストレージ領域１３１ｂに格納される。第２ストレージ領域１３１ｂに格納されたデータはスイッチ１４０及びモデム１２０を通じて外部装置へ伝達される。

第１ストレージ領域１３１ａは応用プロセッサ１１０により駆動されるファイルシステムによって管理される。応用プロセッサ１１０はファイルシステムに基づいて第１ストレージ領域１３１ａに対する書込み、読出し、又は消去をストレージ装置１３０に指示する。

第１及び第２ストレージ領域１３１ａ、１３１ｂの比率は制御器１３２によって調節される。例えば、第１ストレージ領域１３１ａの自由空間が不足である場合、制御器１３２は第２ストレージ領域１３１ｂの容量を減らし、第１ストレージ領域１３１ａの容量を増やす。第２ストレージ領域１３１ｂの自由空間が不足であれば、制御器１３２は第１ストレージ領域１３１ａの容量を減らし、第２ストレージ領域１３１ｂの容量を増やす。

制御器１３２は、インタフェイスブロック１３３、ストレージオペレーティングシステム１３６、及びフラッシュ変換階層１３７を含む。インタフェイスブロック１３３はスイッチ１４０又は応用プロセッサ１１０と通信する。例えば、インタフェイスブロック１３３はスイッチ１４０から第１要請を受信するか、又は応用プロセッサ１１０から第２要請を受信する。

インタフェイスブロック１３３は物理階層１３４、第１リンク階層１３５ａ、及び第２リンク階層１３５ｂを含む。物理階層１３４はスイッチ１４０及び応用プロセッサ１１０に共通に対応する。物理階層１３４はスイッチ１４０及び応用プロセッサ１１０の何れかと交互に通信する。
例えば、物理階層１３４がスイッチ１４０と通信する間に、応用プロセッサ１１０は物理階層１３４と通信できない。物理階層１３４が応用プロセッサ１１０と通信する間に、スイッチ１４０は物理階層１３４と通信できない。例えば、物理階層１３４はＭＩＰＩＭ−ＰＨＹを含む。

物理階層１３４はスイッチ１４０との通信と応用プロセッサ１１０との通信に優先順位を与える。例えば、物理階層１３４は応用プロセッサ１１０との通信をスイッチ１４０との通信より優先して処理する。物理階層１３４が応用プロセッサ１１０と通信中である時、物理階層１３４はスイッチ１４０の通信要請を無視するか、又はスイッチ１４０にビジー信号を伝達して通信を待機するように要請する。

第１リンク階層１３５ａは応用プロセッサ１１０に対応する。物理階層１３４は応用プロセッサ１１０から受信される要請（又はデータ）を第１リンク階層１３５ａへ伝達する。物理階層１３４は第１リンク階層１３５ａから受信される要請（又はデータ）を応用プロセッサ１１０へ伝達する。

第２リンク階層１３５ｂはスイッチ１４０に対応する。物理階層１３４はスイッチ１４０から受信される要請（又はデータ）を第２リンク階層１３５ｂへ伝達する。物理階層１３４は第２リンク階層１３５ｂから受信される要請（又はデータ）をスイッチ１４０へ伝達する。

例えば、物理階層１３４はＭＩＰＩＭ−ＰＨＹを含む。第１リンク階層１３５ａはＭＩＰＩＵｎｉＰｒｏを含む。第２リンク階層１３５ｂはＭＩＰＩＬＬＩを含む。ストレージ用物理階層とモデム用物理階層とがＭ−ＰＨＹとして同一であるので、スイッチ１４０及び応用プロセッサ１１０に対して物理階層１３４が共有される。

例示的に、図５（Ａ）及び図５（Ｂ）を参照して説明したように、モデム１２０から由来した要請と応用プロセッサ１１０から由来した要請とは互いに異なるアドレス又は互いに異なるタグを有する。物理階層１３４は互いに異なるアドレス又は互いに異なるタグに応じて応用プロセッサ１１０から由来した要請を第１リンク階層１３５ａへ伝達し、モデム１２０から由来した要請を第２リンク階層１３５ｂへ伝達する。

ストレージオペレーティングシステム１３６はストレージ装置１３０の動作を制御する。ストレージオペレーティングシステム１３６はホストインタフェイス階層１３６ａ及びファイルシステム１３６ｂを含む。
ホストインタフェイス階層１３６ａはインタフェイスブロック１３３で受信された要請（又はデータ）をフラッシュ変換階層１３７に適合する形態に変換し、フラッシュ変換階層１３７へ伝達する。

ホストインタフェイス階層１３６ａはフラッシュ変換階層１３７がインタフェイスブロック１３３を通じて出力しようとする要請（又はデータ）をインタフェイスブロック１３３に適合する形態に変換し、インタフェイスブロック１３３へ伝達する。
フラッシュ変換階層１３７は変換された要請（又はデータ）に応じて命令（例えば、読出し、書込み、又は消去命令）を生成し、生成された命令を不揮発性メモリ装置１３１へ伝達する。

特に、ホストインタフェイス階層１３６ａは応用プロセッサ１１０との通信に対応する。ホストインタフェイス階層１３６ａはＵＦＳ（ＵｎｉｖｅｒｓａｌＦｌａｓｈＳｔｏｒａｇｅ）ＨＩＬ（ＨｏｓｔＩｎｔｅｒｆａｃｅＬａｙｅｒ）を含む。即ち、物理階層１３４のＭＩＰＩＭ−ＰＨＹ、第１リンク階層１３５ａのＭＩＰＩＵｎｉＰｒｏ、及びホストインタフェイス階層１３６ａのＵＦＳＨＩＬに応じて、ストレージ装置１３０は応用プロセッサ１１０とＵＦＳ基盤通信を遂行する。

ファイルシステム１３６ｂはモデム１２０との通信に対応する。図２に図示されたように、モデム１２０を通じて受信された要請（又はデータ）は応用プロセッサ１１０を経ることなく、ストレージ装置１３０へ伝達される。即ち、モデム１２０からストレージ装置１３０へ伝達された要請（又はデータ）は応用プロセッサ１１０のファイルシステムの管理を受けない。

モデム１２０からストレージ装置１３０へ伝達される要請（又はデータ）を管理するために、即ち第２ストレージ領域１３１ｂを管理するために、ストレージオペレーティングシステム１３６にファイルシステム１３６ｂが具備される。ファイルシステム１３６ｂはＮＦＳ（ＮｅｔｗｏｒｋＦｉｌｅＳｙｓｔｅｍ）又はＣＩＦＳ（ＣｏｍｍｏｎＩｎｔｅｒｎｅｔＦｉｌｅＳｙｓｔｅｍ）を含む。ファイルシステム１３６ｂは応用プロセッサ１１０のファイルシステムと区別される。

ストレージオペレーティングシステム１３６はファイルシステム１３６ｂに基づいて第２ストレージ領域１３１ｂにアドレス（例えば、論理アドレス）を割当する。ストレージオペレーティングシステム１３６はファイルシステム１３６ｂに基づいて、第２ストレージ領域１３１ｂに対する書込み、読出し、又は消去命令を生成する。ストレージオペレーティングシステム１３６は生成された命令をフラッシュ変換階層１３７へ伝達する。

ストレージオペレーティングシステム１３６はファイルシステム１３６ｂと連関された情報をスイッチ１４０及びモデム１２０を通じて外部装置に提供する。ストレージオペレーティングシステム１３６は該情報を提供することによって、外部装置が第２ストレージ領域１３１ｂに対するアクセスを可能にする。

フラッシュ変換階層１３７はストレージオペレーティングシステム１３６から伝達される命令を不揮発性メモリ装置１３１に適合するように変換する。例えば、フラッシュ変換階層１３７はストレージオペレーティングシステム１３６から伝達された命令の第１アドレス（例えば、論理アドレス）を不揮発性メモリ装置１３１に適合する第２アドレス（例えば、不揮発性メモリ装置１３１の物理アドレス）に変換する。

フラッシュ変換階層１３７は応用プロセッサ１１０から由来した要請に応じて、第１ストレージ領域のアドレス（例えば、物理アドレスを有する命令を不揮発性メモリ装置１３１へ伝達する。フラッシュ変換階層１３７はモデム１２０から由来した要請に応じて、第２ストレージ領域のアドレス（例えば、物理アドレスを有する命令を不揮発性メモリ装置１３１へ伝達する。

図７はコンピューティング装置１００がネットワーク２０を通じて外部装置２００と通信する例を示す概念図である。図２及び図７を参照すれば、コンピューティング装置１００は第１ストレージ領域１３１ａ及び第２ストレージ領域１３１ｂを具備する。コンピューティング装置１００は第１ストレージ領域１３１ａを自分の格納容量として識別する。コンピューティング装置１００は第２ストレージ領域１３１ｂを、ネットワーク２０を通じて外部装置２００に提供する。

外部装置２００は第２局部ストレージ領域２１１を具備する。外部装置２００はスマートフォン、スマートパッド、スマート時計等のようなモバイル装置を含む。外部装置２００はネットワーク２０を通じてコンピューティング装置１００の第２ストレージ領域１３１ｂにアクセスする。例えば、外部装置２００はコンピューティング装置１００の応用プロセッサ１１０を通じることなく、第２ストレージ領域１３１ｂにアクセスする。

第２局部ストレージ領域２１１に加えて、外部装置２００はコンピューティング装置１００の第２ストレージ領域１３１ｂを自分の拡張容量としてさらに識別する。外部装置２００が第２ストレージ領域１３１ｂに書き込むデータはネットワーク２０を通じてコンピューティング装置１００へ伝達される。外部装置２００が第２ストレージ領域１３１ｂから読み出すデータはコンピューティング装置１００からネットワーク２０を通じて伝達される。

本発明によれば、コンピューティング装置１００の応用プロセッサ１１０の資源及び電力を消費することなく、外部装置２００がネットワーク２０を通じてコンピューティング装置１００の第２ストレージ領域１３１ｂにアクセスできる。従って、向上されたネットワークストレージ環境が提供される。

図８は図６のストレージ装置１３０の応用例を示す。図２及び図８を参照すれば、ストレージ装置１３０＿１は不揮発性メモリ装置１３１及び制御器１３２＿１を含む。不揮発性メモリ装置１３１は図６を参照して説明されたのと同様に構成され、同様に動作する。従って、不揮発性メモリ装置１３１に対する重複した説明は省略される。

制御器１３２＿１はインタフェイスブロック１３３＿１、ストレージオペレーティングシステム１３６、及びフラッシュ変換階層１３７を含む。ストレージオペレーティングシステム１３６及びフラッシュ変換階層１３７は図６を参照して説明されたのと類似に構成され、類似に動作する。従って、ストレージオペレーティングシステム１３６及びフラッシュ変換階層１３７に対する重複した説明は省略される。

インタフェイスブロック１３３＿１は第１物理階層１３４ａ、第２物理階層１３４ｂ、第１リンク階層１３５ａ、及び第２リンク階層１３５ｂを含む。図６と比較すれば、物理階層１３４は第１及び第２物理階層１３４ａ、１３４ｂに分割される。

第１物理階層１３４ａは第１リンク階層１３５ａに対応し、応用プロセッサ１１０から伝達される要請（又はデータ）を処理する。また、第１物理階層１３４ａは第１リンク階層１３５ａから伝達される要請（又はデータ）を応用プロセッサ１１０へ伝達する。

第２物理階層１３４ｂは第２リンク階層１３５ｂに対応し、モデム１２０からスイッチ１４０を通じて伝達される要請（又はデータ）を処理する。また、第２物理階層１３４ｂは第２リンク階層１３５ｂから伝達される要請（又はデータ）を、スイッチ１４０を通じてモデム１２０へ伝達する。

例示的に、第１物理階層１３４ａと第２物理階層１３４ｂとは同一構成である。例えば第１物理階層１３４ａ及び第２物理階層１３４ｂはＭＩＰＩＭ−ＰＨＹを含む。他の例として、第１物理階層１３４ａと第２物理階層１３４ｂとは互いに異なる構成である。例えば、第１物理階層１３４ａはＰＣＩ又はＰＣＩｅ基盤の物理階層であり、第２物理階層１３４ａはＭＩＰＩＭ−ＰＨＹを含む。

第１物理階層１３４ａと第２物理階層１３４ｂとが別に提供されれば、ストレージ装置１３０はモデム１２０からスイッチ１４０を通じて伝達される要請（又はデータ）と応用プロセッサ１１０から伝達される要請（又はデータ）とを並列に（又は同時に）処理できる。

例えば、第２物理階層１３４ｂがスイッチ１４０を通じてモデム１２０と通信する間に、第１物理階層１３４ａは応用プロセッサ１１０と通信する。ストレージオペレーティングシステム１３６はモデム１２０から由来した要請と応用プロセッサ１１０から由来した要請とに対して優先順位を設定し、優先順位に応じて要請を処理する。

例えば、ストレージオペレーティングシステム１３６は応用プロセッサ１１０から由来した要請の優先順位をモデム１２０から由来した要請の優先順位より高く設定する。ストレージオペレーティングシステム１３６はモデム１２０から由来した要請と応用プロセッサ１１０から由来した要請とを同一のキュー（ｑｕｅｕｅ、待ち行列）により、又は互いに異なるキューにより管理する。

図９は図６のストレージ装置１３０の他の応用例を示す。図２及び図９を参照すれば、ストレージ装置１３０＿２は不揮発性メモリ装置１３１及び制御器１３２＿２を含む。不揮発性メモリ装置１３１は図６を参照して説明されたのと同様に構成され、同様に動作する。従って、不揮発性メモリ装置１３１に対する重複した説明は省略される。

制御器１３２＿２はインタフェイスブロック１３３、ストレージオペレーティングシステム１３６、及びフラッシュ変換階層１３７＿１を含む。インタフェイスブロック１３３及びストレージオペレーティングシステム１３６は図６を参照して説明されたのと類似に構成され、類似に動作する。従って、インタフェイスブロック１３３及びストレージオペレーティングシステム１３６に対するした説明は省略される。

フラッシュ変換階層１３７＿１は第１変換階層１３７ａ及び第２変換階層１３７ｂを含む。第１階層１３７ａは応用プロセッサ１１０に対応し、応用プロセッサ１１０から由来した命令のアドレスを変換する。第２階層１３７ｂはモデム１２０に対応し、モデム１２０から由来した命令のアドレスを変換する。

第１階層１３７ａ及び第２階層１３７ｂは並列に（又は同時に）動作する。例えば、第１階層１３７ａが応用プロセッサ１１０から由来した命令のアドレスを変換する間に、第２階層１３７ｂはモデム１２０から由来した命令のアドレスを変換する。従って、フラッシュ変換階層１３７＿１のアドレス変換速度が向上される。

本応用例の変形例として、図８を参照して説明されたように、物理階層１３４は第１物理階層１３４ａと第２物理階層１３４ｂとに分割される。物理階層１３４が第１及び第２物理階層１３４ａ、１３４ｂに分割されれば、第１及び第２物理階層１３４ａ、１３４ｂは応用プロセッサ１１０から由来した要請（又はデータ）とモデム１２０から由来した要請（又はデータ）とを並列に（又は同時に）処理する。

図１０は図６のストレージ装置１３０のその他の応用例を示す。図２及び図１０を参照すれば、ストレージ装置１３０＿３は不揮発性メモリ装置１３１及び制御器１３２＿３を含む。不揮発性メモリ装置１３１は図６を参照して説明されたのと同様に構成され、同様に動作する。従って、不揮発性メモリ装置１３１に対する重複した説明は省略される。

制御器１３２＿３はインタフェイスブロック１３３＿２、ストレージオペレーティングシステム１３６、及びフラッシュ変換階層１３７を含む。ストレージオペレーティングシステム１３６及びフラッシュ変換階層１３７は図６を参照して説明されたのと類似に構成され、類似に動作する。従って、ストレージオペレーティングシステム１３６及びフラッシュ変換階層１３７に対する重複した説明は省略される。

図６と比較すれば、第１及び第２リンク階層１３５ａ、１３５ｂが１つのリンク階層１３５に統合される。リンク階層１３５は応用プロセッサ１１０から由来した要請（又はデータ）とモデム１２０から由来した要請（又はデータ）とを共通に処理する。１つのリンク階層１３５が共通に使用されれば、リンク階層１３５で消費される資源及び電力が節減できる。

例示的に、図５（Ａ）、（Ｂ）を参照して説明されたのと類似に、モデム１２０から由来した要請と応用プロセッサ１１０から由来した要請とは、互いに異なるアドレス又は互いに異なるタグを有し得る。ストレージオペレーティングシステム１３６は互いに異なるアドレス又は互いに異なるタグに応じて応用プロセッサ１１０から由来した要請を、ホストインタフェイス階層１３６ａを利用して処理し、他方、モデム１２０から由来した要請を、ファイルシステム１３６ｂを利用して処理する。

本応用例の別の変形例として、図９を参照して説明されたように、フラッシュ変換階層１３７は図９に示したフラッシュ変換階層１３７＿１のように構成され、第１階層１３７ａ及び第２階層１３７ｂを含む。第１階層１３７ａは応用プロセッサ１１０から由来した命令のアドレスを変換し、第２階層１３７ｂはモデム１２０から由来した命令のアドレスを変換する。従って、アドレス変換速度が向上される。

図１１は図６のストレージ装置１３０のその他の応用例を示す。図２及び図１１を参照すれば、ストレージ装置１３０＿４は不揮発性メモリ装置１３１＿１及び制御器１３２＿４を含む。図６の不揮発性メモリ装置１３１と比較すれば、不揮発性メモリ装置１３１＿１は第３ストレージ領域１３１ｃをさらに含む。

第３ストレージ領域１３１ｃはモデム１２０に割当される。モデム１２０からスイッチ１４０を通じてストレージ装置１３０に書き込まれるデータは第２ストレージ領域１３１ｂ又は第３ストレージ領域１３１ｃに格納される。第２ストレージ領域１３１ｂ又は第３ストレージ領域１３１ｃに格納されたデータはスイッチ１４０及びモデム１２０を通じて外部装置へ伝達される。

制御器１３２＿４はインタフェイスブロック１３３＿３、ストレージオペレーティングシステム１３６＿１、及びフラッシュ変換階層１３７＿２を含む。インタフェイスブロック１３３＿３は物理階層１３４＿１と第１乃至第３リンク階層１３５ａ〜１３５ｃとを含む。物理階層１３４＿１は応用プロセッサ１１０及びモデム１２０に対して共通に使用される。

物理階層１３４＿１は応用プロセッサ１１０から由来した要請（又はデータ）を第１リンク階層１３５ａへ伝達する。物理階層１３４＿１はまた第１リンク階層１３５ａから伝達される要請（又はデータ）を応用プロセッサ１１０へ伝達する。

物理階層１３４＿１はモデム１２０から由来した要請（又はデータ）を第２及び第３リンク階層１３５ｂ、１３５ｃの内の１つへ伝達する。物理階層１３４＿１は第２又は第３リンク階層１３５ｂ又は１３５ｃから伝達される要請（又はデータ）を、スイッチ１４０を通じてモデム１２０へ伝達する。

例示的に、図５（Ａ）を参照して説明されたように、応用プロセッサ１１０を目的地とする要請、第２ストレージ領域１３１ｂを目的地とする要請、及び第３ストレージ領域１３１ｃを目的地とする要請は互いに異なるアドレスを有する。物理階層１３４＿１は互いに異なるアドレスに応じて、要請を第１乃至第３リンク階層１３５ａ〜１３５ｃの内の１つへ伝達する。

例示的に、図５（Ｂ）を参照して説明されたように、応用プロセッサ１１０を目的地とする要請、第２ストレージ領域１３１ｂを目的地とする要請、及び第３ストレージ領域１３１ｃを目的地とする要請は同一のアドレスを有し、且つ、互いに異なるタグを有する。物理階層１３４＿１は互いに異なるタグに応じて要請を第１乃至第３リンク階層１３５ａ〜１３５ｃの内の１つへ伝達する。

ホストインタフェイス階層１３６ａは第１リンク階層１３５ａを通じて伝達される要請（又はデータ）を処理する。ホストインタフェイス階層１３６ａはストレージオペレーティングシステム１３６＿１によって生成された要請（又はデータ）を第１リンク階層１３５ａへ伝送する。ホストインタフェイス階層１３６ａは応用プロセッサ１１０と連関された要請を処理する。

第１ファイルシステム１３６ｂは第２ストレージ領域１３１ｂを管理するのに使用される。第２ファイルシステム１３６ｃは第３ストレージ領域１３１ｃを管理するのに使用される。ストレージオペレーティングシステム１３６＿１はホストインタフェイス階層１３６ａに基づいて第１ストレージ領域１３１ａにアクセスするための命令をフラッシュ変換階層１３７＿２へ伝達する。

第１ファイルシステム１３６ｂは第２ストレージ領域１３１ｂにアドレス（例えば、論理アドレス）を割当し、第２ストレージ領域１３１ｂを管理するのに使用される。ストレージオペレーティングシステム１３６＿１は第１ファイルシステム１３６ｂに基づいて第２ストレージ領域１３１ｂにアクセスするための命令をフラッシュ変換階層１３７＿２へ伝達する。

第２ファイルシステム１３６ｃは第３ストレージ領域１３１ｃにアドレス（例えば、論理アドレス）を割当し、第３ストレージ領域１３１ｃを管理するのに使用される。ストレージオペレーティングシステム１３６＿１は第２ファイルシステム１３６ｃに基づいて第３ストレージ領域１３１ｃにアクセスするための命令をフラッシュ変換階層１３７＿２へ伝達する。

フラッシュ変換階層１３７＿２はストレージオペレーティングシステム１３６＿１から伝達される命令を不揮発性メモリ装置１３１＿１に適合する命令に変換する。例えば、フラッシュ変換階層１３７＿２は受信された命令のアドレス（例えば、論理アドレス）を不揮発性メモリ装置１３１＿１のアドレス（例えば、物理アドレス）に変換する。

図１１を参照して説明されたように、第２ストレージ領域１３１ｂから独立してネットワークを通じてアクセス可能な第３ストレージ領域１３１ｃがストレージ装置１３０＿４に追加される。ストレージ装置１３０＿４に具備されるネットワークを通じてアクセス可能なストレージ領域の数は限定されない。

本応用例の変形例として、図８を参照して説明されたように、物理階層１３４は第１乃至第３ストレージ領域１３１ａ〜１３１ｃに各々対応する３つの物理階層に分割される。例示的に、図９を参照して説明されたように、フラッシュ変換階層１３７＿２は第１乃至第３ストレージ領域１３１ａ〜１３１ｃに各々対応する３つの階層を含む。

本応用例の別の変形例として、図１０を参照して説明されたように、第１乃至第３リンク階層１３５ａ〜１３５ｃは１つのリンク階層に統合される。１つのリンク階層は応用プロセッサ１１０及びモデム１２０に対して共通に使用される。再び言えば、１つのリンク階層が第１乃至第３ストレージ領域１３１ａ〜１３１ｃに対して共通に使用される。

図１２はコンピューティング装置１００がネットワーク２０を通じて外部装置２００、３００と通信する例を示す概念図である。図２、図１１、及び図１２を参照すれば、コンピューティング装置１００は第１ストレージ領域１３１ａ、第２ストレージ領域１３１ｂ、及び第３ストレージ領域１３１ｃを具備する。コンピューティング装置１００は第１ストレージ領域１３１ａを自分の格納容量として識別する。コンピューティング装置１００は第２及び第３ストレージ領域１３１ｂ、１３１ｃを、ネットワーク２０を通じて外部装置２００、３００に提供する。

外部装置２００は第２局部ストレージ領域２１１を具備する。外部装置２００はネットワーク２０を通じてコンピューティング装置１００の第２ストレージ領域１３１ｂにアクセスする。例えば、外部装置２００はコンピューティング装置１００の応用プロセッサ１１０を通じることなく、第２ストレージ領域１３１ｂにアクセスする。

第１局部ストレージ領域２１１に加えて、外部装置２００はコンピューティング装置１００の第２ストレージ領域１３１ｂを自分の拡張容量としてさらに識別する。外部装置２００が第２ストレージ領域１３１ｂに書き込むデータはネットワーク２０を通じてコンピューティング装置１００へ伝達される。外部装置２００が第２ストレージ領域１３１ｂから読み出すデータはコンピューティング装置１００からネットワーク２０を通じて伝達される。

外部装置３００は第２局部ストレージ領域３１１を具備する。外部装置３００はネットワーク２０を通じてコンピューティング装置１００の第３ストレージ領域１３１ｃにアクセスする。例えば、外部装置３００はコンピューティング装置１００の応用プロセッサ１１０を通じることなく、第３ストレージ領域１３１ｃにアクセスする。

第２局部ストレージ領域３１１に加えて、外部装置３００はコンピューティング装置１００の第３ストレージ領域１３１ｃを自分の拡張容量としてさらに識別する。外部装置３００が第３ストレージ領域１３１ｃに書き込むデータはネットワーク２０を通じてコンピューティング装置１００へ伝達される。外部装置３００が第３ストレージ領域１３１ｃから読み出すデータはコンピューティング装置１００からネットワーク２０を通じて伝達される。

例示的に、図１２で、互いに異なる外部装置２００、３００が互いに異なる第２及び第３ストレージ領域１３１ｂ、１３１ｃに各々アクセスできる場合が説明された。しかし、本応用例の変形においては、１つの外部装置２００又は３００がコンピューティング装置１００の第２及び第３ストレージ領域１３１ｂ、１３１ｃの全てにアクセスできる。

図１３は図２のコンピューティング装置１００の応用例を示すブロック図である。図１３を参照すれば、コンピューティング装置１００＿１は応用プロセッサ１１０＿１、モデム１２０、ストレージ装置１３０、及び電力管理部１５０を含む。図２と比較すれば、本応用例では、スイッチ１４０は応用プロセッサ１１０＿１の内部に埋め込まれる。

スイッチ１４０はモデム１２０から受信される要請（又はデータ）を応用プロセッサ１１０＿１のコア１１１又はストレージ装置１３０へ伝達する。スイッチ１４０はコア１１１から伝達される要請（又はデータ）をモデム１２０へ伝達する。スイッチ１４０はストレージ装置１３０から伝達される要請（又はデータ）をモデム１２０へ伝達する。

コア１１１はスイッチ１４０を通じてモデム１２０と通信し、ストレージ装置１３０にスイッチ１４０を通じることなく、直接アクセスする。電力管理部１５０はコア１１１、スイッチ１４０、モデム１２０、及びストレージ装置１３０に電力を供給する。図２を参照して説明されたように、スイッチ１４０及びコア１１１は互いに異なる電力ドメインを形成する。

応用プロセッサ１１０をコア１１１に変更することを除外すれば、コンピューティング装置１００＿１の電力ドメインは図２を参照して説明されたのと同様に形成される。従って、コンピューティング装置１００＿１の電力ドメインに対する重複した説明は省略される。

図１４は図２のコンピューティング装置１００の他の応用例を示すブロック図である。図１４を参照すれば、コンピューティング装置１００＿２は応用プロセッサ１１０＿１、ストレージ装置１３０、及び電力管理部１５０を含む。図２と比較すれば、スイッチ１４０及びモデム１２０は応用プロセッサ１１０の内部に埋め込まれる。

応用プロセッサ１１０をコア１１１に変更することを除外すれば、コンピューティング装置１００＿２の電力ドメインは図２を参照して説明されたのと同様に形成される。従って、コンピューティング装置１００＿２の電力ドメインに対する重複した説明は省略される。

図１５は図２のコンピューティング装置１００のその他の応用例を示すブロック図である。図１５を参照すれば、コンピューティング装置１００＿３は応用プロセッサ１１０、モデム１２０＿１、ストレージ装置１３０、及び電力管理部１５０を含む。図２と比較すれば、スイッチ１４０はモデム１２０の内部に埋め込まれることができる。

コンピューティング装置１００＿３の電力ドメインは図２を参照して説明されたのと同様に形成される。従って、コンピューティング装置１００＿３の電力ドメインに対する重複した説明は省略される。

上述された内容は本発明を実施するための具体的な実施形態である。本発明は上述された実施形態のみならず、単純に設計変更されるか、或いは容易に変更することができる実施形態もまた含む。また、本発明は実施形態を利用して容易に変形して実施することができる構成も含まれる。従って、本発明の範囲は上述された実施形態に限って定められてはならず、後述する特許請求範囲のみならず、この発明の特許請求範囲と均等なものによって定められなくてはならない。

１０（従来技術に係る）コンピューティング装置
２０ネットワーク
１１応用プロセッサ
１２モデム
１３ストレージ装置
１００、１００＿１（本発明に係る）コンピューティング装置
１１０、１１０＿１、１１０＿２応用プロセッサ
１１１コア
１２０モデム
１３０、１３０＿１、１３０＿２、１３０＿３、１３０＿４ストレージ装置
１３１、１３１＿１不揮発性メモリ装置
１３１ａ第１ストレージ領域
１３１ｂ第２ストレージ領域
１３１ｃ第３ストレージ領域
１３２、１３２＿１、１３２＿２、１３２＿３、１３２＿４制御器
１３３、１３３＿１、１３３＿２、１３３＿３インタフェイスブロック
１３４、１３４＿１物理階層
１３５ａ第１リンク階層
１３５ｂ第２リンク階層
１３５ｃ第３リンク階層
１３６、１３６＿１ストレージオペレーティングシステム
１３６ａホストインタフェイス階層
１３６ｂファイルシステム、第１ファイルシステム
１３６ｃ第２ファイルシステム
１３７、１３７＿１、１３７＿２フラッシュ変換階層１３７ａ第１変換階層
１３７ｂ第２変換階層
１４０スイッチ
１４１モデムインタフェイス
１４２ストレージインタフェイス
１４３プロセッサインタフェイス
１４４ルータ
１５０電力管理部
２００、３００外部装置
２１１、３１１第１、第２局部ストレージ領域

Claims

外部装置と通信するように構成されるモデムと、
ストレージ装置と、
前記ストレージ装置にアクセスする応用プロセッサと、
前記モデムと前記応用プロセッサとを連結する第１通信経路、及び前記応用プロセッサを通じることなく、前記モデムと前記ストレージ装置を連結する第２通信経路の内の１つを提供するスイッチと、を含むコンピューティング装置。
前記スイッチは、前記外部装置から前記モデムを通じて受信される要請が前記応用プロセッサ及び前記ストレージ装置の内の何れを目的地とするかに応じて前記第１及び第２通信経路の内の１つを提供する請求項１に記載のコンピューティング装置。
前記スイッチは、
前記モデムと通信するモデムインタフェイスと、
前記応用プロセッサと通信するプロセッサインタフェイスと、
前記ストレージ装置と通信するストレージインタフェイスと、
前記モデムインタフェイスを通じて受信される要請を前記プロセッサインタフェイス及び前記ストレージインタフェイスの内の１つへ伝達するルータと、を含む請求項１に記載のコンピューティング装置。
前記プロセッサインタフェイス又は前記ストレージインタフェイスは、前記モデムインタフェイスと異なる請求項３に記載のコンピューティング装置。
前記外部装置から前記モデムを通じて受信される要請は、前記応用プロセッサ及び前記ストレージ装置の内の１つを示すアドレスを含む請求項１に記載のコンピューティング装置。
前記外部装置から前記モデムを通じて受信される要請は、同一のアドレスを含み、且つ、前記応用プロセッサ及び前記ストレージ装置の内の１つを示すタグをさらに含む請求項１に記載のコンピューティング装置。
電力管理部をさらに含み、
前記応用プロセッサは、第１電力ドメインを形成し、前記モデム、前記スイッチ、及び前記ストレージ装置は、第２電力ドメインを形成し、
前記電力管理部は、前記第１及び第２電力ドメインの休眠モード及び活性モードを互いに独立的に制御する請求項１に記載のコンピューティング装置。
電力管理部をさらに含み、
前記応用プロセッサは、第１電力ドメインを形成し、前記モデム及び前記スイッチは、第２電力ドメインを形成し、そして前記ストレージ装置は、第３電力ドメインを形成し、
前記電力管理部は、前記第１乃至第３電力ドメインの休眠モード及び活性モードを互いに独立的に制御する請求項１に記載のコンピューティング装置。
前記外部装置から前記モデムを通じて受信される要請が前記ストレージ装置を示すと、前記電力管理部は、前記スイッチ及び前記ストレージ装置を活性状態に制御する請求項８に記載のコンピューティング装置。
前記スイッチは、前記応用プロセッサの内部に位置し、
前記スイッチは、前記第１通信経路を前記モデムと前記応用プロセッサのコアとの間に提供し、そして前記第２通信経路を前記応用プロセッサの前記コアを通じることなく、前記モデムと前記ストレージ装置との間に提供する請求項１に記載のコンピューティング装置。
前記スイッチ及び前記モデムは、前記応用プロセッサの内部に位置し、
前記スイッチは、前記第１通信経路を前記モデムと前記応用プロセッサのコアとの間に提供し、且つ、前記第２通信経路を、前記応用プロセッサの前記コアを通じることなく前記モデムと前記ストレージ装置との間に提供する請求項１に記載のコンピューティング装置。
前記スイッチは、前記モデムの内部に位置する請求項１に記載のコンピューティング装置。
前記ストレージ装置は、
前記応用プロセッサから受信される第１要請によってアクセスされる第１ストレージ領域と、
前記モデムを通じて受信される第２要請が前記ストレージ装置を目的地として示す時、前記要請によってアクセスされる第２ストレージ領域と、を含み、
前記ストレージ装置は、前記第２要請に応じて前記第２ストレージ領域にアクセスするファイルシステムを駆動する請求項１に記載のコンピューティング装置。
第１ストレージ領域及び第２ストレージ領域を含む不揮発性メモリ装置と、
第１及び第２外部装置から第１及び第２要請を各々受信し、前記第１要請に応じて前記第１ストレージ領域にアクセスし、そして前記第２要請に応じて前記第２ストレージ領域にアクセスする制御器と、を含み、
前記制御器は、前記第２要請に応じて前記第２ストレージ領域を管理するファイルシステム、及び前記ファイルシステムを利用して前記第２要請を前記第２ストレージ領域に対する命令に変換するフラッシュ変換階層を含むコンピューティング装置。
前記制御器は、前記第１外部装置及び前記第１ストレージ領域に対する第１リンク階層、及び前記第２外部装置及び前記第２ストレージ領域に対する第２リンク階層をさらに含み、
前記第１リンク階層は、前記第２リンク階層と異なる請求項１４に記載のコンピューティング装置。
前記制御器は、前記第１外部装置及び前記第１ストレージ領域に対する第１物理階層、並びに、前記第２外部装置及び前記第２ストレージ領域に対する第２物理階層をさらに含み、
前記第１物理階層は、前記第２物理階層と異なる請求項１４に記載のコンピューティング装置。
前記フラッシュ変換階層は、前記第１要請を前記第１ストレージ領域に対する第２命令に変換する請求項１４に記載のコンピューティング装置。
前記制御器は、前記第１要請を前記第１ストレージ領域に対する第２命令に変換する第２フラッシュ変換階層をさらに含む請求項１４に記載のコンピューティング装置。
前記制御器は、前記第１外部装置の要請に応じて前記第１ストレージ領域及び前記第２ストレージ領域の比率を調節する請求項１４に記載のコンピューティング装置。
ストレージ装置、モデム、スイッチ、及び応用プロセッサを含むコンピューティング装置の動作方法において、
前記モデムが外部装置から第１要請を受信する段階と、
前記第１要請が前記応用プロセッサを目的地とする場合、スイッチが第１通信経路を提供して前記第１要請を前記モデムから前記応用プロセッサへ伝達する段階と、
前記要請が前記ストレージ装置を目的地とする場合、前記スイッチが第２通信経路を提供して前記第１要請を、前記応用プロセッサを通じることなく前記モデムから前記ストレージ装置へ伝達する段階と、
前記応用プロセッサが第２要請を、第３通信経路を通じて前記スイッチを経ることなく前記ストレージ装置に提供する段階と、を含む動作方法。