JP2018085362A - Wiring board and method for manufacturing the same - Google Patents
Wiring board and method for manufacturing the same Download PDFInfo
- Publication number
- JP2018085362A JP2018085362A JP2016225820A JP2016225820A JP2018085362A JP 2018085362 A JP2018085362 A JP 2018085362A JP 2016225820 A JP2016225820 A JP 2016225820A JP 2016225820 A JP2016225820 A JP 2016225820A JP 2018085362 A JP2018085362 A JP 2018085362A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wiring board
- manufacturing
- etching
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
本発明は、金属層をエッチングしてなる配線パターンを有する配線板の製造方法及び配線板に関する。 The present invention relates to a method for manufacturing a wiring board having a wiring pattern formed by etching a metal layer and a wiring board.
この種の配線板の製造方法として、絶縁基板上の金属層を所定パターンのエッチングレジストで部分的に覆ってエッチングし、金属層から所定の配線パターンを形成する方法が知られている(例えば、特許文献1参照)。 As a method for manufacturing this type of wiring board, a method is known in which a metal layer on an insulating substrate is partially covered with an etching resist having a predetermined pattern and etched to form a predetermined wiring pattern from the metal layer (for example, Patent Document 1).
ところで、上述の配線板の製造方法では、配線パターンを構成する各電路の側面が、エッチングレジストに近いほど位置ほどエッチング液に長く晒される。その結果、配線パターンの厚さ方向において配線パターンの電路幅に大小差が生じるという問題が考えられる。また、配線パターンを肉厚化するほど配線パターンの電路幅の大小差が大きくなり、問題も大きくなると考えられる。 By the way, in the manufacturing method of the above-mentioned wiring board, the side of each electric circuit constituting the wiring pattern is exposed to the etching solution longer as the position is closer to the etching resist. As a result, there may be a problem that a difference occurs in the electric circuit width of the wiring pattern in the thickness direction of the wiring pattern. Further, it is considered that the thicker the wiring pattern, the larger the difference in the electric circuit width of the wiring pattern, and the greater the problem.
本発明は、上記事情に鑑みてなされたもので、配線パターンの厚さ方向における電路幅の大小差を従来より抑えることが可能な配線板及びその製造方法の提供を目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a wiring board and a method for manufacturing the wiring board that can suppress a difference in electric circuit width in the thickness direction of the wiring pattern.
本発明に係る配線板の製造方法は、金属層をエッチングしてなる配線パターンを有する配線板の製造方法において、支持板上に積層されている前記金属層を用意することと、前記金属層のうち前記支持板と反対側の第1面を、第1パターンを有する第1エッチングレジストで部分的に覆うことと、前記金属層のうち前記第1エッチングレジストで覆われていない部分を、前記第1面から厚さ方向の途中位置までエッチングする前段エッチング処理と、前記金属層から前記第1エッチングレジストを除去し、前記金属層のうち前記第1面から前記途中位置迄を絶縁樹脂層に埋没させることと、前記金属層から前記支持板を除去し、前記金属層のうち前記支持板を除去した側の面である第2面を、前記第1エッチングレジストと同じ前記第1パターンを有する第2エッチングレジストで部分的に覆うことと、前記金属層のうち前記第2エッチングレジストで覆われていない部分を、前記第2面側から前記途中位置までエッチングして、前記金属層から前記第1パターンの前記配線パターンを形成する後段エッチング処理と、前記金属層から前記第2エッチングレジストを除去することと、を行う。 A method for manufacturing a wiring board according to the present invention is the method for manufacturing a wiring board having a wiring pattern formed by etching a metal layer, and preparing the metal layer laminated on a support plate; Of these, the first surface opposite to the support plate is partially covered with a first etching resist having a first pattern, and the portion of the metal layer not covered with the first etching resist is A pre-etching process for etching from one surface to a middle position in the thickness direction, and removing the first etching resist from the metal layer, and burying the metal layer from the first surface to the middle position in an insulating resin layer And removing the support plate from the metal layer, and forming a second surface, which is a surface of the metal layer on which the support plate is removed, on the first pattern same as the first etching resist. Part of the metal layer is covered with a second etching resist, and a part of the metal layer that is not covered with the second etching resist is etched from the second surface side to the intermediate position, and the metal layer And a post-etching process for forming the wiring pattern of the first pattern and removing the second etching resist from the metal layer.
本発明に係る配線板は、配線パターンの少なくとも一部が絶縁樹脂層に埋没している配線板であって、前記配線パターンは、その厚さ方向の中間部に位置する中間金属層と、前記中間金属層の表裏の両側に積層されかつ前記中間金属層とエッチング特性が異なりかつ前記中間金属層より厚い1対の主金属層とからなる。 The wiring board according to the present invention is a wiring board in which at least a part of a wiring pattern is buried in an insulating resin layer, and the wiring pattern includes an intermediate metal layer located in an intermediate portion in the thickness direction, The intermediate metal layer includes a pair of main metal layers that are laminated on both sides of the front and back surfaces, have different etching characteristics from the intermediate metal layer, and are thicker than the intermediate metal layer.
[第1実施形態]
以下、本発明の第1実施形態を図1〜図6に基づいて説明する。図1に示すように、本実施形態の配線板10は、絶縁基板20の内部に配線パターン21を備えてなる。配線パターン21は、例えば平行に延びる複数の電路11を有する。図1は、それら電路11と直交する配線板10の断面を示している。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the
絶縁基板20は、略同一の厚さの1対の絶縁樹脂層15,16を接合してなる。1対の絶縁樹脂層15,16は、補強繊維の織布(例えば、ガラスクロス)に樹脂を含浸させてなるプリプレグである。なお、絶縁基板20の厚さは、例えば、50〜500[μm]程度になっている。
The
配線パターン21は、1対の絶縁樹脂層15,16の間に挟まれている。また、配線パターン21は、三層構造になっていて、一方の絶縁樹脂層15(以下、適宜、「表側の絶縁樹脂層15」という)に埋没している主金属層13(以下、適宜、「表側の主金属層13」という)と、他方の絶縁樹脂層16に埋没している主金属層14(以下、適宜、「裏側の主金属層14」という)と、それら両主金属層13,14に挟まれる中間金属層12とからなる。
The
両主金属層13,14の厚さは、例えば、共に25〜200[μm]であり、中間金属層12の厚さは、例えば、0.1〜1.0[μm]になっている。このように、中間金属層12は、両主金属層13,14に比べて極めて薄い。また、中間金属層12は、裏側の絶縁樹脂層16に埋設されていて、中間金属層12と表側の主金属層13との境界面12Kが、両絶縁樹脂層15,16の境界面20Kと略面一に配置されている。なお、両主金属層13,14は必ずしも同じ厚さでなくてもよい。
Both the
両主金属層13,14は、例えば、同じ金属で構成され、中間金属層12は、主金属層13,14とはエッチング特性が異なる金属で構成されている。具体的には、中間金属層12は、主金属層13,14より耐酸性が高い金属で構成され、例えば主金属層13,14は、銅で構成されているのに対し、中間金属層12は、銅より耐酸性が高い例えばニッケルで構成されている。
Both the
主金属層13,14は、厚さに比べて幅が広くなっている。また、主金属層13,14の両側面は凹状に湾曲していて、主金属層13,14の断面は、中間金属層12側で幅が急激に拡がる略台形状になっている。
The
図2には、配線板10の一使用例が示されている。同図の配線板10の表裏の両面に絶縁層層17,17を有する構造になっていて、各絶縁層15,16,17上には、導体回路層25,25が形成されている。そして、導体回路層25,25の間、及び導体回路25と配線パターン21との間を接続するビア26が形成されている。また、配線板10を貫通するスルーホール27が形成されていて、スルーホール27と導体回路層25が接続されてシグナル用の回路として用いられる。また、最外の導体回路25,25上にはソルダーレジスト層28,28が形成され、ソルダーレジスト層28には、複数のパッド用孔が形成され、導体回路層25の一部がパッド用孔内に位置してパッド26になっている。そして、各パッド26上に形成される半田バンプ19を介してICなどの電子部品90が接続される。
FIG. 2 shows an example of use of the
次に、本実施形態の配線板10の製造方法について説明する。
(1)図3(A)に示すように、支持板50の表側の面であるF面50Fと裏側の面であるS面50Sとに、銅製の第1主金属層51,51が積層されている積層板59が用意される。支持板50は、絶縁層50Aの表裏の両面に銅箔50Bが積層されてなり、支持板50の銅箔50Bと第1主金属層51とは、図示しない外縁部のみが接続され、それ以外の部分は用意に分離可能になっている。なお、第1主金属層51は、厚みが25〜200[μm]の銅箔又は電解銅メッキである。
Next, the manufacturing method of the
(1) As shown in FIG. 3 (A), first
ここで、支持板50のF面50F側の第1主金属層51上とS面50S側の第1主金属層51上とには同じ処理が施されるため、以下、F面50F側の第1主金属層51上を例にして説明する。
Here, since the same processing is performed on the first
(2)図3(B)に示すように、積層板59の第1主金属層51上に中間金属層52が形成される。中間金属層52はめっき、または、スパッタリングによって形成される。なお、中間金属層52は、好ましくは、ニッケルめっきで形成されている。なお、中間金属層52の厚みは0.1〜1.0[μm]程度である。
(2) As shown in FIG. 3B, the
(3)図3(C)に示すように、中間金属層52上に第2主金属層53が形成される。第2主金属層53は、中間金属層52と同じエッチング特性の金属で形成されると共に、中間金属層52と略同一の厚さに形成される。以上により、第1主金属層51、中間金属層52、第2主金属層53からなる金属層54が形成されて支持板50に支持されている。
(3) As shown in FIG. 3C, the second
(4)図4(A)に示すように、金属層54のうち支持板50と反対側のF面54F(本発明の「第1面」に相当する。)が、表側の主金属層13を形成するための第1パターン55Aを有する第1エッチングレジスト55で部分的に覆われる。
(4) As shown in FIG. 4A, an
(5)金属層54に対する第1エッチング処理が行われる。この第1エッチング処理では、第2主金属層53は溶解するが、中間金属層52は溶解困難又は不可能なエッチング液が使用される。これにより、図4(B)に示すように、金属層54のうち第2主金属層53のみがエッチングされて、第1パターン55Aの周囲が、F面54Fから厚さ方向の途中位置まで除去され、第2主金属層53から表側の主金属層13が形成される。
(5) A first etching process is performed on the
(6)図4(C)に示すように、第1エッチングレジスト55が除去される。 (6) As shown in FIG. 4C, the first etching resist 55 is removed.
(7)図5(A)に示すように、金属層54上に表側の絶縁樹脂層15が積層されて、加熱プレスされる。これにより、表側の主金属層13が表側の絶縁樹脂層15に埋没される。
(7) As shown in FIG. 5A, the insulating
(8)図5(B)に示すように、支持板50と第1主金属層51とを接続する外縁部が切断されて支持板50(銅箔50Bを含む)が除去される。これ以降、表側の絶縁樹脂層15は、キャリア及び後述する第2エッチング処理におけるエッチングレジストとして機能する。
(8) As shown in FIG. 5B, the outer edge portion connecting the
(9)図5(C)に示すように、金属層54のうち支持板50を除去した側の面であるS面54S(本発明の「第2面」に相当する。)が、裏側の主金属層14を形成するための第1パターン56Aを有する第2エッチングレジスト56で部分的に覆われる。
(9) As shown in FIG. 5C, the
(10)金属層54に対する第2エッチング処理が行われる。この第2エッチング処理では、第1主金属層51は溶解するが、中間金属層52は溶解困難又は不可能なエッチング液が使用される。これにより、図6(A)に示すように金属層54のうち第1主金属層51のみがエッチングされ、第1パターン55Aの周囲が、F面54Fから厚さ方向の途中位置まで除去されて、第1主金属層51から裏側の主金属層14が形成される。
(10) A second etching process is performed on the
(11)金属層54に対する第3エッチング処理が行われる。この第3エッチング処理では、中間金属層52は溶解するが、第1主金属層51及び第2主金属層53は溶解困難又は不可能なエッチング液が使用される。これにより、図6(B)に示すように金属層54のうち中間金属層52のみがエッチングされ、中間金属層52のうち第1主金属層51及び第2主金属層53から露出している部分が除去されて、複数の電路11が互いに分離した状態に形成される。そして、第2エッチングレジスト56が除去されて配線パターン21が完成する。
(11) A third etching process is performed on the
(12)図6(C)に示すように、配線パターン21の第2主金属層53側に裏側の絶縁樹脂層16が積層されて加熱プレスされる。以上により図1に示される配線板10が完成する。
(12) As shown in FIG. 6C, the insulating
本実施形態の配線板10の製造方法に関する説明は以上である。なお、本実施形態では、上記した第1エッチング処理が本発明に係る「前段エッチング処理」に相当し、第2及び第3のエッチング処理が本発明に係る「後段エッチング処理」に相当する。また、第3エッチング処理は、上記した(5)と(6)の工程の間に行ってもよく、その場合は、第1と第3のエッチング処理が本発明に係る「前段エッチング処理」に相当し、第2エッチング処理が、本発明に係る「後段エッチング処理」に相当することになる。
The description regarding the manufacturing method of the
次に、本実施形態の配線板10の製造方法の作用効果について説明する。上記したように本実施形態の配線板10の製造方法では、配線パターン21を形成するための金属層54に対するエッチング処理が、その金属層54の表側からのエッチング処理と、裏側からのエッチング処理とに分けて行われる。これにより、金属層54を表裏の一方側のみからエッチング処理する従来の製造方法に比べて、配線パターン21の厚さ方向における電路11の幅の大小差(図1のボトム幅W2とトップ幅W1との差分)を抑えることができる。また、配線パターン21の厚肉化した場合の電路幅の大小差の増加も抑えられるため、大電流を流せるようにすることが可能になる。即ち、配線板10の大電流化が可能になる。さらには、各電路11の最大幅部の張り出し量が抑えられるので、電路11,11同士を互いに接近させて配置することができ、これにより配線パターン21のファイン化も可能になる。しかも、本実施形態の配線板10では、配線パターン21の厚さ方向の中間部に、それ以外の部分とはエッチング特性が異なる中間金属層12を備えているので、配線パターン21を形成する際に、金属層54の表側からのエッチング処理と裏側からのエッチング処理との境界位置が安定し、配線パターン21の断面の形状品質も安定する。
Next, the effect of the manufacturing method of the
[第2実施形態]
図7に示すように、本実施形態の配線板10Vの配線パターン21Vは、第1実施形態で説明した電路11(以下、「第1の電路11」という)に加え、第1の電路11よりも厚みの薄い第2及び第3の電路11B,11Cを備えている点が第1実施形態と異なる。第2の電路11Bは、表側の主金属層13のみで構成されているのに対し、第3の電路11Cは、裏側の主金属層14及び中間金属層12のみで構成されている。また、裏側の主金属層14は、表側の主金属層13よりも厚みが薄くなっている。以下、本実施形態の配線板10Vの製造方法について、上記第1実施形態との相違点を主に説明する。
[Second Embodiment]
As shown in FIG. 7, the
(1)上記第1実施形態の製造方法における(3)の工程に次いで、図8(A)に示すように、金属層54のF面54F上に、第1の電路11の表側の主金属層13を形成するための第1パターン55Aと、第2の電路11Bの表側の主金属層13を形成するための第2パターン55Bとを有する第1エッチングレジスト55Vが重ねられる。
(1) After the step (3) in the manufacturing method of the first embodiment, as shown in FIG. 8A, the main metal on the front side of the first
(2)上記第1実施形態の製造方法における(5)〜(8)の工程と同様の工程が行われて、図8(B)に示すように、金属層54のF面54Fに、第1及び第2の電路11,11Bの表側の主金属層13が形成される。
(2) Steps similar to the steps (5) to (8) in the manufacturing method of the first embodiment are performed, and as shown in FIG. A
(3)図8(B)に示すように、金属層54のS面54S上に、第1の電路11の裏側の主金属層14を形成するための第1パターン56Aと、第3の電路11Bの裏側の主金属層14を形成するための第2パターン56Cとを有する第2エッチングレジスト56Vが重ねられる。
(3) As shown in FIG. 8B, a
(4)上記第1実施形態の製造方法における(10)〜(12)の工程と同様の工程が行われて、図7に示すように、金属層54のS面54Sに、第1及び第3の電路11,11Cの裏側の主金属層14が形成されると共に、裏側の絶縁樹脂層16が積層されて配線板10Vが完成する。
(4) Steps similar to the steps (10) to (12) in the manufacturing method of the first embodiment are performed, and the first and first surfaces are formed on the
本実施形態の配線板10Vの構造及び製造方法に関する説明は以上である。本実施形態の配線板10Vの製造方法によれば、1つの配線パターン21Vに、断面積が異なる第1〜第3の電路11,11B,11Cを容易に形成することができる。そして、断面積の大小に応じて第1〜第3の電路11,11B,11Cを制御用と電力用とに使い分けたり、大電流系統と小電力系統とに使い分けたりすることができる。
This completes the description of the structure and manufacturing method of the
さらに、裏側の主金属層14を表側の主金属層13よりも薄くすることで、第3の電路11Cを、第1の電路11、第2の電路11Bに比べファインピッチの電路を形成することができる。
Further, by making the
[第3実施形態]
第3実施形態の配線板10Zは、図9に示すように、絶縁基板20Z内に2つの配線パターン21X,21Yが積層されている。それら配線パターン21X,21Yは、図9の断面形状においては、第1実施形態の配線パターン21と同じ構造をなし、例えば平行に延びる複数ずつの電路11をそれぞれ有する。
[Third Embodiment]
As shown in FIG. 9, the
詳細には、本実施形態の配線板10Zの絶縁基板20Zは、中間絶縁樹脂層31の表裏の両側に外側絶縁樹脂層32,33を積層してなり、一方の配線パターン21Xは、中間絶縁樹脂層31と一方の外側絶縁樹脂層32との間に挟まれ、他方の配線パターン21Yは、中間絶縁樹脂層31と他方の外側絶縁樹脂層33との間に挟まれている。また、中間絶縁樹脂層31は、第1実施形態における「表側の絶縁樹脂層15」に相当すると共に、外側絶縁樹脂層32,33は、第1実施形態における「裏側の絶縁樹脂層16」に相当する。そして、一方の配線パターン21Xの中間金属層12が、一方の外側絶縁樹脂層32に埋没し、他方の配線パターン21Yの中間金属層12が、他方の外側絶縁樹脂層33に埋没している。以下、本実施形態の配線板10Zの製造方法について、上記第1実施形態との相違点を主に説明する。
In detail, the insulating substrate 20Z of the wiring board 10Z of the present embodiment is formed by laminating outer insulating resin layers 32 and 33 on both sides of the front and back of the intermediate insulating
(1)前記第1実施形態で説明した積層板59(図3(A)参照)の片面側と同一構造の第1及び第2の積層板61,62が準備され、第1実施形態の製造方法における(1)〜(6)の工程と同様の工程により、図10(A)に示すように、第1と第2の積層板61,62における第2主金属層53のみがエッチングされて、両配線パターン21X,21Yの表側の主金属層13がそれぞれ形成される。
(1) First and second
(2)図10(A)に示すように、第1と第2の積層板60,61の間にプリプレグが配置され、そのプリプレグに第1と第2の積層板60,61の表側の主金属層13がそれぞれ押し付けられて積層され、加熱プレスされる(図10(B)参照)。
(2) As shown in FIG. 10 (A), a prepreg is disposed between the first and second
(3)図11(A)に示すように、第1の第1の積層板61から支持板50が除去される。
(3) As shown in FIG. 11A, the
(4)図11(B)に示すように、第1実施形態の製造方法における(9)の工程と同様に第1の第1の積層板61の金属層54が第2エッチングレジスト56で部分的に覆われる。
(4) As shown in FIG. 11B, the
(5)上記第1実施形態の製造方法における(10)〜(12)の工程と同様の工程が行われ、第1の積層板61の金属層54及び中間金属層12がエッチングされて、図11(C)に示すように一方の配線パターン21Xが完成しかつ外側絶縁樹脂層32に覆われる。
(5) Steps similar to the steps (10) to (12) in the manufacturing method of the first embodiment are performed, and the
(6)図11(C)に示すように、第2の積層板62の支持板50が除去される。
(6) As shown in FIG. 11C, the
(7)次いで、上記第1実施形態の製造方法における(9)〜(12)の工程と同様の工程が行われ、第2の積層板62の金属層54及び中間金属層12がエッチングされて、他方の配線パターン21Yが完成しかつ外側絶縁樹脂層33に覆われる。これにより、図9に示される本実施形態の配線板10Zが完成する。
(7) Next, steps similar to the steps (9) to (12) in the manufacturing method of the first embodiment are performed, and the
本実施形態の配線板10Zの構造及び製造方法に関する説明は以上である。本実施形態の製造方法によれば、複数の配線パターン21X,21Yを備える配線板10Zを容易に製造することが可能になる。
This completes the description of the structure and manufacturing method of the wiring board 10Z of the present embodiment. According to the manufacturing method of the present embodiment, it is possible to easily manufacture the wiring board 10Z including the plurality of
[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
[Other Embodiments]
The present invention is not limited to the above-described embodiment. For example, the embodiments described below are also included in the technical scope of the present invention, and various modifications are possible within the scope of the invention other than the following. It can be changed and implemented.
(1)前記各実施形態の配線板10,10V,10Zには、それぞれ中間金属層52が備えられているが、中間金属層52を備えない構成としてもよい。即ち、金属層54を、同一金属の単層構造としておき、その金属層54を表側からの前段エッチング処理と裏側からの後段エッチング処理とに分けて行ってもよい。この場合、時間管理により、金属層54の厚さ方向の表側の約半分と裏側の約半分とをエッチングすればよい。
(1) Although the
(2)また、金属層54を、中間金属層52を設けずに、金属層54の厚さの略半分と残り半分とをエッチング特性が異なる第1と第2の主金属層で構成しておき、前段エッチング処理では、第1の主金属層を溶解するが、第2の主金属層を溶解困難又は不可能なエッチング液を使用し、後段エッチング処理では、第2の主金属層を溶解するが、第1の主金属層を溶解困難又は不可能なエッチング液を使用して、金属層54から配線パターン21を形成してもよい。
(2) Further, the
10、10V,10Z 配線板
11,11B,11C 電路
12,52 中間金属層
13,14 主金属層
15,16 絶縁樹脂層
21,21V,21X,21Y 配線パターン
31 中間絶縁樹脂層
32,33 外側絶縁樹脂層
51 第1主金属層
52 中間金属層
53 第2主金属層
54 金属層
55,55V 第1エッチングレジスト
55A,56A 第1パターン
55B,56C 第2パターン
56,56V 第2エッチングレジスト
10, 10V,
Claims (13)
支持板上に積層されている前記金属層を用意することと、
前記金属層のうち前記支持板と反対側の第1面を、第1パターンを有する第1エッチングレジストで部分的に覆うことと、
前記金属層のうち前記第1エッチングレジストで覆われていない部分を、前記第1面から厚さ方向の途中位置までエッチングする前段エッチング処理と、
前記金属層から前記第1エッチングレジストを除去し、前記金属層のうち前記第1面から前記途中位置迄を絶縁樹脂層に埋没させることと、
前記金属層から前記支持板を除去し、前記金属層のうち前記支持板を除去した側の面である第2面を、前記第1エッチングレジストと同じ前記第1パターンを有する第2エッチングレジストで部分的に覆うことと、
前記金属層のうち前記第2エッチングレジストで覆われていない部分を、前記第2面側から前記途中位置までエッチングして、前記金属層から前記第1パターンの前記配線パターンを形成する後段エッチング処理と、
前記金属層から前記第2エッチングレジストを除去することと、を行う。 In a method for manufacturing a wiring board having a wiring pattern formed by etching a metal layer,
Providing the metal layer laminated on a support plate;
Partially covering a first surface of the metal layer opposite to the support plate with a first etching resist having a first pattern;
A pre-etching process for etching a portion of the metal layer that is not covered with the first etching resist from the first surface to an intermediate position in the thickness direction;
Removing the first etching resist from the metal layer and burying the metal layer from the first surface to the middle position in an insulating resin layer;
The support plate is removed from the metal layer, and the second surface, which is the surface of the metal layer from which the support plate has been removed, is a second etching resist having the same first pattern as the first etching resist. Partially covering,
A post-etching process in which a portion of the metal layer that is not covered with the second etching resist is etched from the second surface side to the middle position to form the wiring pattern of the first pattern from the metal layer. When,
Removing the second etching resist from the metal layer.
前記金属層として、中間金属層の表裏の両側に前記中間金属層とエッチング特性が異なる1対の主金属層を積層してなるものを使用し、
前記前段エッチング処理又は前記後段エッチング処理は、前記主金属層をエッチングしてからエッチング液を変更して前記中間金属層をエッチングする中間層エッチング処理を含む。 In the manufacturing method of the wiring board of Claim 1,
As the metal layer, a layer formed by laminating a pair of main metal layers having different etching characteristics from the intermediate metal layer on both sides of the front and back of the intermediate metal layer,
The pre-stage etching process or the post-stage etching process includes an intermediate layer etching process that etches the main metal layer and then changes the etchant to etch the intermediate metal layer.
前記第1エッチングレジスト又は前記第2エッチングレジストの一方のエッチングレジストに、前記金属層のうち他方のエッチングレジストでは覆わない部分を覆う第2パターンを設けておき、前記第1パターンの前記配線パターンより薄い前記第2パターンの前記配線パターンを形成する。 In the manufacturing method of the wiring board of Claim 2,
A second pattern that covers a portion of the metal layer that is not covered by the other etching resist is provided in one of the first etching resist or the second etching resist, and the wiring pattern of the first pattern The wiring pattern of the thin second pattern is formed.
前記中間金属層の表側に積層されている前記主金属層と、前記中間金属層の裏側に積層されている前記主金属層との厚みが異なる。 In the manufacturing method of the wiring board of Claim 2,
The main metal layer laminated on the front side of the intermediate metal layer and the main metal layer laminated on the back side of the intermediate metal layer are different in thickness.
前記第1エッチングレジストの除去後の1対の前記金属層の前記第1面の間に前記絶縁樹脂層を挟みかつ、それら1対の金属層の前記第2面をそれぞれ前記第2エッチングレジストで覆って前記後段エッチング処理を行う。 In the manufacturing method of the wiring board of any one of Claims 1 thru | or 4,
The insulating resin layer is sandwiched between the first surfaces of the pair of metal layers after the removal of the first etching resist, and the second surfaces of the pair of metal layers are respectively made of the second etching resist. Then, the latter etching process is performed.
前記金属層を前記第1面から厚さ方向の途中位置までをエッチングするときの前記途中位置が、前記金属層の厚さ方向の略中央位置にする。 In the manufacturing method of the wiring board as described in any one of Claims 1 thru | or 5,
The intermediate position when the metal layer is etched from the first surface to an intermediate position in the thickness direction is set to a substantially central position in the thickness direction of the metal layer.
前記配線パターンを、前記金属層の厚さ方向の前記途中位置で最も幅広となりかつ前記第1面及び前記第2面に向かうに従って徐々に幅狭になるように形成する。 In the manufacturing method of the wiring board as described in any one of Claims 1 thru | or 6,
The wiring pattern is formed so as to be widest at the middle position in the thickness direction of the metal layer and gradually become narrower toward the first surface and the second surface.
前記金属層のうち前記第1面から前記途中位置迄を前記絶縁樹脂層に埋没させてから前記支持板を除去する。 A method of manufacturing a wiring board according to any one of claims 1 to 7,
The support plate is removed after the metal layer is buried in the insulating resin layer from the first surface to the middle position.
前記支持板は、厚みが50μm以上である。 A method for manufacturing a wiring board according to any one of claims 1 to 8,
The support plate has a thickness of 50 μm or more.
前記支持板の両面に前記金属層が積層されている。 A method for manufacturing a wiring board according to any one of claims 1 to 9,
The metal layer is laminated on both sides of the support plate.
前記配線パターンは、その厚さ方向の中間部に位置する中間金属層と、前記中間金属層の表裏の両側に積層されかつ前記中間金属層とエッチング特性が異なりかつ前記中間金属層より厚い1対の主金属層とからなる。 A wiring board in which at least a part of the wiring pattern is buried in the insulating resin layer,
The wiring pattern includes a pair of intermediate metal layers positioned in the middle part in the thickness direction, laminated on both sides of the front and back surfaces of the intermediate metal layer, and different in etching characteristics from the intermediate metal layer and thicker than the intermediate metal layer. The main metal layer.
前記1対の主金属層は、前記中間金属層から離れるに従って幅狭になっている。 The wiring board according to claim 10, wherein
The pair of main metal layers become narrower as the distance from the intermediate metal layer increases.
前記中間金属層の表側に積層されている前記主金属層と、前記中間金属層の裏側に積層されている前記主金属層との厚みが異なる。 The wiring board according to claim 11 or 12,
The main metal layer laminated on the front side of the intermediate metal layer and the main metal layer laminated on the back side of the intermediate metal layer are different in thickness.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016225820A JP2018085362A (en) | 2016-11-21 | 2016-11-21 | Wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016225820A JP2018085362A (en) | 2016-11-21 | 2016-11-21 | Wiring board and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018085362A true JP2018085362A (en) | 2018-05-31 |
Family
ID=62238521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016225820A Pending JP2018085362A (en) | 2016-11-21 | 2016-11-21 | Wiring board and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018085362A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220217842A1 (en) * | 2021-01-05 | 2022-07-07 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
-
2016
- 2016-11-21 JP JP2016225820A patent/JP2018085362A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220217842A1 (en) * | 2021-01-05 | 2022-07-07 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
US12028973B2 (en) * | 2021-01-05 | 2024-07-02 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5504149B2 (en) | Multilayer wiring board | |
KR20150087691A (en) | Embedded trace substrate and method manufacturing bump of the same | |
EP2563105B1 (en) | Printed substrate manufacturing method and printed substrate employing same | |
JP5462777B2 (en) | Manufacturing method of multilayer wiring board | |
JP2012094662A (en) | Method of manufacturing multilayer wiring board | |
KR100897668B1 (en) | Fabricating Method of Printed Circuit Board using the Carrier | |
US20100206618A1 (en) | Coreless Substrate and Method for Making the Same | |
US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
CN104768324B (en) | Method for manufacturing core substrate and circuit board | |
JP4753749B2 (en) | Wiring circuit board assembly sheet and manufacturing method thereof | |
CN106328625B (en) | Package substrate and manufacturing method thereof | |
CN106158667B (en) | Package substrate and manufacturing method thereof | |
TWI606763B (en) | Circuit board and manufacturing method for same | |
KR101101496B1 (en) | carrier for manufacturing wiring substrate and method of manufacturing wiring substrate using the same | |
JP2018085362A (en) | Wiring board and method for manufacturing the same | |
JP4620495B2 (en) | Flexures and methods of manufacturing flexures | |
US20160073505A1 (en) | Manufacturing method of multilayer flexible circuit structure | |
CN103002677B (en) | Circuit board and manufacturing method thereof | |
US9578742B1 (en) | Circuit board structure and method for manufacturing the same | |
KR20130101198A (en) | Method for manufacturing semiconductor package substrate formed bump and the semiconductor package substrate substrate manufactured by the same method | |
TWI442844B (en) | Embedded flex circuit board and method of fabricating the same | |
JP4952827B2 (en) | Flexures and methods of manufacturing flexures | |
US20140174791A1 (en) | Circuit board and manufacturing method thereof | |
CN101958306A (en) | Embedded circuit substrate and manufacturing method thereof | |
KR100736146B1 (en) | Method for fabricating the flexible circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190315 |