JP2018073864A - Cooling device, mounting method - Google Patents

Cooling device, mounting method Download PDF

Info

Publication number
JP2018073864A
JP2018073864A JP2016207822A JP2016207822A JP2018073864A JP 2018073864 A JP2018073864 A JP 2018073864A JP 2016207822 A JP2016207822 A JP 2016207822A JP 2016207822 A JP2016207822 A JP 2016207822A JP 2018073864 A JP2018073864 A JP 2018073864A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
heat generating
plate portion
leg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016207822A
Other languages
Japanese (ja)
Other versions
JP6823283B2 (en
Inventor
佑紀 松本
Yuki Matsumoto
佑紀 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2016207822A priority Critical patent/JP6823283B2/en
Publication of JP2018073864A publication Critical patent/JP2018073864A/en
Application granted granted Critical
Publication of JP6823283B2 publication Critical patent/JP6823283B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve a problem that it is difficult for an operator to specify a heat sink mounting position in a simple method with a cooling device achieving sufficient cooling performance.SOLUTION: A cooling device includes: a heat radiation part which cools a heating component located on a substrate; and a frame mounted on the substrate. Protruding parts which cool the substrate and assist to position the heat radiation part are formed at the outer side of a mounting position of the heat radiation part on the frame.SELECTED DRAWING: Figure 1

Description

本発明は、半導体パッケージ、半導体パッケージ取付方法、に関し、特にシリコンチップなどの発熱部材に対する冷却性能を高めることが可能な半導体パッケージ、半導体パッケージ取付け方法に関する。   The present invention relates to a semiconductor package and a semiconductor package mounting method, and more particularly to a semiconductor package and a semiconductor package mounting method capable of improving the cooling performance for a heat generating member such as a silicon chip.

パッケージ基板にシリコンチップなどを搭載した半導体パッケージが知られている。   A semiconductor package in which a silicon chip or the like is mounted on a package substrate is known.

例えば、特許文献1には、CPUチップ(シリコンチップ)と、CPUチップが搭載されているパッケージ基板と、CPUチップの上面に配置される蓋体と、CPUチップと蓋体との間に挿入される熱媒介物質(TIM:Termal Interface Material)と、を有する半導体パッケージが記載されている。また、特許文献1の場合、上記構成に加えて、TIMと隣接し、CPUチップと蓋体との間に挿入されて熱を分散する熱分散カバーを有している。特許文献1によると、このような構成により、熱放出能力を高めることが出来る。   For example, in Patent Document 1, a CPU chip (silicon chip), a package substrate on which the CPU chip is mounted, a lid disposed on the top surface of the CPU chip, and the CPU chip and the lid are inserted. A semiconductor package having a thermal interface material (TIM) is described. In addition, in the case of Patent Document 1, in addition to the above configuration, a heat dispersion cover that is adjacent to the TIM and is inserted between the CPU chip and the lid to dissipate heat is provided. According to Patent Document 1, such a configuration can enhance the heat release capability.

また、蓋体の上部には、TIMなどを介してヒートシンクを配置することがある。このようなヒートシンクを用いる際の技術の一つとして、例えば、特許文献2がある。特許文献2には、発熱体に固定される固定部と、放熱凸部を有し固定部に対してスライドする放熱部と、を備えたヒートシンクが記載されている。特許文献2によると、このように固定部に対してスライドする放熱部を備えることで、発熱体の配置に制限が生じることを抑制することが出来る。   In addition, a heat sink may be disposed on the top of the lid via a TIM or the like. As one of techniques when using such a heat sink, there is, for example, Patent Document 2. Patent Document 2 describes a heat sink that includes a fixing portion that is fixed to a heating element and a heat dissipation portion that has a heat dissipation convex portion and slides relative to the fixing portion. According to Patent Document 2, it is possible to suppress the restriction on the arrangement of the heating elements by providing the heat radiating part that slides with respect to the fixed part.

特許第4434564号Patent No. 4434564 特開2015−50255号公報Japanese Patent Laying-Open No. 2015-50255

特許文献1に記載のように蓋体を用いる場合、蓋体の厚みに応じて熱抵抗が増大し冷却性能が下がることになる。そのため、冷却性能を高める観点からは、蓋体を用いずに、発熱体であるシリコンチップとヒートシンクとを直接接続する(又は、TIMを介して接続する)ことが望ましい。   When a lid is used as described in Patent Document 1, the thermal resistance increases according to the thickness of the lid, and the cooling performance decreases. Therefore, from the viewpoint of improving the cooling performance, it is desirable to directly connect the silicon chip, which is a heating element, and the heat sink without using a lid (or connect via a TIM).

一方で、蓋体には、パッケージ基板をマザー基板にはんだ接続する際に、シリコンチップとパッケージ基板との熱膨張率の差により生じるインターポーザ基板の反りを低減させる機能がある。そのため、単純に蓋体を撤去してしまうと、マザー基板への接合時にはんだ接続不良が生じやすくなるおそれがあった。   On the other hand, the lid has a function of reducing warpage of the interposer substrate caused by a difference in thermal expansion coefficient between the silicon chip and the package substrate when the package substrate is solder-connected to the mother substrate. Therefore, if the lid is simply removed, there is a risk that poor solder connection is likely to occur during bonding to the mother board.

このように、冷却効率の観点からは蓋体を用いないことが望ましい一方で、はんだ接続不良を防ぐ観点からは蓋体を用いることが望ましかった。つまり、半導体パッケージにおいては、はんだ接続不良を防ぎつつ冷却性能を高めることが難しい、という問題が生じていた。   Thus, while it is desirable not to use a lid from the viewpoint of cooling efficiency, it was desirable to use a lid from the viewpoint of preventing poor solder connection. That is, in the semiconductor package, there has been a problem that it is difficult to improve the cooling performance while preventing poor solder connection.

なお、特許文献2のようにヒートシンクをスライド移動可能としたところで、蓋体は依然として残ることになる。そのため、特許文献2のようなヒートシンクに対する工夫では、上記のような問題を解決することは難しかった。   Note that when the heat sink is made slidable as in Patent Document 2, the lid body still remains. For this reason, it has been difficult to solve the above-described problems with the device for the heat sink as in Patent Document 2.

そこで、本発明の目的は、はんだ接続不良を防ぎつつ冷却性能を高めることが難しい、という問題を解決する半導体パッケージを提供することにある。   Accordingly, an object of the present invention is to provide a semiconductor package that solves the problem that it is difficult to improve cooling performance while preventing poor solder connection.

かかる目的を達成するため本発明の一形態である半導体パッケージは、
発熱部材と、
前記発熱部材を搭載し、第2の基板に搭載される第1の基板と、
前記第1の基板の変形を防止する補強部材と、
を備え、
前記補強部材は、前記第1の基板に対して着脱可能に構成されている
という構成を採る。
In order to achieve such an object, a semiconductor package which is an embodiment of the present invention includes:
A heating member;
A first substrate mounted with the heat generating member and mounted on a second substrate;
A reinforcing member for preventing deformation of the first substrate;
With
The reinforcing member is configured to be detachable from the first substrate.

また、本発明の他の形態である半導体パッケージ取付方法は、
第1の基板に、
発熱部材を搭載するとともに、前記第1の基板の変形を防止し前記第1の基板に対して着脱可能に構成されている補強部材を設ける
という構成を採る。
In addition, a semiconductor package mounting method according to another embodiment of the present invention includes:
On the first substrate,
A configuration is adopted in which a heat generating member is mounted, and a reinforcing member configured to prevent deformation of the first substrate and be detachable from the first substrate is provided.

本発明は、以上のように構成されることにより、はんだ接続不良を防ぎつつ冷却性能を高めることが難しい、という問題を解決する半導体パッケージを提供することが可能となる。   By being configured as described above, the present invention can provide a semiconductor package that solves the problem that it is difficult to improve cooling performance while preventing poor solder connection.

本発明の第1の実施形態に係る半導体パッケージの構成の一例を示す図である。It is a figure which shows an example of a structure of the semiconductor package which concerns on the 1st Embodiment of this invention. 図1で示す半導体パッケージのうち上板部を取り外した際の構成の一例を示す図である。It is a figure which shows an example of a structure at the time of removing the upper-plate part among the semiconductor packages shown in FIG. 図1のA−A線で切断した際の半導体パッケージの構成の一例を示すA−A断面図である。It is AA sectional drawing which shows an example of a structure of the semiconductor package at the time of cut | disconnecting by the AA line of FIG. 本発明の第1の実施形態に係る半導体パッケージを製造・取り付ける際の動作の一例を示すフローチャートである。It is a flowchart which shows an example of the operation | movement at the time of manufacturing and attaching the semiconductor package which concerns on the 1st Embodiment of this invention. 図4で示すステップS002の様子の一例を示すA−A断面図である。It is AA sectional drawing which shows an example of the mode of step S002 shown in FIG. 図4で示すステップS003の様子の一例を示すA−A断面図である。It is AA sectional drawing which shows an example of the mode of step S003 shown in FIG. 図4で示すステップS004の様子の一例を示すA−A断面図である。It is AA sectional drawing which shows an example of the mode of step S004 shown in FIG. 脚部の他の構成の一例を示す図である。It is a figure which shows an example of the other structure of a leg part. リッド及びインターポーザ基板の他の一例を示すA−A断面図である。It is AA sectional drawing which shows another example of a lid and an interposer board | substrate. 本発明の第2の実施形態に係る半導体パッケージの構成の一例を示す図である。It is a figure which shows an example of a structure of the semiconductor package which concerns on the 2nd Embodiment of this invention. 図10で示すB−B線で切断した際の半導体パッケージの構成の一例を示すB−B断面図である。It is BB sectional drawing which shows an example of a structure of the semiconductor package at the time of cut | disconnecting by the BB line shown in FIG. 上板部を脚部に取り付けた際の半導体パッケージの構成の一例を示すB−B断面図である。It is BB sectional drawing which shows an example of a structure of the semiconductor package at the time of attaching an upper board part to a leg part. 本発明の第3の実施形態における半導体パッケージの構成の一例を示す概略図である。It is the schematic which shows an example of a structure of the semiconductor package in the 3rd Embodiment of this invention.

[第1の実施形態]
本発明の第1の実施形態を図1乃至図9を参照して説明する。図1は、半導体パッケージ1の構成の一例を示す図である。図2は、リッド11のうち上板部111を取り外した際の構成の一例を示す図である。図3は、半導体パッケージ1のA−A断面図である。図4は、半導体パッケージ1を製造・取り付ける際の動作の一例を示すフローチャートである。図5は、半導体パッケージ1をマザー基板3に接合した状態を示すA−A断面図である。図6は、半導体パッケージ1をマザー基板3に接合した後、上板部111を取り外した状態を示すA−A断面図である。図7は、上板部111を取り外した後、ヒートシンク4を設置した状態を示すA−A断面図である。図8は、脚部112の他の構成の一例を示す図である。図9は、リッド11及びインターポーザ基板12の他の一例を示すA−A断面図である。
[First Embodiment]
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a diagram illustrating an example of the configuration of the semiconductor package 1. FIG. 2 is a diagram illustrating an example of a configuration when the upper plate portion 111 is removed from the lid 11. FIG. 3 is a cross-sectional view of the semiconductor package 1 taken along the line AA. FIG. 4 is a flowchart showing an example of an operation when the semiconductor package 1 is manufactured and attached. FIG. 5 is a cross-sectional view taken along the line AA showing the state where the semiconductor package 1 is bonded to the mother substrate 3. FIG. 6 is a cross-sectional view taken along line AA showing the state where the upper plate portion 111 is removed after the semiconductor package 1 is bonded to the mother substrate 3. FIG. 7 is a cross-sectional view taken along line AA showing the state where the heat sink 4 is installed after the upper plate portion 111 is removed. FIG. 8 is a diagram illustrating an example of another configuration of the leg portion 112. FIG. 9 is an AA cross-sectional view showing another example of the lid 11 and the interposer substrate 12.

本発明の第1の実施形態では、はんだ接続によりマザー基板3(第2の基板)などに搭載する半導体パッケージ1について説明する。後述するように、本実施形態における半導体パッケージ1のリッド11は、当該リッド11の少なくとも一部が着脱可能に構成されている。このような構成により、半導体パッケージ1とマザー基板3とを接合する際にリッド11による反りの防止を行いつつ、接合後にリッド11(の少なくとも一部)を取り外して、発熱チップ11を露出させることが可能になる。   In the first embodiment of the present invention, a semiconductor package 1 mounted on a mother substrate 3 (second substrate) or the like by solder connection will be described. As will be described later, the lid 11 of the semiconductor package 1 in the present embodiment is configured such that at least a part of the lid 11 is detachable. With such a configuration, when the semiconductor package 1 and the mother substrate 3 are joined, the lid 11 (at least a part of the lid 11) is removed after joining to expose the heat generating chip 11 while preventing the warp by the lid 11. Is possible.

図1を参照すると、本実施形態における半導体パッケージ1は、リッド11(補強部材)とインターポーザ基板12(第1の基板)とを有している。また、図2で示すように、インターポーザ基板12上には、発熱チップ13(発熱部材)が搭載されている。つまり、半導体パッケージ1は、リッド11とインターポーザ基板12と発熱チップ13とを有している。   Referring to FIG. 1, the semiconductor package 1 in the present embodiment includes a lid 11 (reinforcing member) and an interposer substrate 12 (first substrate). Further, as shown in FIG. 2, a heat generating chip 13 (heat generating member) is mounted on the interposer substrate 12. That is, the semiconductor package 1 includes the lid 11, the interposer substrate 12, and the heat generating chip 13.

リッド11は、銅やアルミなどの放熱効率が良く剛性を有する部材により構成されている。図1で示すように、リッド11は、上板部111と脚部112とを含んでおり、上板部111と脚部112とでインターポーザ基板12を補強する。換言すると、リッド11は、インターポーザ基板12に設けられることで、インターポーザ基板12をマザー基板3にはんだ接続する際にインターポーザ基板12と発熱チップ13との熱膨張率の差により生じる反り(つまり、インターポーザ基板12の変形)を防止する。図1、図2で示すように、上板部111と脚部112とは、ネジ2により着脱可能に構成されている。   The lid 11 is made of a member having high heat dissipation efficiency and rigidity such as copper or aluminum. As shown in FIG. 1, the lid 11 includes an upper plate portion 111 and a leg portion 112, and the interposer substrate 12 is reinforced by the upper plate portion 111 and the leg portion 112. In other words, the lid 11 is provided on the interposer substrate 12, so that when the interposer substrate 12 is soldered to the mother substrate 3, warpage caused by a difference in thermal expansion coefficient between the interposer substrate 12 and the heat generating chip 13 (that is, the interposer substrate 12). Deformation of the substrate 12 is prevented. As shown in FIGS. 1 and 2, the upper plate part 111 and the leg part 112 are configured to be detachable by screws 2.

上板部111は、平面視で略矩形に形成された直方体形状の板材である。図2で示すように、上板部111の4隅には、当該上板部111の厚み方向に貫通する、ネジ2挿通用の貫通孔1111がそれぞれ形成されている。   The upper plate portion 111 is a rectangular parallelepiped plate member formed in a substantially rectangular shape in plan view. As shown in FIG. 2, through holes 1111 for inserting screws 2 are formed at the four corners of the upper plate portion 111 so as to penetrate in the thickness direction of the upper plate portion 111.

脚部112は、平面視でインターポーザ基板12上に搭載された発熱チップ13を囲う四角形の枠状に形成されている。換言すると、脚部112の形状は、平面視で発熱チップ13が挿通する四角形状の開口部を有する矩形である。また、脚部112の4隅のうち、上板部111に形成されている貫通孔1111に応じた位置には、ネジ2挿通用のネジ孔1121がそれぞれ形成されている。脚部112は、例えば接着剤により、インターポーザ基板12上の所定位置に固定する。   The leg 112 is formed in a rectangular frame shape surrounding the heat generating chip 13 mounted on the interposer substrate 12 in plan view. In other words, the shape of the leg portion 112 is a rectangle having a quadrangular opening through which the heat generating chip 13 is inserted in a plan view. In addition, screw holes 1121 for inserting screws 2 are formed in positions corresponding to the through holes 1111 formed in the upper plate portion 111 among the four corners of the leg portion 112. The leg portion 112 is fixed to a predetermined position on the interposer substrate 12 by, for example, an adhesive.

上記のような構成により、上板部111は、脚部112の上に設置した後、貫通孔1111及びネジ孔1121を挿通するネジ2を締めることで、脚部112に固定することが出来る。上板部111を脚部112に固定すると、図1で示すように、発熱チップ1の周囲を覆うことになる(上板部111と脚部112とで蓋体を形成することになる)。一方で、上板部111は、脚部112に固定された状態からネジ2を外すことで、脚部112との固定状態を解除して外すことが出来る。このように、上板部111は、ネジ2を締めたり外したりすることで、脚部112に対して着脱可能なよう構成されている。   With the configuration as described above, the upper plate portion 111 can be fixed to the leg portion 112 by installing the top plate portion 111 on the leg portion 112 and then tightening the screw 2 that passes through the through hole 1111 and the screw hole 1121. When the upper plate portion 111 is fixed to the leg portion 112, as shown in FIG. 1, the periphery of the heat generating chip 1 is covered (the upper plate portion 111 and the leg portion 112 form a lid). On the other hand, the upper plate portion 111 can be removed by removing the screw 2 from the state in which the upper plate portion 111 is fixed to the leg portion 112 to release the fixed state with the leg portion 112. As described above, the upper plate portion 111 is configured to be detachable from the leg portion 112 by tightening or removing the screw 2.

インターポーザ基板12は、発熱チップ13を搭載するとともに、後述するマザー基板3に搭載される基板である。図2で示すように、インターポーザ基板12のうちマザー基板3に搭載される側の面上には、例えば、複数のはんだボール121が格子状に形成されている。一方、複数のはんだボール112が形成されている面とは反対側の面上には、発熱チップ13が搭載されるとともに、リッド11のうちの脚部112が固定されている。   The interposer substrate 12 is a substrate on which the heat generating chip 13 is mounted and mounted on the mother substrate 3 described later. As shown in FIG. 2, for example, a plurality of solder balls 121 are formed in a lattice shape on the surface of the interposer substrate 12 that is mounted on the mother substrate 3. On the other hand, the heat generating chip 13 is mounted on the surface opposite to the surface on which the plurality of solder balls 112 are formed, and the leg portion 112 of the lid 11 is fixed.

発熱チップ13は、シリコンチップなどの発熱部材である。発熱チップ13は、ワイヤボンディングやフリップチップボンディングなどによりインターポーザ基板12に接続されている。   The heat generating chip 13 is a heat generating member such as a silicon chip. The heat generating chip 13 is connected to the interposer substrate 12 by wire bonding or flip chip bonding.

以上のような半導体パッケージ1を図1のA−A線で切断すると、その断面図は、例えば図3で示すようになる。   When the semiconductor package 1 as described above is cut along the line AA in FIG. 1, a cross-sectional view thereof is as shown in FIG. 3, for example.

図3を参照すると、インターポーザ基板12のうちの一方の面上には、発熱チップ13が接続されているとともに、脚部112が固定されている。また、脚部112上には上板部111が設置されている。上述したように、上板部111は、ネジ2により脚部112に対して着脱することが可能である。一方、インターポーザ基板12のうちの発熱チップ13が接続されている側とは反対側の面上には、インターポーザ基板12をマザー基板3に搭載する際に用いるはんだボール121が例えば格子状に複数形成されている。   Referring to FIG. 3, the heat generating chip 13 is connected to one surface of the interposer substrate 12, and the leg portion 112 is fixed. Further, an upper plate portion 111 is installed on the leg portion 112. As described above, the upper plate portion 111 can be attached to and detached from the leg portion 112 with the screw 2. On the other hand, a plurality of solder balls 121 used for mounting the interposer substrate 12 on the mother substrate 3 are formed in a lattice shape on the surface of the interposer substrate 12 opposite to the side to which the heat generating chip 13 is connected. Has been.

なお、本実施形態においては、後述するように、上板部111を外した後で、ヒートシンク4(放熱部)と発熱チップ13とを接触させることになる。そのため、図3で示すような上板部111を脚部112に固定した状態においては、上板部111と発熱チップ13との間にグリスなどのTIM(Thermal Interface Material)を設ける必要はないことになる。   In the present embodiment, as will be described later, after the upper plate portion 111 is removed, the heat sink 4 (heat radiating portion) and the heat generating chip 13 are brought into contact with each other. Therefore, in the state where the upper plate portion 111 is fixed to the leg portion 112 as shown in FIG. 3, it is not necessary to provide a TIM (Thermal Interface Material) such as grease between the upper plate portion 111 and the heat generating chip 13. become.

半導体パッケージ1は例えば上記のような構成を有している。続いて、上記のような構成の半導体パッケージ1を製造してマザー基板3上に搭載する際の動作の一例について、図4を参照して説明する。   The semiconductor package 1 has the above configuration, for example. Next, an example of an operation when the semiconductor package 1 having the above configuration is manufactured and mounted on the mother substrate 3 will be described with reference to FIG.

図4を参照すると、インターポーザ基板12に発熱チップ13を接続するとともに、リッド11を設ける(ステップS001)。例えば、インターポーザ基板12上に、ワイヤボンディングなどにより発熱チップ13を接続する。また、インターポーザ基板12上に、例えば接着剤を用いて脚部112を固定する。そして、脚部112の上部に上板部111を設置してネジ2を締める。これにより、上板部111を脚部112に固定する。   Referring to FIG. 4, the heat generating chip 13 is connected to the interposer substrate 12 and the lid 11 is provided (step S001). For example, the heat generating chip 13 is connected to the interposer substrate 12 by wire bonding or the like. Further, the leg 112 is fixed on the interposer substrate 12 by using, for example, an adhesive. And the upper board part 111 is installed in the upper part of the leg part 112, and the screw 2 is tightened. As a result, the upper plate portion 111 is fixed to the leg portion 112.

ステップS001の結果、半導体パッケージ1は、例えば、図3で示すような状態になる。つまり、図3を参照すると、インターポーザ基板12上に発熱チップ13が接続されているとともに、脚部112が固定されている。また、脚部112に上板部111が固定されている。   As a result of step S001, the semiconductor package 1 is in a state as shown in FIG. 3, for example. That is, referring to FIG. 3, the heat generating chip 13 is connected to the interposer substrate 12 and the legs 112 are fixed. Further, the upper plate portion 111 is fixed to the leg portion 112.

続いて、はんだ接続により、インターポーザ基板12をマザー基板3に搭載する(ステップS002)。ステップS002の結果、半導体パッケージ1の状態は、例えば、図5で示すようになる。図5を参照すると、インターポーザ基板12はマザー基板3に搭載されている。   Subsequently, the interposer substrate 12 is mounted on the mother substrate 3 by solder connection (step S002). As a result of step S002, the state of the semiconductor package 1 becomes, for example, as shown in FIG. Referring to FIG. 5, the interposer substrate 12 is mounted on the mother substrate 3.

インターポーザ基板12をマザー基板3に搭載した後、ネジ2を外して上板部111を取り外す(ステップS003)。ステップS003の結果、半導体パッケージ1の状態は、例えば、図6で示すようになる。図6を参照すると、上板部111が外れており、発熱チップ113が外部に露出している。   After the interposer substrate 12 is mounted on the mother substrate 3, the screws 2 are removed and the upper plate portion 111 is removed (step S003). As a result of step S003, the state of the semiconductor package 1 becomes, for example, as shown in FIG. Referring to FIG. 6, the upper plate portion 111 is removed, and the heat generating chip 113 is exposed to the outside.

その後、発熱チップ13上にヒートシンク4を設ける(ステップS004)。ステップS003の処理により上板部111が外されているため、ヒートシンク4は上板部111を介さずに発熱チップ13と接することが出来る。   Thereafter, the heat sink 4 is provided on the heat generating chip 13 (step S004). Since the upper plate portion 111 is removed by the process of step S003, the heat sink 4 can be in contact with the heat generating chip 13 without passing through the upper plate portion 111.

なお、ヒートシンク4と発熱チップ13とは、直接接するよう構成しても構わないし、図7で示すようにグリスなどのTIM41を介して接するよう構成しても構わない。また、脚部112にはネジ孔1121が設けられている。脚部112のネジ孔1121は、ヒートシンク4を設ける際に利用しても構わない。つまり、ネジ孔1121を用いてヒートシンク4をネジ止めするよう構成しても構わない。   The heat sink 4 and the heat generating chip 13 may be configured to be in direct contact with each other, or may be configured to be in contact with each other via a TIM 41 such as grease as illustrated in FIG. The leg 112 is provided with a screw hole 1121. The screw hole 1121 of the leg 112 may be used when the heat sink 4 is provided. That is, you may comprise so that the heat sink 4 may be screwed using the screw hole 1121. FIG.

以上が、半導体パッケージ1を製造してマザー基板3上に搭載する際の動作の一例である。   The above is an example of the operation when the semiconductor package 1 is manufactured and mounted on the mother substrate 3.

このように、本実施形態における半導体パッケージ1は、上板部111と脚部112とから構成されるリッド11を有している。また、上板部111は、ネジ2により脚部112に対して着脱可能に構成されている。このような構成により、上板部111を脚部112に固定した状態で、インターポーザ基板12をマザー基板3にはんだ接続することが出来る。その結果、発熱チップ13とインターポーザ基板12との熱膨張率の差により生じるインターポーザ基板12の反りを低減させた状態で、インターポーザ基板12をマザー基板3にはんだ接続することが可能となる。一方で、インターポーザ基板12をマザー基板3にはんだ接続した後は、容易な方法で上板部111を脚部112から外すことが出来る。これにより、ヒートシンク4と発熱チップ13とは、上板部111を介さずに接することが出来る。その結果、冷却性能を高めることが可能となる。このように、上記のような構成によると、はんだ接続不良を防ぎつつ冷却性能を高めることが可能となる。   As described above, the semiconductor package 1 according to the present embodiment includes the lid 11 including the upper plate portion 111 and the leg portion 112. Further, the upper plate portion 111 is configured to be detachable from the leg portion 112 by the screw 2. With such a configuration, the interposer substrate 12 can be soldered to the mother substrate 3 with the upper plate portion 111 fixed to the leg portion 112. As a result, the interposer substrate 12 can be solder-connected to the mother substrate 3 in a state where the warp of the interposer substrate 12 caused by the difference in thermal expansion coefficient between the heat generating chip 13 and the interposer substrate 12 is reduced. On the other hand, after the interposer substrate 12 is solder-connected to the mother substrate 3, the upper plate portion 111 can be removed from the leg portion 112 by an easy method. As a result, the heat sink 4 and the heat generating chip 13 can be in contact with each other without the upper plate portion 111 interposed therebetween. As a result, it is possible to improve the cooling performance. Thus, according to the above configuration, it is possible to improve the cooling performance while preventing poor solder connection.

なお、本実施形態では、脚部112は、平面視でインターポーザ基板12上に搭載された発熱チップ13を囲う四角形の枠状に形成されているとした。しかしながら、脚部112の形状は上記例示した場合に限定されない。例えば、図8で示すように、脚部112は、4隅に相当する箇所に設けられた四角柱状の形状を有する脚部112Aであっても構わない。この場合、4つの脚部112Aが形成されることになる。また、図8で示すように、平面視でL字状に形成された脚部112Bのような形状であっても構わない。このように、脚部112の形状は、本実施形態で例示した場合に限定されず様々な形状を採ることが出来る。   In the present embodiment, the leg portion 112 is formed in a rectangular frame shape surrounding the heat generating chip 13 mounted on the interposer substrate 12 in plan view. However, the shape of the leg part 112 is not limited to the case illustrated above. For example, as shown in FIG. 8, the leg portion 112 may be a leg portion 112 </ b> A having a quadrangular columnar shape provided at locations corresponding to the four corners. In this case, four leg portions 112A are formed. Further, as shown in FIG. 8, the shape may be a shape like a leg portion 112B formed in an L shape in plan view. Thus, the shape of the leg part 112 is not limited to the case illustrated in the present embodiment, and various shapes can be adopted.

また、本実施形態においては、平面視、側面視でインターポーザ基板12の方がリッド11よりも大きい場合について例示したが、必ずしもそうでなくても構わない。例えば、図9で示すように、インターポーザ基板12の端部に脚部112が形成されていても構わない。   Moreover, in this embodiment, although the case where the interposer board | substrate 12 was larger than the lid 11 by planar view and side view was illustrated, it does not necessarily need to be so. For example, as shown in FIG. 9, legs 112 may be formed at the end of the interposer substrate 12.

また、本実施形態における半導体パッケージ1によると、上板部111を介さずにヒートシンク1と発熱チップ13とを接触させることが出来る。そのため、上板部111を含むリッド11は、必ずしも放熱性能の高い部材により構成されていなくても構わない。リッド11は、例えば、放熱性能にかかわらず熱膨張率の低い部材を採用しても構わない。   Further, according to the semiconductor package 1 in the present embodiment, the heat sink 1 and the heat generating chip 13 can be brought into contact without the upper plate portion 111 being interposed. Therefore, the lid 11 including the upper plate portion 111 does not necessarily need to be configured with a member having high heat dissipation performance. For example, the lid 11 may employ a member having a low coefficient of thermal expansion regardless of the heat dissipation performance.

[第2の実施形態]
続いて、本発明の第2の実施形態を図10乃至図12を参照して説明する。図10は、半導体パッケージ5の構成の一例を示す図である。図11、図12は、半導体パッケージ5のB−B断面図である。
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 10 is a diagram illustrating an example of the configuration of the semiconductor package 5. 11 and 12 are cross-sectional views of the semiconductor package 5 taken along the line BB.

本発明の第2の実施形態では、第1の実施形態で説明したリッド11の代わりにリッド51を有する半導体パッケージ5について説明する。後述するように本実施形態におけるリッド51は、ネジ止めする代わりにスライド移動することで上板部511を脚部512に対して着脱可能なよう構成されている。   In the second embodiment of the present invention, a semiconductor package 5 having a lid 51 instead of the lid 11 described in the first embodiment will be described. As will be described later, the lid 51 in this embodiment is configured so that the upper plate portion 511 can be attached to and detached from the leg portion 512 by sliding movement instead of screwing.

図10を参照すると、本実施形態における半導体パッケージ5は、リッド51とインターポーザ基板12と発熱チップ13とを有している。インターポーザ基板12と発熱チップ13の構成は第1の実施形態と同じであるため、その説明は省略する。   Referring to FIG. 10, the semiconductor package 5 in this embodiment includes a lid 51, an interposer substrate 12, and a heat generating chip 13. Since the configuration of the interposer substrate 12 and the heat generating chip 13 is the same as that of the first embodiment, the description thereof is omitted.

リッド51は、銅やアルミなどの放熱効率が良く剛性を有する部材により構成されている。リッド51は、上板部511と脚部512とから構成されている。図10で示すように、脚部512のうちの相対する端部にはそれぞれ溝部5121が設けられている。上板部511は、溝部5121の間を挿通することになる。   The lid 51 is made of a member having high heat dissipation efficiency and rigidity such as copper or aluminum. The lid 51 includes an upper plate portion 511 and leg portions 512. As shown in FIG. 10, groove portions 5121 are respectively provided at opposite ends of the leg portions 512. The upper plate portion 511 is inserted between the groove portions 5121.

上板部511は、平面視で略矩形に形成された直方体形状の板材である。上板部511の厚さは、後述する脚部512に形成された溝部5121の厚みよりも薄くなるよう形成されている。   The upper plate portion 511 is a rectangular parallelepiped plate material formed in a substantially rectangular shape in plan view. The thickness of the upper plate portion 511 is formed so as to be thinner than the thickness of a groove portion 5121 formed in a leg portion 512 described later.

脚部512は、平面視でインターポーザ基板12上に搭載された発熱チップ13を囲う四角形の枠状に形成されている。換言すると、脚部512の形状は、平面視で発熱チップ13が挿通する四角形状の開口部を有する矩形である。また、脚部512のうち相対する端部には、脚部512の内側に向かって凹部を形成する溝部5121が形成されている。上板部511の相対する端部のうちの一方は一方の溝部5121を挿通し、上板部511の相対する端部のうちの他方は、他方の溝部5121を挿通する。このように脚部512に形成された溝部5121の間を上板部511が挿通することで、上板部511はスライド移動により脚部512に対して着脱することが可能となる。   The leg portion 512 is formed in a rectangular frame shape surrounding the heat generating chip 13 mounted on the interposer substrate 12 in plan view. In other words, the shape of the leg portion 512 is a rectangle having a rectangular opening through which the heat generating chip 13 is inserted in a plan view. In addition, a groove portion 5121 that forms a recess toward the inside of the leg portion 512 is formed at the opposite end portion of the leg portion 512. One of the opposite end portions of the upper plate portion 511 is inserted through one groove portion 5121, and the other of the opposite end portions of the upper plate portion 511 is inserted through the other groove portion 5121. Thus, the upper plate portion 511 is inserted between the groove portions 5121 formed in the leg portion 512, so that the upper plate portion 511 can be attached to and detached from the leg portion 512 by sliding movement.

以上のような半導体パッケージ5を図10のB−B線で切断すると、その断面図は、例えば図11で示すようになる。   When the semiconductor package 5 as described above is cut along the line BB in FIG. 10, the cross-sectional view thereof is as shown in FIG. 11, for example.

図11を参照すると、インターポーザ基板12のうちの一方の面上には、発熱チップ13が接続されているとともに、脚部512が固定されている。また、脚部512の相対する端部には溝部5121が設けられている。溝部5121の間を上板部511が挿通することになる。一方、インターポーザ基板12のうちの発熱チップ13が接続されている側とは反対側の面上には、インターポーザ基板12をマザー基板3に搭載する際に用いるはんだボール121が例えば格子状に複数形成されている。   Referring to FIG. 11, the heat generating chip 13 is connected to one surface of the interposer substrate 12, and the leg portion 512 is fixed. Further, a groove portion 5121 is provided at the opposite end portion of the leg portion 512. The upper plate portion 511 is inserted between the groove portions 5121. On the other hand, a plurality of solder balls 121 used for mounting the interposer substrate 12 on the mother substrate 3 are formed in a lattice shape on the surface of the interposer substrate 12 opposite to the side to which the heat generating chip 13 is connected. Has been.

また、上板部511を溝部5121の間に挿通させた状態の一例を図12に示す。図12を参照すると、溝部5121の間を上板部511が挿通しており、脚部512の上部に上板部511が配置されている。   An example of a state in which the upper plate portion 511 is inserted between the groove portions 5121 is shown in FIG. Referring to FIG. 12, the upper plate portion 511 is inserted between the groove portions 5121, and the upper plate portion 511 is disposed above the leg portion 512.

半導体パッケージ5は例えば上記のような構成を有している。続いて、上記のような構成の半導体パッケージ5を製造してマザー基板3上に搭載する際の動作の一例について説明する。なお、基本的には第1の実施形態と同様のため、図4を参照して説明する。   The semiconductor package 5 has the above-described configuration, for example. Next, an example of an operation when the semiconductor package 5 having the above-described configuration is manufactured and mounted on the mother substrate 3 will be described. Since it is basically the same as that of the first embodiment, it will be described with reference to FIG.

図4を参照すると、インターポーザ基板12に発熱チップ13を接続するとともに、リッド51を設ける(ステップS001)。例えば、インターポーザ基板12上に、ワイヤボンディングなどにより発熱チップ13を接続する。また、インターポーザ基板12上に、例えば接着剤を用いて脚部512を固定する。そして、脚部512に形成されている溝部5121の間に上板部511を挿通する。これにより、上板部511を脚部512上部に配置する。   Referring to FIG. 4, the heat generating chip 13 is connected to the interposer substrate 12 and the lid 51 is provided (step S001). For example, the heat generating chip 13 is connected to the interposer substrate 12 by wire bonding or the like. Moreover, the leg part 512 is fixed on the interposer substrate 12, for example, using an adhesive. Then, the upper plate portion 511 is inserted between the groove portions 5121 formed in the leg portion 512. Accordingly, the upper plate portion 511 is disposed on the upper portion of the leg portion 512.

ステップS001の結果、半導体パッケージ5は、例えば、図12で示すような状態になる。つまり、図12を参照すると、インターポーザ基板12上に発熱チップ13が接続されているとともに、脚部512が固定されている。また、脚部512上に上板部511が配置されている。   As a result of step S001, the semiconductor package 5 is in a state as shown in FIG. 12, for example. That is, referring to FIG. 12, the heating chip 13 is connected to the interposer substrate 12 and the legs 512 are fixed. An upper plate portion 511 is disposed on the leg portion 512.

続いて、はんだ接続により、インターポーザ基板12をマザー基板3に搭載する(ステップS002)。   Subsequently, the interposer substrate 12 is mounted on the mother substrate 3 by solder connection (step S002).

その後、上板部511をスライド移動させて、脚部512から上板部511を外す(ステップS003)。これにより、図11で示すように、発熱チップ113が外部に露出することになる。そして、発熱チップ13上にヒートシンク4を設ける(ステップS004)。ステップS003の処理により上板部511が外されているため、ヒートシンク4は上板部111を介さずに発熱チップ13と接することが出来る。   Thereafter, the upper plate portion 511 is slid to remove the upper plate portion 511 from the leg portion 512 (step S003). Thereby, as shown in FIG. 11, the heat generating chip 113 is exposed to the outside. Then, the heat sink 4 is provided on the heat generating chip 13 (step S004). Since the upper plate portion 511 is removed by the process of step S003, the heat sink 4 can be in contact with the heat generating chip 13 without the upper plate portion 111 interposed therebetween.

以上が、半導体パッケージ5を製造してマザー基板3上に搭載する際の動作の一例である。   The above is an example of the operation when the semiconductor package 5 is manufactured and mounted on the mother substrate 3.

このように、本実施形態における半導体パッケージ5は、上板部511と脚部512とから構成されるリッド51を有している。また、上板部511は脚部512に形成された溝部5121の間を挿通することで、脚部512上に配置したり外したりすることが出来る。このように上板部511をスライド移動可能なよう構成することでも、第1の実施形態と同様に、インターポーザ基板12をマザー基板3にはんだ接続した後に容易な方法で上板部511を外すことが出来る。その結果、はんだ接続不良を防ぎつつ冷却性能を高めることが可能となる。   As described above, the semiconductor package 5 according to the present embodiment includes the lid 51 including the upper plate portion 511 and the leg portion 512. Further, the upper plate portion 511 can be disposed on or removed from the leg portion 512 by inserting between the groove portions 5121 formed in the leg portion 512. Even in such a configuration that the upper plate portion 511 is slidable, the upper plate portion 511 is removed by an easy method after the interposer substrate 12 is solder-connected to the mother substrate 3 as in the first embodiment. I can do it. As a result, it is possible to improve the cooling performance while preventing poor solder connection.

なお、第2の実施形態で説明した半導体パッケージ5も、第1の実施形態と同様に様々な変形例を有することが出来る。   It should be noted that the semiconductor package 5 described in the second embodiment can also have various modifications as in the first embodiment.

[第3の実施形態]
続いて、本発明の第3の実施形態を、図13を参照して説明する。図13は、半導体パッケー6の構成の概略を示している。
[Third Embodiment]
Subsequently, a third embodiment of the present invention will be described with reference to FIG. FIG. 13 shows an outline of the configuration of the semiconductor package 6.

図13を参照すると、半導体パッケージ6は、発熱部材61と、第1の基板62と、補強部材63と、を有している。   Referring to FIG. 13, the semiconductor package 6 includes a heat generating member 61, a first substrate 62, and a reinforcing member 63.

第1の基板62は、発熱部材61を搭載し、図示しない第2の基板に搭載される。補強部材63は、第1の基板62の変形を防止する。また、補強部材63は、第1の基板に対して着脱可能に構成されている。   The first substrate 62 mounts the heat generating member 61 and is mounted on a second substrate (not shown). The reinforcing member 63 prevents the first substrate 62 from being deformed. The reinforcing member 63 is configured to be detachable from the first substrate.

このように、本実施形態における半導体パッケージ6は、第1の基板62に対して着脱可能に構成されている補強部材63を有している。このような構成により、補強部材63を第1の基板62に固定した状態で、第1の基板62を第2の基板に搭載することが出来る。一方で、第1の基板62を第2の基板に搭載した後は、補強部材63を第1の基板62から取り外すことが出来る。その結果、ヒートシンク等の放熱部を、補強部材63を介さずに直接発熱部材61に接触させることが可能となる。これにより、はんだ接続不良を防ぎつつ冷却性能を高めることが可能となる。   As described above, the semiconductor package 6 according to the present embodiment includes the reinforcing member 63 configured to be detachable from the first substrate 62. With such a configuration, the first substrate 62 can be mounted on the second substrate while the reinforcing member 63 is fixed to the first substrate 62. On the other hand, after the first substrate 62 is mounted on the second substrate, the reinforcing member 63 can be detached from the first substrate 62. As a result, a heat radiating part such as a heat sink can be brought into direct contact with the heat generating member 61 without using the reinforcing member 63. Thereby, it becomes possible to improve cooling performance while preventing poor solder connection.

また、上述した半導体パッケージ6を用いる方法としては、第1の基板に、発熱部材を搭載するとともに、第1の基板の変形を防止し第1の基板に対して着脱可能に構成されている補強部材を設ける、という方法を採る。   In addition, as a method of using the semiconductor package 6 described above, a reinforcing member configured to mount a heat generating member on the first substrate and prevent the first substrate from being deformed and detachable from the first substrate. The method of providing a member is taken.

このような半導体パッケージ取付方法の発明であっても、上記半導体パッケージ6と同様の作用を有するために、上述した本発明の目的を達成することが出来る。   Even the invention of such a semiconductor package mounting method can achieve the above-described object of the present invention because it has the same operation as the semiconductor package 6 described above.

<付記>
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明における半導体パッケージなどの概略を説明する。但し、本発明は、以下の構成に限定されない。
[付記1]
発熱部材と、
前記発熱部材を搭載し、第2の基板に搭載される第1の基板と、
前記第1の基板の変形を防止する補強部材と、
を備え、
前記補強部材は、前記第1の基板に対して着脱可能に構成されている
半導体パッケージ。
[付記2]
付記1に記載の半導体パッケージであって、
前記補強部材は、前記第1の基板に固定された脚部と、前記脚部に対して着脱可能な板部と、を有している
半導体パッケージ。
[付記3]
付記2に記載の半導体パッケージであって、
前記板部は前記脚部に対してネジ止めされている
半導体パッケージ。
[付記4]
付記2に記載の半導体パッケージであって、
前記脚部の形状は前記発熱部材が挿通する開口部を有する矩形であり、
前記板部の形状は矩形であり、
前記脚部のうちの相対する端部には、前記板部のうちの相対する端部が挿通する溝部がそれぞれ形成されている
半導体パッケージ。
[付記5]
付記2乃至4のいずれかに記載の半導体パッケージであって、
前記脚部と前記板部とで、前記発熱部材を覆う蓋体を形成する
半導体パッケージ。
[付記6]
第1の基板に、
発熱部材を搭載するとともに、前記第1の基板の変形を防止し前記第1の基板に対して着脱可能に構成されている補強部材を設ける
半導体パッケージ取付方法。
[付記7]
付記6に記載の半導体パッケージ取付方法であって、
第2の基板に前記第1の基板を接合した後、前記補強部材を取り外す
半導体パッケージ取付方法。
[付記8]
付記7に記載の半導体パッケージ取付方法であって、
前記補強部材は、前記第1の基板に固定された脚部と、前記脚部に対して着脱可能な板部と、から構成されており、
前記第2の基板に前記第1の基板を接合した後、前記板部を取り外す
半導体パッケージ取付方法。
[付記9]
付記6乃至8のいずれかに記載の半導体パッケージ取付方法であって、
前記補強部材を取り外した後、前記発熱部材のうちの前記第1の基板と接続された面と異なる面に放熱部を設置する
半導体パッケージ取付方法。
<Appendix>
Part or all of the above-described embodiment can be described as in the following supplementary notes. Hereinafter, an outline of a semiconductor package and the like in the present invention will be described. However, the present invention is not limited to the following configuration.
[Appendix 1]
A heating member;
A first substrate mounted with the heat generating member and mounted on a second substrate;
A reinforcing member for preventing deformation of the first substrate;
With
The reinforcing member is configured to be detachable from the first substrate.
[Appendix 2]
The semiconductor package according to appendix 1, wherein
The said reinforcement member has a leg part fixed to the said 1st board | substrate, and a board part which can be attached or detached with respect to the said leg part. Semiconductor package.
[Appendix 3]
The semiconductor package according to attachment 2, wherein
The plate part is screwed to the leg part.
[Appendix 4]
The semiconductor package according to attachment 2, wherein
The shape of the leg is a rectangle having an opening through which the heat generating member is inserted,
The shape of the plate portion is a rectangle,
A groove portion through which the opposite end portion of the plate portion is inserted is formed in the opposite end portion of the leg portion, respectively. Semiconductor package.
[Appendix 5]
A semiconductor package according to any one of appendices 2 to 4,
The semiconductor package which forms the lid which covers the heat generating member with the leg part and the board part.
[Appendix 6]
On the first substrate,
A semiconductor package mounting method comprising mounting a heat generating member and providing a reinforcing member configured to be detachable from the first substrate while preventing deformation of the first substrate.
[Appendix 7]
The semiconductor package mounting method according to appendix 6, wherein
A method for attaching a semiconductor package, wherein the reinforcing member is removed after the first substrate is bonded to a second substrate.
[Appendix 8]
A semiconductor package mounting method according to appendix 7,
The reinforcing member includes a leg portion fixed to the first substrate, and a plate portion detachable from the leg portion,
A method for attaching a semiconductor package, wherein the plate portion is removed after the first substrate is bonded to the second substrate.
[Appendix 9]
A semiconductor package mounting method according to any one of appendices 6 to 8,
After removing the reinforcing member, a heat dissipating part is installed on a surface different from the surface connected to the first substrate of the heat generating member.

以上、上記各実施形態を参照して本願発明を説明したが、本願発明は、上述した実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解しうる様々な変更をすることが出来る。   Although the present invention has been described with reference to the above embodiments, the present invention is not limited to the above-described embodiments. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention.

1 半導体パッケージ
11 リッド
111 上板部
1111 貫通孔
112 脚部
1121 ネジ孔
12 インターポーザ基板
121 はんだボール
13 発熱チップ
2 ネジ
3 マザー基板
4 ヒートシンク
5 半導体パッケージ
51 リッド
511 上板部
512 脚部
5121 溝部
6 半導体パッケージ
61 発熱部材
62 第1の基板
63 補強部材

DESCRIPTION OF SYMBOLS 1 Semiconductor package 11 Lid 111 Upper board part 1111 Through-hole 112 Leg part 1121 Screw hole 12 Interposer board 121 Solder ball 13 Heat generating chip 2 Screw 3 Mother board 4 Heat sink 5 Semiconductor package 51 Lid 511 Upper board part 512 Leg part 5121 Groove part 6 Semiconductor Package 61 Heat generating member 62 First substrate 63 Reinforcing member

Claims (9)

発熱部材と、
前記発熱部材を搭載し、第2の基板に搭載される第1の基板と、
前記第1の基板の変形を防止する補強部材と、
を備え、
前記補強部材は、前記第1の基板に対して着脱可能に構成されている
半導体パッケージ。
A heating member;
A first substrate mounted with the heat generating member and mounted on a second substrate;
A reinforcing member for preventing deformation of the first substrate;
With
The reinforcing member is configured to be detachable from the first substrate.
請求項1に記載の半導体パッケージであって、
前記補強部材は、前記第1の基板に固定された脚部と、前記脚部に対して着脱可能な板部と、を有している
半導体パッケージ。
The semiconductor package according to claim 1,
The said reinforcement member has a leg part fixed to the said 1st board | substrate, and a board part which can be attached or detached with respect to the said leg part. Semiconductor package.
請求項2に記載の半導体パッケージであって、
前記板部は前記脚部に対してネジ止めされている
半導体パッケージ。
The semiconductor package according to claim 2,
The plate part is screwed to the leg part.
請求項2に記載の半導体パッケージであって、
前記脚部の形状は前記発熱部材が挿通する開口部を有する矩形であり、
前記板部の形状は矩形であり、
前記脚部のうちの相対する端部には、前記板部のうちの相対する端部が挿通する溝部がそれぞれ形成されている
半導体パッケージ。
The semiconductor package according to claim 2,
The shape of the leg is a rectangle having an opening through which the heat generating member is inserted,
The shape of the plate portion is a rectangle,
A groove portion through which the opposite end portion of the plate portion is inserted is formed in the opposite end portion of the leg portion, respectively. Semiconductor package.
請求項2乃至4のいずれかに記載の半導体パッケージであって、
前記脚部と前記板部とで、前記発熱部材を覆う蓋体を形成する
半導体パッケージ。
A semiconductor package according to any one of claims 2 to 4,
The semiconductor package which forms the lid which covers the heat generating member with the leg part and the board part.
第1の基板に、
発熱部材を搭載するとともに、前記第1の基板の変形を防止し前記第1の基板に対して着脱可能に構成されている補強部材を設ける
半導体パッケージ取付方法。
On the first substrate,
A semiconductor package mounting method comprising mounting a heat generating member and providing a reinforcing member configured to be detachable from the first substrate while preventing deformation of the first substrate.
請求項6に記載の半導体パッケージ取付方法であって、
第2の基板に前記第1の基板を接合した後、前記補強部材を取り外す
半導体パッケージ取付方法。
A semiconductor package mounting method according to claim 6, comprising:
A method for attaching a semiconductor package, wherein the reinforcing member is removed after the first substrate is bonded to a second substrate.
請求項7に記載の半導体パッケージ取付方法であって、
前記補強部材は、前記第1の基板に固定された脚部と、前記脚部に対して着脱可能な板部と、から構成されており、
前記第2の基板に前記第1の基板を接合した後、前記板部を取り外す
半導体パッケージ取付方法。
A semiconductor package mounting method according to claim 7,
The reinforcing member includes a leg portion fixed to the first substrate, and a plate portion detachable from the leg portion,
A method for attaching a semiconductor package, wherein the plate portion is removed after the first substrate is bonded to the second substrate.
請求項6乃至8のいずれかに記載の半導体パッケージ取付方法であって、
前記補強部材を取り外した後、前記発熱部材のうちの前記第1の基板と接続された面と異なる面に放熱部を設置する
半導体パッケージ取付方法。

A semiconductor package mounting method according to any one of claims 6 to 8,
After removing the reinforcing member, a heat dissipating part is installed on a surface different from the surface connected to the first substrate of the heat generating member.

JP2016207822A 2016-10-24 2016-10-24 Cooling device, mounting method Active JP6823283B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016207822A JP6823283B2 (en) 2016-10-24 2016-10-24 Cooling device, mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016207822A JP6823283B2 (en) 2016-10-24 2016-10-24 Cooling device, mounting method

Publications (2)

Publication Number Publication Date
JP2018073864A true JP2018073864A (en) 2018-05-10
JP6823283B2 JP6823283B2 (en) 2021-02-03

Family

ID=62114442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016207822A Active JP6823283B2 (en) 2016-10-24 2016-10-24 Cooling device, mounting method

Country Status (1)

Country Link
JP (1) JP6823283B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196598A (en) * 1992-12-25 1994-07-15 Oki Electric Ind Co Ltd Mounting structure for semiconductor chip
JPH09139451A (en) * 1995-11-15 1997-05-27 Hitachi Ltd Semiconductor device with heat radiating fin, and mounting/dismounting method for the device
JP2007095746A (en) * 2005-09-27 2007-04-12 Yokogawa Electric Corp Heat sink apparatus
US20100014254A1 (en) * 2007-02-27 2010-01-21 Fujitsu Limited Printed circuit board unit and semiconductor package
JP2015050255A (en) * 2013-08-30 2015-03-16 富士通株式会社 Heat sink and substrate unit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196598A (en) * 1992-12-25 1994-07-15 Oki Electric Ind Co Ltd Mounting structure for semiconductor chip
JPH09139451A (en) * 1995-11-15 1997-05-27 Hitachi Ltd Semiconductor device with heat radiating fin, and mounting/dismounting method for the device
JP2007095746A (en) * 2005-09-27 2007-04-12 Yokogawa Electric Corp Heat sink apparatus
US20100014254A1 (en) * 2007-02-27 2010-01-21 Fujitsu Limited Printed circuit board unit and semiconductor package
JP2015050255A (en) * 2013-08-30 2015-03-16 富士通株式会社 Heat sink and substrate unit

Also Published As

Publication number Publication date
JP6823283B2 (en) 2021-02-03

Similar Documents

Publication Publication Date Title
JP5223212B2 (en) Electronic component mounting structure with heat sink
US20140239488A1 (en) Electronic component unit and fixing structure
JP5983032B2 (en) Semiconductor package and wiring board unit
US20070146990A1 (en) Heat dissipating assembly
US8933558B2 (en) Semiconductor package, wiring board unit, and electronic apparatus
US9382938B2 (en) Sprung washer and fixing device
US11229114B2 (en) Heat dissipation structure and heat dissipation method
JP2009117612A (en) Circuit module and method of manufacturing the same
US9147630B2 (en) Power semiconductor assembly and module
US8687368B2 (en) Heat-dissipating module and assembled structure of heat-dissipating module and integrated circuit chipset
JP2011035352A (en) Semiconductor device
US7432591B1 (en) Thermal enhanced plastic ball grid array with heat sink attachment option
WO2019156018A1 (en) Heat sink and assembly method for heat sink
JP2018073864A (en) Cooling device, mounting method
JP2011171656A (en) Semiconductor package and method for manufacturing the same
JP2011258869A (en) Heat radiating plate unit and electronic circuit device
JP5278011B2 (en) Semiconductor cooling structure and manufacturing method thereof
JP2007184424A (en) Semiconductor device
JP7223639B2 (en) electronic controller
JP2011199213A (en) Power module
CN217064385U (en) Power module and power device
KR20140136227A (en) Semiconductor module
WO2023281562A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP2012222173A (en) Semiconductor device
JP6762271B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6823283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150