JP2018071992A - マイコン、システム、電子制御装置、及びマイコンの機能試験方法 - Google Patents
マイコン、システム、電子制御装置、及びマイコンの機能試験方法 Download PDFInfo
- Publication number
- JP2018071992A JP2018071992A JP2016208033A JP2016208033A JP2018071992A JP 2018071992 A JP2018071992 A JP 2018071992A JP 2016208033 A JP2016208033 A JP 2016208033A JP 2016208033 A JP2016208033 A JP 2016208033A JP 2018071992 A JP2018071992 A JP 2018071992A
- Authority
- JP
- Japan
- Prior art keywords
- functional circuit
- microcomputer
- functional
- bist
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】自己診断機能を備えるマイコンにおいて、機能試験がリセットされることを抑制する技術を提供する。【解決手段】マイコンは、所定の機能を実行する複数の機能回路ブロックと、複数の機能回路ブロックの診断処理を実行する制御部と、を備え、制御部が、複数の機能回路ブロックのうち、一部の機能回路ブロックの診断処理を開始した後、当該診断処理が終了する前に他の少なくとも一つの機能回路ブロックの診断処理を開始する。【選択図】図4
Description
本発明は、マイコン、システム、電子制御装置、及びマイコンの機能試験方法に関する。
LSI(Large-Scale Integration)の故障の原因は、トランジスタの不良、配線の断
線、短絡等多くの原因があり、その影響も異なるが、多くのLSIテストは特定の論理素子(論理ゲート)の入出力が論理「0」あるいは論理「1」に固定される縮退故障(stuck-at fault)という故障モードを前提としている。従来、マイコン等の大規模化LSIでは、このような内部回路故障モードに対しての診断処理を自分自身で行うBIST(Built-In Self Test)の機能が内蔵されている。このような自己診断処理を実行する組み込み式の自己診断回路はBIST回路と呼ばれ、広く利用されている。
線、短絡等多くの原因があり、その影響も異なるが、多くのLSIテストは特定の論理素子(論理ゲート)の入出力が論理「0」あるいは論理「1」に固定される縮退故障(stuck-at fault)という故障モードを前提としている。従来、マイコン等の大規模化LSIでは、このような内部回路故障モードに対しての診断処理を自分自身で行うBIST(Built-In Self Test)の機能が内蔵されている。このような自己診断処理を実行する組み込み式の自己診断回路はBIST回路と呼ばれ、広く利用されている。
しかしながら、BISTによる診断はマイコンに内蔵しているすべての機能を動作させることによって状態のチェックを行うため、消費電流が大きくなる。それにより、マイコンやマイコンに電源を供給するレギュレータの発熱が問題となっていた。
このような問題の解決手段として、内部機能を分割し、BIST時のテストを部分的に実施していくことにより消費電流を低減させ、発熱を抑える技術が知られている。
上記に関連して、特許文献1には、披検LSIの回路を複数の回路ブロックに分割し、各回路ブロックのBISTをシリアルに行うことや診断時間を短縮するためにパラレルに行う、試験システムが開示されている。
しかしながら、上述の試験方法でマイコンの自己診断処理を実行する場合、各回路ブロックのBISTが切り替わる際に、過渡的に消費電流が一旦0mAになってから急峻に増加する現象が発生する。マイコンに電源を供給するレギュレータは、一般に、消費電流が0mAから変動した際に出力電圧の変動が大きくなる傾向がある。この、レギュレータの出力変動が大きいと、マイコンが動作異常を起こし、正常に自己診断を実施できない可能性がある。例えば、レギュレータの電源出力がマイコン自身の持っているリセット電圧以下まで変動すると、BISTがリセットされた後に再開し、再びレギュレータの電源出力がリセット電圧以下まで変動し、BISTが初期化される、という動作を繰り返し、自己診断を正常に実行できない虞があった。
上記の問題の解決方法として、以下の二つの方法が考えられるが、何れもデメリットがあった。一つは、レギュレータの出力にコンデンサを追加することによって、レギュレータの出力電圧の変動を抑制する方法である。しかしながら、この方法では、コンデンサが余分に必要となり、コストアップ及び電源部のサイズアップを引き起こす可能性がある。もう一つは、レギュレータにプルダウン抵抗を接続する等して、レギュレータに常に一定の電流を流す方法である。しかしながら、この方法では、レギュレータの最大電流も増加するため、発熱が増加してしまう。また、レギュレータ側の電流能力を増加させる必要が
あるため、レギュレータのコストアップが懸念される。
あるため、レギュレータのコストアップが懸念される。
本発明は、上記の問題を鑑みてなされたものであり、その目的は、診断機能を備えるマイコンにおいて、診断処理がリセットされることを抑制する技術を提供することである。
上記課題を解決するため、本発明は、以下の手段を採用した。即ち、本発明に係るマイコンは、所定の機能を実行する複数の機能回路ブロックと、前記複数の機能回路ブロックに自己診断処理を実行させる制御部と、を備え、前記制御部が、前記複数の機能回路ブロックのうち、一部の機能回路ブロックに自己診断処理を開始させた後、当該自己診断処理が終了する前に他の少なくとも一つの機能回路ブロックに自己診断処理を開始させる。
本発明によると、診断処理の際に、常に少なくとも1つ以上の機能回路ブロックの診断処理を実行するため、マイコンの消費電流が0mAとなることを抑制することができる。そうすることにより、各機能回路ブロックの診断処理が切り替わる際にマイコンに電源を供給するレギュレータの出力電圧が変動することを抑制することができる。その結果、各機能回路ブロックのテストの切り替わる際において診断処理がリセットされることを抑制することができる。
本発明によれば、診断機能を備えるマイコンにおいて、機能試験がリセットされることを抑制することができる。
以下、本発明の好適な実施の形態について、図面を参照して説明する。但し、以下で説明する実施形態は本発明を実施するための例示であり、本発明は以下に説明する態様に限定されない。
<第1実施形態>
図1は、第1実施形態に係るマイコン3の試験システム100の構成を示すブロック図である。試験システム100は、マイコン3の機能試験を実行する。試験システム100
は、機能試験において、マイコン3にBISTによる診断処理を実行させることによって、マイコン3の良否を判定する。マイコン3の試験システム100は、試験装置1と、試験対象であるマイコン3と、試験装置1とマイコン3とを接続するテストボード等を含むI/F(Interface)部2と、マイコン3に電源を供給するレギュレータ4と、を備える
。マイコン3は、通常の動作モードにおいて、図示しないセンサ等の入力と記憶されたデータ等とに基づきレギュレータ4から供給される電力で演算処理した結果を、図示しない出力回路に出力する。試験装置1は、テストプログラムを実行することでマイコン3内部の機能を診断し、マイコン3が正常であるか否かを判定する。
図1は、第1実施形態に係るマイコン3の試験システム100の構成を示すブロック図である。試験システム100は、マイコン3の機能試験を実行する。試験システム100
は、機能試験において、マイコン3にBISTによる診断処理を実行させることによって、マイコン3の良否を判定する。マイコン3の試験システム100は、試験装置1と、試験対象であるマイコン3と、試験装置1とマイコン3とを接続するテストボード等を含むI/F(Interface)部2と、マイコン3に電源を供給するレギュレータ4と、を備える
。マイコン3は、通常の動作モードにおいて、図示しないセンサ等の入力と記憶されたデータ等とに基づきレギュレータ4から供給される電力で演算処理した結果を、図示しない出力回路に出力する。試験装置1は、テストプログラムを実行することでマイコン3内部の機能を診断し、マイコン3が正常であるか否かを判定する。
図1に示すように、試験装置1は、入力部11、中央処理部12、メモリ部13、記憶部14、表示部15を備える。テストプログラムは、記憶部14に格納されており、機能試験実行時にユーザがキーボードやマウス等の入力部11から入力した指示に基づいてメモリ部13に転送される。中央処理部12は、メモリ部13に格納されたテストプログラムを実行し、試験結果を表示部15に出力する。
ここで、中央処理部12は、例えば、CPU(Central Processing Unit)やDSP(Digital Signal Processor)である。また、メモリ部13は、例えば、RAM(Random Access Memory)やROM(Read Only Memory)である。また、記憶部14は、例えば、E
PROM(Erasable Programmable ROM)、ハードディスクドライブ(HDD、Hard Disk
Drive)、ソリッドステートドライブ(SSD、Solid State Drive)である。また、記
憶部14は、リムーバブルメディア、即ち可搬記録媒体を含むことができる。リムーバブルメディアは、例えば、USB(Universal Serial Bus)メモリ、あるいは、CD(Compact Disc)やDVD(Digital Versatile Disc)のようなディスク記録媒体である。
PROM(Erasable Programmable ROM)、ハードディスクドライブ(HDD、Hard Disk
Drive)、ソリッドステートドライブ(SSD、Solid State Drive)である。また、記
憶部14は、リムーバブルメディア、即ち可搬記録媒体を含むことができる。リムーバブルメディアは、例えば、USB(Universal Serial Bus)メモリ、あるいは、CD(Compact Disc)やDVD(Digital Versatile Disc)のようなディスク記録媒体である。
本実施形態に係るマイコン3は、BISTによる診断機能を有している。マイコン3のBISTは、レギュレータ4によって供給される電流を電源として実行される。図2は、本実施形態に係るマイコン3の構成を示すブロック図である。マイコン3は、BISTによる診断処理の対象である機能回路36を含む機能回路ブロック32−1〜4と、機能試験時に試験装置1から出力される信号に基づいて機能回路ブロック32−1〜4を制御する制御回路31と、レギュレータ4の出力電圧を監視する電圧監視回路37とを備える。機能回路ブロック32−1〜4は、マイコン3内部に含まれる複数の機能回路を4のグループに分割したブロックである。機能回路ブロック32−1〜4は、それぞれ、BISTを実行するための回路として、実行回路33、テストパタン供給回路34、解析回路35を備える。また、機能回路ブロック32−1〜4の機能回路36は、例えば、CPUや、メモリ、ROM、RAM等を含むことができる。各機能回路ブロック32−1〜4は、バスを介して相互に通信可能なように構成されている。また、本実施形態においては、機能回路ブロック32−1〜4の4ブロックを例示して説明するが、ブロック数は4つに限定されない。また、以下の説明において、機能回路ブロック32−1〜4の何れかを特定せずに説明するときには機能回路ブロック32と総称する。
制御回路31は、試験装置1から供給されるデータ及びクロック、電圧監視回路37からの信号を監視し、試験時のマイコン3の内部回路を制御する。実行回路33は、制御回路31から受信する命令を実施するための制御信号を生成し、マイコン3内の回路に供給する。また、実行回路33は、解析回路35からの診断結果を制御回路31に送る。即ち、制御回路31は、試験装置1からのテスト制御信号を受け取り、各機能回路ブロック32の実行回路33との間で制御信号をやりとりする。また、制御回路31は、各機能回路ブロック32の実行回路33からの診断結果を受け取り処理した後に試験装置1に出力する。制御回路31は、本発明における「制御部」に相当する。
テストパタン供給回路34は、実行回路33の制御に従ってテストパタンを生成し、機
能回路36に供給する。解析回路35は、機能回路36から出力される診断結果を示すデータを取り込んで解析する。解析回路35は、診断結果に基づいて機能回路ブロック32が正常か否かの判定を実行し、判定結果を実行回路33に出力する。電圧監視回路37は、レギュレータ4から供給される電圧を常に監視する。電圧監視回路37は、レギュレータ4の出力電圧がマイコン3の所定電圧であるリセット電圧以下となることを検出すると、リセット処理を実行する。リセット処理では、機能試験をリセットさせるためのリセット信号が制御回路31に出力され、制御回路31がリセット信号に基づいて機能試験をリセットする。
能回路36に供給する。解析回路35は、機能回路36から出力される診断結果を示すデータを取り込んで解析する。解析回路35は、診断結果に基づいて機能回路ブロック32が正常か否かの判定を実行し、判定結果を実行回路33に出力する。電圧監視回路37は、レギュレータ4から供給される電圧を常に監視する。電圧監視回路37は、レギュレータ4の出力電圧がマイコン3の所定電圧であるリセット電圧以下となることを検出すると、リセット処理を実行する。リセット処理では、機能試験をリセットさせるためのリセット信号が制御回路31に出力され、制御回路31がリセット信号に基づいて機能試験をリセットする。
通常、レギュレータ4は一定の電圧でマイコン3に電力を供給し続ける。しかしながら、例えば、レギュレータ4が電圧を供給しているときにマイコン3の消費電流が一瞬だけ0mAになり、再度消費電流が増加するような場合、レギュレータ4の出力電圧が変動する傾向がある。この出力電圧の変動が所定の値を超えることによって、レギュレータ4の出力電圧がマイコン3のリセット電圧以下となることがある。レギュレータ4の出力電圧がリセット電圧以下となったことを電圧監視回路37が検出すると、機能試験がリセットされ、正常に機能試験を実行できない虞がある。
次に、機能回路ブロック32のBISTによる診断処理について説明する。機能回路ブロック32の診断は、制御回路31が試験装置1から出力されたテストプログラムに基づいて診断処理を実行する機能回路ブロック32に対応する制御信号を生成し、診断処理を行う機能回路ブロック32の実行回路33へ出力することによって開始される。実行回路33は、テストパタン供給回路34及び解析回路35を動作する状態に制御する。テストパタン供給回路34からテストパタンが機能回路36に供給され、所定のテストパタンによるテストが終了すると、機能回路36から出力される診断結果を示すデータを解析回路35が解析する。機能回路36が正常である場合、テストパタンを供給された機能回路36は所定の値(期待値)をテスト応答として出力する。解析回路35は、テスト応答と期待値とを比較し、テスト応答が期待値とが一致する場合、その機能回路ブロック32を正常判定とする。テスト応答が期待値と一致しない場合には、その機能回路ブロック32を動作異常として、異常判定とする。判定結果は実行回路33によって制御回路31へ出力される。制御回路31が判定結果を試験装置1に送ることによって、機能回路ブロック32のBISTが終了する。尚、本実施形態に係るテストパタンは、一般的にマイコン3の機能試験において適用されるテストパタンであり、マイコン3内の機能回路36の故障を検出することを目的とするテストパタンである。
BISTによる診断処理を実行しない機能回路ブロック32には制御回路31からの制御信号の供給が停止され、テストパタン供給回路34及び解析回路35が停止する。テストパタン供給回路34及び解析回路35の動作が停止されることにより、BISTを実行していない機能回路ブロック32が電力を消費することが抑制されている。
本実施形態に係るマイコン3は、BISTによる診断処理の際に、レギュレータ4の出力電圧が変動することを抑制する特別な機能を備えている。以下、図を参照して、本実施形態に係るマイコン3の機能試験時における一連の動作を説明する。
図3は、本実施形態に係る試験システム100の機能試験における手順を示すフローチャートである。また、図4は、機能試験におけるマイコン3の動作を示すタイムチャートである。ここで、機能回路ブロック32−1〜4のすべてのBISTを同時に実行してしまうと、マイコン3が一度に大量の電流を消費するため、マイコン3やマイコン3に電力を供給するレギュレータ4の発熱量が大きくなる。そのため、本実施形態に係る試験システム100による機能試験の診断処理ステップは、マイコン3やレギュレータ4の発熱を抑制するために、機能回路ブロック32−1〜4をすべて同時ではなく順次診断すること
によって行われる。但し、後述するように、本実施形態に係るマイコン3の試験システム100は、各機能回路ブロック32のBISTによる診断処理を一部重複させることによって、レギュレータ4の出力電圧の変動を抑制している。
によって行われる。但し、後述するように、本実施形態に係るマイコン3の試験システム100は、各機能回路ブロック32のBISTによる診断処理を一部重複させることによって、レギュレータ4の出力電圧の変動を抑制している。
まず、ユーザが試験装置1の入力部11から指示を入力することによって、テストプログラムが記憶部14からメモリ部13に転送される。次に、中央処理部12がメモリ部13に格納されたテストプログラムを制御回路31に送る。制御回路31がテストプラグラムに基づいて、最初にBISTを実行する機能回路ブロック32−1に制御信号を出力することで機能試験が開始される。図3に示すように、機能試験が開始すると、ステップS101、ステップS111、ステップS121、ステップS131、ステップS141が同時に開始される。詳細については後述するが、本実施形態に係る試験システム100による機能試験では、制御回路31が機能回路ブロック32−1のBISTを開始させた後に機能回路ブロック32−2〜4に所定時間の遅延処理を行ってから、機能回路ブロック32−2〜4のBISTを開始させる。
機能試験が開始されると、電圧監視回路37がレギュレータ4の出力電圧を監視する(ステップS101)。次に、電圧監視回路37は、レギュレータ4の出力電圧がマイコン3のリセット電圧以下であるか否かを判定する(ステップS102)。レギュレータ4の出力電圧がマイコン3のリセット電圧以下である場合(ステップS102−YES)、電圧監視回路37がリセット信号を制御回路31に出力する。すると、制御回路31が電圧監視回路37からのリセット信号に基づいてリセット処理を実行し、機能試験をリセットする(ステップS103)。レギュレータ4の出力電圧がリセット電圧以下でない場合(ステップS102−NO)、処理がステップS101に戻る。即ち、機能試験において、レギュレータ4の出力電圧がリセット電圧を超えている限り、電圧監視回路37による電圧監視が連続して実行される。
電圧監視回路37による電圧監視と並行して、各機能回路ブロック32のBISTが実行される。まず、制御回路31がテストプログラムに基づいて機能回路ブロック32−1の実行回路33へ制御信号を出力することによって、機能回路ブロック32−1のBISTが開始される(ステップS111)。即ち、機能回路ブロック32−1の実行回路33がテストパタン供給回路34及び解析回路35を制御することによって、所定のテストパタンによるBISTが開始される。そして、解析回路35が機能回路ブロック32−1のテスト応答を解析し、機能回路ブロック32−1が正常であるか否かを判定する。
機能試験が開始すると、機能回路ブロック32−2には、まず、制御回路31によって所定時間の遅延処理がなされる(ステップS121)。遅延処理では、制御回路31によって時間がカウントされている。制御回路31は、所定時間が経過するまで機能回路ブロック32−2〜4の実行回路33への制御信号の供給を停止する。そのため、遅延処理では、機能回路ブロック32−2のテストパタン供給回路34及び解析回路35が停止されている。所定時間は、機能試験が開始してから機能回路ブロック32−1のBISTが終了するまでの時間よりも短く設定されている。所定時間が経過して遅延処理が終了すると、制御回路31によって機能回路ブロック32−2のBISTが開始される(ステップS122)。機能回路ブロック32−2のBISTにおいて、機能回路ブロック32−2が正常である否かが判定される。
機能回路ブロック32−3においても、まず、遅延処理が所定時間の間だけ実行される(ステップS131)。機能回路ブロック32−3における遅延処理の所定時間は、機能試験が開始してから機能回路ブロック32−2のBISTが終了するまでの時間よりも短く設定されている。遅延処理が終了すると、機能回路ブロック32−3のBISTが開始され(ステップS131)、機能回路ブロック32−3が正常であるか否かを判定される
。機能回路ブロック32−4においては、まず、機能試験が開始してから機能回路ブロック32−3のBISTが終了するまでの時間よりも短く設定された所定時間の遅延処理がなされる(ステップ141)。その後、機能回路ブロック32−4のBISTが実行される(ステップS142)。
。機能回路ブロック32−4においては、まず、機能試験が開始してから機能回路ブロック32−3のBISTが終了するまでの時間よりも短く設定された所定時間の遅延処理がなされる(ステップ141)。その後、機能回路ブロック32−4のBISTが実行される(ステップS142)。
すべての機能回路ブロック32のBISTが終了すると、制御回路31によって各機能回路ブロック32が正常であるか否かの判定結果が試験装置1に出力される。判定結果において、マイコン3に含まれるすべての機能回路ブロック32が正常判定であれば(ステップS151−YES)、試験装置1がマイコン3をPASS判定とする(ステップS152)。一方、正常判定とされない機能回路ブロック32がある場合、即ち、何れかの機能回路ブロック32が動作不良を起こしている場合(ステップS151−NO)、診断対象であるマイコン3を動作不良であると判断し、FAIL判定とする(ステップS153)。以上で本実施形態に係るマイコン3の機能試験が終了する。マイコン3の機能試験の結果は、試験装置1の中央処理部12によって表示部15に出力される。
次に、図4を参照して、本実施形態に係るマイコン3の機能試験におけるマイコン3の消費電流の推移について説明する。まず、機能回路ブロック32−1のBISTが開始されることによって、マイコン3が電流を消費する。このとき、レギュレータ4は一定の電圧を保ちながらマイコン3に電流を供給し続ける。そして、機能回路ブロック32−1のテストが終了する前に、機能回路ブロック32−2のBISTが開始されるため、機能回路ブロック32−1のBISTが実行される時間帯と機能回路ブロック32−2のBISTが実行される時間帯は、一部において重複する。機能回路ブロック32−1のBISTが実行される時間帯と機能回路ブロック32−2のBISTが実行される時間帯とが重複している時間帯は、機能回路ブロック32−1と機能回路ブロック32−2とがレギュレータ4からの電流を消費している。その結果、重複している時間帯において、マイコン3の消費電流は機能回路ブロック32−1のみのBISTを実行しているときよりも増加する。そして、機能回路ブロック32−1のBISTは、機能回路ブロック32−2のBISTが実行している時間帯に終了する。そのため、機能回路ブロック32−1と機能回路ブロック32−2のBISTが切り替わる際において、マイコン3には常にレギュレータ4から電流を供給されている状態となる。それにより、機能回路ブロック32−1のBIST終了後にマイコン3の消費電流が0mA付近にまで低下することが抑制されている。即ち、機能回路ブロック32−2のBIST開始時にマイコン3の消費電流が0mAから急峻に大きく変動することがない。そのため、レギュレータ4の出力電圧の変動が抑制され、レギュレータ4の出力電圧がリセット電圧以下となることが抑制される。その結果、機能回路ブロック32−1と機能回路ブロック32−2のBISTが切り替わる際に、機能試験がリセットされることがない。
同様に、機能回路ブロック32−2のBISTが終了する前に機能回路ブロック32−3のテストが開始され、機能回路ブロック32−3のテストが終了する前に機能回路ブロック32−4のBISTが開始される。その結果、機能回路ブロック32−2と機能回路ブロック32−3のBISTが実行される時間帯が一部重複し、機能回路ブロック32−3と機能回路ブロック32−4のBISTが実行される時間帯が一部重複する。そうすることにより、機能回路ブロック32−2と機能回路ブロック32−3のBISTが切り替わる際及び機能回路ブロック32−3と機能回路ブロック32−4のBISTの切り替わる際においても、マイコン3の消費電流が0mA付近にまで低下することが抑制され、レギュレータ4の出力電圧の変動が抑制されている。以上より、機能試験を実行中において、電圧監視回路37によってレギュレータ4の出力電圧がリセット電圧以下とならないため、リセット処理が実行されない。その結果、機能試験がリセットされることなく、すべての機能回路ブロック32のBISTが実行される。
以上のように、本実施形態に係るマイコン3の機能試験は、制御回路31が、現在の機能回路ブロック32にBISTを開始させた後、その機能回路ブロック32のBISTが終了する前に、次にBISTを実行する機能回路ブロック32のBISTを開始させる。そうすることによって、現在BISTを実行している機能回路ブロック32と次にBISTを実行する機能回路ブロック32において、BISTが実行される時間帯の一部が重複している。即ち、本実施形態に係るマイコン3は、自己診断処理の際に、常に少なくとも1つ以上の機能回路ブロック32にBISTによる診断処理を実行させることによって、マイコン3の消費電流が0mAとなることを抑制している。そうすることにより、各機能回路ブロック32のBISTが切り替わる際にレギュレータ4の電圧が変動することが抑制されている。その結果、機能回路ブロック32のBISTが切り替わる際にレギュレータ4の出力電圧がリセット電圧以下にならず、機能試験がリセットされない。
ここで、比較例に係るマイコン3Aの機能試験について説明する。図5は、比較例に係る試験システム100Aにおける機能試験の動作を示すフローチャートである。また、図6は、機能試験におけるマイコン3Aの動作を示すタイムチャートである。比較例に係る試験システム100Aによる機能試験は、各機能回路ブロック32のBISTが実行される時間帯を重複させずに順次実行する点において、第1実施形態に係るマイコン3の機能試験と大きく相違する。以下、比較例に係るマイコン3Aについて、第1実施形態との相違点を中心に説明し、同一の構成については同一の符号を付すことにより詳細な説明は割愛する。
図5に示すように、比較例に係るマイコン3Aの機能試験は、第1実施形態に係るマイコン3の機能試験と異なり、機能回路ブロック32−1〜4のBISTを、時間帯を重複させずに順次実行することによって行われる。比較例に係る機能試験においても電圧監視回路37による電圧監視(ステップS201)が各機能回路ブロック32のBISTと並行して実行されており、レギュレータ4の出力電圧がリセット電圧以下である場合(ステップS202−YES)、マイコン3Aのリセット処理(ステップS203)がなされる。レギュレータ4の出力電圧がリセット電圧以下でない場合(ステップS202−NO)、ステップS201に戻る。レギュレータ4の出力電圧がリセット電圧を超えている限り、電圧監視回路37による電圧監視が連続して実行される。
比較例では、制御回路31から機能回路ブロック32の実行回路33に制御信号が供給されることによって、機能回路ブロック32−1のBISTが実行される(ステップS211)。ここで、機能回路ブロック32−1のBISTを実行している時間帯は、機能回路ブロック32−2〜4の実行回路33へは制御信号の供給が停止されており、テストパタン供給回路34及び解析回路35が停止している。そのため、機能回路ブロック32−1のBIST実行時は、機能回路ブロック32−2〜4のBISTは実行されない。即ち、機能回路ブロック32−2〜4による消費電流は生じない。そして、機能回路ブロック32−1が正常判定(ステップS212−YES)であれば、制御回路31が機能回路ブロック32−2の実行回路33に制御信号を供給し、機能回路ブロック32−2のBISTが開始される(ステップS213)。即ち、機能回路ブロック32−1による電流の消費が終了した後で、機能回路ブロック32−2のBISTが開始される。同様に、機能回路ブロック32−2のBISTが終了して正常判定(ステップS214−YES)となった後に機能回路ブロック32−3のBISTが開始され(ステップS215)、機能回路ブロック32−3のBISTが終了して正常判定(ステップS216−YES)となった後に、機能回路ブロック32−4のBISTが開始される(ステップS217)。そして、レギュレータ4の出力電圧がリセット電圧以下とならないまま(ステップS202−NO)、機能回路ブロック32−4が正常判定(ステップS218−YES)となると、すべての機能回路ブロック32が正常判定であるので、試験装置1がマイコン3AをPASS判定とする(ステップS219)。反対に、何れかの機能回路ブロック32が異常判定
(ステップS212−NO、ステップS214−NO、ステップS216−NO、ステップS218−NO)となると、試験装置1がマイコン3AをFAIL判定とする(ステップS220)。
(ステップS212−NO、ステップS214−NO、ステップS216−NO、ステップS218−NO)となると、試験装置1がマイコン3AをFAIL判定とする(ステップS220)。
このような制御を行う比較例に係るマイコン3Aの機能試験では、図6に示すように、ある機能回路ブロック32のBISTの終了時と次にBISTが実行される機能回路ブロック32のBISTの開始時は完全に同時とはならずに、各機能回路ブロック32のBISTが実行される時間帯の間に微小時間である隙間時間Tが存在してしまう。そのため、比較例に係るマイコン3Aの機能試験では、各機能回路ブロック32のBISTが切り替わる際に生じる隙間時間Tにおいて、マイコン3Aの消費電流が一旦0mAとなってしまう。その結果、図6に示すように、比較例に係るマイコン3Aの機能試験では、マイコン3Aの消費電流が微小時間だけ0mAになった後に再度消費電流が急峻に増加し、レギュレータ4の出力電圧が変動する可能性があった。比較例に係るマイコン3Aの機能試験では、上述の理由で出力電圧が変動してリセット電圧以下になると、電圧監視回路37がリセット信号を制御回路31に出力し、制御回路31が機能試験をリセット処理する虞があった。この不具合を解消するために、レギュレータ4の出力に出力電圧の変動を抑制するコンデンサを設ける方法があるが、この方法ではコストアップやサイズアップとなる虞がある。
[第1実施形態の作用・効果]
第1実施形態に係るマイコン3の機能試験は、機能回路ブロック32毎にBISTを実行しているため、マイコン3内のすべての機能回路36のBISTを同時に実行する場合よりも機能試験時の発熱量を抑えている。そして、第1実施形態に係るマイコン3は、制御回路31が、現在の機能回路ブロック32にBISTを開始させた後に、その機能回路ブロック32のBISTが終了する前に、次にBISTを実行する機能回路ブロック32のBISTを開始させる。即ち、第1実施形態に係るマイコン3は、機能試験において常に少なくとも1つ以上の機能回路ブロック32に診断処理を実行させている。そうすることにより、隙間時間Tが生じることがなく、レギュレータ4の消費電流が瞬間的に0mAとなることを抑制することができる。そのため、各機能回路ブロック32のBISTが切り替わる際にレギュレータ4の電圧が変動することが抑制される。その結果、第1実施形態に係るマイコン3によれば、レギュレータ4の出力電圧がリセット電圧以下となることによって機能試験がリセットされることを防止することができる。また、本実施形態に係るマイコン3によれば、レギュレータ4に出力電圧の変動を抑制するためのコンデンサを設けることなく、レギュレータ4の電圧変動を抑制することができるため、比較例よりもコストやサイズを低減することができる。
第1実施形態に係るマイコン3の機能試験は、機能回路ブロック32毎にBISTを実行しているため、マイコン3内のすべての機能回路36のBISTを同時に実行する場合よりも機能試験時の発熱量を抑えている。そして、第1実施形態に係るマイコン3は、制御回路31が、現在の機能回路ブロック32にBISTを開始させた後に、その機能回路ブロック32のBISTが終了する前に、次にBISTを実行する機能回路ブロック32のBISTを開始させる。即ち、第1実施形態に係るマイコン3は、機能試験において常に少なくとも1つ以上の機能回路ブロック32に診断処理を実行させている。そうすることにより、隙間時間Tが生じることがなく、レギュレータ4の消費電流が瞬間的に0mAとなることを抑制することができる。そのため、各機能回路ブロック32のBISTが切り替わる際にレギュレータ4の電圧が変動することが抑制される。その結果、第1実施形態に係るマイコン3によれば、レギュレータ4の出力電圧がリセット電圧以下となることによって機能試験がリセットされることを防止することができる。また、本実施形態に係るマイコン3によれば、レギュレータ4に出力電圧の変動を抑制するためのコンデンサを設けることなく、レギュレータ4の電圧変動を抑制することができるため、比較例よりもコストやサイズを低減することができる。
尚、以上の説明では、各機能回路ブロック32−1〜4のBISTのうち、2つの機能回路ブロック32のBISTを重複させていたが、常に少なくとも1つ以上の機能回路ブロック32に診断処理を実行させていればよく、重複させる機能回路ブロック32の数はこれに限定されない。即ち、機能回路ブロック32−1〜4のうち、3つ以上が重複してBISTを実行していてもよい。但し、同時に実行される診断処理が増えると、マイコン3の発熱量も増加するため、BISTによる診断処理の重複はより少ない方が好ましい。本実施形態に係るマイコン3の機能試験は、機能回路ブロック32−1〜4のBISTのうち、2つのみを重複させることによって、マイコン3の発熱量を少なく抑えることができる。また、各機能回路ブロック32のBISTが重複する時間は、より短い方が好ましい。そうすることによって、マイコン3の発熱量をより少なく抑えることができる。
<第2実施形態>
次に、第2実施形態に係るマイコン3Bの機能試験について説明する。第2実施形態に係るマイコン3Bの試験システム100Bの診断処理ステップは、各ブロックのBIST
を重複させないで連続的に実行する点と、所定のタイミングで電流を消費する負荷回路38を備える点において、第1実施形態に係るマイコン3の試験システム100と相違する。以下、第2実施形態に係るマイコン3Bの試験システム100Bについて、第1実施形態との相違点を中心に説明し、同一の構成については同一の符号を付すことにより詳細な説明は割愛する。
次に、第2実施形態に係るマイコン3Bの機能試験について説明する。第2実施形態に係るマイコン3Bの試験システム100Bの診断処理ステップは、各ブロックのBIST
を重複させないで連続的に実行する点と、所定のタイミングで電流を消費する負荷回路38を備える点において、第1実施形態に係るマイコン3の試験システム100と相違する。以下、第2実施形態に係るマイコン3Bの試験システム100Bについて、第1実施形態との相違点を中心に説明し、同一の構成については同一の符号を付すことにより詳細な説明は割愛する。
図7は、第2実施形態に係るマイコン3Bの構成を示す図である。また、図8は、第2実施形態に係る試験システム100Bの機能試験における手順を示すフローチャート、図9、10は、機能試験におけるマイコン3Bの動作を示すタイムチャートである。図7に示すように、第2実施形態に係るマイコン3Bには、試験対象である機能回路ブロック32とは別に設けられた負荷回路38を有している。負荷回路38は、制御回路31からの信号を受けてレギュレータ4の電流を消費する回路である。負荷回路38は、例えば、抵抗回路を含む。第2実施形態に係るマイコン3Bの試験システム100Bは、所定のタイミングで負荷回路38を動作させてレギュレータ4の電流を消費することによって、マイコン3Bの試験時にレギュレータ4の消費電流が瞬間的に0mAとなることを抑制している。
以下、第2実施形態に係るマイコン3Bの機能試験における一連の動作を説明する。第1実施形態と同様に、制御回路31がテストプラグラムに基づいて最初にBISTを実行する機能回路ブロック32−1の実行回路33に制御信号を出力することで機能試験が開始される。機能試験が開始することにより、ステップS301、ステップS311、ステップS321が同時に開始される。機能試験が開始すると、第1実施形態と同様に、電圧監視回路37がレギュレータ4の出力電圧を監視する(ステップS301)。レギュレータ4の出力電圧がリセット電圧以下である場合(ステップS302−YES)、マイコン3Aのリセット処理(ステップS303)がなされる。リセット電圧以下でない場合(ステップS302−NO)、ステップS301に戻る。レギュレータ4の出力電圧がリセット電圧を超えている限り、電圧監視回路37による電圧監視が連続して実行される。
電圧監視回路37による電圧監視と並行して、機能回路ブロック32−1のBISTが実行される(ステップS311)。ここで、機能回路ブロック32−1のBISTを実行している最中は、機能回路ブロック32−2〜4の実行回路33へは制御信号の供給が停止されており、機能回路ブロック32−2〜4のBISTは実行されない。そして、機能回路ブロック32−1のBISTが終了し、機能回路ブロック32−1が正常判定(ステップS312−YES)であれば、隙間時間Tが経過した後に、機能回路ブロック32−2のBISTが開始される(ステップS313)。同様に、機能回路ブロック32−2が正常判定(ステップS314−YES)であれば、隙間時間Tが経過した後に、機能回路ブロック32−3のBISTが開始され(ステップS315)、機能回路ブロック32−3が正常判定(ステップS316−YES)であれば、隙間時間Tが経過後に機能回路ブロック32−4のBISTが開始される(ステップS317)。
そして、レギュレータ4の出力電圧がリセット電圧以下とならないまま(ステップS302−NO)、機能回路ブロック32−4が正常判定(ステップS318−YES)となると、すべての機能回路ブロック32が正常判定であるので、試験装置1がマイコン3BをPASS判定とする(ステップS319)。反対に、何れかの機能回路ブロック32が異常判定(ステップS312−NO、ステップS314−NO、ステップS316−NO、ステップS318−NO)となると、試験装置1がマイコン3BをFAIL判定とする(ステップS320)。
第2実施形態に係るマイコン3Bは、電圧監視回路37による電圧監視や各機能回路ブロック32のBISTと並行して、負荷回路38の処理を実行する。負荷回路38は各機
能回路ブロック32のBISTが実行される時間帯同士の間の時間帯である隙間時間Tに動作する。以下、負荷回路38の動作について説明する。機能試験が開始すると、制御回路31が負荷回路38の動作を所定時間の間だけ停止させる(ステップS321)。所定時間の間、制御回路31が時間をカウントしている。制御回路31は、所定時間が経過するまで負荷回路38への制御信号の供給を停止する。負荷回路38が動作を停止している間は、レギュレータ4から負荷回路38に電流が供給されない。即ち、負荷回路38はレギュレータ4の電流を消費しない。動作が停止される所定時間は、機能回路ブロック32−1のBISTが実行される時間に設定されている。即ち、負荷回路38の動作停止は、機能回路ブロック32−1のBISTが終了するタイミングで終了する。所定時間が経過すると同時に、制御回路31が負荷回路38に制御信号を出力し、負荷回路38の動作が開始される(ステップS322)。このとき、負荷回路38は、所定時間の間だけ動作する。負荷回路38が動作する所定時間は、隙間時間Tに等しい。即ち、負荷回路38の動作は、機能回路ブロック32−2のBISTが開始するタイミングで終了する。ステップS322では、負荷回路38が動作することによって、負荷回路がレギュレータ4の電流を消費する。ステップS322が終了すると、制御回路31が所定時間の間だけ負荷回路38の動作を停止させる(ステップS323)。ステップS323の所定時間は、機能回路ブロック32−2のBISTが実行される時間と等しい。即ち、制御回路31は、機能回路ブロック32−2のBISTが終了するタイミングで、負荷回路38の動作を開始させる(ステップS324)。同様にして、制御回路31は、負荷回路38を隙間時間Tの間だけ動作させた後に、機能回路ブロック32−3のBISTが開始するタイミングで所定時間の間だけ負荷回路38の動作を停止させる(ステップS325)。その後、制御回路31は機能回路ブロック32−2のBISTが終了するタイミングで負荷回路38の動作を開始させる(ステップS326)。そして、制御回路31は、負荷回路38を隙間時間Tの間だけ動作させた後に、機能回路ブロック32−4のBISTが開始するタイミングで負荷回路38の動作を停止させる(ステップS327)。
能回路ブロック32のBISTが実行される時間帯同士の間の時間帯である隙間時間Tに動作する。以下、負荷回路38の動作について説明する。機能試験が開始すると、制御回路31が負荷回路38の動作を所定時間の間だけ停止させる(ステップS321)。所定時間の間、制御回路31が時間をカウントしている。制御回路31は、所定時間が経過するまで負荷回路38への制御信号の供給を停止する。負荷回路38が動作を停止している間は、レギュレータ4から負荷回路38に電流が供給されない。即ち、負荷回路38はレギュレータ4の電流を消費しない。動作が停止される所定時間は、機能回路ブロック32−1のBISTが実行される時間に設定されている。即ち、負荷回路38の動作停止は、機能回路ブロック32−1のBISTが終了するタイミングで終了する。所定時間が経過すると同時に、制御回路31が負荷回路38に制御信号を出力し、負荷回路38の動作が開始される(ステップS322)。このとき、負荷回路38は、所定時間の間だけ動作する。負荷回路38が動作する所定時間は、隙間時間Tに等しい。即ち、負荷回路38の動作は、機能回路ブロック32−2のBISTが開始するタイミングで終了する。ステップS322では、負荷回路38が動作することによって、負荷回路がレギュレータ4の電流を消費する。ステップS322が終了すると、制御回路31が所定時間の間だけ負荷回路38の動作を停止させる(ステップS323)。ステップS323の所定時間は、機能回路ブロック32−2のBISTが実行される時間と等しい。即ち、制御回路31は、機能回路ブロック32−2のBISTが終了するタイミングで、負荷回路38の動作を開始させる(ステップS324)。同様にして、制御回路31は、負荷回路38を隙間時間Tの間だけ動作させた後に、機能回路ブロック32−3のBISTが開始するタイミングで所定時間の間だけ負荷回路38の動作を停止させる(ステップS325)。その後、制御回路31は機能回路ブロック32−2のBISTが終了するタイミングで負荷回路38の動作を開始させる(ステップS326)。そして、制御回路31は、負荷回路38を隙間時間Tの間だけ動作させた後に、機能回路ブロック32−4のBISTが開始するタイミングで負荷回路38の動作を停止させる(ステップS327)。
図9に示すように、負荷回路38が停止している時間帯は、マイコン3Bが電流を消費せずに、負荷回路38が動作している時間帯は、マイコン3Bが電流を消費する。第2実施形態に係るマイコン3Bは、各機能回路ブロック32のBIST間の隙間時間Tに負荷回路38を動作させる。隙間時間Tの間にマイコン3Bの負荷回路38がレギュレータ4の電流を消費するため、各機能回路ブロック32のBISTが切り替わる際にレギュレータ4の消費電流が0mAとなることが抑制されている。その結果、レギュレータ4は、機能試験において、常に電流を消費する。
[第2実施形態の作用・効果]
以上のように、第2実施形態に係るマイコン3Bの機能試験は、機能回路ブロック32毎にBISTを実行しているため、マイコン3内のすべての機能回路36のBISTを同時に実行する場合よりも機能試験時の発熱量が低減されている。そして、第2実施形態に係るマイコン3Bでは、制御回路31が、現在BISTを実行している機能回路ブロック32のBIST終了時と次にBISTを実行する機能回路ブロック32のBIST開始時を含む時間帯の間に負荷回路38を動作させる。そうすることによって、BISTが切り替わる際の隙間時間Tにレギュレータ4の消費電流が瞬間的に0mAとなることを抑制することができる。そのため、機能回路ブロック32のBISTが切り替わる際の隙間時間Tにおいてレギュレータ4の電圧が変動することが抑制される。その結果、第2実施形態に係るマイコン3Bによれば、機能試験がリセットされることを防止することができる。また、機能試験において負荷回路38が断続的に動作しているため、負荷回路38が機能試験の間に連続して動作する場合と比較して、マイコン3Bの発熱量を低減することができる。また、第2実施形態に係るマイコン3Bによれば、レギュレータ4に出力電圧の変動を抑制するためのコンデンサを設けることなく、レギュレータ4の電圧変動を抑制し、機能試験がリセットされることを防止することができる。
以上のように、第2実施形態に係るマイコン3Bの機能試験は、機能回路ブロック32毎にBISTを実行しているため、マイコン3内のすべての機能回路36のBISTを同時に実行する場合よりも機能試験時の発熱量が低減されている。そして、第2実施形態に係るマイコン3Bでは、制御回路31が、現在BISTを実行している機能回路ブロック32のBIST終了時と次にBISTを実行する機能回路ブロック32のBIST開始時を含む時間帯の間に負荷回路38を動作させる。そうすることによって、BISTが切り替わる際の隙間時間Tにレギュレータ4の消費電流が瞬間的に0mAとなることを抑制することができる。そのため、機能回路ブロック32のBISTが切り替わる際の隙間時間Tにおいてレギュレータ4の電圧が変動することが抑制される。その結果、第2実施形態に係るマイコン3Bによれば、機能試験がリセットされることを防止することができる。また、機能試験において負荷回路38が断続的に動作しているため、負荷回路38が機能試験の間に連続して動作する場合と比較して、マイコン3Bの発熱量を低減することができる。また、第2実施形態に係るマイコン3Bによれば、レギュレータ4に出力電圧の変動を抑制するためのコンデンサを設けることなく、レギュレータ4の電圧変動を抑制し、機能試験がリセットされることを防止することができる。
尚、本実施形態に係る負荷回路38は、現在BISTを実行している機能回路ブロック32のBIST終了時と同時に動作を開始し、次にBISTを実行する機能回路ブロック32のBIST開始時と同時に動作を終了しているが、負荷回路38は、現在BISTを実行している機能回路ブロック32のBISTが終了した直後に動作を開始してもよいし、次にBISTを実行する機能回路ブロック32のBISTが開始する直前に動作を終了してもよい。即ち、負荷回路38は、少なくとも、現在BISTを実行している機能回路ブロック32のBISTが終了してから次にBISTを実行する機能回路ブロック32のBISTが開始するまでの間に動作すればよい。このとき、負荷回路38が動作する時間帯は、機能回路ブロック32のBISTが切り替わる際の隙間時間Tにおいてレギュレータ4の電圧変動を抑制することができる時間帯であればよい。
但し、本実施形態に係るマイコン3Bは、現在BISTを実行している機能回路ブロック32のBIST終了時と次にBISTを実行する機能回路ブロック32のBIST開始時を含む時間帯に動作することによって、より確実に、且つ、効果的に電圧の変動を抑制することができる。この場合、負荷回路38は、少なくとも隙間時間Tを含む時間帯に動作していればよい。即ち、図10に示すように、負荷回路38の動作時間は、現在BISTを実行している機能回路ブロック32のBISTの時間帯と、次にBISTを実行する機能回路ブロック32のBISTの時間帯とに、一部において重複していてもよい。そうすることによって、負荷回路38の動作を開始するタイミングや終了させるタイミングに多少の誤差が生じたとしても、レギュレータ4の消費電流が瞬間的に0mAとなる時間帯を無くすことができる。但し、負荷回路38の動作する時間帯と各機能回路ブロック32のBISTの時間帯が重複する時間は、短い方が好ましい。そうすることによって、マイコン3Bの発熱量を低減することができる。第2実施形態に係るマイコン3Bは、負荷回路38が隙間時間Tの時間帯に合わせて動作し、隙間時間T以外の時間帯では動作を停止することによって、マイコン3Bの発熱量をより低減することができる。
また、本実施形態に係るマイコン3Bは、制御回路31によって負荷回路38の動作の切り替えを行ったが、負荷回路38の動作の切り替えは、スイッチを用いて手動で行ってもよい。
また、本実施形態に係る負荷回路38はマイコン3Bに備えられているが、負荷回路38はレギュレータ4に備えられていてもよい。
尚、以上説明した実施形態に係るBISTを実行する順番は、上記に限定しない。即ち、BISTにおける機能回路ブロック32−1〜4の順番は順不同であり、例えば、機能回路ブロック32−4からBISTを実行してもよい。
また、各機能回路ブロック32の診断処理の方法は、BISTに限定されず、種々の方法を選択することができる。本発明は、BISTによる診断処理を行うことによって、内部回路故障モードに対する診断をマイコン3、3B自身で実行することができる。
また、以上説明した実施形態に係る電圧監視回路37は、マイコン3、3Bに内蔵されているが、電圧監視回路37は、マイコン3、3Bの外部に接続されていてもよい。
また、以上説明した実施形態に係る試験システム100、100Bは、例えば、ECU(engine control unit)等の電子制御装置に含まれていてもよい。マイコン3、3Bは、
例えば、車両各部に備えられた各センサからの入力信号によりエンジンの燃料噴射及び点火時期を最適に制御する機能を有してもよい。その場合、試験システム100、100Bは、ユーザがエンジンを起動しようとしてイグニションスイッチをオンにしたときに機能
試験を開始してもよい。また、試験システム100、100Bは、マイコン3、3BがPASS判定となった場合はマイコン3を通常の動作モードへ移行し、FAIL判定となった場合にはマイコン3、3Bを通常の動作モードへ移行せずに表示部15を介してユーザに異常を通知してもよい。
例えば、車両各部に備えられた各センサからの入力信号によりエンジンの燃料噴射及び点火時期を最適に制御する機能を有してもよい。その場合、試験システム100、100Bは、ユーザがエンジンを起動しようとしてイグニションスイッチをオンにしたときに機能
試験を開始してもよい。また、試験システム100、100Bは、マイコン3、3BがPASS判定となった場合はマイコン3を通常の動作モードへ移行し、FAIL判定となった場合にはマイコン3、3Bを通常の動作モードへ移行せずに表示部15を介してユーザに異常を通知してもよい。
尚、本発明に係るマイコン3、3Bの試験システム100、100Bにおいて、試験装置1、I/F部2は必須の構成ではない。試験システム100、100Bは、各機能回路ブロック32の診断処理を実行する制御回路31と、マイコン3に電流を供給するレギュレータ4とを備えていればよい。また制御回路31は、例えば、CPUであってもよい。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。上記実施の形態は、矛盾のない限り組み合わせることができる。
1・・試験装置
11・・・入力部
12・・・中央処理部
13・・・メモリ部
14・・・記憶部
15・・・表示部
2・・・I/F部
3、3B・・・マイコン
31・・・制御回路(制御部)
32・・・機能回路ブロック
33・・・実行回路
34・・・パタン生成回路
35・・・解析回路
36・・・機能回路
37・・・電圧監視回路
38・・・負荷回路
4・・・レギュレータ
100、100B・・・試験システム
T・・・隙間時間
11・・・入力部
12・・・中央処理部
13・・・メモリ部
14・・・記憶部
15・・・表示部
2・・・I/F部
3、3B・・・マイコン
31・・・制御回路(制御部)
32・・・機能回路ブロック
33・・・実行回路
34・・・パタン生成回路
35・・・解析回路
36・・・機能回路
37・・・電圧監視回路
38・・・負荷回路
4・・・レギュレータ
100、100B・・・試験システム
T・・・隙間時間
Claims (8)
- 所定の機能を実行する複数の機能回路ブロックと、
前記複数の機能回路ブロックの診断処理を実行する制御部と、を備え、
前記制御部が、前記複数の機能回路ブロックのうち、一部の機能回路ブロックの診断処理を開始した後、当該診断処理が終了する前に他の少なくとも一つの機能回路ブロックの診断処理を開始する、
マイコン。 - 所定の機能を実行する複数の機能回路ブロックと、
負荷回路と、
前記負荷回路を動作させると共に前記複数の機能回路ブロックの診断処理を実行する制御部と、を備え、
前記制御部は、前記複数の機能回路ブロックの診断処理を順次実行し、且つ、少なくとも、現在の前記機能回路ブロックの診断処理が終了してから次の前記機能回路ブロックの診断処理が開始するまでの間に、前記負荷回路を動作させる、
マイコン。 - 前記制御部は、現在の前記機能回路ブロックの診断処理の終了時と次の前記機能回路ブロックの診断処理の開始時とを含む時間帯に、前記負荷回路を動作させる、請求項2に記載のマイコン。
- 前記診断処理は、前記複数の機能回路ブロックによるBIST(Built-In Self Test)によって実行される、請求項1から3の何れか1項に記載のマイコン。
- 請求項1から4の何れか1項に記載のマイコンと、
前記マイコンに電力を供給するレギュレータと、を備え、
前記複数の機能回路ブロックは、前記レギュレータにより供給される電流を消費して前記診断処理を実行する、
システム。 - 請求項5に記載のシステムを備える、電子制御装置。
- 所定の機能を実行する複数の機能回路ブロックを有するマイコンの機能試験方法であって、
前記複数の機能回路ブロックの診断処理を実行する診断処理ステップを備え、
前記診断処理ステップでは、前記複数の機能回路ブロックのうち、一部の機能回路ブロックの診断処理を開始した後、当該診断処理が終了する前に他の少なくとも一つの機能回路ブロックの診断処理を開始させる、
マイコンの機能試験方法。 - 所定の機能を実行する複数の機能回路ブロックと、負荷回路と、を有するマイコンの機能試験方法であって、
前記複数の機能回路ブロックの診断処理を順次実行する診断処理ステップを備え、
前記診断処理ステップでは、少なくとも、現在の前記機能回路ブロックの診断処理が終了してから次の前記機能回路ブロックの診断処理が開始するまでの間に、前記負荷回路を動作させる、
マイコンの機能試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016208033A JP2018071992A (ja) | 2016-10-24 | 2016-10-24 | マイコン、システム、電子制御装置、及びマイコンの機能試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016208033A JP2018071992A (ja) | 2016-10-24 | 2016-10-24 | マイコン、システム、電子制御装置、及びマイコンの機能試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018071992A true JP2018071992A (ja) | 2018-05-10 |
Family
ID=62112630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016208033A Pending JP2018071992A (ja) | 2016-10-24 | 2016-10-24 | マイコン、システム、電子制御装置、及びマイコンの機能試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018071992A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023247934A1 (en) * | 2022-06-22 | 2023-12-28 | Safetty Systems Ltd | Time-triggered computer system with a high level of diagnostic coverage |
-
2016
- 2016-10-24 JP JP2016208033A patent/JP2018071992A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023247934A1 (en) * | 2022-06-22 | 2023-12-28 | Safetty Systems Ltd | Time-triggered computer system with a high level of diagnostic coverage |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5722150B2 (ja) | マイクロコントローラ | |
JP6266239B2 (ja) | マイクロコンピュータ | |
EP2175372B1 (en) | Computer apparatus and processor diagnostic method | |
EP3198725B1 (en) | Programmable ic with safety sub-system | |
JP5583244B1 (ja) | 集積回路素子を有する電子制御装置及びその集積回路素子の単品検査装置 | |
US10997043B2 (en) | Semiconductor device, semiconductor systems and test-control methods for executing fault injection test on a plurality of failure detection mechanism | |
US6076172A (en) | Monitoting system for electronic control unit | |
WO2016203505A1 (ja) | 半導体装置及び診断テスト方法 | |
US20210124655A1 (en) | Dynamic Configurable Microcontroller Recovery | |
JPH09230929A (ja) | 車載コントローラの故障診断方法及び装置 | |
JP2005135407A (ja) | 電圧マージニングを使用してコンピュータシステムのコンポーネントをテストするシステムおよび方法 | |
US8762792B2 (en) | Event monitor having switch matrix, separate counter, and compare circuitry | |
JP2018194336A (ja) | 異常検知装置および異常検知方法 | |
JP2008225929A (ja) | 情報処理装置 | |
JP6358107B2 (ja) | 電源監視回路 | |
JP2018071992A (ja) | マイコン、システム、電子制御装置、及びマイコンの機能試験方法 | |
JP2018134964A (ja) | 自動車用電子制御装置 | |
JP6786449B2 (ja) | 半導体装置 | |
JP6588068B2 (ja) | マイクロコンピュータ | |
KR102483013B1 (ko) | 차량용 전원 불량 점검 장치 및 방법 | |
JP2014056396A (ja) | 電子制御装置 | |
JP7329568B2 (ja) | チップおよびその設計方法と故障解析方法と故障解析システム | |
Harutyunyan et al. | Functional Safety Compliant Test & Repair Framework for System-on-Chip Lifecycle Management | |
WO2019211927A1 (ja) | メモリ診断装置及びメモリ診断方法 | |
JP2009282849A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161025 |