JP2018064090A - Semiconductor device and semiconductor device manufacturing method - Google Patents
Semiconductor device and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2018064090A JP2018064090A JP2017184333A JP2017184333A JP2018064090A JP 2018064090 A JP2018064090 A JP 2018064090A JP 2017184333 A JP2017184333 A JP 2017184333A JP 2017184333 A JP2017184333 A JP 2017184333A JP 2018064090 A JP2018064090 A JP 2018064090A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- insulator
- conductor
- film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。 One embodiment of the present invention relates to a semiconductor device and a method for driving the semiconductor device. Another embodiment of the present invention relates to an electronic device.
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。 Note that one embodiment of the present invention is not limited to the above technical field. One embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Alternatively, one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置(液晶表示装置、発光表示装置など)、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。 Note that in this specification and the like, a semiconductor device refers to any device that can function by utilizing semiconductor characteristics. A display device (a liquid crystal display device, a light-emitting display device, or the like), a projection device, a lighting device, an electro-optical device, a power storage device, a memory device, a semiconductor circuit, an imaging device, an electronic device, or the like may include a semiconductor device.
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(単に表示装置とも表記する)等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。 A technique for forming a transistor using a semiconductor thin film has attracted attention. The transistor is widely applied to electronic devices such as an integrated circuit (IC) and an image display device (also simply referred to as a display device). A silicon-based semiconductor material is widely known as a semiconductor thin film applicable to a transistor, but an oxide semiconductor has attracted attention as another material.
例えば、酸化物半導体として、酸化亜鉛、又はIn−Ga−Zn系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている(特許文献1及び特許文献2参照)。
For example, a technique for manufacturing a display device using a transistor including zinc oxide or an In—Ga—Zn-based oxide as an active layer as an oxide semiconductor is disclosed (see
さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている(特許文献3参照)。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。 In recent years, a technique for manufacturing an integrated circuit of a memory device using a transistor including an oxide semiconductor has been disclosed (see Patent Document 3). In addition to memory devices, arithmetic devices and the like have been manufactured using transistors including oxide semiconductors.
しかしながら、活性層として酸化物半導体が設けられたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験(BT試験)前後において、トランジスタのしきい値電圧は変動してしまうことがある。 However, a transistor in which an oxide semiconductor is provided as an active layer is known to have a problem in that its electrical characteristics are likely to change due to impurities and oxygen vacancies in the oxide semiconductor, and reliability is low. For example, the threshold voltage of the transistor may fluctuate before and after the bias-thermal stress test (BT test).
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。 An object of one embodiment of the present invention is to provide a semiconductor device having favorable electrical characteristics. An object of one embodiment of the present invention is to provide a highly reliable semiconductor device. An object of one embodiment of the present invention is to provide a semiconductor device that can be miniaturized or highly integrated. An object of one embodiment of the present invention is to provide a semiconductor device with high productivity.
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。 An object of one embodiment of the present invention is to provide a semiconductor device capable of holding data for a long period of time. An object of one embodiment of the present invention is to provide a semiconductor device with high information writing speed. An object of one embodiment of the present invention is to provide a semiconductor device with high design freedom. An object of one embodiment of the present invention is to provide a semiconductor device capable of suppressing power consumption. An object of one embodiment of the present invention is to provide a novel semiconductor device.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. Note that one embodiment of the present invention does not have to solve all of these problems. Issues other than these will be apparent from the description of the specification, drawings, claims, etc., and other issues can be extracted from the descriptions of the specification, drawings, claims, etc. It is.
本発明の一態様では、酸化物半導体の周囲の絶縁体から過剰酸素を酸化物半導体に供給することで、酸化物半導体中の酸素欠損の低減を図る。 In one embodiment of the present invention, excess oxygen is supplied to an oxide semiconductor from an insulator around the oxide semiconductor, whereby oxygen vacancies in the oxide semiconductor are reduced.
さらに、酸化物半導体の周囲の他の構造などから、水、水素などの不純物が酸化物半導体に混入することを防ぐ。なお、酸化物半導体に、水素などの不純物が外部から混入することを防ぐため、当該酸化物半導体を覆って、水、水素などの不純物に対してバリア性を有する絶縁体を形成する。 Further, impurities such as water and hydrogen are prevented from entering the oxide semiconductor from other structures around the oxide semiconductor. Note that in order to prevent impurities such as hydrogen from entering the oxide semiconductor from the outside, an insulator having a barrier property against impurities such as water and hydrogen is formed so as to cover the oxide semiconductor.
さらに、上記水、水素などの不純物に対してバリア性を有する絶縁体を、酸素を透過させにくいものとする。これによって、酸素が外方拡散するのを防ぎ、酸化物半導体及び周囲の酸化物絶縁体に効果的に酸素を供給する。 Further, the insulator having a barrier property against impurities such as water and hydrogen is difficult to transmit oxygen. This prevents oxygen from diffusing outwardly and effectively supplies oxygen to the oxide semiconductor and the surrounding oxide insulator.
このようにして、酸化物半導体及び周囲の他の構造に含まれる、水、水素などの不純物を低減し、且つ酸化物半導体中の酸素欠損の低減を図る。 In this manner, impurities such as water and hydrogen contained in the oxide semiconductor and other surrounding structures are reduced, and oxygen vacancies in the oxide semiconductor are reduced.
本発明の一態様は、第1の金属酸化物上に、第1の導電体、および第2の導電体を有し、第1の導電体、第2の導電体、第1の金属酸化物上に、第2の金属酸化物を有し、第2の金属酸化物上に絶縁体を有し、絶縁体上に第3の導電体を有し、第1の金属酸化物、および第2の金属酸化物は、少なくとも2種以上の金属元素を有する半導体であり、第1の金属酸化物における金属元素の原子数比と、および第2の金属酸化物における金属元素の原子数比は、等しい、またはその近傍である。 One embodiment of the present invention includes a first conductor and a second conductor over a first metal oxide, the first conductor, the second conductor, and the first metal oxide. A second metal oxide, an insulator on the second metal oxide, a third conductor on the insulator, a first metal oxide, and a second metal oxide, The metal oxide is a semiconductor having at least two or more metal elements, and the atomic ratio of the metal element in the first metal oxide and the atomic ratio of the metal element in the second metal oxide are: Is equal to or near.
上記構成において、第1の金属酸化物、および第2の金属酸化物は、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、またはマグネシウムから選ばれた一種、または複数種)である。 In the above structure, the first metal oxide and the second metal oxide are In-M-Zn oxides (the element M is one or a plurality selected from aluminum, gallium, yttrium, or magnesium). It is.
上記構成において、絶縁体は、ゲート絶縁体としての機能を有し、第1の導電体は、ソース電極またはドレイン電極の一方としての機能を有し、第2の導電体は、ソース電極またはドレイン電極の他方としての機能を有し、第3の導電体は、ゲート電極としての機能を有する。 In the above structure, the insulator has a function as a gate insulator, the first conductor has a function as one of a source electrode and a drain electrode, and the second conductor has a function as a source electrode or a drain. The third conductor has a function as the gate electrode, and functions as the other of the electrodes.
上記構成において、第1の金属酸化物、および第2の金属酸化物は、In−Ga−Zn酸化物であり、Inは、30atomc%以上、40atomic%以下である。 In the above structure, the first metal oxide and the second metal oxide are In—Ga—Zn oxide, and In is 30 atomic% or more and 40 atomic% or less.
本発明の一態様は、第1のターゲットを用いたスパッタリング法により、第1の金属酸化物を形成し、第1の導電体、および第2の導電体を、第1の金属酸化物上に形成し、第2のターゲットを用いたスパッタリング法を用いて、第2の金属酸化物を、第1の金属酸化物、第1の導電体、および第2の導電体上に形成し、第3の導電体を、第2の金属酸化物上に形成し、第1のターゲットと、第2のターゲットは、少なくとも2種以上の金属元素を有し、第1のターゲットにおける金属元素の原子数比と、および第2のターゲットにおける金属元素の原子数比は、等しい、またはその近傍である。 According to one embodiment of the present invention, a first metal oxide is formed by a sputtering method using a first target, and the first conductor and the second conductor are formed over the first metal oxide. And forming a second metal oxide over the first metal oxide, the first conductor, and the second conductor by a sputtering method using the second target, The first target and the second target have at least two kinds of metal elements, and the atomic ratio of the metal elements in the first target is formed on the second metal oxide. And the atomic ratio of the metal elements in the second target are equal to or close to each other.
上記構成において、第1のターゲットを用いたスパッタリング法における第1の酸素流量比は、第2のターゲットを用いたスパッタリング法における第2の酸素流量比よりも、小さい。 In the above structure, the first oxygen flow rate ratio in the sputtering method using the first target is smaller than the second oxygen flow rate ratio in the sputtering method using the second target.
上記構成において、第1のターゲット、および第2のターゲットは、In−Ga−Zn酸化物であり、In、Zn及び元素Mの原子数比は、In:M:Zn=1:1:1、またはその近傍である。 In the above structure, the first target and the second target are In—Ga—Zn oxide, and the atomic ratio of In, Zn and the element M is In: M: Zn = 1: 1: 1. Or its vicinity.
本発明の一態様により、酸化物半導体を用いたトランジスタを有する半導体装置において、トランジスタの電気特性、および信頼性が、安定した半導体装置を提供することができる。 According to one embodiment of the present invention, in a semiconductor device including a transistor including an oxide semiconductor, a semiconductor device in which electrical characteristics and reliability of the transistor are stable can be provided.
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、信頼性の高い半導体装置を提供することができる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。 According to one embodiment of the present invention, a semiconductor device having favorable electrical characteristics can be provided. According to one embodiment of the present invention, a highly reliable semiconductor device can be provided. According to one embodiment of the present invention, a semiconductor device that can be miniaturized or highly integrated can be provided. According to one embodiment of the present invention, a highly productive semiconductor device can be provided.
本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。本発明の一態様により、情報の書き込み速度が速い半導体装置を提供することができる。本発明の一態様により、設計自由度が高い半導体装置を提供することができる。本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。本発明の一態様により、新規な半導体装置を提供することができる。 According to one embodiment of the present invention, a semiconductor device capable of retaining data for a long period can be provided. According to one embodiment of the present invention, a semiconductor device with high information writing speed can be provided. According to one embodiment of the present invention, a semiconductor device with high design freedom can be provided. According to one embodiment of the present invention, a semiconductor device that can reduce power consumption can be provided. According to one embodiment of the present invention, a novel semiconductor device can be provided.
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention need not have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments will be described with reference to the drawings. However, the embodiments can be implemented in many different modes, and it is easily understood by those skilled in the art that the modes and details can be variously changed without departing from the spirit and scope thereof. . Therefore, the present invention should not be construed as being limited to the description of the following embodiments.
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。 In the drawings, the size, the layer thickness, or the region is exaggerated for simplicity in some cases. Therefore, it is not necessarily limited to the scale. The drawings schematically show an ideal example, and are not limited to the shapes or values shown in the drawings. In the drawings, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated. In addition, in the case where the same function is indicated, the hatch pattern is the same, and there is a case where no reference numeral is given.
また、本明細書などにおいて、第1、第2等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第1の」を「第2の」又は「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。 In this specification and the like, the ordinal numbers attached as the first, second, etc. are used for convenience and do not indicate the order of steps or the order of lamination. Therefore, for example, the description can be made by appropriately replacing “first” with “second” or “third”. In addition, the ordinal numbers described in this specification and the like may not match the ordinal numbers used to specify one embodiment of the present invention.
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。 In addition, in this specification, terms indicating arrangement such as “above” and “below” are used for convenience to describe the positional relationship between components with reference to the drawings. Moreover, the positional relationship between components changes suitably according to the direction which draws each structure. Therefore, the present invention is not limited to the words and phrases described in the specification, and can be appropriately rephrased depending on the situation.
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソース領域とドレイン領域との間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。 In this specification and the like, a transistor is an element having at least three terminals including a gate, a drain, and a source. In addition, a channel formation region is provided between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode). A current can flow between the two. Note that in this specification and the like, a channel formation region refers to a region through which a current mainly flows.
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。 In addition, the functions of the source and drain may be switched when transistors having different polarities are employed or when the direction of current changes during circuit operation. Therefore, in this specification and the like, the terms source and drain can be used interchangeably.
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。 Note that the channel length refers to, for example, a region where a semiconductor (or a portion where current flows in the semiconductor when the transistor is on) and a gate electrode overlap with each other in a top view of the transistor, or a region where a channel is formed The distance between the source (source region or source electrode) and the drain (drain region or drain electrode) in FIG. Note that in one transistor, the channel length is not necessarily the same in all regions. That is, the channel length of one transistor may not be fixed to one value. Therefore, in this specification, the channel length is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。 The channel width is, for example, a region in which a semiconductor (or a portion in which a current flows in the semiconductor when the transistor is on) and a gate electrode overlap each other, or a source and a drain in a region where a channel is formed. This is the length of the part. Note that in one transistor, the channel width is not necessarily the same in all regions. That is, the channel width of one transistor may not be fixed to one value. Therefore, in this specification, the channel width is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、「実効的なチャネル幅」ともいう。)と、トランジスタの上面図において示されるチャネル幅(以下、「見かけ上のチャネル幅」ともいう。)と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。 Note that depending on the structure of the transistor, the channel width in a region where a channel is actually formed (hereinafter also referred to as “effective channel width”) and the channel width (hereinafter “apparently” shown in the top view of the transistor). Sometimes referred to as “channel width”). For example, when the gate electrode covers the side surface of the semiconductor, the effective channel width may be larger than the apparent channel width, and the influence may not be negligible. For example, in a fine transistor whose gate electrode covers a side surface of a semiconductor, the ratio of a channel formation region formed on the side surface of the semiconductor may increase. In that case, the effective channel width is larger than the apparent channel width.
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。 In such a case, it may be difficult to estimate the effective channel width by actual measurement. For example, in order to estimate the effective channel width from the design value, it is necessary to assume that the shape of the semiconductor is known. Therefore, it is difficult to accurately measure the effective channel width when the shape of the semiconductor is not accurately known.
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。 Therefore, in this specification, the apparent channel width may be referred to as “surrounded channel width (SCW)”. In this specification, in the case where the term “channel width” is simply used, it may denote an enclosed channel width or an apparent channel width. Alternatively, in this specification, in the case where the term “channel width” is simply used, it may denote an effective channel width. Note that the channel length, channel width, effective channel width, apparent channel width, enclosed channel width, and the like can be determined by analyzing a cross-sectional TEM image or the like.
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。 Note that in the case where the field-effect mobility of a transistor, the current value per channel width, and the like are calculated and calculated, the calculation may be performed using the enclosed channel width. In that case, the value may be different from that calculated using the effective channel width.
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。 In addition, in this specification and the like, “electrically connected” includes a case of being connected via “thing having some electric action”. Here, the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets. For example, “thing having some electric action” includes electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)等を用いて測定することができる。 Note that in this specification and the like, a nitrided oxide refers to a compound having a higher nitrogen content than oxygen. Further, oxynitride refers to a compound having a higher oxygen content than nitrogen. The content of each element can be measured using, for example, Rutherford Backscattering Spectrometry (RBS).
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。 In this specification and the like, the terms “film” and “layer” can be interchanged with each other. For example, the term “conductive layer” may be changed to the term “conductive film”. Alternatively, for example, the term “insulating film” may be changed to the term “insulating layer” in some cases.
また、本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。 Further, in this specification and the like, “parallel” means a state in which two straight lines are arranged at an angle of −10 ° to 10 °. Therefore, the case of −5 ° to 5 ° is also included. Further, “substantially parallel” means a state in which two straight lines are arranged at an angle of −30 ° to 30 °. “Vertical” refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included. Further, “substantially vertical” means a state in which two straight lines are arranged at an angle of 60 ° to 120 °.
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。 In this specification, when a crystal is trigonal or rhombohedral, it is represented as a hexagonal system.
なお、本明細書において、バリア膜とは、水素などの不純物、または酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。 Note that in this specification, a barrier film refers to a film having a function of suppressing permeation of impurities such as hydrogen or oxygen, and when the barrier film has conductivity, the barrier film is referred to as a conductive barrier film. Sometimes.
また、本明細書等において、トランジスタのノーマリーオンの特性とは、電源による電位の印加がない(0V)ときにオン状態であることをいう。例えば、トランジスタのノーマリーオンの特性とは、トランジスタのゲートに与える電圧(Vg)が0Vの際に、しきい値電圧がマイナスとなる電気特性をさす場合がある。 In this specification and the like, the normally on property of a transistor means that the transistor is on when no potential is applied by a power supply (0 V). For example, the normally-on characteristic of a transistor may refer to an electric characteristic in which the threshold voltage is negative when the voltage (Vg) applied to the gate of the transistor is 0V.
本明細書等において、酸化物半導体は、金属酸化物(metal oxide)の一種である。金属酸化物とは、金属元素を有する酸化物をいう。金属酸化物は、組成や形成方法によって絶縁性、半導体性、導電性を示す場合がある。半導体性を示す金属酸化物を、金属酸化物半導体または酸化物半導体(Oxide Semiconductorまたは単にOSともいう)と呼ぶ。また、絶縁性を示す金属酸化物を、金属酸化物絶縁体または酸化物絶縁体と呼ぶ。また、導電性を示す金属酸化物を、金属酸化物導電体または酸化物導電体と呼ぶ。即ち、トランジスタのチャネル形成領域などに用いる金属酸化物を、酸化物半導体と呼びかえることができる。 In this specification and the like, an oxide semiconductor is a kind of metal oxide. A metal oxide refers to an oxide having a metal element. Metal oxides may exhibit insulating properties, semiconductivity, and conductivity depending on the composition and formation method. A metal oxide exhibiting semiconductivity is referred to as a metal oxide semiconductor or an oxide semiconductor (also referred to as an oxide semiconductor or simply OS). A metal oxide exhibiting insulating properties is referred to as a metal oxide insulator or an oxide insulator. A metal oxide exhibiting conductivity is referred to as a metal oxide conductor or an oxide conductor. That is, a metal oxide used for a channel formation region or the like of a transistor can be called an oxide semiconductor.
(実施の形態1)
本実施の形態では、半導体装置の一形態を、図1乃至図5を用いて説明する。
(Embodiment 1)
In this embodiment, one embodiment of a semiconductor device is described with reference to FIGS.
<トランジスタの構造1>
以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の一例について説明する。図1(A)、図1(B)、および図1(C)は、本発明の一態様に係るトランジスタ200、およびトランジスタ200周辺の上面図および断面図である。図1(A)は上面図であり、図1(B)は、図1(A)に示す一点鎖線L1−L2、図1(C)は、一点鎖線W1−W2に対応する断面図である。なお、図1(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
<
Hereinafter, an example of a semiconductor device including the
本発明の一態様の半導体装置は、トランジスタ200と、層間膜として機能する絶縁体214、絶縁体216、絶縁体280、絶縁体282、および絶縁体286とを有する。
The semiconductor device of one embodiment of the present invention includes the
トランジスタ200は、第1のゲート電極として機能する導電体205(導電体205a、および導電体205b)と、第2のゲート電極として機能する導電体260(導電体260a、導電体260b、および導電体260c)と、第1のゲート絶縁層として機能する絶縁体220、絶縁体222、および絶縁体224と、第2のゲート絶縁膜として機能する絶縁体250と、チャネルが形成される領域を有する酸化物230(酸化物230a、酸化物230b、および酸化物230c)と、ソースまたはドレインの一方として機能する導電体240aと、ソースまたはドレインの他方として機能する導電体240bと、導電体240(導電体240a、および導電体240b)と接するバリア層245(バリア層245a、およびバリア層245b)と、絶縁体250、バリア層270と、を有する。
The
トランジスタ200において、酸化物230は、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう)を用いることが好ましい。酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
In the
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。 On the other hand, in a transistor including an oxide semiconductor, its electrical characteristics are likely to vary due to impurities and oxygen vacancies in the oxide semiconductor, and reliability may deteriorate. In addition, hydrogen contained in the oxide semiconductor reacts with oxygen bonded to a metal atom to become water, so that an oxygen vacancy may be formed in some cases. When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. Therefore, a transistor including an oxide semiconductor containing oxygen vacancies is likely to be normally on. Therefore, oxygen vacancies in the oxide semiconductor are preferably reduced as much as possible.
特に、酸化物230におけるチャネルが形成される領域と、ゲート絶縁膜として機能する絶縁体250との界面に、酸素欠損、またはSiのダングリンボンドなどが存在すると、電気特性の変動が生じやすく、また信頼性が悪くなる場合がある。従って、酸化物230におけるチャネルが形成される領域と、ゲート絶縁膜として機能する絶縁体250との界面は、良好であることが好ましい。
In particular, when an oxygen deficiency or a danglin bond of Si or the like exists in an interface between a region where a channel is formed in the
そこで、酸化物230c、および絶縁体250の界面を良好に保つことが好ましい。例えば、酸化物230cとなる膜、および絶縁体250となる膜を、積層構造として成膜した後、酸化物230cとなる膜、および絶縁体250となる膜に加工処理を行うことで、酸化物230c、および絶縁体250を形成するとよい。または、同一の工程を用いて、酸化物230cとなる膜、および絶縁体250となる膜を、同時に加工処理を行うことで、酸化物230cと、絶縁体250とを形成するとよい。
Therefore, it is preferable to maintain a good interface between the
従って、酸化物230cと絶縁体250との界面に、加工処理の際に生じる不純物やダメージが生じることなく、酸化物230cと絶縁体250とを形成することができる。従って、酸化物230cと、絶縁体250との界面における酸素欠損の形成が抑制され、トランジスタ200の信頼性を向上させることができる。
Therefore, the
また、トランジスタの微細化に伴い、酸化物230におけるチャネルが形成される領域、および酸化物230と、ソース電極、およびドレイン電極との接触面積も小さくなる。一方で、トランジスタの高いオン電流を維持するためには、チャネルが形成される領域を大きく確保することが好ましい。また、酸化物230は、ソース電極、およびドレイン電極と、十分なオーミック接触を確保することが好ましい。
Further, with the miniaturization of a transistor, a region where a channel is formed in the
例えば、図1に示すトランジスタ200は、酸化物230として、酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上の酸化物230cと、を有する。本構成において、酸化物230cの組成は、酸化物230bの組成と、等しい、またはその近傍であるものとする。
For example, the
つまり、酸化物230cと、酸化物230bとに、同じ組成の酸化物半導体を用いることで、酸化物230bだけでなく、酸化物230cにも、チャネルが形成されるため、チャネルが形成される領域を十分に確保することができる。また、酸化物230c、および酸化物230bに、チャネルが形成された場合に、酸化物230cと酸化物230bとの界面で、電流が阻害されることなく、良好なオン特性を有するトランジスタ200とすることができる。
In other words, when an oxide semiconductor having the same composition is used for the
さらに、酸化物230c、および酸化物230bで、ソース電極、またはドレイン電極を挟み込む形状とすることで、ソース電極、またはドレイン電極と接触する面積を大きくすることができる。従って、導電体240と、酸化物230との接触面積が大きく、オーミック接触が良好なトランジスタ200を提供することができる。
Further, when the source electrode or the drain electrode is sandwiched between the
また、上記構成では、酸化物230bにおいて、チャネルが形成される領域の上面、および側面に、ソース電極、またはドレイン電極を形成する際の加工ダメージが生じる場合がある。そこで、酸化物230cに、酸化物230bと、同じ組成、または近傍の組成であるの酸化物半導体を用いることで、酸化物230cとなる酸化物を成膜する際に、酸化物230bにおいて、チャネルが形成される領域の上面、および側面に生じた加工ダメージを補填する場合がある。
In the above structure, in the
以上より、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。 As described above, a semiconductor device including a transistor including an oxide semiconductor with high on-state current can be provided. Alternatively, a semiconductor device including a transistor including an oxide semiconductor with low off-state current can be provided. Alternatively, it is possible to provide a semiconductor device that suppresses fluctuations in electrical characteristics, has stable electrical characteristics, and has improved reliability.
以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の詳細な構成について説明する。
Hereinafter, a detailed structure of the semiconductor device including the
第1のゲート電極として機能する導電体205には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等である。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、酸化しにくい(耐酸化性が高い)ため、好ましい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
The
例えば、導電体205aは、水素に対するバリア性を有する窒化タンタル、または窒化チタン等を用い、導電体205bは、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物230への水素の拡散を抑制することができる。なお、図1では、導電体205a、および導電体205bの2層構造を示したが、当該構成に限定されず、単層、または3層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、または導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
For example, the
また、絶縁体220、絶縁体222、および絶縁体224は、第1のゲート絶縁体としての機能を有する。
The
絶縁体222、および絶縁体224には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンを含む絶縁体を単層または積層で用いることができる。または、これらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
For the
例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。 For example, since silicon oxide and silicon oxynitride are thermally stable, a stacked structure having high thermal stability and high relative dielectric constant can be obtained by combining with an insulator having high relative dielectric constant.
特に、酸化物230と接する絶縁体224は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。つまり、絶縁体224には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物230に接して設けることにより、酸化物230中の酸素欠損を低減し、信頼性を向上させることができる。
In particular, the
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS(Thermal Desorption Spectroscopy)分析にて、酸素分子に換算しての酸素の脱離量が1.0×1018molecules/cm3以上、好ましくは3.0×1020molecules/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。 Specifically, an oxide material from which part of oxygen is released by heating is preferably used as the insulator having an excess oxygen region. The oxide that desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen molecules is 1.0 × 10 18 molecules / cm 3 or more, preferably 3 or more in TDS (Thermal Desorption Spectroscopy) analysis. 0.0 × 10 20 molecules / cm 3 or more of the oxide film. The surface temperature of the film at the time of TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 500 ° C.
ここで、絶縁体224が、過剰酸素領域を有する場合、絶縁体222は、酸素、水素、および水に対するバリア性を有することが好ましい。なお、バリア性とは、水素、および水に代表される不純物、または酸素などの拡散を抑制する機能とする。
Here, in the case where the
絶縁体222が、酸素に対するバリア性を有することで、過剰酸素領域の酸素は、絶縁体220側へ拡散することなく、効率よく酸化物230へ供給することができる。また、導電体205が、絶縁体224が有する過剰酸素領域の酸素と反応することを抑制することができる。
Since the
絶縁体222は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh−k材料を含む絶縁体を単層または積層で用いることが好ましい。特に、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。このような材料を用いて形成した場合、酸化物230からの酸素の放出や、トランジスタ200の周辺部からの水素等の不純物の混入を防ぐ層として機能する。
For example, the
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。 Alternatively, for example, aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators. Alternatively, these insulators may be nitrided. Silicon insulator, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
なお、絶縁体220、絶縁体222、および絶縁体224が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
Note that the
また、絶縁体220及び絶縁体224の間に、high−k材料を含む絶縁体222を有することで、特定の条件で絶縁体222が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体222が負に帯電する場合がある。
In addition, by including the
例えば、絶縁体220、および絶縁体224に、酸化シリコンを用い、絶縁体222に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度(例えば、125℃以上450℃以下、代表的には150℃以上300℃以下)の下で、導電体205の電位をソース電極やドレイン電極の電位より高い状態を、10ミリ秒以上、代表的には1分以上維持することで、トランジスタ200を構成する酸化物から導電体205に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体222の電子捕獲準位に捕獲される。
For example, in the case where silicon oxide is used for the
絶縁体222の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体205の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ200は、ゲート電圧が0Vであっても非導通状態(オフ状態ともいう)であるノーマリーオフ型のトランジスタとなる。
The threshold voltage of the transistor that captures an amount of electrons necessary for the electron trap level of the
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、前工程(ウェハー処理)の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。 Further, the process for capturing electrons may be performed in the manufacturing process of the transistor. For example, either after the formation of the conductor connected to the source conductor or drain conductor of the transistor, after the completion of the previous process (wafer processing), after the wafer dicing process, after packaging, etc. This should be done in stages.
また、絶縁体220、絶縁体222、および絶縁体224の膜厚を適宜調整することで、しきい値電圧を制御することができる。例えば、絶縁体220、絶縁体222、および絶縁体220の合計膜厚が薄くすることで導電体205からの電圧が効率的にかかる為、消費電力が低いトランジスタを提供することができる。
In addition, the threshold voltage can be controlled by appropriately adjusting the film thicknesses of the
従って、非導通時のリーク電流の小さいトランジスタを提供することができる。また、安定した電気特性を有するトランジスタを提供することができる。または、オン電流の大きいトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。 Accordingly, it is possible to provide a transistor with small leakage current when non-conducting. In addition, a transistor having stable electrical characteristics can be provided. Alternatively, a transistor with high on-state current can be provided. Alternatively, a transistor with a small subthreshold swing value can be provided. Alternatively, a highly reliable transistor can be provided.
酸化物230は、酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上の酸化物230cと、を有する。トランジスタ200をオンさせると、主として、酸化物230c、および酸化物230bに電流が流れる(チャネルが形成される)。一方、酸化物230aは、酸化物230bとの界面近傍(混合領域となっている場合もある)は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
The
酸化物230a、酸化物230b、および酸化物230cは、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の金属酸化物で形成される。また、酸化物230として、In−Ga酸化物、In−Zn酸化物を用いてもよい。
The
特に、酸化物230c、および酸化物230bは、同じ組成である酸化物を用いることができる。当該構成とすることで、酸化物230c、および酸化物230bに、チャネルが形成された場合において、酸化物230cと酸化物230bとの界面で、電流が阻害されることなく、良好なオン特性を有するトランジスタ200とすることができる。
In particular, oxides having the same composition can be used as the
また、図1(C)に示すように、酸化物230cは、酸化物230a、および酸化物230bの側面を覆うように設けることが好ましい。従って、チャネルが形成される領域において、酸化物230の側面において、絶縁体250と酸化物230cとの界面、および酸化物230cと酸化物230bとの界面が形成される。つまり、絶縁体250と、酸化物230bとの間に、酸化物230cが介在することにより、側面においても、酸化物230bと絶縁体250とが、接することないため、絶縁体250と酸化物230との界面において酸素欠損の生成を抑制することができる。
As shown in FIG. 1C, the
また、酸化物230a上に、酸化物230bのチャネルが形成される領域を有することで、酸化物230aよりも下方に形成された構造物から、酸化物230c、および酸化物230bに対する不純物の拡散を抑制することができる。
In addition, by including a region where the channel of the
<<金属酸化物>>
以下に、本発明に係る酸化物230について説明する。酸化物230として、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう)を用いることが好ましい。
<< Metal oxide >>
Hereinafter, the
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。 The oxide semiconductor preferably contains at least indium or zinc. In particular, it is preferable to contain indium and zinc. In addition to these, it is preferable that aluminum, gallium, yttrium, tin, or the like is contained. Further, one or more selected from boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, or the like may be included.
ここでは、酸化物半導体が、インジウム、元素Mおよび亜鉛を有するInMZnOである場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。 Here, a case where the oxide semiconductor is InMZnO containing indium, the element M, and zinc is considered. The element M is aluminum, gallium, yttrium, tin, or the like. Other elements applicable to the element M include boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, and magnesium. However, the element M may be a combination of a plurality of the aforementioned elements.
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。 Note that in this specification and the like, metal oxides containing nitrogen may be collectively referred to as metal oxides. Further, a metal oxide containing nitrogen may be referred to as a metal oxynitride.
[金属酸化物の構成]
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
[Composition of metal oxide]
A structure of a CAC (Cloud-Aligned Composite) -OS that can be used for the transistor disclosed in one embodiment of the present invention is described below.
なお、本明細書等において、CAAC(c−axis aligned crystal)、及びCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。 Note that in this specification and the like, they may be described as CAAC (c-axis aligned crystal) and CAC (Cloud-aligned Composite). Note that CAAC represents an example of a crystal structure, and CAC represents an example of a function or a material structure.
CAC−OSまたはCAC−metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(またはホール)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与することができる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。 The CAC-OS or the CAC-metal oxide has a conductive function in part of the material and an insulating function in part of the material, and the whole material has a function as a semiconductor. Note that in the case where a CAC-OS or a CAC-metal oxide is used for an active layer of a transistor, the conductive function is a function of flowing electrons (or holes) serving as carriers, and the insulating function is an electron serving as carriers. It is a function that does not flow. By performing the conductive function and the insulating function in a complementary manner, a switching function (function to turn on / off) can be given to the CAC-OS or the CAC-metal oxide. In CAC-OS or CAC-metal oxide, by separating each function, both functions can be maximized.
また、CAC−OSまたはCAC−metal oxideは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。 Further, the CAC-OS or the CAC-metal oxide has a conductive region and an insulating region. The conductive region has the above-described conductive function, and the insulating region has the above-described insulating function. In the material, the conductive region and the insulating region may be separated at the nanoparticle level. In addition, the conductive region and the insulating region may be unevenly distributed in the material, respectively. In addition, the conductive region may be observed with the periphery blurred and connected in a cloud shape.
また、CAC−OSまたはCAC−metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。 In CAC-OS or CAC-metal oxide, the conductive region and the insulating region are each dispersed in a material with a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm. There is.
また、CAC−OSまたはCAC−metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC−OSまたはCAC−metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC−OSまたはCAC−metal oxideをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。 Further, CAC-OS or CAC-metal oxide is composed of components having different band gaps. For example, CAC-OS or CAC-metal oxide includes a component having a wide gap caused by an insulating region and a component having a narrow gap caused by a conductive region. In the case of the configuration, when the carrier flows, the carrier mainly flows in the component having the narrow gap. In addition, the component having a narrow gap acts in a complementary manner to the component having a wide gap, and the carrier flows through the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or the CAC-metal oxide is used for a channel formation region of a transistor, high current driving capability, that is, high on-state current and high field-effect mobility can be obtained in the on-state of the transistor.
すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。 That is, CAC-OS or CAC-metal oxide can also be referred to as a matrix composite or a metal matrix composite.
[金属酸化物の構造]
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS(c−axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)および非晶質酸化物半導体などがある。
[Structure of metal oxide]
An oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor. Examples of the non-single-crystal oxide semiconductor include a CAAC-OS (c-axis aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, an nc-OS (nanocrystalline oxide semiconductor), and a pseudo-amorphous oxide semiconductor (a-like oxide semiconductor). OS: amorphous-like oxide semiconductor) and amorphous oxide semiconductor.
CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。 The CAAC-OS has a c-axis orientation and a crystal structure in which a plurality of nanocrystals are connected in the ab plane direction and have a strain. Note that the strain refers to a portion where the orientation of the lattice arrangement changes between a region where the lattice arrangement is aligned and a region where another lattice arrangement is aligned in a region where a plurality of nanocrystals are connected.
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。 Nanocrystals are based on hexagons, but are not limited to regular hexagons and may be non-regular hexagons. In addition, there may be a lattice arrangement such as a pentagon and a heptagon in the distortion. Note that in the CAAC-OS, a clear crystal grain boundary (also referred to as a grain boundary) cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of crystal grain boundaries is suppressed by the distortion of the lattice arrangement. This is because the CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to substitution of metal elements. This is probably because of this.
また、CAAC−OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。 The CAAC-OS includes a layered crystal in which a layer containing indium and oxygen (hereinafter referred to as In layer) and a layer including elements M, zinc, and oxygen (hereinafter referred to as (M, Zn) layers) are stacked. There is a tendency to have a structure (also called a layered structure). Note that indium and the element M can be replaced with each other, and when the element M in the (M, Zn) layer is replaced with indium, it can also be expressed as an (In, M, Zn) layer. Further, when indium in the In layer is replaced with the element M, it can also be expressed as an (In, M) layer.
CAAC−OSは結晶性の高い酸化物半導体である。一方、CAAC−OSは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。従って、CAAC−OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC−OSを有する酸化物半導体は熱に強く、信頼性が高い。 The CAAC-OS is an oxide semiconductor with high crystallinity. On the other hand, since CAAC-OS cannot confirm a clear crystal grain boundary, it can be said that a decrease in electron mobility due to the crystal grain boundary hardly occurs. In addition, since the crystallinity of an oxide semiconductor may be deteriorated due to entry of impurities, generation of defects, or the like, the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, the physical properties of the oxide semiconductor including a CAAC-OS are stable. Therefore, an oxide semiconductor including a CAAC-OS is resistant to heat and has high reliability.
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。 The nc-OS has periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm). In addition, the nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS may not be distinguished from an a-like OS or an amorphous oxide semiconductor depending on an analysis method.
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a−like OSは、鬆または低密度領域を有する。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、結晶性が低い。 The a-like OS is an oxide semiconductor having a structure between the nc-OS and an amorphous oxide semiconductor. The a-like OS has a void or a low density region. That is, the a-like OS has lower crystallinity than the nc-OS and the CAAC-OS.
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。 Oxide semiconductors have various structures and different properties. The oxide semiconductor of one embodiment of the present invention may include two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS.
<<酸化物半導体を有するトランジスタ>>
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
<< Transistor with Oxide Semiconductor >>
Next, the case where the above oxide semiconductor is used for a transistor is described.
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。 Note that by using the oxide semiconductor for a transistor, a transistor with high field-effect mobility can be realized. In addition, a highly reliable transistor can be realized.
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が8×1011/cm3未満、好ましくは1×1011/cm3未満、さらに好ましくは1×1010/cm3未満であり、1×10−9/cm3以上とすればよい。 For the transistor, an oxide semiconductor with low carrier density is preferably used. In the case where the carrier density of the oxide semiconductor film is decreased, the impurity concentration in the oxide semiconductor film may be decreased and the defect level density may be decreased. In this specification and the like, a low impurity concentration and a low density of defect states are referred to as high purity intrinsic or substantially high purity intrinsic. For example, the oxide semiconductor has a carrier density of less than 8 × 10 11 / cm 3 , preferably less than 1 × 10 11 / cm 3 , more preferably less than 1 × 10 10 / cm 3 , and 1 × 10 −9 / What is necessary is just to be cm 3 or more.
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。 In addition, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states, and thus may have a low density of trap states.
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。 In addition, the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel formation region is formed in an oxide semiconductor with a high trap state density may have unstable electrical characteristics.
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。 Therefore, in order to stabilize the electrical characteristics of the transistor, it is effective to reduce the impurity concentration in the oxide semiconductor. In order to reduce the impurity concentration in the oxide semiconductor, it is preferable to reduce the impurity concentration in an adjacent film. Impurities include hydrogen, nitrogen, alkali metal, alkaline earth metal, iron, nickel, silicon, and the like.
<<不純物>>
ここで、酸化物半導体中における各不純物の影響について説明する。
<< Impurities >>
Here, the influence of each impurity in the oxide semiconductor is described.
酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。 In the oxide semiconductor, when silicon or carbon which is one of Group 14 elements is included, a defect level is formed in the oxide semiconductor. Therefore, the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor (concentration obtained by secondary ion mass spectrometry (SIMS)) are 2 × 10 18 atoms / cm 3 or less, preferably 2 × 10 17 atoms / cm 3 or less.
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。 In addition, when the oxide semiconductor contains an alkali metal or an alkaline earth metal, a defect level is formed and carriers may be generated in some cases. Therefore, a transistor including an oxide semiconductor containing an alkali metal or an alkaline earth metal is likely to be normally on. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide semiconductor. Specifically, the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 × 10 18 atoms / cm 3 or less, preferably 2 × 10 16 atoms / cm 3 or less.
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。 In addition, when nitrogen is contained in an oxide semiconductor, electrons serving as carriers are generated, the carrier density is increased, and the oxide semiconductor is likely to be n-type. As a result, a transistor using an oxide semiconductor containing nitrogen as a semiconductor is likely to be normally on. Accordingly, nitrogen in the oxide semiconductor is preferably reduced as much as possible. For example, the nitrogen concentration in the oxide semiconductor is less than 5 × 10 19 atoms / cm 3 in SIMS, preferably 5 × 10 18. atoms / cm 3 or less, more preferably 1 × 10 18 atoms / cm 3 or less, and even more preferably 5 × 10 17 atoms / cm 3 or less.
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、SIMSにより得られる水素濃度を、1×1020atoms/cm3未満、好ましくは1×1019atoms/cm3未満、より好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。
In addition, hydrogen contained in the oxide semiconductor reacts with oxygen bonded to a metal atom to become water, so that an oxygen vacancy may be formed in some cases. When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. In addition, a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to be normally on. For this reason, it is preferable that hydrogen in the oxide semiconductor be reduced as much as possible. Specifically, in an oxide semiconductor, the hydrogen concentration obtained by SIMS is less than 1 × 10 20 atoms / cm 3 , preferably less than 1 × 10 19 atoms / cm 3 , more preferably 5 × 10 18 atoms /
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。 By using an oxide semiconductor in which impurities are sufficiently reduced for a channel formation region of a transistor, stable electrical characteristics can be imparted.
導電体240aと、および導電体240bは、一方がソース電極として機能し、他方がドレイン電極として機能する。
One of the
導電体240aと、導電体240bとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
For the
また、図では単層構造を示したが、2層以上の積層構造としてもよい。例えば、窒化タンタルとタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層するとよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。 Further, although a single layer structure is shown in the figure, a stacked structure of two or more layers may be used. For example, a tantalum nitride and tungsten film may be stacked. In addition, a titanium film and an aluminum film are preferably stacked. Also, a two-layer structure in which an aluminum film is stacked on a tungsten film, a two-layer structure in which a copper film is stacked on a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is stacked on a titanium film, and a tungsten film A two-layer structure in which copper films are stacked may be used.
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。 In addition, a titanium film or a titanium nitride film and a three-layer structure in which an aluminum film or a copper film is laminated on the titanium film or the titanium nitride film, and a titanium film or a titanium nitride film is further formed thereon, a molybdenum film or There is a three-layer structure in which a molybdenum nitride film and an aluminum film or a copper film are stacked over the molybdenum film or the molybdenum nitride film and a molybdenum film or a molybdenum nitride film is further formed thereon. Note that a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used.
また、導電体240a、および導電体240b上に、バリア層245a、およびバリア層245bを設けてもよい。バリア層245a、およびバリア層245bは、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、導電体240a、および導電体240bが、酸化物230cを成膜する際に、酸化することを抑制することができる。また、絶縁体280が有する過剰酸素領域の酸素が、導電体240a、および導電体240bと反応し、酸化することを防止することができる。
Further, the
バリア層245a、およびバリア層245bには、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、CVD法で形成した窒化シリコンを用いてもよい。
For example, a metal oxide can be used for the
バリア層245を有することで、導電体240の材料選択の幅を広げることができる。例えば、導電体240に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。 By including the barrier layer 245, the range of material selection for the conductor 240 can be increased. For example, the conductor 240 can be made of a material that has low oxidation resistance but high conductivity, such as tungsten or aluminum. For example, a conductor that can be easily formed or processed can be used.
また、導電体240の酸化を抑制し、絶縁体224、および絶縁体280から、脱離した酸素を効率的に酸化物230へと供給することができる。また、導電体240に導電性が高い導電体を用いることで、消費電力が小さいトランジスタ200を提供することができる。
Further, oxidation of the conductor 240 can be suppressed, and oxygen released from the
第2のゲート絶縁体としての機能を有する絶縁体250は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh−k材料を含む絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
The
例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。 For example, since silicon oxide and silicon oxynitride are thermally stable, a stacked structure having high thermal stability and high relative dielectric constant can be obtained by combining with an insulator having high relative dielectric constant.
また、絶縁体250は、絶縁体224と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物230に接して設けることにより、酸化物230中の酸素欠損を低減することができる。
The
また、絶縁体250は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いることができる。このような材料を用いて形成した場合、酸化物230からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
The
なお、絶縁体250は、絶縁体220、絶縁体222、および絶縁体224と同様の積層構造を有していてもよい。絶縁体250が、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ200は、しきい値電圧をプラス側にシフトすることができる。当該構成を有することで、トランジスタ200は、ゲート電圧が0Vであっても非導通状態(オフ状態ともいう)であるノーマリーオフ型のトランジスタとなる。
Note that the
また、第2のゲート電極として機能を有する導電体260は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
The
例えば、導電体260aとして、In−Ga−Zn酸化物に代表される酸化物を用いることができる。In−Ga−Zn酸化物に代表される酸化物半導体は、窒素または水素が供給されることで、キャリア密度が高くなる。つまりと、酸化物導電体(OC:Oxide Conductor)として機能する。そこで、導電体260bとして、金属窒化物を設けることで、酸化物半導体はキャリア密度が高くなるため、導電体260aはゲート電極として機能する。
For example, as the
また、導電体260aとして、インジウム錫酸化物(Indium Tin Oxide:ITO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物(In−Sn−Si酸化物:ITSOともいう)等の透光性を有する導電性材料を適用することもできる。
As the
導電体260aの形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で導電体260aを形成することで、絶縁体250中に、過剰酸素領域を形成することができる。なお、導電体260aの形成方法としては、スパッタリング法に限定されず、その他の方法、例えばALD法を用いてもよい。
As a method for forming the
導電体260bとして、金属窒化物を用いることで、金属窒化物中の構成元素(特に窒素)が導電体260aに拡散し低抵抗化する、また、導電体260bの成膜時のダメージ(例えば、スパッタリングダメージなど)により低抵抗化することができる。また、導電体260cとして、低抵抗の金属膜を積層することで、駆動電圧が小さなトランジスタを提供することができる。
By using a metal nitride as the
また、導電体260上に、バリア層245a、およびバリア層270を設けてもよい。バリア層270は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。
Further, the
例えば、導電体260に用いる材料によっては、熱処理などの後工程において、導電体260が酸化し、抵抗値が高くなる可能性がある。また、酸化物230に過剰酸素を供給する場合において、酸素が導電体260に吸収されてしまう場合がある。バリア層270を設けることで、導電体260の酸化を抑制し、酸化物230に供給される酸素が不足することを抑制することができる。
For example, depending on the material used for the
バリア層270は、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、CVD法で形成した窒化シリコンを用いてもよい。
For the
バリア層270を有することで、導電体260の材料選択の幅を広げることができる。例えば、導電体260に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
By including the
また、層間膜として機能する絶縁体214、絶縁体216、絶縁体280、絶縁体282、および絶縁体286は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
The
例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。 For example, since silicon oxide and silicon oxynitride are thermally stable, a stacked structure having high thermal stability and high relative dielectric constant can be obtained by combining with an insulator having high relative dielectric constant.
例えば、絶縁体216、絶縁体280、および絶縁体286は、絶縁体214、または絶縁体216よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
For example, the
また、絶縁体214、絶縁体282は、例えば、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh−k材料を含む絶縁体を単層または積層で用いることが好ましい。特に、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。このような材料を用いて形成した場合、酸化物230からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
The
または、絶縁体214、絶縁体216、絶縁体280、絶縁体282、および絶縁体286に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
Alternatively, the
また、絶縁体214、絶縁体216、絶縁体280、絶縁体282、および絶縁体286が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。なお、トランジスタ200を覆う絶縁体280は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
The
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。 With the above structure, a semiconductor device including a transistor including an oxide semiconductor with high on-state current can be provided. Alternatively, a semiconductor device including a transistor including an oxide semiconductor with low off-state current can be provided. Alternatively, it is possible to provide a semiconductor device that suppresses fluctuations in electrical characteristics, has stable electrical characteristics, and has improved reliability.
<トランジスタの作製方法>
以下に、図1に示したトランジスタ200を有する半導体装置の作製方法の一例を図2乃至図5を参照して説明する。なお、図中に示すL1−L2は、トランジスタ200のチャネル長方向の断面図である。また、図中に示すW1−W2は、トランジスタ200のチャネル幅方向の断面図である。
<Method for Manufacturing Transistor>
An example of a method for manufacturing a semiconductor device including the
はじめに、基板を準備する(図示しない)。基板として使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素からなる化合物半導体基板、SOI(Silicon On Insulator)基板、GOI(Germanium on Insulator)基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。 First, a substrate is prepared (not shown). There is no particular limitation on a substrate that can be used as the substrate, but it is preferable that the substrate have heat resistance enough to withstand at least heat treatment performed later. For example, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like can be used. In addition, a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate made of silicon germanium, gallium arsenide, indium arsenide, or indium gallium arsenide, an SOI (Silicon On Insulator) substrate, or a GOI (Germanium on Insulator). A substrate or the like can also be applied, and a substrate in which a semiconductor element is provided over these substrates may be used.
また、基板として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジスタとの間に剥離層を設けるとよい。 Further, a semiconductor device may be manufactured using a flexible substrate as the substrate. In order to manufacture a flexible semiconductor device, a transistor may be directly manufactured over a flexible substrate, or a transistor is manufactured over another manufacturing substrate, and then peeled off and transferred to the flexible substrate. Also good. Note that in order to separate the transistor from the manufacturing substrate and transfer it to the flexible substrate, a separation layer may be provided between the manufacturing substrate and the transistor including an oxide semiconductor.
次に、絶縁体214、および絶縁体216を形成する(図2(A)、および図2(C))。
Next, the
絶縁体214、および絶縁体216は、例えば、スパッタリング法、CVD法、(熱CVD法、有機金属CVD(MOCVD:Metal Organic Chemical Vapor Deposition)法、プラズマ励起CVD(PECVD:Plasma Enhanced Chemical Vapor Deposition)法等を含む)、分子線エピキタシー(MBE:Molecular Beam Epitaxy)法、ALD)法またはパルスレーザ堆積(PLD:Pulsed Laser Deposition)法などを用いて形成することができる。特に、当該絶縁体をCVD法、好ましくはALD法等によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱CVD法、MOCVD法またはALD法が好ましい。また、TEOS(Tetra−Ethyl−Ortho−Silicate)若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン膜を用いることもできる。
The
例えば、絶縁体214として、スパッタリング法により酸化アルミニウムを形成する。スパッタリング法は、ALD法よりも成膜速度が高いため、生産性を向上することができる。また、例えば、絶縁体216として、CVD法により、酸化窒化シリコンを形成する。絶縁体216は、絶縁体214よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
For example, as the
続いて、絶縁体216上にリソグラフィ法等を用いてレジストマスクを形成する。絶縁体214、および絶縁体216の不要な部分を除去する。その後、レジストマスクを除去することにより、開口部を形成することができる(図2(C)、および図2(D))。
Subsequently, a resist mask is formed over the
ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジストマスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエッチングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜からなるハードマスクを用いてもよい。 Here, a method for processing a film to be processed will be described. In the case of finely processing a film to be processed, various fine processing techniques can be used. For example, a method of performing a slimming process on a resist mask formed by a lithography method or the like may be used. Alternatively, a dummy pattern may be formed by lithography or the like, a sidewall may be formed on the dummy pattern, the dummy pattern may be removed, and the processed film may be etched using the remaining sidewall as a resist mask. In order to realize a high aspect ratio, it is preferable to use anisotropic dry etching as etching of the film to be processed. Further, a hard mask made of an inorganic film or a metal film may be used.
レジストマスクの形成に用いる光は、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、またはこれらを混合させた光を用いることができる。そのほか、紫外線やKrFレーザ光、またはArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光(EUV:Extreme Ultra−violet)やX線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。 As light used for forming the resist mask, for example, i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or light obtained by mixing them can be used. In addition, ultraviolet light, KrF laser light, ArF laser light, or the like can be used. Further, exposure may be performed by an immersion exposure technique. Further, extreme ultraviolet light (EUV: Extreme Ultra-violet) or X-rays may be used as light used for exposure. Further, an electron beam can be used instead of the light used for exposure. It is preferable to use extreme ultraviolet light, X-rays, or an electron beam because extremely fine processing is possible. Note that a photomask is not necessary when exposure is performed by scanning a beam such as an electron beam.
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピンコート法などにより、その下方の段差を被覆して表面を平坦化するように形成することができ、当該有機樹脂膜の上方に設けられるレジストマスクの厚さのばらつきを低減できる。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有機樹脂膜としては、例えばBARC(Bottom Anti−Reflection Coating)膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去するか、レジストマスクを除去した後に除去すればよい。 Further, an organic resin film having a function of improving the adhesion between the film to be processed and the resist film may be formed before forming the resist film to be a resist mask. The organic resin film can be formed, for example, by a spin coating method so as to cover the level difference below and flatten the surface, and variations in the thickness of the resist mask provided above the organic resin film Can be reduced. In particular, when performing fine processing, it is preferable to use a material that functions as an antireflection film for light used for exposure as the organic resin film. Examples of the organic resin film having such a function include a BARC (Bottom Anti-Reflection Coating) film. The organic resin film may be removed at the same time as the resist mask is removed or after the resist mask is removed.
続いて、絶縁体214、および絶縁体216上に、導電膜205A、および導電膜205Bを成膜する(図2(E)、および図2(F))。導電膜205A、および導電膜205Bは、スパッタリング法、蒸着法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)などにより成膜することができる。また、プラズマによるダメージを減らすには、熱CVD法、MOCVD法またはALD法が好ましい。
Next, a
続いて、導電膜205A、および導電膜205Bの不要な部分を除去する。例えば、エッチバック処理、または、機械的化学的研磨法(CMP:Chemical Mechanical Polishing)処理などにより、絶縁体216が露出するまで、導電膜205A、および導電膜205Bの一部を除去することで、導電体205a、および導電体205bを形成する(図2(G)、および図2(H)、なお図中矢印はCMP処理を表す。)。この際、絶縁体216をストッパ層として使用することもでき、絶縁体216が薄くなる場合がある。
Subsequently, unnecessary portions of the
ここで、CMP処理とは、被加工物の表面を化学的・機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー(研磨剤)を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。 Here, the CMP process is a technique for flattening the surface of a workpiece by a combined chemical and mechanical action. More specifically, a polishing cloth is attached on the polishing stage, and the polishing stage and the workpiece are rotated or swung while supplying slurry (abrasive) between the workpiece and the polishing cloth. In this method, the surface of the workpiece is polished by a chemical reaction between the slurry and the surface of the workpiece and by mechanical polishing between the polishing cloth and the workpiece.
なお、CMP処理は、1回のみ行ってもよいし、複数回行ってもよい。複数回に分けてCMP処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせてもよい。 The CMP process may be performed only once or a plurality of times. When performing the CMP process in a plurality of times, it is preferable to perform primary polishing at a low polishing rate after performing primary polishing at a high polishing rate. In this way, polishing with different polishing rates may be combined.
次に、絶縁体220、絶縁体222、および絶縁体224を形成する。続いて、酸化膜230A、および酸化膜230Bを成膜し、加熱処理を行う(図2(I)、および図2(J)、なお図中矢印は加熱処理を表す。)。
Next, the
なお、絶縁体220、および絶縁体222は必ずしも設ける必要はない。例えば、絶縁体224が過剰酸素領域を有する場合、導電体205上に、酸素、水素、および水に対するバリア性を有する導電体を形成してもよい。酸素、水素、および水に対するバリア性を有する導電体を形成することで、導電体205が、過剰酸素領域の酸素と反応し、酸化物を生成することを抑制することができる。
Note that the
絶縁体220、絶縁体222、および絶縁体224は、絶縁体214、絶縁体216と同様の材料および方法で作製することができる。なお、絶縁体222には、酸化ハフニウム、および酸化アルミニウムなどのhigh−k材料を用いることが好ましい。
The
また、絶縁体220、絶縁体222、および絶縁体224は、連続成膜することが好ましい。連続的に成膜することで、絶縁体220と絶縁体222との界面、および絶縁体222と絶縁体224との界面に不純物が付着することなく、信頼性が高い絶縁体を形成することができる。
The
例えば、絶縁体222として、ALD法により酸化アルミニウムを形成する。ALD法を用いて絶縁層を形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁層を形成することができる。
For example, aluminum oxide is formed as the
また、例えば、絶縁体220、および絶縁体224として、CVD法により、酸化窒化シリコンを形成する。特に、絶縁体224は、過剰酸素を含む絶縁層であることが好ましい。例えば、絶縁体224の形成後に酸素ドープ処理を行うことで、絶縁体224に過剰酸素領域を形成してもよい。
For example, as the
続いて、絶縁体224に含まれる水分または水素などの不純物をさらに低減するために、加熱処理を行うことが好ましい。
Subsequently, heat treatment is preferably performed in order to further reduce impurities such as moisture or hydrogen contained in the
また、加熱処理の前に、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、露出した絶縁層中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。 Further, plasma treatment using an oxidizing gas may be performed before the heat treatment. For example, plasma treatment using nitrous oxide gas is performed. By performing the plasma treatment, the fluorine concentration in the exposed insulating layer can be reduced. In addition, an effect of removing organic substances on the sample surface can be obtained.
加熱処理は、例えば、窒素や希ガスなどを含む不活性雰囲気下、酸化性ガス雰囲気下、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)雰囲気下で行なう。なお、「酸化性ガス雰囲気」とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを10ppm以上含有する雰囲気をいう。また、「不活性雰囲気」とは、前述の酸化性ガスが10ppm未満であり、その他、窒素または希ガスで充填された雰囲気をいう。加熱処理中の圧力に特段の制約はないが、加熱処理は減圧下で行なうことが好ましい。 The heat treatment is, for example, moisture in an inert atmosphere containing nitrogen or a rare gas, in an oxidizing gas atmosphere, or when measured using a super dry air (CRDS (cavity ring down laser spectroscopy) type dew point meter). The amount is 20 ppm (-55 ° C. in terms of dew point) or less, preferably 1 ppm or less, preferably 10 ppb or less). The “oxidizing gas atmosphere” refers to an atmosphere containing 10 ppm or more of an oxidizing gas such as oxygen, ozone or oxygen nitride. The “inert atmosphere” refers to an atmosphere in which the above-described oxidizing gas is less than 10 ppm and is filled with nitrogen or a rare gas. There is no particular restriction on the pressure during the heat treatment, but the heat treatment is preferably performed under reduced pressure.
なお、不活性雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。処理時間は24時間以内とする。24時間を超える加熱処理は生産性の低下を招くため好ましくない。 Note that after heat treatment in an inert atmosphere, heat treatment may be performed in an atmosphere containing an oxidizing gas of 10 ppm or more, 1% or more, or 10% or more in order to supplement the desorbed oxygen. The heat treatment may be performed at 250 ° C to 650 ° C, preferably 300 ° C to 500 ° C. The processing time is within 24 hours. Heat treatment for more than 24 hours is not preferable because it causes a decrease in productivity.
例えば、窒素ガス雰囲気中で400℃、1時間の加熱処理を行った後、窒素ガスを酸素ガスに換えて、さらに400℃、1時間の加熱処理を行なうとよい。始めに窒素ガス雰囲気中で加熱処理を行うことにより、絶縁体224に含まれる水分または水素などの不純物が放出されて、絶縁体224中の不純物濃度が低減される。続いて酸素ガス雰囲気中で加熱処理を行うことにより絶縁体224中に酸素が導入される。
For example, after heat treatment is performed at 400 ° C. for 1 hour in a nitrogen gas atmosphere, the heat treatment may be performed at 400 ° C. for 1 hour by replacing the nitrogen gas with oxygen gas. First, by performing heat treatment in a nitrogen gas atmosphere, impurities such as moisture or hydrogen contained in the
続いて、酸化物230aとなる酸化膜230Aと、酸化物230bとなる酸化膜230Bを順に成膜する。当該酸化物は、大気に触れさせることなく連続して成膜することが好ましい。
Subsequently, an
例えば、酸化膜230A、および酸化膜230Bをスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。
For example, the
特に、酸化膜230Aの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体224に供給される場合がある。
In particular, part of oxygen contained in the sputtering gas may be supplied to the
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位E0が与えられる。また、基板は、接地電位などの電位E1が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位E2となる領域が存在する。各電位の大小関係は、E2>E1>E0である。 During film formation by sputtering, ions and sputtered particles exist between the target and the substrate. For example, the target is connected to a power source and is supplied with the potential E0. The substrate is given a potential E1 such as a ground potential. However, the substrate may be electrically floating. In addition, there is a region having the potential E2 between the target and the substrate. The magnitude relationship between the potentials is E2> E1> E0.
プラズマ内のイオンが、電位差E2−E0によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜の下部にある絶縁体224に取り込まれる場合がある。また、プラズマ内のイオンは、電位差E2−E1によって加速され、成膜表面を衝撃する。この際、イオンの一部のイオンは、絶縁体224の内部まで到達する。イオンが絶縁体224に取り込まれることにより、イオンが取り込まれた領域が絶縁体224に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体224に過剰酸素領域が形成される。
Ions in the plasma are accelerated by the potential difference E2-E0 and collide with the target, whereby particles sputtered from the target are ejected. The sputtered particles adhere to and deposit on the film formation surface to form a film. Some ions recoil by the target and may be taken into the
絶縁体224に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体224の過剰な酸素は、酸化物230に供給され、酸化物230の酸素欠損が補填することができる。
By introducing excess oxygen into the
従って、酸化膜230Aを成膜すると同時に、絶縁体224に過剰酸素を有する領域を形成することができる。なお、スパッタリングガスに含まれる酸素が多いほど、絶縁体224に供給される酸素も増加する。また、絶縁体224に供給された酸素の一部は、絶縁体224中に残存する水素と反応して水となり、後の加熱処理によって絶縁体224から放出される。従って、絶縁体224中の水素濃度を低減することができる。
Accordingly, a region having excess oxygen can be formed in the
なお、スパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。酸化膜230Aに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物230bに酸素を供給することができる。
Note that the ratio of oxygen contained in the sputtering gas may be 70% or more, preferably 80% or more, and more preferably 100%. By using an oxide containing excess oxygen for the
続いて、酸化膜230Bをスパッタリング法で形成する。この時、スパッタリングガスに含まれる酸素の割合を1%以上30%以下、好ましくは5%以上20%以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
Subsequently, an
酸化膜230Bに酸素欠乏型の酸化物半導体を用いる場合は、酸化膜230Aに過剰酸素を含む酸化膜を用いることが好ましい。また、酸化膜230Bの形成後に酸素ドープ処理を行ってもよい。
In the case where an oxygen-deficient oxide semiconductor is used for the
なお、酸化物を、スパッタリング法により成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。例えば、成膜時の基板温度によっては、ターゲットにおける亜鉛(Zn)の原子数比よりも、膜における亜鉛(Zn)の原子数比が小さくなる場合がある。 Note that in the case where an oxide is formed by a sputtering method, a film having an atomic ratio that deviates from the atomic ratio of the target may be formed. For example, depending on the substrate temperature during film formation, the atomic ratio of zinc (Zn) in the film may be smaller than the atomic ratio of zinc (Zn) in the target.
具体的に、酸化膜230B、および酸化膜230Cとして、In−M−Zn酸化物を成膜する場合について説明する。ターゲットにIn:Ga:Zn=1:1:1[原子数比]のターゲットを用いて、スパッタリング法により、成膜した膜は、In:Ga:Zn=1:1:0.5[原子数比]以上、In:Ga:Zn=1:1:1[原子数比]以下となる場合がある。
Specifically, the case where an In-M-Zn oxide film is formed as the
また、同じ原子数比であるターゲットを用いて成膜した膜でも、他の成膜条件が異なる場合、厳密には、組成が異なる膜が成膜される場合がある。従って、本明細書において、酸化膜230B、および酸化膜230Cを、同じ原子数比のターゲットを用いて成膜した場合、酸化膜230B、および酸化膜230Cの原子数比は、等しい、または、その近傍であるとする。
Even when a film is formed using a target having the same atomic ratio, strictly different films may be formed when other film formation conditions are different. Therefore, in this specification, when the
例えば、酸化膜230B、および酸化膜230Cには、インジウム(In)の原子数比が、30atomic%以上、50%以下、好ましくは40atomic%以下であるIn−M−Zn酸化物を用いることができる。また、酸化膜230Bの組成が、酸化膜230Cの組成と近傍であるとは、インジウム(In)の原子数比が、10atomic%以内で異なる場合を含む。
For example, for the
続いて、酸化膜230A、および酸化膜230Bに含まれる水分または水素などの不純物をさらに低減して、酸化膜230A、および酸化膜230Bを高純度化するために、加熱処理を行うことが好ましい。
Subsequently, heat treatment is preferably performed to further reduce impurities such as moisture or hydrogen contained in the
また、加熱処理を行うことにより、酸化膜230A、および酸化膜230B中の不純物の放出と同時に、絶縁体224に含まれる酸素を酸化膜230A、および酸化膜230B中に拡散させ、該酸化物に含まれる酸素欠損を低減することができる。
Further, by performing heat treatment, oxygen contained in the
加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。処理時間は24時間以内とする。24時間を超える加熱処理は生産性の低下を招くため好ましくない。 The heat treatment may be performed at 250 ° C to 650 ° C, preferably 300 ° C to 500 ° C. The processing time is within 24 hours. Heat treatment for more than 24 hours is not preferable because it causes a decrease in productivity.
例えば、窒素ガス雰囲気中で400℃、1時間の加熱処理を行った後、窒素ガスを酸素ガスに換えて、さらに400℃、1時間の加熱処理を行なうとよい。始めに窒素ガス雰囲気中で加熱処理を行うことにより、酸化膜230A、および酸化膜230Bに含まれる水分または水素などの不純物が放出されて、酸化膜230A、および酸化膜230B中の不純物濃度が低減される。続いて酸素ガス雰囲気中で加熱処理を行うことにより、酸化膜230A、および酸化膜230B中に酸素が導入される。
For example, after heat treatment is performed at 400 ° C. for 1 hour in a nitrogen gas atmosphere, the heat treatment may be performed at 400 ° C. for 1 hour by replacing the nitrogen gas with oxygen gas. First, by performing heat treatment in a nitrogen gas atmosphere, impurities such as moisture or hydrogen contained in the
また、加熱処理の前に、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、露出した絶縁層中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。 Further, plasma treatment using an oxidizing gas may be performed before the heat treatment. For example, plasma treatment using nitrous oxide gas is performed. By performing the plasma treatment, the fluorine concentration in the exposed insulating layer can be reduced. In addition, an effect of removing organic substances on the sample surface can be obtained.
次に、導電膜240A、バリア膜245A、およびハードマスクとなる膜290Aを形成する(図3(A)、および図3(B))。
Next, a
例えば、導電膜240Aとして、窒化タンタルをスパッタリング法で形成する。窒化タンタルは、耐酸化性が高いため、後工程において加熱処理を行う場合に好ましい。
For example, tantalum nitride is formed as the
また、導電膜240Aが酸化膜230Bと接することで、酸化膜230Bの表面に不純物元素が導入する場合がある。酸化膜230Bに不純物が添加されることで、トランジスタ200のしきい値電圧を変化させることができる。なお、導電膜240Aを形成する前に、イオン注入法、またはプラズマイマージョン注入法、または不純物元素を含むガスを用いたプラズマ処理などを行うことで、不純物元素を導入してもよい。また、導電膜240Aの形成後に不純物元素の導入をイオン注入法などで行なってもよい。
Further, when the
例えば、バリア膜245Aとして、ALD法により酸化アルミニウムを形成するとよい。ALD法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える膜を形成することができる。
For example, aluminum oxide may be formed as the
例えば、ハードマスクとなる膜290Aとして、窒化タンタルをスパッタリング法で形成する。なお、該ハードマスクは、後の工程で、導電膜240Aと同時に加工するため、導電膜240Aと同じ材料、または、エッチングレートが近い材料で形成することが好ましい。
For example, tantalum nitride is formed by a sputtering method as the
次に、ハードマスクとなる膜290A上にフォトリソグラフィ法によりレジストマスクを形成する。該レジストマスクを用いて、ハードマスクとなる膜290Aの一部を選択的に除去することで、開口を有するハードマスクとなる膜290Bを形成する(図3(C)、および図3(D))。なお、本レジストマスクによる開口の形成は、最小加工寸法を用いて行うことが好ましい。従って、バリア膜245Bは、幅が最小加工寸法の開口を有する。
Next, a resist mask is formed over the
なお、開口を形成する際に、ハードマスクとなる膜290Bの開口側の側面は、導電膜240Aの上面に対して、角度を有することが好ましい。なお、角度は、30度以上90度以下、好ましくは45度以上80度以下とする。
Note that when the opening is formed, the side surface on the opening side of the
次に、ハードマスクとなる膜290B、およびバリア膜245A上に、フォトリソグラフィ法により、レジストマスクを形成する。該レジストマスクを用いて、ハードマスクとなる膜290B、バリア膜245A、および導電膜240Aの一部を選択的に除去し、島状の導電膜240B、ハードマスク290a、ハードマスク290b、およびバリア膜245Bを形成する(図3(E)、および図3(F))。
Next, a resist mask is formed over the
続いて、島状の導電膜240B、ハードマスク290a、ハードマスク290bをマスクとして、バリア膜245Bの一部、酸化物230a、および酸化物230bの一部を選択的に除去する。なお、本工程において、同時に絶縁体224の一部も除去される場合がある。その後、レジストマスクを除去することにより、島状の酸化物230a、島状の酸化物230b、を形成することができる(図3(G)、および図3(H))。
Subsequently, part of the
なお、この時、バリア膜245Bから、バリア層245a、およびバリア層245bが形成する。つまり、ハードマスクとなる膜290Bにおける開口を最小加工寸法とした場合、バリア層245a、およびバリア層245bの間の距離は、最小寸法となる。
At this time, a
続いて、ハードマスク290a、およびハードマスク290bを除去すると同時に、島状の導電膜240Bの一部を選択的に除去する。本工程により、導電膜240Bを、導電体240a、導電体240bに分離する(図4(A)、および図4(B))。
Subsequently, the
導電体240a、および導電体240bは、トランジスタ200のソース電極およびドレイン電極としての機能を有するので、導電体240aと導電体240bのお互いに向かい合う間隔の長さは、本トランジスタのチャネル長と呼ぶことができる。つまり、バリア膜245Bの開口を最小加工寸法とした場合、バリア層245a、およびバリア層245bの間の距離は、最小寸法であるため、最小加工寸法より小さなゲート線幅およびチャネル長を形成することができる。
Since the
なお、酸化膜230A、酸化膜230B、導電膜240A、およびバリア膜245Aの除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
Note that the
また、ドライエッチング法により導電体240a、および導電体240bを形成した場合は、露出した酸化物230bにエッチングガスの残留成分などの不純物元素が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。このため、酸化物230bの露出した表面に付着した不純物元素を低減することが好ましい。当該不純物の低減は、例えば、希フッ酸などを用いた洗浄処理、オゾンなどを用いた洗浄処理、または紫外線などを用いた洗浄処理で行なえばよい。なお、複数の洗浄処理を組み合わせてもよい。
In the case where the
また、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、酸化物230b中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
Further, plasma treatment using an oxidizing gas may be performed. For example, plasma treatment using nitrous oxide gas is performed. By performing the plasma treatment, the fluorine concentration in the
また、露出した酸化物230bに対して、酸素ドープ処理を行ってもよい。
Further, oxygen doping treatment may be performed on the exposed
次に、酸化膜230C、絶縁膜250A、導電膜260A、導電膜260B、および導電膜260Cを形成する(図4(C)、および図4(D))。
Next, an
酸化膜230Cとして、酸化物230bと同じ組成の酸化物を成膜することが好ましい。例えば、酸化膜230C、および酸化物230bとして、In−M−Zn酸化物を用いる場合、各金属元素の原子数比が、おおよそ等しい膜となるように、成膜することが好ましい。具体的には、スパッタリング法を用いて成膜する場合、各金属元素の原子数比が同じターゲットを用いて成膜するとよい。
As the
なお、酸化物230bにおいて、チャネルが形成される領域の上面、および側面には、ソース電極、またはドレイン電極を形成する際に生じる加工ダメージが生じる場合がある。そこで、酸化膜230Cを成膜する際に、酸化膜230Bの成膜に用いたターゲットと同じ原子数比のターゲットを用いることが好ましい。従って、酸化膜230Cは、酸化物230bと、金属元素の原子数比が等しい膜として成膜される。すなわち、酸化膜230Cを成膜することにより、酸化物230bにおいて、チャネルが形成される領域の上面、および側面に生じた加工ダメージを補償する場合がある。従って、酸化物230bと酸化膜230Cとの界面は、良好な状態となる。
Note that in the
また、酸化物230cと、酸化物230bとに、同じ組成の酸化物半導体を用いることで、酸化物230cだけでなく、酸化物230bにも、チャネルが形成されるため、チャネルが形成される領域を十分に確保することができる。また、酸化物230c、および酸化物230bに、チャネルが形成された場合に、酸化物230cと酸化物230bとの界面で、電流が阻害されることなく、良好なオン特性を有するトランジスタ200とすることができる。
In addition, by using an oxide semiconductor having the same composition for the
また、例えば、酸化膜230Cとして、酸化物230aと同様に、過剰酸素を含む酸化物を用いることが好ましい。また、酸化物230aと同様に、酸化物230cの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体224に供給され、過剰酸素領域を形成する場合がある。また、絶縁体224中に供給された酸素の一部は、絶縁体224中に残存する水素と反応して水となり、後の加熱処理によって絶縁体224から放出される。よって、絶縁体224中の水素濃度を低減することができる。
Further, for example, as the
なお、スパッタリングガスに含まれる酸素が多いほど、絶縁体224に供給される酸素も増加する。また、絶縁体224に供給された酸素の一部は、絶縁体224中に残存する水素と反応して水となり、後の加熱処理によって絶縁体224から放出される。従って、絶縁体224中の水素濃度を低減することができる。
Note that as the amount of oxygen contained in the sputtering gas increases, the amount of oxygen supplied to the
なお、スパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。酸化膜230Aに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物230bに酸素を供給することができる。
Note that the ratio of oxygen contained in the sputtering gas may be 70% or more, preferably 80% or more, and more preferably 100%. By using an oxide containing excess oxygen for the
なお、酸化膜230Cを形成後に、酸素ドープ処理、または加熱処理の一方、あるいは両方を行ってもよい。加熱処理を行うことで、酸化物230aおよび酸化物230cに含まれる酸素を酸化物230bに供給することができる。酸化物230bに酸素を供給することで、酸化物230b中の酸素欠損を低減することができる。よって、酸化物230bに酸素欠乏型の酸化物半導体を用いる場合は、酸化物230cに過剰酸素を含む半導体を用いることが好ましい。
Note that after the
また、酸化物230cは、酸化物230a、および酸化物230bの側面を覆うように設けることが好ましい。従って、チャネルが形成される領域において、酸化物230の側面において、絶縁体250と酸化物230cとの界面、および酸化物230cと酸化物230bとの界面が形成される。つまり、絶縁体250と、酸化物230bとの間に、酸化物230cが介在することにより、側面においても、酸化物230bと絶縁体250とが、接することないため、絶縁体250と酸化物230との界面において酸素欠損の生成を抑制することができる。該構成とすることで、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
The
続いて、絶縁体250となる絶縁膜250Aを成膜する。例えば、絶縁膜250AとしてCVD法により酸化窒化シリコンを形成する。なお、絶縁膜250Aは過剰酸素を含む絶縁層であることが好ましい。また、絶縁膜250Aに酸素ドープ処理を行ってもよい。また、絶縁膜250A形成後に、加熱処理を行ってもよい。
Subsequently, an insulating
次に、例えば、導電膜260Aとして、スパッタリング法により、In−Ga−Zn酸化物を形成する。また、例えば、導電膜260Bとして、スパッタリング法により、金属窒化物を用いる。
Next, for example, an In—Ga—Zn oxide is formed as the
In−Ga−Zn酸化物に代表される酸化物半導体は、窒素または水素が供給されることで、キャリア密度が高くなる。つまりと、酸化物導電体(OC:Oxide Conductor)として機能する。そこで、導電膜260Bとして、スパッタリング法により、金属窒化物を形成することで、金属窒化物中の構成元素(特に窒素)が導電膜260Aに拡散し低抵抗化する、また、導電膜260Bの成膜時のダメージ(例えば、スパッタリングダメージなど)により低抵抗化する。従って、導電膜260Aは、キャリア密度が高くなるため、導電膜260Aの導電性が高くなる。
An oxide semiconductor typified by an In—Ga—Zn oxide has higher carrier density when nitrogen or hydrogen is supplied. In other words, it functions as an oxide conductor (OC). Therefore, by forming a metal nitride as the
導電膜260Aの形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で導電膜260Aを形成することで、絶縁体250中に、過剰酸素領域を形成することができる。なお、導電膜260Aの形成方法としては、スパッタリング法に限定されず、その他の方法、例えばALD法を用いてもよい。
As a method for forming the
また、導電膜260Cとして、低抵抗の金属膜を積層することで、駆動電圧が小さなトランジスタを提供することができる。
Further, by stacking a low-resistance metal film as the
次に、導電膜260C上にフォトリソグラフィ法によりレジストマスクを形成する。該レジストマスクを用いて、導電膜260A、導電膜260Bおよび導電膜260Cの一部を選択的に除去して、導電体260を形成する(図4(E)、および図4(F))。
Next, a resist mask is formed over the
続いて、導電体260、および絶縁膜250A上にフォトリソグラフィ法によりレジストマスクを形成する。該レジストマスクを用いて、絶縁膜250A、および酸化膜230Cの一部を選択的に除去して、絶縁体250a、および酸化物230cを形成する(図4(G)、および図4(H))。
Subsequently, a resist mask is formed over the
ここで、酸化膜230C、および絶縁膜250Aを含む積層構造を、加工処理を同時に行うことで、酸化物230cと、絶縁体250とを形成する。従って、酸化物230cと絶縁体250との界面に、加工処理の際に生じる不純物やダメージが生じることなく、酸化物230cと絶縁体250とを形成することができる。つまり、酸化物230cと、絶縁体250との界面における酸素欠損の形成が抑制され、トランジスタ200の信頼性を向上させることができる。
Here, the stacked structure including the
次に、バリア膜270Aを成膜する(図5(A)、および図5(B))。バリア膜270Aには、被膜性が高く、緻密な膜を用いることが好ましい。また、バリア膜270Aには、酸素、水素、および水に対するバリア性を有することが好ましい。バリア膜270Aが、酸素に対するバリア性を有することで、導電体260が過剰酸素領域の酸素を、吸収することを抑制し、また、導電体260が酸化することによる導電性の低下を抑制することができる。
Next, a
例えば、バリア膜270Aとして、ALD法により、酸化アルミニウムを成膜するとよい。ALD法を用いて成膜することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備えるバリア膜270Aを形成することができる。
For example, aluminum oxide may be formed as the
次に、バリア膜270A上にフォトリソグラフィ法によりレジストマスクを形成する。該レジストマスクを用いて、バリア膜270Aの一部を選択的に除去して、バリア層270を形成する(図5(C)、および図4(D))。
Next, a resist mask is formed over the
以上の工程により、本発明の一態様のトランジスタ200を作製することができる。
Through the above steps, the
続いて、トランジスタ200上に、絶縁体280を形成する。また、絶縁体280となる絶縁体を形成した後、その上面の平坦性を高めるためにCMP法等を用いた平坦化処理を行ってもよい。
Subsequently, an
なお、絶縁体280は、絶縁体280は、過剰酸素領域を有していてもよい。従って、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体を用いるとよい。過剰酸素を含む絶縁体を形成する方法としては、CVD法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。
Note that the
なお、絶縁体280に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁体280の成膜を行えばよい。または、成膜後の絶縁体280に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
Note that in order to make the
例えば、成膜後の絶縁体280に酸素(少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
For example, oxygen (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) is introduced into the
また、酸素導入処理として、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば、二酸化炭素と水素とアルゴンの混合ガスを用いることができる。 In addition, a gas containing oxygen can be used as the oxygen introduction treatment. As the gas containing oxygen, oxygen, dinitrogen monoxide, nitrogen dioxide, carbon dioxide, carbon monoxide, or the like can be used. Further, in the oxygen introduction treatment, a rare gas may be included in the gas containing oxygen. For example, a mixed gas of carbon dioxide, hydrogen, and argon can be used.
続いて、絶縁体280上に、絶縁体282を形成する。絶縁体282は、スパッタリング装置により成膜することが好ましい。当該構造とすることで、容易に絶縁体282の下層である絶縁体280に過剰酸素領域を形成することができる。
Subsequently, an
続いて、絶縁体282上に、絶縁体286を形成する(図5(E)、および図5(F))。例えば、絶縁体286として、CVD法により、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体を形成する。絶縁体286は、絶縁体282よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
Next, the
以上の工程により、本発明の一態様の半導体装置を作製することができる。 Through the above steps, the semiconductor device of one embodiment of the present invention can be manufactured.
<トランジスタ構造2>
図6には、トランジスタ200を有する半導体装置の一例を示す。図6(A)は半導体装置の上面を示す。なお、図の明瞭化のため、図6(A)において一部の膜は省略されている。また、図6(B)は、図6(A)に示す一点鎖線L1−L2に対応する断面図であり、図6(C)はW1−W2に対応する断面図である。
<
FIG. 6 illustrates an example of a semiconductor device including the
なお、図6に示す半導体装置において、図1に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。 Note that in the semiconductor device illustrated in FIG. 6, a structure having the same function as a structure of the semiconductor device illustrated in FIG.
図6に示す構造は、バリア層270、酸化物230c、および絶縁体250の端部が重なっている。つまり、バリア層270、酸化物230c、および絶縁体250は、同一工程で加工処理を行うことができる。バリア層270、酸化物230c、および絶縁体250を同一工程で加工処理を行うことにより、工程を簡略化することができる。
In the structure illustrated in FIG. 6, the end portions of the
また、図6に示す構造は、導電体260を、2層構造で設けている。例えば、導電体260aは、熱CVD法、MOCVD法またはALD法を用いて形成する。特に、ALDを用いて形成することが好ましい。ALD法等により形成することで、絶縁体250に対する成膜時のダメージを減らすことができる。また、被覆性を向上させることができるため、導電体260をALD法により形成することが好ましい。従って、信頼性が高いトランジスタ200を提供することができる。
In the structure shown in FIG. 6, the
続いて、導電体260bはスパッタリング法を用いて形成する。この時、絶縁体250上に、導電体260aを有することで、導電体260bの成膜時のダメージが、絶縁体250に影響することを抑制することができる。また、ALD法と比較して、スパッタリング法は成膜速度が速いため、歩留まりが高く、生産性を向上させることができる。
Subsequently, the
以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、方法などと適宜組み合わせて用いることができる。 The structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments and examples.
<トランジスタ構造3>
図7には、トランジスタ200を有する半導体装置の一例を示す。図7(A)は半導体装置の上面を示す。なお、図の明瞭化のため、図7(A)において一部の膜は省略されている。また、図7(B)は、図7(A)に示す一点鎖線L1−L2に対応する断面図であり、図7(C)はW1−W2に対応する断面図である。
<
FIG. 7 illustrates an example of a semiconductor device including the
なお、図7に示す半導体装置において、図1に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。 Note that in the semiconductor device illustrated in FIG. 7, the structure having the same function as the structure of the semiconductor device illustrated in FIG.
図7に示す構造は、絶縁体224、絶縁体250、および導電体260を覆うように、絶縁体272、および絶縁体274を設ける。
In the structure illustrated in FIG. 7, the
絶縁体224、および絶縁体250が、過剰酸素領域を有する場合、絶縁体272、および絶縁体274の積層体は、酸素、水素、および水に対するバリア性を有することが好ましい。絶縁体272、および絶縁体274の積層体が、酸素に対するバリア性を有することで、過剰酸素領域の酸素は、トランジスタ200の外側へ拡散することなく、効率よく酸化物230へ供給することができる。
In the case where the
また、絶縁体272、および絶縁体274の積層体が、水素および水に対するバリア性を有することで、トランジスタ200の外側領域の水素、および水は、トランジスタ200の内側へ拡散することなく、酸化物230中の酸素欠損の生成を抑制することができる。
In addition, since the
絶縁体272、および絶縁体274は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などを含む絶縁体を単層または積層で用いることが好ましい。特に、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。このような材料を用いて形成した場合、酸化物230からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
For example, the
または、上述した絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、上述した絶縁体に対して、窒化処理しても良い。上述した絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。 Alternatively, for example, aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to the above-described insulator. Alternatively, nitriding treatment may be performed on the above-described insulator. Silicon insulator, silicon oxynitride, or silicon nitride may be stacked over the insulator described above.
例えば、絶縁体272は、被膜性が高く、緻密な膜を用いることが好ましい。被膜性が高く緻密な膜としては、例えば、原子層堆積(ALD:Atomic Layer Deposition)法を用いた酸化アルミニウムを用いることができる。ALD法を用いて成膜することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁体272を形成することができる。また、ALD法は、スパッタリング法と比較して、被成膜物に対する成膜時のダメージを抑制することができるため、絶縁体250と、絶縁体272との界面を良好に保つことができる。
For example, the
また、例えば、絶縁体274は、酸素、水素、および水に対するバリア性を有する酸化物絶縁体であることが好ましい。例えば、絶縁体274として、スパッタリング法を用いた酸化アルミニウムを用いることができる。酸化アルミニウムを形成する場合、スパッタリング法は、ALD法と比較して、成膜速度が速いため、酸素、水素、および水に対する十分なバリア性を確保することができる膜厚の絶縁体274を、歩留まり高く形成することができる。
For example, the
被膜性が高く緻密な絶縁体272上に、バリア性を有する絶縁体274を積層することで、バリア性の高い絶縁体とすることができる。また、絶縁体272と、絶縁体274は、同じ膜種で設けることが好ましい。絶縁体272と、絶縁体274とを、同じ膜種とすることで、後の工程での加工を容易にすることができる。例えば、導電体240、または導電体260などに達する開口を形成する場合、絶縁体272、および絶縁体274に対し、同一の加工条件で開口を形成することができる。
By stacking the
また、ALD法により成膜した酸化アルミニウムに、スパッタリング法により成膜した酸化アルミニウムを積層することで、信頼性、および生産性が高い積層体を設けることができる。 Further, by stacking aluminum oxide formed by a sputtering method on aluminum oxide formed by an ALD method, a stacked body with high reliability and high productivity can be provided.
以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、方法などと適宜組み合わせて用いることができる。 The structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments and examples.
(実施の形態2)
本実施の形態では、半導体装置の一形態を、図8乃至図13を用いて説明する。
(Embodiment 2)
In this embodiment, one embodiment of a semiconductor device is described with reference to FIGS.
[記憶装置1]
本発明の一態様である容量素子を使用した、半導体装置(記憶装置)の一例を図8乃至図12に示す。
[Storage device 1]
One example of a semiconductor device (memory device) using a capacitor which is one embodiment of the present invention is illustrated in FIGS.
図8、および図9に示す半導体装置は、トランジスタ300と、トランジスタ200、および容量素子100を有している。
The semiconductor device illustrated in FIGS. 8 and 9 includes the
トランジスタ200は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ200は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
The
図8、および図9に示すにおいて、配線3001はトランジスタ300のソースと電気的に接続され、配線3002はトランジスタ300のドレインと電気的に接続されている。また、配線3003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線3004はトランジスタ200の第1のゲートと電気的に接続され、配線3006はトランジスタ200の第2のゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線3005は容量素子100の電極の他方と電気的に接続されている。
8 and 9, the
図8、および図9に示す半導体装置は、トランジスタ300のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
The semiconductor device illustrated in FIGS. 8 and 9 has the characteristic that the potential of the gate of the
情報の書き込みおよび保持について説明する。まず、第4の配線3004の電位を、トランジスタ200が導通状態となる電位にして、トランジスタ200を導通状態とする。これにより、第3の配線3003の電位が、トランジスタ300のゲート、および容量素子100の電極の一方と電気的に接続するノードFGに与えられる。即ち、トランジスタ300のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という。)のどちらかが与えられるものとする。その後、第4の配線3004の電位を、トランジスタ200が非導通状態となる電位にして、トランジスタ200を非導通状態とすることにより、ノードFGに電荷が保持される(保持)。
Information writing and holding will be described. First, the potential of the
トランジスタ200のオフ電流が小さい場合、ノードFGの電荷は長期間にわたって保持される。
When the off-state current of the
次に情報の読み出しについて説明する。第1の配線3001に所定の電位(定電位)を与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、第2の配線3002は、ノードFGに保持された電荷量に応じた電位をとる。これは、トランジスタ300をnチャネル型とすると、トランジスタ300のゲートにHighレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth_Hは、トランジスタ300のゲートにLowレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth_Lより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ300を「導通状態」とするために必要な第5の配線3005の電位をいうものとする。したがって、第5の配線3005の電位をVth_HとVth_Lの間の電位V0とすることにより、ノードFGに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードFGにHighレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(>Vth_H)となれば、トランジスタ300は「導通状態」となる。一方、ノードFGにLowレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(<Vth_L)となっても、トランジスタ300は「非導通状態」のままである。このため、第2の配線3002の電位を判別することで、ノードFGに保持されている情報を読み出すことができる。
Next, reading of information will be described. When an appropriate potential (reading potential) is applied to the
<半導体装置1の構造>
本発明の一態様の半導体装置は、図8に示すようにトランジスタ300、トランジスタ200、容量素子100を有する。トランジスタ200はトランジスタ300の上方に設けられ、容量素子100はトランジスタ300、およびトランジスタ200の上方に設けられている。
<Structure of
The semiconductor device of one embodiment of the present invention includes a
トランジスタ300は、基板311上に設けられ、導電体316、絶縁体315、基板311の一部からなる半導体領域313、およびソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。
The
トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
The
半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域314a、および低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。
The region in which the channel of the
低抵抗領域314a、および低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与する元素を含む。
The low-
ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
The
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。 Note that the threshold voltage can be adjusted by determining the work function depending on the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embeddability, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and tungsten is particularly preferable from the viewpoint of heat resistance.
なお、図8に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
Note that the
トランジスタ300を覆って、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。
An
絶縁体320、絶縁体322、絶縁体324、および絶縁体326として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
As the
絶縁体322は、その下方に設けられるトランジスタ300などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
The
また、絶縁体324には、基板311、またはトランジスタ300などから、トランジスタ200が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
The
水素に対するバリア性を有する膜の一例として、例えば、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ200等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ200と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
As an example of a film having a barrier property against hydrogen, for example, silicon nitride formed by a CVD method can be used. Here, when hydrogen diffuses into a semiconductor element including an oxide semiconductor such as the
水素の脱離量は、例えば、昇温脱離ガス分析法(TDS)などを用いて分析することができる。例えば、絶縁体324の水素の脱離量は、TDS分析において、50℃から500℃の範囲において、水素原子に換算した脱離量が、絶縁体324の面積当たりに換算して、10×1015atoms/cm2以下、好ましくは5×1015atoms/cm2以下であればよい。
The amount of desorption of hydrogen can be analyzed using, for example, a temperature programmed desorption gas analysis method (TDS). For example, the amount of hydrogen desorbed from the
なお、絶縁体326は、絶縁体324よりも誘電率が低いことが好ましい。例えば、絶縁体326の比誘電率は4未満が好ましく、3未満がより好ましい。また例えば、絶縁体324の比誘電率は、絶縁体326の比誘電率の0.7倍以下が好ましく、0.6倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
Note that the
また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子100、またはトランジスタ200と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線として機能を有する。また、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
The
各プラグ、および配線(導電体328、および導電体330等)の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
As a material of each plug and wiring (
絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図8において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線として機能を有する。なお導電体356は、導電体328、および導電体330と同様の材料を用いて設けることができる。
A wiring layer may be provided over the
なお、例えば、絶縁体350は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体356は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体350が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ200とは、バリア層により分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
For example, as the
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ300からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体350と接する構造であることが好ましい。
For example, tantalum nitride may be used as the conductor having a barrier property against hydrogen. Further, by stacking tantalum nitride and tungsten having high conductivity, diffusion of hydrogen from the
絶縁体354上には、絶縁体210、絶縁体212、絶縁体214、および絶縁体216が、順に積層して設けられている。絶縁体210、絶縁体212、絶縁体214、および絶縁体216のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
Over the
例えば、絶縁体210、および絶縁体214には、例えば、基板311、またはトランジスタ300を設ける領域などから、トランジスタ200を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体324と同様の材料を用いることができる。
For example, the
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ200等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ200と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
As an example of a film having a barrier property against hydrogen, silicon nitride formed by a CVD method can be used. Here, when hydrogen diffuses into a semiconductor element including an oxide semiconductor such as the
また、水素に対するバリア性を有する膜として、例えば、絶縁体210、および絶縁体214には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
As the film having a barrier property against hydrogen, for example, a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide is preferably used for the
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ200への混入を防止することができる。また、トランジスタ200を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ200に対する保護膜として用いることに適している。
In particular, aluminum oxide has a high blocking effect that prevents the film from permeating both oxygen and impurities such as hydrogen and moisture, which cause variation in electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the
また、例えば、絶縁体212、および絶縁体216には、絶縁体320と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体212、および絶縁体216として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
For example, the
また、絶縁体210、絶縁体212、絶縁体214、および絶縁体216には、導電体218、及びトランジスタ200を構成する導電体(導電体205)等が埋め込まれている。なお、導電体218は、容量素子100、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。導電体218は、導電体328、および導電体330と同様の材料を用いて設けることができる。
The
特に、絶縁体210、および絶縁体214と接する領域の導電体218は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ300とトランジスタ200とは、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
In particular, the
絶縁体216の上方には、トランジスタ200が設けられている。なお、トランジスタ200の構造は、先の実施の形態で説明したトランジスタを用いればよい。また、図8に示すトランジスタ200は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
A
トランジスタ200の上方には、絶縁体280を設ける。絶縁体280には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ200に酸化物半導体を用いる場合、トランジスタ200近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ200が有する酸化物230の酸素欠損を低減することで、信頼性を向上させることができる。また、トランジスタ200を覆う絶縁体280は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
An
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS分析にて、酸素分子に換算しての酸素の脱離量が1.0×1018molecules/cm3以上、好ましくは3.0×1020molecules/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。 Specifically, an oxide material from which part of oxygen is released by heating is preferably used as the insulator having an excess oxygen region. The oxide which desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen molecules is 1.0 × 10 18 molecules / cm 3 or more, preferably 3.0 × 10 20 in TDS analysis. The oxide film has a molecular weight / cm 3 or higher. The surface temperature of the film at the time of TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 500 ° C.
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。 For example, as such a material, a material containing silicon oxide or silicon oxynitride is preferably used. Alternatively, a metal oxide can be used. Note that in this specification, silicon oxynitride refers to a material having a higher oxygen content than nitrogen as its composition, and silicon nitride oxide refers to a material having a higher nitrogen content than oxygen as its composition. Indicates.
絶縁体280上には、絶縁体282が設けられている。絶縁体282は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体282には、絶縁体214と同様の材料を用いることができる。例えば、絶縁体282には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
An
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ200への混入を防止することができる。また、トランジスタ200を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ200に対する保護膜として用いることに適している。
In particular, aluminum oxide has a high blocking effect that prevents the film from permeating both oxygen and impurities such as hydrogen and moisture, which cause variation in electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the
また、絶縁体282上には、絶縁体286が設けられている。絶縁体286は、絶縁体320と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体286として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
An
また、絶縁体220、絶縁体222、絶縁体224、絶縁体280絶縁体282、および絶縁体286には、導電体246、および導電体248等が埋め込まれている。
A
導電体246、および導電体248は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線として機能を有する。導電体246、および導電体248は、導電体328、および導電体330と同様の材料を用いて設けることができる。
The
続いて、トランジスタ200の上方には、容量素子100が設けられている。容量素子100は、導電体110と、導電体120、および絶縁体130とを有する。
Subsequently, the
また、導電体246、および導電体248上に、導電体112を設けてもよい。導電体112は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線として機能を有する。導電体110は、容量素子100の電極として機能を有する。なお、導電体112、および導電体110は、同時に形成することができる。
Further, the
導電体112、および導電体110には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
The
図8では、導電体112、および導電体110は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
In FIG. 8, the
また、導電体112、および導電体110上に、容量素子100の誘電体のとして、絶縁体130を設ける。絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
Further, an
例えば、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子100は、絶縁体130を有することで、絶縁耐力が向上し、容量素子100の静電破壊を抑制することができる。
For example, the
絶縁体130上に、導電体110と重畳するように、導電体120を設ける。なお、導電体120は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるCu(銅)やAl(アルミニウム)等を用いればよい。
A
導電体120、および絶縁体130上には、絶縁体150が設けられている。絶縁体150は、絶縁体320と同様の材料を用いて設けることができる。また、絶縁体150は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
An
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。 The above is the description of the configuration example. By using this structure, in a semiconductor device using a transistor including an oxide semiconductor, variation in electrical characteristics can be suppressed and reliability can be improved. Alternatively, a transistor including an oxide semiconductor with high on-state current can be provided. Alternatively, a transistor including an oxide semiconductor with low off-state current can be provided. Alternatively, a semiconductor device with reduced power consumption can be provided.
<記憶装置1の変形例1>
また、本実施の形態の変形例の一例を、図9に示す。図9は、図8と、トランジスタ300の構成が異なる。
<
Moreover, an example of the modification of this Embodiment is shown in FIG. FIG. 9 is different from FIG. 8 in the configuration of the
図9に示すトランジスタ300はチャネルが形成される半導体領域313(基板311の一部)が凸形状を有する。また、半導体領域313の側面および上面を、絶縁体315を介して、導電体316が覆うように設けられている。なお、導電体316は仕事関数を調整する材料を用いてもよい。このようなトランジスタ300は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体膜を形成してもよい。
In the
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。 The above is the description of the modified example. By using this structure, in a semiconductor device using a transistor including an oxide semiconductor, variation in electrical characteristics can be suppressed and reliability can be improved. Alternatively, a transistor including an oxide semiconductor with high on-state current can be provided. Alternatively, a transistor including an oxide semiconductor with low off-state current can be provided. Alternatively, a semiconductor device with reduced power consumption can be provided.
<記憶装置1の変形例2>
記憶装置の変形例の一例を、図10に示す。図10は、図8、および図9と、容量素子100の配置などが異なる。
<
An example of a modification of the storage device is shown in FIG. 10 differs from FIGS. 8 and 9 in the arrangement of the
図10に示す容量素子100は、トランジスタ200と同じ層で形成している。図10に示す容量素子100は、バリア層122、導電体120、絶縁体250、酸化物230c、バリア層245b、および導電体240bを有する。導電体120、および導電体240bは、容量素子100の電極として機能を有し、バリア層245b、酸化物230c、および絶縁体250は容量素子100の誘電体として機能を有する。なお、バリア層122は、導電体120の酸化を防ぐ機能を有する。
A
導電体120は導電体260と同じ層であり、バリア層122は、バリア層270と同じ層である。従って、導電体120は、導電体260と、同一の工程で形成することができる。また、バリア層122は、バリア層270と同一の工程で形成することができる。つまり、工程を短縮することができるため、生産性を向上させることができる。
The
また、図10に示す構成を用いることで、トランジスタ200と、容量素子100合わせて形成することで、工程を短縮することが可能となる。
Further, by using the structure illustrated in FIG. 10, the process can be shortened by forming the
本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。 By using this structure, in a memory device using a transistor including an oxide semiconductor, variation in electrical characteristics can be suppressed and reliability can be improved. Alternatively, a transistor including an oxide semiconductor with high on-state current can be provided. Alternatively, a transistor including an oxide semiconductor with low off-state current can be provided. Alternatively, a memory device with reduced power consumption can be provided.
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。 The above is the description of the modified example. By using this structure, in a semiconductor device using a transistor including an oxide semiconductor, variation in electrical characteristics can be suppressed and reliability can be improved. Alternatively, a transistor including an oxide semiconductor with high on-state current can be provided. Alternatively, a transistor including an oxide semiconductor with low off-state current can be provided. Alternatively, a semiconductor device with reduced power consumption can be provided.
<メモリセルアレイの構造>
本実施の形態のメモリセルアレイの一例を、図11に示す。図8、および図9に示す半導体装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。図11は、図8に示す記憶装置を、マトリクス状に配置した場合における、行の一部を抜き出した断面図である。
<Structure of memory cell array>
An example of the memory cell array of this embodiment is illustrated in FIG. A memory cell array can be formed by arranging the semiconductor devices illustrated in FIGS. 8 and 9 in a matrix. FIG. 11 is a cross-sectional view of a part of a row in the case where the storage device illustrated in FIG. 8 is arranged in a matrix.
図11には、トランジスタ300、トランジスタ200、および容量素子100を有する半導体装置と、トランジスタ301、トランジスタ201、および容量素子101を有する半導体装置と、を有する半導体装置とが、同じ行に配置されている。
In FIG. 11, a semiconductor device including the
図11に示すように、メモリセルアレイは、複数個のトランジスタ(図ではトランジスタ200、およびトランジスタ201)を有する。
As shown in FIG. 11, the memory cell array has a plurality of transistors (a
メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがNOR型の構成の場合、情報を読み出さないメモリセルのトランジスタ300を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードFGに与えられた電荷によらずトランジスタ300が「非導通状態」となるような電位、つまり、Vth_Hより低い電位を、情報を読み出さないメモリセルと接続される第5の配線3005に与えればよい。または、例えば、メモリセルアレイがNAND型の構成の場合、情報を読み出さないメモリセルのトランジスタ300を導通状態にすることで、所望のメモリセルの情報をのみ読み出すことができる。この場合、ノードFGに与えられた電荷によらずトランジスタ300が「導通状態」となるような電位、つまり、Vth_Lより高い電位を、情報を読み出さないメモリセルと接続される第5の配線3005に与えればよい。
When memory cells are arranged in an array, information of a desired memory cell must be read at the time of reading. For example, when the memory cell array has a NOR structure, only information on a desired memory cell can be read by turning off the
[記憶装置2]
本発明の一態様である半導体装置を使用した、記憶装置の一例を図12に示す。
[Storage device 2]
FIG. 12 illustrates an example of a memory device using the semiconductor device which is one embodiment of the present invention.
図12に示す記憶装置は、図8で示したトランジスタ200、トランジスタ300、および容量素子100を有する半導体装置に加え、トランジスタ400を有している。
The memory device illustrated in FIG. 12 includes a
トランジスタ400は、トランジスタ200の第2のゲート電圧を制御することができる。例えば、トランジスタ400の第1のゲート及び第2のゲートをソースとダイオード接続し、トランジスタ400のソースと、トランジスタ200の第2のゲートを接続する構成とする。当該構成でトランジスタ200の第2のゲートの負電位を保持するとき、トランジスタ400の第1のゲートーソース間の電圧および、第2のゲートーソース間の電圧は、0Vになる。トランジスタ400において、第2のゲート電圧及び第1のゲート電圧が0Vのときのドレイン電流が非常に小さいため、トランジスタ200およびトランジスタ400に電源供給をしなくても、トランジスタ200の第2のゲートの負電位を長時間維持することができる。これにより、トランジスタ200、およびトランジスタ400を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
The
従って、図12において、配線3001はトランジスタ300のソースと電気的に接続され、配線3002はトランジスタ300のドレインと電気的に接続されている。また、配線3003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線3004はトランジスタ200のゲートと電気的に接続され、配線3006はトランジスタ200のバックゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線3005は容量素子100の電極の他方と電気的に接続されている。配線3007はトランジスタ400のソースと電気的に接続され、配線3008はトランジスタ400のゲートと電気的に接続され、配線3009はトランジスタ400のバックゲートと電気的に接続され、配線3010はトランジスタ400のドレインと電気的に接続されている。ここで、配線3006、配線3007、配線3008、及び配線3009が電気的に接続されている。
Accordingly, in FIG. 12, the
図12に示す記憶装置は、トランジスタ300のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
The memory device illustrated in FIG. 12 has a characteristic that the potential of the gate of the
また、図12に示す記憶装置は、図8に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、1個のトランジスタ400は、複数のトランジスタ200の第2のゲート電圧を制御することができる。そのため、トランジスタ400は、トランジスタ200よりも、少ない個数を設けるとよい。
The memory device illustrated in FIG. 12 can form a memory cell array by being arranged in a matrix like the memory device illustrated in FIG. Note that one
<記憶装置2の構造>
トランジスタ400は、トランジスタ200と同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ400は、第1のゲート電極として機能する導電体460(導電体460a、および導電体460b)と、第2のゲート電極として機能する導電体405(導電体405a、および導電体405b)と、導電体460と接するバリア層470と、ゲート絶縁層として機能する絶縁体220、絶縁体222、絶縁体224、および絶縁体450と、チャネルが形成される領域を有する酸化物430cと、ソースまたはドレインの一方として機能する導電体440a、酸化物431a、および酸化物431bと、ソースまたはドレインの他方として機能する導電体440b、酸化物432a、および酸化物432bと、導電体440(導電体440a、および導電体440b)バリア層445(バリア層445a、およびバリア層445b)を有する。
<Structure of
The
トランジスタ400において、導電体405は、導電体205と、同じ層である。酸化物431a、および酸化物432aと、酸化物230aと、同じ層であり、酸化物431b、および酸化物432bと、酸化物230bと、同じ層である。導電体440は、導電体240と、同じ層である。酸化物430cは、酸化物230cは同じ層である。絶縁体450は、絶縁体250と、同じ層である。導電体460は、導電体260と、同じ層である。バリア層470は、バリア層270と、同じ層である。
In the
トランジスタ400の活性層として機能する酸化物430cは、酸化物230などと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ400のしきい値電圧を0Vより大きくし、オフ電流を低減し、第2のゲート電圧及び第1のゲート電圧が0Vのときのドレイン電流を非常に小さくすることができる。
In the
また、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン(スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある)について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝(ダイシングライン)を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断(分割)する場合がある。例えば、図12に示す構造500は、ダイシングライン近傍の断面図を示している。
A dicing line (which may be referred to as a scribe line, a dividing line, or a cutting line) provided when a plurality of semiconductor devices are taken out in a chip shape by dividing the large-area substrate into semiconductor elements will be described. As a dividing method, for example, a groove (dicing line) for dividing a semiconductor element may first be formed on a substrate, and then cut in the dicing line to be divided (divided) into a plurality of semiconductor devices. For example, the
例えば、構造500に示すように、トランジスタ200、またはトランジスタ400を有するメモリセルの外縁に設けられるダイシングラインと重なる領域近傍において、絶縁体280、絶縁体224、絶縁体222、絶縁体220、及び絶縁体216に開口を設ける。また、絶縁体280、絶縁体224、絶縁体222、絶縁体220、及び絶縁体216の側面を覆うように、絶縁体282を設ける。
For example, as illustrated in the
つまり、該開口部において、絶縁体222、および絶縁体210と、絶縁体282とが接する。このとき、絶縁体222、絶縁体210の少なくとも一と、絶縁体282とを同材料及び同方法を用いて形成することで、密着性を高めることができる。例えば、酸化アルミニウムを用いることができる。
That is, the
当該構造により、絶縁体210、絶縁体222、絶縁体282で、絶縁体280、トランジスタ200、およびトランジスタ400を包み込むことができる。絶縁体210、絶縁体222、絶縁体282は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された基板を複数有する回路領域ごとに、分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ200、またはトランジスタ400に拡散することを防ぐことができる。
With this structure, the
また、当該構造により、絶縁体280の過剰酸素が絶縁体282、および絶縁体222の外部に拡散することを防ぐことができる。従って、絶縁体280の過剰酸素は、効率的にトランジスタ200、またはトランジスタ400におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ200、またはトランジスタ400におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ200、またはトランジスタ400におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ200、またはトランジスタ400の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
Further, with this structure, excess oxygen in the
<記憶装置2の変形例1>
また、本実施の形態の変形例の一例を、図13に示す。図13は、図12と、トランジスタ400の構成が異なる。
<
An example of a modification of the present embodiment is shown in FIG. FIG. 13 is different from FIG. 12 in the configuration of the
図13に示すトランジスタ400は、導電体440a、導電体441a、導電体440b、および導電体441bが、導電体405と同層に設けられている。つまり、トランジスタ400において、ソース電極またはドレイン電極は、第2のゲート電極と同時に設けることができる。
A
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。 The above is the description of the modified example. By using this structure, in a semiconductor device using a transistor including an oxide semiconductor, variation in electrical characteristics can be suppressed and reliability can be improved. Alternatively, a transistor including an oxide semiconductor with high on-state current can be provided. Alternatively, a transistor including an oxide semiconductor with low off-state current can be provided. Alternatively, a semiconductor device with reduced power consumption can be provided.
(実施の形態3)
本実施の形態では、半導体装置の一形態を、図14、および図15を用いて説明する。
(Embodiment 3)
In this embodiment, one embodiment of a semiconductor device is described with reference to FIGS.
<半導体ウエハ、チップ>
図14(A)は、ダイシング処理が行なわれる前の基板711の上面図を示している。基板711としては、例えば、半導体基板(「半導体ウエハ」ともいう。)を用いることができる。基板711上には、複数の回路領域712が設けられている。回路領域712には、本発明の一態様に係る半導体装置などを設けることができる。
<Semiconductor wafer, chip>
FIG. 14A shows a top view of the
複数の回路領域712は、それぞれが分離領域713に囲まれている。分離領域713と重なる位置に分離線(「ダイシングライン」ともいう。)714が設定される。分離線714に沿って基板711を切断することで、回路領域712を含むチップ715を基板711から切り出すことができる。図14(B)にチップ715の拡大図を示す。
Each of the plurality of
また、分離領域713に導電層、半導体層などを設けてもよい。分離領域713に導電層、半導体層などを設けることで、ダイシング工程時に生じうるESDを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域713に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
Further, a conductive layer, a semiconductor layer, or the like may be provided in the
<電子部品>
チップ715を用いた電子部品の一例について、図15(A)および図15(B)を用いて説明する。なお、電子部品は、半導体パッケージ、またはIC用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
<Electronic parts>
An example of an electronic component using the
電子部品は、組み立て工程(後工程)において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。 Electronic components are completed by combining the semiconductor device described in the above embodiment and components other than the semiconductor device in an assembly process (post-process).
図15(A)に示すフローチャートを用いて、後工程について説明する。前工程において基板711に本発明の一態様に係る半導体装置などを形成した後、基板711の裏面(半導体装置などが形成されていない面)を研削する「裏面研削工程」を行なう(ステップS721)。研削により基板711を薄くすることで、電子部品の小型化を図ることができる。
The post-process will be described with reference to the flowchart shown in FIG. After the semiconductor device or the like according to one embodiment of the present invention is formed over the
次に、基板711を複数のチップ715に分離する「ダイシング工程」を行う(ステップS722)。そして、分離したチップ715を個々のリードフレーム上に接合する「ダイボンディング工程」を行う(ステップS723)。ダイボンディング工程におけるチップ715とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ715を接合してもよい。
Next, a “dicing process” for separating the
次いで、リードフレームのリードとチップ715上の電極とを、金属の細線(ワイヤー)で電気的に接続する「ワイヤーボンディング工程」を行う(ステップS724)。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
Next, a “wire bonding process” is performed in which the lead of the lead frame and the electrode on the
ワイヤーボンディングされたチップ715は、エポキシ樹脂などで封止される「封止工程(モールド工程)」が施される(ステップS725)。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ715とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化(信頼性の低下)を低減することができる。
The
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう(ステップS726)。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう(ステップS727)。 Next, a “lead plating process” for plating the leads of the lead frame is performed (step S726). The plating process prevents rusting of the lead, and soldering when mounted on a printed circuit board later can be performed more reliably. Next, a “molding process” for cutting and molding the lead is performed (step S727).
次いで、パッケージの表面に印字処理(マーキング)を施す「マーキング工程」を行なう(ステップS728)。そして外観形状の良否、動作不良の有無などを調べる「検査工程」(ステップS729)を経て、電子部品が完成する。 Next, a “marking process” is performed in which a printing process (marking) is performed on the surface of the package (step S728). An electronic component is completed through an “inspection process” (step S729) for checking whether the external shape is good or not, and whether there is a malfunction.
また、完成した電子部品の斜視模式図を図15(B)に示す。図15(B)では、電子部品の一例として、QFP(Quad Flat Package)の斜視模式図を示している。図15(B)に示す電子部品750は、リード755およびチップ715を有する。電子部品750は、チップ715を複数有していてもよい。
FIG. 15B is a schematic perspective view of the completed electronic component. FIG. 15B shows a schematic perspective view of a QFP (Quad Flat Package) as an example of an electronic component. An
図15(B)に示す電子部品750は、例えばプリント基板752に実装される。このような電子部品750が複数組み合わされて、それぞれがプリント基板752上で電気的に接続されることで電子部品が実装された基板(実装基板754)が完成する。完成した実装基板754は、電子機器などに用いられる。
An
(実施の形態4)
<電子機器>
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図16に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
(Embodiment 4)
<Electronic equipment>
The semiconductor device according to one embodiment of the present invention can be used for various electronic devices. FIG. 16 illustrates a specific example of an electronic device including the semiconductor device according to one embodiment of the present invention.
図16(A)は、自動車の一例を示す外観図である。自動車2980は、車体2981、車輪2982、ダッシュボード2983、およびライト2984等を有する。また、自動車2980は、アンテナ、バッテリなどを備える。
FIG. 16A is an external view illustrating an example of an automobile. The
図16(B)に示す情報端末2910は、筐体2911に、表示部2912、マイク2917、スピーカ部2914、カメラ2913、外部接続部2916、および操作スイッチ2915等を有する。表示部2912には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末2910は、筐体2911の内側にアンテナ、バッテリなどを備える。情報端末2910は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
An
図16(C)に示すノート型パーソナルコンピュータ2920は、筐体2921、表示部2922、キーボード2923、およびポインティングデバイス2924等を有する。また、ノート型パーソナルコンピュータ2920は、筐体2921の内側にアンテナ、バッテリなどを備える。
A laptop
図16(D)に示すビデオカメラ2940は、筐体2941、筐体2942、表示部2943、操作スイッチ2944、レンズ2945、および接続部2946等を有する。操作スイッチ2944およびレンズ2945は筐体2941に設けられており、表示部2943は筐体2942に設けられている。また、ビデオカメラ2940は、筐体2941の内側にアンテナ、バッテリなどを備える。そして、筐体2941と筐体2942は、接続部2946により接続されており、筐体2941と筐体2942の間の角度は、接続部2946により変えることが可能な構造となっている。筐体2941に対する筐体2942の角度によって、表示部2943に表示される画像の向きの変更や、画像の表示/非表示の切り換えを行うことができる。
A
図16(E)にバングル型の情報端末の一例を示す。情報端末2950は、筐体2951、および表示部2952等を有する。また、情報端末2950、筐体2951の内側にアンテナ、バッテリなどを備える。表示部2952は、曲面を有する筐体2951に支持されている。表示部2952には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末2950を提供することができる。
FIG. 16E illustrates an example of a bangle information terminal. The
図16(F)に腕時計型の情報端末の一例を示す。情報端末2960は、筐体2961、表示部2962、バンド2963、バックル2964、操作スイッチ2965、入出力端子2966などを備える。また、情報端末2960、筐体2961の内側にアンテナ、バッテリなどを備える。情報端末2960は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
FIG. 16F illustrates an example of a wristwatch-type information terminal. The
表示部2962の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部2962はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部2962に表示されたアイコン2967に触れることで、アプリケーションを起動することができる。操作スイッチ2965は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末2960に組み込まれたオペレーティングシステムにより、操作スイッチ2965の機能を設定することもできる。
The display surface of the
また、情報端末2960は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末2960は入出力端子2966を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子2966を介して充電を行うこともできる。なお、充電動作は入出力端子2966を介さずに無線給電により行ってもよい。
In addition, the
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。 For example, a memory device including the semiconductor device of one embodiment of the present invention can hold control information, a control program, and the like of the above electronic devices for a long period. With the use of the semiconductor device according to one embodiment of the present invention, a highly reliable electronic device can be realized.
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with the structures described in the other embodiments and examples.
本実施例では、試料1A、および試料1Bとして、本発明の一態様である、図17に示すトランジスタ200を有する半導体装置を作製し、トランジスタ200の電気特性および信頼性試験を行った。なお、トランジスタ200のチャネル長は0.18μm、チャネル幅は0.35μmとした。また、試料1A、および試料1Bは、同一工程にて、36個のトランジスタ200を形成した。
In this example, as a sample 1A and a sample 1B, a semiconductor device including the
なお、試料1Aは、ゲート電極となる導電膜を成膜後に、熱処理を行った。その後、ゲート電極となる導電膜を加工して、導電体260を形成した。一方、試料1Bは、ゲート電極となる導電膜を成膜後に、熱処理を行わず、ゲート電極となる導電膜を加工して、導電体260を形成した。
Note that Sample 1A was heat-treated after forming a conductive film to be a gate electrode. Thereafter, the conductive film to be the gate electrode was processed to form the
<各試料の作製方法>
以下に、試料1A、および試料1Bの作製方法を説明する。
<Method for preparing each sample>
A method for manufacturing Sample 1A and Sample 1B will be described below.
まず、絶縁体212として、p型シリコン単結晶ウエハ上に、熱酸化法によって、酸化シリコン膜を400nmの膜厚で成膜した。続いて、絶縁体212上に絶縁体214として、スパッタリング法によって、酸化アルミニウム膜を40nmの膜厚で成膜した。また、絶縁体214上に絶縁体216として、CVD法によって、酸化窒化シリコン膜を160nmの膜厚で成膜した。
First, a silicon oxide film having a thickness of 400 nm was formed as an
次に、絶縁体216上に、スパッタリング法によって、タングステン膜を35nmの膜厚で成膜した。次に、リソグラフィ法によって形成したレジストマスクを用いて、タングステン膜を加工し、タングステン膜を有するハードマスクを形成した。
Next, a tungsten film was formed to a thickness of 35 nm over the
次に、ダマシン法によって、絶縁体216を加工し、開口部および配線となる溝を形成した。なお、図に示すように、本工程では、絶縁体214の一部が除去される場合がある。
Next, the
続いて、上記開口部および上記溝に、スパッタリング法によって、窒化タンタル膜を成膜し、窒化タンタル膜上に、ALD法によって、窒化チタン膜を成膜し、窒化チタン膜上に、CVD法によって、タングステン膜を成膜した。次にCMP処理によって、酸化窒化シリコン膜の上面に達するまで、タングステン膜、窒化チタン膜、および窒化タンタル膜を研磨し、開口部内および溝にタングステン、窒化チタン、および窒化タンタルの不要な一部を除去することで、導電体205(導電体205a、導電体205b、および導電体205c)に対応する導電体を形成した。
Subsequently, a tantalum nitride film is formed in the opening and the groove by a sputtering method, a titanium nitride film is formed on the tantalum nitride film by an ALD method, and a CVD method is formed on the titanium nitride film. A tungsten film was formed. Next, by CMP treatment, the tungsten film, titanium nitride film, and tantalum nitride film are polished until the upper surface of the silicon oxynitride film is reached, and unnecessary portions of tungsten, titanium nitride, and tantalum nitride are removed in the openings and in the grooves. By removal, a conductor corresponding to the conductor 205 (the
次に、絶縁体220、絶縁体222、および絶縁体224として、酸化窒化シリコン膜、酸化ハフニウム膜、および酸化窒化シリコン膜を順に成膜した。酸化窒化シリコン膜は、CVD法によって10nmの膜厚で成膜し、酸化ハフニウム膜は、ALD法によって20nmの膜厚で成膜し、酸化窒化シリコン膜は、CVD法によって、30nmの膜厚で成膜した。
Next, as the
次に熱処理を行った。熱処理は、窒素を含む雰囲気にて温度400℃、1時間の処理を行った。 Next, heat treatment was performed. The heat treatment was performed at a temperature of 400 ° C. for 1 hour in an atmosphere containing nitrogen.
次に、酸化物230aとなる第1の酸化物をスパッタリング法によって、In−Ga−Zn酸化物を5nmの膜厚で成膜した。第1の酸化物は、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて、酸素ガス流量45sccm、圧力0.7Pa、基板温度200℃の条件にて成膜した。
Next, an In—Ga—Zn oxide film was formed to a thickness of 5 nm by a sputtering method with the first oxide to be the
次に、第1の酸化物上に、酸化物230bとなる第2の酸化物をスパッタリング法によって、In−Ga−Zn酸化物を20nmの膜厚で成膜した。第2の酸化物は、In:Ga:Zn=1:1:1[原子数比]のターゲットを用いて、アルゴンガス流量30sccm、酸素ガス流量15sccm、圧力0.7Pa、基板温度300℃の条件にて成膜した。なお、第1の酸化物と第2の酸化物とは、連続成膜した。
Next, an In—Ga—Zn oxide was formed to a thickness of 20 nm over the first oxide by a sputtering method to form the second oxide to be the
次に熱処理を行った。熱処理は、窒素を含む雰囲気にて温度400℃、1時間の処理を行い、続いて酸素を含む雰囲気にて温度400℃、1時間の処理を行った。 Next, heat treatment was performed. The heat treatment was performed at a temperature of 400 ° C. for 1 hour in an atmosphere containing nitrogen, and then at a temperature of 400 ° C. for 1 hour in an atmosphere containing oxygen.
次に、第2の酸化物上に、スパッタリング法によって、窒化タンタル膜を30nmの膜厚で成膜した。次に窒化タンタル膜上に、ALD法によって、酸化アルミニウム膜を5nmの膜厚で成膜した。次に、酸化アルミニウム膜上に、スパッタリング法によって、タングステン膜を15nmの膜厚で成膜した。 Next, a tantalum nitride film with a thickness of 30 nm was formed over the second oxide by a sputtering method. Next, an aluminum oxide film having a thickness of 5 nm was formed on the tantalum nitride film by ALD. Next, a tungsten film with a thickness of 15 nm was formed on the aluminum oxide film by a sputtering method.
次に、リソグラフィ法によって形成したレジストマスクを用いて、チャネルが形成される領域の上記タングステン膜をエッチングした。該エッチングは、ドライエッチング法を用いた。 Next, the tungsten film in a region where a channel is to be formed was etched using a resist mask formed by a lithography method. For this etching, a dry etching method was used.
次に、リソグラフィ法によって形成したレジストマスクを用いて、タングステン膜、酸化アルミニウム、および窒化タンタル膜の不要部分をエッチングした。該エッチングはドライエッチング法を用いた。 Next, unnecessary portions of the tungsten film, the aluminum oxide, and the tantalum nitride film were etched using a resist mask formed by a lithography method. The etching was performed using a dry etching method.
続いて、不要な領域を除去したタングステン膜、および酸化アルミニウムを、ハードマスクとして用い、第2の酸化物、および第1の酸化物をエッチングし、トランジスタのチャネルが形成される領域を有するアイランドを形成した。また該エッチングと同時に、チャネルが形成される領域の酸化アルミニウム膜をエッチングした。該エッチングはドライエッチング法を用いた。当該加工により、酸化物230a、酸化物230b、バリア層245a、およびバリア層245bを形成した。
Subsequently, the tungsten film from which unnecessary regions are removed and aluminum oxide are used as a hard mask, and the second oxide and the first oxide are etched to form an island having a region where a channel of the transistor is formed. Formed. Simultaneously with the etching, the aluminum oxide film in the region where the channel is formed was etched. The etching was performed using a dry etching method. Through the processing, the
次に、不要な領域を除去したタングステン膜をハードマスクとして用い、チャネルが形成される領域の窒化タンタル膜をエッチングした。該エッチングはドライエッチング法を用いた。当該加工により、導電体240a、および導電体240bを形成した。なお、該エッチングにより、ハードマスクとして用いたタングステン膜は消失した。
Next, the tungsten film from which the unnecessary region was removed was used as a hard mask, and the tantalum nitride film in the region where the channel was formed was etched. The etching was performed using a dry etching method. By the processing, the
次に熱処理を行った。熱処理は、窒素を含む雰囲気にて温度400℃、30分の処理を行い、続いて酸素を含む雰囲気にて温度400℃、30分の処理を行った。 Next, heat treatment was performed. The heat treatment was performed at a temperature of 400 ° C. for 30 minutes in an atmosphere containing nitrogen, and subsequently, at a temperature of 400 ° C. for 30 minutes in an atmosphere containing oxygen.
次に、酸化物230cとなる第3の酸化物をスパッタリング法によって、In−Ga−Zn酸化物を5nmの膜厚で成膜した。第3の酸化物は、In:Ga:Zn=1:1:1[原子数比]のターゲットを用いて、酸素ガス流量45sccm、圧力0.7Pa、基板温度R.T.の条件にて成膜した。
Next, a third oxide to be the
次に、絶縁体250となる酸化窒化シリコン膜をCVD法によって13nmの膜厚で成膜した。
Next, a silicon oxynitride film to be the
次に、熱処理を行った。熱処理は、窒素を含む雰囲気にて温度400℃、1時間の処理を行った。 Next, heat treatment was performed. The heat treatment was performed at a temperature of 400 ° C. for 1 hour in an atmosphere containing nitrogen.
次に、絶縁体250となる酸化窒化シリコン膜上に、スパッタリング法によって、導電体260aとなる窒化チタン膜を30nmの膜厚で成膜し、該窒化チタン膜上に、スパッタリング法によって、導電体260bとなるタングステン膜を55nmの膜厚で成膜した。なお、窒化チタン膜とタングステン膜は、連続成膜した。
Next, a titanium nitride film to be the
ここで、試料1Aにのみ、熱処理を行った。熱処理は、窒素を含む雰囲気にて温度400℃、1時間の処理を行った。 Here, only the sample 1A was heat-treated. The heat treatment was performed at a temperature of 400 ° C. for 1 hour in an atmosphere containing nitrogen.
次に、リソグラフィ法によって形成したレジストマスクを用いて、タングステン膜、および窒化チタン膜をエッチングした。タングステン膜、窒化チタン膜のエッチングはドライエッチング法を用いた。当該加工により、導電体260を形成した。
Next, the tungsten film and the titanium nitride film were etched using a resist mask formed by a lithography method. A dry etching method was used for etching the tungsten film and the titanium nitride film. The
次に、リソグラフィ法によって形成したレジストマスクを用いて、絶縁体250となる酸化窒化シリコン膜、および第3の酸化物の一部をエッチングした。該エッチングはドライエッチング法を用いた。また、当該加工により、絶縁体250、および酸化物230cを形成した。
Next, the silicon oxynitride film to be the
次に、ALD法によって、バリア層270となる酸化アルミニウム膜を7nmの膜厚で成膜した。続いて、リソグラフィ法によって形成したレジストマスクを用いて、該酸化アルミニウム膜の一部をエッチングした。酸化アルミニウム膜のエッチングはドライエッチング法を用いた。当該加工により、バリア層270を形成した。
Next, an aluminum oxide film to be the
次に、CVD法によって、絶縁体280となる酸化窒化シリコン膜を450nmの膜厚で成膜した。次に、CMP処理を行ない、酸化窒化シリコン膜を研磨し、酸化窒化シリコン膜の表面を平坦化することで、絶縁体280を60nmの膜厚となるように、形成した。
Next, a silicon oxynitride film to be the
次に、絶縁体280上に、スパッタリング法によって、絶縁体282として、酸化アルミニウム膜をアルゴンガス流量25sccm、酸素ガス流量25sccm、圧力0.4Pa、基板温度250℃の条件にて40nmの膜厚で成膜した。
Next, an aluminum oxide film having a thickness of 40 nm is formed over the
次に熱処理を行った。熱処理は、窒素を含む雰囲気にて温度400℃、1時間の処理を行い、続いて酸素を含む雰囲気にて温度400℃、1時間の処理を行った。 Next, heat treatment was performed. The heat treatment was performed at a temperature of 400 ° C. for 1 hour in an atmosphere containing nitrogen, and then at a temperature of 400 ° C. for 1 hour in an atmosphere containing oxygen.
次に、CVD法によって、絶縁体286として、酸化窒化シリコン膜を150nmの膜厚で成膜した。
Next, a silicon oxynitride film with a thickness of 150 nm was formed as the
以上の工程より、試料1A、および試料1Bを作製した。 From the above steps, Sample 1A and Sample 1B were produced.
<トランジスタの電気特性>
次に、試料1A、および試料1Bの電気特性として、Id−Vg特性を測定した。また、比較例として、従来の作製方法により、酸化物230b、および酸化物230cの組成が異なるトランジスタを作製し、比較例が有するトランジスタのId−Vg特性を測定した。
<Electrical characteristics of transistor>
Next, Id-Vg characteristics were measured as the electrical characteristics of Sample 1A and Sample 1B. As a comparative example, transistors with different compositions of the
なお、Id−Vg特性の測定では、トランジスタ200の第1のゲート電極として機能する導電体260に印加する電位(以下、ゲート電位(Vg)ともいう)を、第1の値から第2の値まで変化させたときの、ソース電極として機能する導電体240aとドレイン電極として機能する導電体240bとの間の電流(以下、ドレイン電流(Id)ともいう)の変化を測定する。
Note that in the measurement of Id-Vg characteristics, a potential applied to the
ここでは、導電体240aと導電体240bとの間の電位(以下、ドレイン電位Vdともいう)を+0.1V、+3.3Vとし、導電体240aと導電体260との間の電位を−3.3Vから+3.3Vまで変化させたときのドレイン電流(Id)の変化を測定した。
Here, the potential between the
なお、本測定においては、第2のゲート電極(バックゲート電極)として機能する導電体205の電位(以下、バックゲート電位(Vbg)ともいう)を、0.00V、−1.00V、または−3.00Vに設定し、それぞれの場合を測定した。
Note that in this measurement, the potential of the
また、トランジスタの信頼性を調べるために、試料1A、試料1B、および比較例に対し、1個のトランジスタに対し、GBT(Gate Bias Temperature)ストレス試験を行った。GBTストレス試験は信頼性試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、評価することができる。 In order to examine the reliability of the transistors, a gate bias temperature (GBT) stress test was performed on one transistor with respect to the samples 1A, 1B, and the comparative example. The GBT stress test is a kind of reliability test and can evaluate a change in characteristics of a transistor caused by long-term use.
GBTストレス試験では、トランジスタが形成されている基板を一定の温度に維持し、トランジスタのソース電位とドレイン電位を同電位とし、第1のゲート電位にはソース電位及びドレイン電位とは異なる電位を一定時間与える。本実施例では、試料1A、および試料1Bが形成されている基板の温度を175度に2時間維持することで、加速試験とした。また、トランジスタのソース電位とドレイン電位を0.00Vとし、第1のゲート電位を+3.63Vとし、2時間保持した。 In the GBT stress test, the substrate on which the transistor is formed is maintained at a constant temperature, the source potential and the drain potential of the transistor are set to the same potential, and the first gate potential is set to a potential different from the source potential and the drain potential. Give time. In this example, the acceleration test was performed by maintaining the temperature of the substrate on which the sample 1A and the sample 1B were formed at 175 degrees for 2 hours. In addition, the source potential and drain potential of the transistor were set to 0.00 V, the first gate potential was set to +3.63 V, and held for 2 hours.
はじめに、36個のトランジスタに対し、Id−Vg特性の初期特性を測定した。その結果を、図18に示す。 First, initial characteristics of Id-Vg characteristics were measured for 36 transistors. The result is shown in FIG.
次に、GBTストレス試験において、任意の時間が経過した際に、初期特性の測定と同じ条件で、Id−Vg特性を測定した。なお、バックゲート電位は、0.00Vに設定した。 Next, in the GBT stress test, the Id-Vg characteristic was measured under the same conditions as the measurement of the initial characteristic when an arbitrary time passed. Note that the back gate potential was set to 0.00V.
本実施例では、0sec経過後、100sec経過後、300sec経過後、600sec経過後、1000sec経過後、1800sec経過後、3600sec経過後、および7200sec経過後の8回行った。その結果を図19に示す。なお、試料1Aの結果を図19(A)、試料1Bの結果を図19(B)、比較例の結果を図19(C)に示した。 In this example, the test was performed 8 times after 0 sec, 100 sec, 300 sec, 600 sec, 1000 sec, 1800 sec, 3600 sec, and 7200 sec. The result is shown in FIG. 19A shows the result of the sample 1A, FIG. 19B shows the result of the sample 1B, and FIG. 19C shows the result of the comparative example.
また、トランジスタの電気特性の変動量の指標として、トランジスタのしきい値電圧(以下、Vshともいう)の経時変化(以下、ΔVshともいう)を用いた。なお、Vshとは、Id−Vg特性において、Id=1.0×10−12[A]の時のVgの値と定義する。ここで、ΔVshは、例えば、ストレス開始時のVshが+0.50Vであり、ストレス100sec経過時のVshが、−0.55Vであったとすると、ストレス100sec経過時のΔVshは、−1.05Vとなる。
As an index of the amount of change in the electrical characteristics of the transistor, a change with time (hereinafter also referred to as ΔVsh) of the threshold voltage (hereinafter also referred to as Vsh) of the transistor was used. Vsh is defined as the value of Vg when Id = 1.0 × 10 −12 [A] in the Id−Vg characteristic. Here, ΔVsh is, for example, that Vsh at the start of stress is +0.50 V, and Vsh at the time of
GBTストレス試験前後におけるΔVshのストレス時間依存性を、図20に示す。なお、試料1Aの結果を、図20(A)、試料1Bの結果を図20(B)、比較例の結果を図20(C)に示した。 FIG. 20 shows the stress time dependence of ΔVsh before and after the GBT stress test. The result of Sample 1A is shown in FIG. 20A, the result of Sample 1B is shown in FIG. 20B, and the result of Comparative Example is shown in FIG.
図18より、試料1A、および試料1Bの初期特性は、比較例よりも、基板内でのばらつきが小さかった。 As shown in FIG. 18, the initial characteristics of Sample 1A and Sample 1B were smaller in the substrate than in the comparative example.
図19、および図20より、試料1A、および試料1Bのトランジスタのしきい値電圧の変化量が小さいことがわかった。つまり、試料1A、および試料1Bの信頼性は、比較例よりも、優れていることがわかった。また、特に、試料1A、および試料1Bは、GBTストレス試験による|ΔVsh|の変動が、0.1V以内であり、非常に小さいことがわかった。 19 and 20, it was found that the amount of change in threshold voltage of the transistors of Sample 1A and Sample 1B was small. That is, it was found that the reliability of the sample 1A and the sample 1B was superior to that of the comparative example. In particular, Sample 1A and Sample 1B were found to have a very small variation of | ΔVsh | by the GBT stress test within 0.1V.
また、試料1A、および試料1Bは、2時間経過した後も、第1のゲートに与える電圧(Vg)が0Vの際に、非導通状態であった。一方、比較例は、第1のゲートに与える電圧(Vg)が0Vの際に、導通状態となった。つまり、試料1A、および試料1Bは、ストレス後においても優れたオフ特性を維持するトランジスタであることが確認できた。 Sample 1A and Sample 1B were non-conductive when the voltage (Vg) applied to the first gate was 0 V even after 2 hours had passed. On the other hand, the comparative example became conductive when the voltage (Vg) applied to the first gate was 0V. That is, it was confirmed that Sample 1A and Sample 1B were transistors that maintained excellent off characteristics even after stress.
以上より、本発明の一態様を用いたトランジスタは、優れた信頼性を有するトランジスタを有する半導体装置であることが確認できた。また、本発明の一態様を用いたトランジスタは良好な電気特性を有し、また、ばらつきが小さいことがわかった。 From the above, it was confirmed that the transistor using one embodiment of the present invention was a semiconductor device including a transistor with excellent reliability. Further, it was found that a transistor using one embodiment of the present invention has favorable electrical characteristics and small variation.
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with any of the other embodiments described in this specification as appropriate.
100 容量素子
101 容量素子
110 導電体
112 導電体
120 導電体
122 バリア層
130 絶縁体
150 絶縁体
200 トランジスタ
201 トランジスタ
205 導電体
205a 導電体
205A 導電膜
205b 導電体
205B 導電膜
205c 導電体
210 絶縁体
212 絶縁体
214 絶縁体
216 絶縁体
218 導電体
220 絶縁体
222 絶縁体
224 絶縁体
230 酸化物
230a 酸化物
230A 酸化膜
230b 酸化物
230B 酸化膜
230c 酸化物
230C 酸化膜
240 導電体
240a 導電体
240A 導電膜
240b 導電体
240B 導電膜
245 バリア層
245a バリア層
245A バリア膜
245b バリア層
245B バリア膜
246 導電体
248 導電体
250 絶縁体
250a 絶縁体
250A 絶縁膜
260 導電体
260a 導電体
260A 導電膜
260b 導電体
260B 導電膜
260c 導電体
260C 導電膜
270 バリア層
270A バリア膜
272 絶縁体
274 絶縁体
280 絶縁体
282 絶縁体
286 絶縁体
290a ハードマスク
290A 膜
290b ハードマスク
290B 膜
300 トランジスタ
301 トランジスタ
311 基板
313 半導体領域
314a 低抵抗領域
314b 低抵抗領域
315 絶縁体
316 導電体
320 絶縁体
322 絶縁体
324 絶縁体
326 絶縁体
328 導電体
330 導電体
350 絶縁体
352 絶縁体
354 絶縁体
356 導電体
400 トランジスタ
405 導電体
405a 導電体
405b 導電体
430c 酸化物
431a 酸化物
431b 酸化物
432a 酸化物
432b 酸化物
440 導電体
440a 導電体
440b 導電体
441a 導電体
441b 導電体
445 バリア層
445a バリア層
445b バリア層
450 絶縁体
460 導電体
460a 導電体
460b 導電体
470 バリア層
500 構造
711 基板
712 回路領域
713 分離領域
714 分離線
715 チップ
750 電子部品
752 プリント基板
754 実装基板
755 リード
2910 情報端末
2911 筐体
2912 表示部
2913 カメラ
2914 スピーカ部
2915 操作スイッチ
2916 外部接続部
2917 マイク
2920 ノート型パーソナルコンピュータ
2921 筐体
2922 表示部
2923 キーボード
2924 ポインティングデバイス
2940 ビデオカメラ
2941 筐体
2942 筐体
2943 表示部
2944 操作スイッチ
2945 レンズ
2946 接続部
2950 情報端末
2951 筐体
2952 表示部
2960 情報端末
2961 筐体
2962 表示部
2963 バンド
2964 バックル
2965 操作スイッチ
2966 入出力端子
2967 アイコン
2980 自動車
2981 車体
2982 車輪
2983 ダッシュボード
2984 ライト
3001 配線
3002 配線
3003 配線
3004 配線
3005 配線
3006 配線
3007 配線
3008 配線
3009 配線
3010 配線
100 Capacitor Element 101 Capacitor Element 110 Conductor 112 Conductor 120 Conductor 122 Barrier Layer 130 Insulator 150 Insulator 200 Transistor 201 Transistor 205 Conductor 205a Conductor 205A Conductive Film 205b Conductor 205B Conductive Film 205c Conductor 210 Insulator 212 Insulator 214 insulator 216 insulator 218 conductor 220 insulator 222 insulator 224 insulator 230 oxide 230a oxide 230A oxide film 230b oxide 230B oxide film 230c oxide 230C oxide film 240 conductor 240a conductor 240A conductor 240A 240b conductor 240B conductive film 245 barrier layer 245a barrier layer 245A barrier film 245b barrier layer 245B barrier film 246 conductor 248 conductor 250 insulator 250a insulator 250A insulator film 260 conductor 60a conductor 260A conductive film 260b conductor 260B conductive film 260c conductor 260C conductive film 270 barrier layer 270A barrier film 272 insulator 274 insulator 280 insulator 282 insulator 286 insulator 290a hard mask 290A film 290b hard mask 290B film 300 Transistor 301 Transistor 311 Substrate 313 Semiconductor region 314a Low resistance region 314b Low resistance region 315 insulator 316 conductor 320 insulator 322 insulator 324 insulator 326 insulator 328 conductor 330 conductor 350 insulator 352 insulator 354 insulator 356 Conductor 400 Transistor 405 Conductor 405a Conductor 405b Conductor 430c Oxide 431a Oxide 431b Oxide 432a Oxide 432b Oxide 440 Conductor 440a Conductor 440 Conductor 441a Conductor 441b Conductor 445 Barrier layer 445a Barrier layer 445b Barrier layer 450 Insulator 460 Conductor 460a Conductor 460b Conductor 470 Barrier layer 500 Structure 711 Substrate 712 Circuit region 713 Separation region 714 Separation line 715 Chip 750 Electronic component 752 Printed circuit board 754 Mounting board 755 Lead 2910 Information terminal 2911 Housing 2912 Display unit 2913 Camera 2914 Speaker unit 2915 Operation switch 2916 External connection unit 2917 Microphone 2920 Notebook personal computer 2921 Housing 2922 Display unit 2923 Keyboard 2924 Pointing device 2940 Video camera 2941 Housing 2942 Housing 2943 Display unit 2944 Operation switch 2945 Lens 2946 Connection unit 2950 Information terminal 2 951 Housing 2952 Display unit 2960 Information terminal 2961 Housing 2962 Display unit 2963 Band 2964 Buckle 2965 Operation switch 2966 Input / output terminal 2967 Icon 2980 Car 2981 Car body 2982 Wheels 2983 Dashboard 2984 Light 3001 Wiring 3002 Wiring 3003 Wiring 3004 Wiring 3005 Wiring 3006 Wiring 3007 Wiring 3008 Wiring 3009 Wiring 3010 Wiring
Claims (7)
前記第1の導電体、前記第2の導電体、前記第1の金属酸化物上に、第2の金属酸化物を有し、
前記第2の金属酸化物上に絶縁体を有し、
前記絶縁体上に第3の導電体を有し、
前記第1の金属酸化物、および前記第2の金属酸化物は、少なくとも2種以上の金属元素を有する半導体であり、
前記第1の金属酸化物における金属元素の原子数比と、および前記第2の金属酸化物における金属元素の原子数比は、等しい、またはその近傍であることを特徴とする半導体装置。 Having a first conductor and a second conductor on the first metal oxide;
A second metal oxide on the first conductor, the second conductor, and the first metal oxide;
Having an insulator on the second metal oxide;
A third conductor on the insulator;
The first metal oxide and the second metal oxide are semiconductors having at least two or more metal elements,
The atomic ratio of the metal element in the first metal oxide and the atomic ratio of the metal element in the second metal oxide are equal or close to each other.
前記第1の金属酸化物、および前記第2の金属酸化物は、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、またはマグネシウムから選ばれた一種、または複数種)であることを特徴とする半導体装置。 In claim 1,
The first metal oxide and the second metal oxide are In-M-Zn oxides (the element M is one or a plurality selected from aluminum, gallium, yttrium, or magnesium). A semiconductor device.
前記絶縁体は、ゲート絶縁体としての機能を有し、
前記第1の導電体は、ソース電極またはドレイン電極の一方としての機能を有し、
前記第2の導電体は、ソース電極またはドレイン電極の他方としての機能を有し、
前記第3の導電体は、ゲート電極としての機能を有することを特徴とする半導体装置。 In Claim 1 or Claim 2,
The insulator has a function as a gate insulator,
The first conductor has a function as one of a source electrode and a drain electrode,
The second conductor has a function as the other of the source electrode and the drain electrode,
The semiconductor device, wherein the third conductor has a function as a gate electrode.
前記第1の金属酸化物、および前記第2の金属酸化物は、In−Ga−Zn酸化物であり、
Inは、30atomc%以上、40atomic%以下であることを特徴とする半導体装置。 In any one of Claim 1 thru | or 3,
The first metal oxide and the second metal oxide are In-Ga-Zn oxides,
A semiconductor device characterized in that In is 30 atomic% or more and 40 atomic% or less.
第1の導電体、および第2の導電体を、前記第1の金属酸化物上に形成し、
第2のターゲットを用いたスパッタリング法を用いて、第2の金属酸化物を、前記第1の金属酸化物、前記第1の導電体、および前記第2の導電体上に形成し、
前記第3の導電体を、前記第2の金属酸化物上に形成し、
前記第1のターゲットと、前記第2のターゲットは、少なくとも2種以上の金属元素を有し、
前記第1のターゲットにおける金属元素の原子数比と、および前記第2のターゲットにおける金属元素の原子数比は、等しい、またはその近傍であることを特徴とする半導体装置の作製方法。 A first metal oxide is formed by a sputtering method using a first target,
Forming a first conductor and a second conductor on the first metal oxide;
Forming a second metal oxide on the first metal oxide, the first conductor, and the second conductor using a sputtering method using a second target;
Forming the third conductor on the second metal oxide;
The first target and the second target have at least two kinds of metal elements,
The method for manufacturing a semiconductor device, wherein the atomic ratio of the metal element in the first target and the atomic ratio of the metal element in the second target are equal or close to each other.
前記第1のターゲットを用いたスパッタリング法における第1の酸素流量比は、前記第2のターゲットを用いたスパッタリング法における第2の酸素流量比よりも、小さいことを特徴とする半導体装置の作製方法。 In claim 5,
A method for manufacturing a semiconductor device, wherein a first oxygen flow rate ratio in a sputtering method using the first target is smaller than a second oxygen flow rate ratio in a sputtering method using the second target. .
前記第1のターゲット、および前記第2のターゲットは、In−Ga−Zn酸化物であり、
In、Zn及び元素Mの原子数比は、In:M:Zn=1:1:1、またはその近傍であることを特徴とする半導体装置の作製方法。 In any one of Claim 5 or Claim 6,
The first target and the second target are In—Ga—Zn oxides,
A method for manufacturing a semiconductor device, wherein an atomic ratio of In, Zn, and an element M is In: M: Zn = 1: 1: 1 or the vicinity thereof.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016201830 | 2016-10-13 | ||
JP2016201830 | 2016-10-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018064090A true JP2018064090A (en) | 2018-04-19 |
Family
ID=61967987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017184333A Withdrawn JP2018064090A (en) | 2016-10-13 | 2017-09-26 | Semiconductor device and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018064090A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021100025A (en) * | 2019-12-20 | 2021-07-01 | 株式会社半導体エネルギー研究所 | Imaging device and driving method for imaging device |
-
2017
- 2017-09-26 JP JP2017184333A patent/JP2018064090A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021100025A (en) * | 2019-12-20 | 2021-07-01 | 株式会社半導体エネルギー研究所 | Imaging device and driving method for imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102613288B1 (en) | Semiconductor device | |
US10777687B2 (en) | Semiconductor device | |
JP2024050930A (en) | Semiconductor Device | |
JP2018098505A (en) | Semiconductor device and semiconductor device manufacturing method | |
TWI741096B (en) | Semiconductor device and method for manufacturing the same | |
JP7482947B2 (en) | Semiconductor Device | |
JP2017130654A (en) | Semiconductor device and manufacturing method of the same | |
JP2018078289A (en) | Semiconductor device and semiconductor device manufacturing method | |
US10236357B2 (en) | Semiconductor device and manufacturing method of the same | |
JP2018107447A (en) | Semiconductor device, and method of manufacturing the same | |
JP2018067708A (en) | Semiconductor device and method of manufacturing the same | |
WO2017144994A1 (en) | Transistor and method for manufacturing same, semiconductor wafer, and electronic device | |
JP6378908B2 (en) | Semiconductor device | |
JP2018073995A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2018064090A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2018073994A (en) | Semiconductor device | |
JP2018085503A (en) | Transistor, semiconductor device and electronic apparatus | |
JP2018078227A (en) | Semiconductor device and semiconductor device manufacturing method | |
JPWO2019016642A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
WO2018092007A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
WO2018142239A1 (en) | Semiconductor device | |
JP2018014408A (en) | Evaluation method for oxide semiconductor, semiconductor device, and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200825 |