JP2018056484A - Electronic apparatus - Google Patents

Electronic apparatus Download PDF

Info

Publication number
JP2018056484A
JP2018056484A JP2016193719A JP2016193719A JP2018056484A JP 2018056484 A JP2018056484 A JP 2018056484A JP 2016193719 A JP2016193719 A JP 2016193719A JP 2016193719 A JP2016193719 A JP 2016193719A JP 2018056484 A JP2018056484 A JP 2018056484A
Authority
JP
Japan
Prior art keywords
ground pattern
vias
rib
substrate
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016193719A
Other languages
Japanese (ja)
Inventor
昌治 加藤
Shoji Kato
昌治 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016193719A priority Critical patent/JP2018056484A/en
Publication of JP2018056484A publication Critical patent/JP2018056484A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve shielding against an electromagnetic wave.SOLUTION: An electronic apparatus comprises: a substrate having circuit parts formed on a first surface thereof and a second surface opposite the first surface; and a housing accommodating the substrate and having a first rib surrounding the circuit part on the first surface and a second rib opposite the first rib and surrounding the circuit part on the second surface. The substrate has: a first ground pattern formed on the first surface so as to be in contact with the first rib; a second ground pattern formed on the second surface so as to be in contact with the second rib; and a plurality of vias connecting the first ground pattern and the second ground pattern at a position in contact with a contour when the first ground pattern or the second ground pattern is viewed in a thickness direction.SELECTED DRAWING: Figure 6

Description

本発明は、電子機器に関する。   The present invention relates to an electronic device.

各種の電子機器では、両面に回路部が形成された基板が筐体に収容されることが多く、基板から発生する電磁波や、筐体の外部から基板へ侵入する電磁波を遮蔽することが重要である。このため、基板の両面の回路部を電磁的に隔離する構造が採用される。   In various types of electronic equipment, a board with circuit portions formed on both sides is often housed in a housing, and it is important to shield electromagnetic waves generated from the board and electromagnetic waves entering the board from outside the housing. is there. For this reason, the structure which isolates the circuit part of both surfaces of a board | substrate electromagnetically is employ | adopted.

例えば、互いに対向し、基板の両面の回路部をそれぞれ包囲する一対のリブを筐体に設け、一対のリブと接触する接地パターンを基板の両面に形成し、基板が接地パターンを介して一対のリブに挟まれた状態で、接地パターンをビアで接続する構造がある。この構造では、基板の両面の回路部が、筐体、筐体に設けられた一対のリブ、基板の両面の接地パターン、及びビアによって隔離される。結果として、基板から発生する電磁波や、筐体の外部から基板へ侵入する電磁波が、筐体、筐体に設けられた一対のリブ、基板の両面の接地パターン、及びビアによって遮蔽される。   For example, a pair of ribs facing each other and surrounding the circuit portions on both sides of the substrate are provided on the housing, and a ground pattern that contacts the pair of ribs is formed on both sides of the substrate. There is a structure in which a ground pattern is connected by a via while being sandwiched between ribs. In this structure, the circuit portions on both sides of the substrate are isolated by a casing, a pair of ribs provided on the casing, a ground pattern on both sides of the substrate, and vias. As a result, electromagnetic waves generated from the substrate and electromagnetic waves entering the substrate from the outside of the housing are shielded by the housing, the pair of ribs provided on the housing, the grounding patterns on both surfaces of the substrate, and vias.

特開平8−330772号公報JP-A-8-330772 特開平10−200288号公報Japanese Patent Laid-Open No. 10-200288 特開平9−18186号公報Japanese Patent Laid-Open No. 9-18186

しかしながら、基板の両面の接地パターンをビアで接続する場合には、電磁波の遮蔽性が低下することがあるという問題がある。   However, when the ground patterns on both sides of the substrate are connected by vias, there is a problem that the shielding property of electromagnetic waves may be lowered.

すなわち、基板の両面の接地パターンをビアで接続する場合には、ビアは、一般的に、各接地パターンと、筐体に設けられた一対のリブとの接触部分に形成される。このため、各接地パターンには、各接地パターンを厚み方向から見た場合の輪郭線に向けてビアから突出する部分(以下「接地パターン突出部」と呼ぶ)が形成される。各接地パターンに接地パターン突出部が形成されると、接地パターン突出部が、特定の波長を有する電磁波に対してアンテナとして機能する。このため、基板の両面の接地パターンをビアで接続したとしても、接地パターン突出部が意図しない電磁波を送信または受信してしまい、結果として、電磁波の遮蔽性が低下する恐れがある。   That is, when the ground patterns on both sides of the substrate are connected by vias, the vias are generally formed at contact portions between the ground patterns and a pair of ribs provided on the housing. For this reason, each ground pattern is formed with a portion projecting from the via (hereinafter referred to as a “ground pattern projecting portion”) toward the contour line when the ground pattern is viewed from the thickness direction. When a ground pattern protrusion is formed on each ground pattern, the ground pattern protrusion functions as an antenna for electromagnetic waves having a specific wavelength. For this reason, even if the ground patterns on both sides of the substrate are connected by vias, the ground pattern protrusions transmit or receive unintended electromagnetic waves, and as a result, the shielding properties of the electromagnetic waves may be reduced.

開示の技術は、上記に鑑みてなされたものであって、電磁波の遮蔽性を向上することができる電子機器を提供することを目的とする。   The disclosed technology has been made in view of the above, and an object thereof is to provide an electronic device capable of improving the shielding property of electromagnetic waves.

本願の開示する電子機器は、一つの態様において、第1面及び前記第1面の反対側の第2面に回路部が形成された基板と、前記基板を収容する筐体であって、前記第1面の回路部を包囲する第1リブと、前記第1リブに対向し、前記第2面の回路部を包囲する第2リブとを有する筐体とを備え、前記基板は、前記第1リブと接触するように前記第1面に形成された第1接地パターンと、前記第2リブと接触するように前記第2面に形成された第2接地パターンと、前記第1接地パターン又は前記第2接地パターンを厚み方向から見た場合の輪郭線に接する位置において前記第1接地パターンと前記第2接地パターンとを接続する複数のビアとを有する。   An electronic device disclosed in the present application is, in one aspect, a substrate having a circuit portion formed on a first surface and a second surface opposite to the first surface, and a housing that houses the substrate. A housing having a first rib surrounding the circuit portion on the first surface and a second rib facing the first rib and surrounding the circuit portion on the second surface; A first ground pattern formed on the first surface so as to be in contact with one rib, a second ground pattern formed on the second surface so as to be in contact with the second rib, and the first ground pattern or A plurality of vias connecting the first ground pattern and the second ground pattern at a position in contact with the contour line when the second ground pattern is viewed from the thickness direction.

本願の開示する電子機器の一つの態様によれば、電磁波の遮蔽性を向上することができるという効果を奏する。   According to one aspect of the electronic device disclosed in the present application, there is an effect that the shielding property of electromagnetic waves can be improved.

図1は、本実施例の電子機器の外観を示す斜視図である。FIG. 1 is a perspective view illustrating an appearance of an electronic apparatus according to the present embodiment. 図2は、本実施例の電子機器の分解斜視図である。FIG. 2 is an exploded perspective view of the electronic apparatus of the present embodiment. 図3は、上側ケースを基板側から見た場合の平面図である。FIG. 3 is a plan view of the upper case as viewed from the substrate side. 図4は、下側ケースを基板側から見た場合の平面図である。FIG. 4 is a plan view of the lower case as viewed from the substrate side. 図5は、基板を第1面から見た場合の平面図である。FIG. 5 is a plan view of the substrate as viewed from the first surface. 図6は、基板が筐体に収容された状態を示す断面図である。FIG. 6 is a cross-sectional view illustrating a state in which the substrate is accommodated in the housing. 図7は、図6のJ部分を拡大して示す拡大断面図である。FIG. 7 is an enlarged cross-sectional view showing a J portion of FIG. 図8は、図7に示した第1接地パターンを厚み方向から見た場合の平面図である。FIG. 8 is a plan view when the first ground pattern shown in FIG. 7 is viewed from the thickness direction. 図9は、複数の第1ビア及び複数の第2ビアの配置態様を説明するための図である。FIG. 9 is a diagram for explaining an arrangement mode of the plurality of first vias and the plurality of second vias. 図10は、複数の第1ビア及び複数の第2ビアの配置態様の変形例を説明するための図である。FIG. 10 is a diagram for explaining a modification of the arrangement mode of the plurality of first vias and the plurality of second vias.

以下に、本願の開示する電子機器の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。   Hereinafter, embodiments of an electronic device disclosed in the present application will be described in detail with reference to the drawings. The disclosed technology is not limited by this embodiment.

図1は、本実施例の電子機器の外観を示す斜視図である。図2は、本実施例の電子機器の分解斜視図である。図1及び図2に示すように、本実施例の電子機器100は、基板110と、筐体120とを有する。   FIG. 1 is a perspective view illustrating an appearance of an electronic apparatus according to the present embodiment. FIG. 2 is an exploded perspective view of the electronic apparatus of the present embodiment. As shown in FIGS. 1 and 2, the electronic device 100 of this embodiment includes a substrate 110 and a housing 120.

基板110の第1面及び第2面には、回路部111、コネクタ部112,113、及びアンテナ部114が形成される。ここで、基板110の第1面及び第2面とは、基板110の表面及び裏面に対応する。以下においては、図2に図示された面を第1面と呼び、図2に図示された面の反対側の面を第2面と呼ぶ。図2では、基板110の第1面に形成された回路部111、コネクタ部112,113、及びアンテナ部114が示される。しかしながら、基板110の第2面にも回路部111、コネクタ部112,113、及びアンテナ部114が形成されているものとする。回路部111は、各種の回路が実装される領域である。コネクタ部112,113は、各種のコネクタが実装される領域である。アンテナ部114は、アンテナが実装される領域である。なお、基板110の詳細は後述する。   A circuit unit 111, connector units 112 and 113, and an antenna unit 114 are formed on the first surface and the second surface of the substrate 110. Here, the first surface and the second surface of the substrate 110 correspond to the front surface and the back surface of the substrate 110. Hereinafter, the surface illustrated in FIG. 2 is referred to as a first surface, and the surface opposite to the surface illustrated in FIG. 2 is referred to as a second surface. In FIG. 2, the circuit unit 111, the connector units 112 and 113, and the antenna unit 114 formed on the first surface of the substrate 110 are shown. However, it is assumed that the circuit portion 111, the connector portions 112 and 113, and the antenna portion 114 are also formed on the second surface of the substrate 110. The circuit unit 111 is an area where various circuits are mounted. The connector portions 112 and 113 are areas where various connectors are mounted. The antenna unit 114 is an area where the antenna is mounted. Details of the substrate 110 will be described later.

筐体120は、電磁波の遮蔽性を有する材料により形成され、上側ケース130と、下側ケース140とを有する。上側ケース130と下側ケース140とが基板110を挟むように嵌合されることによって、基板110が筐体120に収容される。また、上側ケース130、下側ケース140、及び基板110は、ネジ150によって固定される。また、上側ケース130及び下側ケース140には、それぞれ、樹脂製のカバー131及びカバー141が取り付けられる。基板110の第1面及び第2面に形成されたアンテナ部114は、カバー131及びカバー141によって覆われる。   The housing 120 is made of a material having an electromagnetic wave shielding property, and includes an upper case 130 and a lower case 140. The upper case 130 and the lower case 140 are fitted so as to sandwich the substrate 110, whereby the substrate 110 is accommodated in the housing 120. Further, the upper case 130, the lower case 140, and the substrate 110 are fixed by screws 150. A resin cover 131 and a cover 141 are attached to the upper case 130 and the lower case 140, respectively. The antenna unit 114 formed on the first surface and the second surface of the substrate 110 is covered with a cover 131 and a cover 141.

図3は、上側ケースを基板側から見た場合の平面図である。図4は、下側ケースを基板側から見た場合の平面図である。上側ケース130には、図3に示すように、基板110の第1面の回路部111を包囲する上側リブ132が形成される。一方で、下側ケース140には、図4に示すように、上側リブ132に対向し、基板110の第2面の回路部111を包囲する下側リブ142が形成される。   FIG. 3 is a plan view of the upper case as viewed from the substrate side. FIG. 4 is a plan view of the lower case as viewed from the substrate side. As shown in FIG. 3, the upper case 130 is formed with an upper rib 132 surrounding the circuit portion 111 on the first surface of the substrate 110. On the other hand, as shown in FIG. 4, the lower case 140 is formed with a lower rib 142 that faces the upper rib 132 and surrounds the circuit unit 111 on the second surface of the substrate 110.

次に、図2及び図5〜図9を参照して、基板110の詳細を説明する。図5は、基板を第1面から見た場合の平面図である。図6は、基板が筐体に収容された状態を示す断面図である。なお、図6は、図1のI−I線における断面図に相当する。図7は、図6のJ部分を拡大して示す拡大断面図である。   Next, details of the substrate 110 will be described with reference to FIGS. 2 and 5 to 9. FIG. 5 is a plan view of the substrate as viewed from the first surface. FIG. 6 is a cross-sectional view illustrating a state in which the substrate is accommodated in the housing. 6 corresponds to a cross-sectional view taken along the line II of FIG. FIG. 7 is an enlarged cross-sectional view showing a J portion of FIG.

図2及び図5〜図7に示すように、基板110は、第1接地パターン115と、第2接地パターン116と、複数のビア117とを有する。   As shown in FIGS. 2 and 5 to 7, the substrate 110 includes a first ground pattern 115, a second ground pattern 116, and a plurality of vias 117.

第1接地パターン115は、上側ケース130の上側リブ132と接触するように基板110の第1面に形成される。第2接地パターン116は、下側ケース140の下側リブ142と接触するように基板110の第2面に形成される。つまり、上側ケース130と下側ケース140とが嵌合される際に、第1接地パターン115と上側リブ132とが接触し、第2接地パターン116と下側リブ142とが接触する。これにより、基板110は、図6及び図7に示すように、上側リブ132と第1接地パターン115との接触部分及び下側リブ142と第2接地パターン116との接触部分において、上側リブ132及び下側リブ142によって挟まれる。   The first ground pattern 115 is formed on the first surface of the substrate 110 so as to contact the upper rib 132 of the upper case 130. The second ground pattern 116 is formed on the second surface of the substrate 110 so as to contact the lower rib 142 of the lower case 140. That is, when the upper case 130 and the lower case 140 are fitted, the first ground pattern 115 and the upper rib 132 are in contact with each other, and the second ground pattern 116 and the lower rib 142 are in contact with each other. Accordingly, as shown in FIGS. 6 and 7, the substrate 110 has an upper rib 132 at a contact portion between the upper rib 132 and the first ground pattern 115 and a contact portion between the lower rib 142 and the second ground pattern 116. And the lower rib 142.

複数のビア117は、基板110を貫通して第1接地パターン115と第2接地パターン116とを接続する。   The plurality of vias 117 penetrate the substrate 110 and connect the first ground pattern 115 and the second ground pattern 116.

このように、複数のビア117は、基板110が、第1接地パターン115及び第2接地パターン116を介して上側リブ132及び下側リブ142によって挟まれた状態で、第1接地パターン115と第2接地パターン116とを接続する。このため、基板110の第1面の回路部111及び第2面の回路部111が、筐体120、上側リブ132、下側リブ142、第1接地パターン115、第2接地パターン116及び複数のビア117によって隔離される。結果として、基板110から発生する電磁波や、筐体120の外部から基板110へ侵入する電磁波が、筐体120、上側リブ132及び下側リブ142、第1接地パターン115及び第2接地パターン116及び複数のビア117によって遮断される。   As described above, the plurality of vias 117 are connected to the first ground pattern 115 and the first ground pattern 115 in a state where the substrate 110 is sandwiched between the upper rib 132 and the lower rib 142 via the first ground pattern 115 and the second ground pattern 116. 2 The ground pattern 116 is connected. For this reason, the circuit portion 111 on the first surface and the circuit portion 111 on the second surface of the substrate 110 include a housing 120, an upper rib 132, a lower rib 142, a first ground pattern 115, a second ground pattern 116, and a plurality of Isolated by via 117. As a result, the electromagnetic wave generated from the substrate 110 or the electromagnetic wave entering the substrate 110 from the outside of the housing 120 causes the housing 120, the upper rib 132 and the lower rib 142, the first ground pattern 115, the second ground pattern 116, and the like. Blocked by a plurality of vias 117.

ここで、複数のビア117の詳細を説明する。図8は、図7に示した第1接地パターンを厚み方向から見た場合の平面図である。なお、図8に示す例では、第1接地パターン115を厚み方向から見た場合の輪郭線と、第2接地パターン116を厚み方向から見た場合の輪郭線とは一致するものとする。ここで、第1接地パターン115又は第2接地パターン116を厚み方向から見た場合の輪郭線には、第1輪郭線O1と、第2輪郭線O2とが含まれる。第1輪郭線O1は、上側リブ132及び下側リブ142よりも基板110の第1面の回路部111及び基板110の第2面の回路部111に近い輪郭線である。第2輪郭線O2は、上側リブ132及び下側リブ142を基準として第1輪郭線O1とは反対側に存在する輪郭線である。   Here, details of the plurality of vias 117 will be described. FIG. 8 is a plan view when the first ground pattern shown in FIG. 7 is viewed from the thickness direction. In the example shown in FIG. 8, it is assumed that the contour line when the first ground pattern 115 is viewed from the thickness direction and the contour line when the second ground pattern 116 is viewed from the thickness direction are the same. Here, the contour line when the first ground pattern 115 or the second ground pattern 116 is viewed from the thickness direction includes the first contour line O1 and the second contour line O2. The first contour line O1 is a contour line closer to the circuit portion 111 on the first surface of the substrate 110 and the circuit portion 111 on the second surface of the substrate 110 than the upper rib 132 and the lower rib 142. The second contour line O2 is a contour line that exists on the opposite side of the first contour line O1 with respect to the upper rib 132 and the lower rib 142.

図8に示すように、複数のビア117は、第1接地パターン115又は第2接地パターン116を厚み方向から見た場合の輪郭線(第1輪郭線O1又は第2輪郭線O2)に接する位置において、第1接地パターン115と第2接地パターン116とを接続する。具体的には、複数のビア117は、上側リブ132又は下側リブ142と、第1接地パターン115又は第2接地パターン116との接触部分Cに複数のビア117が重ならないように、輪郭線(第1輪郭線O1又は第2輪郭線O2)に接する位置に形成される。本実施例では、複数のビア117は、第1輪郭線O1に接する位置に形成された複数の第1ビア117aと、第2輪郭線O2に接する位置に形成された複数の第2ビア117bとを有する。   As shown in FIG. 8, the plurality of vias 117 are in contact with the contour line (first contour line O1 or second contour line O2) when the first ground pattern 115 or the second ground pattern 116 is viewed from the thickness direction. , The first ground pattern 115 and the second ground pattern 116 are connected. Specifically, the plurality of vias 117 are contour lines so that the plurality of vias 117 do not overlap the contact portion C between the upper rib 132 or the lower rib 142 and the first ground pattern 115 or the second ground pattern 116. It is formed at a position in contact with (first outline O1 or second outline O2). In the present embodiment, the plurality of vias 117 include a plurality of first vias 117a formed at positions in contact with the first contour line O1, and a plurality of second vias 117b formed at positions in contact with the second contour line O2. Have

図9は、複数の第1ビア及び複数の第2ビアの配置態様を説明するための図である。図9に示すように、複数の第1ビア117a及び複数の第2ビア117bは、上側リブ132又は下側リブ142と、第1接地パターン115又は第2接地パターン116との接触部分Cから等距離に配置される。すなわち、複数の第1ビア117aと接触部分Cとの間の距離と、複数の第2ビア117bと接触部分Cとの間の距離とは、共にL1である。   FIG. 9 is a diagram for explaining an arrangement mode of the plurality of first vias and the plurality of second vias. As shown in FIG. 9, the plurality of first vias 117 a and the plurality of second vias 117 b are from contact portions C between the upper rib 132 or the lower rib 142 and the first ground pattern 115 or the second ground pattern 116. Placed at a distance. That is, the distance between the plurality of first vias 117a and the contact portion C and the distance between the plurality of second vias 117b and the contact portion C are both L1.

また、複数の第1ビア117aは、互いに等間隔で配置され、複数の第2ビア117bは、互いに等間隔で配置される。すなわち、複数の第1ビア117aの間隔は、全てL2であり、複数の第2ビア117bの間隔は、全てL2である。   In addition, the plurality of first vias 117a are arranged at equal intervals, and the plurality of second vias 117b are arranged at equal intervals. That is, the intervals between the plurality of first vias 117a are all L2, and the intervals between the plurality of second vias 117b are all L2.

このように、複数のビア117は、第1輪郭線O1又は第2輪郭線O2に接する位置において、第1接地パターン115と第2接地パターン116とを接続する。このため、第1接地パターン115及び第2接地パターン116の各々には、第1輪郭線O1又は第2輪郭線O2に向けて複数のビア117から突出する部分、すなわち、接地パターン突出部が形成されない。したがって、第1接地パターン115及び第2接地パターン116が意図しない電磁波を送信又は受信する事態が回避される。結果として、電磁波の遮蔽性を向上することができる。   As described above, the plurality of vias 117 connect the first ground pattern 115 and the second ground pattern 116 at a position in contact with the first contour line O1 or the second contour line O2. Therefore, each of the first ground pattern 115 and the second ground pattern 116 is formed with a portion projecting from the plurality of vias 117 toward the first contour line O1 or the second contour line O2, that is, a ground pattern projecting portion. Not. Therefore, a situation where the first ground pattern 115 and the second ground pattern 116 transmit or receive an unintended electromagnetic wave is avoided. As a result, electromagnetic wave shielding properties can be improved.

以上のように本実施例によれば、基板の第1面及び第2面に形成された2つの接地パターンを介して、基板が筐体の一対のリブによって挟まれた状態で、各接地パターンの輪郭線に接する位置において2つの接地パターンを複数のビアにより接続する。これにより、基板の第1面及び第2面に形成された2つの接地パターンの各々には、接地パターン突出部が形成されない。このため、基板の第1面及び第2面に形成された2つの接地パターンが意図しない電磁波を送信又は受信する事態が回避される。結果として、電磁波の遮蔽性を向上することができる。   As described above, according to the present embodiment, each ground pattern is formed in a state where the substrate is sandwiched between the pair of ribs of the housing via the two ground patterns formed on the first surface and the second surface of the substrate. The two ground patterns are connected by a plurality of vias at a position in contact with the contour line of. Accordingly, the ground pattern protrusion is not formed on each of the two ground patterns formed on the first surface and the second surface of the substrate. For this reason, the situation where the two ground patterns formed on the first surface and the second surface of the substrate transmit or receive unintended electromagnetic waves is avoided. As a result, electromagnetic wave shielding properties can be improved.

また、本実施例によれば、筐体の各リブと、基板の各接地パターンとの接触部分に複数のビアが重ならないように、各接地パターンの輪郭線に接する位置に複数のビアを形成する。これにより、筐体の各リブと、基板の各接地パターンとの接触部分においてビアに起因した隆起が形成されないので、筐体の各リブと、基板の各接地パターンとの接触不良が回避される。このため、筐体の各リブと、基板の各接地パターンとの間に、電磁波の通過を許容する隙間が形成されない。結果として、電磁波の遮蔽性をより向上することができる。   In addition, according to the present embodiment, a plurality of vias are formed at positions in contact with the contour lines of the respective ground patterns so that the plurality of vias do not overlap each contact portion between each rib of the housing and each ground pattern of the substrate. To do. As a result, bumps due to vias are not formed at the contact portions between the ribs of the housing and the ground patterns of the substrate, so that poor contact between the ribs of the housing and the ground patterns of the substrate is avoided. . For this reason, the clearance gap which accept | permits passage of electromagnetic waves is not formed between each rib of a housing | casing, and each grounding pattern of a board | substrate. As a result, the shielding property of electromagnetic waves can be further improved.

また、本実施例によれば、各接地パターンの輪郭線のうち、基板の第1面及び第2面の回路部に近い第1輪郭線に接する位置に複数の第1ビアを形成し、筐体の各リブを基準として第1輪郭線とは反対側の第2輪郭線に接する位置に複数の第2ビアを形成する。これにより、基板の第1面及び第2面に形成された2つの接地パターンの間の空間に関して、電磁波の遮蔽性をより向上することができる。   In addition, according to the present embodiment, a plurality of first vias are formed at positions in contact with the first contour lines close to the circuit portions of the first surface and the second surface of the ground pattern among the contour lines of each ground pattern. A plurality of second vias are formed at positions in contact with the second contour line opposite to the first contour line with respect to each rib of the body. Thereby, regarding the space between the two grounding patterns formed on the first surface and the second surface of the substrate, the shielding property of the electromagnetic wave can be further improved.

また、本実施例によれば、複数の第1ビア及び複数の第2ビアは、筐体の各リブと、基板の各接地パターンとの接触部分から等距離に配置され、複数の第1ビアは、互い等間隔で配置され、複数の第2ビアは、互いに等間隔で配置される。これにより、基板製造段階で接地パターンを形成する際、メッキ層内部の応力分布が均等化し、メッキ表面の平坦度を向上させることができる。このため、筐体の各リブと、基板の各接地パターンとの接触をより安定化することができる。   Further, according to the present embodiment, the plurality of first vias and the plurality of second vias are arranged at an equal distance from the contact portion between each rib of the housing and each grounding pattern of the substrate, and the plurality of first vias Are arranged at equal intervals, and the plurality of second vias are arranged at equal intervals. As a result, when the ground pattern is formed in the substrate manufacturing stage, the stress distribution inside the plating layer can be equalized and the flatness of the plating surface can be improved. For this reason, the contact between each rib of the housing and each ground pattern of the substrate can be further stabilized.

なお、上記実施例においては、複数の第1ビア117aと複数の第2ビア117bとは、図10に示すように、互いに千鳥状に配置されても良い。図10は、複数の第1ビア及び複数の第2ビアの配置態様の変形例を説明するための図である。図10において、図9と同じ部分には同じ符号を付す。   In the above embodiment, the plurality of first vias 117a and the plurality of second vias 117b may be arranged in a staggered manner as shown in FIG. FIG. 10 is a diagram for explaining a modification of the arrangement mode of the plurality of first vias and the plurality of second vias. 10, the same parts as those in FIG. 9 are denoted by the same reference numerals.

図10に示すように、複数の第1ビア117aと複数の第2ビア117bとは、複数の第2ビア117b間の間隙が各第1ビア117aによって遮蔽された状態で、互いに千鳥状に配置される。   As shown in FIG. 10, the plurality of first vias 117a and the plurality of second vias 117b are arranged in a staggered manner with the gaps between the plurality of second vias 117b shielded by the first vias 117a. Is done.

このように、複数の第1ビア117aと複数の第2ビア117bとを互いに千鳥状に配置することにより、複数の第1ビア117a間の間隙及び複数の第2ビア117b間の間隙に関して、電磁波の遮蔽性をより向上することができる。   As described above, by arranging the plurality of first vias 117a and the plurality of second vias 117b in a staggered manner, the electromagnetic wave is related to the gap between the plurality of first vias 117a and the gap between the plurality of second vias 117b. The shielding property can be further improved.

また、上記実施例において説明した電子機器100は、例えば自動車等の移動体に配置することができる。自動車等の移動体では、一般に電磁妨害(EMI:Electro Magnetic Interference)に関する規格が厳格である。このような移動体に電子機器100が配置されることにより、移動体から漏洩する電磁波を抑制することができる。結果として、移動体において、EMIに関する規格が満たされる。   In addition, the electronic device 100 described in the above embodiment can be disposed on a moving body such as an automobile. In a mobile body such as an automobile, generally, standards relating to electromagnetic interference (EMI) are strict. By arranging the electronic device 100 in such a moving body, electromagnetic waves leaking from the moving body can be suppressed. As a result, the EMI standard is satisfied in the moving body.

100 電子機器
110 基板
111 回路部
115 第1接地パターン
116 第2接地パターン
117 ビア
117a 第1ビア
117b 第2ビア
120 筐体
130 上側ケース
132 上側リブ
140 下側ケース
142 下側リブ
150 ネジ
100 Electronic device 110 Substrate 111 Circuit portion 115 First ground pattern 116 Second ground pattern 117 Via 117a First via 117b Second via 120 Case 130 Upper case 132 Upper rib 140 Lower case 142 Lower rib 150 Screw

Claims (5)

第1面及び前記第1面の反対側の第2面に回路部が形成された基板と、
前記基板を収容する筐体であって、前記第1面の回路部を包囲する第1リブと、前記第1リブに対向し、前記第2面の回路部を包囲する第2リブとを有する筐体とを備え、
前記基板は、
前記第1リブと接触するように前記第1面に形成された第1接地パターンと、
前記第2リブと接触するように前記第2面に形成された第2接地パターンと、
前記第1接地パターン又は前記第2接地パターンを厚み方向から見た場合の輪郭線に接する位置において前記第1接地パターンと前記第2接地パターンとを接続する複数のビアとを有することを特徴とする電子機器。
A substrate having a circuit portion formed on a first surface and a second surface opposite to the first surface;
A housing for accommodating the substrate, comprising: a first rib that surrounds the circuit portion of the first surface; and a second rib that faces the first rib and surrounds the circuit portion of the second surface. A housing,
The substrate is
A first ground pattern formed on the first surface so as to be in contact with the first rib;
A second grounding pattern formed on the second surface so as to contact the second rib;
A plurality of vias connecting the first ground pattern and the second ground pattern at a position in contact with a contour line when the first ground pattern or the second ground pattern is viewed from the thickness direction; Electronic equipment.
前記複数のビアは、
前記第1リブ又は前記第2リブと、前記第1接地パターン又は前記第2接地パターンとの接触部分に前記複数のビアが重ならないように、前記輪郭線に接する位置に形成されることを特徴とする請求項1に記載の電子機器。
The plurality of vias are
The plurality of vias are formed at positions in contact with the contour line so as not to overlap a contact portion between the first rib or the second rib and the first ground pattern or the second ground pattern. The electronic device according to claim 1.
前記輪郭線には、前記第1リブ及び前記第2リブよりも前記第1面の回路部及び前記第2面の回路部に近い第1輪郭線と、前記第1リブ及び前記第2リブを基準として前記第1輪郭線とは反対側に存在する第2輪郭線とが含まれ、
前記複数のビアは、
前記第1輪郭線に接する位置に形成された複数の第1ビアと、
前記第2輪郭線に接する位置に形成された複数の第2ビアと
を有することを特徴とする請求項1又は2に記載の電子機器。
The contour line includes a first contour line closer to the circuit portion of the first surface and the circuit portion of the second surface than the first rib and the second rib, and the first rib and the second rib. A second contour existing on the opposite side of the first contour as a reference,
The plurality of vias are
A plurality of first vias formed at positions in contact with the first contour line;
The electronic device according to claim 1, further comprising: a plurality of second vias formed at positions in contact with the second contour line.
前記複数の第1ビア及び前記複数の第2ビアは、前記第1リブ又は前記第2リブと、前記第1接地パターン又は前記第2接地パターンとの接触部分から等距離に配置され、
前記複数の第1ビアは、互いに等間隔で配置され、
前記複数の第2ビアは、互いに等間隔で配置されることを特徴とする請求項3に記載の電子機器。
The plurality of first vias and the plurality of second vias are arranged at an equal distance from a contact portion between the first rib or the second rib and the first ground pattern or the second ground pattern,
The plurality of first vias are arranged at equal intervals from each other,
The electronic device according to claim 3, wherein the plurality of second vias are arranged at equal intervals.
前記複数の第1ビアと前記複数の第2ビアとは、互いに千鳥状に配置されることを特徴とする請求項3又は4に記載の電子機器。   The electronic device according to claim 3 or 4, wherein the plurality of first vias and the plurality of second vias are arranged in a staggered manner.
JP2016193719A 2016-09-30 2016-09-30 Electronic apparatus Pending JP2018056484A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016193719A JP2018056484A (en) 2016-09-30 2016-09-30 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016193719A JP2018056484A (en) 2016-09-30 2016-09-30 Electronic apparatus

Publications (1)

Publication Number Publication Date
JP2018056484A true JP2018056484A (en) 2018-04-05

Family

ID=61834399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016193719A Pending JP2018056484A (en) 2016-09-30 2016-09-30 Electronic apparatus

Country Status (1)

Country Link
JP (1) JP2018056484A (en)

Similar Documents

Publication Publication Date Title
TWI672092B (en) Electronic device, method of arranging an electromagnetic interference suppressor and communication device
US9306345B2 (en) High-density cable end connector
TWI637558B (en) Antenna structure and electronic device
JP2004200454A (en) Noise suppression structure for shielded cable
JP2000286587A (en) Electromagnetic shield structure at connector part with external cable
CN108541127B (en) Electronic device
TWI533793B (en) Electronic device and electromagnetic wave shielding module thereof
WO2006057424A1 (en) Connector with shield, and circuit board device
JP2022532528A (en) Board connector
TW201444462A (en) Fixed structure of printed circuit board and shield case
JP4674527B2 (en) Shield structure
WO2017159531A1 (en) Electronic device
JP2023090895A (en) Electronic apparatus
US7301097B2 (en) Printed-circuit board and electronic device
JP2018056484A (en) Electronic apparatus
JPWO2018128120A1 (en) Electronics
JP2012129495A (en) Grounding structure of printed circuit board of communication equipment
US10729003B2 (en) Anti-electromagnetic interference circuit board
JP5628964B1 (en) Radar equipment
TWI795983B (en) Electronic device
WO2020255790A1 (en) Electronic device
JP6861904B1 (en) Electromagnetic shield case
JP2014053460A (en) High frequency circuit module and electric device with the same
JP2023544398A (en) board connector
JP2012093557A (en) Projector