JP2018055579A - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP2018055579A
JP2018055579A JP2016193613A JP2016193613A JP2018055579A JP 2018055579 A JP2018055579 A JP 2018055579A JP 2016193613 A JP2016193613 A JP 2016193613A JP 2016193613 A JP2016193613 A JP 2016193613A JP 2018055579 A JP2018055579 A JP 2018055579A
Authority
JP
Japan
Prior art keywords
task
electronic control
function
calculation
subsequent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016193613A
Other languages
English (en)
Inventor
敬之 増田
Takayuki Masuda
敬之 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016193613A priority Critical patent/JP2018055579A/ja
Priority to DE102017217217.7A priority patent/DE102017217217A1/de
Publication of JP2018055579A publication Critical patent/JP2018055579A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/48Indexing scheme relating to G06F9/48
    • G06F2209/483Multiproc
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/48Indexing scheme relating to G06F9/48
    • G06F2209/484Precedence

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】タスクに含まれる複数の関数演算を複数のコアにより分担して実行する電子制御装置について、先のタスクの演算結果を後のタスクの演算処理において参照する必要がある場合に、先のタスクの演算結果を後のタスクの演算処理に反映させる。【解決手段】電子制御装置10は、タスクに含まれる複数の関数演算を複数のコア12a,12bにより分担して実行し、先のタスクの演算結果を後のタスクの演算処理において参照する電子制御装置であって、複数の関数演算のうち先頭の関数演算が開始されるタスク起床時、および、複数の関数演算のうち末尾の関数演算が完了されるタスク完了時を管理することにより、先のタスクの完了前に後のタスクが開始されるタスク衝突を回避する衝突回避部21を備える。【選択図】図1

Description

本発明は、電子制御装置に関する。
タスクに含まれる複数の関数演算を複数のコアにより分担して実行する構成、いわゆるマルチコア構成を備える電子制御装置によれば、複数の関数演算を1つのコアにより順次実行する構成、いわゆるシングルコア構成を備える電子制御装置に比べ、処理速度の向上を期待できる(例えば、特許文献1参照)。
特開2013−161363号公報
例えば車両に搭載されるエンジン制御用の電子制御装置では、各関数演算を実行するコアをそれぞれ固定し、且つ、各コアが関数演算を実行する順序を規定することで、演算のリアルタイム性を保証することが考えられている。この場合、タスクに含まれる複数の関数演算のうち先頭の関数演算を実行するコアと途中または末尾の関数演算を実行するコアとが異なることになる。そのため、タスクを起床させる割り込み指令のタイミングによっては、先のタスクの末尾まで関数演算が完了していないにも拘らず、後のタスクの先頭の関数演算が開始されてしまう場合が起こり得る。そのため、先のタスクの演算結果を後のタスクの演算処理において参照する必要がある場合には、先のタスクの演算結果を後のタスクの演算処理に反映させることができず、演算処理を適切に行うことができない。
そこで、本発明は、タスクに含まれる複数の関数演算を複数のコアにより分担して実行する電子制御装置について、先のタスクの演算結果を後のタスクの演算処理において参照する必要がある場合に、先のタスクの演算結果を後のタスクの演算処理に反映させることができる電子制御装置を提供する。
本発明に係る電子制御装置は、タスクに含まれる複数の関数演算を複数のコア(12a,12b)により分担して実行し、先のタスクの演算結果を後のタスクの演算処理において参照する電子制御装置(10)であって、衝突回避部(21)を備える。衝突回避部は、前記複数の関数演算のうち先頭の関数演算が開始されるタスク起床時、および、前記複数の関数演算のうち末尾の関数演算が完了されるタスク完了時を管理することにより、先のタスクの完了前に後のタスクが開始されるタスク衝突を回避する。
この構成によれば、先のタスクの末尾まで関数演算が完了していないにも拘らず、後のタスクの先頭の関数演算が開始されてしまうことを回避することができる。従って、先のタスクの演算結果を後のタスクの演算処理において参照する必要がある場合に、先のタスクの演算結果を後のタスクの演算処理に反映させることができる。
本実施形態に係る電子制御装置の構成例を概略的に示す図 第1実施形態に係る電子制御装置による制御例を示す図 タスク先頭処理の一例を示すフローチャート タスク末尾処理の一例を示すフローチャート 第2実施形態に係る電子制御装置による制御例を示す図 タスク先頭処理の一例を示すフローチャート タスク末尾処理の一例を示すフローチャート
以下、電子制御装置に係る複数の実施形態について図面を参照しながら説明する。なお、各実施形態において、実質的に同一の要素には同一の符号を付して説明を省略する。
(第1実施形態)
図1に例示する電子制御装置10は、例えば車両に搭載されるエンジン制御用の電子制御装置であり、マイクロコンピュータ11を主体として構成されている。マイクロコンピュータ11は、複数のコア12a,12b、共有RAM13、入出力ポート14などを備える。コア12a,12bは、図示しないCPUを主体として構成されており、タスクに含まれる複数の関数演算を分担して実行する。この場合、コア12aは、タスクに含まれる複数の関数演算のうち先頭の関数演算Faを実行し、コア12bは、タスクに含まれる複数の関数演算のうち末尾の関数演算Fbを実行するように設定されている。
共有RAM13は、コア12a,12bが関数演算Fa,Fbを実行する場合に参照する共有の演算用のRAMである。共有RAM13には、詳しくは後述するカウンタ値、フラグ、仮想タスク衝突情報などの各種の情報を記憶可能となっている。入出力ポート14は、電子制御装置10外部の装置から電子制御装置10への各種信号類の入力用ポート、および、電子制御装置10から電子制御装置10外部の装置への各種信号類の出力用ポートとして機能する。
マイクロコンピュータ11は、制御プログラムを実行することにより、衝突回避部21をソフトウェアにより仮想的に実現する。なお、衝突回避部21は、ハードウェアにより構成してもよいし、ソフトウェアとハードウェアの組み合わせにより構成してもよい。衝突回避部21は、タスクに含まれる複数の関数演算のうち先頭の関数演算が開始されるタスク起床時、および、タスクに含まれる複数の関数演算のうち末尾の関数演算が完了されるタスク完了時を管理することにより、先のタスクの完了前に後のタスクが開始されるタスク衝突を回避するようになっている。
次に、電子制御装置10によるタスク演算の制御例について説明する。図2に例示するように、電子制御装置10は、タスク演算を開始つまりタスクを起床させるための割り込み指令Sが入力されると、カウンタ値を「1」だけ加算する。そして、電子制御装置10は、カウンタ値が所定値以下、この場合、「1」以下であれば、タスクの開始を許可する。これにより、タスクの先頭の関数演算Faがコア12aにより開始される。
電子制御装置10は、コア12aによりタスクの先頭の関数演算Faを完了すると、同じタスクに含まれる次の関数演算、この場合、タスクの末尾の関数演算Fbをコア12bにより開始する。そして、電子制御装置10は、コア12bによりタスクの末尾の関数演算Fbを完了すると、つまり、タスクを完了すると、カウンタ値を「1」だけ減算する。
以上の通り、電子制御装置10は、タスクを起床させるための割り込み指令Sが入力されるとカウンタ値を「1」だけ加算し、タスクの末尾の関数演算Fbを完了するとカウンタ値を「1」だけ減算するようになっている。
このようにタスク演算を実行する電子制御装置10においては、先のタスクの末尾の関数演算Fbが完了している状態で次のタスクを起床させるための割り込み指令Sが入力される場合と、先のタスクの末尾の関数演算Fbが完了していないにも拘らず次のタスクを起床させるための割り込み指令Sが入力されてしまう場合と、が起こり得る。
前者の場合では、先のタスクの末尾の関数演算Fbが完了しており、これに伴いカウンタ値が減算されているので、後のタスクの割り込み指令Sの入力時において、カウンタ値は「0」から加算されて「1」になっている。そのため、電子制御装置10は、後のタスクの割り込み指令Sの入力時におけるカウンタ値が所定値以下、この場合、「1」以下であると判断し、後のタスクの開始を許可する。これにより、後のタスクの先頭の関数演算Faがコア12aにより開始される。
一方、後者の場合では、先のタスクの末尾の関数演算Fbが完了しておらず、カウンタ値が減算されていないので、後のタスクの割り込み指令Sの入力時において、カウンタ値は「1」から加算されて「2」になっている。そのため、電子制御装置10は、後のタスクの割り込み指令Sの入力時におけるカウンタ値が所定値以下、この場合、「1」以下ではないと判断し、後のタスクの開始を不許可とする。よって、この場合、後のタスクは開始されず、待機状態となる。
この待機状態において、先のタスクの末尾の関数演算Fbが完了すると、カウンタ値が「1」だけ減算されて「1」になる。即ち、カウンタ値が所定値以下である「1」以下になるので、電子制御装置10は、待機させていた後のタスクの先頭の関数演算Faをコア12aにより開始する。
次に、電子制御装置10によるタスク演算の制御例をフローチャートに基づいて説明する。図3に例示するタスク先頭処理では、電子制御装置10は、割り込み指令Sが入力されると(A1:YES)、カウンタ値を加算する(A2)。そして、電子制御装置10は、カウンタ値が「1」以下であるか否かを判断する(A3)。電子制御装置10は、カウンタ値が「1」以下である場合(A3:YES)には、タスクを起床して(A4)、タスク先頭処理を終了する。一方、電子制御装置10は、カウンタ値が「1」以下でない場合(A3:NO)には、タスクを起床することなく、タスク先頭処理を終了する。
また、図4に例示するタスク末尾処理では、電子制御装置10は、タスクの末尾の関数演算を完了すると(B1:YES)、カウンタ値を減算する(B2)。そして、電子制御装置10は、カウンタ値が「0」であるか否かを判断する(B3)。電子制御装置10は、カウンタ値が「0」である場合(B3:YES)には、次のタスクの起床を許可して(B4)、タスク末尾処理を終了する。一方、電子制御装置10は、カウンタ値が「0」でない場合(B3:NO)には、次のタスクの起床を許可することなく、タスク末尾処理を終了する。
電子制御装置10によれば、衝突回避部21は、タスクに含まれる複数の関数演算のうち先頭の関数演算Faが開始されるタスク起床時、および、タスクに含まれる複数の関数演算のうち末尾の関数演算Fbが完了されるタスク完了時を管理することにより、先のタスクの完了前に後のタスクが開始されるタスク衝突を回避する。具体的には、衝突回避部21は、タスクを起床させるための割り込み指令Sが入力されるとカウンタ値を加算し、複数の関数演算のうち末尾の関数演算Fbが完了されるとカウンタ値を減算する。そして、衝突回避部21は、後のタスクの開始を許可するか否かを、後のタスクの割り込み指令Sの入力時あるいは入力直後におけるカウンタ値に基づいて決定する。この場合、衝突回避部21は、カウンタ値が所定値以下である場合に、後のタスクの開始を許可する。
この構成によれば、先のタスクの末尾の関数演算Fbが完了していないにも拘らず、後のタスクの先頭の関数演算Faが開始されてしまうことを回避することができる。従って、先のタスクの演算結果を後のタスクの演算処理において参照する必要がある場合に、先のタスクの演算結果を後のタスクの演算処理に確実に反映させることができる。
(第2実施形態)
図5に例示するように、本実施形態では、電子制御装置10は、割り込み指令Sが入力されると、フラグを設定する。そして、電子制御装置10は、タスクの開始を許可する。これにより、タスクの先頭の関数演算Faがコア12aにより開始される。フラグは、タスクが起床されていることを示すものである。電子制御装置10は、フラグが設定されていればタスクが実行中であることを特定でき、フラグが設定されていなければタスクが実行されていないことを特定することができる。
電子制御装置10は、コア12aによりタスクの先頭の関数演算Faを完了すると、同じタスクに含まれる次の関数演算、この場合、タスクの末尾の関数演算Fbをコア12bにより開始する。そして、電子制御装置10は、コア12bによりタスクの末尾の関数演算Fbを完了すると、フラグをリセットする。
以上の通り、電子制御装置10は、タスクを起床させるための割り込み指令Sが入力されるとフラグを設定し、タスクの末尾の関数演算Fbを完了するとフラグをリセットするようになっている。
このようにタスク演算を実行する電子制御装置10においては、先のタスクの末尾の関数演算Fbが完了している状態で次のタスクを起床させるための割り込み指令Sが入力される場合と、先のタスクの末尾の関数演算Fbが完了していないにも拘らず次のタスクを起床させるための割り込み指令Sが入力されてしまう場合と、が起こり得る。
前者の場合では、先のタスクの末尾の関数演算Fbが完了しているので、後のタスクの割り込み指令Sの入力時において、フラグがリセットされている。そのため、電子制御装置10は、後のタスクの開始を許可する。これにより、後のタスクの先頭の関数演算Faがコア12aにより開始される。
一方、後者の場合では、先のタスクの末尾の関数演算Fbが完了していないので、後のタスクの割り込み指令Sの入力時において、フラグがリセットされていない。そのため、電子制御装置10は、後のタスクの開始を不許可とする。よって、この場合、後のタスクは開始されず、待機状態となる。また、電子制御装置10は、後のタスクを開始するための割り込み指令Sの入力時にフラグがリセットされていない場合には、タスク衝突が仮想的に発生したことを示す仮想タスク衝突情報を記録する。つまり、電子制御装置10は、後のタスクを待機させなければ発生していたであろう先のタスクと後のタスクとの衝突を、仮想的に発生したものとみなして記録するようになっている。
そして、上記の待機状態において、先のタスクの末尾の関数演算Fbが完了すると、電子制御装置10は、仮想タスク衝突情報を記録しているか否かを確認する。そして、電子制御装置10は、仮想タスク衝突情報を記録している場合には、待機させていた後のタスクの先頭の関数演算Faをコア12aにより開始する。一方、仮想タスク衝突情報が記録されていないのであれば、先のタスクと後のタスクとの仮想的な衝突は発生しておらず、待機状態となっているタスクが存在しない。よって、この場合、電子制御装置10は、後のタスクの割り込み指令Sの入力をトリガとして、当該後のタスクを開始することができる。
次に、電子制御装置10によるタスク演算の制御例をフローチャートに基づいて説明する。図6に例示するタスク先頭処理では、電子制御装置10は、割り込み指令Sが入力されると(C1:YES)、フラグが設定されているか否かを確認する(C2)。そして、電子制御装置10は、フラグが設定されていない場合(C2:NO)には、フラグを設定する(C3)。そして、電子制御装置10は、タスクを起床して(C4)、タスク先頭処理を終了する。一方、電子制御装置10は、フラグが設定されている場合(C2:YES)には、仮想タスク衝突情報を記録して(C5)、タスク先頭処理を終了する。
また、図7に例示するタスク末尾処理では、電子制御装置10は、タスクの末尾の関数演算を完了すると(D1:YES)、仮想タスク衝突情報を記録しているか否かを確認する(D2)。電子制御装置10は、仮想タスク衝突情報を記録している場合(D2:YES)には、仮想タスク衝突情報をリセットする(D3)。また、電子制御装置10は、フラグをリセットする(D4)。そして、電子制御装置10は、待機中のタスクの起床を許可して(D5)、タスク末尾処理を終了する。一方、電子制御装置10は、仮想タスク衝突情報を記録していない場合(D2:NO)には、フラグをリセットして(D6)、タスク末尾処理を終了する。
電子制御装置10によれば、衝突回避部21は、複数の関数演算のうち先頭の関数演算Faが開始されるとフラグを設定し、複数の関数演算のうち末尾の関数演算Fbが完了されるとフラグをリセットする。そして、衝突回避部21は、タスクを起床させるための割り込み指令Sの入力時におけるフラグの設定状態に基づいて、後のタスクの開始を許可するか否かを決定する。この場合、衝突回避部21は、後のタスクの割り込み指令Sの入力時あるいは入力直後においてフラグがリセットされていない場合には、タスク衝突が発生したことを仮想的に示す仮想タスク衝突情報を記録する。そして、衝突回避部21は、先のタスクの末尾の関数演算Fbが完了した後において仮想タスク衝突情報が記録されている場合に、待機中である後のタスクの開始を許可する。
この構成によれば、先のタスクの末尾の関数演算Fbが完了していないにも拘らず、後のタスクの先頭の関数演算Faが開始されてしまうことを回避することができる。従って、先のタスクの演算結果を後のタスクの演算処理において参照する必要がある場合に、先のタスクの演算結果を後のタスクの演算処理に確実に反映させることができる。
(その他の実施形態)
本開示は、上述した複数の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば、衝突回避部21は、後のタスクの割り込み指令Sの入力時においてフラグがリセットされている場合に、後のタスクの開始を許可するように構成してもよい。また、電子制御装置10が備えるコアの数は2つに限られるものではなく、タスクの先頭の関数演算を実行するコアとタスクの末尾の関数演算を実行するコアとの間に1つ、あるいは、複数のコアを備える構成としてもよい。この場合も、タスク起床時およびタスク完了時をカウンタ値やフラグなどで管理することにより、先のタスクと後のタスクとの衝突を回避することができる。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
図面中、10は電子制御装置、12a,12bはコア、21は衝突回避部を示す。

Claims (5)

  1. タスクに含まれる複数の関数演算を複数のコア(12a,12b)により分担して実行し、先のタスクの演算結果を後のタスクの演算処理において参照する電子制御装置(10)であって、
    前記複数の関数演算のうち先頭の関数演算が開始されるタスク起床時、および、前記複数の関数演算のうち末尾の関数演算が完了されるタスク完了時を管理することにより、先のタスクの完了前に後のタスクが開始されるタスク衝突を回避する衝突回避部(21)を備える電子制御装置。
  2. 前記衝突回避部は、タスクを起床させるための割り込み指令が入力されるとカウンタ値を加算し、前記複数の関数演算のうち末尾の関数演算が完了されると前記カウンタ値を減算し、後のタスクの開始を許可するか否かを前記カウンタ値に基づいて決定する請求項1に記載の電子制御装置。
  3. 前記衝突回避部は、前記カウンタ値が所定値以下である場合に、後のタスクの開始を許可する請求項2に記載の電子制御装置。
  4. 前記衝突回避部は、タスクを起床させるための割り込み指令が入力されるとフラグを設定し、前記複数の関数演算のうち末尾の関数演算が完了されると前記フラグをリセットし、後のタスクの開始を許可するか否かを前記フラグの設定状態に基づいて決定する請求項1に記載の電子制御装置。
  5. 前記衝突回避部は、前記割り込み指令の入力時において前記フラグがリセットされていない場合に所定情報を記録し、前記所定情報が記録されている場合に、後のタスクの開始を許可する請求項4に記載の電子制御装置。
JP2016193613A 2016-09-30 2016-09-30 電子制御装置 Pending JP2018055579A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016193613A JP2018055579A (ja) 2016-09-30 2016-09-30 電子制御装置
DE102017217217.7A DE102017217217A1 (de) 2016-09-30 2017-09-27 Elektronische steuereinheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016193613A JP2018055579A (ja) 2016-09-30 2016-09-30 電子制御装置

Publications (1)

Publication Number Publication Date
JP2018055579A true JP2018055579A (ja) 2018-04-05

Family

ID=61623423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016193613A Pending JP2018055579A (ja) 2016-09-30 2016-09-30 電子制御装置

Country Status (2)

Country Link
JP (1) JP2018055579A (ja)
DE (1) DE102017217217A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021033823A (ja) * 2019-08-28 2021-03-01 本田技研工業株式会社 車両制御装置、及び車両制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301812A (ja) * 2004-04-14 2005-10-27 Hitachi Ltd デジタル制御装置およびこれを用いたエンジン制御装置
WO2010109609A1 (ja) * 2009-03-25 2010-09-30 トヨタ自動車株式会社 処理装置及び車両用エンジン制御装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161363A (ja) 2012-02-07 2013-08-19 Toyota Motor Corp 電子制御装置、プログラム実行方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301812A (ja) * 2004-04-14 2005-10-27 Hitachi Ltd デジタル制御装置およびこれを用いたエンジン制御装置
WO2010109609A1 (ja) * 2009-03-25 2010-09-30 トヨタ自動車株式会社 処理装置及び車両用エンジン制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021033823A (ja) * 2019-08-28 2021-03-01 本田技研工業株式会社 車両制御装置、及び車両制御方法
JP7057328B2 (ja) 2019-08-28 2022-04-19 本田技研工業株式会社 車両制御装置、及び車両制御方法

Also Published As

Publication number Publication date
DE102017217217A1 (de) 2018-04-05

Similar Documents

Publication Publication Date Title
JP2017070333A5 (ja)
JP6413813B2 (ja) 電子機器、制御装置及びプログラム
WO2017090364A1 (ja) 車両制御装置
JP2018055579A (ja) 電子制御装置
JP6519515B2 (ja) マイクロコンピュータ
JP2006146758A (ja) コンピュータシステム
JP6385761B2 (ja) バスブリッジ及びバスブリッジ群
JP2004252574A (ja) タスク間通信方法、プログラム、記録媒体、電子機器
JP2010176403A (ja) マルチスレッドプロセッサ装置
JP5561241B2 (ja) マイクロコンピュータ
WO2010109609A1 (ja) 処理装置及び車両用エンジン制御装置
CN110832459B (zh) 车辆控制装置
JP2010102567A (ja) 周期駆動タスク実行装置、周期駆動タスク実行方法及びプログラム
JP3991999B2 (ja) 中央処理ユニット及びプロセッサ制御方法
JP2021060006A (ja) 燃料噴射制御装置
JP2019212032A (ja) マルチコアマイコンを備える電子制御装置
JP7318439B2 (ja) 電子制御装置
JP2013084218A (ja) コア監視装置、情報処理装置
WO2018003560A1 (ja) 電子制御装置
JP2013250696A (ja) プロセッサシステムおよびプロセッサ制御装置
JP2008225710A (ja) コンピュータシステム及び該システムで用いられるプロセス切替え方法
JPS6158861B2 (ja)
JP2601359B2 (ja) 並行処理マイクロプロセッサ
US20220214993A1 (en) Electronic computing device
JP4231465B2 (ja) 組込み制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200602