JP2018054496A - Package and Infrared Sensor - Google Patents
Package and Infrared Sensor Download PDFInfo
- Publication number
- JP2018054496A JP2018054496A JP2016191714A JP2016191714A JP2018054496A JP 2018054496 A JP2018054496 A JP 2018054496A JP 2016191714 A JP2016191714 A JP 2016191714A JP 2016191714 A JP2016191714 A JP 2016191714A JP 2018054496 A JP2018054496 A JP 2018054496A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package
- metal wiring
- sensor
- getter material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Compressors, Vaccum Pumps And Other Relevant Systems (AREA)
Abstract
Description
本発明は、パッケージおよび赤外線センサに関する。 The present invention relates to a package and an infrared sensor.
赤外線センサ、加速度センサ、角速度センサおよび水晶振動子に用いられるパッケージは、内部を減圧雰囲気とし、パッケージ内部のガスや水分を最小限にする必要がある。そのため、ガスや水分を吸着するゲッター材料をパッケージ内部に設置している。 A package used for an infrared sensor, an acceleration sensor, an angular velocity sensor, and a crystal resonator needs to have a reduced pressure atmosphere inside and minimize gas and moisture inside the package. Therefore, a getter material that adsorbs gas and moisture is installed inside the package.
しかしながら、電子部品に対しては小型化と高機能化の両立が求められており、これにより、減圧雰囲気といった真空状態での環境で封止状態を維持するためのガス吸着を行うゲッター材料を形成する箇所が十分に確保することができない状態となると、素子の処理能力が顕著に低下し、電子部品の信頼性低下につながる。 However, electronic components are required to be both compact and highly functional, thereby forming a getter material that performs gas adsorption to maintain a sealed state in a vacuum environment such as a reduced-pressure atmosphere. If the portion to be processed cannot be sufficiently secured, the processing capability of the element is significantly reduced, leading to a decrease in the reliability of the electronic component.
そこで、省スペース化を図ることのできるゲッター材の取り付け方法が提案されている。例えば、ゲッター材を構成している素子の側面を基板に取り付け立設する構成が知られている(例えば、特許文献1参照)。 Accordingly, a method for attaching a getter material that can save space has been proposed. For example, a configuration is known in which a side surface of an element constituting a getter material is attached to a substrate and erected (see, for example, Patent Document 1).
しかしながら特許文献1に記載の技術では、ゲッター材を下部の基板の平面上に配置するため、ゲッター材料を構成している素子の側面に取り付けによる省スペース化に一定の効果があるものの、小型化と高機能化の両立を図ることに限界がある。即ち、従来技術では、ゲッター材を構成している素子の側面積を考慮した基板の底面積を確保する必要があるため、効果的な小型化、高機能化を図りつつ、かつ信頼性を向上させることが可能なパッケージの構成は何ら開示されていない。
However, in the technique described in
そこで本発明は、封止空間を真空にするパッケージおいて、小型化かつ高性能化が可能であり、かつ信頼性を向上させることが可能なパッケージを提供することを目的とする。 Accordingly, an object of the present invention is to provide a package that can be reduced in size and performance and that can improve reliability in a package in which a sealed space is evacuated.
上記目的を達成するために本発明のパッケージは、凸部を有する第1基板と、第2基板と、前記第1基板の凸部の端部に配置される第1の接合材と、前記第2基板上に配置され、前記第1の接合材と接合され、前記第1基板と前記第2基板の間に封止空間を形成する第2の接合材と、を備え、前記第1基板の内面に複数の段差を有する段差部を有し、前記段差部の表面に前記封止空間のガスを吸収するゲッター材を有することを特徴とする。 In order to achieve the above object, a package of the present invention includes a first substrate having a convex portion, a second substrate, a first bonding material disposed at an end portion of the convex portion of the first substrate, and the first substrate. A second bonding material disposed on two substrates, bonded to the first bonding material, and forming a sealed space between the first substrate and the second substrate; A step portion having a plurality of steps is provided on the inner surface, and a getter material that absorbs gas in the sealing space is provided on the surface of the step portion.
かかる構成によれば、第1基板の封止空間の内部側面の表面積を大きくすることができる。即ち、ゲッター材料を形成する面積を確保することができる。よって、封止空間内、即ち、パッケージ内部を減圧雰囲気といった真空状態を達成することができるとともに、維持することができるため、電子部品の高性能化および信頼性向上を図ることが可能になる。
また、前記ゲッター材を、前記段差部の表面から延長し、前記第1基板の前記第2基板に向かい合う面上の、前記段差部の周辺にも配置してもよい。前記第1基板の段差部の周辺にゲッター材を配置することにより、ゲッター材の表面積を増加することができ、ガスの吸収効果を高めることができる。
また段差部を、前記第1基板側から前記第2基板側に向かい開口幅が広くなるテーパー状とることができる。テーパー状の段差構造を設けることにより、段差部の長さを長くすることができ、ゲッター材の表面積を増し、ガス吸収効果をたかめることができる。さらに、第1基板の段差部の基部の強度を向上することができる。
According to this configuration, the surface area of the inner side surface of the sealing space of the first substrate can be increased. That is, an area for forming the getter material can be secured. Accordingly, a vacuum state such as a reduced pressure atmosphere can be achieved in the sealed space, that is, the inside of the package, and can be maintained, so that it is possible to improve the performance and reliability of the electronic component.
In addition, the getter material may be disposed around the step portion on the surface of the first substrate facing the second substrate, extending from the surface of the step portion. By arranging the getter material around the step portion of the first substrate, the surface area of the getter material can be increased, and the gas absorption effect can be enhanced.
Further, the stepped portion can be tapered so that the opening width becomes wider from the first substrate side toward the second substrate side. By providing the tapered step structure, the length of the step portion can be increased, the surface area of the getter material can be increased, and the gas absorption effect can be increased. Furthermore, the strength of the base portion of the step portion of the first substrate can be improved.
また、本発明にあっては、前記ゲッター材料は、2層以上の金属層で積層されていると好適である。かかる構成によれば、パッケージ内部で発生するガスの種類に応じたゲッター材料を形成することで、発生したガスを効率よく吸着することが可能である。よって、パッケージ内部の雰囲気を真空状態にすることができるとともに、真空状態を維持することができるため、電子部品の高性能化および信頼性向上を図ることが可能となる。 In the present invention, it is preferable that the getter material is laminated with two or more metal layers. According to such a configuration, it is possible to efficiently adsorb the generated gas by forming the getter material corresponding to the type of gas generated inside the package. Therefore, the atmosphere inside the package can be set in a vacuum state, and the vacuum state can be maintained, so that it is possible to improve the performance and reliability of the electronic component.
また、本発明にあっては、前記ゲッター材料の形成箇所は、 前記第1基板の内面側面部と、前記第1基板と前記第2基板の接合時に前記第1基板の前記凸部と前記第2基板とによって形成される封止空間かつ前記第2基板上に配置されるセンサ素子の検出部端部から、垂直方向に伸ばした直線上で、前記第1基板の内面底部との接点までに形成されると好適である。
かかる構成によれば、第1基板の側面部だけでなく上端部までゲッター材料を形成することができる。よって、ゲッター材料形成の面積を可能な限り増やすことができるため、パッケージ内部を減圧雰囲気といった真空状態にすることができるとともに、維持することができるため、電子部品の信頼性向上を図ることが可能となる。
また、ゲッター材料形成箇所は、センサ検出部上の第1基板の上底部には形成されていないため、入射光の減衰をさせることなく、効率よくセンサ素子の検出部で受光することが可能になる。
In the present invention, the getter material may be formed at the inner side surface portion of the first substrate, the convex portion of the first substrate and the first substrate when the first substrate and the second substrate are bonded. 2 to the contact point with the inner surface bottom of the first substrate on the straight line extending in the vertical direction from the detection space end of the sensor element disposed on the second substrate Preferably formed.
According to such a configuration, the getter material can be formed not only on the side surface portion of the first substrate but also on the upper end portion. Therefore, since the area for forming the getter material can be increased as much as possible, the inside of the package can be kept in a vacuum state such as a reduced-pressure atmosphere and can be maintained, so that the reliability of electronic components can be improved. It becomes.
In addition, since the getter material formation portion is not formed on the upper bottom portion of the first substrate on the sensor detection unit, the detection unit of the sensor element can efficiently receive light without attenuating incident light. Become.
また、本発明にあっては、
前記第1基板は、シリコン材料によって形成されていると好適である。
かかる構成によれば、センサ素子の検出部へ入射する赤外光の減衰を最小限にすることができる。即ち、効率よく赤外光を受光することが可能となる。
また、センサ素子の検出部が搭載された第2基板と第1基板とが、同じシリコン材料から構成されることで、熱膨張係数の差が発生しない組合せとすることができる。即ち、第1基板と第2基板を金属材料からなる接合材料を介して接合封止した際の第1基板と第2基板との接合界面で発生する応力を最小限にすることができる。よって、真空状態を維持することが可能となり、電子部品の高性能化および信頼性向上を図ることが可能となる。
In the present invention,
The first substrate is preferably formed of a silicon material.
With this configuration, it is possible to minimize the attenuation of infrared light incident on the detection unit of the sensor element. That is, it becomes possible to receive infrared light efficiently.
Moreover, it can be set as the combination by which the difference of a thermal expansion coefficient does not generate | occur | produce because the 2nd board | substrate with which the detection part of a sensor element is mounted, and a 1st board | substrate are comprised from the same silicon material. That is, it is possible to minimize the stress generated at the bonding interface between the first substrate and the second substrate when the first substrate and the second substrate are bonded and sealed with the bonding material made of a metal material. Therefore, it is possible to maintain a vacuum state, and it is possible to improve the performance and reliability of the electronic component.
以上説明したように、本発明によれば、封止空間を真空にするパッケージにおいて、小型化かつ高性能化が可能であり、かつ信頼性を向上させることが可能なパッケージを提供することが可能になる。 As described above, according to the present invention, it is possible to provide a package capable of reducing the size and improving the performance and improving the reliability in the package in which the sealed space is evacuated. become.
以下に図面を参照して、この発明を実施するための形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。 DETAILED DESCRIPTION Exemplary embodiments for carrying out the present invention will be described in detail below with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the components described in the following embodiments are not intended to limit the scope of the present invention only to those unless otherwise specified. Absent.
[第1実施形態]
図1から図4を参照して、本発明に係る第1実施形態について説明する。
(1:パッケージの構成)
図1に、本実施形態におけるパッケージの構成断面図を示す。
図1に示すようにパッケージ1は、第1基板10と第2基板15を備える。また、第1基板11と第2基板15の間には、センサ17を封入する封止空間30が形成される。
第1基板10は、シリコン基板である。凸部11は、第1基板10に一体的に形成されている。そして、凸部11の先端面上には、第1金属配線12が配置されている。第1金属配線12は、金属薄膜である。第1金属配線12の材料は、拡散接合しやすい材料であり、例えば、金(Au)とタンタル(Ta)、またはアルミニウム(Al)と窒化チタン(TiN)の二層構成である。その第1金属の薄膜構成は、タンタル(Ta)薄膜の下地層上に金(Au)薄膜を形成、または窒化チタン(TiN)薄膜の下地層上にAl(アルミニウム)形成されている。AuとTaの場合の膜厚それぞれは、例えばAuが0.5μm〜数μm、Taが数百nmである。また、AlとTiNの場合の膜厚それぞれは、例えばAlが数μm、TiNが数百nmである。
[First embodiment]
A first embodiment according to the present invention will be described with reference to FIGS.
(1: Package structure)
FIG. 1 shows a cross-sectional view of the package in the present embodiment.
As shown in FIG. 1, the
The
さらに、第1基板10の封止空間30内面の側面形状が階段状形状をしている段差部40からセンサ17の幅方向の端部から垂直方向に伸ばした点で第1基板10の底部と接する位置までゲッター材20が形成されている。すなわち、ゲッター材20は、段差部40から第1基板10の内側表面の平坦部の外周まで形成されている。このゲッター材20は、金属材料によって形成されている膜であり、加熱されることにより活性化し、酸素や水素を吸着することができるゲッタリング機能を有している。ゲッター材20は、ゲッタリング機能を高めるために、チタンを下地層とし、上層にジルコニウムを主体とした合金からなる二層構造としても良い。
Further, the side surface of the inner surface of the sealing
第2基板15は、シリコン基板であり、第1基板10と略平行に配置される。第2基板15の位置16上に、第2金属配線13が配置されている。また、第2基板15上には、電極16(16aと16b)とセンサ17とが配置されている。以下、電極18aと電極18bのうち1つを特定しない場合は、電極18という。
The
第2金属配線13は、金属薄膜である。第2金属配線13の材料は、第1金属配線12と同様であり、膜厚それぞれも第1金属配線12と同様である。また、第1金属配線12の材料がAuとTaの場合の場合は、第2金属配線13の材料もAuとTaであり、第1金属配線12の材料がAlとTiNの場合の場合は、第2金属配線13の材料もAlとTiNである。
The
第1基板11と第2基板15は、それぞれに形成されている第1金属配線12および第2金属13を介して、第1金属配線12と第2金属配線13とを拡散接合することによって、封止空間30を形成する。
よって、封止空間30は、気密空間として、減圧雰囲気を維持することができる。
センサ17は、赤外線を検知する赤外線センサである。
センサ17は、第2基板15に形成されており、第1基板10と第2基板15の間の封止空間30に形成されている。
The
Therefore, the sealed
The
The
電極18は、センサ17が検出した情報を外部に出力するためのパッドである。センサ17と電極18は、第2基板15内に埋め込まれている不図示の配線材によって接続されている。なお、第2基板15内には、センサ17が出力する情報を処理する読み出し回路等のトランジスタ等の部品および配線などが形成されていてもよい。
The electrode 18 is a pad for outputting information detected by the
(2:製造工程)
図2を参照して、本実施形態に係る電子部品1の構成を説明する。
図2は、本実施形態に係るパッケージ1の製造工程の一例を示す図である。 まず、図2(A)に示すように、フォトリソグラフィとドライエッチングを行うことで、第1基板10の不要部分を除去することで、凸部11を形成する。
ここで、封止空間30内面側に形成の階段状の凸部11を形成する際には、フォトリソグラフィと上記記載のドライエッチングを所望の回数繰り返すことで、階段状形状を形成することができる。具体的には、フォトリソグラフィよって形成するレジスト膜を、その階段状形状を形成する分、即ち、水平方向成分を考慮して、フォトリソグラフィ形成位置をずらして形成後、ドライエッチングをする。そして、その後、レジスト膜を剥離する。
そして、さらにレジスト膜を。階段状形状を形成する分、即ち、水平方向成分を考慮して、フォトリソグラフィ形成位置をずらして形成後、ドライエッチングをする。そして、レジスト膜を剥離する。
これを繰り返すことによって、所望の階段状形状を形成することができる。続けて、図2(B)に示すように、金属配線の材料を成膜(スパッタリングや蒸着など)した後、例えばスプレーコート法でレジスト膜を塗布し、フォトリソグラフィで凸部11の頂面にのみレジスト膜が残るように形成する。その後、不要部分の金属をドライエッチングあるいはウエットエッチング加工で除去して、第1金属配線12を形成する。
(2: Manufacturing process)
With reference to FIG. 2, the structure of the
FIG. 2 is a diagram illustrating an example of a manufacturing process of the
Here, when forming the step-like
And further resist film. Dry etching is performed after forming the stepped shape, that is, by taking the horizontal direction component into consideration and shifting the photolithography formation position. Then, the resist film is peeled off.
By repeating this, a desired stepped shape can be formed. Subsequently, as shown in FIG. 2B, after forming a metal wiring material (sputtering, vapor deposition, etc.), a resist film is applied by, for example, a spray coating method, and photolithography is applied to the top surface of the
そして、その後、図2(C)に示すように、段差部40の内面に薄膜からなるゲッター材20を形成する。
続けて、図3(A)に示すように、第2基板15にセンサ17と第2金属配線13と電極16を形成する。センサ17は、シリコン基板である第2基板15に周知の手法によって形成される。第2基板15に、例えば、成膜(スパッタリングや蒸着など)を行った後、スピンコートやスプレーコート法でレジスト膜を塗布し、フォトリソグラフィで所望のレジスト膜を残す。その後、成膜した箇所の不要部分をドライエッチングあるいはウエットエッチングすることで、第2金属配線17と電極18形成する。
Then, as shown in FIG. 2C, a
Subsequently, as shown in FIG. 3A, the
続けて、図3(B)に示すように、第1基板10と第2基板15の位置を合わせた後、第1基板10を第2基板15に加圧し、さらに加熱する。これにより、第1金属配線12と、第2金属配線13とが金属拡散接合される。
Subsequently, as shown in FIG. 3B, after the
続けて、接合した後の第2基板15を不図示のダイシング装置に保持し、第1基板10をダイシングライン19の位置で切断する。
図4は、封止空間30内面側に形成された階段部40および凸部11の断面拡大図である。ゲッター材20の形成方法は、メタルマスクを使用することで、形成したい箇所、即ち、封止空間30内面側の階段部40の内面と、センサ17の検出部端部から、垂直方向に伸ばした直線上で、第1基板10の封止空間30内面底部との接点までの箇所にゲッター膜20を形成する。
Subsequently, the bonded
FIG. 4 is an enlarged cross-sectional view of the stepped
また、ゲッター膜20の形成箇所は、封止空間30内面側に形成した階段部40のみに形成してもよい。
Alternatively, the
以上のように、本実施形態によれば、封止空間30内面側にゲッター膜20を形成の凸部11を階段状形状にすることにより、表面積を増やすことができる。また、赤外線が入射する箇所はゲッター膜20を形成しない構成とすることによって、効率よく赤外線を検知することが可能となっている。よって、封止空間30を減圧雰囲気といった真空状態にすることができるとともに、維持することができる。さらに入射光の減衰をさせることなく、効率よくセンサ17の検出部で受光することが可能になる。
As described above, according to the present embodiment, the surface area can be increased by forming the
このことにより、本実施形態によれば、小型化かつ高性能化が可能であり、かつ信頼性を向上することができる。 Thus, according to the present embodiment, it is possible to reduce the size and improve the performance, and to improve the reliability.
[第2実施形態]
次に、パッケージ1の変形例を説明する。
図4を参照して、第2実施形態に係るパッケージ2について説明する。なお、構成は第1実施形態で説明した構成を適宜採用することが可能であるので、ここではその説明を省略する。
図5は、第2実施形態に係るパッケージ2の断面構成の一例を示す図である。図5に示すようにパッケージ2は、第1基板10と第2基板15を備える。また、第1基板10と第2基板15の間には、センサ17を封入する封止空間30が形成される。
第2基板15に、貫通電極14(14aと14b)と、電極16(16aと16b)とが配置されている。第2金属配線13は、第1基板10と対向する第2基板15上の面に形成されている。貫通電極14(14aと14b)は、第2基板15を貫通して形成されている。電極16(16aと16b)は、第2基板15の第2金属配線13が配置されている面と反対側の面、すなわち第1基板10の裏面に形成されている。
このように、パッケージ2は、センサ17が検出した検出信号を、貫通電極14を介して、第2基板15の裏面に配置されている電極16(16a、16b)から出力する。なお、貫通電極14とセンサ17とは、不図示の配線で接続されている。
[Second Embodiment]
Next, a modified example of the
A
FIG. 5 is a diagram illustrating an example of a cross-sectional configuration of the
The through electrode 14 (14a and 14b) and the electrode 16 (16a and 16b) are arranged on the
Thus, the
パッケージ2では、第2基板15の裏面に電極16(16a、16b)が配置されているので、接合後に、第1基板10の縁をy軸方向に切断する工程が不要である。
In the
[第3実施形態]
次に、図6を参照して、第3実施形態に係るパッケージ3について説明する。なお、構成は第1実施形態または、第2実施形態で説明した構成を適宜採用することが可能であるので、ここではその説明を省略する。
図6は、第3実施形態に係るパッケージ3の断面構成の一例を示す図である。図6に示すようにパッケージ3は、第1基板10と第2基板15を備える。また、第1基板10と第2基板15の間には、センサ17Aを封入する封止空間30が形成される。
[Third Embodiment]
Next, the package 3 according to the third embodiment will be described with reference to FIG. Note that the configuration described in the first embodiment or the second embodiment can be adopted as appropriate, and thus the description thereof is omitted here.
FIG. 6 is a diagram illustrating an example of a cross-sectional configuration of the package 3 according to the third embodiment. As shown in FIG. 6, the package 3 includes a
パッケージ3では、センサ17Aが、第2基板15とは別に形成され、形成後に第2基板15上にAuSn共晶接合により実装されている。センサ17Aは、例えば、MEMSのセンサである。センサ17Aは、配線材21aを介して電極16aに接続され、配線材21bを介して電極16bに接続される。配線材21(21aと21b)は、ワイヤであり、ワイヤボンディングの手法で接続される。パッケージ3では、接合後に、第1基板10のダイシングライン19の位置で切断する工程を行う必要がある。
In the package 3, the
[第4実施形態]
次に、図7を参照して、第4実施形態に係るパッケージ4について説明する。なお、構成は第1実施形態または、第2実施形態または、第3実施形態で説明した構成を適宜採用することが可能であるので、ここではその説明を省略する。
[Fourth Embodiment]
Next, the package 4 according to the fourth embodiment will be described with reference to FIG. Note that the configuration described in the first embodiment, the second embodiment, or the third embodiment can be adopted as appropriate, and the description thereof is omitted here.
図6は、第4実施形態に係るパッケージ4の断面構成の一例を示す図である。
図6に示すようにパッケージ4は、第1基板10と第2基板15を備える。また、第1基板10と第2基板15の間には、センサ17Aを封入する封止空間30が形成される。パッケージ4では、パッケージ3と同様にセンサ17Aが、第2基板15とは別に形成され、形成した後に第2基板15上に取り付けられる。さらに、パッケージ2では、センサ17Aが、配線材21(21aと21b)と貫通電極14(14aと14b)を介して、第2基板15の裏面に配置されている電極16(16aと16b)に接続されている。パッケージ4では、パッケージ2と同様に、第2基板15の裏面に電極16(16a、16b)が配置されているので、接合後に、第1基板10の縁を切断する工程が不要である。
FIG. 6 is a diagram illustrating an example of a cross-sectional configuration of the package 4 according to the fourth embodiment.
As shown in FIG. 6, the package 4 includes a
[その他の実施形態]
本発明の実施形態は、上記第1実施形態〜第4実施形態に限られるものではない。
例えば、上記実施形態では、封止空間30内面側に形成の階段状の凸部11を形成する際には、フォトリソグラフィとウエットエッチングを使用してしてもよい。
この場合は、ウエットエッチングにより、シリコン結晶方位に沿ってエッチングされるため、斜面部が形成される。通常、シリコン基板の基板表面が、結晶面<100>面が使用されることが多いが、その場合、ウエットエッチングによる斜面角度は54.7度で形成される。そのため、斜面部がある階段形状が凸部11には形成されることになる。即ち、本発明における、凸部11に形成の階段形状の形成工程は、階段形状の段数やコストなどの観点から適宜選択することができる。
[Other Embodiments]
Embodiments of the present invention are not limited to the first to fourth embodiments.
For example, in the above embodiment, photolithography and wet etching may be used when the step-like
In this case, since the etching is performed along the silicon crystal orientation by wet etching, a slope portion is formed. Usually, the crystal surface <100> plane is often used as the substrate surface of the silicon substrate. In this case, the slope angle by wet etching is 54.7 degrees. Therefore, a staircase shape having a slope portion is formed on the
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。 The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes design changes and the like without departing from the gist of the present invention.
1…パッケージ、10…第1基板、11…凸部、12…第1金属配線、15…第2基板、13…第2金属配線、16,16a,16b…電極、17,17A…センサ、19…ダイシングライン、30…封止空間、40…段差部14,14a,14b…貫通電極、21,21a,21b…配線材
DESCRIPTION OF
Claims (6)
第2基板と、
前記第1基板の凸部の端部に配置される第1の接合材と、
前記第2基板上に配置され、前記第1の接合材と接合され、前記第1基板と前記第2基板の間に封止空間を形成する第2の接合材と、
を備え、
前記第1基板の内面に複数の段差を有する段差部を有し、
前記段差部の表面に前記封止空間のガスを吸収するゲッター材を有するパッケージ。 A first substrate having a convex portion;
A second substrate;
A first bonding material disposed at an end of the convex portion of the first substrate;
A second bonding material disposed on the second substrate, bonded to the first bonding material, and forming a sealed space between the first substrate and the second substrate;
With
A step portion having a plurality of steps on the inner surface of the first substrate;
The package which has the getter material which absorbs the gas of the said sealing space on the surface of the said level | step-difference part.
前記第1基板と向かい合う面に赤外線検出素子を有する第2基板と、
前記凸部の端部に配置される第1の接合材と、
前記第2基板の前記赤外線検出素子を有する面に、前記第1の接合材と接合され前記第1基板と前記第2基板の間に封止空間を形成する第2の接合材と、
前記第1基板の内面の段差部と、前記第1基板の前記赤外線検出素子と向かい合う面上でかつ前記赤外線検出素子の受光領域の外側にゲッター材を有する赤外線センサ。 A first substrate made of silicon and having a convex portion on one surface;
A second substrate having an infrared detection element on a surface facing the first substrate;
A first bonding material disposed at an end of the convex portion;
A second bonding material that is bonded to the first bonding material and forms a sealed space between the first substrate and the second substrate on the surface of the second substrate having the infrared detection element;
The infrared sensor which has a getter material on the step part of the inner surface of the first substrate and the surface of the first substrate facing the infrared detection element and outside the light receiving region of the infrared detection element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016191714A JP2018054496A (en) | 2016-09-29 | 2016-09-29 | Package and Infrared Sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016191714A JP2018054496A (en) | 2016-09-29 | 2016-09-29 | Package and Infrared Sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018054496A true JP2018054496A (en) | 2018-04-05 |
Family
ID=61834157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016191714A Withdrawn JP2018054496A (en) | 2016-09-29 | 2016-09-29 | Package and Infrared Sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018054496A (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103117A (en) * | 2008-10-27 | 2010-05-06 | Itt Manufacturing Enterprises Inc | Image intensifier device |
JP2011501426A (en) * | 2007-10-15 | 2011-01-06 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ | Structure having a getter layer and an adjustment sub-layer and manufacturing method |
US20140175590A1 (en) * | 2012-12-20 | 2014-06-26 | Raytheon Company | Getter structure for wafer level vacuum packaged device |
US20150048470A1 (en) * | 2012-03-23 | 2015-02-19 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Electromagnetic radiation micro device, wafer element and method for manufacturing such a micro device |
JP2015053351A (en) * | 2013-09-06 | 2015-03-19 | パナソニック株式会社 | Device |
US20150144795A1 (en) * | 2013-11-22 | 2015-05-28 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Radiation imaging sensor |
US20150279755A1 (en) * | 2013-07-11 | 2015-10-01 | Raytheon Company | Wafer level package solder barrier used as vacuum getter |
US20150321905A1 (en) * | 2014-05-06 | 2015-11-12 | Raytheon Company | Wafer level packaged infrared (ir) focal plane array (fpa) with evanescent wave coupling |
-
2016
- 2016-09-29 JP JP2016191714A patent/JP2018054496A/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011501426A (en) * | 2007-10-15 | 2011-01-06 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ | Structure having a getter layer and an adjustment sub-layer and manufacturing method |
JP2010103117A (en) * | 2008-10-27 | 2010-05-06 | Itt Manufacturing Enterprises Inc | Image intensifier device |
US20150048470A1 (en) * | 2012-03-23 | 2015-02-19 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Electromagnetic radiation micro device, wafer element and method for manufacturing such a micro device |
US20140175590A1 (en) * | 2012-12-20 | 2014-06-26 | Raytheon Company | Getter structure for wafer level vacuum packaged device |
US20150279755A1 (en) * | 2013-07-11 | 2015-10-01 | Raytheon Company | Wafer level package solder barrier used as vacuum getter |
JP2015053351A (en) * | 2013-09-06 | 2015-03-19 | パナソニック株式会社 | Device |
US20150144795A1 (en) * | 2013-11-22 | 2015-05-28 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Radiation imaging sensor |
US20150321905A1 (en) * | 2014-05-06 | 2015-11-12 | Raytheon Company | Wafer level packaged infrared (ir) focal plane array (fpa) with evanescent wave coupling |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5783297B2 (en) | Mechanical quantity sensor | |
JP2008135690A (en) | Semiconductor physical quantity sensor and method of manufacturing same | |
JP6387850B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4915677B2 (en) | Manufacturing method of sensor device | |
US20160229687A1 (en) | Chip package and fabrication method thereof | |
JP2012033718A (en) | Semiconductor device and manufacturing method of the same | |
JP2018054496A (en) | Package and Infrared Sensor | |
JP5727798B2 (en) | MEMS sensor | |
JP7147650B2 (en) | Semiconductor device and its manufacturing method | |
JP6763756B2 (en) | package | |
JP2021145072A (en) | Package and package manufacturing method | |
JP2012164771A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5617801B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005241292A (en) | Vacuum package and its manufacturing method | |
JP2015026706A (en) | Getter fixing structure and sensor device having the same | |
WO2023199375A1 (en) | Hollow package | |
JP5999027B2 (en) | Physical quantity sensor | |
JP6853084B2 (en) | Package and infrared sensor | |
JP5884667B2 (en) | Manufacturing method of semiconductor device | |
US20220285605A1 (en) | Vibration Device | |
JP2004301740A (en) | Semiconductor sensor | |
JP5901991B2 (en) | Electronic component package and manufacturing method thereof | |
JP5921090B2 (en) | Semiconductor device | |
JP5768665B2 (en) | Semiconductor package and manufacturing method thereof. | |
JP2009038285A (en) | Sealed structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170913 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200624 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200805 |