JP2012033718A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2012033718A JP2012033718A JP2010172096A JP2010172096A JP2012033718A JP 2012033718 A JP2012033718 A JP 2012033718A JP 2010172096 A JP2010172096 A JP 2010172096A JP 2010172096 A JP2010172096 A JP 2010172096A JP 2012033718 A JP2012033718 A JP 2012033718A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resin layer
- metal thin
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Abstract
Description
本発明は、半導体装置及びその製造方法に関し、特に、半導体基板に形成された素子を封止した半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device in which an element formed on a semiconductor substrate is sealed and a manufacturing method thereof.
近年、MEMS(Micro Electro Mechanical Systems)や受光素子などの素子が半導体基板上で封止された半導体装置が開発されている。このような半導体装置においては、半導体基板上にMEMSや受光素子が形成された素子領域を囲んで樹脂層が形成される。そして、その樹脂層上に、樹脂からなる接着剤を介してガラス基板が貼り合わされる。即ち、半導体基板上の素子領域は、半導体基板、樹脂層及びガラス基板によって囲まれたキャビティ内に封止される。このような封止構造を有する半導体装置は、特許文献1,2に記載されている。 In recent years, semiconductor devices in which elements such as MEMS (Micro Electro Mechanical Systems) and light receiving elements are sealed on a semiconductor substrate have been developed. In such a semiconductor device, a resin layer is formed on a semiconductor substrate so as to surround an element region where a MEMS or a light receiving element is formed. And a glass substrate is bonded on the resin layer through an adhesive made of resin. That is, the element region on the semiconductor substrate is sealed in a cavity surrounded by the semiconductor substrate, the resin layer, and the glass substrate. A semiconductor device having such a sealing structure is described in Patent Documents 1 and 2.
しかしながら、上述のような従来の半導体装置では、樹脂層の密度の粗さや、樹脂層の表面の凹凸を起因として、樹脂層とガラス基板の間を通って、あるいは樹脂からなる接着剤とガラス基板の間を通って、外部の水分がキャビティ内に浸入するという問題が生じていた。あるいは、外部の水分は、キャビティの側壁となる樹脂層そのものを浸透して浸入する場合もあった。キャビティ内に浸入した水分は、結露となって光の透過に悪影響を与える恐れがあり、素子に対して電気的または機械的な損傷を与える恐れもあった。 However, in the conventional semiconductor device as described above, due to the roughness of the density of the resin layer and the unevenness of the surface of the resin layer, it passes between the resin layer and the glass substrate, or the adhesive and the glass substrate made of resin. As a result, there was a problem that external moisture entered the cavity. Alternatively, external moisture may penetrate and penetrate the resin layer itself that becomes the side wall of the cavity. Moisture that has entered the cavity may cause dew condensation and adversely affect light transmission, and may cause electrical or mechanical damage to the device.
本発明の半導体装置は、上述の課題に鑑みてなされたものであり、半導体基板と、
前記半導体基板の表面に形成された素子を含む素子領域と、前記素子領域を露出する貫通孔を有して前記半導体基板上に配置された樹脂層と、前記樹脂層上及び前記貫通孔内の側壁上に配置された金属薄膜と、前記樹脂層上に形成された金属薄膜と、前記金属薄膜と直接接合された支持体と、を備え、前記半導体基板、前記樹脂層及、前記金属薄膜及び前記支持体によって囲まれてなるキャビティ内に前記素子領域が封止されたことを特徴とする。
The semiconductor device of the present invention has been made in view of the above-described problems, and includes a semiconductor substrate,
An element region including an element formed on a surface of the semiconductor substrate; a resin layer disposed on the semiconductor substrate having a through hole exposing the element region; and on the resin layer and in the through hole A metal thin film disposed on a side wall; a metal thin film formed on the resin layer; and a support directly bonded to the metal thin film, the semiconductor substrate, the resin layer, the metal thin film, and The element region is sealed in a cavity surrounded by the support.
また、本発明の半導体装置の製造方法は、素子を含む素子領域が形成された半導体基板と、支持体を準備し、前記半導体基板上に、前記素子領域を露出する貫通孔を有した樹脂層を形成する工程と、前記樹脂層上及び前記貫通孔内の側壁上に金属薄膜を形成する工程と、真空中で前記金属薄膜及び前記支持体の各表面の汚染物を除去する工程と、真空中で前記樹脂層上の前記金属薄膜と前記支持体とを直接接合する工程と、を備えることを特徴とする。 In addition, a method for manufacturing a semiconductor device according to the present invention provides a semiconductor substrate on which an element region including elements is formed and a support, and a resin layer having a through hole exposing the element region on the semiconductor substrate. Forming a metal thin film on the resin layer and on the side wall in the through hole, removing a contaminant on each surface of the metal thin film and the support in a vacuum, and vacuum A step of directly joining the metal thin film on the resin layer and the support.
本発明によれば、樹脂層上に形成された金属薄膜と支持体とを直接接合し、さらにキャビティの側壁の樹脂層を金属薄膜で覆っているので、キャビティの気密性が高くなり、外部からキャビティへの水分の浸入を防ぐことができる。 According to the present invention, the metal thin film formed on the resin layer and the support are directly joined, and the resin layer on the side wall of the cavity is covered with the metal thin film, so that the airtightness of the cavity is increased, and from the outside It is possible to prevent moisture from entering the cavity.
本発明の実施形態による半導体装置の概略構成について、以下に図面を参照して説明する。図1は、完成した半導体装置を示す断面図である。 A schematic configuration of a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing a completed semiconductor device.
この半導体装置の半導体基板10の表面には、素子及び配線等を含む素子領域11が配置され、その素子と接続されたパッド電極12が半導体基板10の端部に配置されている。半導体基板10は例えばシリコン基板からなる。素子領域11の素子には、例えば、フォトダイオード、CCDなどの受光素子が含まれるが、これ以外の電気的あるいは機械的デバイス、例えばMEMS等が含まれてもよい。以下では、素子領域11はフォトダイオード、CCDなどの受光素子を含むものとして説明する。
An
また、半導体基板10の表面には、素子領域11上を露出する貫通孔13Aを有した樹脂層13が配置されている。半導体基板10に対して垂直方向から見ると、樹脂層13は素子領域11の周囲を囲むように配置されている。樹脂層13は、例えばアクリル、ポリイミド、エポキシ樹脂などの有機系樹脂、好ましくは、フォトリソグラフィ工程に用いられる感光性の有機系樹脂からなる。以下では、樹脂層13は感光性のポリイミドであるものとして説明する。
A
樹脂層13の上面及び貫通孔13Aの内側の側壁13W上には、アルミニウム、あるいはアルミニウムを含む金属からなる金属薄膜14が配置されている。さらに、金属薄膜14は、素子領域11と重畳しないように、半導体基板10上の一部まで連続して延びていることが好ましい。この金属薄膜14は、上記以外の金属、例えば銅あるいは銅を含む金属からなるものであってもよい。
A metal
さらに、基板状の支持体15が、樹脂層13上の金属薄膜14を介して樹脂層13に貼り合わされている。以下では、支持体15は光を透過するガラス基板であるものとして説明する。
Further, a substrate-
一方、半導体基板10の裏面と側面には、パッド電極12と接続された配線17が延びており、その配線17上には、保護層18と、保護層18を貫通して配線17と接続するバンプ電極19が配置されている。
On the other hand, a
この半導体装置では、半導体基板10、樹脂層13、金属薄膜14、及び支持体15に囲まれたキャビティ16内に、素子等を含む素子領域11が封止されている。ここで、樹脂層13の上面の金属薄膜14と支持体15は直接接合しており、金属薄膜14と支持体15の接合面では、各表面の原子の結合手同士が直接結合している。また、キャビティ16内の側壁13Wとなる樹脂層13は、水分を透過しない金属薄膜14に覆われている。これにより、キャビティ16の気密性は従来例に比して高くなり、外部からの水分の浸入を防ぐことができる。さらに、金属薄膜14が、貫通孔13A内の側壁13Wから連続して半導体基板10の表面の一部上にも延びている場合、より確実にキャビティの気密性を高めることができる。
In this semiconductor device, an
なお、樹脂層13の替わりに、厚い金属層を形成し、半導体基板10、支持体15及び厚い金属層に囲まれたキャビティによる封止構造が考えられる。しかし、この封止構造を実現するためには、キャビティの高さを十分に確保するために、一般的な配線工程に比して極めて厚く金属層を形成する必要があり、製造工程における時間やコストが著しく増大してしまう。
In addition, instead of the
仮に厚い金属層を形成しても、その金属層の表面の凹凸を平坦化するCMP等の追加の工程が必要となる。また、厚い金属層の形成工程での加熱処理や、厚い金属層に支持体15を貼り合せる際の厚い金属層に対する加熱処理(例えば400℃)によって、素子領域11の素子や半導体基板10が深刻な損傷を受ける恐れもある。
Even if a thick metal layer is formed, an additional process such as CMP for flattening the irregularities on the surface of the metal layer is required. Further, the element in the
以下に、上述した半導体装置の製造方法について、図面を参照して説明する。図2は、この半導体装置の製造方法を示す平面図であり、ウェハ状の半導体基板10の一部を示している。図3−5及び図7−9は、この半導体装置の製造方法を示す断面図あり、1つの半導体装置と、それに隣接する他の半導体装置との境界、即ち図2のA−A線に沿った箇所を示している。図6(A)及び図6(B)は、図5の金属薄膜14と支持体15の接合を説明する部分拡大図である。
Hereinafter, a method for manufacturing the semiconductor device described above will be described with reference to the drawings. FIG. 2 is a plan view showing the method for manufacturing the semiconductor device, and shows a part of the wafer-
最初に、図2及び図3に示すように、例えばシリコン基板からなるウェハ状の半導体基板10を準備する。この半導体基板10の表面には、素子等を含む素子領域11、不図示のシリコン酸化膜等の絶縁膜、その絶縁膜上に形成されたパッド電極12が形成されている。なお、図2ではパッド電極12の図示は省略している。
First, as shown in FIGS. 2 and 3, a wafer-
次に、図3に示すように、半導体基板10の表面を覆って、例えばスピンコート法により感光性の有機系樹脂材料を塗布し、樹脂層13を形成する。スピンコート法によれば樹脂層13を極力平坦に形成することができる。樹脂層13の厚さT1は、キャビティ16の高さHの9割以上であり、例えば5μm〜50μmである(図1参照)。ここで、キャビティ16の高さHとは、互いに対向する半導体基板10の表面と支持体15の表面との距離である。なお、半導体基板10の表面にシリコン酸化膜等の不図示の絶縁膜が形成される場合には、キャビティの高さHは、その絶縁膜の表面と支持体15の表面との距離である。
Next, as shown in FIG. 3, a photosensitive organic resin material is applied by, for example, spin coating to cover the surface of the
次に、図4に示すように、不図示のマスクを用いて樹脂層13に対して露光及び現像を行い、素子領域11を露出する貫通孔13Aを樹脂層13に形成する。その後、樹脂層13を覆う金属薄膜14を形成する。金属薄膜14の厚さT2は、樹脂層13の厚さT1の10分の1以下であり、例えば0.2μm〜5μmである。
Next, as shown in FIG. 4, the
金属薄膜14は、例えば、スパッタ法により、樹脂層13上と貫通孔13A内の半導体基板10上の全面に形成された後、不図示のマスクを用いた露光及び現像により一部が除去されて、素子領域11を露出するようにパターニングされる。
The metal
即ち、金属薄膜14は、樹脂層13の上面と貫通孔13Aの内側の側壁13Wを覆っている。好ましくは、金属薄膜14は、側壁13Wから連続して半導体基板19の一部上(ただし素子領域11と重畳しない箇所)にも延びて形成される。
That is, the metal
次に、図5に示すように、金属薄膜14を介して、樹脂層13と、例えば200μm〜600μmの厚さを有したガラス基板からなる支持体15を貼り合わせる。その際、金属薄膜14と支持体15は、その間に樹脂からなる接着剤等を介在させずに互いに直接接合される。以下に、この直接接合を実現する接合方法として、表面活性化接合法を用いた接合方法について説明する。
Next, as shown in FIG. 5, a
大気中では、接合面となる金属薄膜14と支持体15の各表面は、接合の妨げとなる汚染物(水分子や有機物分子)に覆われてしまう。そこで、そのような汚染物を除去した後で、接合面となる金属薄膜14と支持体15の各表面の原子の結合手同士を直接結合させて、両原子の結合を強固なものにする。
In the atmosphere, the surfaces of the metal
金属薄膜14と支持体15の各表面の汚染物を除去するには、イオンビームやプラズマなどによるスパッタエッチングが用いられる。スパッタエッチング後の各表面は周囲の気体分子とも反応しやすい状態にあるので、イオンビームにはアルゴンなどの不活性化ガスが用いられる。この汚染物除去工程は、真空状態の真空チャンバー40内で行われる。汚染物の除去後の金属薄膜14と支持体15の各表面では、結合手を持った原子が露出しているため、他の原子との結合力が大きい状態、即ち活性化された状態になる。
In order to remove contaminants on the surfaces of the metal
その後、真空状態の真空チャンバー40内で、活性化された金属薄膜14と支持体15の各表面を互いに直接接するように対向させ、常温から比較的低い加熱温度(例えば約100℃以下)で圧着する。これにより、両者の強固な接合を得ることができる。この場合、真空チャンバー40の真空度は(約10−5Pa)であることが好ましい。
Thereafter, in the
こうして金属薄膜14を介して樹脂層13と支持体15が貼り合されることにより、半導体基板10、樹脂層13、金属薄膜14、及び支持体15に囲まれて素子領域11を封止するキャビティ16が形成される。
In this way, the
上記工程において、金属薄膜14と支持体15が接合される前では、図6(A)に示すように、金属薄膜14は、樹脂層13の表面の凹凸を反映した凹凸を有している。しかし、図6(B)に示すように、金属薄膜14に支持体15が圧着されると、樹脂層13の弾性と、樹脂層13の厚さT1の10分の1以下という金属薄膜14の薄さゆえに、金属薄膜14は支持体15の表面の平坦性を反映するように変形し、支持体15に密着する。その際、樹脂層13は、金属薄膜14が変形するときの応力を吸収する緩衝層として機能する。なお、図6(A)及び図6(B)において、金属薄膜14に対向する支持体15の表面は、簡略されて極めて平坦に図示されているが、実際には凹凸を有する場合もあり、その場合においても、金属薄膜14は支持体15の表面の凹凸を反映するように変形し、支持体15に密着する。
In the above process, before the metal
このような金属薄膜14の変形と、上述した表面活性化接合法による金属薄膜14と支持体15との強固な直接接合と、水分を透過しない金属薄膜14によってキャビティ16内の側壁13Wが覆われることの相乗効果によって、従来例に比して確実にキャビティ16の気密性を高めることができる。さらに、金属薄膜14が側壁13Wから半導体基板10の表面の一部上に延びて形成される場合、より確実にキャビティの気密性を高めることができる。
The
さらに、上記工程によれば、キャビティ16の高さHを十分に確保するために厚い金属層を形成する必要がないため、長時間のスパッタ工程など製造工程における時間やコストの増大を回避できる。そして金属層の表面の凹凸を平坦化するCMP等の追加の工程も必要ない。
Furthermore, according to the above process, since it is not necessary to form a thick metal layer in order to ensure a sufficient height H of the
また、本実施形態の金属薄膜14の厚さT2は樹脂層13の厚さT1の10分の1以下と薄いため、厚い金属層の形成工程に必要となる長時間の高温な加熱処理を回避できる。また、金属薄膜14は、上述したように常温から比較的低い加熱温度で支持体15に貼り合せることができるため、厚い金属層に支持体15を貼り合せる際に必要となる高温の加熱処理を回避できる。そのため、加熱処理を起因として素子領域11の素子や半導体基板10が深刻な損傷を受けることを回避できる。
Further, since the thickness T2 of the metal
その後、図7に示すように、半導体基板10のダイシングラインDLに沿った領域の一部をエッチングして、半導体基板10を貫通してパッド電極12の一部を露出するウィンドウ10Aを形成する。図の例では、ウィンドウ10Aは、例えば半導体基板10の平面方向において部分的に四角形状に開口するものであるが、これ以外にも、ダイシングラインDLに沿ってストリート状に延びるように形成されてもよい。
After that, as shown in FIG. 7, a part of the region along the dicing line DL of the
次に、半導体基板10の裏面と側面を覆って不図示の絶縁膜を形成する。さらに、その絶縁膜を介して、半導体基板10の裏面から側面に延びると共にパッド電極12と接続するようにパターニングされた配線17を形成する。
Next, an insulating film (not shown) is formed so as to cover the back and side surfaces of the
次に、図8に示すように、ダイシングブレード等を用いて、ダイシングラインDLの全体に沿って、ウィンドウ10A内の樹脂層13から支持体15の厚さ方向の途中まで至る切り込みを形成する。その後、ウィンドウ10内を含む半導体基板10の裏面を覆って、ポリイミド等からなる保護膜18を形成する。さらに、半導体基板10の裏面上において、保護膜18の一部に設けられた開口部を通して配線17と接続するバンプ電極19を形成する。
Next, as shown in FIG. 8, using a dicing blade or the like, a cut is formed from the
最後に、ダイシングラインDLに沿ってダイシングを行う。このダイシングでは、パッド電極12の端部を覆う樹脂層13及び保護膜18が残存して、パッド電極12が露出しないように、保護膜19と樹脂層13が切断される。このようにして、半導体基板10等は、図1の半導体装置に個片化される。
Finally, dicing is performed along the dicing line DL. In this dicing, the
なお、本発明は上記実施形態に限定されず、その要旨を逸脱しない範囲で変更が可能なことはいうまでもない。 Needless to say, the present invention is not limited to the above-described embodiment, and modifications can be made without departing from the scope of the invention.
上記実施形態では、支持体15はガラス基板であるものとして説明したが、これ以外にも、例えばシリコン基板やガリウム/ヒ素基板などの半導体基板が支持体15として用いられてもよい。金属薄膜14についても、上述したアルミニウムや銅に限定されず、例えば、金、プラチナ、銀、錫、鉛、または亜鉛を用いることができる。これらの場合においても、金属薄膜14と支持体15の接合に表面活性化接合法を用いることができる。これにより、上記実施形態と同様にキャビティ16の気密性は高くなる。
In the above embodiment, the
また、上記実施形態の変形例として、図9に示すように、半導体基板10にはウィンドウ10Aが形成されず、配線17の替わりに、半導体基板10を貫通してパッド電極12と接続する貫通電極27が形成され、半導体基板10裏面には、その貫通電極27と接続したバンプ電極19が形成されてもよい。
As a modification of the above embodiment, as shown in FIG. 9, a
10 半導体基板 10A ウィンドウ
11 素子領域
12 パッド電極
13 樹脂層 13W 側壁 13A 貫通孔
14 金属薄膜
15 ガラス基板
16 キャビティ
17 配線
18 保護膜
19 バンプ電極
27 貫通電極
DL ダイシングライン
DESCRIPTION OF
Claims (10)
前記半導体基板の表面に形成された素子を含む素子領域と、
前記素子領域を露出する貫通孔を有して前記半導体基板上に配置された樹脂層と、
前記樹脂層上及び前記貫通孔内の側壁上に配置された金属薄膜と、
前記樹脂層上の前記金属薄膜と直接接合された支持体と、を備え、
前記半導体基板、前記樹脂層及、前記金属薄膜及び前記支持体によって囲まれてなるキャビティ内に前記素子領域が封止されたことを特徴とする半導体装置。 A semiconductor substrate;
An element region including an element formed on the surface of the semiconductor substrate;
A resin layer disposed on the semiconductor substrate with a through hole exposing the element region;
A metal thin film disposed on the resin layer and on the sidewall in the through hole;
A support directly bonded to the metal thin film on the resin layer,
A semiconductor device, wherein the element region is sealed in a cavity surrounded by the semiconductor substrate, the resin layer, the metal thin film, and the support.
前記半導体基板上に、前記素子領域を露出する貫通孔を有した樹脂層を形成する工程と、
前記樹脂層上及び前記貫通孔内の側壁上に金属薄膜を形成する工程と、
真空中で前記金属薄膜及び前記支持体の各表面の汚染物を除去する工程と、
真空中で前記樹脂層上の前記金属薄膜と前記支持体とを直接接合する工程と、を備えることを特徴とする半導体装置の製造方法。 Preparing a semiconductor substrate on which an element region including elements is formed, and a support;
Forming a resin layer having a through hole exposing the element region on the semiconductor substrate;
Forming a metal thin film on the resin layer and on the side wall in the through hole;
Removing contaminants on each surface of the metal thin film and the support in vacuum;
And a step of directly bonding the metal thin film on the resin layer and the support in a vacuum.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010172096A JP2012033718A (en) | 2010-07-30 | 2010-07-30 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010172096A JP2012033718A (en) | 2010-07-30 | 2010-07-30 | Semiconductor device and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012033718A true JP2012033718A (en) | 2012-02-16 |
Family
ID=45846777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010172096A Pending JP2012033718A (en) | 2010-07-30 | 2010-07-30 | Semiconductor device and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012033718A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026486A (en) * | 2011-07-22 | 2013-02-04 | Yamaha Corp | Hollow package |
WO2014174994A1 (en) * | 2013-04-26 | 2014-10-30 | オリンパス株式会社 | Image pickup apparatus |
JP2014216930A (en) * | 2013-04-26 | 2014-11-17 | オリンパス株式会社 | Imaging device |
JP2014216554A (en) * | 2013-04-26 | 2014-11-17 | オリンパス株式会社 | Imaging device |
CN110386588A (en) * | 2018-04-19 | 2019-10-29 | 格科微电子(上海)有限公司 | A kind of implementation method of metal cantilever girder construction |
-
2010
- 2010-07-30 JP JP2010172096A patent/JP2012033718A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026486A (en) * | 2011-07-22 | 2013-02-04 | Yamaha Corp | Hollow package |
WO2014174994A1 (en) * | 2013-04-26 | 2014-10-30 | オリンパス株式会社 | Image pickup apparatus |
JP2014216930A (en) * | 2013-04-26 | 2014-11-17 | オリンパス株式会社 | Imaging device |
JP2014216554A (en) * | 2013-04-26 | 2014-11-17 | オリンパス株式会社 | Imaging device |
CN105144385A (en) * | 2013-04-26 | 2015-12-09 | 奥林巴斯株式会社 | Image pickup apparatus |
US9520428B2 (en) | 2013-04-26 | 2016-12-13 | Olympus Corporation | Image pickup apparatus |
CN105144385B (en) * | 2013-04-26 | 2018-06-29 | 奥林巴斯株式会社 | Photographic device |
CN110386588A (en) * | 2018-04-19 | 2019-10-29 | 格科微电子(上海)有限公司 | A kind of implementation method of metal cantilever girder construction |
CN110386588B (en) * | 2018-04-19 | 2023-03-24 | 格科微电子(上海)有限公司 | Implementation method of metal cantilever beam structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5344336B2 (en) | Semiconductor device | |
JP4793496B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5255246B2 (en) | Chip scale package, CMOS image scale package, and method of manufacturing CMOS image scale package | |
US8748949B2 (en) | Chip package with heavily doped region and fabrication method thereof | |
KR101931010B1 (en) | Hermetically sealed package having stress reducing layer | |
JP5010247B2 (en) | Semiconductor device and manufacturing method thereof | |
US9799588B2 (en) | Chip package and manufacturing method thereof | |
JP2008140819A (en) | Solid-state imaging apparatus | |
JP2008135690A (en) | Semiconductor physical quantity sensor and method of manufacturing same | |
JP2009064839A (en) | Optical device and method for fabricating the same | |
JP2010052086A (en) | Semiconductor device and method for manufacturing the same | |
JP2012033718A (en) | Semiconductor device and manufacturing method of the same | |
JP2003197927A (en) | Optical device and method for manufacturing the same and optical module and circuit board and electronic apparatus | |
TWI295081B (en) | Method for wafer level package and fabricating cap structures | |
WO2010086936A1 (en) | Semiconductor device, electronic apparatus using semiconductor device and method for manufacturing semiconductor device | |
JP4468427B2 (en) | Manufacturing method of semiconductor device | |
JP4942671B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009194399A (en) | Solid-state imaging device | |
JP2013098514A (en) | Semiconductor device manufacturing method, semiconductor device and electronic apparatus | |
JP7112866B2 (en) | Infrared sensor and method for manufacturing infrared sensor | |
JP5392296B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5901991B2 (en) | Electronic component package and manufacturing method thereof | |
JP5197436B2 (en) | Sensor chip and manufacturing method thereof. | |
JP2022145018A (en) | Package for far infrared sensor and manufacturing method thereof, and far infrared sensor and manufacturing method thereof | |
JP2022145017A (en) | Package for far infrared sensor and manufacturing method thereof, and far infrared sensor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130304 |