JP2018049610A - 半導体装置、電子機器およびその駆動方法 - Google Patents

Abstract

【課題】ソフトエラーの影響を受けにくい半導体装置を提供する。【解決手段】第１のメモリ、第２のメモリ、第１のメモリおよび第２のメモリに接続可能なプロセッサ、第１のメモリまたは第２のメモリの一方をプロセッサに選択的に接続するためのセレクタを含み、第１のメモリは第２のメモリよりソフトエラー発生率が相対的に高く、第１のメモリでソフトエラーに起因するエラーが検出されると、セレクタにより第２のメモリをプロセッサに接続する半導体装置である。ソフトエラーが発生しにくい環境からソフトエラーが発生しやすい環境に移動した際でも安定して稼動できる。【選択図】図１

Description

本発明はメモリを有する半導体装置に関する。また、本発明は、ソフトエラー耐性調整機能を備えた半導体装置やそれを用いた電子機器に関する。

半導体デバイスの微細化につれ、放射線等に起因するソフトエラーの問題が顕在化している。ソフトエラーは、ハードエラーと異なり、エラー発生後も新たなデータに更新され、再起動などによって正常に復帰してしまうためにエラーの要因特定が困難な場合が多い。このように論理回路に発生するソフトエラーは、コンピュータのプロセッサや制御用デジタル回路等の誤作動を引き起こす可能性を有し、誤作動を起こさないシステムが必要とされている。

デジタルデータの転送において、エラーの検出を行うために、巡回冗長検査（ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）を利用する方法が一般に知られている（特許文献１参照）。しかし、エラーの検出はできても、エラーの予防については十分ではない。また、ソフトエラーの主要因である中性子線を遮断することは難しく、その対策は困難である。

また、携帯可能な電子機器が広く使用されるにつれ、例えば、コンクリートで遮蔽された高層ビルの地下室（中性子線量が低い）から、超高空を飛行する航空機（中性子線量が高い）まで、電子機器を稼動させたまま短時間で移動できるようになり、ソフトエラー発生率も急激に変化するようになっている。そのため、環境に合わせて電子機器を対応させることが求められる。

米国特許公開２００５／０２２９０７５号明細書

本発明の目的は、電子機器の環境、場所の影響でソフトエラー発生率が変動する場合でも、システムの安定的な稼動を実現し、高信頼化を図ることである。

本発明の一態様は、処理速度は速いがソフトエラーの影響が大きいテクノロジの小さいメモリと、処理速度は遅いがソフトエラーの影響の小さいテクノロジの大きいメモリをあらかじめ用意しておき、エラー検出回路（検査方法の例としてＣＲＣを用いてもよい）によってエラーを検知し、ソフトエラーが検出されない（もしくはエラーの回数が少ない）場合はテクノロジの小さいメモリを使用し、ソフトエラーが検出された場合（もしくはエラーの回数が多い場合）はテクノロジの大きいメモリに切り替えることのできる構成を有する。

なお、テクノロジ（テクノロジノードともいう）は、微細化の度合いを示す指標である。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合は、配線の最下層に相当する金属配線層（Ｍｅｔａｌの１層目という意味でＭ１層と略称される）の配線ピッチの１／２を”テクノロジノード”（「技術の節目）と言う意味）と称して微細化の度合いを表す指標としている。

本発明の別の一態様は、ソフトエラーの影響が相対的に大きい第１のメモリと、ソフトエラーの影響の相対的に小さい第２のメモリをあらかじめ用意しておき、エラー検出回路（検査方法の例としてＣＲＣを用いてもよい）によってエラーを検知し、ソフトエラーが検出されない（もしくは少ない）場合は第１のメモリを使用し、ソフトエラーが検出される（もしくは多い）場合は第２のメモリに切り替えることのできる構成とする。

例えば、第１のメモリとしてシリコン半導体を用いたＤＲＡＭを用い、第２のメモリとして、特開２０１５−２２８４９２あるいは米国特許公開２０１５／０３２５２８２号明細書に開示されたシリコン半導体と酸化物半導体のトランジスタを用いたメモリ（ハイブリッドメモリ）を用いてもよい。

あるいは、第１のメモリとしてシリコン半導体を用いたＳＲＡＭを用い、第２のメモリとしてはスピン注入メモリ（ＳＴＴ−ＭＲＡＭ）を用いてもよい。キャッシュメモリ用途であれば、ＳＲＡＭはＳＴＴ−ＭＲＡＭよりも低消費電力であるが、ソフトエラーの発生率がより高い。したがって、ソフトエラーが発生しにくい環境では、ＳＲＡＭを使用することで消費電力を抑制し、ソフトエラーが発生しやすい環境では、ＳＴＴ−ＭＲＡＭを使用することで、データの損傷を防止することができる。

本発明の別の一態様は、第１のメモリと、第２のメモリと、プロセッサと、セレクタと、を含み、セレクタは、第１のメモリと第２のメモリの一方にプロセッサからデータを送信することと、第１のメモリと第２のメモリの一方からプロセッサにデータを送信することを可能とし、第１のメモリは第２のメモリよりソフトエラー発生率が相対的に高く、第１のメモリで、定められた量以上のソフトエラーが検出された場合、セレクタにより第２のメモリにプロセッサからデータを送信することと、第２のメモリからプロセッサにデータを送信することと、が可能となる第１のモードに移行するように設定されていることを特徴とする半導体装置である。

本発明の別の一態様は、表示装置と、第１のメモリと、第２のメモリと、プロセッサと、セレクタと、を含み、セレクタは、第１のメモリと第２のメモリの一方にプロセッサからデータを送信することと、第１のメモリと第２のメモリの一方からプロセッサにデータを送信することを可能とし、第１のメモリは第２のメモリよりソフトエラー発生率が相対的に高く、表示装置は、反射型の表示素子と発光型の表示素子を含み、第１のメモリで、定められた量以上のソフトエラーが検出された場合、セレクタにより第２のメモリにプロセッサからデータを送信することと、第２のメモリからプロセッサにデータを送信することと、が可能となる第１のモードに移行するように設定されている、ことを特徴とする電子機器である。ここで、反射型表示装置は液晶表示素子を含んでもよい。また、発光型表示装置は有機ＥＬ表示素子を含んでもよい。

上記において、第１のメモリのテクノロジは第２のメモリのテクノロジよりも小さくてもよい。

また、上記において、第１のモードにおいて、第１のメモリにダミーデータを送り、第１のモードの定められた期間に、第１のメモリでソフトエラーが検出されない場合は、第１のメモリにプロセッサからデータを送信することと、第１のメモリからプロセッサにデータを送信することと、が可能となる第２のモードに移行するように設定されていてもよい。

また、上記において、第１のメモリはシリコン半導体を用いたメモリでもよい。また、上記において、第２のメモリは酸化物半導体を用いたトランジスタを含むメモリとスピン注入メモリのいずれか一方でもよい。

また、上記において、さらに、プロセッサから第１のメモリに送信され、第１のメモリに格納される第１のデータを用いて、誤り検出技術により、チェック用データを生成する回路と、第１のメモリに格納されていた第１のデータとチェック用データを受信し、演算処理をおこなうことで、エラーを検知する回路と、を有してもよい。

本発明によれば、電子機器の環境、場所の影響でソフトエラー発生率が上昇する場合でも、システムの安定的な稼動を実現し、高信頼化を図ることができる。

本発明の一実施形態の半導体装置の構成例を示すブロック図。 本発明の一実施形態の半導体装置の動作例を示すブロック図。 本発明の一実施形態の半導体装置の動作例を示すブロック図。 本発明の一実施形態の半導体装置の動作例を示すブロック図。 本発明の一実施形態の半導体装置の動作例を示すブロック図。 本発明の一実施形態の半導体装置の動作例を示すブロック図。 本発明の一実施形態の半導体装置の構成例を示すブロック図。 本発明の一実施形態の半導体装置の動作例を示すブロック図。 本発明の一実施形態の半導体装置の構成例を示すブロック図。 本発明の一実施形態の電子機器のシステム例を示すブロック図。 表示装置の構成例を説明する断面図。 表示装置の作製方法の一例を説明する断面図。 表示装置の作製方法の一例を説明する断面図。 表示装置の作製方法の一例を説明する断面図。 表示装置の作製方法の一例を説明する断面図。 表示装置の作製方法の一例を説明する断面図。 表示装置の作製方法の一例を説明する断面図。 表示装置の作製方法の一例を説明する断面図。 表示装置の作製方法の一例を説明する断面図。 表示装置の作製方法の一例を説明する断面図。 表示装置の構成例を説明する断面図。 表示装置の構成例を説明する断面図。 表示装置の構成例を説明する断面図。 電子機器の構成例を説明する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、それぞれの実施の形態が開示する技術は、当該実施の形態や他の実施の形態が開示する他の技術と組み合わせてもよい。

また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

（実施の形態１）
図１に示される半導体装置は、プロセッサ１１と第１のメモリ１６、第２のメモリ１７の間にソフトエラー耐性調整回路１０を有する。ソフトエラー耐性調整回路１０は、ＣＲＣ生成回路１２、ＣＲＣ検出回路１３、セレクタ１４、セレクタ１５を有する。第１のメモリ１６は、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）回路を備えていてもよい。

ＣＲＣ生成回路１２はＣＲＣ送信部とも呼ぶことができ、主データｄａｔａ１をもとに算出されたチェック用データｄａｔａ２を作成する。ＣＲＣ検出回路１３はＣＲＣ受信部とも呼ぶことができ、第１のメモリ１６あるいは第２のメモリ１７から送信された主データｄａｔａ１及びチェック用データｄａｔａ２の２つのデータを受信し、演算処理をおこなうことで、エラーを検知する。

ＣＲＣ検出回路１３は、エラーが検出された場合は、第１の制御信号Ｓｉｇ１を、そうでない場合は、第２の制御信号Ｓｉｇ２を、セレクタ１４、セレクタ１５に送信する。また、ＣＲＣ検出回路１３は、エラーが検出された場合は、第３の制御信号Ｓｉｇ３をプロセッサ１１に送信する。

セレクタ１４、セレクタ１５は、第１の制御信号Ｓｉｇ１、第２の制御信号Ｓｉｇ２によって、第１のメモリ１６または第２のメモリ１７のいずれかを選択する。ここで、第１のメモリ１６は放射線によるソフトエラーの影響が相対的に大きいメモリであり、第２のメモリ１７は放射線によるソフトエラーの影響の相対的に小さいメモリである。例えば、第１のメモリ１６はテクノロジが６５ｎｍ以下であり、第２のメモリ１７はテクノロジが２５０ｎｍ以上のメモリを用いてもよい。また、第１のメモリ１６はシリコン半導体を用いたＳＲＡＭであり、第２のメモリ１７はスピン注入メモリ（ＳＴＴ−ＭＲＡＭ）でもよい。また、第１のメモリ１６はシリコン半導体を用いたＳＲＡＭであり、第２のメモリ１７は薄膜の酸化物半導体にチャネルの形成されるトランジスタを用いたメモリでもよい。第１のメモリ１６、第２のメモリ１７は、上記に限られない。

ＣＲＣ検出回路１３は、エラーが検知されるまでは第１のメモリ１６を選択する信号（第２の制御信号Ｓｉｇ２）を、エラーが検知された後は第２のメモリ１７を選択する信号（第１の制御信号Ｓｉｇ１）をセレクタ１４及びセレクタ１５に送信する。この結果、使用されるメモリが選択される。

なお、メモリの切り替えは、ソフトエラーに起因すると考えられるデータの反転が１回検知された場合に行ってもよいが、検出回数がある値を超えた場合に行ってもよい。例えば、時間当たりの検出回数が任意に設定された値を超えたら切り替えてもよい。

データの損傷は、ソフトエラーだけに起因するものではない。データの損傷を検出する都度、メモリの切り替えをおこなうことは、結果として不必要な操作である可能性がある。したがって、例えば、第１のメモリ１６から送信されたデータの反転が検出された際には、まずは、第１のメモリのデータの誤り訂正をＥＣＣ回路等でおこなう。そして、時間当たりのエラーの数を記録する。時間当たりのエラーの数が有意な変動を示した場合には、ソフトエラーによるエラーが支配的になったと判断するようにしてもよい。

以上では、検査方法としてＣＲＣを用いるが、他の検査方法を用いることも可能であり、例えばパリティチェック方式やＥＣＣ方式を用いることも可能である。

パリティチェック方式とは、パリティビットと呼ばれる１ビットの検査用ビットを付加して、ビット列から１ビットのエラーを検出する方式である。１ビットのエラーを検出するだけなので検出回路（受信部）１２及び生成回路（送信部）１３の回路構成がよりシンプルなものとなる。その他にも、チェックサム方式、ＭＤ５ハッシュ値方式等の誤り検出技術が適用できる。

ＥＣＣ方式は、１個のエラーであれば修復ができ、２個以上でも高い確率で発見できる仕組みを取り入れた方式である。ＣＲＣはパリティチェック方式に比べ、連続したビット誤りであるバースト誤りなどを検出できるため信頼性の高い方式である。その他にも、巡回符号方式、ハミング符号方式、ターボ符号方式等の誤り訂正技術が適用できる。

なお、第１のメモリ１６、第２のメモリ１７のそれぞれは、ランダムアクセスメモリ（ＲＡＭ）などの揮発性メモリ、または、フラッシュメモリなどの不揮発性メモリ、もしくは、これらの組み合わせでも良い。また、プロセッサ１１としては、ＣＰＵやＰＬＤ、ＦＰＧＡを用いることが可能である。

以下に、図２乃至図６を用いて本実施の形態の半導体装置の動作例を説明する。

＜（１）プロセッサ１１を動作させるためのデータを第１のメモリ１６に書き込む場合（図２）＞
プロセッサ１１からのデータ（以後、主データｄａｔａ１、という）はセレクタ１４とＣＲＣ生成回路１２に送信される。ＣＲＣ生成回路１２に送信された主データｄａｔａ１を元に、ＣＲＣ生成回路１２は、ＣＲＣチェック用のデータ（以後、チェック用データｄａｔａ２、という）を生成し、セレクタ１５に送信する。

また、ＣＲＣ検出回路１３からは、第１のメモリ１６を使用するか第２のメモリ１７を使用するかを決める信号（第１の制御信号Ｓｉｇ１／第２の制御信号Ｓｉｇ２）がセレクタ１４及びセレクタ１５に送信されている。

最初は、第１のメモリ１６を使用するように設定されているので、ＣＲＣ検出回路１３からは、第１のメモリ１６を選択する信号（第２の制御信号Ｓｉｇ２）がセレクタ１４及びセレクタ１５に送信される。その結果、セレクタ１４を介して主データｄａｔａ１が第１のメモリ１６に書き込まれる。また、セレクタ１５を介してチェック用データｄａｔａ２が第１のメモリ１６に書き込まれる。

＜（２）第１のメモリ１６からデータを読み出し、プロセッサ１１にデータを送信する場合（図３）＞
第１のメモリ１６から主データｄａｔａ１及びチェック用データｄａｔａ２が読み出され、それぞれセレクタ１４、セレクタ１５に送信される。ＣＲＣ検出回路１３からは第２の制御信号Ｓｉｇ２が出力されているので、主データｄａｔａ１及びチェック用データｄａｔａ２は、それぞれ、セレクタ１４、セレクタ１５を介して、ＣＲＣ検出回路１３に送信される。ＣＲＣ検出回路１３で主データｄａｔａ１とチェック用データｄａｔａ２とで演算が実行され、主データｄａｔａ１に損傷がないと判断された場合、プロセッサ１１はそのまま主データｄａｔａ１を受信することができる。

＜（３）第１のメモリ１６から読み出したデータに損傷があった場合（図４）＞
ＣＲＣ検出回路１３で、主データｄａｔａ１またはチェック用データｄａｔａ２に損傷があったと判断された場合、ＣＲＣ検出回路１３から、プロセッサ１１が主データｄａｔａ１を読み込まないように指示する第３の制御信号Ｓｉｇ３がプロセッサ１１に送信される。

なお、第３の制御信号Ｓｉｇ３は、第２の制御信号Ｓｉｇ２が送信されている状態で、主データｄａｔａ１またはチェック用データｄａｔａ２に損傷があったと判断された場合のみ一定期間発生するように設定されるとよい。

その結果、プロセッサ１１は主データｄａｔａ１を読み込むことができなくなる。また、ＣＲＣ検出回路１３から、第２のメモリ１７を選択する信号（第１の制御信号Ｓｉｇ１）がセレクタ１４及びセレクタ１５に送信される。第１の制御信号Ｓｉｇ１は、決められた期間、あるいは、半導体装置をリセットするまで、あるいは、第１のメモリ１６に格納したデータが損傷しないと判断されるまで（詳細は実施の形態３で説明する。）保持される。その後、ＣＲＣ検出回路１３からは、第２の制御信号Ｓｉｇ２が送信される。

あるいは、第１の制御信号Ｓｉｇ１は、半導体装置の外に設けられた中性子線検出装置の信号に応じて解除されてもよい。具体的には、中性子線検出装置によって検出される中性子の量が、決められた数値を下回った場合に、ＣＲＣ検出回路１３から送信される信号を第１の制御信号Ｓｉｇ１から第２の制御信号Ｓｉｇ２に変更してもよい。

第３の制御信号Ｓｉｇ３は、第１の制御信号Ｓｉｇ１が発生した後、一定の期間が経過した後は、停止するように設定されるとよい。第３の制御信号Ｓｉｇ３が停止した後、プロセッサ１１はセレクタ１４からの信号を受け付けることができるが、この際には、第１の制御信号Ｓｉｇ１により、セレクタ１４は、第２のメモリ１７のみを選択するように設定されている。

＜（４）プロセッサ１１を動作させるためのデータを第２のメモリ１７に書き込む場合（図５）＞
主データｄａｔａ１はセレクタ１４とＣＲＣ生成回路１２に送信される。ＣＲＣ生成回路１２に送信された主データｄａｔａ１を元に、ＣＲＣ生成回路１２ではチェック用データｄａｔａ２が生成され、セレクタ１５に送信される。ＣＲＣ検出回路１３からは、第１の制御信号Ｓｉｇ１がセレクタ１４及びセレクタ１５に送信されているので、セレクタ１４を介して主データｄａｔａ１が第２のメモリ１７に、セレクタ１５を介してチェック用データｄａｔａ２が第２のメモリ１７に、それぞれ、書き込まれる。

＜（５）第２のメモリ１７からデータを読み出し、プロセッサ１１にデータを送信する場合（図６）＞
第２のメモリ１７から主データｄａｔａ１及びチェック用データｄａｔａ２が読み出され、それぞれセレクタ１４、セレクタ１５に送信される。ＣＲＣ検出回路１３からは第１の制御信号Ｓｉｇ１が出力されているので、主データｄａｔａ１及びチェック用データｄａｔａ２は、それぞれ、セレクタ１４、セレクタ１５を介して、ＣＲＣ検出回路１３に送信される。ＣＲＣ検出回路１３で主データｄａｔａ１とチェック用データｄａｔａ２とで演算が実行され、主データｄａｔａ１に損傷がないと判断された場合、プロセッサ１１はそのまま主データｄａｔａ１を受信することができる。

なお、第２のメモリ１７よりソフトエラー発生率が低いメモリがプロセッサ１１に動作的に接続可能でない場合には、ＣＲＣ検出回路１３で主データｄａｔａ１とチェック用データｄａｔａ２で演算を実行する過程は省略してもよい。仮に、第２のメモリ１７から読み込んだ主データｄａｔａ１が損傷していたとしても、他により安全なメモリがないからである。

あるいは、第２のメモリ１７よりソフトエラー発生率が低いメモリがプロセッサ１１に動作的に接続可能でない場合であっても、ＣＲＣ検出回路１３で主データｄａｔａ１とチェック用データｄａｔａ２とで演算を実行してもよい。この場合、仮に主データｄａｔａ１とチェック用データｄａｔａ２のいずれかが損傷していた場合には、第３の制御信号Ｓｉｇ３がＣＲＣ検出回路１３から出力されるため、プロセッサ１１は、（損傷している可能性のある）主データｄａｔａ１を読み込めなくなる。その結果、プロセッサ１１が損傷したデータを読み込むことによって生じる機器の誤動作を防止することができる。

（実施の形態２）
実施の形態１では、第１のメモリ１６に格納されている主データｄａｔａ１とチェック用データｄａｔａ２のいずれかが損傷している場合には、ＣＲＣ検出回路１３から第３の制御信号Ｓｉｇ３がプロセッサ１１に送信され、プロセッサ１１は、第１のメモリ１６から送信されるデータを読み込めなくなる。

この状態のまま、ＣＲＣ検出回路１３から第１の制御信号Ｓｉｇ１がセレクタ１４に送信されると、プロセッサ１１は、第１のメモリ１６に格納されているデータを利用できなくなり、破棄されることとなるが、データの損傷状況が深刻なものでなければ、早期に修復して、第２のメモリあるいは、その他のソフトエラーの影響を受けにくいメモリや記憶媒体に転送されてもよい。

例えば、第１のメモリ１６がＥＣＣ回路を備えている場合には、第３の制御信号Ｓｉｇ３に同期して第１のメモリ１６に格納されているデータの誤り訂正をおこなってもよい。この間、ＣＲＣ検出回路１３から第２の制御信号Ｓｉｇ２がセレクタ１４に送信されているが、プロセッサ１１には第３の制御信号Ｓｉｇ３が送信されているので、プロセッサ１１は、第１のメモリ１６から送信されるデータを読み込むことができなくなる。

第１のメモリ１６に格納されているデータの誤り訂正が完了した後、第３の制御信号Ｓｉｇ３の送信は停止され、プロセッサ１１は、第１のメモリ１６から送信されるデータを読み込むことができる。ここで、半導体装置は転送モードに移行し、第１のメモリ１６に格納されているデータはプロセッサ１１を経由して、半導体装置の外部のメモリあるいは記憶媒体に転送される。

このとき、第１のメモリ１６からは、主データｄａｔａ１とチェック用データｄａｔａ２がＣＲＣ検出回路１３に送信され、それらに損傷がないか検査される。損傷がなければ、そのままプロセッサ１１に転送され、プロセッサ１１は送信されたデータを読み込むことができる。

もし、損傷が検出されれば、ＣＲＣ検出回路１３から再度、第３の制御信号Ｓｉｇ３がプロセッサ１１に送信され、プロセッサ１１はデータの読み込みを停止し、転送モードは中断する。一方で、第１のメモリ１６では、格納されているデータに対して、再度、誤り訂正がおこなわれる。

２度目の誤り訂正が完了した後、転送モードが再開され、第１のメモリ１６から、プロセッサ１１とＣＲＣ検出回路１３に必要なデータが送られる。このようにして、第１のメモリ１６に格納されているデータを可能な限り、より安全なメモリあるいは記憶媒体に転送することができる。

通常、データの転送は、一定の大きさのパケットごとにおこなわれる。例えば、第１のメモリに、１２８パケットのデータが格納されていたとする。その中の１つのパケットのデータをプロセッサに転送する際に、データの損傷が検出されると、第１のメモリに格納されているデータに対して、誤り訂正がなされる。

続いて、転送モードに入る（第１の転送）。第１の転送では、第１乃至第９５パケットのデータの転送に成功する。しかし、第９６パケットのデータの転送の際にデータの損傷が検出されたとする。プロセッサ１１は第９６パケットのデータの読み込みに失敗し、転送モードは中断する。一方、第１のメモリに格納されているデータは、再度、訂正される。

訂正終了後、転送モードが再開する（第２の転送）。第２の転送では、第９６乃至第１０９パケットのデータの転送に成功するが、第１１０パケットのデータの転送の際にデータの損傷が検出されたとする。プロセッサ１１は第１１０パケットのデータの読み込みに失敗し、転送モードは中断する。一方、第１のメモリに格納されているデータは、再度、訂正される。

訂正終了後、転送モードが再開する（第３の転送）。第３の転送では、第１１０パケットのデータの転送の際に、再度、データの損傷が検出されたとする。プロセッサ１１は第１１０パケットのデータの読み込みに失敗し、転送モードは中断する。

このように、複数回、第１１０パケットのデータの転送に失敗した場合には、第１１０パケットのデータは修復不能と判断して、第１１１乃至第１２８のパケットのデータの転送に切り替える。例えば、あるパケットのデータの転送に２回連続して失敗した場合には、そのパケットのデータは修復不能と判断する。なお、１回でも転送に失敗すれば、そのパケットのデータは修復不可能と判断してもよい。

このような手順によって、修復可能なデータを可能な限り、第１のメモリ１６から取り出すことができる。転送モードが完了した後、ＣＲＣ検出回路１３は第１の制御信号Ｓｉｇ１をセレクタ１４、セレクタ１５に送信する。また、第３の制御信号Ｓｉｇ３の送信を停止する。その結果、プロセッサ１１と第２のメモリ１７が動作的に接続可能となる。第１のメモリ１６から取り出され、半導体装置の外部のメモリあるいは記憶媒体に転送されたデータは、プロセッサ１１を介して、第２のメモリ１７に格納される。

＜変形例＞
上記は、第１のメモリ１６に格納されていたデータが、半導体装置の外部のメモリあるいは記憶媒体に転送される例であるが、プロセッサ１１を介して、第２のメモリ１７に転送されてもよい。ただし、第１のメモリ１６の記憶容量が第２のメモリ１７の記憶容量より小さい場合には、第１のメモリ１６に格納されていた一部のデータは第２のメモリ１７に転送できないことがある。

この場合、転送モードでは、第１のメモリ１６からプロセッサ１１へのデータの送信と、プロセッサ１１から第２のメモリ１７へのデータの送信の操作が繰り返される。データの送信に際しては、それぞれの操作に合うように、ＣＲＣ検出回路１３から、第１の制御信号Ｓｉｇ１、第２の制御信号Ｓｉｇ２が交互にセレクタ１４、セレクタ１５に送信される。

具体的には、第１のメモリ１６からプロセッサ１１へのデータの送信の際には、第２の制御信号Ｓｉｇ２がセレクタ１４、セレクタ１５に送信される。また、プロセッサ１１から第２のメモリ１７へのデータの送信の際には、第１の制御信号Ｓｉｇ１がセレクタ１４、セレクタ１５に送信される。

第１のメモリ１６からプロセッサ１１へのデータの送信の際にデータの損傷が検出された場合には、ＣＲＣ検出回路１３が、第３の制御信号Ｓｉｇ３をプロセッサ１１に送信し、転送モードが中断される。そして、上述のように、第１のメモリ１６で、データの誤り訂正が実行され、その後、転送モードが再開する。

（実施の形態３）
本実施の形態では、実施の形態１の半導体装置において、ソフトエラーを検知して、ＣＲＣ検出回路１３から第１の制御信号Ｓｉｇ１が発生し、プロセッサ１１と第２のメモリ１７が動作的に接続可能となった状態から、放射線による影響のより小さい場所に移動した場合などに第１のメモリ１６を使用する状態に切り替えるための機能を追加した例を説明する。

図７にソフトエラー発生率の低い第２のメモリ１７からソフトエラー発生率の高い１６に切り替える場合の半導体装置のブロック図を示す。図７に示す半導体装置は、ソフトエラー耐性調整回路１０（ＣＲＣ生成回路１２、ＣＲＣ検出回路１３、セレクタ１４、セレクタ１５を有する。）、プロセッサ１１、第１のメモリ１６、第２のメモリ１７を有する。また、図７に示す半導体装置は、さらに、ダミーデータ送信回路１８を有する。

ダミーデータ送信回路１８は決まった信号を送信できるような回路であればよく、ＣＰＵのように大規模なものでなくともよい。ダミーデータ送信回路１８からはプロセッサ１１から送信されるような主データｄａｔａ１と同じビット数のダミーデータ（以下、主ダミーデータｄａｔａ３、という）と、主ダミーデータｄａｔａ３を元に算出されたＣＲＣチェック用のデータ（以下、チェック用ダミーデータｄａｔａ４、という）を第１のメモリ１６に送信することができる。

例えば、ダミーデータ送信回路１８は読み出し専用メモリ（ＲＯＭ）を有し、第１のメモリ１６の指定されたアドレスに主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４を送信する構成であればよい。

例えば、第１のメモリ１６が１０２４行であれば、その第１行に主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４を送信して書き込み、一定期間が経過後に、第２行に主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４を送信して書き込む。この操作を繰り返して、第１０２４行まで書き込んだら、一定期間経過後に、第１行の主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４を読み出す。

例えば、第１行の書き込み開始から第２行の書き込み開始までの期間を１秒とすれば、第１行に保存された第１行の主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４は、１０２４秒間、第１のメモリ１６に保持されることとなる。第１行の主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４が第１のメモリ１６に保持される期間が長いほど、それらが損傷する確率が高くなる。

主ダミーデータｄａｔａ３が損傷しているかどうかは、ＣＲＣ検出回路１３で、主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４とで演算を実行することで判別できる。

ダミーデータ送信回路１８から送信される主ダミーデータｄａｔａ３は例えば８ビットであれば００００００００や１１１１１１１１、０１０１０１０１などを用いることができる。また、主ダミーデータｄａｔａ３のビット数は、主データｄａｔａ１のものと異なってもよい。例えば、主ダミーデータｄａｔａ３のビット数を上記のように８ビットとし、主データｄａｔａ１のビット数を３２ビットとしてもよい。

主ダミーデータｄａｔａ３は、ソフトエラーに敏感に反応する値である必要がある。もし、第１のメモリ１６において、データ“０”あるいはデータ“１”のいずれかでソフトエラーが発生しやすいのであれば、主ダミーデータｄａｔａ３は、ソフトエラーがより発生しやすい値のみで構成されるデータとすることで、ソフトエラーの発生に敏感にできる。

例えば、データ“１”のほうがデータ“０”よりもソフトエラー発生率が高いのであれば、１１１１１１１１とすると、ソフトエラーがより発生しやすくなる。逆に、原理的に、いかなる条件でも、データ“０”がデータ“１”に反転することがない、というメモリでは、主ダミーデータｄａｔａ３として、００００００００は使用するべきではない。

例えば、主ダミーデータｄａｔａ３を１１１１１１１１、ＣＲＣの除数（生成多項式）として、ＣＲＣ−４−ＩＴＵで規定される、１００１１を用いるとすると、チェック用ダミーデータｄａｔａ４は４ビット数値、１１０１となる。

なお、主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４の演算に用いるＣＲＣの除数は、主データｄａｔａ１とチェック用データｄａｔａ２の演算に用いるものと異なってもよい。例えば、主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４の演算に用いるＣＲＣの除数を、上記のように１００１１とし、主データｄａｔａ１とチェック用データｄａｔａ２の演算に用いる除数を、ＣＲＣ−５−ＩＴＵで規定される、１１０１０１、としてもよい。

図８を用いて、本実施の形態の半導体装置の動作例を説明する。図８において、ＣＲＣ検出回路１３からセレクタ１４及びセレクタ１５には、第１の制御信号Ｓｉｇ１は送信されているので、第２のメモリ１７からの主データｄａｔａ１のみが、プロセッサ１１に送信される。第２のメモリ１７からは、主データｄａｔａ１とチェック用データｄａｔａ２も、ＣＲＣ検出回路１３に送信される構成となっているが、ＣＲＣ検出回路１３は、必ずしも主データｄａｔａ１とチェック用データｄａｔａ２を受け付ける必要は無い。

例えば、ＣＲＣ検出回路１３は、第１の制御信号Ｓｉｇ１を発生させている間は、主データｄａｔａ１とチェック用データｄａｔａ２を受け付けず、したがって、それらを用いた演算もおこなわないように設定されていてもよい。

一方で、ＣＲＣ検出回路１３は、第１の制御信号Ｓｉｇ１を発生させている間は、主ダミーデータｄａｔａ３とチェック用ダミーデータｄａｔａ４とを用いて演算をおこない、それらのいずれかが損傷しているか否かを判定するように設定されていてもよい。

第２のメモリ１７を使用中、第１のメモリ１６にはダミーデータ送信回路１８から主ダミーデータｄａｔａ３及びチェック用ダミーデータｄａｔａ４が常に、あるいは、決められた周期で送信されている状態とする。送信のタイミングは、ユーザーが任意に決めても良い。第１のメモリ１６に送信された主ダミーデータｄａｔａ３及びチェック用ダミーデータｄａｔａ４は、上記のように、所定の期間、第１のメモリ１６に保存され、その後、ＣＲＣ検出回路１３に送信される。

ソフトエラーがより発生しやすい環境では、第１のメモリ１６に格納されている主ダミーデータｄａｔａ３またはチェック用ダミーデータｄａｔａ４が損傷している可能性が高い。それらが損傷している場合には、ＣＲＣ検出回路１３でエラーを検知することができる。この際、ＣＲＣ検出回路１３は第１の制御信号Ｓｉｇ１をセレクタ１４、セレクタ１５に送信し続けているので、第１のメモリ１６のデータがプロセッサ１１に送信されることはない。プロセッサ１１は第２のメモリ１７からのデータのみを受け付けることができる。

ソフトエラーがより発生しにくい環境では、第１のメモリ１６に格納されている主ダミーデータｄａｔａ３またはチェック用ダミーデータｄａｔａ４が損傷している可能性が低下する。主ダミーデータｄａｔａ３及びチェック用ダミーデータｄａｔａ４が損傷していない場合、ＣＲＣ検出回路１３でエラーは検知されない。

この状況が、１回、もしくは、決められた回数、あるいは決められた時間において達成された場合には、ＣＲＣ検出回路１３から第１のメモリ１６を選択する信号（第２の制御信号Ｓｉｇ２）がセレクタ１４及び１５に送信されるように設定されるとよい。例えば、時間当たりのソフトエラーの検出回数が任意に設定された値を下回った場合に第２の制御信号Ｓｉｇ２が送信されるように設定されてもよい。その結果、第１のメモリ１６のデータをプロセッサ１１に送信することができる。

＜変形例１＞
上記で説明した方法では、ＣＲＣ検出回路１３では、主データｄａｔａ１及びチェック用データｄａｔａ２との演算と、主ダミーデータｄａｔａ３及びチェック用ダミーデータｄａｔａ４との演算がおこなわれる。主データｄａｔａ１及びチェック用データｄａｔａ２との演算では、主データｄａｔａ１は特定の値ではなく、したがって、チェック用データｄａｔａ２も特定の値ではない。

一方、主ダミーデータｄａｔａ３及びチェック用ダミーデータｄａｔａ４との演算では、主ダミーデータｄａｔａ３は特定の値（上記の例では、１１１１１１１１）とすることが可能であり、したがって、チェック用ダミーデータｄａｔａ４も特定の値（上記の例では、１０００）とできる。

上記の例では、チェック用ダミーデータｄａｔａ４も、第１のメモリに保存されたが、必ずしもその必要はなく、例えば、図９に示すように、ダミーデータ送信回路１８から、チェック用ダミーデータｄａｔａ４が直接、ＣＲＣ検出回路１３に送信されてもよい。あるいは、チェック用ダミーデータｄａｔａ４自体がＣＲＣ検出回路１３に格納されていてもよい。

＜変形例２＞
上記の説明のとおり、主ダミーデータは特定の値とすることが可能であるので、いわゆる演算処理をおこなう必要は無い。例えば、第１のメモリ１６のメモリビットすべてにデータ“１”を記憶させ、これを一定時間保持させたのち、読み出して、反転している（すなわち、データ“０”となっている）か、どうかを判定してもよい。この操作は、ＣＲＣ検出回路１３でおこなってもよいし、他の回路でおこなってもよい。データの反転が十分に低いと判断された場合は、ＣＲＣ検出回路１３から、セレクタ１４とセレクタ１５に第２の制御信号Ｓｉｇ２が送信されるように設定されていてもよい。

（実施の形態４）
図１０は実施の形態１乃至実施の形態３の半導体装置を用いた電子機器の一例の構成要素を示すブロック図である。電子機器としては、ラップトップコンピュータ、ノートブックコンピュータ、タブレットコンピュータなどの携帯型のコンピュータ、あるいは、デジタルメディアプレーヤ、携帯電話、スマートフォンなどのハンドヘルド電子機器などの形態をとることができる。図１０に示す電子機器２０におけるソフトエラー耐性調整回路１０、プロセッサ１１、第１のメモリ１６、第２のメモリ１７は、実施の形態１乃至実施の形態３で説明したものに、それぞれ、対応する。

電子機器２０は、種々の内部構成要素及び外部構成要素を含むことができる。本実施の形態において、電子機器２０は、ソフトエラー耐性調整回路１０、プロセッサ１１、第１のメモリ１６、第２のメモリ１７、入出力ポート２１、入力部２２、ネットワーク装置２３、ディスプレイ２４、電源２５、不揮発性記憶装置２６、撮影装置２７などを含むことができる。なお、プロセッサ１１としては、ＣＰＵや、ＣＰＵと画像プロセッサやビデオプロセッサを含むマルチプロセッサを適用することができる。

プロセッサ１１は電子機器２０の全般的な動作を制御することができる。入出力ポート２１は、電源、音声出力装置（例えば、ヘッドセット又はヘッドホン）、あるいはハンドヘルド装置及び／又はプリンタ、プロジェクタ、外部ディスプレイ、などの他の外部装置に接続するように構成されたポートを含むことができる。

入力部２２は、ユーザー入力又はフィードバックをプロセッサ１１に提供することができる。例として、入力部２２は、マイクロホン、キーボード、マウス及びタッチパッド、タッチセンサなど、又はそれらの組み合わせを含み得る。入力部２２としてタッチセンサを用いた場合は、タッチセンサとディスプレイ２４は一体化して設けられてもよい。プロセッサ１１は入力装置を介して受信した入力信号を処理することができる。ディスプレイ２４としては、アクティブマトリクス型の表示装置、例えば、有機ＥＬ表示装置、液晶表示装置、を用いても良い。

プロセッサ１１によって処理される命令又はデータは、第１のメモリ１６（または第２のメモリ１７）に記憶することができる。第１のメモリ１６および第２のメモリ１７は基本入出力システム（ＢＩＯＳ）、オペレーティングシステム、種々のプログラム、アプリケーション、あるいはユーザインターフェース機能及びプロセッサ機能などを含む電子機器２０で実行される任意の他のルーチンなど、電子機器２０に対するファームウェアを記憶することができる。更に、第１のメモリ１６および第２のメモリ１７は、電子機器２０の動作中のバッファリング又はキャッシュするために使用することもできる。

第１のメモリ１６および第２のメモリ１７に加えて電子機器はフラッシュメモリやハードディスクのような不揮発性記憶装置２６を含むことができる。

また、電子機器２０は、ネットワーク装置２３を含む。ネットワーク装置２３は、Ｗｉ−Ｆｉ装置、無線周波数装置、Ｂｌｕｅｔｏｏｔｈ（登録商標）装置、セルラー通信装置などとすることができる。

電源２５は、リチウムイオン電池などの１つ以上のバッテリ、または交流電源、もしくは、これらの組み合わせたものでも良い。

以上述べたように、本実施の形態によれば、放射線等によるソフトエラー発生を監視する回路によりソフトエラーが起きやすいメモリと起きにくいメモリを選択的に使用する手段を設けることで、環境や環境の変化に対して自律的に調整することで放射線等のソフトエラー要因の影響によるシステム停止を防ぎ、システムの稼働安定性及び信頼性を向上することができる。

（実施の形態５）
実施の形態４のディスプレイ２４として、自発光型の表示素子と、反射型の表示素子を組み合わせたハイブリッド型の表示装置を使う例を示す。

本実施の形態の表示装置は、反射型の表示素子を有する第１の画素が設けられた第１の表示パネルと、発光素子を有する第２の画素が設けられた第２の表示パネルとが、接着層を介して貼り合わされた構成を有する。本実施の形態では反射型の表示素子として液晶素子を使うが電気泳動表示素子などでも良い。反射型の表示素子は、反射光の光量を制御することにより階調を表現することができる。発光素子は、発する光の光量を制御することにより階調を表現することができる。

表示装置は、例えば反射光のみを利用して表示を行うこと、発光素子からの光のみを利用して表示を行うこと、および、反射光と発光素子からの光の両方を利用して表示を行うことができる。

第１の表示パネルは視認側に設けられ、第２の表示パネルは視認側とは反対側に設けられる。第１の表示パネルは、最も接着層側に位置する第１の樹脂層を有する。また第２の表示パネルは、最も接着層側に位置する第２の樹脂層を有する。

また、第１の表示パネルの表示面側に第３の樹脂層を設け、第２の表示パネルの裏面側（表示面側とは反対側）に第４の樹脂層を設けることが好ましい。これにより、表示装置を極めて軽くすることが可能で、また表示装置を割れにくくすることが可能となる。

第１の樹脂層乃至第４の樹脂層（以下、まとめて樹脂層とも表記する）は、極めて薄いことを特徴とする。より具体的には、それぞれ厚さが０．１μｍ以上３μｍ以下とすることが好ましい。そのため、２つの表示パネルを積層した構成であっても、厚さを薄くすることができる。また、第２の画素の発光素子が発する光の経路上に位置する樹脂層による光の吸収が抑制され、より高い効率で光を取り出すことができ、消費電力を小さくすることができる。

樹脂層は、例えば以下のように形成することができる。すなわち、支持基板上に低粘度の熱硬化性の樹脂材料を塗布し、熱処理により硬化させて樹脂層を形成する。そして樹脂層上に、構造物を形成する。その後、樹脂層と、支持基板との間で剥離を行うことにより、樹脂層の一方の面を露出させる。

支持基板と樹脂層とを剥離する際、これらの密着性を低下させる方法として、レーザ光を照射することが挙げられる。例えば、レーザ光に線状のレーザを用い、これを走査することにより、レーザ光を照射してもよい。これにより、支持基板の面積を大きくした際の工程時間を短縮することができる。レーザ光としては、波長３０８ｎｍのエキシマレーザを好適に用いることができる。密着性を低下させる方法はレーザ光に限らず、熱処理など別の手段を用いても良い。

樹脂層に用いることのできる材料としては、代表的には熱硬化性のポリイミドが挙げられる。特に感光性のポリイミドを用いることが好ましい。感光性のポリイミドは、表示パネルの平坦化膜等に好適に用いられる材料であるため、形成装置や材料を共有することができる。そのため本発明の一態様の構成を実現するために新たな装置や材料を必要としない。

また、樹脂層に感光性の樹脂材料を用いることにより、露光および現像処理を施すことで、樹脂層を加工することが可能となる。例えば、開口部を形成することや、不要な部分を除去することができる。さらに露光方法や露光条件を最適化することで、表面に凹凸形状を形成することも可能となる。例えばハーフトーンマスクやグレートーンマスクを用いた露光技術や、多重露光技術などを用いればよい。

なお、非感光性の樹脂材料を用いてもよい。このとき、樹脂層上にレジストマスクやハードマスクを形成して開口部や凹凸形状を形成する方法を用いることもできる。

またこのとき、発光素子からの光の経路上に位置する樹脂層を、部分的に除去することが好ましい。すなわち、第１の樹脂層および第２の樹脂層に、発光素子と重なる開口部を設ける。これにより、発光素子からの光の一部が樹脂層に吸収されることに伴う色再現性の低下や、光取り出し効率の低下を抑制することができる。

または、樹脂層の発光素子からの光の経路上に位置する部分が、他の部分よりも薄くなるように、樹脂層に凹部が形成された構成としてもよい。すなわち、樹脂層は厚さの異なる２つの部分を有し、厚さの薄い部分が発光素子と重なる構成とすることもできる。この構成としても、樹脂層による発光素子からの光の吸収を低減できる。

また、第１の表示パネルが第３の樹脂層を有する場合、上記と同様に発光素子と重なる開口部を設けることが好ましい。これにより、さらに色再現性や光取り出し効率を向上させることができる。

また、第１の表示パネルが第３の樹脂層を有する場合、反射型の液晶素子における光の経路上に位置する第３の樹脂層の一部を除去することが好ましい。すなわち、第３の樹脂層に、反射型の液晶素子と重なる開口部を設ける。これにより、反射型の液晶素子の反射率を向上させることができる。

樹脂層に開口部を形成する場合、支持基板上に光吸収層を形成し、当該光吸収層上に開口部を有する樹脂層を形成し、さらに開口部を覆う透光性の層を形成する。光吸収層は、光を吸収して加熱されることで、水素または酸素などのガスを放出する層である。したがって、支持基板側から光を照射し、光吸収層からガスを放出させることで、光吸収層と支持基板の界面、または光吸収層と透光性の層との間の密着性が低下し、剥離を生じさせることができる。または、光吸収層自体が破断して、剥離させることができる。

または、以下の方法を用いることもできる。すなわち、樹脂層の開口部となる部分を、部分的に薄く形成し、上述した方法により支持基板と樹脂層とを剥離する。そして樹脂層の剥離した表面にプラズマ処理等を行うことで、樹脂層を薄膜化すると、樹脂層の薄い部分に開口を形成することができる。

また、第１の画素および第２の画素は、それぞれトランジスタを有することが好ましい。さらに、当該トランジスタのチャネルを形成する半導体として、酸化物半導体を用いることが好ましい。酸化物半導体はトランジスタの作製工程にかかる最高温度を低温化（例えば４００℃以下、好ましくは３５０℃以下）しても、高いオン電流を実現でき、また高い信頼性を確保することができる。また、酸化物半導体を用いることで、トランジスタの被形成面側に位置する樹脂層に用いる材料として、高い耐熱性が要求されないため、材料の選択の幅を広げることができる。例えば、平坦化膜として用いる樹脂材料と兼ねることもできる。

ここで、例えば低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ））を用いた場合では、高い電界効果移動度が得られるものの、レーザ結晶化工程、結晶化の前処理のベーク工程、不純物の活性化のためのベーク工程などが必要であり、トランジスタの作製工程にかかる最高温度が上記酸化物半導体を用いた場合よりも高い（例えば５００℃以上、または５５０℃以上、または６００℃以上）。そのため、トランジスタの被形成面側に位置する樹脂層には高い耐熱性が必要となる。さらに、レーザ結晶化工程において、当該樹脂層にもレーザが照射されるため、当該樹脂層は比較的厚く形成する必要がある（例えば１０μｍ以上、または２０μｍ以上）。

一方、酸化物半導体を用いた場合では、耐熱性の高い特殊な材料が不要で、かつ厚く形成する必要があるため、表示パネル全体に対する当該樹脂層にかかるコストの割合を小さくできる。

また、酸化物半導体は、バンドギャップが広く（例えば２．５ｅＶ以上、または３．０ｅＶ以上）、光を透過する性質を有する。そのため、支持基板と樹脂層の剥離工程において、レーザ光が酸化物半導体に照射されても吸収しにくいため、その電気的特性への影響を抑制できる。したがって、上述のように樹脂層を薄く形成することが可能となる。

本発明の一態様は、感光性のポリイミドに代表される低粘度な感光性樹脂材料を用いて薄く形成した樹脂層と、低温であっても電気特性に優れたトランジスタを実現できる酸化物半導体と、を組み合わせることにより、極めて生産性に優れた表示装置を実現できる。

続いて、画素の構成について説明する。第１の画素および第２の画素は、それぞれマトリクス状に複数配置され、表示部を構成する。また、表示装置は、第１の画素を駆動する第１の駆動部と、第２の画素を駆動する第２の駆動部を有することが好ましい。第１の駆動部は第１の表示パネルに設けられ、第２の駆動部は第２の表示パネルに設けられていることが好ましい。

また、第１の画素と第２の画素は、同じ周期で表示領域内に配置されていることが好ましい。さらに、第１の画素および第２の画素は表示装置の表示領域に混在して配置されていることが好ましい。これにより、後述するように複数の第１の画素のみで表示された画像と、複数の第２の画素のみで表示された画像、および複数の第１の画素および複数の第２の画素の両方で表示された画像のそれぞれは、同じ表示領域に表示することができる。

続いて、第１の表示パネルおよび第２の表示パネルに用いることのできるトランジスタについて説明する。第１の表示パネルの第１の画素に設けられるトランジスタと、第２の表示パネルの第２の画素に設けられるトランジスタとは、同じ構成のトランジスタであってもよいし、それぞれ異なるトランジスタであってもよい。

トランジスタの構成としては、例えばボトムゲート構造のトランジスタが挙げられる。ボトムゲート構造のトランジスタは、半導体層よりも下側にゲート電極を有する。また、例えばソース電極およびドレイン電極が、半導体層の上面および側端部に接して設けられていることを特徴とする。

また、トランジスタの他の構成としては、例えばトップゲート構造のトランジスタが挙げられる。トップゲート構造のトランジスタは、半導体層よりも上側にゲート電極を有する。また、例えば第１のソース電極および第１のドレイン電極が、半導体層の上面の一部および側端部を覆う絶縁層上に設けられ、かつ当該絶縁層に設けられた開口を介して半導体層と電気的に接続されることを特徴とする。

また、トランジスタとして、半導体層を挟んで対向して設けられる第１のゲート電極および第２のゲート電極を有していることが好ましい。

以下では、本発明の一態様の表示装置のより具体的な例について、図面を参照して説明する。

［構成例１］
図１１に、ディスプレイ２４の断面概略図を示す。ディスプレイ２４は、表示パネル１００と表示パネル２００とが接着層５０によって貼り合わされた構成を有する。また、ディスプレイ２４は、裏側（視認側とは反対側）に基板６１１と、表側（視認側）に基板６１２と、を有する。

表示パネル１００は、樹脂層１０１と樹脂層１０２との間に、トランジスタ１１０と、発光素子１２０と、を有する。表示パネル２００は、樹脂層２０１と樹脂層２０２との間にトランジスタ２１０と、液晶素子２２０と、を有する。樹脂層１０１は、接着層５１を介して基板６１１と貼り合わされている。また樹脂層２０２は、接着層５２を介して基板６１２と貼り合わされている。

また、樹脂層１０２、樹脂層２０１、および樹脂層２０２は、それぞれ開口部が設けられている。図１１に示す領域８１は、発光素子１２０と重なる領域であって、かつ樹脂層１０２の開口部、樹脂層２０１の開口部、および樹脂層２０２の開口部と重なる領域である。

〔表示パネル１００〕
樹脂層１０１には、トランジスタ１１０、発光素子１２０、絶縁層１３１、絶縁層１３２、絶縁層１３３、絶縁層１３４、絶縁層１３５等が設けられている。また、樹脂層１０２には、遮光層１５３、および着色層１５２等が設けられている。樹脂層１０１と樹脂層１０２とは、接着層１５１により接着されている。

トランジスタ１１０は、絶縁層１３１上に設けられ、ゲート電極として機能する導電層１１１と、ゲート絶縁層として機能する絶縁層１３２の一部と、半導体層１１２と、ソース電極またはドレイン電極の一方として機能する導電層１１３ａと、ソース電極またはドレイン電極の他方として機能する導電層１１３ｂと、を有する。

半導体層１１２は、酸化物半導体を含むことが好ましい。

絶縁層１３３および絶縁層１３４は、トランジスタ１１０を覆って設けられている。絶縁層１３４は、平坦化層として機能する。

発光素子１２０は、導電層１２１と、ＥＬ層１２２と、導電層１２３と、が積層された構成を有する。導電層１２１は可視光を反射する機能を有し、導電層１２３は、可視光を透過する機能を有する。したがって、発光素子１２０は、被形成面側とは反対側に光を射出する上面射出型（トップエミッション型ともいう）の発光素子である。

導電層１２１は、絶縁層１３４および絶縁層１３３に設けられた開口を介して導電層１１３ｂと電気的に接続されている。絶縁層１３５は、導電層１２１の端部を覆い、かつ導電層１２１の上面が露出するように開口が設けられている。ＥＬ層１２２および導電層１２３は、絶縁層１３５および導電層１２１の露出した部分を覆って、順に設けられている。

樹脂層１０２の樹脂層１０１側には、絶縁層１４１が設けられている。また絶縁層１４１の樹脂層１０１側には、遮光層１５３と、着色層１５２とが設けられている。着色層１５２は、発光素子１２０と重なる領域に設けられている。遮光層１５３は、発光素子１２０と重なる部分に開口を有する。

絶縁層１４１は、樹脂層１０２の開口部を覆って設けられている。また絶縁層１４１の樹脂層１０２の開口部と重なる部分は、接着層５０と接している。

〔表示パネル２００〕
樹脂層２０１には、トランジスタ２１０、導電層２２１、配向膜２２４ａ、絶縁層２３１、絶縁層２３２、絶縁層２３３、絶縁層２３４等が設けられている。また、樹脂層２０２には、絶縁層２０４、導電層２２３、配向膜２２４ｂ等が設けられている。また配向膜２２４ａと配向膜２２４ｂとの間に液晶２２２が挟持されている。樹脂層２０１と樹脂層２０２とは、図示しない領域で接着層により接着されている。

トランジスタ２１０は、絶縁層２３１上に設けられ、ゲート電極として機能する導電層２１１と、ゲート絶縁層として機能する絶縁層２３２の一部と、半導体層２１２と、ソース電極またはドレイン電極の一方として機能する導電層２１３ａと、ソース電極またはドレイン電極の他方として機能する導電層２１３ｂと、を有する。

半導体層２１２は、酸化物半導体を含むことが好ましい。

絶縁層２３３および絶縁層２３４は、トランジスタ２１０を覆って設けられている。絶縁層２３４は、平坦化層として機能する。

液晶素子２２０は、導電層２２１と、導電層２２３と、これらの間に位置する液晶２２２と、により構成されている。導電層２２１は可視光を反射する機能を有し、導電層２２３は、可視光を透過する機能を有する。したがって、液晶素子２２０は反射型の液晶素子である。

導電層２２１は、絶縁層２３４および絶縁層２３３に設けられた開口を介して導電層２１３ｂと電気的に接続されている。配向膜２２４ａは、導電層２２１および絶縁層２３４の表面を覆って設けられている。

樹脂層２０２の樹脂層２０１側には、導電層２２３と配向膜２２４ｂとが積層されて設けられている。なお、樹脂層２０２と導電層２２３との間に絶縁層２０４が設けられている。また、液晶素子２２０の反射光を着色するための着色層を設けてもよい。

絶縁層２３１は、樹脂層２０１の開口部を覆って設けられている。また、絶縁層２３１の樹脂層２０２の開口部と重なる部分は、接着層５０と接して設けられている。また、絶縁層２０４は、樹脂層２０２の開口部を覆って設けられている。また、絶縁層２０４の樹脂層２０２の開口部と重なる部分は、接着層５２と接して設けられている。

〔ディスプレイ２４〕
ディスプレイ２４は、上面から見たときに、発光素子１２０が、反射型の液晶素子２２０と重ならない部分を有する。これにより、図１１に示すように、発光素子１２０からは、着色層１５２によって着色された発光６２１が、視認側に射出される。また、液晶素子２２０では、導電層２２１により外光が反射された反射光６２２が液晶２２２を介して射出される。

発光素子１２０から射出された発光６２１は、樹脂層１０２の開口部、樹脂層２０１の開口部、および樹脂層２０２の開口部を通って視認側に射出される。したがって、樹脂層１０２、樹脂層２０１、および樹脂層２０２が可視光の一部を吸収する場合であっても、発光６２１の光路上にこれら樹脂層が存在しないため、光取り出し効率や、色再現性を高いものとすることができる。

なお、基板６１２が偏光板、または円偏光板として機能する。または、基板６１２よりも外側に、偏光板または円偏光板を設けてもよい。

ここでは、表示パネル２００が着色層を有さず、カラー表示を行わない構成としているが、樹脂層２０２側に着色層を設け、カラー表示可能な構成としてもよい。

以上が構成例についての説明である。

［作製方法例］
以下では、図１１で例示したディスプレイ２４の作製方法の例について、図面を参照して説明する。

なお、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法を使ってもよい。

また、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット法、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール（設備）により形成することができる。

また、表示装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。または、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。フォトリソグラフィ法としては、加工したい薄膜上に感光性のレジスト材料を塗布し、これをフォトマスク用いて露光した後、現像することによりレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、がある。

フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、光や電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。

薄膜のエッチングには、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができる。

〔樹脂層の形成〕
まず、支持基板６１を準備する。支持基板６１としては、搬送が容易となる程度に剛性を有する材料であり、かつ作製工程にかかる温度に対して耐熱性を有する材料を用いることができる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂、半導体、金属または合金などの材料を用いることができる。ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等を用いることができる。

続いて、支持基板６１上に、樹脂層１０１を形成する（図１２（Ａ））。

まず、樹脂層１０１となる材料を支持基板６１上に塗布する。塗布は、スピンコート法を用いると大型の基板に均一に薄い樹脂層１０１を形成できるため好ましい。

他の塗布方法として、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法を用いてもよい。

当該材料は、熱により重合が進行する熱硬化性（熱重合性ともいう）を発現する重合性モノマーを有する。さらに、当該材料は、感光性を有することが好ましい。また当該材料は、粘度を調整するための溶媒が含まれていることが好ましい。

当該材料には、重合後にポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂となる、重合性モノマーを含むことが好ましい。すなわち、形成された樹脂層１０１は、これら樹脂材料を含む。特に当該材料に、イミド結合を有する重合性モノマーを用いることで、ポリイミド樹脂に代表される樹脂を樹脂層１０１に用いると、耐熱性や耐候性を向上させることができるため好ましい。

塗布に用いる当該材料の粘度は、５ｃＰ以上５００ｃＰ未満、好ましくは粘度が５ｃＰ以上１００ｃＰ未満、より好ましくは粘度が１０ｃＰ以上５０ｃＰ以下であることが好ましい。材料の粘度が低いほど、塗布が容易となる。また、材料の粘度が低いほど、気泡の混入を抑制でき、良質な膜を形成できる。また材料の粘度が低いほど、薄く均一に塗布することが可能なため、より薄い樹脂層１０１を形成することができる。

続いて、支持基板６１を加熱し、塗布した材料を重合させることで樹脂層１０１を形成する。このとき、加熱により材料中の溶媒は除去される。また加熱は、後のトランジスタ１１０の作製工程にかかる最高温度よりも高い温度で加熱することが好ましい。例えば３００℃以上６００℃以下、好ましくは３５０℃以上５５０℃以下、より好ましくは４００℃以上５００℃以下、代表的には４５０℃で加熱することが好ましい。樹脂層１０１の形成時に、表面が露出した状態でこのような温度で加熱することにより、樹脂層１０１から脱離しうるガスを除去することができるため、トランジスタ１１０の作製工程中にガスが脱離することを抑制できる。

樹脂層１０１の厚さは、０．０１μｍ以上１０μｍ未満であることが好ましく、０．１μｍ以上３μｍ以下であることがより好ましく、０．５μｍ以上１μｍ以下であることがさらに好ましい。低粘度の溶液を用いることで、樹脂層１０１を薄く均一に形成することが容易となる。

また、樹脂層１０１の熱膨張係数は、０．１ｐｐｍ／℃以上２０ｐｐｍ／℃以下であることが好ましく、０．１ｐｐｍ／℃以上１０ｐｐｍ／℃以下であることがより好ましい。樹脂層１０１の熱膨張係数が低いほど、加熱による膨張または収縮に伴う応力により、トランジスタ等が破損することを抑制できる。

また、トランジスタ１１０の半導体層１１２に酸化物半導体膜を用いる場合には、低温で形成できるため、樹脂層１０１に高い耐熱性が要求されない。樹脂層１０１等の耐熱性は、例えば加熱による重量減少率、具体的には５％重量減少温度等により評価できる。樹脂層１０１等の５％重量減少温度は、４５０℃以下、好ましくは４００℃以下、より好ましくは４００℃未満、さらに好ましくは３５０℃未満とすることができる。また、トランジスタ１１０等の形成工程にかかる最高温度を、３５０℃以下とすることが好ましい。

ここで、樹脂層１０１に感光性の材料を用いた場合、フォトリソグラフィ法により、一部を除去することが可能となる。具体的には、材料を塗布した後に溶媒を除去するための熱処理（プリベーク処理ともいう）を行い、その後露光を行う。続いて、現像処理を施すことで、不要な部分を除去することができる。また、その後に熱処理（ポストベーク処理ともいう）を行うことが好ましい。２回目の熱処理を、上記で示した温度で行えばよい。

上記方法で樹脂層１０１に開口部を設けることにより、以下のような構成を実現できる。例えば、開口部を覆うように導電層を配置することで、後述する剥離工程後に、裏面側に一部が露出した電極（裏面電極、貫通電極とも言う）を形成することができる。当該電極は、外部接続端子として用いることもできる。また、例えば２つの表示パネルを貼り合せるためのマーカー部に樹脂層１０１を設けない構成とすることで、位置合わせ精度を高めることができる。

〔絶縁層１３１の形成〕
続いて、樹脂層１０１上に絶縁層１３１を形成する（図１２（Ｂ））。

絶縁層１３１は、樹脂層１０１に含まれる不純物が、後に形成するトランジスタや発光素子に拡散することを防ぐバリア層として用いることができる。そのためバリア性の高い材料を用いることが好ましい。

絶縁層１３１としては、例えば窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などの無機絶縁材料を用いることができる。また、上述の２以上の絶縁膜を積層して用いてもよい。特に、樹脂層１０１側から窒化シリコン膜と酸化シリコン膜の積層膜を用いることが好ましい。

また、樹脂層１０１の表面に凹凸がある場合、絶縁層１３１は当該凹凸を被覆することが好ましい。また、絶縁層１３１が当該凹凸を平坦化する平坦化層としての機能を有していてもよい。例えば、絶縁層１３１として、有機絶縁材料と無機絶縁材料を積層して用いることが好ましい。有機絶縁材料としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等の有機樹脂を用いることができる。

絶縁層１３１は、例えば室温以上４００℃以下、好ましくは１００℃以上３５０℃以下、より好ましくは１５０℃以上３００℃以下の温度で形成することが好ましい。

〔トランジスタの形成〕
続いて、図１２（Ｃ）に示すように、絶縁層１３１上にトランジスタ１１０を形成する。ここではトランジスタ１１０の一例として、ボトムゲート構造のトランジスタを作製する場合の例を示している。

絶縁層１３１上に導電層１１１を形成する。導電層１１１は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。

続いて、絶縁層１３２を形成する。絶縁層１３２は、絶縁層１３１に用いることのできる無機絶縁膜を援用できる。

続いて、半導体層１１２を形成する。半導体層１１２は、半導体膜を成膜した後、レジストマスクを形成し、当該半導体膜をエッチングした後にレジストマスクを除去することにより形成できる。

半導体膜は、成膜時の基板温度を室温以上３００℃以下、好ましくは室温以上２２０℃以下、より好ましくは、室温以上２００℃以下、さらに好ましくは室温以上１７０℃以下の温度で形成する。ここで成膜時の基板温度が室温であるとは、基板を意図的に加熱しないことを指す。このとき、成膜時に基板が受けるエネルギーにより、室温よりも高い温度になる場合も含む。また、室温とは例えば１０℃以上３０℃以下の温度範囲を指し、代表的には２５℃とする。

半導体膜としては、酸化物半導体を用いることが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、かつキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

また、酸化物半導体として、バンドギャップが２．５ｅＶ以上、好ましくは２．８ｅＶ以上、より好ましくはバンドギャップが３．０ｅＶ以上の材料を用いることが好ましい。このような酸化物半導体を用いることにより、後述する剥離工程におけるレーザ光等の光の照射において、当該光が半導体膜を透過するため、トランジスタの電気特性への悪影響が生じにくくなる。

特に、本発明の一態様に用いる半導体膜は、不活性ガス（例えばＡｒ）および酸素ガスのいずれか一方または両方を含む雰囲気下にて基板を加熱した状態で、スパッタリング法によって成膜することが好ましい。

成膜時の基板温度は室温以上２００℃以下、好ましくは室温以上１７０℃以下の温度とすることが好ましい。基板の温度を高めることにより、配向性を有する結晶部がより多く形成され、電気的な安定性に優れた半導体膜を形成できる。このような半導体膜を用いることで、電気的な安定性に優れたトランジスタを実現できる。また、基板温度を低くする、または意図的に加熱しない状態で成膜することで、配向性を有する結晶部の割合が小さく、キャリア移動度の高い半導体膜を形成できる。このような半導体膜を用いることで、高い電界効果移動度を示すトランジスタを実現できる。

また、成膜時の酸素の流量比（酸素分圧）を、０％以上１００％未満、好ましくは０％以上５０％以下、より好ましくは０％以上３３％以下、さらに好ましくは０％以上１５％以下とすることが好ましい。酸素流量を低減することにより、キャリア移動度の高い半導体膜を形成でき、より高い電界効果移動度を示すトランジスタを実現できる。

成膜時の基板温度と、成膜時の酸素流量を上述の範囲とすることで、配向性を有する結晶部と、配向性を有さない結晶部とが混在した半導体膜を得ることができる。また、基板温度と酸素流量を上述の範囲内で最適化することにより、配向性を有する結晶部と配向性を有さない結晶部の存在割合を制御することが可能となる。

半導体膜の成膜に用いることの可能な酸化物ターゲットとしては、Ｉｎ−Ｇａ−Ｚｎ系酸化物に限られず、例えば、Ｉｎ−Ｍ−Ｚｎ系酸化物（Ｍは、Ａｌ、Ｙ、またはＳｎ）を適用することができる。

また、複数の結晶粒を有する多結晶酸化物を含むスパッタリングターゲットを用いて、結晶部を含む半導体膜を成膜すると、多結晶酸化物を含まないスパッタリングターゲットを用いた場合に比べて、結晶性を有する半導体膜が得られやすい。

特に、膜の厚さ方向（膜面方向、膜の被形成面、または膜の表面に垂直な方向ともいう）に配向性を有する結晶部と、このような配向性を有さずに無秩序に配向する結晶部が混在した半導体膜を適用したトランジスタは、電気特性の安定性を高くできる、チャネル長を微細にすることが容易となる、などの特徴がある。一方、配向性を有さない結晶部のみで構成される半導体膜を適用したトランジスタは、電界効果移動度を高めることができる。なお、後述するように、酸化物半導体中の酸素欠損を低減することにより、高い電界効果移動度と高い電気特性の安定性を両立したトランジスタを実現することができる。

このように、酸化物半導体膜を用いることで、ＬＴＰＳで必要であった高い温度での加熱処理や、レーザ結晶化処理が不要であり、極めて低温で半導体層１１２を形成できる。そのため、樹脂層１０１を薄く形成することが可能となる。

続いて、導電層１１３ａおよび導電層１１３ｂを形成する。導電層１１３ａおよび導電層１１３ｂは、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。

なお、導電層１１３ａおよび導電層１１３ｂの加工の際に、レジストマスクに覆われていない半導体層１１２の一部がエッチングにより薄膜化する場合がある。半導体層１１２として配向性を有する結晶部を含む酸化物半導体膜を用いると、この薄膜化を抑制できるため好ましい。

以上のようにして、トランジスタ１１０を作製できる。トランジスタ１１０は、チャネルが形成される半導体層１１２に、酸化物半導体を含むトランジスタである。またトランジスタ１１０において、導電層１１１の一部はゲートとして機能し、絶縁層１３２の一部はゲート絶縁層として機能し、導電層１１３ａおよび導電層１１３ｂは、それぞれソースまたはドレインのいずれか一方として機能する。

〔絶縁層１３３の形成〕
続いて、トランジスタ１１０を覆う絶縁層１３３を形成する。絶縁層１３３は、絶縁層１３２と同様の方法により形成することができる。

絶縁層１３３は例えば室温以上４００℃以下、好ましくは１００℃以上３５０℃以下、より好ましくは１５０℃以上３００℃以下の温度で形成することが好ましい。温度が高いほど緻密でバリア性の高い絶縁膜とすることができる。

また、絶縁層１３３として、酸素を含む雰囲気下で上述のような低温で成膜した酸化シリコン膜や酸化窒化シリコン膜等の酸化物絶縁膜を用いることが好ましい。また当該酸化シリコン膜や酸化窒化シリコン膜上に窒化シリコン膜などの酸素を拡散、透過しにくい絶縁膜を積層して形成することが好ましい。酸素を含む雰囲気下で低温で形成した酸化物絶縁膜は、加熱により多くの酸素を放出しやすい絶縁膜とすることができる。このような酸素を放出する酸化物絶縁膜と、酸素を拡散、透過しにくい絶縁膜を積層した状態で、加熱処理を行うことにより、半導体層１１２に酸素を供給することができる。その結果、半導体層１１２中の酸素欠損、および半導体層１１２と絶縁層１３３の界面の欠陥を修復し、欠陥準位を低減することができる。これにより、極めて信頼性の高い半導体装置を実現できる。

以上の工程により、可撓性を有する樹脂層１０１上にトランジスタ１１０と、これを覆う絶縁層１３３を形成することができる。なお、この段階において、後述する方法を用いて樹脂層１０１と支持基板６１とを分離することで、表示素子を有さないフレキシブルデバイスを作製することもできる。例えば、トランジスタ１１０や、トランジスタ１１０に加えて容量素子、抵抗素子、および配線などを形成することで、半導体回路を有するフレキシブルデバイスを作製することができる。

〔絶縁層１３４の形成〕
続いて、絶縁層１３３上に絶縁層１３４を形成する。絶縁層１３４は、後に形成する表示素子の被形成面を有する層であるため、平坦化層として機能する層であることが好ましい。絶縁層１３４は、絶縁層１３１に用いることのできる有機絶縁膜または無機絶縁膜を援用できる。

絶縁層１３４は、樹脂層１０１と同様に、感光性および熱硬化性を有する樹脂材料を用いることが好ましい。特に、絶縁層１３４と樹脂層１０１とに、同じ材料を用いることが好ましい。これにより、絶縁層１３４と樹脂層１０１の材料や、これらを形成するための装置を共通化することが可能となる。

また、絶縁層１３４は、樹脂層１０１と同様に、０．０１μｍ以上１０μｍ未満であることが好ましく、０．１μｍ以上３μｍ以下であることがより好ましく、０．５μｍ以上１μｍ以下であることがさらに好ましい。低粘度の溶液を用いることで、絶縁層１３４を薄く均一に形成することが容易となる。

〔発光素子１２０の形成〕
続いて、絶縁層１３４および絶縁層１３３に、導電層１１３ｂ等に達する開口を形成する。

その後、導電層１２１を形成する。導電層１２１は、その一部が画素電極として機能する。導電層１２１は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。

続いて、図１２（Ｄ）に示すように、導電層１２１の端部を覆う絶縁層１３５を形成する。絶縁層１３５は、絶縁層１３１に用いることのできる有機絶縁膜または無機絶縁膜を援用できる。

絶縁層１３５は、樹脂層１０１と同様に、感光性および熱硬化性を有する樹脂材料を用いることが好ましい。特に、絶縁層１３５と樹脂層１０１とに、同じ材料を用いることが好ましい。これにより、絶縁層１３５と樹脂層１０１の材料や、これらを形成するための装置を共通化することが可能となる。

また、絶縁層１３５は、樹脂層１０１と同様に、０．０１μｍ以上１０μｍ未満であることが好ましく、０．１μｍ以上３μｍ以下であることがより好ましく、０．５μｍ以上１μｍ以下であることがさらに好ましい。低粘度の溶液を用いることで、絶縁層１３５を薄く均一に形成することが容易となる。

続いて、図１２（Ｅ）に示すように、ＥＬ層１２２および導電層１２３を形成する。

ＥＬ層１２２は、蒸着法、塗布法、印刷法、吐出法などの方法で形成することができる。ＥＬ層１２２を画素毎に作り分ける場合、メタルマスクなどのシャドウマスクを用いた蒸着法、またはインクジェット法等により形成することができる。ＥＬ層１２２を画素毎に作り分けない場合には、メタルマスクを用いない蒸着法を用いることができる。ここでは、メタルマスクを用いない蒸着法により形成した例を示している。

導電層１２３は、蒸着法やスパッタリング法等を用いて形成することができる。

以上のようにして、発光素子１２０を形成することができる。発光素子１２０は、一部が画素電極として機能する導電層１２１、ＥＬ層１２２、および一部が共通電極として機能する導電層１２３が積層された構成を有する。

〔光吸収層１０３ａの形成〕
支持基板６２を準備する。支持基板６２は、支持基板６１の記載を援用することができる。

続いて、支持基板６２上に、光吸収層１０３ａを形成する（図１３（Ａ））。光吸収層１０３ａは、後の光７０の照射工程において、当該光７０を吸収し、発熱することにより、水素または酸素等を放出する層である。

光吸収層１０３ａとしては、例えば加熱により水素が放出される、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いることができる。水素化アモルファスシリコン膜は、例えばＳｉＨ_４を成膜ガスに含むプラズマＣＶＤ法により成膜することができる。また、さらに水素を多く含有させるため、成膜後に水素を含む雰囲気下で加熱処理をしてもよい。

または、光吸収層１０３ａとして、加熱により酸素が放出される酸化物膜を用いることもできる。特に、酸化物半導体膜または不純物準位を有する酸化物半導体膜（酸化物導電体膜ともいう）は、酸化シリコン膜等の絶縁膜に比べてバンドギャップが狭く、光を吸収しやすいため好ましい。酸化物半導体を用いる場合、上述した半導体層１１２の形成方法、および後述する半導体層に用いることのできる材料を援用できる。酸化物膜は、例えば酸素を含む雰囲気下でプラズマＣＶＤ法やスパッタリング法等により成膜することができる。特に酸化物半導体膜を用いる場合には、酸素を含む雰囲気下でスパッタリング法により成膜することが好ましい。また、さらに酸素を含有させるため、成膜後に酸素を含む雰囲気下で加熱処理をしてもよい。

または、光吸収層１０３ａに用いることのできる酸化物膜として、酸化物絶縁膜を用いてもよい。例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜等を用いることもできる。例えば、このような酸化物絶縁膜を、酸素を含む雰囲気下にて、低温（例えば２５０℃以下、好ましくは２２０℃以下）で成膜することで、酸素を過剰に含有した酸化物絶縁膜を形成することができる。成膜は、例えばスパッタリング法またはプラズマＣＶＤ法等を用いることができる。

〔樹脂層１０２の形成〕
続いて、光吸収層１０３ａ上に、開口部を有する樹脂層１０２を形成する（図１３（Ｂ））。樹脂層１０２の形成方法および材料については、開口部を形成する部分以外は樹脂層１０１と同様の方法および材料を用いることができる。

樹脂層１０２の形成は、まず感光性の材料を光吸収層１０３ａ上に塗布して薄膜を形成し、プリベーク処理を行う。続いて、フォトマスクを用いて当該材料を露光し、現像処理を行うことで、開口部を有する樹脂層１０２を形成することができる。その後、ポストベーク処理を行い、材料を十分に重合させるとともに、膜中のガスを除去する。

〔絶縁層１４１の形成〕
続いて、樹脂層１０２、および樹脂層１０２の開口部を覆って絶縁層１４１を形成する（図１３（Ｃ））。絶縁層１４１の一部は、光吸収層１０３ａと接して設けられる。絶縁層１４１は、樹脂層１０２に含まれる不純物が、後に形成するトランジスタや発光素子に拡散することを防ぐバリア層として用いることができる。そのためバリア性の高い材料を用いることが好ましい。

絶縁層１４１の形成方法および材料については、絶縁層１３１の記載を援用できる。

〔遮光層、着色層の形成〕
続いて、絶縁層１４１上に遮光層１５３および着色層１５２を形成する（図１３（Ｄ））。

遮光層１５３は、金属材料または樹脂材料を用いることができる。金属材料を用いる場合には、導電膜を成膜した後に、フォトリソグラフィ法等を用いて不要な部分を除去することにより形成できる。また金属材料、顔料または染料を含む感光性の樹脂材料を用いた場合は、フォトリソグラフィ法等により形成することができる。

また、着色層１５２は、感光性の材料を用いることで、フォトリソグラフィ法等により島状に加工することができる。

以上により、樹脂層１０２上に絶縁層１４１、遮光層１５３および着色層１５２を形成することができる。なお、樹脂層１０１側の作製工程と、樹脂層１０２側の作製工程は、互いに独立して行うことができるため、その順序は問われない。またはこれら２つの工程を並行して行ってもよい。

〔貼り合せ〕
続いて、図１３（Ｅ）に示すように、支持基板６１と支持基板６２とを、接着層１５１を用いて貼り合せる。貼り合せは、樹脂層１０２の開口部と、発光素子１２０とが重なるように行う。そして、接着層１５１を硬化させる。これにより、発光素子１２０を接着層１５１で封止することができる。

接着層１５１は、硬化型の材料を用いることが好ましい。例えば光硬化性を示す樹脂、反応硬化性を示す樹脂、熱硬化性を示す樹脂等を用いることができる。特に、溶媒を含まない樹脂材料を用いることが好ましい。

以上の工程により、表示パネル１００を作製することができる。図１３（Ｅ）に示す時点では、表示パネル１００は、支持基板６１および支持基板６２に挟持された状態である。

〔光吸収層１０３ｂの形成〕
支持基板６３を準備し、支持基板６３上に光吸収層１０３ｂを形成する。支持基板６３は、支持基板６１の記載を援用できる。

光吸収層１０３ｂは、上記光吸収層１０３ａと同様の材料、および方法により形成することができる。

〔樹脂層２０１の形成〕
続いて、光吸収層１０３ｂ上に、開口部を有する樹脂層２０１を形成する。樹脂層２０１の形成方法および材料については、樹脂層１０２と同様の方法および材料を用いることができる。

〔絶縁層２３１の形成〕
続いて、樹脂層２０１、および樹脂層２０１の開口部を覆って絶縁層２３１を形成する（図１４（Ａ））。絶縁層２３１の形成方法および材料については、絶縁層１３１の記載を援用できる。

〔トランジスタ２１０の形成〕
続いて、図１４（Ｂ）に示すように、絶縁層２３１上に、トランジスタ２１０を形成する。

トランジスタ２１０は、導電層２１１、絶縁層２３１、半導体層２１２、ならびに導電層２１３ａおよび導電層２１３ｂを、順に形成することにより形成する。各層の形成方法は、上記トランジスタ１１０の形成方法の記載を援用できる。

トランジスタ２１０は、チャネルが形成される半導体層２１２に、酸化物半導体を含むトランジスタである。またトランジスタ２１０において、導電層２１１の一部はゲートとして機能し、絶縁層２３２の一部はゲート絶縁層として機能し、導電層２１３ａおよび導電層２１３ｂは、それぞれソースまたはドレインのいずれか一方として機能する。

〔導電層２２１、配向膜２２４ａの形成〕
続いて、絶縁層２３４および絶縁層２３３に、導電層２１３ｂに達する開口を形成する。

その後、導電層２２１を形成する。導電層２２１は、その一部が画素電極として機能する。導電層２２１は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。

続いて、図１４（Ｃ）に示すように、導電層２２１および絶縁層２３４上に配向膜２２４ａを形成する。配向膜２２４ａは、樹脂等の薄膜を成膜した後に、ラビング処理を行うことにより形成できる。

以上の工程により、樹脂層２０１上に、トランジスタ２１０、導電層２２１および配向膜２２４ａ等を形成することができる。

〔光吸収層１０３ｃの形成〕
支持基板６４を準備し、支持基板６４上に光吸収層１０３ｃを形成する。支持基板６４は、支持基板６１の記載を援用することができる。

光吸収層１０３ｃは、上記光吸収層１０３ａと同様の材料、および方法により形成することができる。

〔樹脂層２０２の形成〕
続いて、光吸収層１０３ｃ上に、開口部を有する樹脂層２０２を形成する。樹脂層２０２の形成方法および材料については、樹脂層１０１と同様の方法および材料を用いることができる。

〔絶縁層２０４の形成〕
続いて、樹脂層２０２、および樹脂層２０２の開口部を覆って絶縁層２０４を形成する（図１４（Ｄ））。絶縁層２０４の形成方法および材料については、絶縁層１３１の記載を援用できる。

〔導電層２２３、配向膜２２４ｂの形成〕
続いて、絶縁層２０４上に導電層２２３を形成する。導電層２２３は、導電膜を成膜することにより形成することができる。なお、導電層２２３は、メタルマスクなどのシャドウマスクを用いたスパッタリング法等の方法により、樹脂層２０２の外周部に導電層２２３が設けられないように形成してもよい。または、導電膜を成膜した後にフォトリソグラフィ法等によりパターニングを行った後、不要な部分をエッチングにより除去してもよい。

続いて、導電層２２３上に配向膜２２４ｂを形成する（図１４（Ｅ））。配向膜２２４ｂは、配向膜２２４ａと同様の方法により形成できる。

以上により、樹脂層２０２上に絶縁層２０４、導電層２２３、および配向膜２２４ｂを形成することができる。なお、樹脂層２０１側の作製工程と、樹脂層２０２側の作製工程は、互いに独立して行うことができるため、その順序は問われない。またはこれら２つの工程を並行して行ってもよい。

〔貼り合せ〕
続いて、図１４（Ｆ）に示すように、支持基板６３と支持基板６４とを、液晶２２２を挟んで貼り合せる。このとき、樹脂層２０１の開口部と、樹脂層２０２の開口部とが重なるように、貼り合せを行う。またこのとき、樹脂層２０１と樹脂層２０２とを、外周部において図示しない接着層により接着する。

例えば、樹脂層２０１と樹脂層２０２のいずれか一方、または両方に、これらを接着する接着層（図示しない）を形成する。接着層は、画素が配置されている領域を囲むように形成する。接着層は、例えばスクリーン印刷法や、ディスペンス法等により形成することができる。接着層としては、熱硬化性樹脂や紫外線硬化樹脂等を用いることができる。また、紫外線により仮硬化した後に、熱を加えることにより硬化する樹脂などを用いてもよい。または、接着層として、紫外線硬化性と熱硬化性の両方を有する樹脂などを用いてもよい。

続いて、液晶２２２をディスペンス法等により接着層に囲まれた領域に滴下する。続いて、液晶２２２を挟むように支持基板６３と支持基板６４とを貼り合せ、接着層を硬化する。貼り合せは、減圧雰囲気下で行うと支持基板６３と支持基板６４との間に気泡等が混入することを防ぐことができるため好ましい。

なお、液晶２２２の滴下後に、画素が配置されている領域や、当該領域の外側に粒状のギャップスペーサを散布してもよいし、当該ギャップスペーサを含む液晶２２２を滴下してもよい。また、液晶２２２は、支持基板６３と支持基板６４を貼り合せた後に、減圧雰囲気下において、接着層に設けた隙間から注入する方法を用いてもよい。

以上の工程により、表示パネル２００を作製することができる。図１４（Ｆ）に示す時点では、表示パネル２００は、支持基板６３および支持基板６４に挟持された状態である。

〔支持基板６２の分離〕
続いて、図１５（Ａ）に示すように、表示パネル１００の支持基板６２側から、支持基板６２を介して光吸収層１０３ａに光７０を照射する。

光７０としては、好適にはレーザ光を用いることができる。特に、線状のレーザ光を用いることが好ましい。

なお、レーザ光と同等のエネルギーの光を照射可能であれば、フラッシュランプ等を用いてもよい。

光７０は、少なくともその一部が支持基板６２を透過し、かつ光吸収層１０３ａに吸収される波長の光を選択して用いる。また、光７０は、樹脂層１０２に吸収される波長の光を用いることが好ましい。特に、光７０の波長としては、可視光線から紫外線の波長領域の光を用いることが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が２５０ｎｍ以上３５０ｎｍ以下の光を用いることが好ましい。特に、波長３０８ｎｍのエキシマレーザを用いると、生産性に優れるため好ましい。エキシマレーザは、ＬＴＰＳにおけるレーザ結晶化にも用いるため、既存のＬＴＰＳ製造ラインの装置を流用することができ、新たな設備投資を必要としないため好ましい。また、Ｎｄ：ＹＡＧレーザの第三高調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザともいう）を用いてもよい。また、ピコ秒レーザ等のパルスレーザーを用いてもよい。

光７０として、線状のレーザ光を用いる場合には、支持基板６１と光源とを相対的に移動させることで光７０を走査し、剥離したい領域に亘って光７０を照射する。この段階では、樹脂層１０２が配置される全面に亘って照射すると、樹脂層１０２全体が剥離可能となり、後の分離の工程で支持基板６２の外周部をスクライブ等により分断する必要がない。または、樹脂層１０２が配置される領域の外周部に光７０を照射しない領域を設けると、光７０の照射時に樹脂層１０２と支持基板６２とが分離してしまうことを抑制できるため好ましい。

光７０の照射により、光吸収層１０３ａが加熱され、光吸収層１０３ａから水素または酸素等が放出される。このとき放出される水素または酸素等は、ガス状となって放出される。放出されたガスは光吸収層１０３ａと樹脂層１０２の界面近傍、または光吸収層１０３ａと支持基板６２の界面近傍に留まり、これらを引き剥がす力が生じる。その結果、光吸収層１０３ａと樹脂層１０２の密着性、または光吸収層１０３ａと支持基板６２の密着性が低下し、容易に剥離可能な状態とすることができる。

また、光吸収層１０３ａから放出されるガスの一部が、光吸収層１０３ａ中に留まる場合もある。そのため、光吸収層１０３ａが脆化し、光吸収層１０３ａの内部で分離しやすい状態となる場合がある。

また、光吸収層１０３ａとして、酸素を放出する膜を用いた場合、光吸収層１０３ａから放出された酸素により、樹脂層１０２の一部が酸化され、脆化する場合がある。これにより、樹脂層１０２と光吸収層１０３ａとの界面で剥離しやすい状態とすることができる。

また、樹脂層１０２の開口部と重なる領域においても、上記と同じ理由により、光吸収層１０３ａと絶縁層１４１との界面、光吸収層１０３ａと支持基板６２の界面の密着性が低下し、剥離しやすい状態となる。または、光吸収層１０３ａが脆化し、分離しやすい状態となる場合もある。

一方、光７０を照射していない領域は、密着性は高いままである。

ここで、光吸収層１０３ａと、半導体層１１２とにそれぞれ酸化物半導体膜を用いた場合、光７０としては、当該酸化物半導体膜が吸収しうる波長の光を用いる。しかしながら、トランジスタ１１０の上側には、光吸収層１０３ａと樹脂層１０２とが積層されて配置されている。さらに、十分に加熱処理が施された樹脂層１０２は酸化物半導体膜よりも光を吸収しやすい傾向があり、厚さが薄くても十分に光を吸収することができる。したがって、光７０のうち光吸収層１０３ａで吸収しきれずに透過する光が存在しても、樹脂層１０２によって吸収されるため、これが半導体層１１２に到達することが抑制される。その結果、トランジスタ１１０の電気特性の変動はほとんど生じない。

続いて、支持基板６２と樹脂層１０２とを分離する（図１５（Ｂ１））。

分離は、支持基板６１をステージに固定した状態で、支持基板６２に垂直方向に引っ張る力をかけることにより行うことができる。例えば支持基板６２の上面の一部を吸着し、上方に引っ張ることにより、引き剥がすことができる。ステージは、支持基板６１を固定できればどのような構成でもよいが、例えば真空吸着、静電吸着などが可能な吸着機構を有していてもよいし、支持基板６１を物理的に留める機構を有していてもよい。

また、分離は表面に粘着性を有するドラム状の部材を支持基板６２の上面に押し当て、これを回転させることにより行ってもよい。このとき、剥離方向にステージを動かしてもよい。

また、樹脂層１０２の外周部に光７０を照射しない領域を設けた場合、樹脂層１０２の光７０を照射した部分の一部に切欠き部を形成し、剥離のきっかけとしてもよい。切欠き部は、例えば鋭利な刃物または針状の部材を用いることや、支持基板６２と樹脂層１０２を同時にスクライブにより切断すること等により形成することができる。

図１５（Ｂ１）では、光吸収層１０３ａと樹脂層１０２の界面、および光吸収層１０３ａと絶縁層１４１の界面で剥離が生じている例を示している。

また、図１５（Ｂ２）では、光吸収層１０３ａの一部である光吸収層１０３ａａが、樹脂層１０２および絶縁層１４１の表面に接して残存している例を示している。例えば、光吸収層１０３ａの内部で分離（破断）が生じている場合に相当する。なお、光吸収層１０３ａと支持基板６２との界面で剥離が生じる場合には、光吸収層１０３ａの全部が樹脂層１０２および絶縁層１４１に接して残存する場合がある。

このように、光吸収層１０３ａａ（または光吸収層１０３ａ）が残存した場合、これを除去することが好ましい。光吸収層１０３ａａの除去は、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができるが、特にドライエッチング法を用いることが好ましい。なお、光吸収層１０３ａａを除去する際に、樹脂層１０２の一部、および絶縁層１４１の一部がエッチングにより薄くなる場合がある。

なお、光吸収層１０３ａに透光性を有する絶縁性材料を用いた場合には、残存した光吸収層１０３ａａを残したままの状態としてもよい。

〔支持基板６３の分離〕
続いて、図１６（Ａ）に示すように、表示パネル２００の支持基板６３側から、支持基板６３を介して光吸収層１０３ｂに光７０を照射する。

光７０の照射方法については、上記の記載を援用できる。

続いて、支持基板６３と樹脂層２０１とを分離する（図１６（Ｂ））。分離は、上記の記載を援用することができる。図１６（Ｂ）では、光吸収層１０３ｂと樹脂層２０１との界面、および光吸収層１０３ｂと絶縁層２３１の界面で分離が生じている例を示している。

〔表示パネル１００と表示パネル２００の貼り合せ〕
続いて、図１７（Ａ）に示すように、表示パネル１００の樹脂層１０２と、表示パネル２００の樹脂層２０１とを、接着層５０によって貼り合せる。接着層５０としては、上記接着層１５１の記載を援用できる。

表示パネル１００と表示パネル２００とは、樹脂層１０２の開口部と、樹脂層２０１の開口部と、樹脂層２０２の開口部と、発光素子１２０とがそれぞれ重なるように貼り合せることが重要である。

このとき、表示パネル１００と表示パネル２００の位置ずれが生じてしまうと、発光素子１２０からの光が、表示パネル２００の遮光性の部材に遮られてしまう場合がある。また、発光素子１２０からの光の光路上に、樹脂層２０１または樹脂層２０２が位置してしまう場合がある。そのため、表示パネル１００と表示パネル２００には、それぞれ位置合わせ用のマーカーが形成されていることが好ましい。また、本作製方法例によれば、貼り合せの段階において、支持基板６１と支持基板６４を有しているため、可撓性を有する表示パネル同士を貼り合せる場合と比較して、位置合わせの精度を高めることが可能で、表示装置の高精細化が可能となる。例えば５００ｐｐｉを超える精細度の表示装置を実現することができる。

〔支持基板６１の分離〕
続いて、支持基板６１側から、支持基板６１を介して樹脂層１０１に光を照射する。光の照射方法については、光７０に関する記載を援用できる。光の照射により、樹脂層１０１の支持基板６１側の表面近傍、または樹脂層１０１の内部の一部が改質され、支持基板６１と樹脂層１０１との密着性が低下する。

その後、図１７（Ｂ）に示すように支持基板６１と樹脂層１０１とを分離する。

図１７（Ｂ）には、支持基板６１側に樹脂層１０１の一部である樹脂層１０１ａが残存している例を示す。光の照射条件によっては、樹脂層１０１の内部で分離（破断）が生じ、このように樹脂層１０１ａが残存する場合がある。または、樹脂層１０１の表面の一部が融解する場合にも、同様に支持基板６１側に樹脂層１０１ａの一部が残存することがある。なお、支持基板６１と樹脂層１０１の界面で剥離する場合、支持基板６１側に樹脂層１０１ａが残存しないことがある。

支持基板６１側に残存する樹脂層１０１ａの厚さは、例えば、１００ｎｍ以下、具体的には４０ｎｍ以上７０ｎｍ以下程度とすることができる。残存した樹脂層１０１ａを除去することで、支持基板６１は再利用が可能である。例えば、支持基板６１にガラスを用い、樹脂層１０１にポリイミド樹脂を用いた場合は、発煙硝酸等を用いて樹脂層１０１ａを除去することができる。

分離は、支持基板６４をステージ等に固定した状態で行うことができる。分離方法については、上記の記載を援用できる。

〔基板６１１の貼り合せ〕
続いて、図１８（Ａ）に示すように、接着層５１を用いて樹脂層１０１と基板６１１とを貼り合せる。

接着層５１は、上記接着層１５１の記載を援用できる。

基板６１１および後述する基板６１２としては、樹脂材料を用いると、同じ厚さであってもガラス等を用いた場合に比べて、表示装置を軽量化できる。また、可撓性を有する程度に薄い材料を用いると、より軽量化できるため好ましい。また、樹脂材料を用いることで、表示装置の耐衝撃性を向上させることができ、割れにくい表示装置を実現できる。

また、基板６１１は視認側とは反対側に位置する基板であるため、可視光に対して透光性を有していなくてもよい。そのため、金属材料を用いることもできる。金属材料は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示装置の局所的な温度上昇を抑制することができる。

〔支持基板６４の分離〕
続いて、支持基板６４側から、支持基板６４を介して光吸収層１０３ｃに光を照射する。その後、図１８（Ｂ）に示すように支持基板６４と樹脂層２０２とを分離する。図１８（Ｂ）では、光吸収層１０３ｃと樹脂層２０２の界面、および光吸収層１０３ｃと絶縁層２０４の界面において剥離が生じている例を示している。

光の照射方法については、光７０に関する記載を援用できる。

分離は、基板６１１をステージ等に固定した状態で行うことができる。分離方法については、上記の記載を援用できる。

〔基板６１２の貼り合せ〕
続いて、接着層５２を用いて樹脂層２０２と基板６１２とを貼り合せる。

接着層５２は、上記接着層１５１の記載を援用できる。

基板６１２は、視認側に位置する基板であるため、可視光に対して透光性を有する材料を用いることができる。

以上の工程により、ディスプレイ２４を作製することができる。

［作製方法例の変形例］
以下では、光吸収層を用いずに、開口部を有する樹脂層を形成する方法について説明する。

なお、ここでは、表示パネル１００の樹脂層１０２を例に挙げて説明するが、同様の方法を表示パネル２００が有する樹脂層２０１および樹脂層２０２にも適用できる。

〔変形例１〕
まず、図１９（Ａ）に示すように凹部を有する樹脂層１０２を形成する。

まず、樹脂層１０２となる材料を支持基板６２上に塗布し、プリベーク処理を行う。続いて、フォトマスクを用いて露光を行う。このとき、樹脂層１０２を開口する条件よりも露光量を減らすことで、樹脂層１０２に凹部を形成することができる。例えば、樹脂層１０２を開口する露光条件よりも、短い露光時間で露光する、露光の強度を弱める、焦点をずらす、樹脂層１０２を厚く形成するなどの方法が挙げられる。

また、樹脂層１０２に開口部と凹部の両方を形成したい場合には、ハーフトーンマスク、またはグレートーンマスクを用いた露光技術、または２以上のフォトマスクを用いた多重露光技術を用いればよい。

このようにして露光を行った後、現像処理を施すことで凹部が形成された樹脂層１０２を形成することができる。またその後にポストベーク処理を行う。

続いて、図１９（Ｂ）に示すように、樹脂層１０２の上面および凹部を覆って絶縁層１４１を形成する。

図１９（Ｃ）は、支持基板６１と支持基板６２とを貼り合せた後に、光７０を照射する工程における図である。光７０を照射することで樹脂層１０２と支持基板６２との密着性が低下する。

図１９（Ｄ）は、支持基板６２を剥離した後の状態における断面概略図である。

その後、樹脂層１０２の表面側の一部を、絶縁層１４１の表面が露出するようにエッチングすることで、図１９（Ｅ）に示すように、開口部を有する樹脂層１０２を形成することができる。エッチングは、例えば酸素を含む雰囲気下でのプラズマ処理（アッシング処理）を用いると、制御性が高まり、均一にエッチングできるため好ましい。

なお、樹脂層１０２をエッチングせずに、図１９（Ｄ）に示した状態のままとしてもよい。この構成でも、発光素子１２０からの光の経路上に位置する樹脂層１０２の厚さが他の部分よりも薄いため、光の吸収が抑制され、光取り出し効率を高めることができる。

〔変形例２〕
まず、図２０（Ａ）に示すように、支持基板６２に樹脂層１０２ｂと、開口を有する樹脂層１０２ｃとを、積層して形成する。

樹脂層１０２ｂは、上記樹脂層１０１と同様に形成することができる。また樹脂層１０２ｃは、上記樹脂層１０２、樹脂層２０１等と同様に形成することができる。

ここで、先に形成する樹脂層１０２ｂに対して十分に加熱処理を施し、重合させておくことが好ましい。これにより、樹脂層１０２ｂと樹脂層１０２ｃに同じ材料を用いた場合であっても、後に形成する樹脂層１０２ｃとなる材料を塗布した時に、これに含まれる溶媒に樹脂層１０２ｂが溶けてしまうことを抑制できる。

図２０（Ｂ）は支持基板６１と支持基板６２とを貼り合せた後に、光７０を照射する工程における図である。光７０を照射することで樹脂層１０２ｃと支持基板６２との密着性が低下する。

図２０（Ｃ）は、支持基板６２を剥離した後の状態における断面概略図である。

その後、樹脂層１０２ｃを、絶縁層１４１の表面が露出するようにエッチングすることで、図２０（Ｄ）に示すように、開口部を有する樹脂層１０２を形成することができる。エッチングは、例えば酸素を含む雰囲気下でのプラズマ処理（アッシング処理）を用いると、制御性が高まり、均一にエッチングできるため好ましい。

なお、樹脂層１０２ｂと樹脂層１０２ｃとに同じ材料を用いると、材料や装置を共通化できるため生産性を向上させることができる。また、これらに異なる材料を用いると、エッチング速度の選択比を大きくできるため、加工条件の自由度を広げることができる。

なお、樹脂層１０２ｂをエッチングせずに、図２０（Ｃ）に示した状態のままとしてもよい。この構成でも、発光素子１２０からの光の経路上に位置する樹脂層１０２の厚さが他の部分よりも薄いため、光の吸収が抑制され、光取り出し効率を高めることができる。

以上が作製方法例の変形例についての説明である。

［構成例の変形例］
以下では、図１１で示した構成例と比較して、一部の構成の異なる構成例について説明する。

図１１では、発光素子１２０からの光の経路上に位置する樹脂層に、開口部を設ける構成としたが、反射型の液晶素子２２０における光の経路上に位置する樹脂層にも開口部を設けてもよい。

図２１には、領域８１に加えて領域８２を有する例を示している。領域８２は、樹脂層２０２の開口部、および液晶素子２２０と重なる領域である。

なお、図２１では樹脂層２０２に、発光素子１２０および液晶素子２２０の両方と重なる１つの開口部が設けられている例を示したが、発光素子１２０と重なる開口部と、液晶素子２２０と重なる開口部とが別々に設けられた構成としてもよい。

［トランジスタについて］
図１１で例示したディスプレイ２４は、トランジスタ１１０とトランジスタ２１０の両方に、ボトムゲート構造のトランジスタを適用した場合の例である。

トランジスタ１１０は、ゲート電極として機能する導電層１１１が、半導体層１１２よりも樹脂層１０１側に位置する。また、絶縁層１３２が導電層１１１を覆って設けられている。また半導体層１１２は、導電層１１１を覆って設けられている。半導体層１１２の導電層１１１と重なる領域が、チャネル形成領域に相当する。また、導電層１１３ａおよび導電層１１３ｂは、それぞれ半導体層１１２の上面および側端部に接して設けられている。

なお、トランジスタ１１０は、導電層１１１よりも半導体層１１２の幅が大きい場合の例を示している。このような構成により、導電層１１１と導電層１１３ａまたは導電層１１３ｂの間に半導体層１１２が配置されるため、導電層１１１と導電層１１３ａまたは導電層１１３ｂとの間の寄生容量を小さくすることができる。

トランジスタ１１０は、チャネルエッチ型のトランジスタであり、トランジスタの占有面積を縮小することが比較的容易であるため、高精細な表示装置に好適に用いることができる。

トランジスタ２１０は、トランジスタ１１０と共通の特徴を有している。

ここで、トランジスタ１１０およびトランジスタ２１０に適用可能な、トランジスタの構成例について説明する。

図２２（Ａ）に示したトランジスタ１１０ａは、トランジスタ１１０と比較して、導電層１１４および絶縁層１３６を有する点で相違している。導電層１１４は、絶縁層１３３上に設けられ、半導体層１１２と重なる領域を有する。また絶縁層１３６は、導電層１１４および絶縁層１３３を覆って設けられている。

導電層１１４は、半導体層１１２を挟んで導電層１１１とは反対側に位置している。導電層１１１を第１のゲート電極とした場合、導電層１１４は、第２のゲート電極として機能することができる。導電層１１１と導電層１１４に同じ電位を与えることで、トランジスタ１１０ａのオン電流を高めることができる。また導電層１１１および導電層１１４の一方にしきい値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタ１１０ａのしきい値電圧を制御することができる。

ここで、導電層１１４として、酸化物を含む導電性材料を用いることが好ましい。これにより、導電層１１４を構成する導電膜の成膜時に、酸素を含む雰囲気下で成膜することで、絶縁層１３３に酸素を供給することができる。好適には、成膜ガス中の酸素ガスの割合を９０％以上１００％以下の範囲とすることが好ましい。絶縁層１３３に供給された酸素は、後の熱処理により半導体層１１２に供給され、半導体層１１２中の酸素欠損の低減を図ることができる。

特に、導電層１１４には低抵抗化された酸化物半導体を用いることが好ましい。このとき、絶縁層１３６に水素を放出する絶縁膜、例えば窒化シリコン膜等を用いることが好ましい。絶縁層１３６の成膜中、またはその後の熱処理によって導電層１１４中に水素が供給され、導電層１１４の電気抵抗を効果的に低減することができる。

図２２（Ｂ）に示すトランジスタ１１０ｂは、トップゲート構造のトランジスタである。

トランジスタ１１０ｂは、ゲート電極として機能する導電層１１１が、半導体層１１２よりも上側に設けられている。また、絶縁層１３１上に半導体層１１２が形成されている。また半導体層１１２上には、絶縁層１３２および導電層１１１が積層して形成されている。また、絶縁層１３３は、半導体層１１２の上面および側端部、絶縁層１３２の側面、および導電層１１１を覆って設けられている。導電層１１３ａおよび導電層１１３ｂは、絶縁層１３３上に設けられている。導電層１１３ａおよび導電層１１３ｂは、絶縁層１３３に設けられた開口を介して、半導体層１１２の上面と電気的に接続されている。

なお、ここでは絶縁層１３２が、導電層１１１と重ならない部分に存在しない場合の例を示しているが、絶縁層１３２が半導体層１１２の上面および側端部を覆って設けられていてもよい。

トランジスタ１１０ｂは、導電層１１１と導電層１１３ａまたは導電層１１３ｂとの物理的な距離を離すことが容易なため、これらの間の寄生容量を低減することが可能である。

図２２（Ｃ）に示すトランジスタ１１０ｃは、トランジスタ１１０ｂと比較して、導電層１１５および絶縁層１３７を有している点で相違している。導電層１１５は絶縁層１３１上に設けられ、半導体層１１２と重なる領域を有する。また絶縁層１３７は、導電層１１５および絶縁層１３１を覆って設けられている。

導電層１１５は、上記導電層１１４と同様に第２のゲート電極として機能する。そのため、オン電流を高めることや、しきい値電圧を制御することなどが可能である。

ここで、ディスプレイ２４において、表示パネル１００が有するトランジスタと、表示パネル２００が有するトランジスタとを、異なるトランジスタで構成してもよい。一例としては、発光素子１２０と電気的に接続するトランジスタは、比較的大きな電流を流す必要があるためトランジスタ１１０ａやトランジスタ１１０ｃを適用し、その他のトランジスタには、トランジスタの占有面積を低減するために、トランジスタ１１０を適用することができる。

一例として、図２３には、図１１のトランジスタ２１０に代えてトランジスタ１１０ａを適用し、トランジスタ１１０に代えてトランジスタ１１０ｃを適用した場合の例を示している。

以上がトランジスタについての説明である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を適用可能な携帯可能な電子機器について説明する。

図２４（Ａ）、図２４（Ｂ）に、携帯情報端末８００の一例を示す。携帯情報端末８００は、筐体８０１、筐体８０２、表示部８０３、表示部８０４、およびヒンジ部８０５等を有する。

筐体８０１と筐体８０２は、ヒンジ部８０５で連結されている。携帯情報端末８００は、図２４（Ａ）に示すように折り畳んだ状態から、図２４（Ｂ）に示すように筐体８０１と筐体８０２を開くことができる。

例えば表示部８０３および表示部８０４に、文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部８０３および表示部８０４に静止画像や動画像を表示することもできる。

このように、携帯情報端末８００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。

なお、筐体８０１および筐体８０２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。

図２４（Ｃ）に携帯情報端末の一例を示す。図２４（Ｃ）に示す携帯情報端末８１０は、筐体８１１、表示部８１２、操作ボタン８１３、外部接続ポート８１４、スピーカ８１５、マイク８１６、カメラ８１７等を有する。

携帯情報端末８１０は、表示部８１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部８１２に触れることで行うことができる。

また、操作ボタン８１３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部８１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。

また、携帯情報端末８１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末８１０の向き（縦か横か）を判断して、表示部８１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部８１２を触れること、操作ボタン８１３の操作、またはマイク８１６を用いた音声入力等により行うこともできる。

携帯情報端末８１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。携帯情報端末８１０は、例えば、移動電話、電子メール、文章閲覧および作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。

図２４（Ｄ）に、カメラの一例を示す。カメラ８２０は、筐体８２１、表示部８２２、操作ボタン８２３、シャッターボタン８２４等を有する。またカメラ８２０には、着脱可能なレンズ８２６が取り付けられている。

ここではカメラ８２０として、レンズ８２６を筐体８２１から取り外して交換することが可能な構成としたが、レンズ８２６と筐体が一体となっていてもよい。

カメラ８２０は、シャッターボタン８２４を押すことにより、静止画、または動画を撮像することができる。また、表示部８２２はタッチパネルとしての機能を有し、表示部８２２をタッチすることにより撮像することも可能である。

なお、カメラ８２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体８２１に組み込まれていてもよい。

本発明の半導体装置を本実施の形態の携帯可能な電子機器に用いた場合、使用する環境により放射線によるソフトエラー発生率が高まるような場合においても、本発明を利用することで容易に環境の変化に対応することができる。

なお、本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

ｄａｔａ１ 主データ
ｄａｔａ２ チェック用データ
ｄａｔａ３ 主ダミーデータ
ｄａｔａ４ チェック用ダミーデータ
Ｓｉｇ１ 第１の制御信号
Ｓｉｇ２ 第２の制御信号
Ｓｉｇ３ 第３の制御信号
１０ ソフトエラー耐性調整回路
１１ プロセッサ
１２ ＣＲＣ生成回路
１３ ＣＲＣ検出回路
１４ セレクタ
１５ セレクタ
１６ 第１のメモリ
１７ 第２のメモリ
１８ ダミーデータ送信回路
２０ 電子機器
２１ 入出力ポート
２２ 入力部
２３ ネットワーク装置
２４ ディスプレイ
２５ 電源
２６ 不揮発性記憶装置
２７ 撮影装置
５０ 接着層
５１ 接着層
５２ 接着層
６１ 支持基板
６２ 支持基板
６３ 支持基板
６４ 支持基板
７０ 光
８１ 領域
８２ 領域
１００ 表示パネル
１０１ 樹脂層
１０１ａ 樹脂層
１０２ 樹脂層
１０２ｂ 樹脂層
１０２ｃ 樹脂層
１０３ａ 光吸収層
１０３ａａ 光吸収層
１０３ｂ 光吸収層
１０３ｃ 光吸収層
１１０ トランジスタ
１１０ａ トランジスタ
１１０ｂ トランジスタ
１１０ｃ トランジスタ
１１１ 導電層
１１２ 半導体層
１１３ａ 導電層
１１３ｂ 導電層
１１４ 導電層
１１５ 導電層
１２０ 発光素子
１２１ 導電層
１２２ ＥＬ層
１２３ 導電層
１３１ 絶縁層
１３２ 絶縁層
１３３ 絶縁層
１３４ 絶縁層
１３５ 絶縁層
１３６ 絶縁層
１３７ 絶縁層
１４１ 絶縁層
１５１ 接着層
１５２ 着色層
１５３ 遮光層
２００ 表示パネル
２０１ 樹脂層
２０２ 樹脂層
２０４ 絶縁層
２１０ トランジスタ
２１１ 導電層
２１２ 半導体層
２１３ａ 導電層
２１３ｂ 導電層
２２０ 液晶素子
２２１ 導電層
２２２ 液晶
２２３ 導電層
２２４ａ 配向膜
２２４ｂ 配向膜
２３１ 絶縁層
２３２ 絶縁層
２３３ 絶縁層
２３４ 絶縁層
６１１ 基板
６１２ 基板
６２１ 発光
６２２ 反射光
８００ 携帯情報端末
８０１ 筐体
８０２ 筐体
８０３ 表示部
８０４ 表示部
８０５ ヒンジ部
８１０ 携帯情報端末
８１１ 筐体
８１２ 表示部
８１３ 操作ボタン
８１４ 外部接続ポート
８１５ スピーカ
８１６ マイク
８１７ カメラ
８２０ カメラ
８２１ 筐体
８２２ 表示部
８２３ 操作ボタン
８２４ シャッターボタン
８２６ レンズ

Claims (12)

1. 第１のメモリと、
   第２のメモリと、
   プロセッサと、
   セレクタと、
   を含み、
   前記セレクタは、前記第１のメモリと前記第２のメモリの一方に前記プロセッサからデータを送信することと、前記第１のメモリと前記第２のメモリの前記一方から前記プロセッサにデータを送信することを可能とし、
   前記第１のメモリは前記第２のメモリよりソフトエラー発生率が相対的に高く、
   前記第１のメモリで、定められた量以上のソフトエラーが検出された場合、前記セレクタにより
   前記第２のメモリに前記プロセッサからデータを送信することと、
   前記第２のメモリから前記プロセッサにデータを送信することと、
   が可能となる第１のモードに移行するように設定されている、
   ことを特徴とする半導体装置。
2. 前記第１のメモリのテクノロジは、前記第２のメモリのテクノロジよりも小さいことを特徴とする請求項１に記載の半導体装置。
3. 前記第１のモードにおいて、前記第１のメモリにダミーデータを送り、
   前記第１のモードの定められた期間に、前記第１のメモリでソフトエラーが検出されない場合、前記セレクタにより
   前記第１のメモリに前記プロセッサからデータを送信することと、
   前記第１のメモリから前記プロセッサにデータを送信することと、
   が可能となる第２のモードに移行するように設定されている、
   ことを特徴とする請求項１に記載の半導体装置。
4. 前記第１のメモリはシリコン半導体を用いたメモリであり、
   前記第２のメモリは酸化物半導体を用いたトランジスタを含むメモリとスピン注入メモリのいずれか一方である
   ことを特徴とする請求項１に記載の半導体装置。
5. さらに、
   前記プロセッサから前記第１のメモリに送信され、前記第１のメモリに格納される第１のデータを用いて、誤り検出技術により、チェック用データを生成する回路と、
   前記第１のメモリに格納されていた前記第１のデータと前記チェック用データを受信し、演算処理をおこなうことで、エラーを検知する回路と
   を含む請求項１に記載の半導体装置。
6. 表示装置と、
   第１のメモリと、
   第２のメモリと、
   プロセッサと、
   セレクタと、
   を含み、
   前記セレクタは、前記第１のメモリと前記第２のメモリの一方に前記プロセッサからデータを送信することと、前記第１のメモリと前記第２のメモリの前記一方から前記プロセッサにデータを送信することを可能とし、
   前記第１のメモリは前記第２のメモリよりソフトエラー発生率が相対的に高く、
   前記表示装置は、反射型の表示素子と発光型の表示素子を含み、
   前記第１のメモリで、定められた量以上のソフトエラーが検出された場合、前記セレクタにより
   前記第２のメモリに前記プロセッサからデータを送信することと、
   前記第２のメモリから前記プロセッサにデータを送信することと、
   が可能となる第１のモードに移行するように設定されている、
   ことを特徴とする電子機器。
7. 前記反射型の表示素子は液晶表示素子を含むことを特徴とする請求項６に記載の電子機器。
8. 前記発光型の表示素子は有機ＥＬ表示素子を含むことを特徴とする請求項６に記載の電子機器。
9. 前記第１のメモリのテクノロジは前記第２のメモリのテクノロジよりも小さいことを特徴とする請求項６に記載の電子機器。
10. 前記第１のモードにおいて、前記第１のメモリにダミーデータを送り、
    前記第１のモードの定められた期間に、前記第１のメモリでソフトエラーが検出されない場合は、
    前記第１のメモリに前記プロセッサからデータを送信することと、
    前記第１のメモリから前記プロセッサにデータを送信することと、
    が可能となる第２のモードに移行するように設定されている、
    ことを特徴とする請求項６に記載の電子機器。
11. 前記第１のメモリはシリコン半導体を用いたメモリであり、
    前記第２のメモリは酸化物半導体を用いたトランジスタを含むメモリとスピン注入メモリのいずれか一方である
    ことを特徴とする請求項６に記載の電子機器。
12. さらに、
    前記プロセッサから前記第１のメモリに送信され、前記第１のメモリに格納される第１のデータを用いて、誤り検出技術により、チェック用データを生成する回路と、
    前記第１のメモリに格納されていた前記第１のデータと前記チェック用データを受信し、演算処理をおこなうことで、エラーを検知する回路と
    を含む請求項６に記載の電子機器。

Images