JP2018046192A - Manufacturing method of resin sealed power module - Google Patents

Manufacturing method of resin sealed power module Download PDF

Info

Publication number
JP2018046192A
JP2018046192A JP2016180700A JP2016180700A JP2018046192A JP 2018046192 A JP2018046192 A JP 2018046192A JP 2016180700 A JP2016180700 A JP 2016180700A JP 2016180700 A JP2016180700 A JP 2016180700A JP 2018046192 A JP2018046192 A JP 2018046192A
Authority
JP
Japan
Prior art keywords
power module
resin
ceramic substrate
primer treatment
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016180700A
Other languages
Japanese (ja)
Other versions
JP6780398B2 (en
Inventor
遼平 湯本
Ryohei Yumoto
遼平 湯本
長友　義幸
Yoshiyuki Nagatomo
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2016180700A priority Critical patent/JP6780398B2/en
Publication of JP2018046192A publication Critical patent/JP2018046192A/en
Application granted granted Critical
Publication of JP6780398B2 publication Critical patent/JP6780398B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a resin sealed power module capable of manufacturing a resin sealed power module excellent in adhesion between a ceramic substrate composed of silicon nitride and a mold resin and between a Cu layer composed of copper or a copper alloy and the mold resin.SOLUTION: A manufacturing method of a resin sealed power module includes a ceramic substrate surface roughness adjustment step S02 of adjusting the surface roughness of a contact surface with a mold resin, at least on the extension surface of a junction interface with a circuit layer of the ceramic substrate, within a range of 1.7-2.7 μm inclusive at the maximum height Ry, a semiconductor element mounting step S03 of mounting a semiconductor element on the circuit layer, a primer treatment solution coating step S04 of coating the surface of the power module with primer treatment solution, a primer treatment solution drying step S05 of drying the primer treatment solution thus applied in non-oxidative atmosphere, and making the thickness of an oxide film formed on the Cu layer 25 nm or less, and a resin sealing step S06 of resin sealing the power module by using the mold resin.SELECTED DRAWING: Figure 2

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられる樹脂封止パワーモジュールの製造方法に関するものである。   The present invention relates to a method for manufacturing a resin-encapsulated power module used in a semiconductor device that controls a large current and a high voltage.

風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、このようなパワー半導体素子を搭載する基板としては、絶縁性に優れたセラミックス基板の一方の面に銅やアルミニウム等からなる回路層が形成されたパワーモジュール用基板が用いられている。
最近では、大電流化、高電圧化に伴い、半導体素子からの発熱量が大きくなっており、この半導体素子とパワーモジュール用基板との接合信頼性をさらに向上させることが求められている。 In power semiconductor elements for high power control used to control wind power generation, electric vehicles, hybrid cars, etc., the amount of heat generated is large. A power module substrate in which a circuit layer made of copper, aluminum or the like is formed on one surface of an excellent ceramic substrate is used.
Recently, as the current increases and the voltage increases, the amount of heat generated from the semiconductor element increases, and it is required to further improve the bonding reliability between the semiconductor element and the power module substrate.

そこで、例えば特許文献１には、半導体素子とこの半導体素子が搭載されるパワーモジュール用基板とをモールド樹脂で封止することにより、接合界面に生じる応力を分散させて、半導体素子とパワーモジュール用基板との接合信頼性を向上させる技術が開示されている。
また、半導体素子が搭載されたパワーモジュール用基板をモールド樹脂で樹脂封止する際には、例えば特許文献２に開示されているように、パワーモジュール用基板及び半導体素子の表面にポリイミド樹脂等からなる下地層を形成するためにプライマー処理液が塗布される。 Therefore, for example, Patent Document 1 discloses that a semiconductor element and a power module substrate on which the semiconductor element is mounted are sealed with a mold resin to disperse stress generated at the bonding interface, and thus the semiconductor element and the power module use. A technique for improving the bonding reliability with a substrate is disclosed.
Further, when the power module substrate on which the semiconductor element is mounted is resin-sealed with a mold resin, for example, as disclosed in Patent Document 2, the surface of the power module substrate and the semiconductor element is made of polyimide resin or the like. A primer treatment solution is applied to form an underlying layer.

特許第３４２９９２１号公報Japanese Patent No. 3429921 特開２０１４−０６９５０９号公報JP 2014-0669509 A

ところで、窒化ケイ素からなるセラミックス基板を備えたパワーモジュールにおいては、セラミックス基板の表面にプライマー処理液を塗布して乾燥しても、ポリイミド樹脂等からなる下地層が十分に形成されず、セラミックス基板とモールド樹脂との密着性が低下するといった問題があった。このため、セラミックス基板とモールド樹脂との界面部分からモールド樹脂に割れが生じるおそれがあった。また、冷熱サイクルが負荷された場合には、モールド樹脂による応力分散効果が作用せず、セラミックス基板と回路層との接合界面に亀裂が生じ、回路層とセラミックスとの接合信頼性が不十分となるおそれがあった。
さらに、パワーモジュール用基板が銅又は銅合金で構成されたＣｕ層を有し、このＣｕ層がモールド樹脂と接触する樹脂接触面を有している場合には、モールド樹脂とＣｕ層との密着性が低下し、Ｃｕ層とモールド樹脂とが剥離してしまうおそれがあった。 By the way, in a power module equipped with a ceramic substrate made of silicon nitride, even if a primer treatment liquid is applied to the surface of the ceramic substrate and dried, an underlayer made of polyimide resin or the like is not sufficiently formed, There was a problem that the adhesiveness with the mold resin was lowered. For this reason, there existed a possibility that a crack might arise in mold resin from the interface part of a ceramic substrate and mold resin. In addition, when a thermal cycle is applied, the stress dispersion effect due to the mold resin does not act, cracks occur at the bonding interface between the ceramic substrate and the circuit layer, and the bonding reliability between the circuit layer and the ceramic is insufficient. There was a risk of becoming.
Further, when the power module substrate has a Cu layer made of copper or a copper alloy, and this Cu layer has a resin contact surface that comes into contact with the mold resin, the mold resin and the Cu layer are in close contact with each other. As a result, the Cu layer and the mold resin may be peeled off.

この発明は、前述した事情に鑑みてなされたものであって、窒化ケイ素からなるセラミックス基板とモールド樹脂、及び、銅又は銅合金で構成されたＣｕ層とモールド樹脂との密着性に優れた樹脂封止パワーモジュールを製造することが可能な樹脂封止パワーモジュールの製造方法を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and is a resin excellent in adhesion between a ceramic substrate made of silicon nitride and a mold resin, and a Cu layer made of copper or a copper alloy and the mold resin. It aims at providing the manufacturing method of the resin sealing power module which can manufacture a sealing power module.

このような課題を解決して、前記目的を達成するために、本発明者ら鋭意検討した結果、窒化ケイ素からなるセラミックス基板は、その表面に複数の針状粒が存在していることから、プライマー処理液を塗布した際に、この針状粒の間にプライマー処理液が十分に浸透せずにボイドが形成されてしまい、これにより、下地層が良好に形成されず、モールド樹脂との密着性が低下することが判明した。また、パワーモジュール用基板が銅又は銅合金で構成されたＣｕ層を有し、このＣｕ層がモールド樹脂と接触する樹脂接触面を有している場合には、塗布したプライマー処理液を乾燥する過程で、Ｃｕ層の脂接触面に酸化膜が厚く形成されることにより、Ｃｕ層とモールド樹脂との密着性が低下するとの知見を得た。   In order to solve such problems and achieve the above-mentioned object, the present inventors have intensively studied. As a result, the ceramic substrate made of silicon nitride has a plurality of needle-like grains on its surface. When the primer treatment liquid is applied, the primer treatment liquid does not sufficiently permeate between the needle-like particles, and voids are formed. It was found that the sex decreased. In addition, when the power module substrate has a Cu layer made of copper or a copper alloy, and this Cu layer has a resin contact surface in contact with the mold resin, the applied primer treatment liquid is dried. In the process, the knowledge that the adhesion between the Cu layer and the mold resin is lowered by forming a thick oxide film on the oil contact surface of the Cu layer was obtained.

本発明は、上述の知見に基づいてなされたものであって、本発明の樹脂封止パワーモジュールの製造方法は、窒化ケイ素からなるセラミックス基板の一方の面に回路層が形成されたパワーモジュール用基板と、このパワーモジュール用基板の前記回路層上に搭載された半導体素子と、からなるパワーモジュールを、モールド樹脂で封止した樹脂封止パワーモジュールの製造方法であって、前記パワーモジュール用基板は、銅又は銅合金で構成されたＣｕ層を有し、このＣｕ層は、前記モールド樹脂と接触する樹脂接触面を有し、前記セラミックス基板のうち少なくとも前記回路層との接合界面の延長面上であって前記モールド樹脂との接触面の表面粗さを、最大高さＲｙで１．７μｍ以上２．７μｍ以下の範囲内に調整するセラミックス基板表面粗さ調整工程と、前記回路層の上に前記半導体素子を搭載する半導体素子搭載工程と、前記パワーモジュールの表面にプライマー処理液を塗布するプライマー処理液塗布工程と、塗布した前記プライマー処理液を、非酸化雰囲気で乾燥するプライマー処理液乾燥工程と、前記モールド樹脂を用いて前記パワーモジュールを樹脂封止する樹脂封止工程と、を備え、前記プライマー処理液乾燥工程後において、前記Ｃｕ層の前記樹脂接触面に形成された酸化膜の厚さを２５ｎｍ以下とすることを特徴としている。   The present invention has been made based on the above-mentioned knowledge, and the method for producing a resin-encapsulated power module of the present invention is for a power module in which a circuit layer is formed on one surface of a ceramic substrate made of silicon nitride. A method of manufacturing a resin-encapsulated power module in which a power module comprising a substrate and a semiconductor element mounted on the circuit layer of the power module substrate is sealed with a mold resin, the power module substrate Has a Cu layer made of copper or a copper alloy, and this Cu layer has a resin contact surface in contact with the mold resin, and is an extended surface of at least the circuit interface of the ceramic substrate. A ceramic substrate surface that adjusts the surface roughness of the contact surface with the mold resin within a range of 1.7 μm or more and 2.7 μm or less at the maximum height Ry. A surface roughness adjusting step, a semiconductor element mounting step for mounting the semiconductor element on the circuit layer, a primer processing liquid application step for applying a primer processing liquid to the surface of the power module, and the applied primer processing liquid A primer treatment liquid drying step for drying in a non-oxidizing atmosphere, and a resin sealing step for resin-sealing the power module using the mold resin, and after the primer treatment liquid drying step, the Cu layer The thickness of the oxide film formed on the resin contact surface is 25 nm or less.

この構成の樹脂封止パワーモジュールの製造方法においては、セラミックス基板のうち少なくとも前記回路層との接合界面の延長面上であって前記モールド樹脂との接触面の表面粗さを、最大高さＲｙで１．７μｍ以上２．７μｍ以下の範囲内に調整するセラミックス基板表面粗さ調整工程を備えているので、セラミックス基板の表面に存在する針状粒の少なくとも一部を除去して平坦化させることができ、その後のプライマー処理液塗布工程において、プライマー処理液をセラミックス基板の内部にまで浸透させることが可能となる。よって、その後のプライマー処理液乾燥工程によって下地層を良好に形成することができ、モールド樹脂とセラミックス基板との密着性を向上させることが可能となる。
また、前記プライマー処理液乾燥工程後において、前記Ｃｕ層の前記樹脂接触面に形成された酸化膜の厚さを２５ｎｍ以下としていることにより、Ｃｕ層とモールド樹脂との密着性を確実に向上させることが可能となる。
なお、Ｃｕ層の表面に形成される自然酸化膜の厚さを３ｎｍ未満に制御することは、工業上非常に困難であることから、前記Ｃｕ層の前記樹脂接触面に形成された酸化膜の厚さは３ｎｍ以上２５ｎｍ以下の範囲内となる。 In the manufacturing method of the resin-encapsulated power module having this configuration, the surface roughness of the ceramic substrate at least on the extended surface of the bonding interface with the circuit layer and the contact surface with the mold resin is set to the maximum height Ry. Is provided with a ceramic substrate surface roughness adjusting step for adjusting within a range of 1.7 μm or more and 2.7 μm or less, so that at least a part of the needle-like particles existing on the surface of the ceramic substrate is removed and flattened. In the subsequent primer treatment liquid application step, the primer treatment liquid can penetrate into the ceramic substrate. Therefore, the underlying layer can be satisfactorily formed by the subsequent primer treatment liquid drying step, and the adhesion between the mold resin and the ceramic substrate can be improved.
In addition, after the primer treatment liquid drying step, the thickness of the oxide film formed on the resin contact surface of the Cu layer is 25 nm or less, thereby reliably improving the adhesion between the Cu layer and the mold resin. It becomes possible.
In addition, since it is very difficult to control the thickness of the natural oxide film formed on the surface of the Cu layer to be less than 3 nm, it is difficult to control the thickness of the oxide film formed on the resin contact surface of the Cu layer. The thickness is in the range of 3 nm to 25 nm.

また、塗布した前記プライマー処理液を、非酸化雰囲気で乾燥するプライマー処理液乾燥工程を備えているので、銅又は銅合金で構成されたＣｕ層の樹脂接触面において酸化膜が厚く形成されることを抑制でき、Ｃｕ層とモールド樹脂との密着性を向上させることができる。
以上のように、セラミックス基板とモールド樹脂、及び、Ｃｕ層とモールド樹脂との密着性が向上されることから、冷熱サイクル後の接合信頼性に優れた樹脂封止パワーモジュールを提供することが可能となる。 In addition, since the primer treatment liquid applied is provided with a primer treatment liquid drying step for drying in a non-oxidizing atmosphere, a thick oxide film is formed on the resin contact surface of the Cu layer made of copper or copper alloy. And the adhesion between the Cu layer and the mold resin can be improved.
As described above, since the adhesion between the ceramic substrate and the mold resin and between the Cu layer and the mold resin is improved, it is possible to provide a resin-encapsulated power module having excellent bonding reliability after the thermal cycle. It becomes.

ここで、本発明の樹脂封止パワーモジュールの製造方法においては、前記プライマー処理液乾燥工程を、酸素分圧が３２Ｐａ以下の低酸素雰囲気で実施することが好ましい。
この場合、前記プライマー処理液乾燥工程において前記Ｃｕ層の前記樹脂接触面に酸化膜が厚く形成されることを抑制でき、Ｃｕ層とモールド樹脂との密着性を確実に向上させることが可能となる。 Here, in the method for producing the resin-encapsulated power module of the present invention, it is preferable that the primer treatment liquid drying step is performed in a low oxygen atmosphere having an oxygen partial pressure of 32 Pa or less.
In this case, it is possible to suppress the formation of a thick oxide film on the resin contact surface of the Cu layer in the primer treatment liquid drying step, and it is possible to reliably improve the adhesion between the Cu layer and the mold resin. .

また、本発明の樹脂封止パワーモジュールの製造方法においては、前記プライマー処理液乾燥工程を、真空度１５０Ｐａ以下の真空雰囲気で実施することが好ましい。
この場合、前記プライマー処理液乾燥工程において前記Ｃｕ層の前記樹脂接触面に酸化膜が厚く形成されることを抑制でき、Ｃｕ層とモールド樹脂との密着性を確実に向上させることが可能となる。また、プライマー処理液塗布工程後に真空雰囲気下で乾燥されるため、セラミックス基板にプライマー処理液を塗布した際に少量のボイドが発生した場合であっても、真空雰囲気下に保持することでボイドを除去することが可能となる。よって、セラミックス基板中にプライマー処理液をより確実に浸透させることができ、下地層を良好に形成することができる。 In the method for producing a resin-encapsulated power module of the present invention, it is preferable that the primer treatment liquid drying step is performed in a vacuum atmosphere having a degree of vacuum of 150 Pa or less.
In this case, it is possible to suppress the formation of a thick oxide film on the resin contact surface of the Cu layer in the primer treatment liquid drying step, and it is possible to reliably improve the adhesion between the Cu layer and the mold resin. . In addition, since it is dried in a vacuum atmosphere after the primer treatment liquid coating step, even if a small amount of voids are generated when the primer treatment liquid is applied to the ceramic substrate, the voids can be maintained by holding in the vacuum atmosphere. It can be removed. Therefore, the primer treatment liquid can be more reliably permeated into the ceramic substrate, and the underlayer can be satisfactorily formed.

本発明によれば、窒化ケイ素からなるセラミックス基板とモールド樹脂、及び、銅又は銅合金で構成されたＣｕ層とモールド樹脂との密着性に優れた樹脂封止パワーモジュールを製造することが可能な樹脂封止パワーモジュールの製造方法を提供することが可能となる。   According to the present invention, it is possible to manufacture a resin-encapsulated power module having excellent adhesion between a ceramic substrate made of silicon nitride and a mold resin, and a Cu layer made of copper or a copper alloy and the mold resin. It is possible to provide a method for manufacturing a resin-encapsulated power module.

本発明の実施形態である樹脂封止パワーモジュールの概略説明図である。It is a schematic explanatory drawing of the resin sealing power module which is embodiment of this invention. 本発明の実施形態である樹脂封止パワーモジュールの製造方法のフロー図である。It is a flowchart of the manufacturing method of the resin sealing power module which is embodiment of this invention. 本発明の実施形態で用いられるパワーモジュールの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the power module used by embodiment of this invention. 本発明の実施形態である樹脂封止パワーモジュールの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the resin sealing power module which is embodiment of this invention. 本発明の他の施形態である樹脂封止パワーモジュールの概略説明図である。It is a schematic explanatory drawing of the resin sealing power module which is other embodiment of this invention. 本発明の他の施形態である樹脂封止パワーモジュールの概略説明図である。It is a schematic explanatory drawing of the resin sealing power module which is other embodiment of this invention.

以下に、本発明の実施形態について、添付した図面を参照して説明する。図１に、本発明の一実施形態である樹脂封止パワーモジュール５０を示す。
この樹脂封止パワーモジュール５０は、パワーモジュール用基板１０と半導体素子３とを備えたパワーモジュール１と、このパワーモジュール１を樹脂封止するモールド樹脂５とを備えている。 Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows a resin-encapsulated power module 50 according to an embodiment of the present invention.
The resin-encapsulated power module 50 includes a power module 1 that includes the power module substrate 10 and the semiconductor element 3, and a mold resin 5 that encapsulates the power module 1.

パワーモジュール１は、パワーモジュール用基板１０と、パワーモジュール用基板１０の一方の面（図１において上面）にはんだ層２を介して接合された半導体素子３と、を備えている。
ここで、はんだ層２は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材とされている。 The power module 1 includes a power module substrate 10 and a semiconductor element 3 bonded to one surface (the upper surface in FIG. 1) of the power module substrate 10 via a solder layer 2.
Here, the solder layer 2 is made of, for example, a Sn—Ag, Sn—In, or Sn—Ag—Cu solder material.

パワーモジュール用基板１０は、セラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３とを備えている。
セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、本実施形態では、絶縁性の高い窒化ケイ素（Ｓｉ３Ｎ４）で構成されている。ここで、セラミックス基板１１の厚さは、０．２ｍｍ以上１．５ｍｍ以下の範囲内に設定されており、本実施形態では、０．３２ｍｍに設定されている。 The power module substrate 10 has a ceramic substrate 11, a circuit layer 12 disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11, and the other surface (lower surface in FIG. 1) of the ceramic substrate 11. And a disposed metal layer 13.
The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and in this embodiment, the ceramic substrate 11 is made of silicon nitride (Si 3 N 4 ) having high insulation properties. Here, the thickness of the ceramic substrate 11 is set within a range of 0.2 mm or more and 1.5 mm or less, and is set to 0.32 mm in the present embodiment.

回路層１２は、図３に示すように、セラミックス基板１１の一方の面に銅又は銅合金からなる銅板２２が接合されることにより形成されている。本実施形態においては、回路層１２を構成する銅板２２として、無酸素銅の圧延板が用いられている。この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が搭載される搭載面とされている。ここで、回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
なお、この回路層１２は、ワイヤーボンディングによって外部接続端子７と接続されている。 As shown in FIG. 3, the circuit layer 12 is formed by bonding a copper plate 22 made of copper or a copper alloy to one surface of the ceramic substrate 11. In the present embodiment, an oxygen-free copper rolled plate is used as the copper plate 22 constituting the circuit layer 12. A circuit pattern is formed on the circuit layer 12, and one surface (the upper surface in FIG. 1) is a mounting surface on which the semiconductor element 3 is mounted. Here, the thickness of the circuit layer 12 is set within a range of 0.1 mm to 1.0 mm, and is set to 0.6 mm in the present embodiment.
The circuit layer 12 is connected to the external connection terminal 7 by wire bonding.

金属層１３は、図３に示すように、セラミックス基板１１の他方の面にアルミニウム板２３が接合されることにより形成されている。本実施形態においては、金属層１３は、純度が９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板２３がセラミックス基板１１に接合されることで形成されている。
なお、このアルミニウム板２３は、０．２％耐力が３０Ｎ／ｍｍ２以下とされている。ここで、金属層１３（アルミニウム板２３）の厚さは０．５ｍｍ以上６ｍｍ以下の範囲内に設定されており、本実施形態では、２．０ｍｍに設定されている。 As shown in FIG. 3, the metal layer 13 is formed by bonding an aluminum plate 23 to the other surface of the ceramic substrate 11. In the present embodiment, the metal layer 13 is formed by joining an aluminum plate 23 made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99 mass% or more to the ceramic substrate 11.
The aluminum plate 23 has a 0.2% proof stress of 30 N / mm 2 or less. Here, the thickness of the metal layer 13 (aluminum plate 23) is set in the range of 0.5 mm or more and 6 mm or less, and is set to 2.0 mm in this embodiment.

そして、本実施形態では、図１に示すように、パワーモジュール用基板１０、半導体素子３がモールド樹脂５で封止されている。このモールド樹脂５として、例えば、エポキシ系樹脂を適用することができる。また、パワーモジュール用基板１０、半導体素子３のうちモールド樹脂５との接触面には、下地層（図示なし）が形成されている。   In this embodiment, as shown in FIG. 1, the power module substrate 10 and the semiconductor element 3 are sealed with the mold resin 5. For example, an epoxy resin can be applied as the mold resin 5. In addition, a base layer (not shown) is formed on the contact surface of the power module substrate 10 and the semiconductor element 3 with the mold resin 5.

以下に、本発明の実施形態である樹脂封止パワーモジュール５０の製造方法について、図２から図４を参照して説明する。
本実施形態である樹脂封止パワーモジュール５０の製造方法は、図２に示すように、パワーモジュール用基板１０を形成するパワーモジュール用基板形成工程Ｓ０１と、セラミックス基板１１のモールド樹脂５との接触面の表面粗さを調整するセラミックス基板表面粗さ調整工程Ｓ０２と、パワーモジュール用基板１０の回路層１２上に半導体素子３を搭載する半導体素子搭載工程Ｓ０３と、パワーモジュール１の表面にプライマー処理液を塗布するプライマー処理液塗布工程Ｓ０４と、塗布したプライマー処理液を乾燥させて下地層を形成するプライマー処理液乾燥工程Ｓ０５と、モールド樹脂５を用いてパワーモジュール１を樹脂封止する樹脂封止工程Ｓ０６と、を備えている。 Below, the manufacturing method of the resin-sealed power module 50 which is embodiment of this invention is demonstrated with reference to FIGS.
As shown in FIG. 2, the manufacturing method of the resin-encapsulated power module 50 according to this embodiment is a contact between the power module substrate forming step S01 for forming the power module substrate 10 and the mold resin 5 of the ceramic substrate 11. Ceramic substrate surface roughness adjusting step S02 for adjusting the surface roughness of the surface, semiconductor element mounting step S03 for mounting the semiconductor element 3 on the circuit layer 12 of the power module substrate 10, and primer treatment on the surface of the power module 1 A primer treatment liquid application step S04 for applying the liquid, a primer treatment liquid drying step S05 for drying the applied primer treatment liquid to form a base layer, and a resin seal for resin-sealing the power module 1 using the mold resin 5 Stop process S06.

（パワーモジュール用基板形成工程Ｓ０１）
まず、図３に示すように、回路層１２となる銅板２２とセラミックス基板１１とを接合する（銅板接合工程Ｓ１１）。本実施形態では、Ａｇ−Ｃｕ−Ｔｉ系ろう材２４を用いて、回路層１２となる銅板２２とセラミックス基板１１とを接合している。
次に、図３に示すように、金属層１３となるアルミニウム板２３とセラミックス基板１１とを接合する（アルミニウム板接合工程Ｓ１２）。本実施形態では、Ａｌ−Ｓｉ系ろう材２５を用いて、金属層１３となるアルミニウム板２３とセラミックス基板１１とを接合している。
以上の工程によって、本実施形態におけるパワーモジュール用基板１０が形成される。 (Power Module Substrate Formation Step S01)
First, as shown in FIG. 3, the copper plate 22 to be the circuit layer 12 and the ceramic substrate 11 are joined (copper plate joining step S11). In the present embodiment, the Ag-Cu-Ti brazing material 24 is used to join the copper plate 22 to be the circuit layer 12 and the ceramic substrate 11.
Next, as shown in FIG. 3, the aluminum plate 23 to be the metal layer 13 and the ceramic substrate 11 are joined (aluminum plate joining step S12). In the present embodiment, an aluminum plate 23 to be the metal layer 13 and the ceramic substrate 11 are bonded using an Al—Si based brazing material 25.
Through the above steps, the power module substrate 10 in the present embodiment is formed.

（セラミックス基板表面粗さ調整工程Ｓ０２）
次に、セラミックス基板１１のうち少なくとも回路層１２との接合界面の延長面上であってモールド樹脂５との接触面の表面粗さを調整する。本実施形態では、図３に示すように、回路層１２との接合界面の延長面上及び金属層１３との接合界面の延長面上の表面粗さを調整する構成されている。 (Ceramic substrate surface roughness adjustment step S02)
Next, the surface roughness of the contact surface with the mold resin 5 on at least the extended surface of the bonding interface with the circuit layer 12 of the ceramic substrate 11 is adjusted. In the present embodiment, as shown in FIG. 3, the surface roughness on the extended surface of the bonding interface with the circuit layer 12 and on the extended surface of the bonding interface with the metal layer 13 is adjusted.

本実施形態では、セラミックス基板１１の表面にブラスト処理を行うことによって、セラミックス基板１１の表面粗さを調整している。ブラスト粒子としては、ＳｉＣ粒子やＡｌ２Ｏ３粒子等を用いることができる。また、ブラスト粒子の粒子径は、１３μｍ以上１５μｍ以下の範囲内とすることが好ましい。さらに、ブラスト処理時の圧力は、０．２ＭＰａ以上 ０．２５ＭＰａ以下の範囲内とすることが好ましい。 In the present embodiment, the surface roughness of the ceramic substrate 11 is adjusted by blasting the surface of the ceramic substrate 11. As the blast particles, SiC particles, Al 2 O 3 particles, or the like can be used. Moreover, it is preferable that the particle diameter of a blast particle shall be in the range of 13 micrometers or more and 15 micrometers or less. Furthermore, it is preferable that the pressure at the time of a blast process shall be in the range of 0.2 MPa or more and 0.25 MPa or less.

上述のような条件でブラスト処理を行うことにより、窒化ケイ素からなるセラミックス基板１１の表面に存在する針状粒が平坦化され、セラミックス基板１１のモールド樹脂５との接触面の表面粗さが、最大高さＲｙ（ＪＩＳ Ｂ０６０１−１９９４）で１．７μｍ以上２．７μｍ以下の範囲内に調整される。
なお、ブラスト処理後には、セラミックス基板１１の表面を、アルカリ洗浄、酸洗浄、水洗、乾燥を行うことが好ましい。 By performing the blasting process under the conditions as described above, the acicular grains present on the surface of the ceramic substrate 11 made of silicon nitride are flattened, and the surface roughness of the contact surface of the ceramic substrate 11 with the mold resin 5 is The maximum height Ry (JIS B0601-1994) is adjusted within a range of 1.7 μm or more and 2.7 μm or less.
In addition, after the blast treatment, it is preferable to perform alkali cleaning, acid cleaning, water cleaning, and drying on the surface of the ceramic substrate 11.

（半導体素子搭載工程Ｓ０３）
次に、パワーモジュール用基板１０の回路層１２上に半導体素子３を搭載する。本実施形態では、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材を用いて、回路層１２と半導体素子３とをはんだ接合する。これにより、パワーモジュール１が形成される。 (Semiconductor element mounting step S03)
Next, the semiconductor element 3 is mounted on the circuit layer 12 of the power module substrate 10. In the present embodiment, the circuit layer 12 and the semiconductor element 3 are solder-bonded using, for example, an Sn—Ag, Sn—In, or Sn—Ag—Cu solder material. Thereby, the power module 1 is formed.

（プライマー処理液塗布工程Ｓ０４）
次に、パワーモジュール１の表面にプライマー処理液（図なし）を塗布する。このプライマー処理液は、乾燥後においてポリアミド、ポリイミド、ポリアミドイミド等を基本構造とする樹脂からなる下地層を形成することが可能なものとされている。プライマー処理液としては、例えば、日立化成（株）社製ＨＬ−１２００やＨ−１２１０Ｎ等を用いることができる。ＨＬ−１２００やＨ−１２１０Ｎを用いる場合、Ｎ−メチル−２−ピロリドンとブチルセロソルブアセテートの混合液で、１倍〜１０倍に希釈して用いるとよい。塗布方法としては、パワーモジュール１をプライマー処理液に浸漬して塗布する方法やスピンコート等を用いることができる。 (Primer treatment liquid application step S04)
Next, a primer treatment liquid (not shown) is applied to the surface of the power module 1. This primer treatment liquid is capable of forming a base layer made of a resin having a basic structure of polyamide, polyimide, polyamideimide or the like after drying. For example, HL-1200 or H-1210N manufactured by Hitachi Chemical Co., Ltd. can be used as the primer treatment solution. In the case of using HL-1200 or H-1210N, it is preferable to dilute 1 to 10 times with a mixed solution of N-methyl-2-pyrrolidone and butyl cellosolve acetate. As a coating method, a method of immersing the power module 1 in a primer treatment solution and spin coating or the like can be used.

（プライマー処理液乾燥工程Ｓ０５）
次に、塗布したプライマー処理液を非酸化雰囲気で乾燥して、パワーモジュール１の表面に、ポリアミド、ポリイミド、ポリアミドイミド等を基本構造とする樹脂からなる下地層を形成する。
ここで、本実施形態においては、乾燥炉６１内の酸素分圧を３２Ｐａ以下の低酸素雰囲気として乾燥を行っている。具体的には、真空度１５０Ｐａ以下の真空雰囲気で乾燥を行う。このように真空雰囲気下でプライマー処理液乾燥工程Ｓ０５を行うことで、プライマー処理液乾燥工程Ｓ０５後において、回路層１２の表面に形成された酸化膜の厚さを２５ｎｍ以下に抑えることが可能となる。また、真空雰囲気下以外にも、窒素雰囲気下やアルゴン雰囲気下等の非酸化雰囲気下でもプライマー処理液乾燥工程Ｓ０５を行うこともできる。この場合であっても、酸素分圧が３２Ｐａ以下であることが好ましい。 (Primer treatment liquid drying step S05)
Next, the applied primer treatment liquid is dried in a non-oxidizing atmosphere, and a base layer made of a resin having a basic structure of polyamide, polyimide, polyamideimide, or the like is formed on the surface of the power module 1.
Here, in the present embodiment, drying is performed in a low oxygen atmosphere where the oxygen partial pressure in the drying furnace 61 is 32 Pa or less. Specifically, drying is performed in a vacuum atmosphere with a degree of vacuum of 150 Pa or less. By performing the primer treatment liquid drying step S05 in a vacuum atmosphere in this way, the thickness of the oxide film formed on the surface of the circuit layer 12 can be suppressed to 25 nm or less after the primer treatment liquid drying step S05. Become. In addition to the vacuum atmosphere, the primer treatment liquid drying step S05 can also be performed in a non-oxidizing atmosphere such as a nitrogen atmosphere or an argon atmosphere. Even in this case, the oxygen partial pressure is preferably 32 Pa or less.

（樹脂封止工程Ｓ０６）
次に、下地層を形成したパワーモジュール１を、モールド樹脂５によって樹脂封止する。この樹脂封止工程Ｓ０６においては、例えば、金型温度１６０℃〜１８０℃、成形圧（注入圧）７ＭＰａ〜１５ＭＰａ、成形温度１６０℃〜１８０℃、成形時間２２０秒〜２６０秒としたトランスファーモールドによって樹脂封止することができる。
以上のようにして、本実施形態である樹脂封止パワーモジュール５０が製出される。 (Resin sealing step S06)
Next, the power module 1 on which the base layer is formed is resin-sealed with a mold resin 5. In this resin sealing step S06, for example, by transfer molding with a mold temperature of 160 ° C. to 180 ° C., a molding pressure (injection pressure) of 7 MPa to 15 MPa, a molding temperature of 160 ° C. to 180 ° C., and a molding time of 220 seconds to 260 seconds. Resin sealing is possible.
As described above, the resin-encapsulated power module 50 according to the present embodiment is produced.

前述の構成とされた本実施形態である樹脂封止パワーモジュール５０の製造方法によれば、セラミックス基板１１のうち回路層１２及び金属層１３との接合界面の延長面上であってモールド樹脂５との接触面の表面粗さを、最大高さＲｙで１．７μｍ以上２．７μｍ以下の範囲内に調整するセラミックス基板表面粗さ調整工程Ｓ０２を備えているので、セラミックス基板１１の表面に存在する針状粒の少なくとも一部を除去して平坦化させることができる。よって、その後のプライマー処理液塗布工程Ｓ０４において、プライマー処理液をセラミックス基板１１の内部にまで十分に浸透させることができ、下地層を良好に形成することができる。これにより、モールド樹脂５とセラミックス基板１１との密着性を向上させることが可能となる。   According to the manufacturing method of the resin-encapsulated power module 50 according to the present embodiment having the above-described configuration, the mold resin 5 is formed on the extended surface of the bonding interface between the circuit layer 12 and the metal layer 13 of the ceramic substrate 11. Is present on the surface of the ceramic substrate 11 since the ceramic substrate surface roughness adjusting step S02 for adjusting the surface roughness of the contact surface to a maximum height Ry within a range of 1.7 μm to 2.7 μm is provided. It is possible to remove and flatten at least a part of the acicular grains. Therefore, in the subsequent primer treatment liquid application step S04, the primer treatment liquid can be sufficiently permeated into the ceramic substrate 11 and the underlayer can be satisfactorily formed. Thereby, the adhesiveness between the mold resin 5 and the ceramic substrate 11 can be improved.

ここで、セラミックス基板表面粗さ調整工程Ｓ０２において、セラミックス基板１１のモールド樹脂５との接触面の表面粗さを、最大高さＲｙで１．７μｍ未満とした場合には、アンカー効果を得ることができず、モールド樹脂５とセラミックス基板１１との密着性が低下するおそれがある。一方、セラミックス基板１１のモールド樹脂５との接触面の表面粗さを、最大高さＲｙで２．７μｍを超える場合には、プライマー処理液の浸透が不十分となって下地層を良好に形成することができず、モールド樹脂５とセラミックス基板１１との密着性が低下するおそれがある。
以上のことから、本実施形態においては、セラミックス基板１１のモールド樹脂５との接触面の表面粗さを、最大高さＲｙで１．７μｍ以上２．７μｍ以下の範囲内に設定している。 Here, in the ceramic substrate surface roughness adjusting step S02, when the surface roughness of the contact surface of the ceramic substrate 11 with the mold resin 5 is less than 1.7 μm at the maximum height Ry, an anchor effect is obtained. The adhesiveness between the mold resin 5 and the ceramic substrate 11 may be reduced. On the other hand, when the surface roughness of the contact surface of the ceramic substrate 11 with the mold resin 5 exceeds 2.7 μm at the maximum height Ry, the primer treatment liquid is not sufficiently penetrated and the underlayer is formed well. There is a possibility that the adhesion between the mold resin 5 and the ceramic substrate 11 may be reduced.
From the above, in this embodiment, the surface roughness of the contact surface of the ceramic substrate 11 with the mold resin 5 is set in the range of 1.7 μm or more and 2.7 μm or less at the maximum height Ry.

なお、モールド樹脂５とセラミックス基板１１との密着性をさらに確実に向上させるためには、セラミックス基板１１のモールド樹脂５との接触面の表面粗さの下限を、最大高さＲｙで２．４μｍ以上とすることが好ましい。さらに、セラミックス基板１１のモールド樹脂５との接触面の表面粗さの上限を、最大高さＲｙで２．６μｍ以下とすることが好ましい。   In order to further improve the adhesion between the mold resin 5 and the ceramic substrate 11, the lower limit of the surface roughness of the contact surface of the ceramic substrate 11 with the mold resin 5 is 2.4 μm at the maximum height Ry. The above is preferable. Furthermore, it is preferable that the upper limit of the surface roughness of the contact surface of the ceramic substrate 11 with the mold resin 5 is 2.6 μm or less at the maximum height Ry.

また、本実施形態においては、プライマー処理液乾燥工程Ｓ０５を真空度１５０Ｐａ以下の真空雰囲気で実施しているので、セラミックス基板１１にプライマー処理液を塗布した際に少量のボイドが発生した場合であっても、真空雰囲気下に保持することでボイドを除去することができ、セラミックス基板１１中にプライマー処理液をより確実に浸透させて、下地層を良好に形成することができる。   Further, in this embodiment, the primer treatment liquid drying step S05 is performed in a vacuum atmosphere with a vacuum degree of 150 Pa or less, so that a small amount of voids is generated when the primer treatment liquid is applied to the ceramic substrate 11. Even if it hold | maintains in a vacuum atmosphere, a void can be removed and a primer processing liquid can be made to osmose | permeate more reliably in the ceramic substrate 11, and a base layer can be formed favorable.

また、プライマー処理液乾燥工程Ｓ０５において、塗布したプライマー処理液を非酸化雰囲気下で乾燥した場合、銅又は銅合金で構成された回路層１２の樹脂接触面において酸化膜が厚く形成されることを抑制でき、回路層１２とモールド樹脂５との密着性を向上させることができる。
特に、本実施形態においては、プライマー処理液乾燥工程Ｓ０５を、酸素分圧が３２Ｐａ以下の低酸素雰囲気で実施する構成とされ、具体的には、真空度１５０Ｐａ以下の真空雰囲気で実施しているので、回路層１２の樹脂接触面に形成された酸化膜の厚さを２５ｎｍ以下に制限することができ、回路層１２とモールド樹脂５との密着性を確実に向上させることができる。 In the primer treatment liquid drying step S05, when the applied primer treatment liquid is dried in a non-oxidizing atmosphere, a thick oxide film is formed on the resin contact surface of the circuit layer 12 made of copper or copper alloy. Therefore, the adhesion between the circuit layer 12 and the mold resin 5 can be improved.
In particular, in the present embodiment, the primer treatment liquid drying step S05 is configured to be performed in a low oxygen atmosphere having an oxygen partial pressure of 32 Pa or less, and specifically, is performed in a vacuum atmosphere having a degree of vacuum of 150 Pa or less. Therefore, the thickness of the oxide film formed on the resin contact surface of the circuit layer 12 can be limited to 25 nm or less, and the adhesion between the circuit layer 12 and the mold resin 5 can be reliably improved.

また、本実施形態では、セラミックス基板表面粗さ調整工程Ｓ０２において、ブラスト処理を行うことでセラミックス基板１１の表面粗さを調整しているので、セラミックス基板１１の表面に存在する針状粒の少なくとも一部が確実に除去して平坦化することが可能となる。   In the present embodiment, since the surface roughness of the ceramic substrate 11 is adjusted by performing blasting in the ceramic substrate surface roughness adjusting step S02, at least the needle-like particles present on the surface of the ceramic substrate 11 are adjusted. A part can be reliably removed and flattened.

また、本実施形態である樹脂封止パワーモジュール５０によれば、上述の本実施形態である樹脂封止パワーモジュール５０の製造方法によって製造されており、セラミックス基板１１とモールド樹脂５、及び、回路層１２とモールド樹脂５との密着性が向上されることから、冷熱サイクル後の接合信頼性に優れている。   Further, according to the resin-encapsulated power module 50 according to the present embodiment, the resin-encapsulated power module 50 according to the present embodiment is manufactured by the manufacturing method of the resin-encapsulated power module 50 according to the above-described embodiment. Since the adhesion between the layer 12 and the mold resin 5 is improved, the bonding reliability after the thermal cycle is excellent.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、回路層を銅又は銅合金で構成し、金属層をアルミニウム又はアルミニウム合金で構成したものとして説明したが、回路層をアルミニウム又はアルミニウム合金等で構成してもよいし、金属層を銅又は銅合金等で構成してもよい。パワーモジュール用基板に、銅又は銅合金からなり、モールド樹脂と接触するＣｕ層が形成されていればよい。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, in the present embodiment, the circuit layer is composed of copper or a copper alloy and the metal layer is composed of aluminum or an aluminum alloy. However, the circuit layer may be composed of aluminum or an aluminum alloy, The metal layer may be made of copper or a copper alloy. It is sufficient that a Cu layer made of copper or a copper alloy and in contact with the mold resin is formed on the power module substrate.

さらに、図５に示す樹脂封止パワーモジュール１５０のように、回路層１１２及び金属層１１３をＡｌ層１１２Ａ，１１３ＡとＣｕ層１１２Ｂ、１１３Ｂとの積層構造としたものであってもよい。この場合、Ｃｕ層１１２Ｂ、１１３Ｂのうちモールド樹脂５と接触する接触面において酸化膜が厚く形成されることを抑制すればよい。なお、この場合、Ｃｕ層１１２Ｂ、１１３Ｂの厚さを０．１ｍｍ〜６．０ｍｍの範囲内とするとよい。   Further, as in the resin-encapsulated power module 150 shown in FIG. 5, the circuit layer 112 and the metal layer 113 may have a laminated structure of Al layers 112A and 113A and Cu layers 112B and 113B. In this case, it is only necessary to suppress the formation of a thick oxide film on the contact surface in contact with the mold resin 5 in the Cu layers 112B and 113B. In this case, the thickness of the Cu layers 112B and 113B is preferably in the range of 0.1 mm to 6.0 mm.

また、図６に示す樹脂封止パワーモジュール２５０のように、回路層２１２が銅又は銅合金からなるリードフレーム２３０のダイパッド部２３１とされ、リード部２３２がモールド樹脂５の外部に突出した構造とされていてもよい。この場合、リードフレーム２３０のうちモールド樹脂５と接触する接触面において酸化膜が厚く形成されることを抑制すればよい。   Further, as in the resin-encapsulated power module 250 shown in FIG. 6, the circuit layer 212 is a die pad portion 231 of a lead frame 230 made of copper or a copper alloy, and the lead portion 232 protrudes outside the mold resin 5. May be. In this case, the formation of a thick oxide film on the contact surface of the lead frame 230 that contacts the mold resin 5 may be suppressed.

また、本実施形態では、セラミックス基板と銅板とをＡｇ−Ｃｕ−Ｔｉ系ろう材を用いて接合するものとして説明したが、これに限定されることはなく、Ａｇ−Ｔｉ系ろう材を用いて接合してもよいし、あるいは、ＤＢＣ法によって銅板とセラミックスとを接合したものであってもよい。   Moreover, although this embodiment demonstrated as what joins a ceramic substrate and a copper plate using an Ag-Cu-Ti type | system | group brazing material, it is not limited to this, Ag-Ti type | system | group brazing material is used. It may be joined, or a copper plate and ceramics may be joined by the DBC method.

さらに、本実施形態では、セラミックス基板とアルミニウム板とをＡｌ−Ｓｉ系ろう材を用いて接合するものとして説明したが、これに限定されることはなく、過渡液相接合法（Ｔｒａｎｓｉｅｎｔ Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｂｏｎｄｉｎｇ）、鋳造法、金属ペースト法等を用いて接合してもよい。   Furthermore, in the present embodiment, the ceramic substrate and the aluminum plate have been described as being bonded using an Al—Si brazing material. However, the present invention is not limited to this, and a transient liquid phase bonding method (Transient Liquid Phase Bonding) is used. ), A casting method, a metal paste method, or the like.

本発明の有効性を確認するために行った比較実験について説明する。   A comparative experiment conducted to confirm the effectiveness of the present invention will be described.

窒化ケイ素（Ｓｉ３Ｎ４）からなるセラミックス基板（４０ｍｍ×４０ｍｍ×厚さ０．３２ｍｍ）を準備し、表１に示す条件でブラスト処理を行い、セラミックス基板の表面粗さを表１に示すように調整した。
なお、ブラスト処理後のセラミックス基板の表面粗さは、表面粗さ測定機ＳＶ−４００（株式会社ミツトヨ製）を用い、基準長さＬｒ＝０．８ｍｍ、評価長さＬｎ＝４ｍｍとし測定した。
ブラスト処理後には、５％ＮａＯＨ水溶液を用いて５０℃で８２秒間のアルカリ洗浄、５％ＨＣｌ水溶液を用いて室温で３０秒間の酸洗浄、水洗、乾燥を行った。
そして、ブラスト処理を行ったセラミックス基板の一方の面及び他方の面に、無酸素銅（Ｃ１０２０）からなる銅板（３７ｍｍ×３７ｍｍ×厚さ０．３ｍｍ）を接合して回路層及び金属層を形成した。その後、回路層上に、半導体素子としてＩＧＢＴ素子（１３ｍｍ×１０ｍｍ×厚さ０．６ｍｍ）をはんだ接合してパワーモジュールを得た。なお、はんだ材としてＳｎ−Ａｇ−Ｃｕ系を用いた。 A ceramic substrate (40 mm × 40 mm × thickness 0.32 mm) made of silicon nitride (Si 3 N 4 ) was prepared, blasted under the conditions shown in Table 1, and the surface roughness of the ceramic substrate was as shown in Table 1. Adjusted.
The surface roughness of the ceramic substrate after the blasting was measured using a surface roughness measuring instrument SV-400 (manufactured by Mitutoyo Corporation) with a reference length Lr = 0.8 mm and an evaluation length Ln = 4 mm.
After the blast treatment, an alkaline cleaning was performed at 50 ° C. for 82 seconds using a 5% NaOH aqueous solution, and acid cleaning, water washing and drying were performed at room temperature using a 5% HCl aqueous solution for 30 seconds.
Then, a copper plate (37 mm × 37 mm × thickness 0.3 mm) made of oxygen-free copper (C1020) is joined to one surface and the other surface of the blasted ceramic substrate to form a circuit layer and a metal layer. did. Thereafter, an IGBT element (13 mm × 10 mm × thickness 0.6 mm) as a semiconductor element was soldered on the circuit layer to obtain a power module. In addition, Sn-Ag-Cu system was used as a solder material.

その後、パワーモジュールに表１記載のプライマー処理液を塗布し、表１記載の条件でプライマー処理液を乾燥して、下地層を形成した。なお、プライマー処理液は、日立化成（株）社製ＨＬ−１２００を、Ｎ−メチル−２−ピロリドンとブチルセロソルブアセテートの混合液（３５：６５（体積比））で、２倍に希釈し、パワーモジュールをプライマー処理液に浸漬して塗布した。   Then, the primer processing liquid of Table 1 was apply | coated to the power module, and the primer processing liquid was dried on the conditions of Table 1, and the base layer was formed. In addition, the primer treatment liquid dilutes HL-1200 made by Hitachi Chemical Co., Ltd. with a mixed liquid of N-methyl-2-pyrrolidone and butyl cellosolve acetate (35:65 (volume ratio)) twice. The module was dipped in the primer treatment solution and applied.

次に、下地層が形成されたパワーモジュールに、トランスファーモールドによってモールド樹脂を成型した。トランスファーモールドは、金型温度１７０℃、成形圧（注入圧）１０ＭＰａ、成形温度１７０℃、成形時間２４０秒で行った。なお、モールド樹脂の材質を表１に示す。
そして、大気中で１８０℃、４時間保持の条件でアフターキュアを行い、モールド樹脂を硬化させた。 Next, a mold resin was molded by transfer molding on the power module on which the underlayer was formed. The transfer mold was performed at a mold temperature of 170 ° C., a molding pressure (injection pressure) of 10 MPa, a molding temperature of 170 ° C., and a molding time of 240 seconds. The material of the mold resin is shown in Table 1.
Then, after-curing was performed in the atmosphere at 180 ° C. for 4 hours, and the mold resin was cured.

なお、回路層表面の酸化膜の厚さについては、下地層が形成後、トランスファーモールド前の回路層の断面をＸＰＳ（ＵＬＶＡＣ ＰＨＩ社製 ｍｏｄｅｌ−５６００ＬＳ）を用い、酸化膜の厚さを測定した。評価結果を表１に示す。   Regarding the thickness of the oxide film on the surface of the circuit layer, the thickness of the oxide film was measured by using XPS (model-5600LS manufactured by ULVAC PHI) for the cross section of the circuit layer before the transfer molding after the foundation layer was formed. . The evaluation results are shown in Table 1.

また、得られた樹脂封止パワーモジュールについて、−４０℃×５分←→１２５℃×３分、３０００サイクルの冷熱サイクルを負荷し、セラミックス基板とモールド樹脂、回路層（Ｃｕ層）とモールド樹脂との剥離率を評価した。
剥離率の評価は、超音波探傷装置（インサイト社製ＩＮＳＩＧＨＴ−３００）を用い、セラミックス基板とモールド樹脂との界面、及び、回路層（Ｃｕ層）とモールド樹脂との界面を測定した。超音波探傷装置により得られる二値化画像では、剥離した部分は白色で表示されることから、基準面積に対する白色部面積の割合を剥離率とした。なお、基準面積は、セラミックス基板とモールド樹脂との界面を測定する場合、セラミックス基板において回路層（Ｃｕ層）が形成されていない部分の面積とした。回路層（Ｃｕ層）とモールド樹脂との界面測定する場合、回路層（Ｃｕ層）の面積（３７ｍｍ×３７ｍｍ）とした。
評価結果を表１に示す。 In addition, the obtained resin-encapsulated power module was loaded with a cooling cycle of −40 ° C. × 5 minutes ← → 125 ° C. × 3 minutes, 3000 cycles, a ceramic substrate, a mold resin, a circuit layer (Cu layer), and a mold resin. The peeling rate was evaluated.
The peeling rate was evaluated by measuring the interface between the ceramic substrate and the mold resin and the interface between the circuit layer (Cu layer) and the mold resin using an ultrasonic flaw detector (INSIGHT-300 manufactured by Insight Inc.). In the binarized image obtained by the ultrasonic flaw detector, the peeled portion is displayed in white, so the ratio of the white part area to the reference area was taken as the peel rate. The reference area was the area of the ceramic substrate where the circuit layer (Cu layer) was not formed when measuring the interface between the ceramic substrate and the mold resin. When measuring the interface between the circuit layer (Cu layer) and the mold resin, the area (37 mm × 37 mm) of the circuit layer (Cu layer) was used.
The evaluation results are shown in Table 1.

Figure 2018046192
Figure 2018046192

セラミックス基板の表面粗さＲｙが２．７μｍを超えた比較例１や１．７μｍ未満とされた比較例２では、冷熱サイクル後のモールド樹脂と窒化ケイ素との界面での剥離が大きくなった。また、回路層表面の酸化膜の厚さが２５ｎｍを超えた比較例３では樹脂と回路層との界面での剥離が大きくなった。
これに対し、本発明例１〜８では、冷熱サイクル後の界面剥離が少なく、密着性に優れた樹脂封止パワーモジュールが得られることが確認された。 In Comparative Example 1 in which the surface roughness Ry of the ceramic substrate exceeded 2.7 μm and Comparative Example 2 in which the surface roughness Ry was less than 1.7 μm, peeling at the interface between the mold resin and silicon nitride after the cooling and heating cycle increased. Further, in Comparative Example 3 in which the thickness of the oxide film on the surface of the circuit layer exceeded 25 nm, peeling at the interface between the resin and the circuit layer increased.
On the other hand, in Examples 1 to 8 of the present invention, it was confirmed that a resin-encapsulated power module excellent in adhesion was obtained with less interface peeling after the cooling and heating cycle.

１ パワーモジュール
３ 半導体素子
５ モールド樹脂
１０ パワーモジュール用基板
１１ セラミックス基板
１２ 回路層（Ｃｕ層）
５０ 樹脂封止パワーモジュール DESCRIPTION OF SYMBOLS 1 Power module 3 Semiconductor element 5 Mold resin 10 Power module substrate 11 Ceramic substrate 12 Circuit layer (Cu layer)
50 Resin encapsulated power module

Claims (3)

窒化ケイ素からなるセラミックス基板の一方の面に回路層が形成されたパワーモジュール用基板と、このパワーモジュール用基板の前記回路層上に搭載された半導体素子と、からなるパワーモジュールを、モールド樹脂で封止した樹脂封止パワーモジュールの製造方法であって、
前記パワーモジュール用基板は、銅又は銅合金で構成されたＣｕ層を有し、このＣｕ層は、前記モールド樹脂と接触する樹脂接触面を有し、
前記セラミックス基板のうち少なくとも前記回路層との接合界面の延長面上であって前記モールド樹脂との接触面の表面粗さを、最大高さＲｙで１．７μｍ以上２．７μｍ以下の範囲内に調整するセラミックス基板表面粗さ調整工程と、
前記回路層の上に前記半導体素子を搭載する半導体素子搭載工程と、
前記パワーモジュールの表面にプライマー処理液を塗布するプライマー処理液塗布工程と、
塗布した前記プライマー処理液を、非酸化雰囲気で乾燥するプライマー処理液乾燥工程と、
前記モールド樹脂を用いて前記パワーモジュールを樹脂封止する樹脂封止工程と、
を備え、
前記プライマー処理液乾燥工程後において、前記Ｃｕ層の前記樹脂接触面に形成された酸化膜の厚さを２５ｎｍ以下とすることを特徴とする樹脂封止パワーモジュールの製造方法。 A power module substrate having a circuit layer formed on one surface of a ceramic substrate made of silicon nitride and a semiconductor element mounted on the circuit layer of the power module substrate is molded with a mold resin. A method for producing a sealed resin-encapsulated power module,
The power module substrate has a Cu layer made of copper or a copper alloy, and the Cu layer has a resin contact surface in contact with the mold resin.
The surface roughness of the ceramic substrate at least on the extended surface of the bonding interface with the circuit layer and the contact surface with the mold resin is within the range of 1.7 μm or more and 2.7 μm or less at the maximum height Ry. A ceramic substrate surface roughness adjusting step to be adjusted;
A semiconductor element mounting step of mounting the semiconductor element on the circuit layer;
A primer treatment liquid application step of applying a primer treatment liquid to the surface of the power module;
A primer treatment liquid drying step of drying the applied primer treatment liquid in a non-oxidizing atmosphere;
A resin sealing step of resin-sealing the power module using the mold resin;
With
A method for manufacturing a resin-encapsulated power module, wherein after the primer treatment liquid drying step, the thickness of the oxide film formed on the resin contact surface of the Cu layer is 25 nm or less. 前記プライマー処理液乾燥工程を、酸素分圧が３２Ｐａ以下の低酸素雰囲気で実施することを特徴とする請求項１に記載の樹脂封止パワーモジュールの製造方法。   The method for producing a resin-encapsulated power module according to claim 1, wherein the primer treatment liquid drying step is performed in a low oxygen atmosphere having an oxygen partial pressure of 32 Pa or less. 前記プライマー処理液乾燥工程を、真空度１５０Ｐａ以下の真空雰囲気で実施することを特徴とする請求項１又は請求項２に記載の樹脂封止パワーモジュールの製造方法。   The method for producing a resin-encapsulated power module according to claim 1, wherein the primer treatment liquid drying step is performed in a vacuum atmosphere having a degree of vacuum of 150 Pa or less.
JP2016180700A 2016-09-15 2016-09-15 Manufacturing method of resin-sealed power module Active JP6780398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016180700A JP6780398B2 (en) 2016-09-15 2016-09-15 Manufacturing method of resin-sealed power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180700A JP6780398B2 (en) 2016-09-15 2016-09-15 Manufacturing method of resin-sealed power module

Publications (2)

Publication Number Publication Date
JP2018046192A true JP2018046192A (en) 2018-03-22
JP6780398B2 JP6780398B2 (en) 2020-11-04

Family

ID=61695050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180700A Active JP6780398B2 (en) 2016-09-15 2016-09-15 Manufacturing method of resin-sealed power module

Country Status (1)

Country Link
JP (1) JP6780398B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217851A1 (en) 2019-04-26 2020-10-29 デンカ株式会社 Electronic component module and silicon nitride circuit substrate
KR20200139194A (en) * 2018-03-29 2020-12-11 신에쓰 가가꾸 고교 가부시끼가이샤 Power module

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101217A (en) * 2001-09-26 2003-04-04 Kyocera Corp Circuit substrate and its manufacturing method
JP2005244138A (en) * 2004-02-27 2005-09-08 Toyobo Co Ltd Flexible printed wiring board
JP2007165854A (en) * 2005-10-21 2007-06-28 E I Du Pont De Nemours & Co Barium titanate thin film comprising titanium partially substituted by zirconium, tin or hafnium
JP2007189112A (en) * 2006-01-16 2007-07-26 Denki Kagaku Kogyo Kk Silicon nitride substrate, circuit board and module using the same
US20080258316A1 (en) * 2007-04-19 2008-10-23 Hitachi, Ltd. Power Semiconductor Module
JP2011187511A (en) * 2010-03-04 2011-09-22 Toshiba Corp Silicon nitride substrate, and semiconductor module using the same
CN102714191A (en) * 2010-01-13 2012-10-03 京瓷株式会社 Silicon nitride substrate, circuit substrate and electronic device using same
JP2013135061A (en) * 2011-12-26 2013-07-08 Toyota Motor Corp Semiconductor device manufacturing method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101217A (en) * 2001-09-26 2003-04-04 Kyocera Corp Circuit substrate and its manufacturing method
JP2005244138A (en) * 2004-02-27 2005-09-08 Toyobo Co Ltd Flexible printed wiring board
JP2007165854A (en) * 2005-10-21 2007-06-28 E I Du Pont De Nemours & Co Barium titanate thin film comprising titanium partially substituted by zirconium, tin or hafnium
JP2007189112A (en) * 2006-01-16 2007-07-26 Denki Kagaku Kogyo Kk Silicon nitride substrate, circuit board and module using the same
US20080258316A1 (en) * 2007-04-19 2008-10-23 Hitachi, Ltd. Power Semiconductor Module
JP2008270455A (en) * 2007-04-19 2008-11-06 Hitachi Ltd Power semiconductor module
CN102714191A (en) * 2010-01-13 2012-10-03 京瓷株式会社 Silicon nitride substrate, circuit substrate and electronic device using same
JP2011187511A (en) * 2010-03-04 2011-09-22 Toshiba Corp Silicon nitride substrate, and semiconductor module using the same
JP2013135061A (en) * 2011-12-26 2013-07-08 Toyota Motor Corp Semiconductor device manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200139194A (en) * 2018-03-29 2020-12-11 신에쓰 가가꾸 고교 가부시끼가이샤 Power module
US11551987B2 (en) * 2018-03-29 2023-01-10 Shin-Etsu Chemical Co., Ltd. Power module comprising a primer layer
KR102615879B1 (en) 2018-03-29 2023-12-21 신에쓰 가가꾸 고교 가부시끼가이샤 power module
WO2020217851A1 (en) 2019-04-26 2020-10-29 デンカ株式会社 Electronic component module and silicon nitride circuit substrate
KR20220005497A (en) 2019-04-26 2022-01-13 덴카 주식회사 Electronic component module, and silicon nitride circuit board
EP3961694A4 (en) * 2019-04-26 2022-07-06 Denka Company Limited Electronic component module and silicon nitride circuit substrate

Also Published As

Publication number Publication date
JP6780398B2 (en) 2020-11-04

Similar Documents

Publication Publication Date Title
KR101204187B1 (en) Power Module using Sintering die attach And Manufacturing Method Thereof
US7608485B2 (en) Highly reliable, cost effective and thermally enhanced AuSn die-attach technology
JP2010171271A (en) Semiconductor device and method of manufacturing the same
WO2015034078A1 (en) Electronic-component-equipped substrate and method for producing same
EP2738795B1 (en) Electronic device with an electronic part sinter-bonded directly to a rough aluminum mounting surface of a mounting substrate and method for producing the same
TWI781246B (en) Power module substrate with heatsink and method of producing power module substrate with heatsink
WO2019159798A1 (en) Semiconductor module and method for manufacturing same
JPWO2015114987A1 (en) Power module substrate and power module using the same
TW202016050A (en) Copper/ceramic bonded body, insulated circuit board, method for producing copper/ceramic bonded body, and method for producing insulated circuit board
JP5930680B2 (en) Semiconductor device and manufacturing method thereof
JP6780398B2 (en) Manufacturing method of resin-sealed power module
JP2012243889A (en) Semiconductor device and manufacturing method of the same
JP2006196648A (en) Electronic component having external junction electrode and manufacturing method thereof
RU2570226C1 (en) Method for silicone chips mounting to gold-plated surface
JP6904094B2 (en) Manufacturing method of insulated circuit board
JP2015149370A (en) Semiconductor device and manufacturing method of the same
JP6750422B2 (en) Method for manufacturing insulated circuit board, insulated circuit board, power module, LED module, and thermoelectric module
Konno et al. Bonding properties of Cu paste in low temperature pressureless processes
JP2014207490A (en) Insulating substrate, process of manufacturing the same, semiconductor module, and semiconductor device
Chen et al. Low temperature Cu sinter joining on different metallization substrates and its reliability evaluation with a high current density
JP6574234B2 (en) Semiconductor device
JP2001210776A (en) Semiconductor device, its manufacturing method, lead frame and its manufacturing method
JP5630375B2 (en) Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device
JP4332068B2 (en) Lead frame manufacturing method
Bum et al. Characterization of pressure-less Ag sintering on Ni/Au surface

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200928

R150 Certificate of patent or registration of utility model

Ref document number: 6780398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150