JP2014207490A - Insulating substrate, process of manufacturing the same, semiconductor module, and semiconductor device - Google Patents
Insulating substrate, process of manufacturing the same, semiconductor module, and semiconductor device Download PDFInfo
- Publication number
- JP2014207490A JP2014207490A JP2014162524A JP2014162524A JP2014207490A JP 2014207490 A JP2014207490 A JP 2014207490A JP 2014162524 A JP2014162524 A JP 2014162524A JP 2014162524 A JP2014162524 A JP 2014162524A JP 2014207490 A JP2014207490 A JP 2014207490A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- insulating
- substrate
- conductive
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 245
- 239000004065 semiconductor Substances 0.000 title claims description 199
- 238000000034 method Methods 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 230000008569 process Effects 0.000 title description 14
- 239000000843 powder Substances 0.000 claims abstract description 91
- 239000000463 material Substances 0.000 claims abstract description 80
- 238000005507 spraying Methods 0.000 claims abstract description 47
- 239000000919 ceramic Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 42
- 238000010438 heat treatment Methods 0.000 claims description 32
- 230000001965 increasing effect Effects 0.000 claims description 22
- 238000007789 sealing Methods 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 3
- 239000000565 sealant Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 23
- 238000007751 thermal spraying Methods 0.000 description 40
- 229920005989 resin Polymers 0.000 description 30
- 239000011347 resin Substances 0.000 description 30
- 238000000465 moulding Methods 0.000 description 24
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 22
- 230000015556 catabolic process Effects 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 239000002994 raw material Substances 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000012546 transfer Methods 0.000 description 13
- 239000012298 atmosphere Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000007750 plasma spraying Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 239000011148 porous material Substances 0.000 description 5
- 229910052593 corundum Inorganic materials 0.000 description 4
- 239000010431 corundum Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000011256 inorganic filler Substances 0.000 description 4
- 229910003475 inorganic filler Inorganic materials 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- -1 that is Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000011417 postcuring Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004323 axial length Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、導電性基材の面上に絶縁層が形成された絶縁基板、その製造方法、この絶縁基板を用いた半導体モジュール、および半導体装置に関する。
The present invention relates to an insulating substrate having an insulating layer formed on the surface of a conductive substrate, a method for manufacturing the same, a semiconductor module using the insulating substrate, and a semiconductor device.
(イ)近年、大容量、高電圧環境下でも動作可能なIGBT(絶縁ゲートバイポーラトランジスタ)やMOSFET(金属酸化膜半導体電界効果トランジスタ)などのパワーモジュールが、民生用機器や産業用機器に広範に使用されている。これらの半導体素子を用いる各種のモジュール(以下、「半導体モジュール」という)の中には、扱う電力が大きい場合、回路の集積度が高い場合、または回路の動作周波数が高い場合などのさまざまな理由から、搭載している半導体素子によって生成される熱を適切に放熱しなくてはならないものがある。
(ロ)図9は、特許文献1の内容を示す図である。図9に示すパワー半導体モジュールは、セラミック基板53の両面にそれぞれ導体層である表回路板57および裏回路板58が形成されたセラミック絶縁基板51を備えている。セラミック絶縁基板51における、表回路板57上には、はんだ層56を介してパワー半導体チップ55が接合されている。また、セラミック絶縁基板51における、パワー半導体チップ55との接合面とは反対の面の裏回路板58上には、はんだ層56を介して銅もしくは銅合金からなる金属ベース54が接合されている。さらに、金属ベース54におけるセラミック絶縁基板53との接合面とは反対の面には、サーマルコンパウンドを介して、図示されない冷却体が接合される。(ハ)このような従来のパワー半導体モジュールの構造では部材が複雑であり、製造にかかるトータルコストが高いことが問題であった。
(B) In recent years, power modules such as IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) that can operate in a large capacity and high voltage environment have been widely used in consumer and industrial equipment. It is used. Among various modules using these semiconductor elements (hereinafter referred to as “semiconductor modules”), there are various reasons such as when the power handled is large, the degree of circuit integration is high, or the circuit operating frequency is high. Therefore, there is a thing that must appropriately dissipate the heat generated by the mounted semiconductor element.
(B) FIG. 9 is a diagram showing the contents of Patent Document 1. The power semiconductor module shown in FIG. 9 includes a ceramic insulating substrate 51 in which a front circuit board 57 and a back circuit board 58, which are conductor layers, are formed on both surfaces of a ceramic substrate 53, respectively. A power semiconductor chip 55 is bonded to the surface circuit board 57 of the ceramic insulating substrate 51 via a solder layer 56. Further, a metal base 54 made of copper or a copper alloy is bonded via a solder layer 56 on the back circuit board 58 on the surface of the ceramic insulating substrate 51 opposite to the bonding surface with the power semiconductor chip 55. . Further, a cooling body (not shown) is bonded to the surface of the metal base 54 opposite to the bonding surface with the ceramic insulating substrate 53 via a thermal compound. (C) In such a conventional power semiconductor module structure, the members are complicated and the total cost for manufacturing is high.
そこで、例えば特許文献2に示されるような、導電性基材にセラミックス粉末を直接溶射して形成された絶縁層を備えた絶縁基板(絶縁層付き導電性基材)を用いたパワー半導体モジュールが考案されている。 Therefore, for example, as disclosed in Patent Document 2, a power semiconductor module using an insulating substrate (conductive substrate with an insulating layer) provided with an insulating layer formed by directly spraying ceramic powder on a conductive substrate. It has been devised.
(イ)特許文献2で示されるような導電性基材の面上にセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板を適用して例えば図10に示されるような半導体モジュールを構成することができるが、このような半導体モジュールにヒートシンクを取付けて半導体装置を構成した場合、絶縁基板における端面の絶縁性を確保する上で問題が有る。
(ロ)図10は、従来技術による半導体モジュールの異なる構成例を示す断面図であって、上述の絶縁基板を適用した半導体モジュールの構成を示している。図10(a)に示す半導体モジュール21には、第1面1aおよび第2面1bを有する導電性基材1の第1面1a上に,セラミックス粉末を溶射して形成された絶縁層7を備えた絶縁基板11が設けられている。導電性基材1の第2面1bには、例えばIGBTなどのパワー半導体素子である半導体回路素子2,2が、例えばはんだによって接合され、直接的または間接的に導電性基材1の第2面1bに接するようにして搭載されている。半導体回路素子2,2の(図示されない)接続用端子は、例えば125〜500μmの線径のアルミワイヤーからなるボンデイングワイヤー4によりリードフレーム6に電気的に接続されている。そして、上述の各要素、すなわち、絶縁基板11、半導体回路素子2,2、リードフレーム6、およびボンデイングワイヤー4が、例えばエポキシ樹脂に無機フィラーを混入させたものからなる封止用の成形樹脂5によって封止されて、半導体モジュール21を構成している。
(A) Applying an insulating substrate having an insulating layer formed by spraying ceramic powder on the surface of a conductive base material as shown in Patent Document 2, for example, a semiconductor module as shown in FIG. However, when a semiconductor device is configured by attaching a heat sink to such a semiconductor module, there is a problem in securing the insulating property of the end face of the insulating substrate.
(B) FIG. 10 is a cross-sectional view showing a different configuration example of the semiconductor module according to the prior art, and shows the configuration of the semiconductor module to which the above-described insulating substrate is applied. In the semiconductor module 21 shown in FIG. 10A, an insulating layer 7 formed by spraying ceramic powder on the first surface 1a of the conductive substrate 1 having the first surface 1a and the second surface 1b is provided. The provided insulating substrate 11 is provided. The semiconductor circuit elements 2 and 2 which are power semiconductor elements, such as IGBT, are joined to the 2nd surface 1b of the electroconductive base material 1, for example by solder, and the 2nd surface of the electroconductive base material 1 is directly or indirectly. It is mounted so as to contact the surface 1b. The connection terminals (not shown) of the semiconductor circuit elements 2 and 2 are electrically connected to the lead frame 6 by a bonding wire 4 made of an aluminum wire having a wire diameter of 125 to 500 μm, for example. Then, each of the above-described elements, that is, the insulating substrate 11, the semiconductor circuit elements 2 and 2, the lead frame 6, and the bonding wire 4, for example, a molding resin 5 for sealing made of an epoxy resin mixed with an inorganic filler. The semiconductor module 21 is configured by being sealed.
このように構成される半導体モジュール21は、絶縁材料である成形樹脂5によって、導電性基材1の第1面1a以外のすべての面が半導体回路素子2,2とともに覆われることにより封止されている。このため、半導体モジュール21の表面には、電気的な接続のためのリードフレーム6の端部62を除き、成形樹脂5及び第1面1aに形成した絶縁層7のみが外界と接している。すなわち、半導体モジュール21の表面は導電性基材1を外界から絶縁する絶縁表面となっている。そして、半導体モジュール21はヒートシンク8に密着して取付けられて、半導体装置31が構成される。
(ハ)図10(b)は、図10(a)におけるC部の拡大断面図であり、半導体モジュール21をヒートシンク8に密着して取付けた状態における絶縁基板11の側面部端面近傍の絶縁構造を示している。図10(b)の絶縁構造では、導電性基材1とヒートシンク8との間の絶縁沿面距離は絶縁層7の厚さdと同じとなっている。そして、半導体装置31に要求される絶縁仕様によっては、導電性基材1とヒートシンク8との間の絶縁沿面距離を大きくし、絶縁基板11における側面部端面の絶縁性を高めることが必要となる。
The semiconductor module 21 configured in this manner is sealed by covering all surfaces other than the first surface 1a of the conductive substrate 1 together with the semiconductor circuit elements 2 and 2 with the molding resin 5 which is an insulating material. ing. For this reason, except for the end 62 of the lead frame 6 for electrical connection, only the insulating layer 7 formed on the molding resin 5 and the first surface 1a is in contact with the outside world on the surface of the semiconductor module 21. That is, the surface of the semiconductor module 21 is an insulating surface that insulates the conductive substrate 1 from the outside. The semiconductor module 21 is attached in close contact with the heat sink 8 to constitute a semiconductor device 31.
(C) FIG. 10B is an enlarged cross-sectional view of a portion C in FIG. 10A, and shows an insulating structure near the end surface of the side surface of the insulating substrate 11 in a state where the semiconductor module 21 is attached in close contact with the heat sink 8. Is shown. In the insulating structure of FIG. 10B, the insulating creepage distance between the conductive substrate 1 and the heat sink 8 is the same as the thickness d of the insulating layer 7. Depending on the insulation specifications required for the semiconductor device 31, it is necessary to increase the insulation creepage distance between the conductive base material 1 and the heat sink 8 and improve the insulation of the side surface end face of the insulating substrate 11. .
この点に関し、絶縁基板11における側面部端面の絶縁性を高める対策として、例えば、導電性部材1の第1面1aに形成される絶縁層7の厚さdを大きくすることにより、上記絶縁沿面距離を大きくすることが考えられる。しかしながら、この場合、絶縁層7の厚さdの増大に伴い、絶縁基板1からヒートシンク8への伝熱経路における伝熱抵抗も増大するので、絶縁層7の熱伝導率にもよるが、絶縁層7の厚さdを大きくして側面部端面の絶縁性を高めることには制約が有る。
(ニ)本発明は、上記のような問題点を解決するためになされたものであって、導電性基材の一方面にセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板における側面部端面の絶縁性を簡単な構造かつ低コストでもって向上させるとともに、上記絶縁基板の製造方法、上記絶縁基板を用いた半導体モジュールおよび半導体装置を提供することを目的とする。
In this regard, as a measure for enhancing the insulation of the side surface end face of the insulating substrate 11, for example, by increasing the thickness d of the insulating layer 7 formed on the first surface 1 a of the conductive member 1, It is conceivable to increase the distance. However, in this case, as the thickness d of the insulating layer 7 increases, the heat transfer resistance in the heat transfer path from the insulating substrate 1 to the heat sink 8 also increases, so that depending on the thermal conductivity of the insulating layer 7, There is a restriction in increasing the thickness d of the layer 7 to enhance the insulating property of the end face of the side surface.
(D) The present invention has been made to solve the above-described problems, in an insulating substrate having an insulating layer formed by spraying ceramic powder on one surface of a conductive base material. An object of the present invention is to improve the insulating property of the side surface end face with a simple structure and low cost, and to provide a method for manufacturing the insulating substrate, a semiconductor module and a semiconductor device using the insulating substrate.
上述の問題を解決するために、本発明者は、溶射原料としてセラミックスの粉末を例えばプラズマ溶射法などによって高温,高速で基材に衝突させることにより密着性が良好なセラミックス溶射膜を絶縁層として導電性基材の一方面に形成した絶縁基板(絶縁層付き導電性基材)について、その側面部端面の絶縁構造を検討し、本発明を完成するに至った。 In order to solve the above-mentioned problems, the present inventor used a ceramic sprayed film having good adhesion as an insulating layer by causing ceramic powder as a spraying raw material to collide with a substrate at a high temperature and high speed by, for example, plasma spraying. With respect to the insulating substrate (conductive substrate with an insulating layer) formed on one surface of the conductive base material, the insulating structure of the end face of the side surface portion was studied, and the present invention was completed.
上記目的を達成するため、本発明によれば、第1面および第2面を有する導電性基材の第1面上に、セラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板であって、前記導電性基材の第2面に直接的または間接的に接して少なくとも1つ以上の半導体回路素子を搭載するとともに前記絶縁層の面に金属部材を密着して取り付けることにより半導体装置を構成するのに用いられる絶縁基板において、前記導電性基材は、前記第1面側の角部に切り欠き部を有し、この切り欠き部にも、前記セラミックス粉末を溶射して形成された絶縁層を前記第1面上の前記絶縁層と連続するようにして備え、前記切り欠き部の前記第2面側には前記第1面と平行な底面が形成され、この底面に正対する方向から前記セラミックス粉末を溶射して前記絶縁層が形成されることを特徴とする絶縁基板とする。 In order to achieve the above object, according to the present invention, there is provided an insulating substrate including an insulating layer formed by spraying ceramic powder on a first surface of a conductive base material having a first surface and a second surface. A semiconductor device in which at least one semiconductor circuit element is mounted in direct or indirect contact with the second surface of the conductive substrate and a metal member is attached in close contact with the surface of the insulating layer. In the insulating substrate used for constituting the conductive substrate, the conductive base material has a notch at a corner on the first surface side, and the ceramic powder is sprayed also on the notch. And a bottom surface parallel to the first surface is formed on the second surface side of the notch, and faces the bottom surface. The ceramic powder is sprayed from the direction to An insulating substrate is characterized in that an edge layer is formed.
上記の発明によれば、絶縁層の面に金属部材を密着させて取り付けた状態における「導電性基材と金属部材との絶縁沿面距離」が「絶縁層の厚さ」よりも大きくなるような構造としている。半導体装置において絶縁基板から例えばヒートシンクなどの金属部材への伝熱経路における伝熱抵抗を低く抑える上で絶縁層を厚くするには限界が有るが、上記構造を適用した本発明では、絶縁層の厚さに制約されることなく上記絶縁沿面距離を大きくして絶縁基板における側面部端面の絶縁性を向上させることができ、この絶縁基板を用いた半導体モジュールに例えばヒートシンクなどの金属部材を取付けて構成される半導体装置の絶縁性をより高めることができる。そして、このような絶縁基板を用いることにより、良好な絶縁性を保持し、且つ部材の低コスト化が可能な半導体モジュールおよび半導体装置を実現することができる。 According to the above invention, the “insulation creepage distance between the conductive base material and the metal member” in a state in which the metal member is attached in close contact with the surface of the insulating layer is larger than the “thickness of the insulating layer”. It has a structure. In a semiconductor device, there is a limit to increasing the thickness of the insulating layer in order to reduce the heat transfer resistance in the heat transfer path from the insulating substrate to a metal member such as a heat sink, but in the present invention to which the above structure is applied, there is a limit to the insulating layer. The insulation creepage distance can be increased without being limited by the thickness, and the insulation of the side surface end face of the insulating substrate can be improved. A metal member such as a heat sink is attached to a semiconductor module using the insulating substrate. The insulating property of the semiconductor device to be configured can be further improved. By using such an insulating substrate, it is possible to realize a semiconductor module and a semiconductor device that can maintain good insulation and can reduce the cost of members.
また、上記の絶縁基板において、前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、前記絶縁層は、前記酸化アルミニウムの粉末を溶射して形成され、熱処理によって熱伝導率が高められている絶縁層であることを特徴とする絶縁基板とすることもできる。 Further, in the above-mentioned insulating substrate, aluminum oxide powder is used as the ceramic powder, and the insulating layer is formed by spraying the aluminum oxide powder, and the thermal conductivity is increased by heat treatment. It can also be an insulating substrate characterized by being an insulating layer.
上記の発明では、絶縁基板における絶縁層の厚さは小さく抑えたまま側面部端面の絶縁性を向上させることができるので、半導体装置において絶縁基板から例えばヒートシンクなどの金属部材への伝熱経路における伝熱抵抗を低く抑えることができる。そして、さらに、前記絶縁層は熱伝導率がより高められたものとなるので、上記伝熱抵抗をより低く抑えることが可能になり、より良好な放熱性を備えた半導体装置を実現することができるようになる。 In the above invention, since the insulation of the side surface end face can be improved while keeping the thickness of the insulating layer in the insulating substrate small, in the semiconductor device, in the heat transfer path from the insulating substrate to a metal member such as a heat sink, for example. Heat transfer resistance can be kept low. Further, since the insulating layer has a higher thermal conductivity, the heat transfer resistance can be suppressed to a lower level, and a semiconductor device with better heat dissipation can be realized. become able to.
また、さらに、上記の絶縁基板において、前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、前記絶縁層は、前記酸化アルミニウムの粉末を溶射して形成され、六方晶系の結晶構造を有する絶縁層であることを特徴とする絶縁基板とすることもできる。 Furthermore, in the above insulating substrate, aluminum oxide powder is used as the ceramic powder, and the insulating layer is formed by spraying the aluminum oxide powder and has a hexagonal crystal structure. It can also be an insulating substrate characterized by being an insulating layer.
上記の発明では、絶縁基板における絶縁層の厚さは小さく抑えたまま側面部端面の絶縁性を向上させることができるので、半導体装置において絶縁基板から例えばヒートシンクなどの金属部材への伝熱経路における伝熱抵抗を低く抑えることができる。そして、さらに、前記絶縁層は熱伝導率がより高められたものとなるので、上記伝熱抵抗をより低く抑えることが可能になり、より良好な放熱性を備えた半導体装置を実現することができるようになる。 In the above invention, since the insulation of the side surface end face can be improved while keeping the thickness of the insulating layer in the insulating substrate small, in the semiconductor device, in the heat transfer path from the insulating substrate to a metal member such as a heat sink, for example. Heat transfer resistance can be kept low. Further, since the insulating layer has a higher thermal conductivity, the heat transfer resistance can be suppressed to a lower level, and a semiconductor device with better heat dissipation can be realized. become able to.
また、さらに、上記の絶縁基板において、前記絶縁層の厚さは、80μm〜300μmであることを特徴とする絶縁基板とすることもできる。 Furthermore, in the above insulating substrate, the insulating layer may have a thickness of 80 μm to 300 μm.
また、さらに、上記の絶縁基板を用いた半導体モジュールの構成として、前記絶縁基板と、前記導電性基材の前記第2面に直接的または間接的に接して搭載された少なくとも1つ以上の半導体回路素子とを備える構成とすることができる。 Furthermore, as a configuration of a semiconductor module using the above insulating substrate, at least one or more semiconductors mounted in direct or indirect contact with the insulating substrate and the second surface of the conductive base material A circuit element can be provided.
また、さらに、上記の半導体モジュールにおいて、前記導電性基材の前記第1面以外の面が、前記第2面に搭載されている半導体回路素子とともに絶縁材料である封止剤によって封止されており、前記封止剤と前記第1面上に形成した前記絶縁層とによって前記導電性基材を覆う絶縁表面を有している構成とすることができる。
また、さらに、上記の半導体モジュールを用いた半導体装置の構成として、前記半導体モジュールにおける前記絶縁層の露出面に冷却用の金属部材が密着して取り付けられてなる構成とすることができる。
Furthermore, in the above semiconductor module, a surface other than the first surface of the conductive base material is sealed with a sealing agent that is an insulating material together with the semiconductor circuit element mounted on the second surface. And it can be set as the structure which has the insulating surface which covers the said electroconductive base material with the said sealing agent and the said insulating layer formed on the said 1st surface.
Furthermore, as a configuration of the semiconductor device using the above-described semiconductor module, a cooling metal member may be closely attached to the exposed surface of the insulating layer in the semiconductor module.
そのほか、上記目的を達成するため、本発明によれば、第1面および第2面を有する導電性基材の前記第1面側の角部に切り欠き部を形成する切り欠き加工工程と、前記切り欠き加工工程の後、セラミックス粉末を溶射することにより前記導電性基材の前記第1面上および前記切り欠き部に絶縁層を形成する絶縁層形成工程と、前記絶縁層形成工程の後、前記第1面上に形成された前記絶縁層を研削して、前記第1面上の前記絶縁層と前記切り欠き部の前記絶縁層との面を揃える研削工程と、前記研削工程の後、前記導電性基材の前記第2面に直接的または間接的に接して少なくとも1つ以上の半導体回路素子を搭載するとともに前記第1面上に形成された前記絶縁層の面に金属部材を密着して取り付ける半導体モジュール製造工程とを備え、前記切り欠き加工工程では、前記切り欠き部の前記第2面側に前記第1面と平行な底面を形成し、前記絶縁層形成工程では、前記底面に正対する方向から前記セラミックス粉末を溶射して前記絶縁層を形成することを特徴とする絶縁基板の製造方法とする。 In addition, in order to achieve the above object, according to the present invention, a notch processing step of forming a notch at a corner on the first surface side of the conductive substrate having the first surface and the second surface, After the notch processing step, an insulating layer forming step of forming an insulating layer on the first surface of the conductive base material and on the notch portion by spraying ceramic powder, and after the insulating layer forming step A grinding step of grinding the insulating layer formed on the first surface to align the surfaces of the insulating layer on the first surface and the insulating layer of the notch, and after the grinding step Mounting at least one semiconductor circuit element in direct or indirect contact with the second surface of the conductive base material and applying a metal member to the surface of the insulating layer formed on the first surface With semiconductor module manufacturing process In the notch processing step, a bottom surface parallel to the first surface is formed on the second surface side of the notch, and in the insulating layer forming step, the ceramic powder is sprayed from a direction facing the bottom surface. And forming the insulating layer.
また、さらに、上記の絶縁基板の製造方法において、前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、前記絶縁層形成工程の後に、前記絶縁層を熱処理することによって前記絶縁層の熱伝導率を上昇させる工程を備える構成とすることができる。 Further, in the above method for manufacturing an insulating substrate, an aluminum oxide powder is used as the ceramic powder, and after the insulating layer forming step, the insulating layer is heat-treated by heat treatment. It can be set as the structure provided with the process of raising a rate.
また、さらに、上記の絶縁基板の製造方法において、前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、前記絶縁層形成工程の後に、絶縁層の結晶構造を六方晶系にする工程を備える構成とすることができる。 Further, in the above method for manufacturing an insulating substrate, an aluminum oxide powder is used as the ceramic powder, and the method further comprises a step of making the crystal structure of the insulating layer hexagonal after the insulating layer forming step. It can be configured.
本発明によれば、導電性基材の一方面にセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板の側面部端面において絶縁層の厚さに制約されることなく絶縁沿面距離を大きくして絶縁性を向上させることができ、この絶縁基板を用いて、良好な絶縁性を保持し、且つ部材の低コスト化が可能な半導体モジュールおよび半導体装置を実現することができる。 According to the present invention, the insulation creepage distance can be increased without being restricted by the thickness of the insulating layer at the side surface end face of the insulating substrate provided with the insulating layer formed by spraying ceramic powder on one surface of the conductive substrate. The insulating property can be improved by increasing the size, and by using this insulating substrate, it is possible to realize a semiconductor module and a semiconductor device capable of maintaining good insulating properties and reducing the cost of members.
次に、本発明の実施形態について図1〜図8に基づいて説明する。なお、本発明は、下記の実施形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができるものである。また、以下の説明に際し、全図にわたり、特に言及がない限り、共通する部分または要素には、共通する参照符号が付されている。また、図中、各実施形態の要素のそれぞれは、必ずしも互いの縮尺比を保って示されていない。
[本発明の実施形態]
<第1の参考形態>
以下、図面を参照しながら、本発明の第1の参考実施形態について説明する。
Next, an embodiment of the present invention will be described with reference to FIGS. In addition, this invention is not limited to the following embodiment, In the range which does not change the summary, it can implement suitably. In the following description, common parts or elements are denoted by common reference symbols throughout the drawings unless otherwise specified. In the drawings, each element of each embodiment is not necessarily shown in a scale ratio.
Embodiment of the present invention
<First Reference Form>
Hereinafter, a first reference embodiment of the present invention will be described with reference to the drawings.
(a)絶縁基板、半導体モジュールおよび半導体装置の構成例:
図1は、第1の参考形態による絶縁基板11A、半導体モジュール21Aおよび半導体装置31Aの構成を示す断面図であって、図1(a)は全体構成を示す断面図であり、図1(b)は図1(a)におけるC1部の拡大断面図である。
(A) Configuration example of insulating substrate, semiconductor module, and semiconductor device:
FIG. 1 is a cross-sectional view showing a configuration of an insulating substrate 11A, a semiconductor module 21A, and a semiconductor device 31A according to the first embodiment, and FIG. 1 (a) is a cross-sectional view showing the overall configuration, and FIG. ) Is an enlarged cross-sectional view of a portion C1 in FIG.
図1に示すように、導電性基材1Aの第1面1a(図における下面)上に、絶縁層7Aaが形成されている。これに対し、導電性基材1Aの第2面1b(図における上面)には、直接的または間接的に接するように半導体回路素子2,2が搭載されている。 As shown in FIG. 1, an insulating layer 7Aa is formed on the first surface 1a (lower surface in the drawing) of the conductive substrate 1A. On the other hand, the semiconductor circuit elements 2 and 2 are mounted on the second surface 1b (the upper surface in the drawing) of the conductive substrate 1A so as to be in direct or indirect contact therewith.
より具体的には、第1の参考形態においては、この導電性基材1Aは銅板により作製される。導電性基材1Aの形状は、例えば、概ね1mm以上5mm以下の厚みを有する平板状であり、その平面視において正方形または長方形である。絶縁層7Aaは、酸化アルミニウム(アルミナ)の粉末71を溶射法により堆積させて形成された層または膜(以下、総称して、単に「層」ともいう)である。そして、絶縁層7Aaは、導電性基材1Aの第1面1a上に酸化アルミニウムの粉末71を溶射することによって80〜300μmの厚みを有するように形成される。絶縁層の厚みとしては上記の80〜300μmが好適であり、この範囲の厚みとすれば、絶縁層自体(バルク)の耐電圧特性が十分なものとなるとともに、絶縁層の伝熱抵抗が十分に低くなるようにすることができる。 More specifically, in the first reference embodiment, the conductive substrate 1A is made of a copper plate. The shape of the conductive substrate 1A is, for example, a flat plate having a thickness of approximately 1 mm to 5 mm, and is square or rectangular in plan view. The insulating layer 7Aa is a layer or film formed by depositing aluminum oxide (alumina) powder 71 by a thermal spraying method (hereinafter, also simply referred to as “layer”). And insulating layer 7Aa is formed so that it may have a thickness of 80-300 micrometers by spraying the powder 71 of aluminum oxide on the 1st surface 1a of 1 A of electroconductive base materials. The thickness of the insulating layer is preferably 80 to 300 μm, and if the thickness is within this range, the insulating layer itself (bulk) has sufficient withstand voltage characteristics and the insulating layer has sufficient heat transfer resistance. Can be lowered.
導電性基材1Aは、第1面1a側の角部にテーパ面1Acを有し、このテーパ面1Ac上にも,セラミックス粉末71の溶射による絶縁層7Abが第1面1a上の絶縁層7Aaと連続するようにして形成されている。そして、導電性基材1Aの第1面1a側に,絶縁層7Aaおよび絶縁層7Abからなる絶縁層7Aを備えた絶縁層付き導電性基材として絶縁基板11Aが構成される。ここで、図1(b)に示しているように、テーパ面1Acの傾斜角、すなわち、テーパ面1Acと、導電性基材1Aの底面に対する垂直方向とのなす角度をθとする。 The conductive substrate 1A has a tapered surface 1Ac at the corner on the first surface 1a side, and an insulating layer 7Ab formed by thermal spraying of the ceramic powder 71 is also formed on the tapered surface 1Ac. And is formed so as to be continuous. Then, an insulating substrate 11A is configured as a conductive base material with an insulating layer including an insulating layer 7A including an insulating layer 7Aa and an insulating layer 7Ab on the first surface 1a side of the conductive base material 1A. Here, as shown in FIG. 1B, the inclination angle of the taper surface 1Ac, that is, the angle between the taper surface 1Ac and the direction perpendicular to the bottom surface of the conductive substrate 1A is defined as θ.
なお、後述するように、上記絶縁層7Aが形成された後に『熱処理』を施して絶縁層の熱伝導率を高めるようにすることが好ましい。この『熱処理』を施した後の絶縁層の結晶構造をX線回折装置によって分析すると、酸化アルミニウムの六方晶系の回折ピークを確認することができる。 As will be described later, it is preferable to increase the thermal conductivity of the insulating layer by performing “heat treatment” after the insulating layer 7A is formed. When the crystal structure of the insulating layer after this “heat treatment” is analyzed by an X-ray diffractometer, a hexagonal diffraction peak of aluminum oxide can be confirmed.
導電性基材1Aの第2面1bには、例えばIGBTなどのパワー半導体素子である半導体回路素子2,2が、例えばはんだによって接合され、直接的または間接的に導電性基材1の第2面1bに接するようにして搭載されている。半導体回路素子2,2の(図示されない)接続用端子は、例えば125〜500μmの線径のアルミワイヤーからなるボンデイングワイヤー4によりリードフレーム6に電気的に接続されている。そして、上述の各要素、すなわち、絶縁基板11A、半導体回路素子2,2、リードフレーム6、およびボンデイングワイヤー4が、例えばエポキシ樹脂に無機フィラーを混入させたものからなる封止用の成形樹脂5によって封止されて、半導体モジュール21Aが構成される。 The semiconductor circuit elements 2 and 2 which are power semiconductor elements, such as IGBT, are joined to the 2nd surface 1b of 1 A of conductive base materials, for example with solder, and the 2nd surface of the conductive base material 1 is directly or indirectly. It is mounted so as to contact the surface 1b. The connection terminals (not shown) of the semiconductor circuit elements 2 and 2 are electrically connected to the lead frame 6 by a bonding wire 4 made of an aluminum wire having a wire diameter of 125 to 500 μm, for example. Then, each of the above-described elements, that is, the insulating substrate 11A, the semiconductor circuit elements 2 and 2, the lead frame 6, and the bonding wire 4 are made of, for example, an epoxy resin in which an inorganic filler is mixed, and a molding resin 5 for sealing. The semiconductor module 21A is configured.
このように構成される半導体モジュール21Aは、絶縁材料である成形樹脂5によって、導電性基材1Aの第1面1a以外のすべての面が半導体回路素子2,2とともに覆われることにより封止されている。このため、半導体モジュール21Aの表面では、電気的な接続のためのリードフレーム6の端部62を除き、成形樹脂5及び第1面1aに形成した絶縁層7Aaのみが外界と接している。すなわち、半導体モジュール21Aの表面は導電性基材1Aを外界から絶縁する絶縁表面となっている。 The semiconductor module 21A configured as described above is sealed by covering all surfaces other than the first surface 1a of the conductive substrate 1A together with the semiconductor circuit elements 2 and 2 with the molding resin 5 which is an insulating material. ing. Therefore, on the surface of the semiconductor module 21A, only the insulating layer 7Aa formed on the molding resin 5 and the first surface 1a is in contact with the outside world except for the end 62 of the lead frame 6 for electrical connection. That is, the surface of the semiconductor module 21A is an insulating surface that insulates the conductive substrate 1A from the outside.
そして、半導体モジュール21Aはヒートシンク8に絶縁層7Aaの露出面が密着するようにして取付けられて、半導体装置31Aが構成される。 The semiconductor module 21A is attached to the heat sink 8 so that the exposed surface of the insulating layer 7Aa is in close contact with each other, thereby forming a semiconductor device 31A.
(b)絶縁基板における側面部端面の絶縁性:
図1(b)に示す絶縁基板11Aにおける側面部端面の絶縁構造では、例えば「テーパ面1Ac上の絶縁層7Abにおける絶縁基板11Aに垂直な方向での厚さdA2」が「第1面1a上の絶縁層7Aaの厚さd」と等しい場合、「導電性基材1Aとヒートシンク8との絶縁沿面距離dA=dA1+dA2」は「テーパ面1Ac上の絶縁層7Abにおける沿面長dA1」の分だけ「第1面1a上の絶縁層7Aaの厚さd」より大きい沿面距離となる。
(B) Insulating property of side surface end face in insulating substrate:
In the insulating structure of the side surface end face in the insulating substrate 11A shown in FIG. 1B, for example, “the thickness dA2 in the direction perpendicular to the insulating substrate 11A in the insulating layer 7Ab on the tapered surface 1Ac” is “on the first surface 1a”. Is equal to the “thickness d of the insulating layer 7Aa”, the “insulating creepage distance dA = dA1 + dA2 between the conductive substrate 1A and the heat sink 8” is equal to “the creepage length dA1 of the insulating layer 7Ab on the tapered surface 1Ac”. The creepage distance is greater than the thickness d ”of the insulating layer 7Aa on the first surface 1a.
このように、第1の参考形態では、導電性基材1Aとヒートシンク8との絶縁沿面距離を絶縁層7Aaの厚さよりも大きくして、絶縁基板11Aにおける側面部端面の絶縁性を向上させることができる。そして、このような絶縁基板11Aを用いた半導体モジュール21Aに例えばヒートシンクなどの金属部材8を取付けて構成される半導体装置31Aは、より優れた絶縁性を備えたものとなる。 As described above, in the first reference embodiment, the insulating creepage distance between the conductive base material 1A and the heat sink 8 is made larger than the thickness of the insulating layer 7Aa to improve the insulating property of the side surface end face of the insulating substrate 11A. Can do. A semiconductor device 31A configured by attaching a metal member 8 such as a heat sink to the semiconductor module 21A using such an insulating substrate 11A has better insulation.
また、絶縁基板11Aにおける側面部端面の絶縁性は、上述の絶縁沿面距離だけでなく、テーパ面1Acの傾斜角(テーパ角)θにも依存する。そして、本発明におけるテーパ面1Acの傾斜角θは、30°〜80°であることが好ましく、さらには50°〜70°であることが特に好ましい。そして、上記傾斜角θを50°〜70°とすれば、絶縁基板11Aの端面での絶縁破壊のない十分に安定した絶縁破壊特性が得られるとともに、この絶縁基板11Aを用いた半導体モジュールにおける樹脂封止性も十分に良好なものとすることができる。 Further, the insulating property of the side surface end face of the insulating substrate 11A depends not only on the above-mentioned insulating creepage distance but also on the inclination angle (taper angle) θ of the tapered surface 1Ac. In the present invention, the inclination angle θ of the tapered surface 1Ac is preferably 30 ° to 80 °, and more preferably 50 ° to 70 °. When the inclination angle θ is 50 ° to 70 °, sufficiently stable dielectric breakdown characteristics without dielectric breakdown at the end face of the insulating substrate 11A can be obtained, and a resin in a semiconductor module using the insulating substrate 11A can be obtained. Sealability can also be made sufficiently good.
(c)絶縁基板、半導体モジュールおよび半導体装置の製造方法の構成例:
図2は、第1の参考形態による絶縁基板11A、半導体モジュール21Aおよび半導体装置31Aの製造方法の構成例を工程順に示す断面図である。なお、図2(d)、図2(e)では、半導体モジュール21Aの構成要素のうち、ボンデイングワイヤー4、リードフレーム6の図示は省略している。
(C) Configuration example of manufacturing method of insulating substrate, semiconductor module, and semiconductor device:
FIG. 2 is a cross-sectional view illustrating a configuration example of a method of manufacturing the insulating substrate 11A, the semiconductor module 21A, and the semiconductor device 31A according to the first reference order in the order of steps. In FIG. 2D and FIG. 2E, the bonding wire 4 and the lead frame 6 are omitted from the components of the semiconductor module 21A.
(c1)まず、概ね1mm以上5mm以下の厚みを有する銅板などの平板状導電性部材を、例えばプレス加工により打ち抜いて、導電性基材として必要な形状に成形し、さらに、必要な形状に成形された導電性基材の第1面1a側の角部の全周にテーパ加工工程として図2(a)に示すようにテーパ加工を施し、テーパ面1Acを備えた導電性基材1Aを形成する。 (C1) First, a flat plate-like conductive member such as a copper plate having a thickness of approximately 1 mm to 5 mm is punched out by, for example, pressing, and formed into a necessary shape as a conductive base material, and further formed into a necessary shape. As shown in FIG. 2A, the entire periphery of the corner of the conductive base material on the first surface 1a side is tapered as shown in FIG. 2A to form a conductive base material 1A having a tapered surface 1Ac. To do.
(c2)次に、絶縁層形成工程として、導電性基材1Aの第1面1a上およびテーパ面1Ac上に絶縁層7Aを形成する。絶縁層7Aは、図2(b)に示すように、酸化アルミニウム(アルミナ)の粉末71を溶射法を用いて堆積させることにより形成される。具体的には、大気もしくは減圧下の雰囲気において、マスクMによって不要な部位への付着を防止しつつ、導電性基材1Aに向けて一方向から原料粉末71が溶射される。この際の原料粉末71としては、代表的には、α−アルミナ粉末すなわちコランダム(例えば99.7%の純度のアルミナ粉)が用いられる。このようにして、図2(c)に示すように、導電性基材1Aの第1面1a上に絶縁層7Aaが形成されるとともにテーパ面1Ac上に絶縁層7Abが形成された絶縁基板1Aが作製される。この処理に用いられる溶射法としては絶縁材料の溶射に適するプラズマ溶射方法が採用されることが望ましいが、他の溶射法を用いることもできる。絶縁層7Aの厚みは、溶射処理の条件のうち、原料粉末の供給速度と溶射時間とによって適宜調整され得る。 (C2) Next, as an insulating layer forming step, an insulating layer 7A is formed on the first surface 1a and the tapered surface 1Ac of the conductive substrate 1A. As shown in FIG. 2B, the insulating layer 7A is formed by depositing aluminum oxide (alumina) powder 71 using a thermal spraying method. Specifically, the raw material powder 71 is sprayed from one direction toward the conductive substrate 1 </ b> A while preventing adhesion to unnecessary portions by the mask M in the atmosphere or an atmosphere under reduced pressure. As the raw material powder 71 in this case, α-alumina powder, that is, corundum (for example, 99.7% purity alumina powder) is typically used. In this way, as shown in FIG. 2C, the insulating substrate 1A in which the insulating layer 7Aa is formed on the first surface 1a of the conductive base material 1A and the insulating layer 7Ab is formed on the tapered surface 1Ac. Is produced. As a thermal spraying method used for this treatment, it is desirable to employ a plasma spraying method suitable for thermal spraying of an insulating material, but other thermal spraying methods can also be used. The thickness of the insulating layer 7A can be appropriately adjusted according to the supply rate of the raw material powder and the spraying time among the conditions of the spraying process.
(c3)次に、絶縁基板11Aを用いた半導体モジュール21Aの製造工程として、図2(d)に示すように、封止用の成形樹脂5を用いて、絶縁基板11Aにおける絶縁層7Aaの面が露出するようにして、導電性基材1Aの第2面1bおよび側面を樹脂封止して、半導体モジュール21Aを形成する。 (C3) Next, as a manufacturing process of the semiconductor module 21A using the insulating substrate 11A, as shown in FIG. 2D, the surface of the insulating layer 7Aa in the insulating substrate 11A using the molding resin 5 for sealing. The semiconductor module 21A is formed by resin-sealing the second surface 1b and the side surface of the conductive base material 1A so as to be exposed.
なお、この半導体モジュール21Aの製造工程は、より具体的には例えば次のように行なうことができる(図1(a)参照)。 More specifically, the manufacturing process of the semiconductor module 21A can be performed, for example, as follows (see FIG. 1A).
まず、導電性基材1Aの第2面1b上に半導体回路素子2,2が搭載される。ここで、半導体回路素子2,2は、導電性基材1Aの第2面1bにはんだ付けにより接合させる。このはんだ付けは、ペレット状のはんだを用いて水素還元が可能な炉において行なわれる。水素還元が可能な炉を使う理由は、水素還元によって導電性基材1Aの第2面1bの酸化膜を除去して表面を活性化することにより、はんだとの濡れ性を向上させるためである。はんだ材料として、例えば、SnPbAgからなる高温はんだ、SnAgCu系やSnCuNi系からなる鉛フリーはんだが用いられる。はんだ付けの温度は、接合工程に用いられるはんだの融点に応じて適宜設定される。また、この接合のはんだ層にボイド(気泡)が残留すると熱抵抗が高くなる。そこで、本実施形態では、ボイドが生成されないように、はんだが溶融している状態で到達真空度が10Torrすなわち約1330Pa以下となるように減圧し、そのまま温度を下げてはんだを固化させて接合を完了する。 First, the semiconductor circuit elements 2 and 2 are mounted on the second surface 1b of the conductive substrate 1A. Here, the semiconductor circuit elements 2 and 2 are joined to the second surface 1b of the conductive substrate 1A by soldering. This soldering is performed in a furnace capable of hydrogen reduction using pellet-shaped solder. The reason for using a furnace capable of hydrogen reduction is to improve the wettability with the solder by removing the oxide film on the second surface 1b of the conductive substrate 1A by hydrogen reduction and activating the surface. . As the solder material, for example, high-temperature solder made of SnPbAg, lead-free solder made of SnAgCu or SnCuNi is used. The soldering temperature is appropriately set according to the melting point of the solder used in the joining process. Further, if voids (bubbles) remain in the solder layer of this joint, the thermal resistance increases. Therefore, in this embodiment, the pressure is reduced so that the ultimate vacuum is 10 Torr, that is, about 1330 Pa or less in a state where the solder is melted so that voids are not generated, and the temperature is lowered as it is to solidify the solder. Complete.
次に、ボンデイングワイヤー4により半導体回路素子2,2とリードフレーム6との接続を行なう。このボンデイングワイヤー4による接続処理は、リードフレーム6および半導体回路素子2,2それぞれの接続パッド(図示しない)を公知の超音波接合法によって接続して行なわれる。 Next, the semiconductor circuit elements 2 and 2 and the lead frame 6 are connected by the bonding wire 4. The connection process using the bonding wire 4 is performed by connecting the lead frame 6 and the connection pads (not shown) of the semiconductor circuit elements 2 and 2 by a known ultrasonic bonding method.
最後に、トランスファー成型方式によって樹脂による封止処理を行う。この封止処理は、まず、回路部品を(図示しない)金型の内部に配置する。この際、金型の温度を予め170〜180℃程度にしておく。次いで、適切な温度に予熱しておいた成型用樹脂をプランジャーにてその金型内に流し込む。この成型樹脂の材料は公知の任意の樹脂材料を用いることができる。本実施形態では、エポキシ樹脂に無機フィラーを混入させたものが採用される。なお、この成型樹脂の材料は、成型前にはタブレット状の外観になっている。無機フィラーとしては、酸化珪素、酸化アルミニウム、窒化珪素、窒化アルミニウム、窒化ホウ素からなる群の1種類以上の材質の粒子または粉体が適用可能である。成型樹脂の材質としては、他の要求性能を満たす限り熱伝導率が高いものほど望ましい。その一例としては、熱伝導率が0.5〜5W/m・Kの材質が好適な材料として挙げられる。成型用樹脂を流し込んだ数十秒後には成型樹脂の硬化が開始する。この直後に成型樹脂によって封止された回路部品を金型から取り外した上で、後硬化(ボストキュア)処理が行われる。この後硬化処理は、成型樹脂によって封止された回路部品を恒温槽によって加熱することによって行なわれる。以上のようにして、封止処理が完了し、半導体モジュール21Aの製造工程が完了する。 Finally, sealing with resin is performed by a transfer molding method. In this sealing process, first, circuit components are arranged inside a mold (not shown). At this time, the temperature of the mold is set to about 170 to 180 ° C. in advance. Next, the molding resin preheated to an appropriate temperature is poured into the mold by a plunger. Any known resin material can be used as the material of the molding resin. In this embodiment, an epoxy resin in which an inorganic filler is mixed is employed. The molding resin material has a tablet-like appearance before molding. As the inorganic filler, particles or powders of one or more materials of the group consisting of silicon oxide, aluminum oxide, silicon nitride, aluminum nitride, and boron nitride are applicable. As the material of the molding resin, a material having higher thermal conductivity is more desirable as long as other required performance is satisfied. As an example, a material having a thermal conductivity of 0.5 to 5 W / m · K is a suitable material. Curing of the molding resin starts several tens of seconds after the molding resin is poured. Immediately after this, the circuit component sealed with the molding resin is removed from the mold, and then a post-curing process is performed. This post-curing treatment is performed by heating a circuit component sealed with a molding resin in a thermostatic bath. As described above, the sealing process is completed, and the manufacturing process of the semiconductor module 21A is completed.
(c4)次に、半導体装置31Aの製造工程として、図2(e)に示すように、半導体モジュール21Aを、ヒートシンク(金属部材)8に、絶縁層7Aaの露出面がヒートシンク(金属部材)8に密着するようにして取り付けて、半導体装置31Aを形成する。 (C4) Next, as a manufacturing process of the semiconductor device 31A, as shown in FIG. 2E, the semiconductor module 21A is placed on the heat sink (metal member) 8, and the exposed surface of the insulating layer 7Aa is the heat sink (metal member) 8. The semiconductor device 31A is formed by attaching so as to be in close contact with each other.
本発明の第1の参考形態による絶縁基板、半導体モジュールおよび半導体装置における、絶縁層端面の傾斜角、すなわち導電性基材1Aのテーパ面1Acの傾斜角(テーパ角)θの違いが絶縁特性に及ぼす影響を調べるため、以下の通り、絶縁層端面の傾斜角の異なる絶縁構造の試料を作成し、それぞれの絶縁破壊特性を評価した。 In the insulating substrate, the semiconductor module, and the semiconductor device according to the first embodiment of the present invention, the difference in the inclination angle of the end face of the insulating layer, that is, the inclination angle (taper angle) θ of the taper surface 1Ac of the conductive substrate 1A is the insulation characteristic. In order to investigate the influence, samples of insulating structures with different inclination angles of the insulating layer end faces were prepared as follows, and the respective dielectric breakdown characteristics were evaluated.
まず、次のようにして絶縁構造の試料を作成した。すなわち、銅材(銅板)よりなる導電性基材1Aの第1面1a側(図2参照)に酸化アルミニウム(アルミナ)の粉末71を溶射することにより絶縁層7Aを形成して絶縁基板11A(アルミナ溶射絶縁層付銅ブロック)を形成し、この絶縁基板11Aの側面部の沿面をエポキシ系の封止剤(成形樹脂)5で封止した後、この部材を硬化させて、図3に示す絶縁構造の試料を作成した。ここで、アルミナの溶射による絶縁層7Aの膜厚は0.12mmとした。また、導電性基材1Aのテーパ面1Acの傾斜角θ(図1(b)参照)については、45°、60°、75°としたものをそれぞれ3個ずつ作成し、それぞれ試料A1〜A3、B1〜B3、C1〜C3とした(表1参照)。 First, a sample having an insulating structure was prepared as follows. That is, an insulating layer 7A is formed by spraying aluminum oxide (alumina) powder 71 on the first surface 1a side (see FIG. 2) of the conductive base material 1A made of a copper material (copper plate) to form an insulating substrate 11A ( (Alumina sprayed insulating layer copper block) is formed, and the creeping surface of the side surface portion of the insulating substrate 11A is sealed with an epoxy-based sealing agent (molding resin) 5, and then the member is cured, as shown in FIG. An insulation structure sample was prepared. Here, the film thickness of the insulating layer 7A by the thermal spraying of alumina was 0.12 mm. In addition, regarding the inclination angle θ (see FIG. 1B) of the taper surface 1Ac of the conductive substrate 1A, three samples each having 45 °, 60 °, and 75 ° were prepared, and samples A1 to A3 were respectively prepared. , B1 to B3, and C1 to C3 (see Table 1).
なお、試料A1〜A3(θ=45°)、B1〜B3(θ=60°)、C1〜C3(θ=75°)を構成する導電性基材1Aとしては、いずれも、全体形状の大きさが同じもの、すなわち図2(a)における厚さ寸法L1、幅寸法L2および図示されない奥行き寸法がそれぞれ同じものを用いた。そして、試料A1〜A3、B1〜B3、C1〜C3において絶縁基板11Aのヒートシンク(金属部材)8との接触面積が各試料とも同じになるように、図2(a)における導電性基材1Aの第1面1aでのテーパ加工後の残部の幅寸法L2aおよび図示されない奥行き寸法がそれぞれ同じとなる条件でテーパ加工を行なった。 In addition, as electroconductive base material 1A which comprises samples A1 to A3 (θ = 45 °), B1 to B3 (θ = 60 °), and C1 to C3 (θ = 75 °), all have a large overall shape. In which the thickness dimension L1, the width dimension L2 and the depth dimension not shown in FIG. 2A are the same. Then, in the samples A1 to A3, B1 to B3, and C1 to C3, the conductive substrate 1A in FIG. 2A is used so that the contact area of the insulating substrate 11A with the heat sink (metal member) 8 is the same for each sample. The taper machining was performed under the condition that the width L2a of the remaining portion after taper machining on the first surface 1a and the depth dimension (not shown) were the same.
また、上記封止剤5としては、熱変形温度が175℃以上であり、熱膨張係数が1.5×10−5/℃〜1.8×10−5/℃であり、接着強さが10〜30MPaであるエポキシ樹脂を使用した。 Also, as the sealant 5, and a thermal deformation temperature of 175 ° C. or higher, the thermal expansion coefficient is that 1.5 × 10 -5 /℃~1.8×10 -5 / ℃ , bond strength An epoxy resin of 10-30 MPa was used.
上記のようにして作成した試料A1〜A3、B1〜B3、C1〜C3について、絶縁破壊試験装置を用いて絶縁破壊試験を行なった。絶縁破壊試験では、各試料について、図3に示すように、銅粘着テープからなる電極201Aおよび201Bをそれぞれ導電性基材1Aの銅基板表面および絶縁層7Aの表面に貼り付けて絶縁破壊試験を行ない、絶縁破壊特性として絶縁破壊電圧(BDV)を測定するとともに絶縁破壊箇所を目視にて確認した。なお、図3において202A,202Bは絶縁破壊試験装置の電極を示している。 The samples A1 to A3, B1 to B3, and C1 to C3 prepared as described above were subjected to a dielectric breakdown test using a dielectric breakdown test apparatus. In the dielectric breakdown test, as shown in FIG. 3, for each sample, electrodes 201A and 201B made of a copper adhesive tape were applied to the copper substrate surface of the conductive base material 1A and the surface of the insulating layer 7A, respectively, and the dielectric breakdown test was performed. The dielectric breakdown voltage (BDV) was measured as dielectric breakdown characteristics, and the dielectric breakdown location was visually confirmed. In FIG. 3, reference numerals 202A and 202B denote electrodes of a dielectric breakdown test apparatus.
上記各試料について絶縁破壊特性を評価した結果を表1に示す。表1に示されるように、端面の傾斜角θが60°以上の場合は、端面での絶縁破壊がなく、端面の傾斜角θが45°の場合に比べて、より安定した絶縁破壊特性が得られた。この評価結果より、絶縁基板11A(アルミナ溶射絶縁層付銅ブロック)の側面部端面の傾斜角、すなわち、導電性基材1A(銅ブロック)のテーパ面1Acと、導電性基材1Aの底面に対する垂直方向とのなす角度θとしては60°〜75°で特に良好な絶縁破壊特性が得られることが確認された。 Table 1 shows the results of evaluating the dielectric breakdown characteristics of each of the above samples. As shown in Table 1, when the inclination angle θ of the end face is 60 ° or more, there is no dielectric breakdown at the end face, and more stable dielectric breakdown characteristics than when the inclination angle θ of the end face is 45 °. Obtained. From this evaluation result, the inclination angle of the side surface end surface of the insulating substrate 11A (copper block with an alumina sprayed insulating layer), that is, the taper surface 1Ac of the conductive substrate 1A (copper block) and the bottom surface of the conductive substrate 1A. It was confirmed that particularly good dielectric breakdown characteristics were obtained when the angle θ formed with the vertical direction was 60 ° to 75 °.
なお、絶縁破壊特性に関する上述の評価結果に関し、絶縁基板11Aの側面部端面の傾斜角θが小さくなるほど(すなわち図2(e)におけるヒートシンク(金属部材)8の面に対して側面部端面(傾斜面)が垂直に近くなるほど)、ヒートシンク8の面に接する絶縁基板11Aの角部(すなわち図2(e)における丸枠P1内の部分)での電界集中がより起こり易くなるとともに、側面部端面(傾斜面)の絶縁性がより低いものになると考えられる。 In addition, regarding the above-described evaluation result regarding the dielectric breakdown characteristics, the side surface end surface (inclination with respect to the surface of the heat sink (metal member) 8 in FIG. 2E) becomes smaller as the inclination angle θ of the side surface end surface of the insulating substrate 11A becomes smaller. As the surface becomes closer to the vertical), electric field concentration at the corners of the insulating substrate 11A in contact with the surface of the heat sink 8 (that is, the portion in the round frame P1 in FIG. It is considered that the (inclined surface) insulation is lower.
また、試料A1〜A3、B1〜B3、C1〜C3においてアルミナの溶射により導電性基材1Aのテーパ面1Acに形成された絶縁層7Abの膜質としては、テーパ面1Acの傾斜角θが45°である試料A1〜A3で膜質の低下が確認されている。 In addition, as the film quality of the insulating layer 7Ab formed on the tapered surface 1Ac of the conductive base material 1A by thermal spraying of alumina in the samples A1 to A3, B1 to B3, and C1 to C3, the inclination angle θ of the tapered surface 1Ac is 45 °. The deterioration of the film quality is confirmed in samples A1 to A3.
一方、絶縁基板11Aの側面部端面の傾斜角θが大きくなるほど(すなわち図2(e)におけるヒートシンク8の面に対して側面部端面(傾斜面)が平行に近くなるほど)、絶縁基板11Aを用いた半導体モジュールにおける成形樹脂5による樹脂封止性が低下する。 On the other hand, as the inclination angle θ of the end surface of the side surface of the insulating substrate 11A increases (that is, as the end surface (inclined surface) of the side surface portion becomes parallel to the surface of the heat sink 8 in FIG. 2E), the insulating substrate 11A is used. The resin sealing property by the molding resin 5 in the existing semiconductor module is lowered.
このため、絶縁基板の端面での絶縁破壊のない十分に安定した絶縁破壊特性が得られるとともに、この絶縁基板を用いた半導体モジュールにおける樹脂封止性も十分に良好なものとなるような傾斜角θの範囲としては、50°〜70°が特に好適と考えられる。
<第2の参考形態>
以下、図面を参照しながら、本発明の第2の参考実施形態について説明する。
Therefore, a sufficiently stable dielectric breakdown characteristic with no dielectric breakdown at the end face of the insulating substrate can be obtained, and an angle of inclination such that the resin sealing property in a semiconductor module using the insulating substrate is sufficiently good. As the range of θ, 50 ° to 70 ° is considered particularly suitable.
<Second Reference Form>
Hereinafter, a second reference embodiment of the present invention will be described with reference to the drawings.
(a)絶縁基板、半導体モジュールおよび半導体装置の構成例:
図4は、第2の参考形態による絶縁基板11B、半導体モジュール21Bおよび半導体装置31Bの構成を示す断面図であって、図4(a)は全体構成を示す断面図であり、図4(b)は図4(a)におけるC2部の拡大断面図である。
(A) Configuration example of insulating substrate, semiconductor module, and semiconductor device:
FIG. 4 is a cross-sectional view showing the configuration of the insulating substrate 11B, the semiconductor module 21B, and the semiconductor device 31B according to the second embodiment, and FIG. 4A is a cross-sectional view showing the overall configuration, and FIG. ) Is an enlarged cross-sectional view of a portion C2 in FIG.
図4に示すように、導電性基材1Bの第1面1a(図における下面)上に、絶縁層7Bが形成されている。これに対し、導電性基材1Bの第2面1b(図における上面)には、直接的または間接的に接するように半導体回路素子2,2が搭載されている。 As shown in FIG. 4, an insulating layer 7B is formed on the first surface 1a (the lower surface in the figure) of the conductive substrate 1B. On the other hand, the semiconductor circuit elements 2 and 2 are mounted on the second surface 1b (the upper surface in the drawing) of the conductive substrate 1B so as to be in direct or indirect contact.
より具体的には、第2の参考形態においては、この導電性基材1Bは銅板により作製される。導電性基材1Bの形状は、例えば、概ね1mm以上5mm以下の厚みを有する平板状であり、その平面視において正方形または長方形である。絶縁層7Bは、酸化アルミニウム(アルミナ)の粉末71を溶射法により堆積させて形成された層または膜(以下、総称して、単に「層」ともいう)である。そして、絶縁層7Bは、導電性基材1Bの第1面1a上に酸化アルミニウムの粉末71を溶射することによって80〜300μmの厚みを有するように形成される。絶縁層の厚みとしては上記の80〜300μmが好適であり、この範囲の厚みとすれば、絶縁層自体(バルク)の耐電圧特性が十分なものとなるとともに、絶縁層の伝熱抵抗が十分に低くなるようにすることができる。 More specifically, in the second reference embodiment, the conductive substrate 1B is made of a copper plate. The shape of the conductive substrate 1B is, for example, a flat plate having a thickness of approximately 1 mm to 5 mm, and is square or rectangular in plan view. The insulating layer 7B is a layer or film formed by depositing aluminum oxide (alumina) powder 71 by a thermal spraying method (hereinafter, also simply referred to as “layer”). The insulating layer 7B is formed to have a thickness of 80 to 300 μm by spraying an aluminum oxide powder 71 on the first surface 1a of the conductive substrate 1B. The thickness of the insulating layer is preferably 80 to 300 μm, and if the thickness is within this range, the insulating layer itself (bulk) has sufficient withstand voltage characteristics and the insulating layer has sufficient heat transfer resistance. Can be lowered.
導電性基材1Bは、第1面1a側の角部に切り欠き部1Bcを有し、第1面1a上の絶縁層7Bは、導電性基材1Bと接する部位よりも外側に延在してなるように構成されている。そして、導電性基材1Bの第1面1a側に,絶縁層7Bを備えた絶縁層付き導電性基材として絶縁基板11Bが構成される。 The conductive substrate 1B has a notch 1Bc at a corner on the first surface 1a side, and the insulating layer 7B on the first surface 1a extends outward from a portion in contact with the conductive substrate 1B. It is comprised so that it may become. And the insulating substrate 11B is comprised as an electroconductive base material with an insulating layer provided with the insulating layer 7B in the 1st surface 1a side of the electroconductive base material 1B.
なお、後述するように、上記絶縁層7Bが形成された後に『熱処理』を施して絶縁層の熱伝導率を高めるようにすることが好ましい。この『熱処理』を施した後の絶縁層の結晶構造をX線回折装置によって分析すると、酸化アルミニウムの六方晶系の回折ピークを確認することができる。 As will be described later, it is preferable to increase the thermal conductivity of the insulating layer by performing “heat treatment” after the insulating layer 7B is formed. When the crystal structure of the insulating layer after this “heat treatment” is analyzed by an X-ray diffractometer, a hexagonal diffraction peak of aluminum oxide can be confirmed.
絶縁基板11B、半導体回路素子2,2、リードフレーム6、およびボンデイングワイヤー4が成形樹脂5によって封止されてなる半導体モジュール21Bの構成は、上述の第1の参考形態において半導体モジュール21Aについて説明した構成と同様である。 The configuration of the semiconductor module 21B in which the insulating substrate 11B, the semiconductor circuit elements 2 and 2, the lead frame 6, and the bonding wire 4 are sealed with the molding resin 5 has been described for the semiconductor module 21A in the first reference embodiment. The configuration is the same.
そして、半導体モジュール21Bはヒートシンク8に絶縁層7Bの露出面が密着するようにして取付けられて、半導体装置31Bが構成される。 Then, the semiconductor module 21B is attached to the heat sink 8 so that the exposed surface of the insulating layer 7B is in close contact with each other, thereby forming a semiconductor device 31B.
(b)絶縁基板における側面部端面の絶縁性:
図4(b)に示す絶縁基板11Bにおける側面部端面の絶縁構造では、「絶縁層7Bの導電性基材1Bと接する部位よりも外側に延在している部分の厚さdB2」が「第1面1a上の絶縁層7Bの厚さd」と等しい場合、「導電性基材1Bとヒートシンク8との間の絶縁沿面距離dB=dB1+dB2」は、「導電性基材1Bと接する部位よりも外側に延在している絶縁層7Bの延在長dB1」の分だけ「第1面1a上の絶縁層7Bの厚さd」より大きい沿面距離となる。
(B) Insulating property of side surface end face in insulating substrate:
In the insulating structure of the end surface of the side surface portion of the insulating substrate 11B shown in FIG. 4B, “the thickness dB2 of the portion extending outward from the portion of the insulating layer 7B in contact with the conductive substrate 1B” is “first”. When it is equal to “thickness d of insulating layer 7B on one surface 1a”, “insulating creepage distance dB = dB1 + dB2 between conductive substrate 1B and heat sink 8” is larger than “a portion in contact with conductive substrate 1B”. The creepage distance is larger than the “thickness d of the insulating layer 7B on the first surface 1a” by the extension length dB1 of the insulating layer 7B extending outward.
このように、第2の参考形態では、上述の第1の参考実施形態と同様に、導電性基材1Bとヒートシンク8との絶縁沿面距離を絶縁層7Bの厚さよりも大きくして、絶縁基板11Bにおける側面部端面の絶縁性を向上させることができる。そして、このような絶縁基板11Bを用いた半導体モジュール21Bに例えばヒートシンクなどの金属部材8を取付けて構成される半導体装置31Bは、より優れた絶縁性を備えたものとなる。 As described above, in the second reference embodiment, as in the first reference embodiment described above, the insulating creepage distance between the conductive base material 1B and the heat sink 8 is made larger than the thickness of the insulating layer 7B. The insulation of the side surface end face in 11B can be improved. And the semiconductor device 31B comprised by attaching the metal members 8, such as a heat sink, to the semiconductor module 21B using such an insulating substrate 11B has more excellent insulation.
(c)絶縁基板、半導体モジュールおよび半導体装置の製造方法の構成例:
図5は、第2の参考形態による絶縁基板11B、半導体モジュール21Bおよび半導体装置31Bの製造方法の構成例を工程順に示す断面図である。なお、図5(d)、図5(e)では、半導体モジュール21Bの構成要素のうち、ボンデイングワイヤー4、リードフレーム6の図示は省略している。
(C) Configuration example of manufacturing method of insulating substrate, semiconductor module, and semiconductor device:
FIG. 5 is a cross-sectional view illustrating a configuration example of a method of manufacturing the insulating substrate 11B, the semiconductor module 21B, and the semiconductor device 31B according to the second reference embodiment in the order of steps. In FIG. 5D and FIG. 5E, the bonding wire 4 and the lead frame 6 are omitted from the components of the semiconductor module 21B.
(c1)まず、概ね1mm以上5mm以下の厚みを有する銅板などの平板状導電性部材を、例えばプレス加工により打ち抜いて、導電性基材として必要な形状に成形し、導電性基材1を得る。 (C1) First, a plate-like conductive member such as a copper plate having a thickness of approximately 1 mm to 5 mm is punched out by, for example, pressing, and formed into a necessary shape as a conductive substrate to obtain the conductive substrate 1. .
(c2)次に、絶縁層形成工程として、導電性基材1の第1面1a上に絶縁層7Bを形成する。絶縁層7Bは、図5(a)に示すように、酸化アルミニウム(アルミナ)の粉末71を溶射法を用いて堆積させることにより形成される。具体的には、大気もしくは減圧下の雰囲気において、マスクMによって不要な部位への付着を防止しつつ、導電性基材1Aに向けて一方向から原料粉末71が溶射される。この際の原料粉末71としては、代表的には、α−アルミナ粉末すなわちコランダム(例えば99.7%の純度のアルミナ粉)が用いられる。このようにして、図5(b)に示すように、導電性基材1の第1面1a上に絶縁層7Bが形成される。この処理に用いられる溶射法としては絶縁材料の溶射に適するプラズマ溶射方法が採用されることが望ましいが、他の溶射法を用いることもできる。絶縁層7Bの厚みは、溶射処理の条件のうち、原料粉末の供給速度と溶射時間とによって適宜調整され得る。 (C2) Next, as an insulating layer forming step, an insulating layer 7B is formed on the first surface 1a of the conductive substrate 1. As shown in FIG. 5A, the insulating layer 7B is formed by depositing aluminum oxide (alumina) powder 71 using a thermal spraying method. Specifically, the raw material powder 71 is sprayed from one direction toward the conductive substrate 1 </ b> A while preventing adhesion to unnecessary portions by the mask M in the atmosphere or an atmosphere under reduced pressure. As the raw material powder 71 in this case, α-alumina powder, that is, corundum (for example, 99.7% purity alumina powder) is typically used. Thus, the insulating layer 7B is formed on the first surface 1a of the conductive substrate 1 as shown in FIG. As a thermal spraying method used for this treatment, it is desirable to employ a plasma spraying method suitable for thermal spraying of an insulating material, but other thermal spraying methods can also be used. The thickness of the insulating layer 7B can be appropriately adjusted according to the supply rate of the raw material powder and the thermal spraying time among the thermal spraying treatment conditions.
(c3)次に、切り欠き加工工程として、図5(c)に示すように、導電性基材1の第1面1a側の角部の全周に凹状の切り欠き部1Bcを形成する。この切り欠き部1Bcを形成する加工は、機械的な切削加工、エッチング加工のどちらでも良い。 (C3) Next, as a notch processing step, as shown in FIG. 5C, a concave notch 1 </ b> Bc is formed on the entire periphery of the corner on the first surface 1 a side of the conductive substrate 1. The machining for forming the notch 1Bc may be either mechanical cutting or etching.
この切り欠き加工によって、導電性基材1は、第1面1a側の角部に切り欠き部1Bcを有する導電性基材1Bとなる。そして、導電性基材1Bの第1面1a側に,導電性基材1Bと接する部位よりも外側に延在してなる絶縁層7Bを備えた絶縁層付き導電性基材として絶縁基板11Bが構成される。 By this notch processing, the conductive substrate 1 becomes a conductive substrate 1B having a notch 1Bc at the corner on the first surface 1a side. Then, the insulating substrate 11B is provided as an electrically conductive substrate with an insulating layer provided with an insulating layer 7B extending outward from a portion in contact with the electrically conductive substrate 1B on the first surface 1a side of the electrically conductive substrate 1B. Composed.
(c4)次に、絶縁基板11Bを用いた半導体モジュール21Bの製造工程として、図5(d)に示すように、封止用の成形樹脂5を用いて、絶縁基板11Bにおける絶縁層7Bの面が露出するようにして、導電性基材1Bの第2面1bおよび側面を樹脂封止して、半導体モジュール2Bを形成する。 (C4) Next, as a manufacturing process of the semiconductor module 21B using the insulating substrate 11B, as shown in FIG. 5D, the surface of the insulating layer 7B on the insulating substrate 11B using the molding resin 5 for sealing. As a result, the second surface 1b and the side surface of the conductive substrate 1B are resin-sealed to form the semiconductor module 2B.
なお、この半導体モジュール21Bの製造工程のより具体的な構成は、上述の第1の参考形態において半導体モジュール21Aの製造工程について説明した具体的な構成と同様である。 A more specific configuration of the manufacturing process of the semiconductor module 21B is the same as the specific configuration described for the manufacturing process of the semiconductor module 21A in the first reference embodiment.
(c5)次に、半導体装置31Bの製造工程として、図5(e)に示すように、半導体モジュール21Bを、ヒートシンク(金属部材)8に、絶縁層7Bの露出面がヒートシンク(金属部材)8に密着するようにして取り付けて、半導体装置31Bを形成する。
<本発明に係る実施形態>
以下、図面を参照しながら、本発明の実施形態について説明する。
(C5) Next, as a manufacturing process of the semiconductor device 31B, as shown in FIG. 5E, the semiconductor module 21B is placed on the heat sink (metal member) 8, and the exposed surface of the insulating layer 7B is the heat sink (metal member) 8. The semiconductor device 31B is formed by attaching so as to be in close contact with the semiconductor device 31B.
<Embodiment according to the present invention>
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(a)絶縁基板、半導体モジュールおよび半導体装置の構成例:
図6は、本発明の実施形態による絶縁基板11C、半導体モジュール21Cおよび半導体装置31Cの構成を示す断面図であって、図6(a)は全体構成を示す断面図であり、図6(b)は図6(a)におけるC3部の拡大断面図である。
(A) Configuration example of insulating substrate, semiconductor module, and semiconductor device:
FIG. 6 is a cross-sectional view showing the configuration of the insulating substrate 11C, the semiconductor module 21C, and the semiconductor device 31C according to the embodiment of the present invention, and FIG. 6A is a cross-sectional view showing the overall configuration, and FIG. ) Is an enlarged cross-sectional view of a portion C3 in FIG.
図6に示すように、導電性基材1Cの第1面1a(図における下面)上に、絶縁層7Caが形成されている。これに対し、導電性基材1Cの第2面1b(図における上面)には、直接的または間接的に接するように半導体回路素子2,2が搭載されている。 As shown in FIG. 6, an insulating layer 7Ca is formed on the first surface 1a (the lower surface in the drawing) of the conductive substrate 1C. On the other hand, the semiconductor circuit elements 2 and 2 are mounted on the second surface 1b (the upper surface in the drawing) of the conductive substrate 1C so as to be in direct or indirect contact therewith.
より具体的には、本発明の実施形態においては、この導電性基材1Cは銅板により作製される。導電性基材1Cの形状は、例えば、概ね1mm以上5mm以下の厚みを有する平板状であり、その平面視において正方形または長方形である。絶縁層7Caは、酸化アルミニウム(アルミナ)の粉末71を溶射法により堆積させて形成された層または膜(以下、総称して、単に「層」ともいう)である。そして、絶縁層7Caは、導電性基材1Cの第1面1a上に酸化アルミニウムの粉末71を溶射することによって80〜300μmの厚みを有するように形成される。絶縁層の厚みとしては上記の80〜300μmが好適であり、この範囲の厚みとすれば、絶縁層自体(バルク)の耐電圧特性が十分なものとなるとともに、絶縁層の伝熱抵抗が十分に低くなるようにすることができる。 More specifically, in the embodiment of the present invention, the conductive substrate 1C is made of a copper plate. The shape of the conductive substrate 1C is, for example, a flat plate having a thickness of approximately 1 mm to 5 mm, and is square or rectangular in plan view. The insulating layer 7Ca is a layer or film formed by depositing aluminum oxide (alumina) powder 71 by a thermal spraying method (hereinafter, also simply referred to as “layer”). The insulating layer 7Ca is formed to have a thickness of 80 to 300 [mu] m by spraying aluminum oxide powder 71 on the first surface 1a of the conductive substrate 1C. The thickness of the insulating layer is preferably 80 to 300 μm, and if the thickness is within this range, the insulating layer itself (bulk) has sufficient withstand voltage characteristics and the insulating layer has sufficient heat transfer resistance. Can be lowered.
導電性基材1Cは、第1面1a側の角部に切り欠き部1Ccを有し、この切り欠き部1Cc上にも,セラミックス粉末71の溶射による絶縁層7Cbが第1面1a上の絶縁層7Caと連続するようにして形成されている。そして、導電性基材1Cの第1面1a側に,絶縁層7Caおよび絶縁層7Cbからなる絶縁層7Cを備えた絶縁層付き導電性基材として絶縁基板11Cが構成される。ここで、導電性基材1Cにおける切り欠き部1Ccの底面は、第1面1aと平行な面として形成しておくことが好ましい。 The conductive substrate 1C has a notch 1Cc at a corner on the first surface 1a side, and an insulating layer 7Cb formed by thermal spraying of the ceramic powder 71 is also insulated on the first surface 1a on the notch 1Cc. It is formed so as to be continuous with the layer 7Ca. Then, an insulating substrate 11C is configured as a conductive base material with an insulating layer including an insulating layer 7C composed of an insulating layer 7Ca and an insulating layer 7Cb on the first surface 1a side of the conductive base material 1C. Here, it is preferable that the bottom surface of the cutout portion 1Cc in the conductive substrate 1C is formed as a surface parallel to the first surface 1a.
なお、後述するように、上記絶縁層7Cが形成された後に『熱処理』を施して絶縁層の熱伝導率を高めるようにすることが好ましい。この『熱処理』を施した後の絶縁層の結晶構造をX線回折装置によって分析すると、酸化アルミニウムの六方晶系の回折ピークを確認することができる。 As will be described later, it is preferable to increase the thermal conductivity of the insulating layer by performing “heat treatment” after the insulating layer 7C is formed. When the crystal structure of the insulating layer after this “heat treatment” is analyzed by an X-ray diffractometer, a hexagonal diffraction peak of aluminum oxide can be confirmed.
絶縁基板11C、半導体回路素子2,2、リードフレーム6、およびボンデイングワイヤー4が成形樹脂5によって封止されてなる半導体モジュール21Cの構成は、上述の第1の参考形態において半導体モジュール21Aについて説明した構成と同様である。 The configuration of the semiconductor module 21C in which the insulating substrate 11C, the semiconductor circuit elements 2 and 2, the lead frame 6, and the bonding wire 4 are sealed with the molding resin 5 has been described for the semiconductor module 21A in the first reference embodiment. The configuration is the same.
そして、半導体モジュール21Cはヒートシンク8に絶縁層7Cの露出面が密着するようにして取付けられて、半導体装置31Cが構成される。 The semiconductor module 21C is attached to the heat sink 8 so that the exposed surface of the insulating layer 7C is in close contact with each other, thereby forming a semiconductor device 31C.
(b)絶縁基板における側面部端面の絶縁性:
図6(b)に示す絶縁基板11Cにおける側面部端面の絶縁構造では、「導電性基材1Cとヒートシンク8との間の絶縁沿面距離dC=dC1+dC2」は、「切り欠き部1Ccにおける第1面1aからの切り欠き深さ長dC1」の分だけ「絶縁層7Caの厚さd(=dC2)」よりも大きい沿面距離となる。
(B) Insulating property of side surface end face in insulating substrate:
In the insulating structure of the side surface portion end surface of the insulating substrate 11C shown in FIG. 6B, “the insulating creepage distance dC = dC1 + dC2 between the conductive base material 1C and the heat sink 8” is “the first surface in the notch portion 1Cc”. The creepage distance is larger than the “thickness d (= dC2) of the insulating layer 7Ca” by the notch depth length dC1 ”from 1a.
このように、本発明の実施形態では、上述の第1の参考実施形態と同様に、導電性基材1Cとヒートシンク8との絶縁沿面距離を絶縁層7Caの厚さよりも大きくして、絶縁基板11Cにおける側面部端面の絶縁性を向上させることができる。そして、このような絶縁基板11Cを用いた半導体モジュール21Cに例えばヒートシンクなどの金属部材8を取付けて構成される半導体装置31Cは、より優れた絶縁性を備えたものとなる。 As described above, in the embodiment of the present invention, the insulating creepage distance between the conductive base material 1C and the heat sink 8 is made larger than the thickness of the insulating layer 7Ca in the same manner as in the first reference embodiment described above. It is possible to improve the insulating property of the side surface end face in 11C. A semiconductor device 31C configured by attaching a metal member 8 such as a heat sink to the semiconductor module 21C using such an insulating substrate 11C has more excellent insulating properties.
(c)絶縁基板、半導体モジュールおよび半導体装置の製造方法の構成例:
図7は、本発明の実施形態による絶縁基板11C、半導体モジュール21Cおよび半導体装置31Cの製造方法の構成例を工程順に示す断面図である。なお、図7(e)、図7(f)では、半導体モジュール21Cの構成要素のうち、ボンデイングワイヤー4、リードフレーム6の図示は省略している。
(C) Configuration example of manufacturing method of insulating substrate, semiconductor module, and semiconductor device:
FIG. 7 is a cross-sectional view illustrating a configuration example of a method of manufacturing the insulating substrate 11C, the semiconductor module 21C, and the semiconductor device 31C according to the embodiment of the present invention in the order of steps. 7E and 7F, illustration of the bonding wire 4 and the lead frame 6 among the components of the semiconductor module 21C is omitted.
(c1)まず、概ね1mm以上5mm以下の厚みを有する銅板などの平板状導電性部材を、例えばプレス加工により打ち抜いて、導電性基材として必要な形状に成形し、さらに、必要な形状に成形された導電性基材の第1面1a側の角部の全周に切り欠き部1Ccを形成し、導電性基材1Cを得る。この切り欠き部1Ccを形成する加工は、機械的な切削加工、エッチング加工のどちらでも良い。 (C1) First, a flat plate-like conductive member such as a copper plate having a thickness of approximately 1 mm to 5 mm is punched out by, for example, pressing, and formed into a necessary shape as a conductive base material, and further formed into a necessary shape. Cutout portions 1Cc are formed in the entire periphery of the corner portion on the first surface 1a side of the conductive substrate thus obtained, to obtain the conductive substrate 1C. The machining for forming the notch 1Cc may be either mechanical cutting or etching.
(c2)次に、絶縁層形成工程として、導電性基材1Cの第1面1a上および切り欠き部1Cc上に絶縁層(溶射層)7C1を形成する。絶縁層(溶射層7C1)は、図7(b)に示すように、酸化アルミニウム(アルミナ)の粉末71を溶射法を用いて堆積させることにより形成される。具体的には、大気もしくは減圧下の雰囲気において、マスクMによって不要な部位への付着を防止しつつ、導電性基材1Cに向けて一方向から原料粉末71が溶射される。この際の原料粉末71としては、代表的には、α−アルミナ粉末すなわちコランダム(例えば99.7%の純度のアルミナ粉)が用いられる。このようにして、図7(c)に示すように、導電性基材1Cの第1面1a上に絶縁層(溶射層)7C1aが形成されるとともに切り欠き部1Cc上に絶縁層(溶射層)7C1bが形成される。この処理に用いられる溶射法としては絶縁材料の溶射に適するプラズマ溶射方法が採用されることが望ましいが、他の溶射法を用いることもできる。絶縁層(溶射層)7C1の厚みは、溶射処理の条件のうち、原料粉末の供給速度と溶射時間とによって適宜調整され得る。 (C2) Next, as an insulating layer forming step, an insulating layer (sprayed layer) 7C1 is formed on the first surface 1a and the cutout portion 1Cc of the conductive substrate 1C. As shown in FIG. 7B, the insulating layer (sprayed layer 7C1) is formed by depositing aluminum oxide (alumina) powder 71 using a spraying method. Specifically, the raw material powder 71 is sprayed from one direction toward the conductive substrate 1 </ b> C while preventing adhesion to unnecessary portions by the mask M in the atmosphere or an atmosphere under reduced pressure. As the raw material powder 71 in this case, α-alumina powder, that is, corundum (for example, 99.7% purity alumina powder) is typically used. In this way, as shown in FIG. 7C, the insulating layer (sprayed layer) 7C1a is formed on the first surface 1a of the conductive substrate 1C, and the insulating layer (sprayed layer) is formed on the notch 1Cc. ) 7C1b is formed. As a thermal spraying method used for this treatment, it is desirable to employ a plasma spraying method suitable for thermal spraying of an insulating material, but other thermal spraying methods can also be used. The thickness of the insulating layer (sprayed layer) 7C1 can be appropriately adjusted according to the supply rate of the raw material powder and the spraying time, among the conditions of the spraying process.
(c3)次に、研削工程として、図7(c)におけるD1−D1線で示すレベルまで、第1面1a上に形成された絶縁層(溶射層)7C1aを研削して、第1面1a上の絶縁層7Caと切り欠き部1Cc上の絶縁層7Cbとの面を揃える。このようにして、図7(d)に示すように、導電性基材1Cの第1面1a側に,絶縁層7Caおよび絶縁層7Cbからなる絶縁層7Cを備えた絶縁基板11Cが作製される。 (C3) Next, as a grinding process, the insulating layer (sprayed layer) 7C1a formed on the first surface 1a is ground to the level indicated by the D1-D1 line in FIG. The surfaces of the upper insulating layer 7Ca and the insulating layer 7Cb on the notch 1Cc are aligned. In this way, as shown in FIG. 7D, the insulating substrate 11C having the insulating layer 7C composed of the insulating layer 7Ca and the insulating layer 7Cb on the first surface 1a side of the conductive base material 1C is manufactured. .
(c4)次に、絶縁基板11Cを用いた半導体モジュール21Cの製造工程として、図7(e)に示すように、封止用の成形樹脂5を用いて、絶縁基板11Cにおける絶縁層7Cの面が露出するようにして、導電性基材1Cの第2面1bおよび側面を樹脂封止して、半導体モジュール21Cを形成する。 (C4) Next, as a manufacturing process of the semiconductor module 21C using the insulating substrate 11C, as shown in FIG. 7E, the surface of the insulating layer 7C in the insulating substrate 11C using the molding resin 5 for sealing. The semiconductor module 21C is formed by resin-sealing the second surface 1b and the side surface of the conductive base material 1C so that is exposed.
なお、この半導体モジュール21Cの製造工程のより具体的な構成は、上述の第1の参考形態において半導体モジュール21Aの製造工程について説明した具体的な構成と同様である。 A more specific configuration of the manufacturing process of the semiconductor module 21C is the same as the specific configuration described for the manufacturing process of the semiconductor module 21A in the first reference embodiment.
(c5)次に、半導体装置31Cの製造工程として、図7(f)に示すように、半導体モジュール2Cを、ヒートシンク(金属部材)8に、絶縁層7Cの露出面がヒートシンク(金属部材)8に密着するようにして取り付けて、半導体装置31Cを形成する。 (C5) Next, as a manufacturing process of the semiconductor device 31C, as shown in FIG. 7F, the semiconductor module 2C is placed on the heat sink (metal member) 8, and the exposed surface of the insulating layer 7C is the heat sink (metal member) 8. The semiconductor device 31C is formed by being attached so as to be in close contact with each other.
(d)絶縁基板の製造方法の異なる構成例:
図8は、本発明の一実施形態による絶縁基板1Cの製造方法の異なる構成例を工程順に示す断面図である。
(D) Configuration examples of different methods for manufacturing an insulating substrate:
FIG. 8 is a cross-sectional view illustrating different configuration examples of the method of manufacturing the insulating substrate 1C according to the embodiment of the present invention in the order of steps.
(d1)まず、概ね1mm以上5mm以下の厚みを有する銅板などからなり,第1面101aおよび第2面101bを有する導電性板状部材101Cの第1面101aに対する切り欠き溝形成工程として、図8(a)に示すように、導電性板状部材101Cを複数の導電性基材に分離する(図8(a)では図示されない)分離線に沿って、この分離線を中心線とした切り欠き溝101Ccを形成する。 (D1) First, as a notch groove forming step for the first surface 101a of the conductive plate-like member 101C made of a copper plate having a thickness of approximately 1 mm to 5 mm and having the first surface 101a and the second surface 101b, FIG. As shown in FIG. 8 (a), the conductive plate-like member 101C is separated into a plurality of conductive substrates (not shown in FIG. 8 (a)). A notch groove 101Cc is formed.
(d2)次に、絶縁層形成工程として、図8(b)に示すように例えばプラズマ溶射方法によってセラミックス粉末71を溶射することにより、図8(c)に示すように、導電性板状部材101Cの第1面101a上および切り欠き溝101Cc上に絶縁層(溶射層)107C1を形成する。この絶縁層形成工程における溶射方法の具体的構成は、図7(b)で説明した具体的構成と同様であるが、個別の導電性基材1Cに対する溶射処理ではなく、複数の導電性基材1Cに分離する前の導電性板状部材101Cに対する溶射処理である点が異なっている。 (D2) Next, as shown in FIG. 8 (b), as shown in FIG. 8 (b), for example, by spraying ceramic powder 71 by a plasma spraying method, as shown in FIG. An insulating layer (sprayed layer) 107C1 is formed on the first surface 101a of 101C and the notch groove 101Cc. The specific configuration of the thermal spraying method in this insulating layer forming step is the same as the specific configuration described with reference to FIG. 7B. However, the thermal spraying process is not performed on the individual conductive substrate 1C, but a plurality of conductive substrates. The difference is that the thermal spraying process is performed on the conductive plate-like member 101C before being separated into 1C.
(d3)次に,研削工程として、図8(c)におけるD2−D2線で示すレベルまで絶縁層(溶射層)107C1を研削して、第1面101a上の絶縁層107Caと切り欠き溝107Cc上の絶縁層107Cbとの面を揃えて,絶縁層付き導電性板状部材111Cを形成する。 (D3) Next, as a grinding step, the insulating layer (sprayed layer) 107C1 is ground to the level indicated by the line D2-D2 in FIG. 8C, so that the insulating layer 107Ca and the notch groove 107Cc on the first surface 101a are ground. The conductive plate member 111C with an insulating layer is formed by aligning the surface with the upper insulating layer 107Cb.
(d4)次に、分離工程として、図8(d)における白抜き矢印線Sで示すように、絶縁層付き導電性板状部材111Cを上記分離線に沿って切断し、図8(e)に示す複数の絶縁基板11Cに分離する。 (D4) Next, as the separation step, as shown by the white arrow line S in FIG. 8D, the conductive plate member 111C with an insulating layer is cut along the separation line, and FIG. Are separated into a plurality of insulating substrates 11C.
図8に示す上記の製造方法は、複数の導電性基材に対する溶射を1回の処理で行なうことができるので、絶縁層形成工程での省力化を考慮した場合、絶縁板11Cをより低コストで製造可能とする上で好適である。
[本発明の実施形態の構成と他の構成例との対比]
(イ)本発明による絶縁基板(絶縁層付き導電性基材)の具体的構成を第1および第2の参考形態ならびに本発明の一実施形態に示したが、これらの実施形態とは異なる他の構成例として、例えば、図10(b)に示すように、導電性基材1における側面部の端面の一部にも破線で示すような絶縁層7bを絶縁層7と連続するようにして形成することにより、導電性基材1とヒートシンク8との間の絶縁沿面距離を大きくした構成の絶縁基板を適用することもできる。
(ロ)しかしながら、図10(b)において、導電性基材1の第1面1aに加えて側面部の端面にまでセラミックス粉末を溶射して絶縁層を形成する場合、導電性基材1の第1面1aに正対する方向に原料粉末を溶射させるだけでは、側面部の端面に溶射膜を形成することはできない。このため、導電性基材1の第1面1aに正対する方向に対して直交する方向あるいは斜め方向に沿って原料粉末を溶射して側面部の端面に溶射膜を形成することになるが、このような溶射を行なうには、複数方向の溶射ノズルを組合せた複雑な構成の溶射装置が必要となる。
The above-described manufacturing method shown in FIG. 8 can perform thermal spraying on a plurality of conductive substrates in a single process. Therefore, when considering labor saving in the insulating layer forming step, the insulating plate 11C can be manufactured at a lower cost. It is suitable for enabling manufacture.
[Contrast of Configuration of Embodiment of Present Invention and Other Configuration Examples]
(A) The specific configuration of the insulating substrate (conductive substrate with an insulating layer) according to the present invention is shown in the first and second reference embodiments and one embodiment of the present invention. As an example of the configuration, for example, as shown in FIG. 10B, an insulating layer 7 b as shown by a broken line is also continuous with the insulating layer 7 at a part of the end face of the side surface portion of the conductive substrate 1. By forming the insulating substrate, an insulating substrate having a configuration in which the insulating creepage distance between the conductive substrate 1 and the heat sink 8 is increased can be applied.
(B) However, in FIG. 10B, when the insulating layer is formed by spraying ceramic powder to the end surface of the side surface portion in addition to the first surface 1a of the conductive substrate 1, the conductive substrate 1 A sprayed film cannot be formed on the end face of the side surface simply by spraying the raw material powder in the direction facing the first surface 1a. For this reason, the raw material powder is sprayed along a direction orthogonal to the direction facing the first surface 1a of the conductive substrate 1 or in an oblique direction to form a sprayed film on the end surface of the side surface portion. In order to perform such spraying, a spraying apparatus having a complicated configuration in which spraying nozzles in a plurality of directions are combined is required.
この点において、第1および第2の参考形態ならびに本発明の実施形態に示した絶縁基板の構成は、いずれも、導電性基材の第1面1aに正対する方向に原料粉末を溶射させるだけで必要な溶射膜の形成が可能であるため、図10(b)に示す上記構成に比べてより簡素な構成の溶射装置でもって製造することができ、この点でより好適である。
(ハ)また、本発明の実施形態による絶縁基板11Cは、例えば図8に示すように、複数の導電性基材に分離する前の状態にある導電性板状部材に対してその第1面101aに正対する方向に沿ってセラミックス粉末を溶射することにより絶縁層を形成した後に、個別の導電性基材に切断,分離する製造方法も適用可能である。一方、図10(b)に示す上記構成は、導電性基材1の第1面1aに正対する方向に対して直交する方向あるいは斜めの方向に沿ってセラミックス粉末を溶射して側面部の端面に溶射膜を形成する構成であるため、その製造方法として、複数の導電性基材に分離する前の状態にある導電性板状部材に対してセラミックス粉末を溶射することにより絶縁層を形成した後に、個別の導電性基材に切断,分離する製造方法は適用し難い。この点に関し、溶射による絶縁層形成工程での省力化を考慮した場合、本発明の一実施形態の構成は、絶縁基板(絶縁層付き導電性基材)をより低コストで製造可能とする上で好適である。
[本発明の実施形態における絶縁層の構成例]
(イ)上述の第1および第2の参考形態ならびに本発明の一実施形態では、セラミックス粉末として特に酸化アルミニウムの粉末を溶射して形成された絶縁層を備えた絶縁基板(絶縁層付き導電性基材)について説明したが、このような絶縁基板を備えた半導体モジュールにヒートシンクを取り付けて半導体装置を構成する場合、この絶縁層には高い熱伝導率と高い絶縁性とが必要となる。
(ロ)本発明の出願人と同一の出願人による特許出願(特願2009−266264号)に示されているように、まず、本発明者が、導電性基材に絶縁層を形成する手法として溶射法に着目したのは、層の形成コストが低廉であるばかりでなく、パターン形成も容易なためである。具体的には、本発明者は、まず、絶縁層に適する材料である酸化アルミニウム(Al2O3、アルミナ)の粉末をプラズマ溶射法によって層状または膜状になるように導電性基材に形成した。その上で、その溶射された絶縁層を利用することにより、半導体モジュールとして望ましい絶縁性と熱伝導率とが確保され得るかどうかについて調査を行った。その結果、本発明者は、溶射によって形成した酸化アルミニウムの絶縁層を利用して最終的な半導体モジュールを作製した多くの場合に、絶縁層自体の熱伝導率が概ね3〜4W/m・Kにとどまるという問題があることを見出した。ちなみに、溶射ではなく焼成によって作られるタイプの酸化アルミニウム(アルミナの焼結体)における熱伝導率は、通常約20W/m・K程度となる。それにもかかわらず溶射されたままの絶縁層では、上述のように熱伝導率が3〜4W/m・K、すなわちアルミナ焼結体の約1/5以下にとどまってしまう。従って、たとえ簡便かつ低コストな溶射法を用いたとしても、この程度の熱伝導率の絶縁層を利用して十分に小さい熱抵抗を実現することは難しい。というのは、絶縁層の厚みを薄くしなければならず、その結果、十分な絶縁性を確保し得ないからである。
(ハ)上述のような問題を生じさせるメカニズムを明らかにするために、本発明者は溶射によって形成された絶縁層の構造に着目してさらに調査と解析を行なった。まず、溶射によって生成された層には一般に気孔が多く含まれる点に注目した。気孔が含まれることは、原料粉末を加熱して溶融した原料粉末の噴流を形成し、その噴流を対象物に吹き付けるという溶射法の手法を採用する限り、避けがたい。ここで、このような気孔が上述の熱伝導率の低下の原因といえるなら、気孔率を小さくするような層の形成条件を採用することによって熱伝導率の低下は緩和されるはずである。ところが実際には、気孔率の増大が熱伝導率の低下にある程度関連はするものの、気孔だけでは上述のような大幅な熱伝導率の低下を説明できないことが判明した。すなわち、上述の熱伝導率低下の主たる原因は気孔の生成以外にあるようであった。
(ニ)この調査結果を受けて、本発明者は、溶射によって形成された絶縁層においては、材質そのものが何らかの影響を受けているとの考えに至った。特に、本発明者は、酸化アルミニウムの粉末が溶射の際に瞬間的に融解してそのまま基材に吹き付けられるために熱的および機械的なストレスを受けていて、これが絶縁層の材質の熱伝導率を低下させている原因であると推測している。
(ホ)さらに、本発明者は、絶縁層が溶射によって形成される際に受ける作用を考慮して、絶縁層の熱伝導率の値を高める手法を鋭意検討した。その結果、本発明者は、溶射によって形成した絶縁層に対して「熱処理またはアニール処理」(以下、単に『熱処理』ともいう)を施すことにより、その絶縁層の熱伝導率が上昇することを見出した。より具体的には、溶射によって熱伝導率が一旦3〜4W/m・Kとなった絶縁層であっても、その後に『熱処理』を施すことにより、熱伝導率を約10W/m・Kにまで高めることができることを確認した。絶縁層に『熱処理』を施して熱伝導率を上昇させた絶縁層を用いれば、半導体モジュールの熱抵抗を容易に低減させることが可能となる。
In this respect, the configurations of the insulating substrate shown in the first and second reference embodiments and the embodiment of the present invention are both sprayed with the raw material powder in the direction facing the first surface 1a of the conductive substrate. Therefore, since it is possible to form a necessary sprayed film, it can be manufactured with a spraying apparatus having a simpler structure than the structure shown in FIG. 10B, which is more preferable in this respect.
(C) The insulating substrate 11C according to the embodiment of the present invention has a first surface with respect to the conductive plate-like member in a state before being separated into a plurality of conductive base materials as shown in FIG. 8, for example. A manufacturing method is also applicable in which an insulating layer is formed by spraying ceramic powder along a direction directly facing 101a, and then cut and separated into individual conductive substrates. On the other hand, the above configuration shown in FIG. 10B is obtained by spraying ceramic powder along a direction orthogonal to or oblique to the direction facing the first surface 1a of the conductive base material 1 to end the side surfaces. As a manufacturing method, an insulating layer is formed by spraying ceramic powder on a conductive plate-like member in a state before being separated into a plurality of conductive substrates. Later, it is difficult to apply a manufacturing method of cutting and separating into individual conductive substrates. In this regard, when considering the labor saving in the insulating layer forming process by thermal spraying, the configuration of the embodiment of the present invention enables an insulating substrate (conductive substrate with an insulating layer) to be manufactured at a lower cost. It is suitable.
[Configuration Example of Insulating Layer in Embodiment of the Present Invention]
(A) In the first and second reference embodiments described above and one embodiment of the present invention, an insulating substrate (conductivity with an insulating layer) provided with an insulating layer formed by spraying aluminum oxide powder as a ceramic powder. In the case where a semiconductor device is configured by attaching a heat sink to a semiconductor module having such an insulating substrate, the insulating layer needs to have high thermal conductivity and high insulation.
(B) As shown in a patent application (Japanese Patent Application No. 2009-266264) by the same applicant as the applicant of the present invention, first, the present inventor forms a method for forming an insulating layer on a conductive substrate. The reason why the thermal spraying method is focused on is that not only the formation cost of the layer is low, but also the pattern formation is easy. Specifically, the present inventor first formed a powder of aluminum oxide (Al 2 O 3 , alumina), which is a material suitable for an insulating layer, on a conductive substrate so as to be layered or film-formed by plasma spraying. did. Then, investigation was conducted as to whether or not the insulating properties and thermal conductivity desirable as a semiconductor module could be secured by using the sprayed insulating layer. As a result, the present inventor has found that the thermal conductivity of the insulating layer itself is approximately 3 to 4 W / m · K in many cases in which the final semiconductor module is manufactured using the aluminum oxide insulating layer formed by thermal spraying. I found out that there was a problem of staying in. Incidentally, the thermal conductivity of aluminum oxide (alumina sintered body) of the type produced by firing rather than thermal spraying is usually about 20 W / m · K. Nevertheless, as described above, the thermal sprayed insulating layer has a thermal conductivity of 3 to 4 W / m · K, that is, about 1/5 or less of the alumina sintered body. Therefore, even if a simple and low-cost thermal spraying method is used, it is difficult to realize a sufficiently small thermal resistance by using an insulating layer having such a thermal conductivity. This is because the thickness of the insulating layer must be reduced, and as a result, sufficient insulation cannot be ensured.
(C) In order to clarify the mechanism causing the above-described problems, the present inventor has further investigated and analyzed paying attention to the structure of the insulating layer formed by thermal spraying. First, attention was paid to the fact that the layer formed by thermal spraying generally contains many pores. Inclusion of pores is unavoidable as long as a spraying method is employed in which the raw material powder is heated to form a molten raw material powder jet and sprayed onto the object. Here, if it can be said that such pores are the cause of the above-described decrease in thermal conductivity, the decrease in thermal conductivity should be mitigated by adopting a layer forming condition that reduces the porosity. In practice, however, it has been found that the increase in porosity is related to the decrease in thermal conductivity to some extent, but pores alone cannot explain such a significant decrease in thermal conductivity. That is, it seems that the main cause of the above-mentioned decrease in thermal conductivity is other than the generation of pores.
(D) In response to the results of this investigation, the present inventors have come to the idea that the material itself is affected in some way in the insulating layer formed by thermal spraying. In particular, the inventor has been subjected to thermal and mechanical stress because the aluminum oxide powder is instantaneously melted and sprayed directly onto the substrate during thermal spraying, and this is the heat conduction of the material of the insulating layer. I guess this is the cause of the decline in the rate.
(E) Furthermore, the present inventor has intensively studied a method for increasing the value of the thermal conductivity of the insulating layer in consideration of the effect received when the insulating layer is formed by thermal spraying. As a result, the present inventor has found that the thermal conductivity of the insulating layer is increased by applying “heat treatment or annealing” (hereinafter also simply referred to as “heat treatment”) to the insulating layer formed by thermal spraying. I found it. More specifically, even if the insulating layer once has a thermal conductivity of 3 to 4 W / m · K by thermal spraying, the thermal conductivity is reduced to about 10 W / m · K by performing “heat treatment” after that. It was confirmed that it can be increased up to. If an insulating layer whose thermal conductivity is increased by performing a “heat treatment” on the insulating layer, the thermal resistance of the semiconductor module can be easily reduced.
このため、本発明における絶縁層としては、導電性基材の第1面上に酸化アルミニウムの粉末を溶射して形成され、『熱処理』によって熱伝導率が高められている絶縁層であることが好ましい。
(ヘ)なお、本発明者の推測によれば、熱伝導率が溶射によって低下し、『熱処理』によって上昇する現象には、以下のような機構が作用しているようである。まず、上述の溶射によって形成したままの酸化アルミニウムの層では、原料の粉末に比べて結晶構造が変化している。より詳しくは、酸化アルミニウムの原子配列が、もともとの溶射前の原料である酸化アルミニウムの粉末(すなわちコランダム)の構造である六方晶系から、溶射によってアモルファス状態または立方晶またはγ−アルミナへと変化している。この状態では、熱伝導率は小さい値となる。そして、その後の『熱処理』によって、溶射された絶縁層の結晶構造が六方晶系となる。この六方晶系になっている絶縁層では、熱伝導率が本来の値に近づき、その熱伝導率が高まる。なお、ここでは、絶縁層の結晶構造がすべて六方晶系となるとは限らず、原子配列をアモルファス状態や軸長の長い立方晶といった種類ごとに分類したときに、六方晶系となっている結晶構造の割合、特に、α−アルミナの割合が『熱処理』によって増加することによって熱伝導率が上昇している可能性もあると考えている。すなわち、本発明者は、絶縁層の結晶構造を六方晶系とするもしくはその割合を高めることによって、絶縁層を用いる半導体モジュールの熱抵抗が低減されることを見出した。
For this reason, the insulating layer in the present invention is an insulating layer formed by spraying aluminum oxide powder on the first surface of the conductive base material and having increased thermal conductivity by “heat treatment”. preferable.
(F) According to the inventor's estimation, the following mechanism seems to act on the phenomenon that the thermal conductivity decreases due to thermal spraying and increases due to “heat treatment”. First, in the aluminum oxide layer as formed by the above-described thermal spraying, the crystal structure is changed as compared with the raw material powder. More specifically, the atomic arrangement of aluminum oxide changes from the hexagonal system, which is the structure of the original aluminum oxide powder (that is, corundum) before spraying, to the amorphous state or cubic or γ-alumina by spraying. doing. In this state, the thermal conductivity is a small value. The crystal structure of the thermally sprayed insulating layer becomes a hexagonal system by the subsequent “heat treatment”. In this hexagonal insulating layer, the thermal conductivity approaches the original value, and the thermal conductivity increases. Note that here, the crystal structure of the insulating layer is not necessarily hexagonal, and crystals that are hexagonal when the atomic arrangement is classified by type such as an amorphous state or a cubic with a long axial length. It is considered that there is a possibility that the thermal conductivity is increased by increasing the proportion of the structure, in particular, the proportion of α-alumina by “heat treatment”. That is, the present inventor has found that the thermal resistance of a semiconductor module using an insulating layer is reduced by making the crystal structure of the insulating layer hexagonal or increasing its proportion.
このため、本発明における絶縁層としては、導電性基材の第1面上に酸化アルミニウムの粉末を溶射して形成され、六方晶系の結晶構造を有する絶縁層であることが好ましい。(ト)これらの態様により、酸化アルミニウムの絶縁層の熱伝導率は、溶射して形成したのみの場合(3〜4W/m・K程度)に比べて高くなり、例えば10W/m・K以上となる。このような絶縁層を放熱経路に有する半導体モジュールにヒートシンクを取付けて半導体装置を構成した場合、良好な放熱性を実現することができる。
(チ)なお、上述の『熱処理』の具体的構成としては、酸化アルミニウムの粉末を溶射して導電性基材の一方の面(第1面)上に絶縁層が形成された絶縁基板を、炉または対流式オーブンによって加熱する『熱処理工程』を設ける。この『熱処理』は、大気または窒素を雰囲気として、500℃以上1084℃(銅の融点)以下のいずれかの温度によって行なう。なお、前述の温度は、『熱処理』中に絶縁層が到達する温度である。この『熱処理』によって、絶縁層の原子配列が六方晶となり、その熱伝導率が高められた絶縁層が得られる。
Therefore, the insulating layer in the present invention is preferably an insulating layer formed by spraying aluminum oxide powder on the first surface of the conductive base material and having a hexagonal crystal structure. (G) By these aspects, the thermal conductivity of the insulating layer of aluminum oxide is higher than that formed by thermal spraying (about 3 to 4 W / m · K), for example, 10 W / m · K or more. It becomes. When a semiconductor device is configured by attaching a heat sink to a semiconductor module having such an insulating layer in a heat dissipation path, good heat dissipation can be realized.
(H) As a specific configuration of the above-mentioned “heat treatment”, an insulating substrate in which an insulating layer is formed on one surface (first surface) of a conductive base material by spraying aluminum oxide powder, A “heat treatment step” is provided in which heating is performed by a furnace or a convection oven. This “heat treatment” is performed at any temperature between 500 ° C. and 1084 ° C. (melting point of copper) using air or nitrogen as an atmosphere. The above-mentioned temperature is a temperature at which the insulating layer reaches during the “heat treatment”. By this “heat treatment”, the atomic arrangement of the insulating layer becomes hexagonal and an insulating layer having an increased thermal conductivity can be obtained.
そして、上述の第1および第2の参考実施形態ならびに本発明の一実施形態で説明した絶縁基板11A,11B,11Cの製造方法において、酸化アルミニウムの粉末を溶射して導電性基材の一方の面(第1面)上に絶縁層が形成された後の処理工程として上記『熱処理工程』を設けるとよい。
[変形例]
以上に説明した第1および第2の参考実施形態ならびに本発明の一実施形態は、具体的な実施の態様に応じて種々の変形を行なうことができる。
(イ)本発明では、導電性基材の第1面にセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板における側面部端面の絶縁性を向上させるための絶縁構造として、「導電性基材と金属部材との絶縁沿面距離」が重要であるが、絶縁層自体(バルク)の耐電圧特性も十分なものとしておく上で「絶縁層の厚み」も重要である。
In the manufacturing method of the insulating substrates 11A, 11B, and 11C described in the first and second reference embodiments and the embodiment of the present invention, one of the conductive base materials is sprayed by spraying aluminum oxide powder. The “heat treatment step” may be provided as a treatment step after the insulating layer is formed on the surface (first surface).
[Modification]
The first and second reference embodiments described above and one embodiment of the present invention can be modified in various ways according to specific embodiments.
(A) In the present invention, as the insulating structure for improving the insulating property of the side face of the insulating substrate provided with the insulating layer formed by spraying ceramic powder on the first surface of the conductive substrate, “conductive” The “insulation creepage distance between the conductive base material and the metal member” is important, but “insulation layer thickness” is also important for ensuring sufficient withstand voltage characteristics of the insulating layer itself (bulk).
導電性基材の第1面1aに形成される絶縁層の厚みは、半導体モジュールおよび半導体装置の用途に依存して適宜調整される。例えば、パワー半導体の半導体モジュールでは、絶縁層の厚みの下限値として好ましい値は10μmである。また、絶縁層の厚みの上限値として好ましい値は、特に高電圧にて用いる半導体モジュールでは、例えば500μmであり、それ以外の場合には、例えば200μmである。より具体的には、絶縁層が厚み200μmとなるように形成されると、5kV以上の交流破壊電圧と、1200Vの定格電圧とを共に実現するようなパワー素子の半導体モジュールを実現することができる。
(ロ)また、絶縁層の熱伝導率は、典型的には、『熱処理』の条件を変更することによって種々変更することができる。例えば、炉において『熱処理』を行なう場合に『熱処理』の温度を高めると、一般に、絶縁層の熱伝導率が高くなる。また、仮に同じ温度であっても、『熱処理』の時間を長くすると、その熱伝導率が高くなる。
The thickness of the insulating layer formed on the first surface 1a of the conductive substrate is appropriately adjusted depending on the use of the semiconductor module and the semiconductor device. For example, in a power semiconductor module, a preferable value for the lower limit of the thickness of the insulating layer is 10 μm. In addition, a preferable value as the upper limit value of the thickness of the insulating layer is, for example, 500 μm in a semiconductor module used at a high voltage, and is 200 μm in other cases. More specifically, when the insulating layer is formed to have a thickness of 200 μm, it is possible to realize a power element semiconductor module that realizes both an AC breakdown voltage of 5 kV or more and a rated voltage of 1200 V. .
(B) In addition, the thermal conductivity of the insulating layer can typically be changed variously by changing the conditions of the “heat treatment”. For example, when the temperature of the “heat treatment” is increased in the case where the “heat treatment” is performed in the furnace, the thermal conductivity of the insulating layer generally increases. Even if the temperature is the same, if the time of the “heat treatment” is increased, the thermal conductivity is increased.
この『熱処理』による絶縁層の到達温度は、例えば1000℃とすることができる。それ以外にも、例えば1500℃とすることができる。また、ここでの『熱処理』は、典型的には、導電性基材に絶縁層が溶射された後に行われるが、本発明の実施の形態は、そのような順序を限定するものではない。
(ハ)導電性基材の材質、形状および製法は、半導体回路素子に流す電流量などの電気的要件、発熱量などの熱的要件、重量やサイズなどの形状的要件などに応じて変更することができる。この導電性基材の材質の決定には、上述の絶縁層の『熱処理』の温度を考慮することもできる。すなわち、上述の実施形態では銅板を用いる導電性基材を説明したが、導電性基材はこれに限定されない。典型的には、アルミニウム基板、鉄基板、モリブデン基板、銅の合金による基板、あるいは板状ではない基材が用いられ得る。これらの基材の材質は、熱伝導率や熱膨張率など作製時または動作時の熱物性観点など種々の条件を加味して選択される。
(ニ)また、上述の各実施形態では、導電性基材は、板状で正方形または長方形の形状のものを用いて説明したが、導電性基材の形状がそれらの形状に限定されるものではない。板状でないものとしては、ブロック形状またはアングル形状の基材が用いられ得る。さらに、導電性基材の形状を板状のものに限ったとしても、その平面形状はさまざまな形状とすることができる。例示すれば、正方形の個別の領域を頂点部分で互いにつなげた形状、あるいは長方形の外形とくり貫いた開口部とを持つ形状を採用することも可能である。そして、このような基材は、上述のプレス加工を用いて形状が切り出されてもよいが、その加工方法も特に限定されない。また、導電性基材における第1面および第2面は、必ずしも板状基板の厚みを規定する二つの主面に限定されるものではない。
(ホ)上述の各実施形態において、半導体回路素子を導電性基材に接合する態様は特段限定されない。上述のはんだペレットによる接合のほか、クリームはんだによる接合、銀ペーストなどのダイボンド樹脂材による接合、ダイボンドフィルムによる接合、導電性接着剤による接合などの任意の接合手法を用いることができる。
(ヘ)上述の各実施形態は、半導体回路素子(チップまたはダイ)の種類を特段限定するものではない。例えば、半導体ウエハーからIGBTやMOS等のトランジスタ素子、またはダイオード素子といった回路要素を切り出すことにより、単一の回路要素を搭載する半導体モジュールを形成することができる。また、図1(a)に示す半導体モジュール21Aのように、複数の半導体回路素子が単一片の導電性基材に搭載されるときであっても、半導体回路素子の種類は任意に組み合わせることができる。例えば、同一種類の半導体を並列や直列またはそれらの組み合わせの形態によって接続して、電流容量をさまざまに設定することができる。種類の異なる半導体素子を用いる例として、IPM(インテリジェントパワーモジュール)とすることができる。すなわち、インバータ用途のIGBTと、そのIGBTとは別種の半導体回路素子である還流ダイオードまたはフリーホイーリングダイオードとを単一片の導電性基材に搭載する構成とすることができる。また、種類の異なる半導体素子を用いる別の例として、コンバータのためのダイオードとインバータのためのトランジスタとを同一の基材に搭載することにより、小型の半導体モジュールを実現することができる。
(ト)上述の各実施形態において、成形樹脂による封止を説明したが、他の封止手法を用いるように実施することができる。具体的には、例えば、固化される樹脂のみならず、シリコーンゲルなどの流動性を有する封止剤を用いることができる。
(チ)上述の各実施形態において、セラミックス粉末として特に酸化アルミニウムの粉末を溶射して形成された絶縁層を備えた絶縁基板について説明したが、本発明は、酸化アルミニウム以外のセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板にも適用可能である。
The ultimate temperature of the insulating layer by this “heat treatment” can be set to 1000 ° C., for example. In addition, it can be set to 1500 degreeC, for example. The “heat treatment” here is typically performed after the insulating layer is thermally sprayed on the conductive base material, but the embodiment of the present invention does not limit the order.
(C) The material, shape and manufacturing method of the conductive substrate are changed according to electrical requirements such as the amount of current flowing through the semiconductor circuit element, thermal requirements such as the amount of heat generated, and geometrical requirements such as weight and size. be able to. In determining the material of the conductive base material, the temperature of the “heat treatment” of the insulating layer can be taken into consideration. That is, although the above-mentioned embodiment demonstrated the electroconductive base material which uses a copper plate, an electroconductive base material is not limited to this. Typically, an aluminum substrate, an iron substrate, a molybdenum substrate, a substrate made of a copper alloy, or a substrate that is not plate-shaped may be used. The material of these base materials is selected in consideration of various conditions such as thermal properties and thermal expansion during production or operation.
(D) In each of the above-described embodiments, the conductive base material has been described using a plate-like shape having a square or rectangular shape, but the shape of the conductive base material is limited to those shapes. is not. A non-plate-shaped substrate may be a block-shaped or angle-shaped substrate. Furthermore, even if the shape of the conductive base material is limited to a plate shape, the planar shape can be various. For example, it is possible to adopt a shape in which individual areas of squares are connected to each other at the apex portion, or a shape having a rectangular outer shape and a hollow opening. And although such a base material may be cut out using the above-mentioned press processing, the processing method is not specifically limited, either. Moreover, the 1st surface and 2nd surface in an electroconductive base material are not necessarily limited to two main surfaces which prescribe | regulate the thickness of a plate-shaped board | substrate.
(E) In each of the above-described embodiments, the aspect of joining the semiconductor circuit element to the conductive substrate is not particularly limited. In addition to the above-described solder pellet bonding, any bonding technique such as cream solder bonding, bonding using a die bond resin material such as silver paste, bonding using a die bond film, or bonding using a conductive adhesive can be used.
(F) The above-described embodiments do not particularly limit the types of semiconductor circuit elements (chips or dies). For example, a semiconductor module on which a single circuit element is mounted can be formed by cutting out a circuit element such as a transistor element such as IGBT or MOS or a diode element from a semiconductor wafer. Moreover, even when a plurality of semiconductor circuit elements are mounted on a single piece of conductive base material as in the semiconductor module 21A shown in FIG. 1A, the types of semiconductor circuit elements can be arbitrarily combined. it can. For example, the same type of semiconductors can be connected in parallel, in series, or a combination thereof, and the current capacity can be set variously. As an example using different types of semiconductor elements, an IPM (intelligent power module) can be used. In other words, an IGBT for inverter use and a free-wheeling diode or freewheeling diode which is a semiconductor circuit element different from the IGBT can be mounted on a single piece of conductive substrate. As another example using different types of semiconductor elements, a small semiconductor module can be realized by mounting a diode for a converter and a transistor for an inverter on the same substrate.
(G) In each of the above-described embodiments, the sealing with the molding resin has been described. However, other sealing methods can be used. Specifically, for example, not only the resin to be solidified but also a sealing agent having fluidity such as silicone gel can be used.
(H) In each of the above-described embodiments, the insulating substrate provided with the insulating layer formed by spraying aluminum oxide powder as the ceramic powder has been described. However, the present invention applies thermal spraying of ceramic powder other than aluminum oxide. The present invention can also be applied to an insulating substrate provided with an insulating layer formed in this manner.
1,1A,1B,1C:導電性基材
1a:第1面
1b:第2面
1Ac:テーパ面
1Bc,1Cc:切り欠き部
2:半導体回路素子
4:ボンデイングワイヤー
5:封止剤(成形樹脂)
6:リードフレーム
7,7A,7Aa,7Ab,7B,7C,7Ca,7Cb:絶縁層
7C1,7C1a,7C1b:絶縁層(溶射層)
8:金属部材(ヒートシンク)
11,11A,11B,11C:絶縁基板(絶縁層付き導電性基材)
21,21A,21B,21C:半導体モジュール
31,31A,31B,31C:半導体装置
51:セラミック絶縁基板
53:セラミック基板
54:金属板
55:パワー半導体チップ
56:はんだ層
57:表回路板
58:裏回路板
71:原料粉末(酸化アルミニウムの粉末)
101C:導電性板状部材
101a:第1面
101b:第2面
101Cc:切り欠き溝
107C,107Ca,107Cb:絶縁層
107C1,107C1a,107C1b:絶縁層(溶射層)
111C:絶縁層付き導電性板状部材
201A,201B:電極(銅粘着テープ)
202A,202B:絶縁破壊試験装置の電極
M:マスク
θ:テーパ面1Acの傾斜角(テーパ角)
DESCRIPTION OF SYMBOLS 1,1A, 1B, 1C: Conductive base material 1a: 1st surface 1b: 2nd surface 1Ac: Tapered surface 1Bc, 1Cc: Notch part 2: Semiconductor circuit element 4: Bonding wire 5: Sealing agent (molding resin) )
6: Lead frame 7, 7A, 7Aa, 7Ab, 7B, 7C, 7Ca, 7Cb: Insulating layer 7C1, 7C1a, 7C1b: Insulating layer (sprayed layer)
8: Metal member (heat sink)
11, 11A, 11B, 11C: Insulating substrate (conductive substrate with insulating layer)
21, 21A, 21B, 21C: Semiconductor module 31, 31A, 31B, 31C: Semiconductor device 51: Ceramic insulating substrate 53: Ceramic substrate 54: Metal plate 55: Power semiconductor chip 56: Solder layer 57: Front circuit board 58: Back Circuit board 71: Raw material powder (aluminum oxide powder)
101C: Conductive plate member 101a: First surface 101b: Second surface 101Cc: Notch groove 107C, 107Ca, 107Cb: Insulating layer 107C1, 107C1a, 107C1b: Insulating layer (sprayed layer)
111C: Conductive plate member with insulating layer 201A, 201B: Electrode (copper adhesive tape)
202A, 202B: Electrode M of dielectric breakdown test apparatus: Mask θ: Inclination angle (taper angle) of taper surface 1Ac
Claims (10)
前記導電性基材の第2面に直接的または間接的に接して少なくとも1つ以上の半導体回路素子を搭載するとともに前記絶縁層の面に金属部材を密着して取り付けることにより半導体装置を構成するのに用いられる絶縁基板において、
前記導電性基材は、前記第1面側の角部に切り欠き部を有し、
この切り欠き部にも、前記セラミックス粉末を溶射して形成された絶縁層を前記第1面上の前記絶縁層と連続するようにして備え、
前記切り欠き部の前記第2面側には前記第1面と平行な底面が形成され、この底面に正対する方向から前記セラミックス粉末を溶射して前記絶縁層が形成されることを特徴とする絶縁基板。 An insulating substrate comprising an insulating layer formed by spraying ceramic powder on a first surface of a conductive substrate having a first surface and a second surface,
A semiconductor device is configured by mounting at least one or more semiconductor circuit elements in direct or indirect contact with the second surface of the conductive substrate and attaching a metal member in close contact with the surface of the insulating layer. In the insulating substrate used for
The conductive substrate has a notch at a corner on the first surface side,
Also in this notch part, an insulating layer formed by spraying the ceramic powder is provided so as to be continuous with the insulating layer on the first surface,
A bottom surface parallel to the first surface is formed on the second surface side of the notch, and the insulating layer is formed by spraying the ceramic powder from a direction facing the bottom surface. Insulating substrate.
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層は、前記酸化アルミニウムの粉末を溶射して形成され、熱処理によって熱伝導率が高められている絶縁層である
ことを特徴とする絶縁基板。 The insulating substrate according to claim 1,
An aluminum oxide powder is used as the ceramic powder,
The insulating substrate is an insulating layer formed by spraying the aluminum oxide powder and having a thermal conductivity increased by heat treatment.
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層は、前記酸化アルミニウムの粉末を溶射して形成され、六方晶系の結晶構造を有する絶縁層である
ことを特徴とする絶縁基板。 The insulating substrate according to claim 1,
An aluminum oxide powder is used as the ceramic powder,
The insulating substrate is an insulating layer formed by spraying the aluminum oxide powder and having a hexagonal crystal structure.
前記絶縁層の厚さは、80μm〜300μmである
ことを特徴とする絶縁基板。 The insulating substrate according to any one of claims 1 to 3,
The insulating substrate has a thickness of 80 μm to 300 μm.
前記導電性基材の前記第2面に直接的または間接的に接して搭載された少なくとも1つ以上の半導体回路素子とを備える
ことを特徴とする半導体モジュール。 An insulating substrate according to any one of claims 1 to 4,
A semiconductor module comprising: at least one semiconductor circuit element mounted in direct or indirect contact with the second surface of the conductive substrate.
前記導電性基材の前記第1面以外の面が、前記第2面に搭載されている半導体回路素子とともに絶縁材料である封止剤によって封止されており、
前記封止剤と前記第1面上に形成した前記絶縁層とによって前記導電性基材を覆う絶縁表面を有している
ことを特徴とする半導体モジュール。 The semiconductor module according to claim 5,
Surfaces other than the first surface of the conductive base material are sealed with a sealing agent that is an insulating material together with a semiconductor circuit element mounted on the second surface,
A semiconductor module comprising an insulating surface that covers the conductive base material with the sealant and the insulating layer formed on the first surface.
ことを特徴とする半導体装置。 The semiconductor device according to claim 5, wherein a cooling metal member is attached in close contact with the surface of the insulating layer in the semiconductor module according to claim 5.
前記切り欠き加工工程の後、セラミックス粉末を溶射することにより前記導電性基材の前記第1面上および前記切り欠き部に絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程の後、前記第1面上に形成された前記絶縁層を研削して、前記第1面上の前記絶縁層と前記切り欠き部の前記絶縁層との面を揃える研削工程と、
前記研削工程の後、前記導電性基材の前記第2面に直接的または間接的に接して少なくとも1つ以上の半導体回路素子を搭載するとともに前記第1面上に形成された前記絶縁層の面に金属部材を密着して取り付ける半導体モジュール製造工程とを備え、
前記切り欠き加工工程では、前記切り欠き部の前記第2面側に前記第1面と平行な底面を形成し、
前記絶縁層形成工程では、前記底面に正対する方向から前記セラミックス粉末を溶射して前記絶縁層を形成する
ことを特徴とする絶縁基板の製造方法。 A notch processing step of forming a notch at a corner on the first surface side of the conductive substrate having the first surface and the second surface;
After the notch processing step, an insulating layer forming step of forming an insulating layer on the first surface of the conductive base material and the notch portion by spraying ceramic powder;
After the insulating layer forming step, the insulating layer formed on the first surface is ground so that the surfaces of the insulating layer on the first surface and the insulating layer of the notch are aligned. When,
After the grinding step, at least one semiconductor circuit element is mounted in direct or indirect contact with the second surface of the conductive base material and the insulating layer formed on the first surface A semiconductor module manufacturing process for attaching a metal member in close contact with the surface,
In the notch processing step, a bottom surface parallel to the first surface is formed on the second surface side of the notch,
In the insulating layer forming step, the insulating layer is formed by spraying the ceramic powder from a direction facing the bottom surface.
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層形成工程の後に、前記絶縁層を熱処理することによって前記絶縁層の熱伝導率を上昇させる工程を備える
ことを特徴とする絶縁基板の製造方法。 In the manufacturing method of the insulated substrate of Claim 8,
An aluminum oxide powder is used as the ceramic powder,
After the insulating layer forming step, the method includes a step of increasing the thermal conductivity of the insulating layer by heat-treating the insulating layer.
An insulating substrate manufacturing method characterized by the above.
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層形成工程の後に、前記絶縁層の結晶構造を六方晶系にする工程を備える
ことを特徴とする絶縁基板の製造方法。
In the manufacturing method of the insulated substrate of Claim 8,
An aluminum oxide powder is used as the ceramic powder,
After the insulating layer forming step, a step of making the crystal structure of the insulating layer a hexagonal system is provided.
An insulating substrate manufacturing method characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014162524A JP5954374B2 (en) | 2014-08-08 | 2014-08-08 | Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014162524A JP5954374B2 (en) | 2014-08-08 | 2014-08-08 | Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011114383A Division JP5630375B2 (en) | 2011-05-23 | 2011-05-23 | Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014207490A true JP2014207490A (en) | 2014-10-30 |
JP5954374B2 JP5954374B2 (en) | 2016-07-20 |
Family
ID=52120755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014162524A Active JP5954374B2 (en) | 2014-08-08 | 2014-08-08 | Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5954374B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112105216A (en) * | 2019-05-30 | 2020-12-18 | Oppo广东移动通信有限公司 | Manufacturing method of radiator, radiator and electronic equipment |
JP7118205B1 (en) | 2021-04-12 | 2022-08-15 | 三菱電機株式会社 | Semiconductor device and semiconductor module using the same |
WO2023032748A1 (en) | 2021-08-30 | 2023-03-09 | 日油株式会社 | Heat-dissipating circuit board, heat-dissipating member, and production method for heat-dissipating circuit board |
WO2023176770A1 (en) | 2022-03-18 | 2023-09-21 | 日油株式会社 | Heat dissipation substrate, heat dissipation circuit board, heat dissipation member, and method for manufacturing heat dissipation substrate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244193A (en) * | 2007-03-28 | 2008-10-09 | Sumitomo Electric Ind Ltd | Material for heat dissipation and its manufacturing method |
JP2011054607A (en) * | 2009-08-31 | 2011-03-17 | Denso Corp | Resin sealing type semiconductor device, and method of manufacturing the same |
JP2011054889A (en) * | 2009-09-04 | 2011-03-17 | Denso Corp | Resin sealing semiconductor device, and method of manufacturing the same |
-
2014
- 2014-08-08 JP JP2014162524A patent/JP5954374B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244193A (en) * | 2007-03-28 | 2008-10-09 | Sumitomo Electric Ind Ltd | Material for heat dissipation and its manufacturing method |
JP2011054607A (en) * | 2009-08-31 | 2011-03-17 | Denso Corp | Resin sealing type semiconductor device, and method of manufacturing the same |
JP2011054889A (en) * | 2009-09-04 | 2011-03-17 | Denso Corp | Resin sealing semiconductor device, and method of manufacturing the same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112105216A (en) * | 2019-05-30 | 2020-12-18 | Oppo广东移动通信有限公司 | Manufacturing method of radiator, radiator and electronic equipment |
JP7118205B1 (en) | 2021-04-12 | 2022-08-15 | 三菱電機株式会社 | Semiconductor device and semiconductor module using the same |
JP2022162192A (en) * | 2021-04-12 | 2022-10-24 | 三菱電機株式会社 | Semiconductor device and semiconductor module using the same |
WO2023032748A1 (en) | 2021-08-30 | 2023-03-09 | 日油株式会社 | Heat-dissipating circuit board, heat-dissipating member, and production method for heat-dissipating circuit board |
KR20240049513A (en) | 2021-08-30 | 2024-04-16 | 니치유 가부시키가이샤 | Heat dissipation circuit board, heat dissipation member, and method of manufacturing heat dissipation circuit board |
WO2023176770A1 (en) | 2022-03-18 | 2023-09-21 | 日油株式会社 | Heat dissipation substrate, heat dissipation circuit board, heat dissipation member, and method for manufacturing heat dissipation substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5954374B2 (en) | 2016-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10937715B2 (en) | Substrate for power module, collective substrate for power modules, and method for manufacturing substrate for power module | |
US20150115452A1 (en) | Semiconductor device packages and methods of manufacturing the same | |
WO2016152258A1 (en) | Semiconductor device | |
US10490491B2 (en) | Semiconductor device | |
EP3276657B1 (en) | Cooler, power semiconductor module arrangement having a cooler, and method for producing the same | |
KR100352993B1 (en) | Composite material and application thereof | |
JP5246143B2 (en) | SEMICONDUCTOR MODULE, ITS MANUFACTURING METHOD, AND ELECTRIC DEVICE | |
US20140042603A1 (en) | Electronic Device and Method of Fabricating an Electronic Device | |
JP2003124400A (en) | Semiconductor power module and manufacturing method therefor | |
JP5954374B2 (en) | Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device | |
KR20200135395A (en) | Manufacturing method of electronic component mounting module | |
US9439279B2 (en) | Ceramic circuit board and electronic device | |
US20170062241A1 (en) | Method for Soldering an Insulating Substrate onto a Carrier | |
US20220051964A1 (en) | Baseplate for a semiconductor module and method for producing a baseplate | |
KR20180121527A (en) | Semiconductor device | |
CN107527827B (en) | Semiconductor device manufactured by fluxless soldering | |
JP5630375B2 (en) | Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device | |
JP2014030059A (en) | Insulating substrate, method for manufacturing the same, semiconductor module, and semiconductor device | |
US9941235B2 (en) | Power module substrate with Ag underlayer and power module | |
WO2015118790A1 (en) | Bonding material, bonding method and semiconductor device for electric power | |
JP5316397B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR MODULE | |
JP2012209469A (en) | Power semiconductor device | |
JP2016143694A (en) | Semiconductor device | |
US20230154811A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
EP4215508A1 (en) | Substrate and method for producing a substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150730 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5954374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |