JP2018046151A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018046151A JP2018046151A JP2016179796A JP2016179796A JP2018046151A JP 2018046151 A JP2018046151 A JP 2018046151A JP 2016179796 A JP2016179796 A JP 2016179796A JP 2016179796 A JP2016179796 A JP 2016179796A JP 2018046151 A JP2018046151 A JP 2018046151A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polyimide film
- alsi
- alsi layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本明細書に開示の技術は、半導体装置に関する。 The technology disclosed in this specification relates to a semiconductor device.
特許文献1に開示の半導体装置は、半導体基板と、AlSi層と、ポリイミド膜と、ニッケル層を有している。AlSi層は、半導体基板の表面を覆っている。ポリイミド膜は、AlSi層の表面の一部を覆っている。ポリイミド膜は、半導体装置の表面に設けられた絶縁保護膜である。ニッケル層は、ポリイミド膜に覆われていない範囲のAlSi層の表面を覆っている。ニッケル層は、はんだ接合用の層である。ニッケル層にはんだが接合されることで、ニッケル層を介してはんだとAlSi層が接続される。製造誤差等によってニッケル層とポリイミド膜との間に隙間が生じると、その隙間にAlSi層が露出し、AlSi層の信頼性が低下する。したがって、ニッケル層とポリイミド膜との間に隙間が生じないように、ニッケル層の一部がポリイミド膜上に乗り上げている。したがって、ポリイミド膜の端部が、ニッケル層によって覆われている。 The semiconductor device disclosed in Patent Document 1 includes a semiconductor substrate, an AlSi layer, a polyimide film, and a nickel layer. The AlSi layer covers the surface of the semiconductor substrate. The polyimide film covers a part of the surface of the AlSi layer. The polyimide film is an insulating protective film provided on the surface of the semiconductor device. The nickel layer covers the surface of the AlSi layer in a range not covered with the polyimide film. The nickel layer is a layer for solder bonding. By joining the solder to the nickel layer, the solder and the AlSi layer are connected via the nickel layer. When a gap is generated between the nickel layer and the polyimide film due to a manufacturing error or the like, the AlSi layer is exposed in the gap and the reliability of the AlSi layer is lowered. Therefore, a part of the nickel layer runs on the polyimide film so that no gap is generated between the nickel layer and the polyimide film. Therefore, the end portion of the polyimide film is covered with the nickel layer.
半導体装置の温度が上昇することで、半導体装置を構成する各部材が熱膨張する。特許文献1の半導体装置では、ポリイミド膜の端部が、ポリイミド膜とAlSi層とニッケル層が互いに接する三重接触部となっている。ポリイミドとAlSiとニッケルの線膨張係数が互いに異なるので、半導体装置の温度上昇時に三重接触部(すなわち、ポリイミド膜の端部)に応力が集中する。ポリイミド膜の端部に高い応力が繰り返し加わると、ポリイミド膜の端部の周辺のAlSi層にクラックが生じる場合がある。本明細書では、AlSi層のクラックを抑制する技術を提供する。 As the temperature of the semiconductor device rises, each member constituting the semiconductor device thermally expands. In the semiconductor device of Patent Document 1, the end portion of the polyimide film is a triple contact portion where the polyimide film, the AlSi layer, and the nickel layer are in contact with each other. Since the linear expansion coefficients of polyimide, AlSi, and nickel are different from each other, stress concentrates on the triple contact portion (that is, the end portion of the polyimide film) when the temperature of the semiconductor device rises. When high stress is repeatedly applied to the end of the polyimide film, cracks may occur in the AlSi layer around the end of the polyimide film. In this specification, the technique which suppresses the crack of an AlSi layer is provided.
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の表面の少なくとも一部を覆う第1AlSi層と、前記第1AlSi層の表面の一部を覆うポリイミド膜と、前記ポリイミド膜の表面の少なくとも一部を覆い、前記ポリイミド膜上から前記ポリイミド膜に覆われていない範囲の前記第1AlSi層まで伸びている第2AlSi層と、前記ポリイミド膜に覆われていない範囲の前記第1AlSi層の表面と前記第2AlSi層の表面に跨る範囲を覆うニッケル層を有する。 A semiconductor device disclosed in this specification includes a semiconductor substrate, a first AlSi layer covering at least a part of the surface of the semiconductor substrate, a polyimide film covering a part of the surface of the first AlSi layer, and a surface of the polyimide film A second AlSi layer extending from the polyimide film to the first AlSi layer in a range not covered by the polyimide film, and a first AlSi layer in a range not covered by the polyimide film. A nickel layer covering a surface and a range straddling the surface of the second AlSi layer;
なお、AlSiは、アルミニウム(Al)とシリコン(Si)を含有する合金を意味する。 AlSi means an alloy containing aluminum (Al) and silicon (Si).
この半導体装置では、第2AlSi層が、ポリイミド膜上からポリイミド膜に覆われていない範囲の第1AlSi層まで伸びている。このため、ポリイミド膜の端部が、第2AlSi層によって覆われている。したがって、ポリイミド膜の端部において、第1AlSi層及び第2AlSi層を構成するAlSiとポリイミド膜を構成するポリイミドとが互いに接している。すなわち、ポリイミド膜の端部において、2種類の材料(AlSiとポリイミド)が接している。ポリイミド膜の端部が三重接触部になっていないので、ポリイミド膜の端部に生じる応力が抑制される。このため、この半導体装置では、ポリイミド膜の端部の周辺で第1AlSi層及び第2AlSi層にクラックが生じ難い。 In this semiconductor device, the second AlSi layer extends from the polyimide film to the first AlSi layer in a range not covered by the polyimide film. Therefore, the end portion of the polyimide film is covered with the second AlSi layer. Therefore, at the end of the polyimide film, AlSi constituting the first AlSi layer and the second AlSi layer and the polyimide constituting the polyimide film are in contact with each other. That is, two kinds of materials (AlSi and polyimide) are in contact with each other at the end of the polyimide film. Since the end portion of the polyimide film is not a triple contact portion, the stress generated at the end portion of the polyimide film is suppressed. For this reason, in this semiconductor device, cracks are unlikely to occur in the first AlSi layer and the second AlSi layer around the end of the polyimide film.
図1に示す実施形態の半導体装置10は、上部電極板12、銅ブロック16、半導体基板20、下部電極板24及び樹脂層26を有している。半導体基板20は、主にシリコンによって構成されている。図1には示していないが、半導体基板20の上面には、電極層、絶縁保護膜等が設けられている。また、図1には示していないが、半導体基板20の下面には、電極層が設けられている。半導体基板20の下面に設けられた電極層は、はんだ層22を介して下部電極板24の上面に接続されている。半導体基板20の上面に設けられた電極層は、はんだ層18を介して銅ブロック16の下面に接続されている。銅ブロック16の上面は、はんだ層14を介して上部電極板12に接続されている。上部電極板12及び下部電極板24は、半導体基板20に通電するための電極板として機能するとともに、半導体基板20から放熱するための放熱板としても機能する。上部電極板12、銅ブロック16、半導体基板20及び下部電極板24からなる積層体の側面は、樹脂層26によって覆われている。
The
図2は、図1の範囲IIの拡大断面図である。なお、図2においては、左側が半導体基板20の中心に近い側であり、右側が半導体基板の外周端に近い側である。以下では、半導体基板20の中心に近い側(すなわち、図2の左側)を内周側といい、半導体基板の外周端に近い側(すなわち、図2の右側)を外周側という。
FIG. 2 is an enlarged sectional view of a range II in FIG. In FIG. 2, the left side is the side close to the center of the
半導体基板20の上面は、第1AlSi層30によって覆われている。第1AlSi層30は、AlSi(アルミニウムとシリコンを含有する合金)によって構成されている。第1AlSi層30は、半導体基板20と電気的に接続されている。
The upper surface of the
第1AlSi層30の上面の外周側の部分は、ポリイミド膜34によって覆われている。第1AlSi層30の上面の内周側の部分は、ポリイミド膜34に覆われていない。第1AlSi層30上に、ポリイミド膜34の内周側の端部34aが存在している。ポリイミド膜34は、絶縁体であるポリイミドによって構成されている。
A portion on the outer peripheral side of the upper surface of the
ポリイミド膜34の上面に、第2AlSi層32が配置されている。第2AlSi層32は、AlSiによって構成されている。第2AlSi層32は、ポリイミド膜34の上面の内周側の部分を覆っている。ポリイミド膜34の上面の外周側の部分は、第2AlSi層32に覆われていない。第2AlSi層32は、ポリイミド膜34上からポリイミド膜34に覆われていない範囲の第1AlSi層30まで伸びている。第2AlSi層32は、ポリイミド膜34に覆われていない範囲の第1AlSi層30に接続されている。第2AlSi層32によって、ポリイミド膜34の内周側の端部34aが覆われている。
A
第2AlSi層32の上面とポリイミド膜34に覆われていない範囲の第1AlSi層30の上面に跨る範囲は、ニッケル層36によって覆われている。ニッケル層36の上面は、はんだ層18に接合されている。はんだ層18は、ニッケル層36と第1AlSi層30を介して半導体基板20に接続されている。
A range straddling the upper surface of the
第2AlSi層32に覆われていない範囲のポリイミド膜34の上面(すなわち、ポリイミド膜34の上面の外周側の部分)は、樹脂層26に覆われている。また、はんだ層18、ニッケル層36及び第2AlSi層32の側面は、樹脂層26に覆われている。
The upper surface of the
図3は、従来の半導体装置の断面を示している。なお、図3では、実施形態の半導体装置10の各部に対応する部分に、図2と同じ参照番号が付されている。図3に示す従来の半導体装置は、第2AlSi層32を有していない。このため、ポリイミド膜34に覆われていない範囲の第1AlSi層30の上面とポリイミド膜34の上面に跨る範囲が、ニッケル層36に覆われている。したがって、ポリイミド膜34の内周側の端部34aにおいて、ポリイミド膜34、ニッケル層36及び第1AlSi層30が互いに接している。
FIG. 3 shows a cross section of a conventional semiconductor device. In FIG. 3, portions corresponding to the respective portions of the
半導体装置の温度は、半導体装置に通電することで上昇する。また、外部の温度上昇によって、半導体装置の温度が上昇する場合もある。以下に、半導体装置の温度上昇時の応力について、説明する。まず、図3に示す従来の半導体装置について説明する。図3に示す従来の半導体装置では、ポリイミド膜34の端部34aにおいて、ポリイミド膜34、ニッケル層36及び第1AlSi層30が互いに接している。つまり、端部34aにおいて、ポリイミド、ニッケル及びAlSiの三種類の材料が互いに接している。ポリイミド、ニッケル及びAlSiの線膨張係数は互いに異なる。したがって、これらが互いに接している端部34aでは、半導体装置の温度が上昇したときに高い熱応力が生じる。端部34aに高い熱応力が繰り返し加わると、端部34aの周辺で第1AlSi層30にクラックが生じる。
The temperature of the semiconductor device rises when the semiconductor device is energized. In addition, the temperature of the semiconductor device may rise due to an external temperature rise. Below, the stress at the time of the temperature rise of a semiconductor device is demonstrated. First, the conventional semiconductor device shown in FIG. 3 will be described. In the conventional semiconductor device shown in FIG. 3, the
これに対し、図2に示す実施形態の半導体装置10では、ポリイミド膜34の端部34aが第2AlSi層32によって覆われており、端部34aにニッケル層36が接していない。第1AlSi層30と第2AlSi層32が共にAlSiによって構成されているので、端部34aにおいて、AlSiとポリイミドの二種類の材料が互いに接している。端部34aにおいて接触している材料の数が図3に示す従来の半導体装置よりも少ないので、実施形態の半導体装置10では、温度上昇時に端部34aに生じる応力が小さい。したがって、実施形態の半導体装置10では、端部34aの周辺で第1AlSi層30及び第2AlSi層32にクラックが生じ難い。
On the other hand, in the
以上に説明したように、実施形態の半導体装置10では、ポリイミド膜34の端部34aの周辺におけるAlSi層のクラックを抑制することができる。
As described above, in the
次に、実施形態の半導体装置10の製造方法について説明する。まず、図4に示すように、スパッタリングによって、半導体基板20上に下部AlSi層31aを形成する。なお、下部AlSi層31aをなるべく厚くする方が、AlSi層に加わる応力を緩和することができる。例えば、下部AlSi層31aの厚みを10μm以上とすることができる。次に、図5に示すように、下部AlSi層31aの外周側の部分上に、ポリイミド膜34を形成する。下部AlSi層31aの内周側の部分は、ポリイミド膜34で覆わずに、露出させる。次に、図6に示すように、スパッタリングによって、ポリイミド膜34に覆われていない範囲の下部AlSi層31aの上面とポリイミド膜34の上面に跨る範囲に、上部AlSi層31bを形成する。上部AlSi層31bは、下部AlSi層31aよりも薄く形成する。ポリイミド膜34が存在しない範囲では、上部AlSi層31bと下部AlSi層31aとが一体化する。これによって、第1AlSi層30が形成される。また、ポリイミド膜34上の上部AlSi層31bは、第2AlSi層32となる。ポリイミド膜34の外周側の部分は、第2AlSi層32で覆わずに、露出させる。次に、図7に示すように、スパッタリングによって、第2AlSi層32の上面とポリイミド膜34に覆われていない範囲の第1AlSi層30の上面に跨る範囲に、ニッケル層36を形成する。ポリイミド膜34の外周側の部分は、ニッケル層36で覆わずに、露出させる。次に、図1に示すように、はんだ層14、18、22を介して上部電極板12、銅ブロック16、半導体基板20及び下部電極板24を積層し、その積層体をリフロー炉で加熱する。すると、はんだ層14、18、22が一旦溶融し、その後に凝固する。その結果、上部電極板12、銅ブロック16、半導体基板20及び下部電極板24が互いに接合される。はんだ層18は、図2に示すように、ニッケル層36に接合される。その後、積層体の周囲を樹脂層26で覆うことで、図1に示す半導体装置10が完成する。
Next, a method for manufacturing the
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
10:半導体装置
12:上部電極板
14:はんだ層
16:銅ブロック
18:はんだ層
20:半導体基板
22:はんだ層
24:下部電極板
26:樹脂層
30:第1AlSi層
32:第2AlSi層
34:ポリイミド膜
34a:端部
36:ニッケル層
10: Semiconductor device 12: Upper electrode plate 14: Solder layer 16: Copper block 18: Solder layer 20: Semiconductor substrate 22: Solder layer 24: Lower electrode plate 26: Resin layer 30: First AlSi layer 32: Second AlSi layer 34:
Claims (1)
前記半導体基板の表面の少なくとも一部を覆う第1AlSi層と、
前記第1AlSi層の表面の一部を覆うポリイミド膜と、
前記ポリイミド膜の表面の少なくとも一部を覆い、前記ポリイミド膜上から前記ポリイミド膜に覆われていない範囲の前記第1AlSi層まで伸びている第2AlSi層と、
前記ポリイミド膜に覆われていない範囲の前記第1AlSi層の表面と前記第2AlSi層の表面に跨る範囲を覆うニッケル層、
を有する半導体装置。 A semiconductor substrate;
A first AlSi layer covering at least part of the surface of the semiconductor substrate;
A polyimide film covering a part of the surface of the first AlSi layer;
A second AlSi layer covering at least a part of the surface of the polyimide film and extending from the polyimide film to the first AlSi layer in a range not covered by the polyimide film;
A nickel layer covering a range straddling the surface of the first AlSi layer in a range not covered by the polyimide film and the surface of the second AlSi layer;
A semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016179796A JP2018046151A (en) | 2016-09-14 | 2016-09-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016179796A JP2018046151A (en) | 2016-09-14 | 2016-09-14 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018046151A true JP2018046151A (en) | 2018-03-22 |
Family
ID=61695049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016179796A Pending JP2018046151A (en) | 2016-09-14 | 2016-09-14 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018046151A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112019006936T5 (en) | 2019-02-28 | 2021-11-11 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing a semiconductor device |
-
2016
- 2016-09-14 JP JP2016179796A patent/JP2018046151A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112019006936T5 (en) | 2019-02-28 | 2021-11-11 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008294280A (en) | Semiconductor device | |
JP2019016738A (en) | Semiconductor device | |
TWI672748B (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2015185622A (en) | Electronic element mounting substrate and electronic device | |
JP7151583B2 (en) | Insulated circuit board with heat sink | |
US10937731B2 (en) | Semiconductor module and method for manufacturing semiconductor module | |
JP2018046151A (en) | Semiconductor device | |
JP2010232545A (en) | Semiconductor device | |
JP6610577B2 (en) | Semiconductor device | |
JP6183166B2 (en) | Power module substrate with heat sink and manufacturing method thereof | |
WO2020003495A1 (en) | Semiconductor device | |
JP2018085421A (en) | Semiconductor device | |
JP6182850B2 (en) | Power converter | |
JP2011018807A (en) | Power module | |
JP7306248B2 (en) | semiconductor module | |
JP6316219B2 (en) | Power semiconductor module | |
JP6367701B2 (en) | Circuit board and manufacturing method thereof | |
JP2005228929A (en) | Semiconductor device and its manufacturing method | |
JP2014072314A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2018137290A (en) | Semiconductor device | |
JP5304335B2 (en) | Semiconductor device | |
JP2017112280A (en) | Semiconductor module | |
JP4992302B2 (en) | Power semiconductor module | |
JP2020129631A (en) | Insulation circuit board and manufacturing method thereof | |
JP7017098B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201006 |