JP2018042464A - 起動回路および電源回路 - Google Patents

Abstract

【課題】電源起動時の出力電圧が急峻に変化することなく確実に緩やかに立ち上がるようにする。【解決手段】起動時に、ソフトスタート用のコンデンサＣＳに定電流回路ＩＳの電流を充電することによって生成されるスロープ状の端子電圧ＶＣＳを起動時の目標電圧として誤差増幅器ＥＡに供給する。また、端子電圧ＶＣＳの変化を検出回路ＤＥＴが監視し、起動時に０ボルトであった端子電圧ＶＣＳが所定のしきい値に達するまで検出回路ＤＥＴが論理回路ＬＣのＰＷＭパルスＶＰＷＭ２の出力を停止する。同時に、検出回路ＤＥＴが誤差増幅器ＥＡの機能を停止させておく。端子電圧ＶＣＳが所定のしきい値に達してＰＷＭパルスＶＰＷＭ２を出力するときに初めて誤差増幅器ＥＡの機能を有効にし、そのときの端子電圧ＶＣＳとフィードバック信号との差に基づき起動制御を開始するので出力電圧の立ち上がりが急峻にならない。【選択図】図１

Description

本発明は起動回路および電源回路に関し、特に電源起動時の出力電圧の立ち上がりを緩やかにして急峻な変化を抑制した起動回路およびそのような起動回路を備えた電源回路に関する。

電源回路は、その起動時に出力電圧の立ち上がりによってラッシュ電流が発生することがある。このような場合、電源回路は、過電流状態に陥り、電源が安定して起動しないなどの不具合が発生することがある。そのため、一般に、電源回路には、安定的に起動するために、出力電圧の立ち上がりを緩やかにし、ラッシュ電流を抑制する起動回路（ソフトスタート機能）を装備している。

図１０はソフトスタート機能を有する従来のＤＣ−ＤＣコンバータの一例を示すブロック図、図１１は従来のＤＣ−ＤＣコンバータの動作時における要部電圧波形を示す図である。

ＤＣ−ＤＣコンバータは、電源電圧ＶＩＮとグランドとの間に直列接続された２つの半導体スイッチＭＨ，ＭＬが接続されている。本例では、ハイサイドおよびローサイドの半導体スイッチＭＨ，ＭＬとして、ＮチャネルＭＯＳＦＥＴが使用されている。ハイサイドの半導体スイッチＭＨとローサイドの半導体スイッチＭＬとの接続点は、インダクタＬと平滑用コンデンサＣＯとの直列回路を介してグランドに接続されている。インダクタＬと平滑用コンデンサＣＯとの接続点は、ＤＣ−ＤＣコンバータの出力端子に接続され、出力電圧ＶＯＵＴを出力する。

ＤＣ−ＤＣコンバータの出力端子とグランドとの間には、直列接続された抵抗Ｒ１，Ｒ２が接続されている。抵抗Ｒ１，Ｒ２の接続点は、誤差増幅器ＥＡの反転入力端子に接続され、出力電圧ＶＯＵＴに比例したフィードバック信号ＶＦＢを誤差増幅器ＥＡに供給するようにしている。

誤差増幅器ＥＡは、また、ソフトスタート回路の出力ＶＣＳと基準電圧ＶＲとが非反転入力端子に接続されており、ソフトスタート回路の出力電圧ＶＣＳと基準電圧ＶＲとの小さい方の値とフィードバック信号ＶＦＢとの誤差を増幅して出力端子に出力する。基準電圧ＶＲは、ＤＣ−ＤＣコンバータが所望の出力電圧ＶＯＵＴを出力するための目標電圧である。

ソフトスタート回路は、定電流回路（電流源）ＩＳとソフトスタート用のコンデンサＣＳとの直列回路を有し、コンデンサＣＳと並列に放電スイッチＳＷが接続されている。コンデンサＣＳは、放電スイッチＳＷが閉成（オンすなわち導通）されることで、端子電圧が０ボルトとなり、０ボルトの電圧を誤差増幅器ＥＡの非反転入力端子に印加する。放電スイッチＳＷが開成（オフすなわち遮断）されると、コンデンサＣＳは、定電流回路ＩＳによって定電流充電され、コンデンサ両端の端子電圧ＶＣＳは、スロープ状に増加するランプ電圧となって誤差増幅器ＥＡの非反転入力端子に印加される。

誤差増幅器ＥＡの出力端子は、ＰＷＭ（Pulse Width Modulation）比較器ＣＯＭＰの非反転入力端子に接続され、誤差電圧ＶＥを供給する。ＰＷＭ比較器ＣＯＭＰの反転入力端子には、三角波信号ＶＯＳＣを出力する発振器ＯＳＣの出力端子に接続されている。

ＰＷＭ比較器ＣＯＭＰの出力端子は、論理回路ＬＣの入力端子に接続され、ＰＷＭパルスＶＰＷＭ１を供給する。論理回路ＬＣの出力端子は、ハイサイド側のドライバＤＨおよびローサイド側のドライバＤＬの入力端子に接続され、互いに論理反転したＰＷＭパルスＶＰＷＭ２を供給する。ドライバＤＨの出力端子は、半導体スイッチＭＨのゲート端子に接続され、ドライバＤＬの出力端子は、半導体スイッチＭＬのゲート端子に接続されている。

論理回路ＬＣは、ＰＷＭ比較器ＣＯＭＰから供給されたＰＷＭパルスＶＰＷＭ１を変換してドライバＤＨおよびドライバＤＬに供給するＰＷＭパルスＶＰＷＭ２を出力する。たとえば、論理回路ＬＣは、ＰＷＭパルスＶＰＷＭ２を、起動前に最小幅のパルスにしたり、起動中はデューティ比が１００％にならないように、または、半導体スイッチＭＨ，ＭＬが同時にオンとならないように制限したりする機能を有している。

以上の構成のＤＣ−ＤＣコンバータは、その起動前、ソフトスタート回路の放電スイッチＳＷがオン状態にあって、ソフトスタート回路以外の部分は、スタンバイ状態で動作している。

ここで、時刻ｔ１（図１１参照）にて、放電スイッチＳＷがオフ制御されてソフトスタートが開始されると、コンデンサＣＳが定電流回路ＩＳによって定電流で充電されるので、コンデンサＣＳの端子電圧ＶＣＳは、緩やかに上昇していく。端子電圧ＶＣＳが目標電圧として緩やかに上昇していくに伴って、誤差増幅器ＥＡが出力する誤差電圧ＶＥも同様に上昇していくので、ＰＷＭ比較器ＣＯＭＰが出力するＰＷＭパルスＶＰＷＭ１のデューティ比が徐々に大きくなる。このとき、論理回路ＬＣが出力するＰＷＭパルスＶＰＷＭ２もＰＷＭパルスＶＰＷＭ１と同様にデューティ比が徐々に大きくなるので、出力電圧ＶＯＵＴは、緩やかに立ち上がる。コンデンサＣＳの端子電圧ＶＣＳが基準電圧ＶＲと等しくなる（時刻ｔ２）と、ソフトスタート動作が完了し、出力電圧ＶＯＵＴは、その立ち上がりが終了して一定の電圧になる。起動が終了した後は、抵抗Ｒ１，Ｒ２によって出力電圧ＶＯＵＴが監視され、フィードバック信号ＶＦＢとして誤差増幅器ＥＡに帰還される。誤差増幅器ＥＡは、基準電圧ＶＲを目標電圧として動作し、出力電圧ＶＯＵＴが変動すると、その変動を打ち消すような誤差電圧ＶＥを出力し、これによって、出力電圧ＶＯＵＴは、一定の電圧に制御される。

また、時刻ｔ１以前の起動前においては、誤差増幅器ＥＡの実動作として誤差増幅器ＥＡが出力する誤差電圧ＶＥが完全に０ではないことがあるなどの理由から、ＰＷＭ比較器ＣＯＭＰは、三角波信号ＶＯＳＣの周期でデューティ比が最小デューティ比以下のＰＷＭパルスＶＰＷＭ１を出力している。このＰＷＭパルスＶＰＷＭ１は、論理回路ＬＣによって、最小デューティ比のＰＷＭパルスＶＰＷＭ２に変換され、このＰＷＭパルスＶＰＷＭ２によって半導体スイッチＭＨ，ＭＬがオン・オフ制御されている。このため、ＤＣ−ＤＣコンバータは、図１１に示したように、時刻ｔ１以前では、起動前にも拘わらず、ある値の出力電圧ＶＯＵＴ＝ＶＯ１を出力している。なお、図１１では、図示の関係上、三角波の周期を誇張して概念的に記載しているが、実際には、１つの三角波に相当する期間にたとえば数十から数千個の三角波やパルスが生成されている。

起動前に電圧ＶＯ１を出力させる動作は、場合によっては、有用な場合がある。その例としては、過電流保護などの電流信号を検出する機能を有する場合や、電流モードの制御の場合が挙げられる。これらの場合は、スイッチング時の電流サージで電流検出機能が誤反応しないようにするため、常時少なくとも最小のパルス幅を有するパルスを出力するようにしていることがある。

一方、起動前の電圧ＶＯ１の出力が有用でない（ＰＷＭパルスのデューティ比を０％としたい）場合であっても、図１０の回路では、たとえば製造ばらつきなどでＰＷＭ比較器ＣＯＭＰの入力段にオフセットが生じた場合などにおいて、ＶＰＷＭ１が出力されてしまうことがある。そのため、出力電圧ＶＯＵＴには非ゼロボルトの電圧ＶＯ１が発生することがある。

また、起動前においても、最小デューティ比のＰＷＭパルスＶＰＷＭ２を出し続けている構成のＤＣ−ＤＣコンバータでは、その出力端子に接続される負荷回路に対して、その動作の前に常に不要な電圧ＶＯ１が印加されていることになる。

このため、起動前のＰＷＭパルスＶＰＷＭ２を出力しないようにして起動前に出力電圧ＶＯＵＴ＝ＶＯ１が発生されるのを抑制することが提案されている（たとえば、特許文献１参照）。以下に、この特許文献１に記載されたＤＣ−ＤＣコンバータの起動回路の構成例について説明する。

図１２は従来の別のＤＣ−ＤＣコンバータにおける起動回路の構成例を示すブロック図、図１３は従来の別のＤＣ−ＤＣコンバータの動作時における要部電圧波形を示す図である。なお、この図１２において、図１０の構成からドライバＤＨ，ＤＬ以降の構成要素については省略するとともに、図１０に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

図１２に示す起動回路では、論理回路ＬＣの出力側に配置された論理積回路ＡＮＤと、コンデンサＣＳの端子電圧ＶＣＳを検出する検出回路ＤＥＴとを備えている。論理積回路ＡＮＤは、第１入力端子に論理回路ＬＣの出力端子が接続され、第２入力端子に検出回路ＤＥＴの出力端子が接続されている。論理積回路ＡＮＤの出力端子は、ドライバＤＨ，ＤＬの入力端子に接続され、論理回路ＬＣの出力と検出回路ＤＥＴの出力との論理積であるＰＷＭパルスＶＰＷＭ３を供給している。なお、論理回路ＬＣから出力されるＰＷＭパルスＶＰＷＭ２は、実際には、ドライバＤＨに供給されるパルスとドライバＤＬに供給されるパルスとに分けて別々に出力されているので、論理積回路ＡＮＤも２つ備えていることになる。

検出回路ＤＥＴは、所定の検出しきい値を有していて、コンデンサＣＳの端子電圧ＶＣＳが所定のしきい値に達するまではローレベルの検出信号ＶＤを出力し、端子電圧ＶＣＳが所定のしきい値を超えるとハイレベルの検出信号ＶＤを出力する。

ここで、起動回路が起動する時刻ｔ１（図１３参照）以前では、検出回路ＤＥＴがローレベルの検出信号ＶＤを出力するので、論理積回路ＡＮＤは、論理回路ＬＣが出力するＰＷＭパルスＶＰＷＭ２の出力を停止（マスク）する。また、放電スイッチＳＷが開成される起動直後から、コンデンサＣＳの端子電圧ＶＣＳが所定のしきい値に達する時刻ｔ３までは、検出回路ＤＥＴは、ローレベルの検出信号ＶＤの出力を継続する。したがって、時刻ｔ３までは、ドライバＤＨ，ＤＬに入力されるＰＷＭパルスＶＰＷＭ３が論理積回路ＡＮＤによってマスクされることにより、半導体スイッチＭＨ，ＭＬは、スイッチング動作をしないので、出力電圧ＶＯＵＴは、０ボルトになる。

端子電圧ＶＣＳが所定のしきい値を超えたことを検出回路ＤＥＴが検出すると、論理積回路ＡＮＤは、マスクが解除され、ドライバＤＨ，ＤＬへのＰＷＭパルスＶＰＷＭ３の出力を許可する。その後は、コンデンサＣＳの端子電圧ＶＣＳが出力電圧ＶＯＵＴの目標電圧としてスイッチング動作を開始し、出力電圧ＶＯＵＴが徐々に増加し、端子電圧ＶＣＳが基準電圧ＶＲと一致した時刻ｔ２にて出力電圧ＶＯＵＴが一定の電圧に制御される。

このように、この起動回路は、起動する前、ＰＷＭ比較器ＣＯＭＰからＰＷＭパルスＶＰＷＭ１が出力されているにも拘わらず、出力電圧ＶＯＵＴが強制的に０ボルトにされ、電圧ＶＯ１の発生が抑制されている。

特開２００４−２１５３５６号公報

しかしながら、図１２に示した起動回路では、コンデンサＣＳの端子電圧ＶＣＳが所定のしきい値に達するまで半導体スイッチＭＨ，ＭＬを駆動する信号をマスクしているがマスクを解除したときに不具合が生じる可能性がある。すなわち、起動回路の起動直後においては、端子電圧ＶＣＳが所定のしきい値に増加するまで半導体スイッチＭＨ，ＭＬのスイッチング動作を止めているが、その間、誤差増幅器ＥＡは、起動時の制御をしようとしている。誤差増幅器ＥＡは、増加していく端子電圧ＶＣＳを目標電圧として出力電圧ＶＯＵＴを制御しようとするが、出力電圧ＶＯＵＴが増加しないために、誤差電圧ＶＥが、図１３に示したように、飽和するまで過剰に上昇することがある。このような状態で、半導体スイッチＭＨ，ＭＬを駆動する信号のマスクを突然に解除すると、誤差増幅器ＥＡは、スロープ状に増加する端子電圧ＶＣＳを目標電圧として制御するはずが、マスク解除の直後だけ、出力電圧ＶＯＵＴを制御できなくなることがある。特に、異常に大きくなった誤差電圧ＶＥが本来の値まで低下するのに時間がかかるような場合、一時的に出力電圧ＶＯＵＴの値が大きく乱れることがある。

なお、図１３では、図示の関係上、三角波の周期を誇張して概念的に記載しているが、実際には、図示されている１つの三角波の期間に多数の三角波が生成されている。そして、時刻ｔ１に誤差電圧ＶＥが瞬間的に大きくなり、時刻ｔ３で瞬間的に小さくなっているように図示されているが、実際には、誤差電圧ＶＥは三角波の複数周期の期間にわたって徐々に変化している。同様に、時刻ｔ３で出力電圧ＶＯＵＴがステップ状に変化しているように図示されているが、実際には、三角波の複数周期の期間をかけて変化している。

本発明はこのような点に鑑みてなされたものであり、電源起動時の出力電圧が急峻に変化することなく確実に緩やかに立ち上がるようにした起動回路および電源回路を提供することを目的とする。

本発明では上記の課題を解決するために、開示の起動回路が提供される。この起動回路は、出力電圧とその目標電圧との誤差を増幅する誤差増幅器と、誤差増幅器の出力信号と三角波信号とを比較してＰＷＭ信号を生成するＰＷＭ比較器と、電流源がソフトスタート用コンデンサを充電することでその両端に発生するスロープ状の端子電圧を起動時の目標電圧として誤差増幅器に供給するソフトスタート回路と、端子電圧が所定の値に達するまで第１検出信号を出力するとともに端子電圧が所定の値を超えると第２検出信号を出力する検出回路と、第１検出信号を受けてＰＷＭ信号の出力を停止するとともに第２検出信号を受けてＰＷＭ信号の出力を許可する論理積回路と、を備えている。そして、本発明では、ソフトスタート回路と誤差増幅器との間に設置され、端子電圧を低電圧側にレベルシフトした電圧を起動時の目標電圧として出力するレベルシフト回路を備えていることを特徴とする。

さらに、本発明では、そのような起動回路を備えた電源回路が提供される。
このような起動回路および電源回路によれば、起動時に、ソフトスタート用コンデンサの端子電圧がレベルシフト回路によりレベルシフトされる電圧に達してから、端子電圧がレベルシフトされた電圧を目標電圧として誤差増幅器に入力するようになる。その後、誤差増幅器は、目標電圧とフィードバック信号との誤差増幅を開始する。

レベルシフト回路を備えた上記構成の起動回路および電源回路は、レベルシフト回路が端子電圧を所定の値だけレベルを下げて誤差増幅器に入力するので、誤差増幅器は、起動時の誤差電圧が過大になる現象を抑制することができ、出力電圧を急峻な変化なしに緩やかに立ち上げることができるという利点がある。

第１の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の構成例を示すブロック図である。 第１の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の変形例を示すブロック図である。 第１の実施の形態に係るＤＣ−ＤＣコンバータの動作時における要部電圧波形を示す図である。 第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の構成例を示すブロック図である。 第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の第１の変形例を示すブロック図である。 第２の実施の形態に係るＤＣ−ＤＣコンバータの動作時における要部電圧波形を示す図である。 第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の第２の変形例を示すブロック図である。 第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の第３の変形例を示すブロック図である。 第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の第４の変形例を示すブロック図である。 ソフトスタート機能を有する従来のＤＣ−ＤＣコンバータの一例を示すブロック図である。 従来のＤＣ−ＤＣコンバータの動作時における要部電圧波形を示す図である。 従来の別のＤＣ−ＤＣコンバータにおける起動回路の構成例を示すブロック図である。 従来の別のＤＣ−ＤＣコンバータの動作時における要部電圧波形を示す図である。

以下、本発明の実施の形態について、ＤＣ−ＤＣコンバータに適用した場合を例に図面を参照して詳細に説明する。なお、以下では、図１０の構成のうちのドライバＤＨ，ＤＬ以降の構成要素を省略するとともに、ドライバＤＨ，ＤＬに供給する信号は、ＰＷＭパルスＶＰＷＭ３として説明する。また、各実施の形態は、矛盾のない範囲で複数の実施の形態を組み合わせて実施することができる。

図１は第１の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の構成例を示すブロック図である。なお、この図１において、図１２に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

このＤＣ−ＤＣコンバータの起動回路では、誤差増幅器ＥＡは、その機能を有効にするかどうかを制御することができるイネーブル端子ＥＮを有している。この誤差増幅器ＥＡのイネーブル端子ＥＮは、検出回路ＤＥＴの出力端子に接続されている。

このため、この起動回路において、放電スイッチＳＷが開成される起動前は、検出回路ＤＥＴがローレベルの検出信号ＶＤを出力しており、その検出信号ＶＤをイネーブル端子ＥＮが受けている誤差増幅器ＥＡは、その誤差増幅機能が無効にされている。無効時の誤差増幅器ＥＡは、誤差電圧ＶＥとして０ボルトを出力する。

放電スイッチＳＷが開成された起動後は、コンデンサＣＳの端子電圧ＶＣＳが所定のしきい値に達したことを検出するまで、検出回路ＤＥＴは、ローレベルの検出信号ＶＤを出力しているので、誤差増幅器ＥＡが無効状態にあることに変化はない。

コンデンサＣＳの端子電圧ＶＣＳが所定のしきい値を超えると、検出回路ＤＥＴは、ハイレベルの検出信号ＶＤを出力し、誤差増幅器ＥＡの機能を有効にする。誤差増幅器ＥＡは、ハイレベルの検出信号ＶＤを受けて初めて機能するので、その段階で、フィードバック信号ＶＦＢとコンデンサＣＳの端子電圧ＶＣＳとが相違していれば、その誤差に相当する誤差電圧ＶＥが０ボルトから立ち上がる。これにより、この起動回路は、電源起動時に出力電圧ＶＯＵＴを急峻に変化させることなく確実に緩やかに立ち上げることができるようになる。

なお、論理回路ＬＣから出力されるＰＷＭパルスＶＰＷＭ２は、実際には、ドライバＤＨに供給されるパルスとドライバＤＬに供給されるパルスとに分けて別々に出力されていることがあり、その場合は論理積回路ＡＮＤも２つ備えていることになる。あるいは論理回路ＡＮＤの次段で、ドライバＤＨ用とドライバＤＬ用の信号をそれぞれ生成することになる。

図２は第１の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の変形例を示すブロック図、図３は第１の実施の形態に係るＤＣ−ＤＣコンバータの動作時における要部電圧波形を示す図である。なお、この図２において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

この第１の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の変形例によれば、図１の検出回路ＤＥＴを比較器ＣＯＭＰ１で構成している。比較器ＣＯＭＰ１は、その非反転入力端子にコンデンサＣＳの端子電圧ＶＣＳを受け、反転入力端子に基準電圧ＶＴを受けるように構成され、出力端子は、論理積回路ＡＮＤの第２入力端子と誤差増幅器ＥＡのイネーブル端子ＥＮとに接続されている。基準電圧ＶＴは、図１の検出回路ＤＥＴにおける所定のしきい値に相当する。

これにより、比較器ＣＯＭＰ１は、コンデンサＣＳの端子電圧ＶＣＳが基準電圧ＶＴに達するまで、ローレベルの検出信号ＶＤを出力し、コンデンサＣＳの端子電圧ＶＣＳが基準電圧ＶＴを超えると、ハイレベルの検出信号ＶＤを出力する。比較器ＣＯＭＰ１がローレベルの検出信号ＶＤを出力しているときは、ＰＷＭパルスＶＰＷＭ２がマスクされ、誤差増幅器ＥＡが無効状態にされる。比較器ＣＯＭＰ１がハイレベルの検出信号ＶＤを出力しているときは、ＰＷＭパルスＶＰＷＭ２のマスクが解除され、誤差増幅器ＥＡの機能が有効にされる。

ここで、起動回路が起動する時刻ｔ１（図３参照）以前では、比較器ＣＯＭＰ１は、ローレベルの検出信号ＶＤを出力するので、論理回路ＬＣが出力するＰＷＭパルスＶＰＷＭ２を論理積回路ＡＮＤがマスクする。また、放電スイッチＳＷが開成される起動直後から、コンデンサＣＳの端子電圧ＶＣＳが基準電圧ＶＴに達する時刻ｔ３までは、比較器ＣＯＭＰ１は、ローレベルの検出信号ＶＤの出力を継続する。したがって、時刻ｔ３までは、ドライバＤＨ，ＤＬに入力されるＰＷＭパルスＶＰＷＭ３が論理積回路ＡＮＤによってブロックされることにより、半導体スイッチＭＨ，ＭＬは、スイッチング動作をしないので、出力電圧ＶＯＵＴは、０ボルトになる。

端子電圧ＶＣＳが基準電圧ＶＴを超えたことを比較器ＣＯＭＰ１が検出すると、論理積回路ＡＮＤによるマスクが解除され、ドライバＤＨ，ＤＬへのＰＷＭパルスＶＰＷＭ３の供給が開始される。その後は、コンデンサＣＳの端子電圧ＶＣＳが出力電圧ＶＯＵＴの目標電圧となってスイッチング動作が行われ、出力電圧ＶＯＵＴが徐々に増加し、端子電圧ＶＣＳが基準電圧ＶＲと一致した時刻ｔ２にて出力電圧ＶＯＵＴが一定の電圧に制御される。

このように、この起動回路は、起動する前および起動してから比較器ＣＯＭＰ１の出力が反転するまでの間、誤差増幅器ＥＡが無効状態にされ、誤差電圧ＶＥは、０ボルトとなっている。比較器ＣＯＭＰ１の出力が反転して誤差増幅器ＥＡの機能が有効になると、その出力の誤差電圧ＶＥは、図３に示したように、０ボルトからそのときの端子電圧ＶＣＳと出力電圧ＶＯＵＴとの差に相当する値まで立ち上がる。なお、図３では、図示の関係上、三角波の周期を誇張して概念的に記載しているが、実際には、図示されている１つの三角波の期間に多数の三角波が生成されている。そして、時刻ｔ３に誤差電圧ＶＥと出力電圧ＶＯＵＴがステップ状に変化しているように図示されているが、実際には、これらの信号は三角波の複数周期の期間にわたって徐々に変化している。その後、誤差電圧ＶＥは、端子電圧ＶＣＳと出力電圧ＶＯＵＴとの差に基づき緩やかに上昇し、その上昇は、端子電圧ＶＣＳが基準電圧ＶＲと一致する時刻ｔ２まで継続する。特に、誤差増幅器ＥＡの機能が有効になった直後に、誤差電圧ＶＥが異常に大きくなることがないので、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴは、急峻に変化することなく緩やかに立ち上がるようになる。

図４は第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の構成例を示すブロック図である。なお、この図４において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路は、定電流回路ＩＳおよびコンデンサＣＳの接続点と誤差増幅器ＥＡの非反転入力端子との間にレベルシフト回路ＬＳＣが設置されている。

このレベルシフト回路ＬＳＣは、端子電圧ＶＣＳを所定の値だけレベルを下げて誤差増幅器ＥＡに入力するので、誤差増幅器ＥＡは、起動時の誤差電圧ＶＥが過大になる現象を抑制することができる。

また、レベルシフト回路ＬＳＣは、好ましくは、レベルシフトの値を検出回路ＤＥＴのしきい値に近づけるとよい。これにより、端子電圧ＶＣＳが所定のしきい値を超えたことを検出回路ＤＥＴが検出した後、誤差増幅器ＥＡは、第１の実施の形態の場合よりも低い電圧から立ち上がるレベルシフト電圧ＶＬをソフトスタート時の目標電圧として使用することになる。したがって、起動時のＰＷＭパルスＶＰＷＭ３のデューティ比を第１の実施の形態の場合よりも小さくすることができ、出力電圧ＶＯＵＴを緩やかに立ち上げることができる。

図５は第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の第１の変形例を示すブロック図、図６は第２の実施の形態に係るＤＣ−ＤＣコンバータの動作時における要部電圧波形を示す図である。なお、この図５において、図２および図４に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

この第２の実施の形態の第１の変形例によれば、図４の検出回路ＤＥＴを比較器ＣＯＭＰ１で構成し、レベルシフト回路ＬＳＣをＮチャネルのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）Ｍ１のソースフォロア回路で構成している。

ＭＯＳＦＥＴＭ１は、ゲート端子が定電流回路ＩＳとコンデンサＣＳとの接続点に接続され、ソース端子が抵抗Ｒ３を介してグランドに接続されている。ソース端子と抵抗Ｒ３との接続点が誤差増幅器ＥＡの非反転入力端子に接続されている。これにより、ＭＯＳＦＥＴＭ１は、端子電圧ＶＣＳがしきい値を超えると、端子電圧ＶＣＳよりゲート・ソース間電圧（≒ＭＯＳＦＥＴＭ１のしきい値）だけ低いレベルシフト電圧ＶＬを出力する。

ここで、起動回路が起動して、端子電圧ＶＣＳが基準電圧ＶＴに達する時刻ｔ３までは、比較器ＣＯＭＰ１は、論理積回路ＡＮＤによってＰＷＭパルスＶＰＷＭ２をマスクしているので、出力電圧ＶＯＵＴは、０ボルトになる。端子電圧ＶＣＳが基準電圧ＶＴを超える（図６の時刻ｔ３参照）と、ＰＷＭパルスＶＰＷＭ３が出力され、半導体スイッチＭＨ，ＭＬは、スイッチング動作を開始する。このとき、端子電圧ＶＣＳがＭＯＳＦＥＴＭ１のしきい値に達していなければ、誤差増幅器ＥＡは、０ボルトに近い、但し非ゼロボルトの誤差電圧ＶＥを出力する（ことがある）ので、ＰＷＭ比較器ＣＯＭＰは、デューティ比の小さなＰＷＭパルスＶＰＷＭ１を出力する。このＰＷＭパルスＶＰＷＭ１を基に半導体スイッチＭＨ，ＭＬがスイッチング動作をするので、出力電圧ＶＯＵＴとして電圧ＶＯ１が出力される。

端子電圧ＶＣＳがＭＯＳＦＥＴＭ１のしきい値を超える（図６の時刻ｔ４参照）と、誤差増幅器ＥＡが出力する誤差電圧ＶＥが徐々に大きくなり、大きくなるに従って出力電圧ＶＯＵＴも上昇していく。この出力電圧ＶＯＵＴの上昇は、図６には示していないが、レベルシフト電圧ＶＬが基準電圧ＶＲに一致するまで続けられ、そこで、ソフトスタートが完了する。なお、図６では、図示の関係上、三角波の周期を誇張して概念的に記載しているが、実際には、図示されている１つの三角波の期間に多数の三角波が生成されている。そして、時刻ｔ３に出力電圧ＶＯＵＴが、時刻ｔ４前後に誤差電圧ＶＥがステップ状に変化しているように図示されているが、実際には、これらの信号は三角波の複数周期の期間にわたって徐々に変化している。

図７は第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の第２の変形例を示すブロック図である。なお、この図７において、図５に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

この第２の実施の形態の第２の変形例によれば、図５の比較器ＣＯＭＰ１をＮチャネルのＭＯＳＦＥＴＭ２のソース接地回路を用いて構成している。すなわち、ＭＯＳＦＥＴＭ２は、ゲート端子が定電流回路ＩＳとコンデンサＣＳとの接続点に接続され、ソース端子がグランドに接続され、ドレイン端子がプルアップ抵抗である抵抗Ｒ４を介してハイレベルの電位に接続されている。ＭＯＳＦＥＴＭ２のドレイン端子と抵抗Ｒ４との接続点は、インバータＩＮＶの入力端子に接続され、インバータＩＮＶの出力端子は、論理積回路ＡＮＤの第２入力端子に接続されている。したがって、端子電圧ＶＣＳがＭＯＳＦＥＴＭ２のしきい値に達するまでは、ＭＯＳＦＥＴＭ２は、オフ状態にあるので、ハイレベルの出力電圧ＶＭ２を出力し、インバータＩＮＶは、論理反転されたローレベルの検出信号ＶＤを出力する。また、端子電圧ＶＣＳがＭＯＳＦＥＴＭ２のしきい値を超えると、ＭＯＳＦＥＴＭ２はオン状態となり、ローレベルの出力電圧ＶＭ２を出力し、インバータＩＮＶは、論理反転されたハイレベルの検出信号ＶＤを出力する。

この起動回路では、レベルシフト回路ＬＳＣと端子電圧ＶＣＳの検出回路ＤＥＴに同じＮチャネルのＭＯＳＦＥＴＭ１，Ｍ２を用いている。これにより、レベルシフト電圧ＶＬが上昇を開始するタイミングと、ハイレベルの検出信号ＶＤを出力するタイミングとをほぼ同時刻に設定できるので、スムーズなソフトスタートが可能になる。図６の電圧波形を示す図で説明すると、時刻ｔ３をレベルシフト電圧ＶＬが上昇を開始するタイミングに近づけることができ、これによって、電圧ＶＯ１を出力している期間を短くすることができる。

図８は第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の第３の変形例を示すブロック図である。なお、この図８において、図５に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

この第３の変形例によれば、図５の第１の変形例にてＮチャネルのＭＯＳＦＥＴＭ１で構成したレベルシフト回路ＬＳＣをバイポーラトランジスタＱ１のエミッタフォロワ回路で構成している。バイポーラトランジスタは、ＮＰＮ型トランジスタが用いられている。これにより、バイポーラトランジスタＱ１は、ベース・エミッタ間の順方向電圧だけベース端子に印加される端子電圧ＶＣＳからレベルシフトした電圧をエミッタ端子から出力している。この第３の変形例の起動回路の動作は、第２の実施の形態における第１の変形例の起動回路の動作と実質的に同じである。

図９は第２の実施の形態に係るＤＣ−ＤＣコンバータの起動回路の第４の変形例を示すブロック図である。なお、この図９において、図７に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

この第４の変形例によれば、図７の第２の変形例におけるＮチャネルのＭＯＳＦＥＴＭ１，Ｍ２をそれぞれバイポーラトランジスタＱ１，Ｑ２で置き換えている。すなわち、この起動回路は、レベルシフト回路ＬＳＣをＮＰＮ型のバイポーラトランジスタＱ１のエミッタフォロワ回路で構成し、検出回路ＤＥＴをＮＰＮ型のバイポーラトランジスタＱ２のエミッタ接地回路で構成している。この第４の変形例の起動回路の動作は、第２の実施の形態における第２の変形例の起動回路の動作と実質的に同じである。

以上、本発明を、出力電圧ＶＯＵＴを誤差増幅器ＥＡにフィードバックして制御する電圧モード制御の例で説明したが、インダクタＬに流れる電流を検出してフィードバックするループを追加した電流モード制御のＤＣ−ＤＣコンバータにも同じように適用できる。

ＡＮＤ 論理積回路
ＣＯ 平滑用コンデンサ
ＣＯＭＰ ＰＷＭ比較器
ＣＯＭＰ１ 比較器
ＣＳ コンデンサ
ＤＥＴ 検出回路
ＤＨ，ＤＬ ドライバ
ＥＡ 誤差増幅器
ＥＮ イネーブル端子
ＩＮＶ インバータ
ＩＳ 定電流回路
Ｌ インダクタ
ＬＣ 論理回路
ＬＳＣ レベルシフト回路
Ｍ１，Ｍ２ ＭＯＳＦＥＴ
ＭＨ，ＭＬ 半導体スイッチ
ＯＳＣ 発振器
Ｑ１，Ｑ２ バイポーラトランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗
ＳＷ 放電スイッチ

Claims (9)

1. 出力電圧とその目標電圧との誤差を増幅する誤差増幅器と、前記誤差増幅器の出力信号と三角波信号とを比較してＰＷＭ信号を生成するＰＷＭ比較器と、電流源がソフトスタート用コンデンサを充電することでその両端に発生するスロープ状の端子電圧を起動時の目標電圧として前記誤差増幅器に供給するソフトスタート回路と、前記端子電圧が所定の値に達するまで第１検出信号を出力するとともに前記端子電圧が所定の値を超えると第２検出信号を出力する検出回路と、前記第１検出信号を受けて前記ＰＷＭ信号の出力を停止するとともに前記第２検出信号を受けて前記ＰＷＭ信号の出力を許可する論理積回路と、を備えた起動回路であって、
   前記ソフトスタート回路と前記誤差増幅器との間に設置され、前記端子電圧を低電圧側にレベルシフトした電圧を起動時の目標電圧として出力するレベルシフト回路を備えていることを特徴とする起動回路。
2. 前記レベルシフト回路は、ＭＯＳＦＥＴによるソースフォロア回路を備え、前記ＭＯＳＦＥＴのゲート端子に前記端子電圧を受け、前記ＭＯＳＦＥＴのソース端子からレベルシフトした電圧を出力することを特徴とする請求項１記載の起動回路。
3. 前記レベルシフト回路は、バイポーラトランジスタによるエミッタフォロア回路を備え、前記バイポーラトランジスタのベース端子に前記端子電圧を受け、前記バイポーラトランジスタのエミッタ端子からレベルシフトした電圧を出力することを特徴とする請求項１記載の起動回路。
4. 前記検出回路は、前記端子電圧と所定の値を有する基準電圧とを比較する比較器を備えていることを特徴とする請求項１記載の起動回路。
5. 前記検出回路は、ＭＯＳＦＥＴによるソース接地回路とインバータとを備え、前記ＭＯＳＦＥＴのゲート端子に前記端子電圧を受け、前記ＭＯＳＦＥＴのドレイン端子からの信号を前記インバータで論理反転した信号を出力することを特徴とする請求項１記載の起動回路。
6. 前記検出回路は、バイポーラトランジスタによるエミッタ接地回路とインバータとを備え、前記バイポーラトランジスタのベース端子に前記端子電圧を受け、前記バイポーラトランジスタのコレクタ端子からの信号を前記インバータで論理反転した信号を出力することを特徴とする請求項１記載の起動回路。
7. 前記レベルシフト回路は、第１のＭＯＳＦＥＴによるソースフォロア回路を備え、前記第１のＭＯＳＦＥＴのゲート端子に前記端子電圧を受け、前記第１のＭＯＳＦＥＴのソース端子からレベルシフトした電圧を出力するようにし、前記検出回路は、第２のＭＯＳＦＥＴによるソース接地回路とインバータとを備え、前記第２のＭＯＳＦＥＴのゲート端子に前記端子電圧を受け、前記第２のＭＯＳＦＥＴのドレイン端子からの信号を前記インバータで論理反転した信号を出力することを特徴とする請求項１記載の起動回路。
8. 前記レベルシフト回路は、第１のバイポーラトランジスタによるエミッタフォロア回路を備え、前記第１のバイポーラトランジスタのベース端子に前記端子電圧を受け、前記第１のバイポーラトランジスタのエミッタ端子からレベルシフトした電圧を出力するようにし、前記検出回路は、第２のバイポーラトランジスタによるエミッタ接地回路とインバータとを備え、前記第２のバイポーラトランジスタのベース端子に前記端子電圧を受け、前記第２のバイポーラトランジスタのコレクタ端子からの信号を前記インバータで論理反転した信号を出力することを特徴とする請求項１記載の起動回路。
9. 請求項１ないし８のいずれか１項に記載の起動回路を備えた電源回路。

Images