JP2018036465A - 表示装置 - Google Patents

Abstract

【課題】表示斑や焼き付きなどの表示不良が抑制された液晶表示素子を提供する。【解決手段】表示領域１２２と、表示領域１２２に接する周辺領域を基板上に有する表示装置が提供される。表示領域１２２は、トランジスタ、トランジスタ上の絶縁膜、絶縁膜上に位置し、トランジスタに電気的に接続する画素電極、および絶縁膜上の共通電極をそれぞれ有する複数の画素と、トランジスタに電気的に接続する映像信号線およびゲート信号線と、複数の画素上の液晶層を有する。周縁領域は、映像信号線に電気的に接続する端子と、表示領域と端子の間をゲート配線と平行に延伸する配線と、配線上の複数の第１の電極を有する。絶縁膜は配線を覆い、配線は、絶縁膜の開口部を介して複数の第１の電極に電気的に接続する。【選択図】図６

Description

本発明の実施形態の一つは、液晶表示装置に関する。

表示装置の代表例として液晶表示装置が知られている。液晶表示装置は複数の液晶素子を有しており、液晶素子は、一対の電極（画素電極、対向電極）と、これらに挟まれる液晶性を有する化合物（液晶分子）の層（液晶層）を基本構成として有している。液晶素子を挟むように配置される一対の偏光板の一方を通して液晶層に入射される偏光は、液晶層によってその偏光面が回転され、もう一方の偏光板を通して出射される。偏光面の回転は液晶層内の液晶分子の配向によって決まる。一対の電極を用いて液晶層に電場を形成することにより、液晶分子は初期における配向状態から、電場によって決まる配向状態へ変化する。この配向状態の変化に伴って液晶素子の光透過率が変化し、諧調表示が実現される。

表示を行う領域（表示領域）において、表示する諧調に応じた適切な電場を液晶層に対して印加することで、高品質な表示を行うことができる。液晶層は通常シールによって一対の電極間に封止されるが、外部から金属イオンや無機陰イオン、あるいは有機酸などの不純物が液晶層内へ侵入すると、これらの不純物によって適切な電場が維持できず、表示斑や焼き付きなどの表示不良の原因となる。この表示不良に対する対策として、液晶層に侵入したイオン性不純物を表示領域外に留めるためトラップ電極を設置することが特許文献１、２に開示されている。

特開２００９−２６５４８４号公報 特表２０１６−７１２２８号公報

本発明の実施形態の課題の一つは、表示斑や焼き付きなどの表示不良が抑制された液晶表示素子、ならびにその作製方法を提供することである。

本発明の実施形態の一つは、表示領域と、表示領域に接する周辺領域を基板上に有する表示装置である。表示領域は、トランジスタ、トランジスタ上の絶縁膜、絶縁膜上に位置し、トランジスタに電気的に接続する画素電極、および絶縁膜上の共通電極をそれぞれ有する複数の画素と、トランジスタに電気的に接続する映像信号線およびゲート信号線と、複数の画素上の液晶層を有する。周辺領域は、映像信号線に電気的に接続する端子と、表示領域と端子の間をゲート信号線と平行に延伸する配線と、配線上の複数の第１の電極を有する。絶縁膜は配線を覆い、配線は、絶縁膜に形成された開口部を介して複数の第１の電極に電気的に接続する。

本発明の実施形態の一つは、基板と、基板上の表示領域と、基板上に位置し、表示領域を囲む配線と、配線上に位置し、配線と重なる複数の第１の電極と複数の第２の電極を有する表示装置である。表示領域は第１の辺、第２の辺、第３の辺、第４の辺を有する長方形であり、複数の第１の電極は第１の辺に最も近く、第３の辺は第１の辺に対向し、第２の辺は第４の辺に対向する。表示領域は、トランジスタ、トランジスタ上の絶縁膜、絶縁膜上に位置し、トランジスタに電気的に接続する画素電極、および絶縁膜上の共通電極をそれぞれ有する複数の画素と、トランジスタに電気的に接続する映像信号線およびゲート信号線と、複数の画素上の液晶層を有する。複数の第１の電極は第１の辺に沿って配列する。複数の第２の電極は、それぞれ第２の辺、第３の辺、第４の辺に沿って配列し、画素電極と同一の層内に存在する。複数の第１の電極と第２の電極は、絶縁膜内の開口部を介して配線と電気的に接続される。

本発明の実施形態の一つは、基板と、基板上の表示領域と、基板上に位置し、表示領域を囲む配線と、配線上に位置し、配線と重なる複数の第１の電極と第２の電極を有する。表示領域は第１の辺、第２の辺、第３の辺、第４の辺を有する長方形であり、複数の第１の電極は第１の辺に最も近く、第３の辺は第１の辺に対向し、第２の辺は第４の辺に対向する。表示領域は、トランジスタ、トランジスタ上の絶縁膜、絶縁膜上に位置し、トランジスタに電気的に接続する画素電極、および絶縁膜上の共通電極をそれぞれ有する複数の画素と、トランジスタに電気的に接続する映像信号線およびゲート信号線と、複数の画素上の液晶層を有する。複数の第１の電極は第１の辺に沿って配列する。第２の電極は第２の辺、第３の辺、第４の辺に沿って連続的に延伸し、画素電極と同一の層内に存在する。複数の第１の電極と第２の電極は、絶縁膜内の開口部を介して配線と電気的に接続される。

本発明の実施形態の一つは、表示装置の駆動方法である。この駆動方法は、６０Ｈｚよりも低い周波数で書き込み動作を行うことを含む。表示装置は、表示領域と、表示領域に接する周辺領域を基板上に有する。表示領域は、ゲート電極、ソース電極、ドレイン電極を有するトランジスタ、トランジスタ上の絶縁膜、絶縁膜上に位置し、トランジスタに電気的に接続する画素電極、および絶縁膜上の共通電極をそれぞれ有する複数の画素と、ドレイン電極に電気的に接続する映像信号線と、ゲート電極に電気的に接続するゲート信号線と、複数の画素上の液晶層を有する。周辺領域は、映像信号線に電気的に接続する端子と、表示領域と端子の間で延伸する配線と、配線上の複数の第１の電極を有する。絶縁膜は配線の上に延伸し、配線は、絶縁膜を介して複数の第１の電極に電気的に接続する。

本発明の実施形態の一つの表示装置の模式的上面図と断面図。 本発明の実施形態の一つの表示装置の模式的上面図。 本発明の実施形態の一つの表示装置の模式的上面図。 本発明の実施形態の一つの表示装置の模式的断面図。 本発明の実施形態の一つの表示装置の模式的断面図。 本発明の実施形態の一つの表示装置の模式的上面図。 本発明の実施形態の一つの表示装置の模式的断面図。 本発明の実施形態の一つの表示装置の模式的上面図。 本発明の実施形態の一つの表示装置の模式的上面図。 本発明の実施形態の一つの表示装置の模式的上面図。 本発明の実施形態の一つの表示装置の模式的上面図。 本発明の実施形態の一つの表示装置の作製方法を説明する図。 本発明の実施形態の一つの表示装置の作製方法を説明する図。 本発明の実施形態の一つの表示装置の作製方法を説明する図。 本発明の実施形態の一つの表示装置の作製方法を説明する図。 本発明の実施形態の一つの表示装置の作製方法を説明する図。 本発明の実施形態の一つの表示装置の作製方法を説明する図。 本発明の実施形態の一つの表示装置の作製方法を説明する図。

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

（第１実施形態）
本実施形態では、本発明の実施形態の一つである表示装置１００の構造に関し、図１乃至図１１を用いて説明する。

［１．全体構成］
図１（Ａ）は表示装置１００の模式的上面図である。図１に示すように、表示装置１００は基板１０２と基板１０２上に位置する対向基板１０４を有している。対向基板１０４は基板１０２と比較して面積が小さく、このため、基板１０２の一部は対向基板１０４から露出される。基板１０２、対向基板１０４の形状に限定はなく、図１（Ａ）に示すような長方形でもよく、いずれか一方が正方形でもよい。

対向基板１０４上には、ストライプ状に形成され、対向基板１０４の長手方向に対して垂直に伸びる複数の配線（Ｒｘ配線１０６）が設けられる。Ｒｘ配線１０６は後述する共通電極１５４と対をなし、タッチパネルとしての機能を表示装置１００に付与する。基板１０２の一辺、対向基板１０４の一辺には、フレキシブル印刷回路（ＦＰＣ）基板などのコネクタ１０８、１１０がそれぞれ接続される。外部回路（図示せず）からコネクタ１０８を介し、後述する画素１２０へ種々の信号が供給され、これにより、映像が画素１２０によって再現される。一方、外部回路からコネクタ１１０を介してＲＸ配線１０６へ信号が供給され、タッチパネルとしての機能が発現される。

図１（Ｂ）に図１（Ａ）の鎖線Ａ−Ａ’に沿った断面の模式図を示す。図１（Ｂ）に示すように、Ｒｘ配線１０６は対向基板１０４上に設けられ、Ｒｘ配線１０６は図示しない配線によってコネクタ１１０と接続される。一方、基板１０２上にはトランジスタなどの半導体素子を含む画素層１１２が設けられる。画素層１１２には複数の画素１２０が形成され、コネクタ１０８を介して外部回路から供給される信号により画素１２０が制御される。基板１０２と対向基板１０４の間には液晶層１１４が挟持され、液晶層１１４はシール（封止剤）１１６により封止される。

［２．基板］
図２に基板１０２の模式的上面図を示す。基板１０２上には画素層１１２内に位置する複数の画素１２０が設けられる。画素１２０はマトリクス状に配置することができ、その配列パターンは任意に選択できる。例えば画素１２０はストライプ配列、デルタ配列で配列することができる。隣接する二つの画素１２０は、互いに異なる色を与えるように構成することができ、例えば赤色、青色、緑色の三原色をそれぞれ与える三つの画素１２０を隣接して配置することで、フルカラー表示することが可能である。画素１２０が与える色は三原色に限られず、例えば四つの画素１２０を用いて赤色、青色、緑色、白色の四つ色の組み合わせてもよい。複数の画素１２０が設けられる領域が表示領域１２２であり、表示領域１２２において映像が表示される。表示領域１２２の形状は任意であり、長方形や正方形を含む多角形、あるいは円形でもよい。図２で示す表示領域１２２は長方形を有しており、ここでは長方形の四つの辺のうち端子１２８に最も近い辺を第１の辺１３２、第１の辺１３２と対向する辺を第３の辺１３６、第１の辺１３２と直交し、互いに対向する二つの辺を第２の辺１３４、第４の辺１３８と定義する。また、表示領域１２２の外側を周辺領域と定義する。周辺領域は基板１０２が対向基板１０４から露出される領域も含むものとする。

画素１２０を用いて映像を表示する期間（以下、表示期間と記す）、画素１２０の駆動は駆動回路１２４によって制御される。駆動回路１２４は基板１０２上に直接形成されてもよく、あるいは半導体基板など、基板１０２とは異なる基板上に形成された集積回路（ＩＣ）で構成され、基板１０２上に搭載されてもよい。図２では、ＩＣを含むチップ（ＩＣチップ）が駆動回路１２４として基板１０２上に搭載された例が示されている。図２は、駆動回路１２４が第１の辺１３２に沿う例を示しているが、駆動回路１２４は複数設けられてもよく、例えば第２の辺１３４や第３の辺１３６、第４の辺１３８に沿って設けられてもよい。

画素１２０は、後述する配線２０２によって駆動回路１２４と接続される。駆動回路１２４からは複数の配線１２６が基板１０２の端部に向かって伸びる。基板１０２の端部、あるいはその近傍で配線１２６は露出され、端子１２８が形成される。端子１２８はコネクタ１０８と電気的に接続され、コネクタ１０８と駆動回路１２４との電気的接続を行う。

端子１２８の近傍には、給電部１６２が備えられる。給電部１６２も端子の一種でありコネクタ１０８と接続される。給電部１６２は、低電位の電源電位を伝える低電位電源線２０６と電気的に接続される。給電部１６２は基板１０２上に一つだけ設けてもよく、図２に示すように、端子１２８を挟むように二つの給電部１６２を設けてもよい。

ここで、基板１０２の辺のうち端子１２８に最も近い辺から表示領域１２２までの領域は表示装置の周辺領域であり、以降の説明では例えば周辺領域１３０と定義する。周辺領域１３０は表示領域１２２と接する。したがって周辺領域１３０は基板１０２上に位置し、シール１１６の一部、駆動回路１２４、配線１２６、給電部１６２および端子１２８を含む。シール１１６は表示領域１２２を取り囲むように設けられ、表示領域１２２を封止する。この封止空間に、後述するトラップ電極２２２、２３０が配置される。なお、表示領域１２２の外側の周辺領域を表示外領域と呼ぶこともできる。また、周辺領域１３０は端子領域、あるいは端子部側の周辺領域と呼ぶこともできる。端子領域および端子部側の周辺領域は、いずれも表示外領域に含まれる。

［３．画素］
図３に画素１２０の模式的上面図を示す。表示領域１２２には、複数のゲート信号線（走査線）１４０、映像信号線１４２が設けられる。複数のゲート信号線１４０の各々は、ゲート信号線１４０が伸びる方向に配列する複数の画素１２０と電気的に接続される。同様に、複数の映像信号線１４２の各々は、映像信号線１４２が伸びる方向に配列する複数の画素１２０と電気的に接続される。図３では映像信号線１４２はジグザグ構造を有しているが、映像信号線１４２は表示領域１２２内で実質的に直線的に延伸していてもよい。各画素１２０は少なくとも一つのトランジスタ１４４が設けられる。トランジスタ１４４は、ゲート電極としてのゲート信号線１４０の一部、半導体膜１４６、ソース電極１５０を含む。ゲート信号線１４０の一部はトランジスタ１４４のゲート電極１４８として機能し、映像信号線１４２の一部はトランジスタ１４４のドレイン電極１５２として機能する。なお、トランジスタ１４４のソース電極１５０とドレイン電極１５２は、電流の方向やトランジスタの極性によってその呼称が互いに入れ替わることがある。図示していないが、画素１２０は、容量素子や他のトランジスタなどの半導体素子をさらに有してもよい。

画素１２０はさらに共通電極１５４、画素電極１５６を有する。画素電極１５６はスリット１５８を有することができる。スリット１５８は開いた形状である。また、スリット１５８は図３に示すように一つに限らず、複数形成されても良い。図３に示すように、画素電極１５６はトランジスタ１４４と電気的に接続される。映像信号線１４２には、映像に応じた信号が与えられ、これがトランジスタ１４４を介して画素電極１５６に印加される。

共通電極１５４は複数の映像信号線１４２が延伸する方向にストライプ状に設けられ配列し、各共通電極１５４は複数の画素１２０によって共有される。換言すると、各共通電極１５４は複数の映像信号線１４２を覆うように設けられる。表示期間において、共通電極１５４にはコモン電位が印加され、液晶層１１４に電圧を印加するための電極の一つとして機能する。一方、共通電極１５４をタッチパネルの一方の電極として機能させる期間（以下、感知期間と記す）では、一定の周波数（例えば数ｋＨｚから数十ｋＨｚ）のパルス電圧が印加され、Ｒｘ配線１０６と連携してタッチパネルとしての機能を表示装置１００に付与するものである。したがって共通電極１５４は液晶素子の一方の電極と認識できるとともに、タッチパネルの一方の配線であるＴｘ配線と認識することもできる。したがって表示装置１００は、インセルタイプのタッチパネルが搭載された表示装置として機能する。

任意の構成として、画素１２０は共通電極１５４と電気的に接続する配線１６０を有してもよい。配線１６０は映像信号線１４２が延伸する方向に映像信号線と重畳する位置で伸び、複数の画素１２０に共有されることができる。共通電極１５４がインジウム―スズ酸化物（ＩＴＯ）やインジウム―亜鉛酸化物（ＩＺＯ）などの可視光を透過する導電性酸化物を含む場合、これらの酸化物はアルミニウムや銅、タングステン、チタン、モリブデンなどの金属と比較して抵抗が高いため電圧降下を起こしやすく、画素１２０間で大きな電位差が生じることがある。そこで金属を含む配線１６０を共通電極１５４と接するように設けることでＩＴＯやＩＺＯの低い導電性を補完することができる。つまり、配線１６０は補助電極として機能し、画素１２０間での電位差の発生を抑制する。配線１６０は共通電極１５４の上に設けることが可能である。

図３では共通電極１５４が映像信号線１４２と平行に配置された例が示されているが、共通電極１５４はゲート信号線１４０と平行に配置してもよい。この場合、Ｒｘ配線１０６は、映像信号線１４２と平行になるように（図１（Ａ）の例では、対向基板１０４の長辺に平行な方向になるように）設けられる。

図４に図３の鎖線Ｂ−Ｂ’に沿った断面の模式図を示す。図４に示すように、トランジスタ１４４は、任意の構成であるアンダーコート１７０を介し、基板１０２上に設けられる。トランジスタ１４４は、半導体膜１４６、ゲート絶縁膜１７２、ゲート電極１４８、層間膜１７３、ソース電極１５０、ドレイン電極１５２を含む。図４で示すトランジスタ１４４はトップゲート型のトランジスタであるが、トランジスタ１４４の構造に制限はなく、トランジスタ１４４はボトムゲート型でもよく、半導体膜１４６の上下にゲート電極を備える構造を有してもよい。また、半導体膜１４６とソース電極１５０、ドレイン電極１５２の上下関係にも制約はない。

トランジスタ１４４上には絶縁膜である平坦化膜１７４が設けられる。これにより、トランジスタ１４４に起因する凹凸が吸収され、平坦な面が平坦化膜１７４上に与えられる。共通電極１５４は平坦化膜１７４上に設けられる。

画素１２０はさらに、共通電極１５４と平坦化膜１７４を覆うパッシベーション膜１７６を有してもよい。パッシベーション膜１７６は共通電極１５４と画素電極１５６を電気的に分離する機能を有する。画素電極１５６は、平坦化膜１７４やパッシベーション膜１７６上に設けられ、平坦化膜１７４やパッシベーション膜１７６、共通電極１５４に形成される開口部においてソース電極１５０と電気的に接続される。画素電極１５６上にはさらに第１の配向膜１７８が設けられ、その上に液晶層１１４が形成される。共通電極１５４と画素電極１５６間に電位差を設けることで、基板１０２の上面にほぼ平行な方向に電場が液晶層１１４内に形成される。この電場によって液晶層１１４中の液晶分子が回転し、これにより、液晶層１１４を通過する偏光の偏光面が回転する。したがって、表示装置１００はいわゆるＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）液晶表示装置の一構造例であるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）液晶表示装置として機能する。ただし表示装置１００はＩＰＳ液晶表示装置に限られず、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶表示装置、ＶＡ（Ｖｉｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）液晶表示装置でもよい。

第１の配向膜１７８上には、液晶層１１４を介して対向基板１０４が設けられる。対向基板１０４には、遮光膜（ブラックマトリクス）１８２やカラーフィルタ１８４、遮光膜１８２やカラーフィルタ１８４を覆うオーバーコート１８６などが設けられてもよい。

遮光膜１８２は可視光を遮る機能を有しており、ゲート信号線１４０や映像信号線１４２と重なるように設けることができる。遮光膜１８２は、トランジスタ１４４やゲート信号線１４０、映像信号線１４２と重なるように設けてもよい。図３から理解されるように、ゲート信号線１４０や映像信号線１４２に重なるように遮光膜１８２を設けた場合、遮光膜１８２は開口部を有する一つの膜と認識することができる。したがって、遮光膜１８２の開口部は、各画素１２０の表示領域に相当する。

カラーフィルタ１８４は、各画素１２０から取り出される光に色を与えるために設けられ、遮光膜１８２の開口部と重なる。したがって、カラーフィルタ１８４は画素電極１５６や共通電極１５４と重なるように設ければよい。

対向基板１０４はさらに、液晶層１１４に接するように設けられる第２の配向膜１８０を有する。第１の配向膜１７８と同様、第２の配向膜１８０も液晶分子を配向させる機能を有する。図示しないが、基板１０２と対向基板１０４の間に、基板１０２と対向基板１０４間の間隔を一定に保つためのスペーサを添加あるいは形成してもよい。

表示装置１００はさらに、基板１０２の下、および対向基板１０４の上にそれぞれ偏光板１８８、１９０を有する。偏光板１８８、１９０は互いにクロスニコルの関係になるように配置することができる。図示しないが、表示装置１００はさらに、偏光板１８８の下にバックライトを有する。バックライトは基板１０２側に光を照射できるように配置される。バックライトから射出され、偏光板１８８を通過した偏光は液晶層１１４を通過し、その際、液晶層１１４によって偏光面が回転する。光はその後カラーフィルタ１８４によって一部が吸収されて着色し、偏光板１９０を通過して外部に取り出される。

図５に図３の鎖線Ｃ−Ｃ’に沿った断面の模式図を示す。この断面では、共通電極１５４の一部を覆うように配線１６０が設けられ、共通電極１５４が配線１６０と電気的に接続される態様が示されている。配線１６０は金属を含むことができ、共通電極１５４よりも低い抵抗を有することができる。このため、共通電極１５４の比較的低い導電性を補完する補助電極として機能する。配線１６０の上には遮光膜１８２を設けることができる。

［４．タッチパネル機能］
上述したように、共通電極１５４とＲｘ配線１０６は互いに交差するように、縞状に設置することができる。例えば共通電極１５４は映像信号線１４２が延伸する方向に対して平行に、Ｒｘ配線１０６は共通電極１５４が延伸する方向に対して垂直な方向に、表示領域１２２と重なるように配置される。共通電極１５４とＲｘ配線１０６の間の液晶層１１４や第１の配向膜１７８、第２の配向膜１８０などは誘電体として機能することができ、その結果、共通電極１５４とＲｘ配線１０６の間には容量が形成される。

上述したように、感知期間において画素電極１５６には一定の周波数のパルス電圧が印加される。人の指などがタッチしていない状態と接触している状態では、見かけ上の容量が異なるため、容量の変化に応じて共通電極１５４とＲｘ配線１０６間に流れる電流も異なる。その結果、タッチの有無によりＲｘ配線１０６の電位も変化する。Ｒｘ配線１０６の電位がある閾値以下に低下した場合に接触が起こったと判断する。これにより、タッチの検出を行うことができる。

［５．周辺領域１３０］
図２で示す領域２００の上面模式図を図６に、図６の鎖線Ｄ−Ｄ’、Ｅ−Ｅ’に沿った断面模式図をそれぞれ図７（Ａ）、（Ｂ）に示す。領域２００は周辺領域１３０の一部であり、表示領域１２２と端子１２８の間、あるいは表示領域１２２と駆動回路１２４の間に位置する。図６には、表示領域１２２とシール１１６の間の領域が図示されている。図７（Ａ）、（Ｂ）では、液晶層１１４より上の構造は省略されている。

図２、６、７（Ａ）に示すように、表示領域１２２とシール１１６の間には、Ｔｘ駆動回路２１０やアナログスイッチ２１２が設けられる。これらの回路は表示領域１２２の第１の辺１３２と平行に配置される。Ｔｘ駆動回路２１０は共通電極１５４の接続を切り替えることを一つの機能として有しており、表示期間では図示しないコモン電位電源線へ接続してコモン電位を共通電極１５４供給し、感知期間では共通電極１５４にパルス電位が供給されるよう構成される。

アナログスイッチ２１２の上には、アナログスイッチ２１２を制御するための信号を伝えるアナログスイッチ配線２１４が設けらる。アナログスイッチ配線２１４は、第１の辺１３２と平行な方向に延伸する。アナログスイッチ２１２とＴｘ駆動回路２１０の間には、Ｔｘ駆動回路２１０を制御するための信号を伝える制御配線２０４、第１の辺１３２と平行な方向、すなわち、ゲート信号線１４０と平行な方向に延伸する配線として、ｘＳＥＬＣ（ＶＧＨ）２０４、２０８や低電位電源線２０６が設けられる。これらの配線は、ソース電極１５０やドレイン電極１５２の形成と同時に形成することができ、したがってソース電極１５０やドレイン電極１５２と同一の層内に存在することができる。

複数の画素１２０を含む表示領域１２２からは、配線２０２がアナログスイッチ２１２へ伸びる。配線２０２は画素１２０の映像信号線１４２と電気的に接続され、少なくとも一部はゲート信号線１４０と同じ層に存在する。例えば図７（Ａ）に示すように、配線２０２のうち、少なくとも低電位電源線２０６や制御配線２０４、２０８と重なる部分は、ゲート信号線１４０の形成と同時に形成され、ゲート信号線１４０と同じ層に存在することができる。これにより、配線２０２は、低電位電源線２０６や制御配線２０４、２０８と異なる層内に存在することができ、これらと導通することなく、映像信号線１４２とアナログスイッチ２１２を電気的に接続することができる。

Ｔｘ駆動回路２１０や制御配線２０４、２０８、低電位電源線２０６は平坦化膜１７４に覆われ、平坦化膜１７４を介してＴｘ駆動回路２１０や制御配線２０４、２０８上にシールド電極２２０が設けられる。シールド電極２２０は共通電極１５４と同時に形成することができるため、共通電極１５４と同一の層に離間して存在することができる。シールド電極２２０はＴｘ駆動回路２１０を覆い、Ｔｘ駆動回路２１０の動作に起因して発生する電場を遮蔽する機能を有する。シールド電極２２０はさらに制御配線２０８を覆い、制御配線２０８に起因して発生する電場を遮蔽する機能を有する。シールド電極２２０の上には、その一部を覆うように配線１６０が設けられてもよい（図７（Ａ）参照）。

図６に示すように、領域２００はさらに、低電位電源線２０６を覆い、島状に配置される複数のトラップ電極２２２を有する。トラップ電極２２２は、アナログスイッチ２１２と表示領域１２２の間を延伸するように配置される。隣接するトラップ電極２２２の間には、シールド電極２２０の一部が延伸する（図７（Ｂ））。トラップ電極２２２の幅は低電位電源線２０６の幅よりも大きくすることができる。図７（Ａ）に示すように、トラップ電極２２２は、表示領域１２２から伸びる平坦化膜１７４内に設けられる開口部を介して低電位電源線２０６と電気的に接続される。したがって、トラップ電極２２２は低電位電源線２０６と同一の電位が与えられる。トラップ電極２２２は共通電極１５４と同時に形成され、同一の層内に離間して存在することもでき、あるいは画素電極１５６と同時に形成され、同一の層内に離間して存在することもできる。あるいは、トラップ電極２２２は、共通電極１５４と同一の層内に存在する第１の層と、画素電極１５６と同一の層内に存在する第２の層を含む積層構造を有してもよい。トラップ電極２２２は、表示領域１２２から延伸する第1の配向膜１７８やパッシベーション膜１７６に覆われてもよい。

低電位電源線２０６は給電部１６２に接続される（図２参照）。表示装置１００の駆動時、低電位電源線２０６には低電位（ＶＳＳ）が与えられ、したがってトラップ電極２２２には低電位電源線２０６と同じ電位、すなわちＶＳＳが印加される。一方、アナログスイッチ配線２１４には低電位ＶＳＳ、あるいは高電位（ＶＤＤ）が与えられる。アナログスイッチ配線２１４が高電位であり、トラップ電極２２２が低電位の場合、前者は外部からシール１１６を透過して液晶層１１４へ侵入したイオン（例えばカチオン）を遮蔽することができる。一方、後者はクーロン力によりイオンを捕捉することができる。したがって、液晶層１１４に印加される電圧がイオン性不純物によって低下することを防止することができ、その結果、表示装置１００の表示不良の発生を抑制することができ、高品質の表示が可能となる。

この効果は特に低い周波数で表示装置１００を駆動する（低周波駆動）際に有効である。通常表示装置の１フレームは１／６０秒であり、各トランジスタ１４４のゲート電極１４８には１／６０秒毎にゲート信号線１４０からＶＤＤが与えられてオン状態となり、映像信号に相当する電位が画素電極１５６へ与えられる（書き込み動作）。つまり、６０Ｈｚの周波数で書き込み動作が行われ、静止画を表示する際にもこの周波数で書き込みが行われる。これは、通常のトランジスタ、例えばシリコン半導体を有するトランジスタのリーク電流が大きく、複数のフレームにわたって画素電極１５６の電位を保持することができないからである。

一方、トランジスタ１４４の半導体膜１４６に例えば酸化物半導体を用いた場合、トランジスタ１４４のオフ時にソース電極１５０−ドレイン電極１５２間を流れる電流（リーク電流）を小さくすることができる。このため、トランジスタ１４４を介して映像信号線１４２から画素電極１５６に伝えられた電位を長時間保持することができる。したがって、例えば静止画を表示する場合には１／６０秒毎の書き込みが不要となり、書込み回数を減らすことができる。具体的には書込み周波数を３０Ｈｚや１０Ｈｚ、あるいは１Ｈｚ以上にすることも可能である。この場合、一つのフレーム（書込みフレーム）において書き込み動作が行われ、引き続く複数のフレーム（休止フレーム）では書き込み動作が行われない。このため、消費電力を大幅に低減することが可能である。

このような低周波駆動においては、休止フレームではアナログスイッチ配線２１４には常時高電位が印加される。このため、アナログスイッチ配線２１４は外部から侵入したイオンを効果的に遮蔽することはできるが、捕捉する機能は小さく、いわゆる黒斑と呼ばれる表示不良を引き起こす原因となる。しかしながら、表示装置１００では、液晶層１１４の近傍にトラップ電極２２２を配置し、そこに低電位を印加することができるため、液晶層１１４内に存在するイオンを捕捉し、表示領域１２２にイオンが拡散することを防ぐことができる。このため、表示装置１００では表示不良の発生を抑制することができ、高品質の表示が可能となる。

［６．周辺領域］
図８に示すように、低電位電源線２０６は、表示領域１２２を取り囲むように配置してもよい。この場合、低電位電源線２０６と電気的に接続されるトラップ電極２３０を、表示領域１２２の第１の辺１３２以外の辺に沿って設けることができる。図８に示した例では、第１の辺１３２に沿って配列する複数のトラップ電極２２２とともに、複数のトラップ電極２３０がそれぞれ第２の辺１３４、第３の辺１３６、第４の辺１３８に対して平行に（第２の辺１３４、第３の辺１３６、第４の辺１３８にに沿って）配列している。したがって、複数のトラップ電極２２２と複数のトラップ電極２３０によって表示領域１２２が取り囲まれる。

図９に、図８で示す領域２３２の上面模式図を示す。図８、９に示すように、複数のトラップ電極２３０と低電位電源線２０６はシール１１６で囲まれた領域の内部に、かつ、表示領域１２２の外側に配置される。複数のトラップ電極２３０は低電位電源線２０６上に、低電位電源線２０６と重なるように設けられる。複数のトラップ電極２３０の各々の幅は、低電位電源線２０６の幅よりも大きくてもよい。トラップ電極２３０は画素電極１５６と同時に形成することができ、したがって、画素電極１５６と同一の層内に離間して存在することができる。

トラップ電極２２２と同様、平坦化膜１７４に設けられる開口部（図９中、点線の円）においてトラップ電極２３０と低電位電源線２０６が電気的に接続され、このため、トラップ電極２３０にはＶＳＳが印加される。このため、トラップ電極２３０は液晶層１１４内に存在するイオンの補足が可能であり、トラップ電極２２２のイオン捕捉機能と連携し、表示斑に起因する表示不良をより効果的に抑制することが可能である。

トラップ電極２３０は複数設けず、単一のトラップ電極２３０が第２の辺１３４、第３の辺１３６、第４の辺１３８に連続的に沿うように配置してもよい。具体的には図１０に示すように、第１の辺１３２とシール１１６の間に複数のトラップ電極２２２を配置し、第２の辺１３４、第３の辺１３６、第４の辺１３８とシール１１６の間の領域に、これらの領域にわたって連続的に形成される単一のトラップ電極２３０を設けることができる。低電位電源線２０６も表示領域１２２を取り囲むように設けることができる。トラップ電極２３０は低電位電源線２０６と重なり、低電位電源線２０６と電気的に接続される。この場合、例えば図１０に示す領域２３４の拡大図である図１１に示すように、低電位電源線２０６とトラップ電極２３０との電気的接続は、低電位電源線２０６の角、あるいは屈曲部に設けられる開口部（図１１における点線の丸）において行うことができる。開口部は一つに限られず、複数形成してもよい。

図８、９に示した構成と同様、図１０、１１に示した構成においても、第１の辺１３２に沿って配列する複数のトラップ電極２２２、および、第２の辺１３４、第３の辺１３６、第４の辺１３８に沿って連続的な構造を有するトラップ電極２３０によって表示領域１２２が取り囲まれる。したがって、イオンの補足を効果的に行うことができ、表示不良が抑制された表示装置１００を提供することができる。

（第２実施形態）
本実施形態では、表示装置１００の作製方法を、図１２乃至図１８を用いて説明する。１２（Ａ）、１３（Ａ）、１４（Ａ）、１５（Ａ）、１６（Ａ）、１７（Ａ）、図１８（Ａ）は図３の鎖線Ｂ−Ｂ’に沿った断面に相当し、１２（Ｂ）、１３（Ｂ）、１４（Ｂ）、１５（Ｂ）、１６（Ｂ）、１７（Ｂ）、図１８（Ｂ）は図６の鎖線Ｄ−Ｄ’に沿った断面に相当し、１２（Ｃ）、１３（Ｃ）、１４（Ｃ）、１５（Ｃ）、１６（Ｃ）、１７（Ｃ）、図１８（Ｃ）は図６の鎖線Ｅ−Ｅ’に沿った断面に相当する。第１実施形態と同様の構成に関しては、説明を割愛することがある。

［１．画素層１１２］
図１２（Ａ）乃至図１２（Ｃ）に示すように、基板１０２上にアンダーコート１７０を形成する。基板１０２は、トランジスタ１４４や共通電極１５４、画素電極１５６、液晶層１１４などを支持するものである。したがって、基板１０２上に形成される各構造体のためのプロセス温度に対する耐熱性やプロセス中で使用する薬品に対して化学的安定性があればよい。具体的には、基板１０２はガラスや石英、あるいはセラミックを含むことができる。また、フレキシブルな樹脂基板であっても良い。樹脂基板は、ポリイミドやポリアミド、ポリカーボナートなどの高分子材料を含むことができる。基板１０２は可視光を透過できることが好ましい。

アンダーコート１７０は基板１０２からアルカリ金属などの不純物がトランジスタ１４４や液晶層１１４などへ拡散することを防ぐ機能を有する膜であり、窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などの無機絶縁体を含むことができる。アンダーコート１７０は化学気相成長法（ＣＶＤ法）やスパッタリング法などを適用して単層、あるいは積層構造を有するように形成することができる。ただし、アンダーコート１７０は任意の構成であり、必ずしも設ける必要はない。

引き続き、半導体膜１４６を形成する（図１２（Ａ））。半導体膜１４６は例えばケイ素などの１４族元素、あるいは酸化物半導体を含むことができる。酸化物半導体としては、インジウムやガリウムなどの第１３族元素を含むことができ、典型的な例としてインジウムとガリウムの混合酸化物（ＩＧＯ）が挙げられる。酸化物半導体はさらに１２族元素を含んでもよく、一例としてインジウム、ガリウム、および亜鉛を含む混合酸化物（ＩＧＺＯ）が挙げられる。半導体膜１４６の結晶性に限定はなく、単結晶、多結晶、微結晶、あるいはアモルファスでもよい。半導体膜１４６内でこれらのモルフォロジーが混在していてもよい。

半導体膜１４６がケイ素を含む場合、半導体膜１４６は、シランガスなどを原料として用い、ＣＶＤ法によって形成すればよい。得られるアモルファスシリコンに対して加熱処理、あるいはレーザなどの光を照射することで結晶化を行ってもよい。

酸化物半導体を含む半導体膜１４６は、スパッタリング法を利用して形成することができる。この場合、成膜は酸素ガスを含む雰囲気、例えばアルゴンと酸素ガスの混合雰囲気中で行うことができる。この時、アルゴンの分圧を酸素ガスの分圧より小さくしてもよい。ターゲットに印加する電源は直流電源でも交流電源でもよく、ターゲットの形状や組成などによって決定することができる。ターゲットとしては例えばインジウム、ガリウム、亜鉛を含む混合酸化物（Ｉｎ_aＧａ_bＺｎ_cＯ_d）を用いることができる。ここでａ、ｂ、ｃ、ｄは０以上の実数であり、整数とは限らない。したがって、各元素が最も安定なイオンで存在していると仮定した場合、上記組成は必ずしも電気的に中性な組成とは限らない。ターゲットの組成の一例として、ＩｎＧａＺｎＯ₄が挙げられるが、組成はこれに限られず、適宜選択することができる。

酸化物半導体を含む半導体膜１４６を形成したのち、半導体膜１４６に対して加熱処理（アニール）を行ってもよい。加熱処理は半導体膜１４６のパターニング前に行ってもよく、パターニング後に行ってもよい。加熱処理によって半導体膜１４６の体積が小さくなる（シュリンク）場合があるので、パターニング前に加熱処理を行うのが好ましい。

加熱処理は窒素、乾燥空気、あるいは大気の存在下、常圧、あるいは減圧で行えばよい。加熱温度は２５０℃から５００℃、あるいは３５０℃から４５０℃の範囲で、加熱時間は１５分から１時間の範囲で選択することができるが、これらの範囲外で加熱処理を行ってもよい。この加熱処理により半導体膜１４６の酸素欠陥に酸素が導入される、あるいは転位し、より構造の明確な、結晶欠陥の少ない、結晶性の高い半導体膜１４６が得られる。その結果、低いリーク電流を有するトランジスタ１４４が得られ、低周波駆動を実現することができる。

次に半導体膜１４６を覆うようにゲート絶縁膜１７２を形成する（図１２（Ａ））。ゲート絶縁膜１７２は単層構造、積層構造のいずれの構造を有していてもよく、酸化ケイ素や窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素などを含むことができる。ゲート絶縁膜１７２はアンダーコート１７０と同様の手法で形成することができる。ゲート絶縁膜１７２は表示領域１２２だけでなく、周辺領域１３０にも設けることができる（図１２（Ｂ）、（Ｃ））。

次に、図１３（Ａ）、（Ｂ）、（Ｃ）に示すように、スパッタリング法やＣＶＤ法を用いてゲート電極１４８を含むゲート信号線１４０、および配線２０２を形成する。これらはチタンやアルミニウム、銅、モリブデン、タングステン、タンタルなどの金属やその合金などを用い、単層、あるいは積層構造を有するように形成することができる。例えばモリブデンとタングステンの積層構造、チタンやタングステン、モリブデンなどの比較的高い融点を有する金属でアルミニウムや銅などの導電性の高い金属を挟持する構造などを採用することができる。

その後、ゲート電極１４８を覆うように、層間膜１７３を形成する。層間膜も酸化ケイ素や窒化ケイ素、酸化窒化ケイ素や窒化酸化ケイ素などを含むことができ、アンダーコート１７０と同様の手法で形成することができる。層間膜は、表示領域１２２だけでなく、周辺領域１３０にも設けることができる（図１３（Ｂ）、（Ｃ））。

引き続き、ソース電極１５０、ドレイン電極１５２、およびこれらと同一の層内に存在する配線である低電位電源線２０６、制御配線２０４、２０８などを形成する（図１３（Ａ）、（Ｂ）、（Ｃ））。これらの配線は、ゲート電極１４８と同様、単層構造、積層構造のいずれの構造を有していてもよい。積層構造としては、例えばアルミニウムをチタンで挟持した構造などが挙げられる。これらの配線も、ゲート電極１４８の形成と同様の方法によって形成することができる。以上の工程により、トランジスタ１４４が形成される

その後、トランジスタ１４４や低電位電源線２０６、制御配線２０４、２０８を覆うように平坦化膜１７４を形成する（図１３（Ａ）、（Ｂ）、（Ｃ））。平坦化膜１７４は有機絶縁体で形成することができる。有機絶縁体としてエポキシ樹脂、アクリル樹脂、ポリイミド、ポリアミド、ポリエステル、ポリカーボナート、ポリシロキサンなどの高分子材料が挙げられ、スピンコーティング法、ディップコーティング法、インクジェット法、印刷法などの湿式成膜法、あるいはラミネート法などによって形成することができる。

次に、平坦化膜１７４に対してエッチングを行い、低電位電源線２０６を露出する開口部を形成する（図１４（Ｂ））。開口部は、例えばフッ素含有炭化水素を含むガス中でプラズマエッチングを行うことで形成することができる。その後、スパッタリング法やＣＶＤ法を用い、共通電極１５４、およびそれと同一の層内に存在するトラップ電極２２２やシールド電極２２０を形成する（図１４（Ａ）、（Ｂ）、（Ｃ））。トラップ電極２２２は、上記開口部を覆うように形成することで、低電位電源線２０６と電気的に接続することができる。共通電極１５４やトラップ電極２２２、シールド電極２２０は、ＩＴＯやＩＺＯなどの可視光を透過する導電性酸化物を用い、スパッタリング法などを用いて形成することができる。導電性酸化物を含む共通電極１５４やトラップ電極２２２、シールド電極２２０を形成する前に、チタンやモリブデン、タングステンなどの金属を含み、可視光を透過可能な厚さを有する金属薄膜を形成してもよい。この場合、金属薄膜を介して低電位電源線２０６とトラップ電極２２２が接続される。

この後、配線１６０、およびこれと同一の層内に存在する配線を形成する。例えばシールド電極２２０を覆うように、配線１６０を形成することができる。配線１６０は、ＣＶＤ法やスパッタリング法によって形成することができる。ゲート電極１４８やソース電極１５０、ドレイン電極１５２と同様、種々の金属を含むことができる。例えばアルミニウムや銅などの高導電性金属をチタンやタングステン、モリブデンなどの高融点金属で挟持する構造などを採用することができる。

引き続き、共通電極１５４やトラップ電極２２２、シールド電極２２０を覆うようにパッシベーション膜１７６を形成する（図１４（Ａ）、（Ｂ）、（Ｃ））。パッシベーション膜１７６もアンダーコート１７０やゲート絶縁膜１７２と同様の材料を含むことができ、典型的には窒化ケイ素などの、ケイ素を含有する無機化合物を含む。パッシベーション膜１７６も、単層構造、積層構造、いずれの構造を有してもよい。

その後パッシベーション膜１７６、および平坦化膜１７４に対してエッチングを行ってソース電極１５０を露出する開口部を形成する（図１５（Ａ））。引き続き、画素電極１５６と、これと同一の層内に存在する膜を形成する（図１５（Ａ））。例えば図８や図１０で示すトラップ電極２３０がこの段階で形成される。画素電極１５６は開口部を覆うように形成され、これにより、画素電極１５６とソース電極１５０が接続される。

この後、第１の配向膜１７８を形成する（図１５（Ａ）、（Ｂ）、（Ｃ））。第１の配向膜１７８はポリイミドやその前駆体、ポリアミド、ポリエステルなどの高分子を含むことができ、湿式成膜法、あるいはラミネート法を用いて形成することができる。第１の配向膜１７８に対し、物理的なラビング処理を行ってもよい。ラビング処理に代わり光配向処理を行っても良い。具体的には、第１の配向膜１７８、あるいはその前駆体を塗布したのちに、基板１０２に対して斜め方向に光を照射する。これにより、第１の配向膜１７８中で光反応（架橋、分解など）が生じ、第１の配向膜１７８表面に異方性が付与される。この異方性により、液晶分子の初期配向が制御される。以上の工程により、画素層１１２が形成される。

［２．対向基板］
対向基板１０４上に、Ｒｘ配線１０６を形成する（図１６（Ａ））。対向基板１０４は基板１０２と同様の材料を含むことができる。Ｒｘ配線１０６は、対向基板１０４のうち表示領域１２２と重なる領域に、図１に示すようにストライプ状に形成される。周辺領域１３０上にはＲｘ配線１０６は形成しなくてもよい（図１６（Ｂ）、（Ｃ））。Ｒｘ配線１０６はＩＴＯやＩＺＯなどの可視光を透過する導電性酸化物や視認性に影響を及ぼしにくい細線の金属配線を含むことができ、スパッタリング法やゾル―ゲル法などによって形成することができる。

引き続き、対向基板１０４のＲｘ配線１０６が形成される面とは反対の面に、遮光膜１８２を形成する（図１７（Ａ）、（Ｂ）、（Ｃ））。遮光膜１８２は、クロムやモリブデンなど比較的反射率の低い金属、あるいは黒色又はそれに近い色の顔料を含有する樹脂材料を用い、蒸着法やスパッタリング法、ＣＶＤ法、あるいは湿式成膜法を用いて形成することができる。

次に、カラーフィルタ１８４を遮光膜１８２の開口部に形成する（図１７（Ａ））。カラーフィルタ１８４は、遮光膜１８２の一部を覆うように形成してもよい。逆に、カラーフィルタ１８４を形成したのちに遮光膜１８２を形成してもよい。カラーフィルタ１８４は湿式成膜法、あるいは蒸着法などに依って形成することができる。カラーフィルタ１８４の光学特性は隣接する画素１２０ごとに変えることができ、これにより、例えば画素ごとに異なる色の光を取り出すことができる。遮光膜１８２とカラーフィルタ１８４は下地膜を介して対向基板１０４上に設けても良い。

その後、遮光膜１８２とカラーフィルタ１８４を覆うようにオーバーコート１８６を形成する（図１７（Ａ）、（Ｂ）、（Ｃ））。オーバーコート１８６は遮光膜１８２とカラーフィルタ１８４を保護するとともに、これらから不純物が液晶層１１４へ拡散することを防止する膜である。オーバーコート１８６はエポキシ樹脂、アクリル樹脂、ポリイミド、ポリエステルなどの高分子材料を含むことができ、湿式成膜法やラミネート法を適用して形成することができる。

次に、カラーフィルタ１８４と遮光膜１８２を覆うように、第２の配向膜１８０が形成される（図１７（Ａ）、（Ｂ）、（Ｃ））。第２の配向膜１８０は、第１の配向膜１７８と同様の材料を含むことができ、同様の方法で形成することができる。第２の配向膜１８０に対して物理的にラビング処理を行ってもよい。またラビング処理に代わり光配向処理であっても良い。以上の工程により、対向基板１０４が形成される。

［３．セル組工程］
その後、画素層１１２やカラーフィルタ１８４などを挟むように、基板１０２と対向基板１０４をシール１１６を用いて張り合わせる。シール１１６は表示領域１２２や低電位電源線２０６、トラップ電極２２２、２３０を取り囲むように配置される。引き続き、基板１０２と対向基板１０４の間に液晶分子を注入し、液晶層１１４を形成する（図１８（Ａ）、（Ｂ）、（Ｃ））。あるいは、基板１０２と対向基板１０４のいずれかの上に液晶分子を滴下し、その上に他方を設置し、基板１０２と対向基板１０４の間の空間に液晶分子が広がるように基板１０２と対向基板１０４を貼り合わせてもよい。液晶層１１４には、基板１０２と対向基板１０４間の距離を維持するためのスペーサーを添加してもよい。スペーサーの添加の替わりに、基板１０２、あるいは対向基板１０４上に、絶縁体を含むスペーサーを設けてもよい。

その後、一対の偏光板１８８、１９０を基板１０２、対向基板１０４を挟むように設ける（図４参照）。さらに図示しないバックライトを設置することで、表示装置１００が作製される。

実施形態１で述べたように、本発明の実施形態の一つである表示装置１００では、周辺領域１３０（あるいは、表示領域１２２と端子１２８の間の領域）に複数のトラップ電極２２２が設けられている。さらに、表示装置１００の端子１２８が設けられない辺と表示領域１２２の間にも一つ、あるいは複数の、表示領域１２２の三つの辺に沿うトラップ電極２３０を設けることも可能である。このため、効率よくイオンを捕捉することができ、表示斑などの表示不良の発生を効果的に抑制することができる。この効果は特に低周波駆動する際に有効であり、高画質を与え、かつ、低消費電力の表示装置を提供することが可能となる。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の構成に対し、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略、もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本明細書においては、開示例として主に液晶素子を有する表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１００：表示装置、１０２：基板、１０４：対向基板、１０６：Ｒｘ配線、１０８：コネクタ、１１０：コネクタ、１１２：画素層、１１４：液晶層、１１６：シール、１２０：画素、１２２：表示領域、１２４：駆動回路、１２６：配線、１２８：端子、１３０：周辺領域、１３２：第１の辺、１３４：第２の辺、１３６：第３の辺、１３８：第４の辺、１４０：ゲート信号線、１４２：映像信号線、１４４：トランジスタ、１４６：半導体膜、１４８：ゲート電極、１５０：ソース電極、１５２：ドレイン電極、１５４：共通電極、１５６：画素電極、１５８：スリット、１６０：配線、１６２：給電部、１７０：アンダーコート、１７２：ゲート絶縁膜、１７３：層間膜、１７４：平坦化膜、１７６：パッシベーション膜、１７８：第１の配向膜、１８０：第２の配向膜、１８２：遮光膜、１８４：カラーフィルタ、１８６：オーバーコート、１８８：偏光板、１９０：偏光板、２００：領域、２０２：配線、２０４：制御配線、２０６：低電位電源線、２０８：制御配線、２１０：Ｔｘ駆動回路、２１２：アナログスイッチ、２１４：アナログスイッチ配線、２２０：シールド電極、２２２：トラップ電極、２３０：トラップ電極、２３２：領域、２３４：領域

Claims (16)

1. 表示領域と、前記表示領域に接する周辺領域を基板上に有し、
   前記表示領域は、
   トランジスタ、前記トランジスタ上の絶縁膜、前記絶縁膜上に位置し、前記トランジスタに電気的に接続する画素電極、および前記絶縁膜上の共通電極をそれぞれ有する複数の画素と、
   前記トランジスタに電気的に接続する映像信号線、およびゲート信号線と、
   前記複数の画素上の液晶層を有し、
   前記周辺領域は、
   前記映像信号線に電気的に接続する端子と、
   前記表示領域と前記端子の間を前記ゲート信号線と平行に延伸する配線と、
   前記配線上の複数の第１の電極を有し、
   前記絶縁膜は前記配線を覆い、
   前記配線は、前記絶縁膜に形成された開口部を介して前記複数の第１の電極に電気的に接続する表示装置。
2. 基板と、
   前記基板上の表示領域と、
   前記基板上に位置し、前記表示領域を囲む配線と、
   前記配線上に位置し、前記配線と重なる複数の第１の電極と複数の第２の電極を有し、
   前記表示領域は第１の辺、第２の辺、第３の辺、第４の辺を有する長方形であり、
   前記複数の第１の電極は前記第１の辺に最も近く、
   前記第３の辺は前記第１の辺に対向し、
   前記第２の辺は前記第４の辺に対向し、
   前記表示領域は、
   トランジスタ、前記トランジスタ上の絶縁膜、前記絶縁膜上に位置し、前記トランジスタに電気的に接続する画素電極、および前記絶縁膜上の共通電極をそれぞれ有する複数の画素と、
   前記トランジスタに電気的に接続する映像信号線、およびゲート信号線と、
   前記複数の画素上の液晶層を有し、
   前記複数の第１の電極は前記第１の辺に沿って配列し、
   前記複数の第２の電極は、それぞれ前記第２の辺、前記第３の辺、前記第４の辺に沿って配列し、前記画素電極と同一の層内に存在し、
   前記複数の第１の電極と前記複数の第２の電極は、前記絶縁膜内の開口部を介して前記配線と電気的に接続する表示装置。
3. 基板と、
   前記基板上の表示領域と、
   前記基板上に位置し、前記表示領域を囲む配線と、
   前記配線上に位置し、前記配線と重なる複数の第１の電極と第２の電極を有し、
   前記表示領域は第１の辺、第２の辺、第３の辺、第４の辺を有する長方形であり、
   前記複数の第１の電極は前記第１の辺に最も近く、
   前記第３の辺は前記第１の辺に対向し、
   前記第２の辺は前記第４の辺に対向し、
   前記表示領域は、
   トランジスタ、前記トランジスタ上の絶縁膜、前記絶縁膜上に位置し、前記トランジスタに電気的に接続する画素電極、および前記絶縁膜上の共通電極をそれぞれ有する複数の画素と、
   前記トランジスタに電気的に接続する映像信号線、およびゲート信号線と、
   前記複数の画素上の液晶層を有し、
   前記複数の第１の電極は前記第１の辺に沿って配列し、
   前記第２の電極は前記第２の辺、前記第３の辺、前記第４の辺に沿って連続的に延伸し、前記画素電極と同一の層内に存在し、
   前記複数の第１の電極と前記第２の電極は、前記絶縁膜内の開口部を介して前記配線と電気的に接続する表示装置。
4. 前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を有し、
   前記配線、前記ソース電極、および前記ドレイン電極は同一の層内に存在し、
   前記複数の第１の電極と前記共通電極は同一の層内に離間して存在する、請求項１から３のいずれか一項に記載の表示装置。
5. 前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を有し、
   前記配線、前記ソース電極、および前記ドレイン電極は同一の層内に存在し、
   前記複数の第１の電極と前記画素電極は同一の層内に離間して存在する、請求項１から３のいずれか一項に記載の表示装置。
6. 前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を有し、
   前記配線、前記ソース電極、および前記ドレイン電極は同一の層内に存在し、
   前記複数の第１の電極は、
   前記共通電極と同一の層内に存在する第１の層と、
   前記第１の層上に位置し、前記画素電極と同一の層内に存在する第２の層を有する、請求項１から３のいずれか一項に記載の表示装置。
7. 前記端子側の前記周辺領域にアナログスイッチをさらに有し、
   前記複数の第１の電極は前記表示領域と前記アナログスイッチの間に位置する、請求項１に記載の表示装置。
8. 前記基板上にアナログスイッチをさらに有し、
   前記複数の第１の電極は前記表示領域と前記アナログスイッチの間に位置する、請求項２または３に記載の表示装置。
9. 前記画素電極と前記液晶層の間に配向膜をさらに有し、
   前記配向膜は前記複数の第１の電極上に延伸し、前記前記複数の第１の電極に重なる、請求項１から３のいずれか一項に記載の表示装置。
10. 前記複数の第１の電極のそれぞれの幅は前記配線の幅よりも大きい、請求項１から３のいずれか一項に記載の表示装置。
11. 前記端子側の前記周辺領域に、前記映像信号線と前記端子を電気的に接続する第２の配線をさらに有し、
    前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を有し、
    前記第２の配線は前記ゲート電極と同じ層内に存在する、請求項１に記載の表示装置。
12. 前記基板上に端子をさらに有し、
    前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を有し、
    前記映像信号線は第２の配線を介して前記端子と電気的に接続し、
    前記第２の配線は前記ゲート電極と同じ層内に存在する、請求項２または３に記載の表示装置。
13. 前記液晶層の上に位置し、シールによって前記基板と固定される対向基板をさらに有し、
    前記シールは前記複数の第１の電極を取り囲む、請求項１から３のいずれか一項に記載の表示装置。
14. 前記開口部は前記配線の屈曲部に位置する、請求項３に記載の表示装置。
15. 前記基板上に位置し、前記配線と電気的に接続する給電部をさらに有する、請求項１から３のいずれか一項に記載の表示装置。
16. 前記基板上の対向基板と、
    前記対向基板上に位置し、縞状に配置した複数の電極をさらに有し、
    前記共通電極は、前記複数の画素電極に重なる縞状の電極を複数有し、
    前記縞状に配置した複数の電極は前記共通電極と交差して容量を形成する、請求項１から３のいずれか一項に記載の表示装置。