JP2018026689A - インパルス受信機、インパルス送信機及びインパルス無線通信システム - Google Patents

インパルス受信機、インパルス送信機及びインパルス無線通信システム Download PDF

Info

Publication number
JP2018026689A
JP2018026689A JP2016156949A JP2016156949A JP2018026689A JP 2018026689 A JP2018026689 A JP 2018026689A JP 2016156949 A JP2016156949 A JP 2016156949A JP 2016156949 A JP2016156949 A JP 2016156949A JP 2018026689 A JP2018026689 A JP 2018026689A
Authority
JP
Japan
Prior art keywords
signal
impulse
circuit
clock
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016156949A
Other languages
English (en)
Inventor
安宏 中舍
Yasuhiro Nakaya
安宏 中舍
宏志 松村
Hiroshi Matsumura
宏志 松村
育生 曽我
Ikuo Soga
育生 曽我
川野 陽一
Yoichi Kawano
陽一 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016156949A priority Critical patent/JP2018026689A/ja
Publication of JP2018026689A publication Critical patent/JP2018026689A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】回路構成の簡略化、並びに、より一層の周波数利用効率の向上を行うことができるインパルス受信機を提供する。【解決手段】インパルス受信機は、受信パルスを示す受信インパルス信号からクロックを再生するクロック再生回路10と、クロックの遅延量を粗調整する第1位相調整回路30と、第1位相調整回路30によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する第2位相調整回路40と、ローカルパルスを再生クロックの変化エッジに応じて発生、ローカルパルスの所定の帯域を通過させてローカルインパルス信号を生成する受信バンドパスフィルタと、ローカルインパルス信号に応じて受信インパルス信号を検波して中間周波数信号を出力する検波回路20と、中間周波数信号に対応するデータを再生して、再生したデータを再生クロックの変化エッジでラッチして出力するデータ再生回路50とを有する。【選択図】図13

Description

本発明は、インパルス受信機、インパルス送信機及びインパルス無線通信システムに関する。
近年、インターネット利用者の爆発的増加、画像の高精細、並びに映像及び音声データ等のコンテンツの大容量化及び多様化に伴って、無線通信においても伝送容量の増大が望まれている。
大容量無線通信方式としては、例えば、商用無線局が少なく、広い周波数帯域を確保しやすいミリ波帯の利用が適している。また、近年、RFパルスを伝送媒体とするインパルス方式による無線通信方式が、広帯域無線通信システムへの適用として注目されている。
インパルス方式による無線インパルス送信機(インパルス送信機)は、低周波パルス信号から逓倍により高周波パルス信号を得るため、バンドパスフィルタの比帯域が従来方式と比較して大きくなる上、局部発振器やミキサが不要になる。
そのため、搬送波方式による狭帯域送信機と比較して、無線部の構成を簡素化及び低コスト化することが可能で、例えば、毎秒10ギガビット(10Gbps)を超える大容量無線通信の実現手段として、インパルス方式による無線通信システムが期待されている。
インパルス方式の無線通信システム(インパルス無線通信システム)では、データの「1」、「0」に対してミリ波パルスを送信するON/OFF変調及び包絡線検波を行ってデータを伝送する。ここで、毎秒伝送可能なデータ量(伝送速度)は、バンドパスフィルタの通過周波数帯域幅で決まる。
さらに、例えば、無線通信用途として数ギガヘルツ(GHz)〜数十GHzと広い周波数帯域幅がいくつか割り当てられているミリ波帯(30GHz〜300GHz)を用いて、数十ギガビット/秒(Gbps)の大容量通信を簡易なシステムで実現するのに適している。
ところで、従来、インパルス方式を利用した無線通信システム及び通信装置としては、様々な提案がなされている。
国際公開第2015/049740号 国際公開第2007/088773号 特開2007−142790号公報 特開2007−110598号公報 特開2004−159196号公報 特表2007−518301号公報
上述したように、例えば、ミリ波帯を用いて大容量通信を行うインパルス無線通信システムが研究開発されている。また、近年のインパルス送信機の送信部では、輝線スペクトルによる伝送電力の制限を避けるため、例えば、直前の「1」の極性とは反対の極性をもつパルスを生成する、いわゆるバイポーラRZ(リターンゼロ)式短パルス発生器を用いるものが出現している。
しかしながら、バイポーラRZ式のものも含めて、インパルス無線通信システムの課題としては、使用する周波数帯域幅当たりの伝送ビット数が小さい、つまり、周波数利用効率が低いことが挙げられる。
すなわち、インパルス無線通信システムでは、ON/OFF変調を行うため、例えば、10GHzの周波数帯域幅を使用する場合、せいぜい10Gbps程度のデータ伝送しか行えない。
また、無線通信システムが近接して相互の干渉が問題になる場合や、同じ周波数帯を利用して伝送速度を上げることが求められる場合等において、周波数利用効率の高い通信システムが求められている。
ところで、インパルス無線通信システムで周波数利用効率を向上させようとすると、例えば、インパルス送信機の回路構成が複雑化すると共に増大するおそれがある。すなわち、インパルス無線通信システムにおいて、回路構成を複雑化することなく、周波数利用効率の向上を図るのは困難になっている。
一実施形態では、回路構成を複雑化することなく、周波数利用効率の向上を図ることができるインパルス送信機を提供することができる。
一実施形態によれば、インパルス受信機は、クロック再生回路と、第1位相調整回路と、第2位相調整回路と、検波回路と、データ再生回路とを有する。クロック再生回路は、交互に極性を反転させると共に遅延量を変化させて多重化した受信パルスを示す受信インパルス信号からクロックを再生する。第1位相調整回路はクロックの遅延量を粗調整し、第2位相調整回路は第1位相調整回路によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する。検波回路は、交互に極性を反転させるローカルパルスを再生クロックの変化エッジに応じて発生するパルス発生器と、発生されたローカルパルスの所定の帯域を通過させて、ローカルインパルス信号を生成する受信バンドパスフィルタとを有する。検波回路は、ローカルインパルス信号に応じて受信インパルス信号を検波して中間周波数信号を出力するミキサを更に有する。データ再生回路は、中間周波数信号に対応するデータを再生して、再生したデータを再生クロックの変化エッジでラッチして出力する。
開示のインパルス送信機、インパルス受信機及びインパルス無線通信システムによれば、回路構成の簡略化、及びより一層の周波数利用効率の向上を行うことができるという効果を奏する。
図1は、インパルス無線通信システムの一例を説明するための図である。 図2は、インパルス無線通信システムにおけるインパルス送信機を説明するための図である。 図3は、バイポーラRZ型のインパルス送信機を説明するための図(その1)である。 図4は、バイポーラRZ型のインパルス送信機を説明するための図(その2)である。 図5は、バイポーラRZ型のインパルス送信機を説明するための図(その3)である。 図6は、関連技術としてのインパルス送信機における短パルス発生器の一例を示す図である。 図7は、図6に示すインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。 図8は、インパルス送信機の実施形態における短パルス発生器の一例を示す図である。 図9は、図8に示す短パルス発生器におけるセレクタの一例を示す回路図である。 図10は、図9に示すセレクタの動作を説明するための図である。 図11は、図8に示す短パルス発生器の動作を説明するためのタイミング図である。 図12は、実施形態のインパルス送信機の動作を説明するためのタイミング図である。 図13は、実施形態のインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。 図14(a)は図13に示す第1位相調整回路の内部回路図であり、図14(b)は(a)に示す遅延量選択回路による遅延量の調整の一例を示す図である。 図15(a)は受信インパルス信号の位相とローカルインパルス信号の位相が一致したときの中間周波数信号の振幅を示す図であり、図15(b)は受信インパルス信号の位相とローカルインパルス信号の位相が一致しないときの第1中間周波数信号の振幅を示す図であり、図15(c)は受信インパルス信号の位相とローカルインパルス信号の位相のずれと、第1中間周波数信号の振幅との関係を示す図である。 図16は、受信インパルス信号とローカルインパルス信号との間の位相差と、第1中間周波数信号及び第2中間周波数信号の振幅との関係を示す図である。 図17は、図13に示す第2位相調整回路の動作を示すタイミングチャートであり、(a)は図13に示す受信回路の起動時の動作を示し、(b)は非同期状態の動作を示し、(c)は同期状態の動作を示す。 図18(a)は図13に示す第1データ再生比較回路の内部回路図であり、図18(b)は(a)に示す第1データ再生比較回路の動作を説明するための図であり、図18(c)は図13に示すデータ再生論理回路の内部回路図である。 図19は、図13に示すデータ再生回路の動作を示すタイミングチャートである。 図20は、図13に示す受信回路の動作を示すタイミングチャートであり、(a)は起動時の動作を示し、(b)は定常動作時の動作を示す。 図21(a)は図13に示す第1位相調整回路による粗調整を概略的に示す図であり、図21(b)は図13に示す第2位相調整回路による微調整を概略的に示す図である。
まず、本実施形態を詳述する前に、図1〜図7を参照して、インパルス無線通信システムの一例、関連技術としてのインパルス送信機及びインパルス受信機、並びに、その問題点を説明する。
図1はインパルス無線通信システムの一例を説明するための図であり、図1(a)はインパルス無線通信システムの一例を示すブロック図であり、図1(b)はバンドパスフィルタの通過周波数帯域を説明するための図である。
インパルス無線通信システム(インパルス方式の無線通信システム)は、インパルス送信機Tx、及びインパルス受信機Rxを有する。インパルス送信機Txは、ベースバンド信号生成器101、短パルス発生器102、バンドパスフィルタ103、送信増幅器104、及び送信アンテナ105を有する。インパルス受信機Rxは、受信アンテナ121、受信増幅器122、検波器123、リミットアンプ124、及びベースバンド信号再生器125を有する。
ベースバンド信号生成器101は、通信クロックのタイムスロット単位のデータ信号を生成し、短パルス発生器102に出力する。ここで、データ信号は、例えば、「1」の値では高レベル『H』になり、「0」の値では低レベル『L』になる。
通信クロックは、例えば、5GHzとされ、この場合、データ信号の通信速度は、例えば、5ギガビット/秒(Gbps)になる。短パルス発生器102は、例えば、データ信号がタイムスロットでハイレベルになると、短パルスを生成する。バンドパスフィルタ103は、短パルスに対して、所定の通過周波数帯域のみを通過させるフィルタリングを行って、例えば、ミリ波パルスを出力する。
図1(b)において、符号131は、短パルスの周波数特性(短パルス特性)を示し、符号132は、バンドパスフィルタ103の通過周波数帯域を示す。バンドパスフィルタ103から出力されるミリ波パルスは、短パルス特性131のうちの、周波数f1及びf2の間の通過周波数帯域132の部分のみの周波数成分を有する。
ところで、例えば、UWB(Ultra Wide Band:超広帯域無線)等では、使用可能な周波数帯域が制限されており、その周波数帯域の制限を満たすように、バンドパスフィルタ103が用いられる。なお、通過周波数帯域132は、例えば、通過下限周波数f1が80GHzであり、通過上限周波数f2が90GHzであり、通過周波数帯域幅がf2−f1=90−80=10GHzである。
図2はインパルス無線通信システムにおけるインパルス送信機を説明するための図であり、図2(a)は短パルス発生器(ユニポーラRZ(リターンゼロ)式短パルス発生器)102及びバンドパスフィルタ103において発生される信号を示す。また、図2(b)はバンドパスフィルタ103のフィルタ特性(通過周波数帯域)を示し、図2(c)はユニポーラRZ式短パルス発生器102を使用した場合の輝線スペクトルを示す。図2(c)において、横軸は、周波数(GHz)を示し、縦軸は、電力スペクトル密度(dBm/Hz)を示す。また、図2(c)は、中心周波数fcが83.5GHzで、通過帯域幅Bwが5GHz(81−86GHz)である場合を示す。
短パルス発生器(ユニポーラRZ式短パルス発生器)102は、例えば、正極性の幅の狭いパルスを生成する。この幅の狭いパルスは、高周波成分を含む広範囲の周波数成分を含んでおり、バンドパスフィルタ103を通過することにより、例えば、ミリ波パルスが生成される。すなわち、図2(b)に示すように、バンドパスフィルタ103を通過したミリ波パルスは、概ね、周波数fcで振動する幅Bw-1の振動信号(パルス信号)になる。
再び、図1(a)を参照すると、バンドパスフィルタ103の出力は、送信増幅器104に入力されて、例えば、ミリ波パルスが増幅され、送信アンテナ105を介して、送信信号が無線送信される。なお、送信信号は、ミリ波パルスの有無(ON/OFF)により、「1」又は「0」のデータが表される。このとき、図2(c)に示すように、送信信号(電力スペクトル密度)には、例えば、輝線スペクトルSbが含まれることになる。
受信増幅器122は、受信アンテナ121を介して無線受信した受信信号を増幅し、検波器123に出力する。検波器123は、受信増幅器122により増幅された受信インパルス信号(ミリ波パルス)を検波して、リミットアンプ124に出力する。
リミットアンプ124は、検波器123により検波された信号を増幅して、ベースバンド信号再生器125に出力する。そして、ベースバンド信号再生器125は、リミットアンプ124により増幅された信号を受け取り、例えば、5Gbpsの受信データの再生を行う。
なお、インパルス無線通信システムは、ミリ波帯域だけでなく、マイクロ波帯、準ミリ波帯、UWB等の超広帯域無線通信に利用可能である。
このインパルス無線通信システムは、発振器及びミキサ等が省略可能であり構成が狭帯域通信方式の無線通信システムと比較して簡素で低コストなため、ミリ波帯等では、10Gbpsを超える広帯域無線通信の実現が期待されている。
ここで、インパルス無線通信システムに割り当てられた周波数帯域幅をBmaxとすると、バンドパスフィルタ103の通過周波数帯域幅BbpfがBmaxと等しいとき、最大通信速度Bmaxを得ることができる。
例えば、周波数帯域幅Bmaxが10GHzの場合、図1(b)に示すように、バンドパスフィルタ103の通過周波数帯域幅Bbpfは、f2−f1=90−80=10GHzになり、データ信号の通信速度は、10Gbpsになる。
ところで、多くの無線通信システムは、例えば、周波数1MHz当たりの信号強度0dBm(=1mW/MHz)というように、法令や規格等により、単位周波数当りの信号強度(電力スペクトル密度)が規定されている。
そのため、図2(c)に示すように、送信信号(電力スペクトル密度)に輝線スペクトルSbが含まれると、輝線スペクトルSbの信号強度が電力スペクトル密度の制限を超えて、全周波数帯域での平均電力を上げられないという事態が生じる。
具体的には、例えば、割り当てられた周波数帯域Bmaxが10GHz(=10000MHz)のとき、送信スペクトル強度が周波数帯域内で一定であれば、1(mW/MHz)×10000(MHz)=10Wの出力が可能になる。
しかしながら、送信信号に1mW/MHzの輝線スペクトルSbが含まれると、この輝線スペクトルSbも、電波法に基づく信号強度の制限を受けるため、小さな電力しか許容されないことになる。
一般的に、信号を誤りなく長距離伝送するためには、全周波数帯域のスペクトル電力を最大限大きくして、雑音等に対する信号強度マージン(S/N比)を確保することが好ましい。しかしながら、送信電力が輝線スペクトルSbで制限されると、S/N比を十分確保することが困難になる。
このように、輝線スペクトルSbにより送信電力が制限されると、長距離で高品質の無線通信が不利になるため、輝線スペクトルSbの生じないインパルス無線通信システムの実現が求められていた。そこで、送信信号に輝線スペクトルSbを含まず、長距離で高品質の無線通信に適したバイポーラ・リターンゼロ(RZ)型インパルス無線通信システムが提案されている。
図3〜5は、バイポーラRZ型のインパルス送信機を説明するための図である。ここで、図3(a)は、バイポーラRZ型のインパルス送信機(B−RZインパルス送信機)で使用する短パルス発生器102の一例を示すブロック図であり、短パルス発生器102を、バンドパスフィルタ506及び送信増幅器507と共に示す。バンドパスフィルタ506は、バンドパスフィルタ103に対応し、送信増幅器507は、送信増幅器104に対応する。図3(b)は、図3(a)に示すトリガーフリップフロップ(T−FF)504の一例の回路図を示す。図4(a)は、短パルス発生器102で発生される正極性のパルス、及びバンドパスフィルタ506(バンドパスフィルタ103)を介して生成される正極性のミリ波パルス(インパルス信号)の例を示す。図4(b)は、短パルス発生器102で発生される負極性のパルス、及びバンドパスフィルタ506を介して生成される負極性のミリ波パルスの例を示す。図5(a)は図3(a)に示す短パルス発生器102及びバンドパスフィルタ506の動作を説明するためのタイムチャートであり、図5(b)はバイポーラRZ式短パルス発生器102を使用した場合の輝線スペクトル(ノッチ)を示す図である。図5(b)において、横軸は、周波数(GHz)を示し、縦軸は、電力スペクトル密度(dBm/Hz)を示す。図5(b)は、fcが83.5GHzで、Bw=5GHz(81−86GHz)の場合を示す。
図3(a)に示すように、バイポーラRZ式短パルス発生器102は、入力バッファ501及び502と、NRZ−RZ変換部503と、トリガーフリップフロップ(T−FF)504と、エッジ整形(シェーピング)回路505とを有する。
エッジシェーピング回路505は、例えば、直列接続された偶数段のインバータを含み、エッジシェーピング回路505によりエッジ成形された出力信号は、バンドパスフィルタ506に入力される。
データ信号Aはノンリターンゼロ信号であり、入力バッファ501はノンリターンゼロ信号Aをバッファリングし、クロックバッファ502はクロック信号Clockをバッファリングする。
NRZ(Non-Return to Zero:ノンリターンゼロ)−RZ(Return to Zero:リターンゼロ)変換部503は、ノンリターンゼロ信号Aをリターンゼロ信号Bに変換する。具体的に、NRZ−RZ変換部503は、例えば、論理積(AND)回路であり、ノンリターンゼロ信号A及びクロック信号CLKの論理積をとり、その論理積信号をリターンゼロ信号Bとして出力する。
T−FF504は、例えば、図3(b)に示すような、リターンゼロ信号Bをトランスファーゲート信号とするマスタースレーブ型のフリップフロップ回路で実現される。すなわち、T−FF504は、入出力を交差接続したインバータ602及び603によるマスターラッチ、及びインバータ605及び606によるスレーブラッチと、スレーブラッチの出力のフィードバック経路に配置されたインバータ607とを含む。
T−FF504は、トランジスタで形成されるトランスファーゲート601及び604を更に含む。トランスファーゲート601は、スレーブラッチの出力を、インバータ607を介してマスターラッチにフィードバックする経路に配置され、ゲート604は、マスターラッチの出力とスレーブラッチの入力の間に配置されている。
トランスファーゲート601は、リターンゼロ信号Bにより導通状態が制御され、トランスファーゲート604は、リターンゼロ信号Bの反転信号/Bにより導通状態が制御される。これにより、T−FF504は、リターンゼロ信号Bが1周期変化する毎に出力信号Cを反転させるリターンゼロ信号Bの分周回路として機能する。
例えば、リターンゼロ信号Bが『H』→『L』→『H』のように1周期変化する毎に、出力信号Cの論理レベルが反転する。すなわち、図5(a)に示すように、出力信号Cは、リターンゼロ信号Bの立ち上がりエッジに同期して論理反転する。
エッジシェーピング回路505は、T−FF504の出力信号Cの立ち上がりエッジ及び立ち下がりエッジを急峻にした信号を生成して、バンドパスフィルタ506に出力する。ここで、出力信号Cを急峻にした信号は、立ち上がり時間及び立ち下がり時間の短い信号になり、より高い周波数までのスペクトルを含む信号になる。
エッジシェーピング回路505は、例えば、直列に接続した偶数段のインバータにより実現することができる。また、エッジシェーピング回路505は、ピーキングを与えるインダクタを更に配置して、より急峻なエッジが得られるようにしてもよい。
バンドパスフィルタ506は、ハイパスフィルタ又はバンドパスフィルタである。バンドパスフィルタ506は、エッジシェーピング回路505の出力信号の低周波数成分を除去することにより、データ信号Aの値(データ「1」の値)に応じたパルスの有無であって、正極性パルス及び負極性パルスを交互に生成した信号Dを出力する。ここで、バンドパスフィルタ506としては、例えば、直列接続されたキャパシタ素子を適用することができる。
送信増幅器507は、広帯域増幅器又は分布型増幅器であり、バンドパスフィルタ506の出力信号Dを増幅し、その増幅した信号を図1(a)に示す送信アンテナ105に出力する。なお、信号Cのエッジが十分に急峻である場合には、エッジシェーピング回路505を削除してもよい。また、信号Dの大きさが十分であれば、送信増幅器507を削除することもできる。
短パルス発生器102からバンドパスフィルタ506に出力されるバイポーラ短パルスは、データ信号の値に応じたパルスの有無であり且つ正極性パルス及び負極性パルスを交互に含む。
バイポーラ短パルスは、例えば、データ信号の値が「1」のときに正極性パルス又は負極性パルスが発生され、データ信号の値が「0」のときに正極性パルス及び負極性パルスが発生されずに基準電圧になる。正極性パルスは、基準電圧に対して正電圧のパルスであり、負極性パルスは、基準電圧に対して負電圧のパルスである。すなわち、バイポーラ短パルスは、直前のパルスに対して逆極性のパルスになる。
バイポーラRZ式短パルスを使用した場合の輝線スペクトルSbは、図2(c)に示すユニポーラRZ式短パルスを使用した場合の輝線スペクトルSbと異なり、図5(b)のように、ノッチSnになる。バイポーラRZ式短パルスを使用することにより、輝線スペクトルSbの信号強度が電力スペクトル密度(送信信号)の制限にかかることがなく、全周波数帯域での平均電力を上げることが可能になる。
バイポーラ短パルスを利用することで、通信速度(10Gbps)の整数倍に等しい周波数でノッチ(凹部)が生じ、電力スペクトル密度が小さくなる。そのため、バイポーラ短パルスを利用する通信は、ユニポーラ短パルスを利用する場合に比べて、単位周波数当たりの信号強度の最大値を小さくなるため、送信電力の確保が容易になり、長距離・高品質通信を行うのに有利になる。
ところで、ユニポーラRZ方式及びバイポーラRZ式を含め、インパルス無線通信システムは、使用する周波数帯域幅あたりの伝送ビット数が小さい、つまり周波数利用効率が低いという問題がある。
すなわち、インパルス無線通信では、ON/OFF変調を行うため、10GHzの周波数帯域幅を使用する場合、せいぜい10Gbpsのデータ伝送しか行えない。また、例えば、無線通信システムが近接し、相互の干渉が問題になると共に、同じ周波数帯を利用して伝送速度を上げる要望が出た場合に、周波数利用効率の高い通信システムが求められる。
例えば、無線通信装置の周波数利用効率を向上するためには、1シンボルに複数ビットの情報を包含させる技術、いわゆる多値化が有効であると考えられている。そこで、パルス伝送の場合は、パルスの出現位置を変えることにより情報を伝送するパルス位置変調(Pulse Position Modulation、PPM)が研究開発されている。
すなわち、インパルス無線通信システムにおいてパルス位置変調を行う場合、例えば、1周期内に1個のパルス(インパルス)を配置し、送信データに応じてパルスの遅延量を変化させて、パルスを配置する位置(位相)を変えることが考えられる。
図6は、関連技術としてのインパルス送信機における短パルス発生器の一例を示す図であり、1周期内にパルスを配置する位相を変化(−π、−π/2、基準(0)、+π/2、+π)させて、2ビットのデータを伝送する例(多重度が『2』の例)を示す。なお、π/2の位相(配置)に対して、例えば、インパルス信号の1周期(例えば、12ps)における1/4周期(例えば、3ps)を対応させることが好ましい。
ここで、図6(a)は、バイポーラRZインパルス送信機で使用する短パルス発生器102の一例を示すブロック図であり、短パルス発生器102を、バンドパスフィルタ506及び送信増幅器507と共に示す。また、図6(b)は、図6(a)に示すT−FF(位置変調機能付きトリガーフリップフロップ)504の一例の回路図を示す。
関連技術の短パルス発生器102は、セレクタ701と、クロックバッファ502と、T−FF702と、エッジ整形(シェーピング)回路505とを有する。
クロックバッファ502、エッジ整形回路505、バンドパスフィルタ506及び送信増幅器507は、図3(a)を参照して説明したのと同様のものであり、その説明は省略する。
セレクタ701は、シリアルの送信データDataの2ビット毎のデータパターン及び通信クロックClockの2分周信号Mに基づいて、5つの選択信号p、q、r、s、tを生成する。
すなわち、多重度が『2』のとき、位相が−π、−π/2、基準(0)、+π/2、+πとなる信号を生成するために5つの位相制御経路(信号経路)SLp〜SLtを配置して、そのうちの1つを5つの選択信号p、q、r、s、tにより選択可能とする。
なお、関連技術のインパルス送信機(短パルス発生器102のT−FF702の可変遅延部720)における位相制御経路(選択信号)の数は、多重度をNとしたとき、2Nよりも多く(2N+1以上に)なる。
選択信号p、q、r、s、tは、その1つが選択的にオン(高レベル『H』)にされ、残りがオフ(低レベル『L』)にされる信号である。なお、分周信号Mは、例えば、図6(b)に示すT−FF702のインバータ712の出力として生成された信号を使用することができる。
T−FF702は、例えば、図6(b)に示すような回路構成を有し、通信クロックclockを2分周した分周信号を出力する。分周信号の変化エッジは、選択信号p、q、r、s、tに応じて位相がπ/2(例えば、3ps)ずつ変化する。
T−FF702は、入出力が交差接続されたインバータ712及び713によるマスターラッチと、インバータ715及び716を含むスレーブラッチと、スレーブラッチの出力のフィードバック経路に配置されたインバータ717とを有する。
T−FF702は、トランスファーゲート711及び714を更に有する。トランスファーゲート711は、スレーブラッチの出力をインバータ717を介してマスターラッチにフィードバックする経路に配置されている。トランスファーゲート714は、マスターラッチの出力とスレーブラッチの入力の間に配置されている。
トランスファーゲート711は、クロック信号Clockにより導通状態が制御され、トランスファーゲート714は、クロック信号Clockの反転信号/Clockにより導通状態が制御される。
T−FF702は、スレーブラッチにおいて、インバータ715の出力とインバータ716の入力(位置変調機能付きT−FF702の出力ノード)との間に接続された可変遅延部720を更に有する。
可変遅延部720は、インバータ715の出力とインバータ716の入力の間に、並列に接続された第1位相制御経路SLp〜第5位相制御経路SLtを有する。第1位相制御経路SLpは、選択信号pがゲートに入力されるトランスファーゲート721のみを有する。第2位相制御経路SLqは、直列に接続されたトランスファーゲート722、724及びバッファ723を有し、トランスファーゲート722及び724のゲートには選択信号qが入力される。第3位相制御経路SLrは、直列に接続されたトランスファーゲート725、727、及び2個のバッファを接続したバッファ列726を有し、トランスファーゲート725、727のゲートには選択信号qが入力される。第4位相制御経路SLsは、直列に接続されトランスファーゲート728、730、及び、3個のバッファを接続したバッファ列729を有し、トランスファーゲート728、730のゲートには選択信号sが入力される。第5位相制御経路SLtは、直列に接続されトランスファーゲート731、733、及び、4個のバッファを接続したバッファ列732を有し、トランスファーゲート731、733のゲートには選択信号tが入力される。ここで、バッファ723、バッファ列726、729、732は、接続されるバッファの数が異なり、このバッファ数の増加に従って、経路の遅延量が増加するようになっている。
これにより、例えば、第3位相制御経路SLrの出力を基準(0)にしたとき、第1位相制御経路SLpの出力における位相を−πに設定し、第2位相制御経路SLqの出力における位相を−π/2に設定することができる。また、第3位相制御経路SLrの出力を基準(0)にしたとき、第4位相制御経路SLsの出力における位相を+π/2に設定し、第5位相制御経路SLtの出力における位相を+πに設定することができる。
図6に示す関連技術のインパルス送信機では、位相制御経路SLp〜第5位相制御経路SLtを有するにおけるバッファを制御するために、セレクタ701も5つの選択信号p〜tを生成するので、回路構成が増大すると共に、複雑化するおそれがある。
図7は、図6に示すインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。図6を参照して説明した関連技術のインパルス送信機から出力された、位相を変化させて多重化したバイポーラ・インパルス信号を受信するインパルス受信機は、例えば、図7に示す構成を有する。
検波器123は、ユニポーラ短パルス発生器801と、バンドパスフィルタ802と、第1ミキサ803Aと、第2ミキサ803Bと、π/2移相回路804と、を有する。ユニポーラ短パルス発生器801は、通信クロックClockを多重度(ここでは、『2』)で除した周波数信号(2分周信号)の半周期毎に短パルスを発生する。
すなわち、ユニポーラ短パルス発生器801は、例えば、インパルス送信機のバンドパスフィルタ103の通過帯域の中心周波数(例えば、83.5GHz)のローカル発振信号の短パルスを発生する。
バンドパスフィルタ802は、送信機のバンドパスフィルタ103と同様の通過特性を有し、バイポーラ短パルス発生器805の出力信号を受け取って、振動信号と同じ周波数の発振信号で、その包絡線が短パルスに対応するパルス信号を生成する。
第1ミキサ803Aは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号をミキシングして検波を行う。第2ミキサ803Bは、受信増幅器122の出力信号に、バンドパスフィルタ802が出力するパルス信号の位相をπ/2移相回路804によりπ/2だけ位相シフトし、その位相シフトされた信号をミキシングして検波を行う。これにより中間周波数(Intermediate Frequency、IF)信号が得られる。
リミットアンプ124は、第1ミキサ803Aの出力を増幅する第1アンプ124Aと、第2ミキサ803Bの出力を増幅する第2アンプ124Bと、を有する。ここで、第1ミキサ803Aと第2ミキサ803Bでミキシングするローカル発振信号は、インパルス信号の周期のπ/2(例えば、3ps)だけ位相がずれている。第1アンプ124AからIF信号(Q信号)が出力され、第2アンプ124BからIF信号(I信号)が出力される。
ベースバンド信号再生器125は、アナログ・デジタル変換器(ADC:Analog to Digital Converter)851と、位相検出部852と、データ再生部853と、を有する。ADC851は、IF信号(Q)及びIF信号(I)をデジタルデータに変換する。
位相検出部852は、IF信号(Q)及びIF信号(I)のデジタルデータから、受信したインパルス信号の位相を検出する。データ再生部853は、検出した位相及び受信したクロックの位相からデータを再生する。
このように、図6を参照して説明した関連技術のインパルス送信機は、インパルス受信機として、図7に示すようなユニポーラ短パルス発生器801を適用したものにより、送信データを再生することができるが、回路規模が大きく複雑になる。
すなわち、図6及び図7によるインパルス無線通信システムは、1周期内にパルスを配置する位相を変化させて送信データの多重化を行うことができるが、インパルス送信機の回路規模が増大して複雑化するという問題がある。
以下、実施形態に係るインパルス送信機、インパルス受信機及びインパルス無線通信システムを、添付図面を参照して詳述する。図8は、実施形態に係るインパルス送信機の短パルス発生器の一例を示す図であり、1周期内にパルスを配置する位相を変化(−π/2、基準(0)、+π/2、+π)させて、2ビットのデータを伝送する例(多重度が『2』の例)を示す。なお、π/2の位相(配置)に対して、例えば、インパルス信号の1周期(例えば、12ps)における1/4周期(例えば、3ps)を対応させることが好ましい。
図8(a)はバイポーラRZインパルス送信機で使用する短パルス発生器102の一例を示すブロック図である。図8(a)において、短パルス発生器102は、バンドパスフィルタ506及び送信増幅器507と共に示される。また、図8(b)は、図8(a)に示すT−FF(位置変調機能付きトリガーフリップフロップ)504の一例の回路図を示す。
短パルス発生器102は、セレクタ901と、クロックバッファ502と、T−FF902と、エッジ整形(シェーピング)回路505と、を有する。
ここで、エッジシェーピング回路505は、例えば、直列接続された偶数段のインバータを含み、エッジシェーピング回路505によりエッジ成形された出力信号は、バンドパスフィルタ506に入力される。なお、クロックバッファ502、バンドパスフィルタ506及び送信増幅器507は、例えば、図3を参照して説明したのと同様のものであり、その説明は省略する。
セレクタ901は、シリアル送信データDataの2ビットの毎のデータパターンに応じて、4つの選択信号e、f、g、hを生成する。ここで、4つの選択信号e、f、g、hは、その1つが選択的にオン(高レベル『H』)にされ、残りの3つがオフ(低レベル『L』)にされる。
セレクタ901は、送信データDataから選択信号e、f、g、hを生成する。セレクタ901の一例は、図9を参照して後に詳述される。
T−FF902は、例えば、図8(b)に示すような回路構成を有し、通信クロックclockを2分周した分周信号Cを出力する。分周信号の変化エッジは、選択信号e、f、g、hに応じて位相がπ/2(例えば、3ps)ずつ変化する。
T−FF902は、入出力を交差接続したインバータ912及び913によるマスターラッチ並びにインバータ915及び916によるスレーブラッチ、並びにスレーブラッチの出力のフィードバック経路に配置されたインバータ917を有する。
T−FF902は、トランスファーゲート911及び914を更に有する。トランスファーゲート911はスレーブラッチの出力をインバータ917を介してマスターラッチにフィードバックする経路に挿入されて、トランスファーゲート914はマスターラッチの出力とスレーブラッチの入力の間に挿入されている。
ここで、トランスファーゲート911はクロック信号Clockにより導通状態が制御され、トランスファーゲート914はクロック信号Clockの反転信号/Clockにより導通状態が制御される。
T−FF902は、インバータ915の出力とインバータ916の入力(位置変調機能付きT−FF902の出力ノード)の間に配置された可変遅延部920を更に有する。
可変遅延部920は、インバータ915の出力とインバータ916の入力の間に、並列に接続された第1位相制御経路SLe〜第4位相制御経路SLhを有する。第1位相制御経路SLeは、ゲートには選択信号eが入力されるトランスファーゲート921のみを有する。第2位相制御経路SLfは、直列に接続されたトランスファーゲート922及びバッファ923を有し、トランスファーゲート922のゲートには選択信号fが入力される。第3位相制御経路SLgは、直列に接続されたトランスファーゲート924、及び、2個のバッファを接続したバッファ列925を有し、トランスファーゲート924のゲートには選択信号gが入力される。第4位相制御経路SLgは、直列に接続されトランスファーゲート926、及び、3個のバッファを接続したバッファ列927を有し、トランスファーゲート926のゲートには選択信号hが入力される。ここで、バッファ923、バッファ列925、927は、接続されるバッファの数が異なり、このバッファ数に従って遅延量が増加するようになっている。
これにより、例えば、第2位相制御経路SLfの出力を基準(0)にしたとき、第1位相制御経路SLeの出力位相を−π/2、第3位相制御経路SLgの出力位相を+π/2、そして、第4位相制御経路SLhの出力位相を+πに設定することができる。
ここで、例えば、バンドパスフィルタ506(バンドパスフィルタ103)の通過周波数帯域の中心周波数をfcとし、その周期TをT=1/fcとしたとき、隣接する位相制御経路の位相差『π/2』(遅延時間の差)は、T/4(例えば、3ps程度)に設定される。
例えば、第2位相制御経路SLfの出力を基準としたとき、第1位相制御経路SLeの出力は、−3ps(−T/4:−π/2)に設定され、第3位相制御経路SLgの出力は、+3ps(+T/4:+π/2)に設定される。
可変遅延部920では、セレクタ901の選択信号eに対して第1位相制御経路SLeの出力が選択され、fに対して第2位相制御経路SLfの出力が選択される。また、選択信号gに対して第3位相制御経路SLgの出力が選択され、hに対して第4位相制御経路SLgの出力が選択される。
実施形態の短パルス発生器102は、図6を参照して説明した関連技術の短パルス発生器に比べて、可変遅延部920における位相制御経路を5本から4本に低減することが可能になる。
すなわち、多重度が『2』のとき、位相が−π/2、基準(0)、+π/2、+πとなる信号を生成するために4つの位相制御経路SLe〜SLhを配置して、そのうちの1つを4つの選択信号e、f、g、hにより選択可能とする。
これを一般化すると、実施形態のインパルス送信機(短パルス発生器102のT−FF902の可変遅延部920)における位相制御経路(選択信号)の数は、多重度をNとしたとき、2Nになる。
図9は、図8に示す短パルス発生器におけるセレクタの一例を示す回路図である。セレクタ901は、1:2のシリアル・パラレル変換回路940と、4個のANDゲート951〜954とを有する。ANDゲート951の一方の入力が反転入力であり、ANDゲート952の両方の入力が反転入力であり、ANDゲート953の他方の入力が反転入力である。
シリアル・パラレル変換回路940は、例えば、シリアル信号である送信データDataの2ビット分をパラレルデータに変換する。シリアル・パラレル変換回路940の出力は、それぞれANDゲート951〜954に入力され、送信データDataの2ビット分に対応して、いずれか1つが『H』で、残りが『L』になる4つの選択信号e、f、g、hが生成される。
なお、実施形態の短パルス発生器102におけるセレクタ901に関しても、図6を参照して説明した関連技術の短パルス発生器のセレクタ701に比べて、選択信号が5から4へ削減することができるため、回路構成も簡略化されたものになっている。
図10は図9に示すセレクタの動作を説明するための図であり、図10(a)は送信データDataの2ビット分のデータ(2ビットデータ)応じた選択信号e、f、g、h、並びに、バンドパスフィルタ506により生成されるインパルス信号を示す。また、図10(b)は、2ビットデータの各値に対する位相関係を示す。
ここで、選択信号e(すなわち、eのみが『H』で、f、g、hが『L』)に対してE(0、1)を割り当て、選択信号fに対してF(0、0)を割り当て、選択信号gに対してG(1、0)を割り当て、そして、選択信号hに対してH(1、1)を割り当てている。
例えば、送信データDataの2ビットデータが(0、0)の時は、選択信号fが『H』で基準になる。また、2ビットデータが(0、1)の時は、選択信号eが『H』になり、遅延は、−Tc/4(−π/2)、すなわちπ/2の進みになる。
また、2ビットデータが(1、0)の時は、選択信号gが『H』になり、遅延は、+Tc/4(+π/2)、すなわちπ/2の遅れになり、2ビットデータが(1、1)の時は、選択信号hが『H』になり、遅延は、+Tc/2(+π)、すなわちπの遅れになる。なお、図10(a)において、右上(第1象限)に基準の場合のインパルス信号の波形を示し、他の3つ(第2〜第4象限)では、基準のインパルス信号の波形を破線で示している。
図10(b)に示すように、実施形態のインパルス送信機(短パルス発生器)から出力される送信信号は、4位相偏移変調(QPSK:Quadrature Phase Shift Keying)と類似の関係を示すことになる。従って、知られているQPSKの復調技術を適用したコヒーレント検波による直交復調が可能で、受信感度を高くすることができる。
ただし、実施形態に係るインパルス受信機は、図13を参照して説明されるように、受信用の短パルス発生器としてバイポーラ短パルス発生器を適用したものが採用される。
以上において、図10(a)及び図10(b)に示す割り当ては単なる例であり、これに限定されないのはもちろんである。また、1周期内にパルス(インパルス)を配置する位相(位置)は、π/2毎ずらした4つに限定されず、パルスの位相に従って、シリアル・パラレル変換回路940等の構成も様々に変化するのはいうまでもない。
図11は、図8に示す短パルス発生器の動作を説明するためのタイミング図である。T−FF902の出力信号Cは、クロック信号Clockの1周期毎に変化する。
クロック信号Clockの立ち下りエッジから出力信号Cの変化エッジまでの時間が、送信データDataの2ビットデータの値に応じて異なる。符号Mは、クロックClockを2分周した分周信号を示す。2ビットデータが(0、0)の時、選択信号fが『H』で、第2位相制御経路SLfが選択され、遅延は基準(f)になり、出力信号CはClockの立ち下りエッジで変化する。実際には、Clockの立ち下りエッジから第2位相制御経路SLfの遅延以上の時間経過後に、出力信号Cが変化するが、図11では、理解を容易にするために、基準(f)の時に、出力信号CがClockの立ち下りエッジで変化するように描いている。
2ビットデータが(1、0)の時、選択信号gが『H』で、第3位相制御経路SLgが選択され、出力信号Cは基準に比べてπ/2遅れた(+π/2の)位相で変化する。2ビットデータが(1、1)の時、選択信号hが『H』で、第4位相制御経路SLhが選択され、出力信号Cは基準に比べてπ遅れた(+πの)位相で変化する。2ビットデータが(0、1)の時、選択信号eが『H』で、第1位相制御経路SLeが選択され、出力信号Cは基準に比べてπ/2進んだ(−π/2の)位相で変化する。
図12は、実施形態のインパルス送信機の動作を説明するためのタイミング図である。図12は、通信クロックClock、送信データData、選択信号e、f、g、h、T−FF902の出力信号C、バンドパスフィルタ506の出力信号D、及びインパルス信号(ミリ波パルス)の変化の様子を示す。
送信データDataが『001011010100…』と変化する場合、2ビットデータ(2ビットのデータパターン)の値に基づいて、選択信号e、f、g、hのいずれか1つが『H』になり、他の3つは『L』になる。この選択信号e、f、g、hに基づく可変遅延部920の遅延量(位相)の制御により、出力信号Cの遷移タイミングが調整され、信号Cの変化エッジがシフトする。
正極性又は負極性のインパルス信号は、シフトした信号Cの変化エッジにおいてCの変化方向に応じて発生し、発生したインパルス信号は、送信増幅器104で増幅され、送信アンテナ105を介して、送信信号として無線送信される。
図13は、実施形態に係るインパルス送信機からの信号を受信するインパルス受信機の受信回路の一例を示すブロック図であり、図7に示すインパルス送信機から送信されたバイポーラ・インパルス信号を受信インパルス信号として受信する受信回路の一例を示す。
受信回路1は、図1を参照して説明した受信アンテナ121と、受信増幅器122と、検波器123、リミットアンプ124及びベースバンド信号再生器125に対応する機能を有する。受信回路1は、受信アンテナ121を介して受信増幅器122が無線受信し且つ増幅した受信パルス信号が入力され、受信パルス信号に対応する受信パルスを復元し、復元した受信パルスに対応するデータを再生する。
受信回路1は、シンボルクロック再生回路10と、検波回路20と、第1位相調整回路30と、第2位相調整回路40と、データ再生回路50とを有する。
シンボルクロック再生回路10は、包絡線検波回路11と、クロック再生アンプ12と、クロック再生T−FF13と、クロック再生周波数位相検出回路14と、クロック再生ローパスフィルタ15と、クロック再生電圧制御発振器(VCO)16とを有する。シンボルクロック再生回路10は、受信アンテナ121を介して受信した受信インパルス信号RFからクロックを再生する。一例では、シンボルクロック再生回路10が再生するクロックの周波数は3GHzである。
包絡線検波回路11は、受信アンテナ121を介して受信した受信インパルス信号RFが入力され、入力された受信インパルス信号RFに対応するミリ波パルスの包絡線を検出し、検出した包絡線を示す包絡線信号をクロック再生アンプ12に出力する。なお、受信回路1では、包絡線検波回路11の代わりに、受信インパルス信号RFに対応するミリ波パルスの包絡線を検出可能な乗算器が配置されてもよい。クロック再生アンプ12は、包絡線検波回路11から入力された包絡線信号をクロック再生T−FF13に出力する。クロック再生T−FF13は、図3を参照して説明したT−FF504と同様の構成を有し、包絡線信号に対応する包絡線の周波数の1/2の周波数を有する抽出クロックを出力する。クロック再生周波数位相検出回路14は、クロック再生T−FF13から入力される抽出クロックの周波数及び位相に、クロックVCO16が生成するクロックの周波数及び位相を一致させるクロック制御信号をクロック再生ローパスフィルタ15に出力する。クロック再生ローパスフィルタ15は、入力されたクロック制御信号に応じた制御電圧をクロック再生VCO16に出力する。クロック再生VCO16は、クロック再生ローパスフィルタ15から入力される制御電圧に応じて周波数及び位相を調整して、クロックを出力する。
検波回路20は、バイポーラ短パルス発生器21と、バンドパスフィルタ22と、第1ミキサ23Aと、第2ミキサ23Bと、π/2移相回路24と、第1アンプフィルタ25Aと、第2アンプフィルタ25Bとを有する。
バイポーラ短パルス発生器21は、シンボルクロック再生回路10によって生成され且つ第1位相調整回路30及び第2位相調整回路40によって位相が調整された再生クロックの立ち上がりエッジに応じて極性が反転する受信パルスを生成する。バイポーラ短パルス発生器21は、図3〜5を参照して説明した短パルス発生器102と同一の構成を有するので、ここでは詳細な説明は省略する。
バンドパスフィルタ22は、送信機のバンドパスフィルタ103と同様の通過特性を有する。バンドパスフィルタ22は、バイポーラ短パルス発生器21から出力されるパルス信号を受け取って、ローカルインパルス信号LOを生成する。ローカルインパルス信号LOは、振動信号と同じ周波数の発振信号で、包絡線が受信パルスに対応するミリ波パルスである。
第1ミキサ23Aは、受信アンテナ121を介して受信した受信インパルス信号RFに、バンドパスフィルタ22が出力するローカルインパルス信号LOをミキシングして検波を行う。第2ミキサ23Bは、受信アンテナ121を介して受信した受信インパルス信号RFに、π/2だけ位相シフトされたローカルインパルス信号LOをミキシングして検波を行う。π/2移相回路24は、バンドパスフィルタ22から入力されるローカルインパルス信号LOの位相をπ/2だけ位相シフトして、第2ミキサ23Bに出力する。第1アンプフィルタ25Aは、第1ミキサ23Aから入力される信号を増幅し且つ高周波数成分を除去して第1中間周波数信号IFIを出力する。第2アンプフィルタ25Bは、第2ミキサ23Bから入力される信号を増幅し且つ高周波数成分を除去して高周波数成分を除去して第2中間周波数信号IFQを出力する。
図14(a)は、第1位相調整回路30の内部回路図である。
第1位相調整回路30は、遅延量選択回路31と、振幅検出回路32と、遅延量決定回路33とを有し、シンボルクロック再生回路10が再生したクロックの遅延量すなわち位相を粗調整する。
遅延量選択回路31は、π移相回路34と、π/2移相回路35と、第1位相選択回路36と、第2位相選択回路37とを有し、シンボルクロック再生回路10が再生したクロックを遅延させるための複数の遅延量の何れか1つを選択する。π移相回路34は一例では、インバータであり、シンボルクロック再生回路10が再生したクロックの位相をπだけ位相シフトし、位相シフトしたクロックを第1位相選択回路36に出力する。π/2移相回路35は、第1位相選択回路36から入力されるクロックの位相をπ/2だけ位相シフトし、位相シフトしたクロックを第2位相調整回路40に出力する。第1位相選択回路36は、遅延量決定回路33から入力される第1調整信号ADJ1に応じて、シンボルクロック再生回路10が再生したクロック及びπ移相回路34が位相シフトしたクロックの何れか一方を選択して出力する。第2位相選択回路37は、遅延量決定回路33から入力される第2調整信号ADJ2に応じて、第1位相選択回路36が選択したクロック及びπ/2移相回路35が位相シフトしたクロックの何れか一方を選択して出力する。
図14(b)は、遅延量選択回路31による遅延量の調整の一例を示す図である。
遅延量選択回路31は、第1調整信号ADJ1が「1」であり且つ第2調整信号ADJ2が「1」であるとき、π移相回路34及びπ/2移相回路35の双方をクロックが通過する経路を選択して、クロックの位相を3π/2だけずらす。遅延量選択回路31は、第1調整信号ADJ1が「1」であり且つ第2調整信号ADJ2が「0」であるとき、π移相回路34をクロックが通過する経路を選択して、クロックの位相をπだけずらす。遅延量選択回路31は、第1調整信号ADJ1が「0」であり且つ第2調整信号ADJ2が「1」であるとき、π/2移相回路35をクロックが通過する経路を選択して、クロックの位相をπ/2だけずらす。遅延量選択回路31は、第1調整信号ADJ1が「0」であり且つ第2調整信号ADJ2が「0」であるとき、π移相回路34及びπ/2移相回路35の双方をクロックが通過しない経路を選択して、クロックの位相を変化させない。
振幅検出回路32は、第1アンプフィルタ25Aから第1中間周波数信号IFIが入力され、入力された第1中間周波数信号IFIの振幅を検出して、検出した振幅を示す振幅信号を遅延量決定回路33に出力する。なお、ここでは、振幅検出回路32は、第1中間周波数信号IFIの振幅を検出するが、振幅検出回路32は、第2中間周波数信号IFQの振幅を検出してもよく、第1中間周波数信号IFI及び第2中間周波数信号IFQの双方の振幅を検出してもよい。
遅延量決定回路33は、遅延量選択回路31が選択した複数の遅延量のそれぞれでクロックを遅延させたときに、振幅検出回路32によって検出された振幅が最大になる遅延量を決定する。
図15(a)は、受信インパルス信号RFの位相とローカルインパルス信号LOの位相が一致したときの中間周波数信号の振幅を示す図である。図15(b)は、受信インパルス信号RFの位相とローカルインパルス信号LOの位相が一致しないときの第1中間周波数信号IFIの振幅を示す図である。図15(c)は、受信インパルス信号RFの位相とローカルインパルス信号LOの位相のずれと、第1中間周波数信号IFIの振幅との関係を示す図である。図15(a)及び15(b)において、横軸は時間を任意単位で示し、縦軸は受信インパルス信号RF、ローカルインパルス信号LO及び第1中間周波数信号IFIの包絡線の振幅を任意単位で示す。図15(c)において、横軸は受信インパルス信号RFとローカルインパルス信号LOとの間の位相差を任意単位で示し、縦軸は第1中間周波数信号IFIの振幅を任意単位で示す。
第1中間周波数信号IFIの振幅は、受信インパルス信号RFの位相とローカルインパルス信号LOの位相が一致したとき、最大となる。第1中間周波数信号IFIの振幅は、受信インパルス信号RFとローカルインパルス信号LOとの間の位相差が大きくなるに従って単調減少する。すなわち、第1中間周波数信号IFIの振幅が大きいほど、受信インパルス信号RFとローカルインパルス信号LOとの間の位相差は小さくなる。遅延量決定回路33は、第1調整信号ADJ1及び第2調整信号ADJ2を「00」から「11」まで変化させて、それぞれの状態での第1中間周波数信号IFIの振幅を取得する。遅延量決定回路33は、第1中間周波数信号IFIの振幅が最大になる第1調整信号ADJ1及び第2調整信号ADJ2の信号値を、設定信号値に決定する。
遅延量決定回路33は、一例では、インパルス受信機の起動時に、第1位相調整回路30を制御して、第1位相調整回路30による遅延量を決定する。まず、遅延量決定回路33は、遅延量選択回路31に出力する第1調整信号ADJ1及び第2調整信号ADJ2を「00」に設定して、振幅検出回路32から第1中間周波数信号IFIの振幅を取得する。次いで、遅延量決定回路33は、遅延量選択回路31に出力する第1調整信号ADJ1及び第2調整信号ADJ2を「10」に設定して、振幅検出回路32から第1中間周波数信号IFIの振幅を取得する。次いで、遅延量決定回路33は、遅延量選択回路31に出力する第1調整信号ADJ1及び第2調整信号ADJ2を「01」に設定して、振幅検出回路32から第1中間周波数信号IFIの振幅を取得する。次いで、遅延量決定回路33は、遅延量選択回路31に出力する第1調整信号ADJ1及び第2調整信号ADJ2を「11」に設定して、振幅検出回路32から第1中間周波数信号IFIの振幅を取得する。そして、遅延量決定回路33は、第1調整信号ADJ1及び第2調整信号ADJ2を「00」から「11」まで変化させたときに第1中間周波数信号IFIの振幅が最大になる第1調整信号ADJ1及び第2調整信号ADJ2の信号値を、設定信号値に決定する。遅延量決定回路33が第1中間周波数信号IFIの振幅が最大になる第1調整信号ADJ1及び第2調整信号ADJ2の信号値を、設定信号値に決定することで、シンボルクロック再生回路10が再生したクロックの位相は粗調整される。
第2位相調整回路40は、第1振幅比較回路41と、第2振幅比較回路42と、遅延量変更指示回路43と、遅延量変更回路44とを有し、第1位相調整回路30によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する。第1振幅比較回路41は、第1中間周波数信号IFIの振幅と振幅しきい値Refとを比較して、第1中間周波数信号IFIの振幅が振幅しきい値Ref以上のとき、信号値「1」を示す第1比較信号を出力する。また、第1振幅比較回路41は、第1中間周波数信号IFIの振幅が振幅しきい値Ref未満のとき、信号値「0」を示す第1比較信号を出力する。第2振幅比較回路42は、第2中間周波数信号IFQの振幅と振幅しきい値Refとを比較して、第2中間周波数信号IFQの振幅が振幅しきい値Ref以上のとき、信号値「1」を示す第2比較信号を出力する。また、第2振幅比較回路42は、第2中間周波数信号IFQの振幅が振幅しきい値Ref未満のとき、信号値「0」を示す第2比較信号を出力する。
遅延量変更指示回路43は、ANDゲート45と、第2T−FF46とを有する。遅延量変更指示回路43は、第1中間周波数信号IFI及び第2中間周波数信号IFQの双方の振幅が振幅しきい値以上であるときに、クロックの遅延量を変化させることを示す遅延量変更指示信号を出力する。ANDゲート45の一方の入力端子は第1振幅比較回路41の出力端子に接続され、ANDゲート45の他方の入力端子は第2振幅比較回路42の出力端子に接続される。ANDゲート45は、第1振幅比較回路41及び第2振幅比較回路42の双方の出力信号に対応する信号値が「1」のときに、信号値「1」を示す検知信号NSYNを第2T−FF46に出力する。すなわち、ANDゲート45は、第1中間周波数信号IFI及び第2中間周波数信号IFQの双方の振幅が振幅しきい値以上であるときに、信号値「1」を示す検知信号NSYNを第2T−FF46に出力する。第2T−FF46は、図3を参照して説明したT−FF504と同様の構成を有し、ANDゲート45の出力信号が立ち上がりエッジで信号値が「0」及び「1」である出力信号を交互に出力する。遅延量変更指示回路43は、第1中間周波数信号IFI及び第2中間周波数信号IFQの双方の振幅が振幅しきい値以上であるときに、信号値「1」を示す遅延量変更指示信号を出力する。
遅延量変更回路44は、第2位相検出回路47と、第2ローパスフィルタ48と、可変遅延回路49とを有する。遅延量変更回路44は、遅延量変更指示信号に対応する信号値の変化に応じて、出力する再生クロックの遅延量を変化させる。第2位相検出回路47は、第2T−FF46から入力される遅延量変更指示信号に対応する信号値の変化に応じて、シンボルクロック再生回路10から入力されるクロックの位相を調整することを示す遅延制御信号を第2ローパスフィルタ48に出力する。第2位相検出回路47は、第1位相調整回路30によって遅延量が粗調整されたクロック及び遅延量変更指示信号の変化エッジの位相関係に基づいて、両者の位相が一致する方向にクロックを変化させる遅延制御信号を出力する。第2ローパスフィルタ48は、入力された遅延制御信号に応じた遅延制御電圧を可変遅延回路49に出力する。可変遅延回路49は、第2ローパスフィルタ48から入力される遅延制御電圧に応じて、シンボルクロック再生回路10から入力されるクロックの遅延量を変化させた再生クロックを出力する。
図16は、受信インパルス信号RFとローカルインパルス信号LOとの間の位相差と、第1中間周波数信号IFI及び第2中間周波数信号IFQの振幅との関係を示す図である。図16において、横軸は受信インパルス信号RFとローカルインパルス信号LOとの間の位相差を示し、縦軸は第1中間周波数信号IFI及び第2中間周波数信号IFQの振幅を示す。
破線で囲まれた領域A0〜A4のそれぞれでは、第1中間周波数信号IFI及び第2中間周波数信号IFQの何れか一方の振幅は、振幅しきい値Ref未満であり、受信インパルス信号RFとローカルインパルス信号LOとが同期していると判定される。一方、領域B0〜B3のそれぞれでは、第1中間周波数信号IFI及び第2中間周波数信号IFQの双方の振幅の絶対値は、振幅しきい値Ref以上であり、受信インパルス信号RFとローカルインパルス信号LOとが非同期であると判定される。
図17は、第2位相調整回路40の動作を示すタイミングチャートであり、図17(a)は受信回路1の起動時の動作を示し、図17(b)は非同期状態の動作を示し、図17(c)は同期状態の動作を示す。図17(a)において、横軸は時間を示し、縦軸は遅延量変更回路44の制御電圧を示す。図17(b)及び17(c)において、グラフ171及び181は第1振幅比較回路41から出力される第1振幅比較信号を示し、グラフ172及び182は第2振幅比較回路42から出力される第2振幅比較信号を示す。また、グラフ173及び183は遅延量変更指示回路43から出力される遅延量変更指示信号を示し、グラフ174及び184は第2位相検出回路47から出力される遅延量変更指示信号を示す。また、グラフ175及び185は第1中間周波数信号IFIを示し、グラフ176及び186は第2中間周波数信号IFQを示す。また、グラフ177及び187はデータ再生回路50から出力される第1再生データ信号DR0を示し、グラフ178及び188はデータ再生回路50から出力される第2再生データ信号DR1を示す。
受信回路1の起動時には、遅延量変更回路44の制御電圧は急激に上昇した後に、図17(a)において矢印Aで示す時点で飽和して、矢印Bで示す時点まで、遅延量変更回路44の制御電圧は略一定値を維持する。矢印Bに示す時点において、第2位相調整回路40が動作することに伴って遅延量変更回路44の制御電圧は上昇する。
図17(b)に示す非同期状態では、矢印C及びDで示す時点のように、第1比較信号及び第2比較信号に対応する信号値の双方が同時に「1」になると、遅延量変更指示回路43から出力される遅延量変更指示信号の信号値が反転する。遅延量変更指示信号の信号値が反転することに応じて、第2位相検出回路47が遅延量変更指示信号を出力して、再生クロックの位相は微調整される。
図17(c)に示す同期状態では、第1比較信号及び第2比較信号に対応する信号値の双方が同時に「1」になることはないので、遅延量変更指示信号の信号値は「0」又は「1」の一定値を維持する。同期状態では、遅延量変更指示信号の信号値は「0」又は「1」の一定値を維持するので、再生クロックの位相は微調整されることなく、一定に維持される。
データ再生回路50は、第1データ再生比較回路51と、第2データ再生比較回路52と、データ再生論理回路53と、第1データ再生D−FF54と、第2データ再生D−FF55とを有する。データ再生回路50は、復元されたパルスを示す第1中間周波数信号IFI及び第2中間周波数信号IFQに対応するデータを再生して、再生したデータを、第2位相調整回路から出力される再生クロックの立ち上がりエッジでラッチして出力する。
図18(a)は第1データ再生比較回路51の内部回路図であり、図18(b)は第1データ再生比較回路51の動作を説明するための図であり、図18(c)はデータ再生論理回路53の内部回路図である。
第1データ再生比較回路51は、高振幅比較回路56Aと、低振幅比較回路56Bとを有する。高振幅比較回路56Aは、第1中間周波数信号IFIに対応するパルスの振幅と高振幅しきい値REF_Hとを比較して、比較結果を示す第1高振幅比較信号OHP及び第2高振幅比較信号OHNを出力する。第1高振幅比較信号OHPは、第1中間周波数信号IFIに対応するパルスの振幅が高振幅しきい値REF_H以上のとき、すなわち図16(b)において矢印「VH」で示される場合に、信号値「1」を示す。第1高振幅比較信号OHPは、第1中間周波数信号IFIに対応するパルスの振幅が高振幅しきい値REF_H未満のとき、すなわち図16(b)において矢印「VM」で示される場合に、信号値「0」を示す。第2高振幅比較信号OHNは、第1高振幅比較信号OHPの反転信号である。第2高振幅比較信号OHNは、第1中間周波数信号IFIに対応するパルスの振幅が高振幅しきい値REF_H未満のときに信号値「1」を示す。また、第2高振幅比較信号OHNは、第1中間周波数信号IFIに対応するパルスの振幅が高振幅しきい値REF_H以上のときに信号値「0」を示す。
低振幅比較回路56Bは、第1中間周波数信号IFIに対応するパルスの振幅と低振幅しきい値REF_Lとを比較して、比較結果を示す第1低振幅比較信号OLP及び第2低振幅比較信号OLNを出力する。第1低振幅比較信号OLPは、第1中間周波数信号IFIに対応するパルスの振幅が低振幅しきい値REF_L以上のとき、すなわち図16(b)において矢印「VM」で示される場合に、信号値「1」を示す。第1低振幅比較信号OLPは、第1中間周波数信号IFIに対応するパルスの振幅が低振幅しきい値REF_L未満のとき、すなわち図16(b)において矢印「VL」で示される場合に、信号値「0」を示す。第2低振幅比較信号OLNは、第1低振幅比較信号OLPの反転信号である。第2低振幅比較信号OLNは、第1中間周波数信号IFIに対応するパルスの振幅が低振幅しきい値REF_L未満のときに信号値「1」を示す。また、第2低振幅比較信号OLNは、第1中間周波数信号IFIに対応するパルスの振幅が低振幅しきい値REF_L以上のときに信号値「0」を示す。
第2データ再生比較回路52は、第1データ再生比較回路51と同様な構成を有するので、ここでは詳細な説明は省略する。
データ再生論理回路53は、第1ANDゲート57Aと、第2ANDゲート57Bと、第3ANDゲート57Cと、第1ORゲート58Aと、第2ORゲート58Bとを有する。第1ANDゲート57A、第2ANDゲート57B及び第3ANDゲート57Cは、第1データ再生比較回路51及び第2データ再生比較回路52から信号が入力され、入力される信号に応じた論理を示す信号を出力する。第1ORゲート58Aは、第1ANDゲート57A及び第2ANDゲート57Bから出力される信号の論理和を示す信号を第1再生データ信号DR0として出力する。第2ORゲート58Bは、第2ANDゲート57B及び第3ANDゲート57Cから出力される信号の論理和を示す信号を第2再生データ信号DR1として出力する。
表1は、データ再生論理回路53の真理値表を示す。
表1に示すように、データ再生論理回路53は、RFとLOの位相差に応じた再生データを出力する。無線信号のフレームに存するプリアンブル信号など既知のデータパターンとの照合を行い、ローテーションをかけることで、再生データを送信データに一致させることができる。
第1データ再生D−FF54は、データ再生論理回路53から出力される第1再生データ信号DR0に対応するデータを、第2位相調整回路40から入力される再生クロックの立ち上がりエッジでラッチして出力する。第2データ再生D−FF55は、データ再生論理回路53から出力される第2再生データ信号DR1に対応するデータを、第2位相調整回路40から入力される再生クロックの立ち上がりエッジでラッチして出力する。
図19は、データ再生回路50の動作を示すタイミングチャートである。図19において、グラフ191は受信インパルス信号RFを示し、グラフ192は第1中間周波数信号IFIを示し、グラフ193は第2中間周波数信号IFQを示す。また、グラフ194は受信インパルス信号RFに対応する送信データの下位ビットデータDT0を示し、グラフ195は受信インパルス信号RFに対応する送信データの上位ビットデータDT1を示す。また、グラフ196は再生データの下位ビットデータDR0を示し、グラフ197は再生データの上位ビットデータDR1を示し、グラフ198は検知信号NSYNを示す。
受信インパルス信号RFの周波数帯域幅は81〜86GHzであり、受信インパルス信号の包絡線の周波数は3GHzである。また、第1中間周波数信号IFI及び第2中間周波数信号IFQの中心電圧0.6Vであり、第1中間周波数信号IFI及び第2中間周波数信号IFQの振幅は±0.3Vである。また、高振幅しきい値REF_Hは0.75Vであり、低振幅しきい値REF_Lは0.45Vである。
データ再生回路50は、検知信号NSYNが「0」であり、第2位相調整回路40によって受信インパルス信号RFとローカルインパルス信号LOとが同期していると判断されているとき、送信データに対応する再生データを生成することができる。
図20は、受信回路1の動作を示すタイミングチャートであり、図20(a)は起動時の動作を示し、図20(b)は定常動作時の動作を示す。図20において、グラフ201及び204は受信インパルス信号RFを示し、グラフ202及び205は第1中間周波数信号IFIを示し、グラフ203はVCO16の制御電圧を示し、グラフ206は可変遅延回路49の制御電圧を示す。図20(a)において、受信インパルス信号の包絡線の周波数は3GHzであり、VCO16の発振周波数の初期値は2.7GHzである。
受信回路1の起動時には、シンボルクロック再生回路10は、受信インパルス信号RFとミキシングされるローカルインパルス信号LOの位相を、受信インパルス信号RFに同期させるように、再生クロックの周波数及び位相を調整する。矢印Aで示される時点において、VCO16の発振周波数は収束する。
受信回路1の定常動作時には、第2位相調整回路40は、矢印Bで示される時点のようにジッタが発生した場合に、ローカルインパルス信号LOの位相を、受信インパルス信号RFに同期させるように再生クロックの周波数及び位相を調整する。
受信回路1では、第1位相調整回路30がクロックの遅延量を粗調整し、且つ第2位相調整回路40が第1位相調整回路30によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する。受信回路1は、第1位相調整回路30による粗調整及び第2位相調整回路40による微調整の2段階で再生クロックの位相を調整するので、再生クロックの位相を高精度に調整できる。
図21(a)は第1位相調整回路30による粗調整を概略的に示す図であり、図21(b)は第2位相調整回路40による微調整を概略的に示す図である。
第1位相調整回路30は、受信インパルス信号の包絡線の位相と、再生クロックの位相とをπ/2ずつ比較して、再生クロックの位相が受信インパルス信号の包絡線に一致するように粗調整する。
第2位相調整回路40は、受信インパルス信号に含まれるインパルス波と、再生クロックとを比較して、再生クロックの位相が受信インパルス信号に含まれるミリ波の位相に一致するように微調整する。
また、受信回路1では、第1位相調整回路30がクロックを遅延させる遅延量を変化させて、中間周波数信号の振幅が最大となる遅延量を設定値として選択するので、製造条件のばらつき等に起因するクロックの位相のずれを粗調整することができる。
また、受信回路1では、IQ変調の復調回路と同様な構成を有する第1ミキサ23A及び第2ミキサ23Bを使用して受信インパルス信号を復調できるので、IQ変調の復調回路の構成素子を使用できるので、製造コストを低減することができる。
また、受信回路1では、第2位相調整回路40は、第1中間周波数信号及び第2中間周波数信号の双方の振幅が振幅しきい値以上であるときに再生クロックの位相がずれたと判断するので、簡素な構成で、再生クロックの位相のずれの有無を判断できる。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明及び技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点及び欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神及び範囲を逸脱することなく行えることが理解されるべきである。
1 受信回路
10 シンボルクロック再生回路
20 検波回路
20 検波回路
21 バイポーラ短パルス発生器
22 バンドパスフィルタ
23A、23B ミキサ
30 第1位相調整回路
40 第2位相調整回路
50 データ再生回路

Claims (6)

  1. 交互に極性を反転させると共に遅延量を変化させて多重化した受信パルスを示す受信インパルス信号からクロックを再生するクロック再生回路と、
    前記クロックの遅延量を粗調整する第1位相調整回路と、
    前記第1位相調整回路によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する第2位相調整回路と、
    交互に極性を反転させるローカルパルスを前記再生クロックの変化エッジに応じて発生するパルス発生器と、前記発生されたローカルパルスの所定の帯域を通過させて、ローカルインパルス信号を生成する受信バンドパスフィルタと、前記ローカルインパルス信号に応じて前記受信インパルス信号を検波して中間周波数信号を出力するミキサとを有する検波回路と、
    前記中間周波数信号に対応するデータを再生して、前記再生したデータを前記再生クロックの変化エッジでラッチして出力するデータ再生回路と、
    を有することを特徴とするインパルス受信機。
  2. 前記第1位相調整回路は、
    前記クロックを遅延させるための複数の遅延量の何れか1つを選択可能な遅延量選択回路と、
    前記中間周波数信号の振幅を検出する振幅検出回路と、
    前記遅延量選択回路によって選択された複数の遅延量のそれぞれで前記クロックを遅延させたときに、前記検出された振幅が最大になる遅延量を決定する遅延量決定回路と、
    を有する、請求項1に記載のインパルス受信機。
  3. 前記ミキサは、
    前記ローカルインパルス信号の位相をπ/2だけ位相シフトしてシフトローカルインパルス信号を生成するπ/2移相回路と、
    前記受信インパルス信号に前記ローカルインパルス信号をミキシングして第1中間周波数信号を生成する第1ミキサと、
    前記受信インパルス信号に前記シフトローカルインパルス信号をミキシングして第2中間周波数信号を生成する第2ミキサと、を有し、
    前記受信パルスは、前記受信インパルス信号の周期のπ/2に相当する遅延量ずつシフトし且つ交互に極性を反転させたパルスを含む、請求項1又は2に記載のインパルス受信機。
  4. 前記第2位相調整回路は、
    前記第1中間周波数信号の振幅と所定の振幅しきい値と比較する第1比較回路と、
    前記第2中間周波数信号の振幅と前記振幅しきい値と比較する第2比較回路と、
    前記第1中間周波数信号及び前記第2中間周波数信号の双方の振幅が前記振幅しきい値以上であるときに、前記再生クロックの遅延量の変化させることを示す遅延量変更指示信号を出力する遅延量変更指示回路と、
    前記遅延量変更指示信号の入力に応じて、前記再生クロックの遅延量を変化させる遅延量変更回路と、
    を有する、請求項3に記載のインパルス受信機。
  5. 位相を変化させて多重化したバイポーラ・インパルス信号を送信するインパルス送信機であって、
    通信クロックのタイムスロット単位のデータ信号を生成するベースバンド信号生成器と、
    前記データ信号に基づいて、極性を反転させたバイポーラ短パルスを生成する短パルス発生器と、
    前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成するバンドパスフィルタと、を有し、
    前記短パルス発生器は、
    異なる遅延を与えて前記バイポーラ短パルスの位相を変化させ、前記多重化する多重度に基づく数の位相制御経路を含む位置変調機能付きトリガーフリップフロップを有する、ことを特徴とするインパルス送信機。
  6. 請求項1〜4の何れか1項に記載のインパルス受信機と、
    請求項5に記載のインパルス送信機であって、前記バイポーラ・インパルス信号を前記受信インパルス信号として前記インパルス受信器に送信するインパルス送信機と、
    を含むことを特徴とするインパルス無線通信システム。
JP2016156949A 2016-08-09 2016-08-09 インパルス受信機、インパルス送信機及びインパルス無線通信システム Pending JP2018026689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016156949A JP2018026689A (ja) 2016-08-09 2016-08-09 インパルス受信機、インパルス送信機及びインパルス無線通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016156949A JP2018026689A (ja) 2016-08-09 2016-08-09 インパルス受信機、インパルス送信機及びインパルス無線通信システム

Publications (1)

Publication Number Publication Date
JP2018026689A true JP2018026689A (ja) 2018-02-15

Family

ID=61194832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016156949A Pending JP2018026689A (ja) 2016-08-09 2016-08-09 インパルス受信機、インパルス送信機及びインパルス無線通信システム

Country Status (1)

Country Link
JP (1) JP2018026689A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102019082B1 (ko) * 2018-10-08 2019-09-06 (주)엑스엠더블유 밀리미터파 빔포밍을 위한 4채널 위상 정밀 제어 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102019082B1 (ko) * 2018-10-08 2019-09-06 (주)엑스엠더블유 밀리미터파 빔포밍을 위한 4채널 위상 정밀 제어 장치

Similar Documents

Publication Publication Date Title
CN107896203B (zh) Bpsk解调设备和方法
US10785015B1 (en) Multiple phase symbol synchronization for amplifier sampler accepting modulated signal
US8781054B2 (en) Semiconductor device
US10326584B2 (en) Carrier synchronization device
US10090883B2 (en) Radio frequency interconnect having a preamble generator
US10003455B2 (en) Carrier generator, radio frequency interconnect including the carrier generator and method of using
JPS5831065B2 (ja) Fsk復調装置
US10148378B2 (en) PLL for carrier generator and method of generating carrier signals
US8385461B1 (en) On-off keying using vector modulation
CN111181883A (zh) 利用过零避免的极化发射机
JP2018026689A (ja) インパルス受信機、インパルス送信機及びインパルス無線通信システム
JP5375706B2 (ja) 無線通信装置
JP6149937B2 (ja) パルス位置変調方式インパルス無線送信機および無線通信システム
JP6582710B2 (ja) インパルス送信機
JP2017028656A (ja) インパルス送信機、インパルス受信機およびインパルス無線通信システム
JP2016086309A (ja) バイポーラ・インパルス無線通信システム、バイポーラ・インパルス送信機および受信機
JP2992116B2 (ja) スペクトル拡散通信におけるディジタル変調方式
Vu et al. A simple diagram for data transmission using Manchester code
WO2024045142A1 (zh) 一种通信装置以及信号采样方法
CN115473558B (zh) 信号中转电路、方法及电子设备
JP5272847B2 (ja) 信号伝送装置及び信号伝送方法
US20230370988A1 (en) Wireless communication apparatus and wireless communication system
US9391562B2 (en) Local oscillation generator, associated communication system and method for local oscillation generation
JP2591401B2 (ja) スペクトル拡散無線通信装置
JP2827834B2 (ja) データ送受信装置