JP2018026689A - インパルス受信機、インパルス送信機及びインパルス無線通信システム - Google Patents

Abstract

【課題】回路構成の簡略化、並びに、より一層の周波数利用効率の向上を行うことができるインパルス受信機を提供する。【解決手段】インパルス受信機は、受信パルスを示す受信インパルス信号からクロックを再生するクロック再生回路１０と、クロックの遅延量を粗調整する第１位相調整回路３０と、第１位相調整回路３０によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する第２位相調整回路４０と、ローカルパルスを再生クロックの変化エッジに応じて発生、ローカルパルスの所定の帯域を通過させてローカルインパルス信号を生成する受信バンドパスフィルタと、ローカルインパルス信号に応じて受信インパルス信号を検波して中間周波数信号を出力する検波回路２０と、中間周波数信号に対応するデータを再生して、再生したデータを再生クロックの変化エッジでラッチして出力するデータ再生回路５０とを有する。【選択図】図１３

Description

本発明は、インパルス受信機、インパルス送信機及びインパルス無線通信システムに関する。

近年、インターネット利用者の爆発的増加、画像の高精細、並びに映像及び音声データ等のコンテンツの大容量化及び多様化に伴って、無線通信においても伝送容量の増大が望まれている。

大容量無線通信方式としては、例えば、商用無線局が少なく、広い周波数帯域を確保しやすいミリ波帯の利用が適している。また、近年、ＲＦパルスを伝送媒体とするインパルス方式による無線通信方式が、広帯域無線通信システムへの適用として注目されている。

インパルス方式による無線インパルス送信機（インパルス送信機）は、低周波パルス信号から逓倍により高周波パルス信号を得るため、バンドパスフィルタの比帯域が従来方式と比較して大きくなる上、局部発振器やミキサが不要になる。

そのため、搬送波方式による狭帯域送信機と比較して、無線部の構成を簡素化及び低コスト化することが可能で、例えば、毎秒１０ギガビット（１０Ｇｂｐｓ）を超える大容量無線通信の実現手段として、インパルス方式による無線通信システムが期待されている。

インパルス方式の無線通信システム（インパルス無線通信システム）では、データの「１」、「０」に対してミリ波パルスを送信するＯＮ／ＯＦＦ変調及び包絡線検波を行ってデータを伝送する。ここで、毎秒伝送可能なデータ量（伝送速度）は、バンドパスフィルタの通過周波数帯域幅で決まる。

さらに、例えば、無線通信用途として数ギガヘルツ（ＧＨｚ）〜数十ＧＨｚと広い周波数帯域幅がいくつか割り当てられているミリ波帯（３０ＧＨｚ〜３００ＧＨｚ）を用いて、数十ギガビット／秒（Ｇｂｐｓ）の大容量通信を簡易なシステムで実現するのに適している。

ところで、従来、インパルス方式を利用した無線通信システム及び通信装置としては、様々な提案がなされている。

国際公開第２０１５／０４９７４０号 国際公開第２００７／０８８７７３号 特開２００７−１４２７９０号公報 特開２００７−１１０５９８号公報 特開２００４−１５９１９６号公報 特表２００７−５１８３０１号公報

上述したように、例えば、ミリ波帯を用いて大容量通信を行うインパルス無線通信システムが研究開発されている。また、近年のインパルス送信機の送信部では、輝線スペクトルによる伝送電力の制限を避けるため、例えば、直前の「１」の極性とは反対の極性をもつパルスを生成する、いわゆるバイポーラＲＺ（リターンゼロ）式短パルス発生器を用いるものが出現している。

しかしながら、バイポーラＲＺ式のものも含めて、インパルス無線通信システムの課題としては、使用する周波数帯域幅当たりの伝送ビット数が小さい、つまり、周波数利用効率が低いことが挙げられる。

すなわち、インパルス無線通信システムでは、ＯＮ／ＯＦＦ変調を行うため、例えば、１０ＧＨｚの周波数帯域幅を使用する場合、せいぜい１０Ｇｂｐｓ程度のデータ伝送しか行えない。

また、無線通信システムが近接して相互の干渉が問題になる場合や、同じ周波数帯を利用して伝送速度を上げることが求められる場合等において、周波数利用効率の高い通信システムが求められている。

ところで、インパルス無線通信システムで周波数利用効率を向上させようとすると、例えば、インパルス送信機の回路構成が複雑化すると共に増大するおそれがある。すなわち、インパルス無線通信システムにおいて、回路構成を複雑化することなく、周波数利用効率の向上を図るのは困難になっている。

一実施形態では、回路構成を複雑化することなく、周波数利用効率の向上を図ることができるインパルス送信機を提供することができる。

一実施形態によれば、インパルス受信機は、クロック再生回路と、第１位相調整回路と、第２位相調整回路と、検波回路と、データ再生回路とを有する。クロック再生回路は、交互に極性を反転させると共に遅延量を変化させて多重化した受信パルスを示す受信インパルス信号からクロックを再生する。第１位相調整回路はクロックの遅延量を粗調整し、第２位相調整回路は第１位相調整回路によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する。検波回路は、交互に極性を反転させるローカルパルスを再生クロックの変化エッジに応じて発生するパルス発生器と、発生されたローカルパルスの所定の帯域を通過させて、ローカルインパルス信号を生成する受信バンドパスフィルタとを有する。検波回路は、ローカルインパルス信号に応じて受信インパルス信号を検波して中間周波数信号を出力するミキサを更に有する。データ再生回路は、中間周波数信号に対応するデータを再生して、再生したデータを再生クロックの変化エッジでラッチして出力する。

開示のインパルス送信機、インパルス受信機及びインパルス無線通信システムによれば、回路構成の簡略化、及びより一層の周波数利用効率の向上を行うことができるという効果を奏する。

図１は、インパルス無線通信システムの一例を説明するための図である。 図２は、インパルス無線通信システムにおけるインパルス送信機を説明するための図である。 図３は、バイポーラＲＺ型のインパルス送信機を説明するための図（その１）である。 図４は、バイポーラＲＺ型のインパルス送信機を説明するための図（その２）である。 図５は、バイポーラＲＺ型のインパルス送信機を説明するための図（その３）である。 図６は、関連技術としてのインパルス送信機における短パルス発生器の一例を示す図である。 図７は、図６に示すインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。 図８は、インパルス送信機の実施形態における短パルス発生器の一例を示す図である。 図９は、図８に示す短パルス発生器におけるセレクタの一例を示す回路図である。 図１０は、図９に示すセレクタの動作を説明するための図である。 図１１は、図８に示す短パルス発生器の動作を説明するためのタイミング図である。 図１２は、実施形態のインパルス送信機の動作を説明するためのタイミング図である。 図１３は、実施形態のインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。 図１４（ａ）は図１３に示す第１位相調整回路の内部回路図であり、図１４（ｂ）は（ａ）に示す遅延量選択回路による遅延量の調整の一例を示す図である。 図１５（ａ）は受信インパルス信号の位相とローカルインパルス信号の位相が一致したときの中間周波数信号の振幅を示す図であり、図１５（ｂ）は受信インパルス信号の位相とローカルインパルス信号の位相が一致しないときの第１中間周波数信号の振幅を示す図であり、図１５（ｃ）は受信インパルス信号の位相とローカルインパルス信号の位相のずれと、第１中間周波数信号の振幅との関係を示す図である。 図１６は、受信インパルス信号とローカルインパルス信号との間の位相差と、第１中間周波数信号及び第２中間周波数信号の振幅との関係を示す図である。 図１７は、図１３に示す第２位相調整回路の動作を示すタイミングチャートであり、（ａ）は図１３に示す受信回路の起動時の動作を示し、（ｂ）は非同期状態の動作を示し、（ｃ）は同期状態の動作を示す。 図１８（ａ）は図１３に示す第１データ再生比較回路の内部回路図であり、図１８（ｂ）は（ａ）に示す第１データ再生比較回路の動作を説明するための図であり、図１８（ｃ）は図１３に示すデータ再生論理回路の内部回路図である。 図１９は、図１３に示すデータ再生回路の動作を示すタイミングチャートである。 図２０は、図１３に示す受信回路の動作を示すタイミングチャートであり、（ａ）は起動時の動作を示し、（ｂ）は定常動作時の動作を示す。 図２１（ａ）は図１３に示す第１位相調整回路による粗調整を概略的に示す図であり、図２１（ｂ）は図１３に示す第２位相調整回路による微調整を概略的に示す図である。

まず、本実施形態を詳述する前に、図１〜図７を参照して、インパルス無線通信システムの一例、関連技術としてのインパルス送信機及びインパルス受信機、並びに、その問題点を説明する。

図１はインパルス無線通信システムの一例を説明するための図であり、図１（ａ）はインパルス無線通信システムの一例を示すブロック図であり、図１（ｂ）はバンドパスフィルタの通過周波数帯域を説明するための図である。

インパルス無線通信システム（インパルス方式の無線通信システム）は、インパルス送信機Ｔｘ、及びインパルス受信機Ｒｘを有する。インパルス送信機Ｔｘは、ベースバンド信号生成器１０１、短パルス発生器１０２、バンドパスフィルタ１０３、送信増幅器１０４、及び送信アンテナ１０５を有する。インパルス受信機Ｒｘは、受信アンテナ１２１、受信増幅器１２２、検波器１２３、リミットアンプ１２４、及びベースバンド信号再生器１２５を有する。

ベースバンド信号生成器１０１は、通信クロックのタイムスロット単位のデータ信号を生成し、短パルス発生器１０２に出力する。ここで、データ信号は、例えば、「１」の値では高レベル『Ｈ』になり、「０」の値では低レベル『Ｌ』になる。

通信クロックは、例えば、５ＧＨｚとされ、この場合、データ信号の通信速度は、例えば、５ギガビット／秒（Ｇｂｐｓ）になる。短パルス発生器１０２は、例えば、データ信号がタイムスロットでハイレベルになると、短パルスを生成する。バンドパスフィルタ１０３は、短パルスに対して、所定の通過周波数帯域のみを通過させるフィルタリングを行って、例えば、ミリ波パルスを出力する。

図１（ｂ）において、符号１３１は、短パルスの周波数特性（短パルス特性）を示し、符号１３２は、バンドパスフィルタ１０３の通過周波数帯域を示す。バンドパスフィルタ１０３から出力されるミリ波パルスは、短パルス特性１３１のうちの、周波数ｆ１及びｆ２の間の通過周波数帯域１３２の部分のみの周波数成分を有する。

ところで、例えば、ＵＷＢ（Ultra Wide Band：超広帯域無線）等では、使用可能な周波数帯域が制限されており、その周波数帯域の制限を満たすように、バンドパスフィルタ１０３が用いられる。なお、通過周波数帯域１３２は、例えば、通過下限周波数ｆ１が８０ＧＨｚであり、通過上限周波数ｆ２が９０ＧＨｚであり、通過周波数帯域幅がｆ２−ｆ１＝９０−８０＝１０ＧＨｚである。

図２はインパルス無線通信システムにおけるインパルス送信機を説明するための図であり、図２（ａ）は短パルス発生器（ユニポーラＲＺ（リターンゼロ）式短パルス発生器）１０２及びバンドパスフィルタ１０３において発生される信号を示す。また、図２（ｂ）はバンドパスフィルタ１０３のフィルタ特性（通過周波数帯域）を示し、図２（ｃ）はユニポーラＲＺ式短パルス発生器１０２を使用した場合の輝線スペクトルを示す。図２（ｃ）において、横軸は、周波数（ＧＨｚ）を示し、縦軸は、電力スペクトル密度（ｄＢｍ／Ｈｚ）を示す。また、図２（ｃ）は、中心周波数ｆｃが８３．５ＧＨｚで、通過帯域幅Ｂｗが５ＧＨｚ（８１−８６ＧＨｚ）である場合を示す。

短パルス発生器（ユニポーラＲＺ式短パルス発生器）１０２は、例えば、正極性の幅の狭いパルスを生成する。この幅の狭いパルスは、高周波成分を含む広範囲の周波数成分を含んでおり、バンドパスフィルタ１０３を通過することにより、例えば、ミリ波パルスが生成される。すなわち、図２（ｂ）に示すように、バンドパスフィルタ１０３を通過したミリ波パルスは、概ね、周波数ｆｃで振動する幅Ｂｗ^-1の振動信号（パルス信号）になる。

再び、図１（ａ）を参照すると、バンドパスフィルタ１０３の出力は、送信増幅器１０４に入力されて、例えば、ミリ波パルスが増幅され、送信アンテナ１０５を介して、送信信号が無線送信される。なお、送信信号は、ミリ波パルスの有無（ＯＮ／ＯＦＦ）により、「１」又は「０」のデータが表される。このとき、図２（ｃ）に示すように、送信信号（電力スペクトル密度）には、例えば、輝線スペクトルＳｂが含まれることになる。

受信増幅器１２２は、受信アンテナ１２１を介して無線受信した受信信号を増幅し、検波器１２３に出力する。検波器１２３は、受信増幅器１２２により増幅された受信インパルス信号（ミリ波パルス）を検波して、リミットアンプ１２４に出力する。

リミットアンプ１２４は、検波器１２３により検波された信号を増幅して、ベースバンド信号再生器１２５に出力する。そして、ベースバンド信号再生器１２５は、リミットアンプ１２４により増幅された信号を受け取り、例えば、５Ｇｂｐｓの受信データの再生を行う。

なお、インパルス無線通信システムは、ミリ波帯域だけでなく、マイクロ波帯、準ミリ波帯、ＵＷＢ等の超広帯域無線通信に利用可能である。

このインパルス無線通信システムは、発振器及びミキサ等が省略可能であり構成が狭帯域通信方式の無線通信システムと比較して簡素で低コストなため、ミリ波帯等では、１０Ｇｂｐｓを超える広帯域無線通信の実現が期待されている。

ここで、インパルス無線通信システムに割り当てられた周波数帯域幅をＢｍａｘとすると、バンドパスフィルタ１０３の通過周波数帯域幅ＢｂｐｆがＢｍａｘと等しいとき、最大通信速度Ｂｍａｘを得ることができる。

例えば、周波数帯域幅Ｂｍａｘが１０ＧＨｚの場合、図１（ｂ）に示すように、バンドパスフィルタ１０３の通過周波数帯域幅Ｂｂｐｆは、ｆ２−ｆ１＝９０−８０＝１０ＧＨｚになり、データ信号の通信速度は、１０Ｇｂｐｓになる。

ところで、多くの無線通信システムは、例えば、周波数１ＭＨｚ当たりの信号強度０ｄＢｍ（＝１ｍＷ／ＭＨｚ）というように、法令や規格等により、単位周波数当りの信号強度（電力スペクトル密度）が規定されている。

そのため、図２（ｃ）に示すように、送信信号（電力スペクトル密度）に輝線スペクトルＳｂが含まれると、輝線スペクトルＳｂの信号強度が電力スペクトル密度の制限を超えて、全周波数帯域での平均電力を上げられないという事態が生じる。

具体的には、例えば、割り当てられた周波数帯域Ｂｍａｘが１０ＧＨｚ（＝１００００ＭＨｚ）のとき、送信スペクトル強度が周波数帯域内で一定であれば、１（ｍＷ／ＭＨｚ）×１００００（ＭＨｚ）＝１０Ｗの出力が可能になる。

しかしながら、送信信号に１ｍＷ／ＭＨｚの輝線スペクトルＳｂが含まれると、この輝線スペクトルＳｂも、電波法に基づく信号強度の制限を受けるため、小さな電力しか許容されないことになる。

一般的に、信号を誤りなく長距離伝送するためには、全周波数帯域のスペクトル電力を最大限大きくして、雑音等に対する信号強度マージン（Ｓ／Ｎ比）を確保することが好ましい。しかしながら、送信電力が輝線スペクトルＳｂで制限されると、Ｓ／Ｎ比を十分確保することが困難になる。

このように、輝線スペクトルＳｂにより送信電力が制限されると、長距離で高品質の無線通信が不利になるため、輝線スペクトルＳｂの生じないインパルス無線通信システムの実現が求められていた。そこで、送信信号に輝線スペクトルＳｂを含まず、長距離で高品質の無線通信に適したバイポーラ・リターンゼロ（ＲＺ）型インパルス無線通信システムが提案されている。

図３〜５は、バイポーラＲＺ型のインパルス送信機を説明するための図である。ここで、図３（ａ）は、バイポーラＲＺ型のインパルス送信機（Ｂ−ＲＺインパルス送信機）で使用する短パルス発生器１０２の一例を示すブロック図であり、短パルス発生器１０２を、バンドパスフィルタ５０６及び送信増幅器５０７と共に示す。バンドパスフィルタ５０６は、バンドパスフィルタ１０３に対応し、送信増幅器５０７は、送信増幅器１０４に対応する。図３（ｂ）は、図３（ａ）に示すトリガーフリップフロップ（Ｔ−ＦＦ）５０４の一例の回路図を示す。図４（ａ）は、短パルス発生器１０２で発生される正極性のパルス、及びバンドパスフィルタ５０６（バンドパスフィルタ１０３）を介して生成される正極性のミリ波パルス（インパルス信号）の例を示す。図４（ｂ）は、短パルス発生器１０２で発生される負極性のパルス、及びバンドパスフィルタ５０６を介して生成される負極性のミリ波パルスの例を示す。図５（ａ）は図３（ａ）に示す短パルス発生器１０２及びバンドパスフィルタ５０６の動作を説明するためのタイムチャートであり、図５（ｂ）はバイポーラＲＺ式短パルス発生器１０２を使用した場合の輝線スペクトル（ノッチ）を示す図である。図５（ｂ）において、横軸は、周波数（ＧＨｚ）を示し、縦軸は、電力スペクトル密度（ｄＢｍ／Ｈｚ）を示す。図５（ｂ）は、ｆｃが８３．５ＧＨｚで、Ｂｗ＝５ＧＨｚ（８１−８６ＧＨｚ）の場合を示す。

図３（ａ）に示すように、バイポーラＲＺ式短パルス発生器１０２は、入力バッファ５０１及び５０２と、ＮＲＺ−ＲＺ変換部５０３と、トリガーフリップフロップ（Ｔ−ＦＦ）５０４と、エッジ整形（シェーピング）回路５０５とを有する。

エッジシェーピング回路５０５は、例えば、直列接続された偶数段のインバータを含み、エッジシェーピング回路５０５によりエッジ成形された出力信号は、バンドパスフィルタ５０６に入力される。

データ信号Ａはノンリターンゼロ信号であり、入力バッファ５０１はノンリターンゼロ信号Ａをバッファリングし、クロックバッファ５０２はクロック信号Ｃｌｏｃｋをバッファリングする。

ＮＲＺ（Non-Return to Zero：ノンリターンゼロ）−ＲＺ（Return to Zero：リターンゼロ）変換部５０３は、ノンリターンゼロ信号Ａをリターンゼロ信号Ｂに変換する。具体的に、ＮＲＺ−ＲＺ変換部５０３は、例えば、論理積（ＡＮＤ）回路であり、ノンリターンゼロ信号Ａ及びクロック信号ＣＬＫの論理積をとり、その論理積信号をリターンゼロ信号Ｂとして出力する。

Ｔ−ＦＦ５０４は、例えば、図３（ｂ）に示すような、リターンゼロ信号Ｂをトランスファーゲート信号とするマスタースレーブ型のフリップフロップ回路で実現される。すなわち、Ｔ−ＦＦ５０４は、入出力を交差接続したインバータ６０２及び６０３によるマスターラッチ、及びインバータ６０５及び６０６によるスレーブラッチと、スレーブラッチの出力のフィードバック経路に配置されたインバータ６０７とを含む。

Ｔ−ＦＦ５０４は、トランジスタで形成されるトランスファーゲート６０１及び６０４を更に含む。トランスファーゲート６０１は、スレーブラッチの出力を、インバータ６０７を介してマスターラッチにフィードバックする経路に配置され、ゲート６０４は、マスターラッチの出力とスレーブラッチの入力の間に配置されている。

トランスファーゲート６０１は、リターンゼロ信号Ｂにより導通状態が制御され、トランスファーゲート６０４は、リターンゼロ信号Ｂの反転信号／Ｂにより導通状態が制御される。これにより、Ｔ−ＦＦ５０４は、リターンゼロ信号Ｂが１周期変化する毎に出力信号Ｃを反転させるリターンゼロ信号Ｂの分周回路として機能する。

例えば、リターンゼロ信号Ｂが『Ｈ』→『Ｌ』→『Ｈ』のように１周期変化する毎に、出力信号Ｃの論理レベルが反転する。すなわち、図５（ａ）に示すように、出力信号Ｃは、リターンゼロ信号Ｂの立ち上がりエッジに同期して論理反転する。

エッジシェーピング回路５０５は、Ｔ−ＦＦ５０４の出力信号Ｃの立ち上がりエッジ及び立ち下がりエッジを急峻にした信号を生成して、バンドパスフィルタ５０６に出力する。ここで、出力信号Ｃを急峻にした信号は、立ち上がり時間及び立ち下がり時間の短い信号になり、より高い周波数までのスペクトルを含む信号になる。

エッジシェーピング回路５０５は、例えば、直列に接続した偶数段のインバータにより実現することができる。また、エッジシェーピング回路５０５は、ピーキングを与えるインダクタを更に配置して、より急峻なエッジが得られるようにしてもよい。

バンドパスフィルタ５０６は、ハイパスフィルタ又はバンドパスフィルタである。バンドパスフィルタ５０６は、エッジシェーピング回路５０５の出力信号の低周波数成分を除去することにより、データ信号Ａの値（データ「１」の値）に応じたパルスの有無であって、正極性パルス及び負極性パルスを交互に生成した信号Ｄを出力する。ここで、バンドパスフィルタ５０６としては、例えば、直列接続されたキャパシタ素子を適用することができる。

送信増幅器５０７は、広帯域増幅器又は分布型増幅器であり、バンドパスフィルタ５０６の出力信号Ｄを増幅し、その増幅した信号を図１（ａ）に示す送信アンテナ１０５に出力する。なお、信号Ｃのエッジが十分に急峻である場合には、エッジシェーピング回路５０５を削除してもよい。また、信号Ｄの大きさが十分であれば、送信増幅器５０７を削除することもできる。

短パルス発生器１０２からバンドパスフィルタ５０６に出力されるバイポーラ短パルスは、データ信号の値に応じたパルスの有無であり且つ正極性パルス及び負極性パルスを交互に含む。

バイポーラ短パルスは、例えば、データ信号の値が「１」のときに正極性パルス又は負極性パルスが発生され、データ信号の値が「０」のときに正極性パルス及び負極性パルスが発生されずに基準電圧になる。正極性パルスは、基準電圧に対して正電圧のパルスであり、負極性パルスは、基準電圧に対して負電圧のパルスである。すなわち、バイポーラ短パルスは、直前のパルスに対して逆極性のパルスになる。

バイポーラＲＺ式短パルスを使用した場合の輝線スペクトルＳｂは、図２（ｃ）に示すユニポーラＲＺ式短パルスを使用した場合の輝線スペクトルＳｂと異なり、図５（ｂ）のように、ノッチＳｎになる。バイポーラＲＺ式短パルスを使用することにより、輝線スペクトルＳｂの信号強度が電力スペクトル密度（送信信号）の制限にかかることがなく、全周波数帯域での平均電力を上げることが可能になる。

バイポーラ短パルスを利用することで、通信速度（１０Ｇｂｐｓ）の整数倍に等しい周波数でノッチ（凹部）が生じ、電力スペクトル密度が小さくなる。そのため、バイポーラ短パルスを利用する通信は、ユニポーラ短パルスを利用する場合に比べて、単位周波数当たりの信号強度の最大値を小さくなるため、送信電力の確保が容易になり、長距離・高品質通信を行うのに有利になる。

ところで、ユニポーラＲＺ方式及びバイポーラＲＺ式を含め、インパルス無線通信システムは、使用する周波数帯域幅あたりの伝送ビット数が小さい、つまり周波数利用効率が低いという問題がある。

すなわち、インパルス無線通信では、ＯＮ／ＯＦＦ変調を行うため、１０ＧＨｚの周波数帯域幅を使用する場合、せいぜい１０Ｇｂｐｓのデータ伝送しか行えない。また、例えば、無線通信システムが近接し、相互の干渉が問題になると共に、同じ周波数帯を利用して伝送速度を上げる要望が出た場合に、周波数利用効率の高い通信システムが求められる。

例えば、無線通信装置の周波数利用効率を向上するためには、１シンボルに複数ビットの情報を包含させる技術、いわゆる多値化が有効であると考えられている。そこで、パルス伝送の場合は、パルスの出現位置を変えることにより情報を伝送するパルス位置変調（Pulse Position Modulation、ＰＰＭ）が研究開発されている。

すなわち、インパルス無線通信システムにおいてパルス位置変調を行う場合、例えば、１周期内に１個のパルス（インパルス）を配置し、送信データに応じてパルスの遅延量を変化させて、パルスを配置する位置（位相）を変えることが考えられる。

図６は、関連技術としてのインパルス送信機における短パルス発生器の一例を示す図であり、１周期内にパルスを配置する位相を変化（−π、−π／２、基準（0）、＋π／２、＋π）させて、２ビットのデータを伝送する例（多重度が『２』の例）を示す。なお、π／２の位相（配置）に対して、例えば、インパルス信号の１周期（例えば、１２ｐｓ）における１／４周期（例えば、３ｐｓ）を対応させることが好ましい。

ここで、図６（ａ）は、バイポーラＲＺインパルス送信機で使用する短パルス発生器１０２の一例を示すブロック図であり、短パルス発生器１０２を、バンドパスフィルタ５０６及び送信増幅器５０７と共に示す。また、図６（ｂ）は、図６（ａ）に示すＴ−ＦＦ（位置変調機能付きトリガーフリップフロップ）５０４の一例の回路図を示す。

関連技術の短パルス発生器１０２は、セレクタ７０１と、クロックバッファ５０２と、Ｔ−ＦＦ７０２と、エッジ整形（シェーピング）回路５０５とを有する。

クロックバッファ５０２、エッジ整形回路５０５、バンドパスフィルタ５０６及び送信増幅器５０７は、図３（ａ）を参照して説明したのと同様のものであり、その説明は省略する。

セレクタ７０１は、シリアルの送信データＤａｔａの２ビット毎のデータパターン及び通信クロックＣｌｏｃｋの２分周信号Ｍに基づいて、５つの選択信号ｐ、ｑ、ｒ、ｓ、ｔを生成する。

すなわち、多重度が『２』のとき、位相が−π、−π／２、基準（0）、＋π／２、＋πとなる信号を生成するために５つの位相制御経路（信号経路）ＳＬｐ〜ＳＬｔを配置して、そのうちの１つを５つの選択信号ｐ、ｑ、ｒ、ｓ、ｔにより選択可能とする。

なお、関連技術のインパルス送信機（短パルス発生器１０２のＴ−ＦＦ７０２の可変遅延部７２０）における位相制御経路（選択信号）の数は、多重度をＮとしたとき、２^Nよりも多く（２^N＋１以上に）なる。

選択信号ｐ、ｑ、ｒ、ｓ、ｔは、その１つが選択的にオン（高レベル『Ｈ』）にされ、残りがオフ（低レベル『Ｌ』）にされる信号である。なお、分周信号Ｍは、例えば、図６（ｂ）に示すＴ−ＦＦ７０２のインバータ７１２の出力として生成された信号を使用することができる。

Ｔ−ＦＦ７０２は、例えば、図６（ｂ）に示すような回路構成を有し、通信クロックｃｌｏｃｋを２分周した分周信号を出力する。分周信号の変化エッジは、選択信号ｐ、ｑ、ｒ、ｓ、ｔに応じて位相がπ／２（例えば、３ｐｓ）ずつ変化する。

Ｔ−ＦＦ７０２は、入出力が交差接続されたインバータ７１２及び７１３によるマスターラッチと、インバータ７１５及び７１６を含むスレーブラッチと、スレーブラッチの出力のフィードバック経路に配置されたインバータ７１７とを有する。

Ｔ−ＦＦ７０２は、トランスファーゲート７１１及び７１４を更に有する。トランスファーゲート７１１は、スレーブラッチの出力をインバータ７１７を介してマスターラッチにフィードバックする経路に配置されている。トランスファーゲート７１４は、マスターラッチの出力とスレーブラッチの入力の間に配置されている。

トランスファーゲート７１１は、クロック信号Ｃｌｏｃｋにより導通状態が制御され、トランスファーゲート７１４は、クロック信号Ｃｌｏｃｋの反転信号／Ｃｌｏｃｋにより導通状態が制御される。

Ｔ−ＦＦ７０２は、スレーブラッチにおいて、インバータ７１５の出力とインバータ７１６の入力（位置変調機能付きＴ−ＦＦ７０２の出力ノード）との間に接続された可変遅延部７２０を更に有する。

可変遅延部７２０は、インバータ７１５の出力とインバータ７１６の入力の間に、並列に接続された第１位相制御経路ＳＬｐ〜第５位相制御経路ＳＬｔを有する。第１位相制御経路ＳＬｐは、選択信号ｐがゲートに入力されるトランスファーゲート７２１のみを有する。第２位相制御経路ＳＬｑは、直列に接続されたトランスファーゲート７２２、７２４及びバッファ７２３を有し、トランスファーゲート７２２及び７２４のゲートには選択信号ｑが入力される。第３位相制御経路ＳＬｒは、直列に接続されたトランスファーゲート７２５、７２７、及び２個のバッファを接続したバッファ列７２６を有し、トランスファーゲート７２５、７２７のゲートには選択信号ｑが入力される。第４位相制御経路ＳＬｓは、直列に接続されトランスファーゲート７２８、７３０、及び、３個のバッファを接続したバッファ列７２９を有し、トランスファーゲート７２８、７３０のゲートには選択信号ｓが入力される。第５位相制御経路ＳＬｔは、直列に接続されトランスファーゲート７３１、７３３、及び、４個のバッファを接続したバッファ列７３２を有し、トランスファーゲート７３１、７３３のゲートには選択信号ｔが入力される。ここで、バッファ７２３、バッファ列７２６、７２９、７３２は、接続されるバッファの数が異なり、このバッファ数の増加に従って、経路の遅延量が増加するようになっている。

これにより、例えば、第３位相制御経路ＳＬｒの出力を基準（０）にしたとき、第１位相制御経路ＳＬｐの出力における位相を−πに設定し、第２位相制御経路ＳＬｑの出力における位相を−π／２に設定することができる。また、第３位相制御経路ＳＬｒの出力を基準（０）にしたとき、第４位相制御経路ＳＬｓの出力における位相を＋π／２に設定し、第５位相制御経路ＳＬｔの出力における位相を＋πに設定することができる。

図６に示す関連技術のインパルス送信機では、位相制御経路ＳＬｐ〜第５位相制御経路ＳＬｔを有するにおけるバッファを制御するために、セレクタ７０１も５つの選択信号ｐ〜ｔを生成するので、回路構成が増大すると共に、複雑化するおそれがある。

図７は、図６に示すインパルス送信機からの信号を受信するインパルス受信機の一例を示すブロック図である。図６を参照して説明した関連技術のインパルス送信機から出力された、位相を変化させて多重化したバイポーラ・インパルス信号を受信するインパルス受信機は、例えば、図７に示す構成を有する。

検波器１２３は、ユニポーラ短パルス発生器８０１と、バンドパスフィルタ８０２と、第１ミキサ８０３Ａと、第２ミキサ８０３Ｂと、π／２移相回路８０４と、を有する。ユニポーラ短パルス発生器８０１は、通信クロックＣｌｏｃｋを多重度（ここでは、『２』）で除した周波数信号（２分周信号）の半周期毎に短パルスを発生する。

すなわち、ユニポーラ短パルス発生器８０１は、例えば、インパルス送信機のバンドパスフィルタ１０３の通過帯域の中心周波数（例えば、８３．５ＧＨｚ）のローカル発振信号の短パルスを発生する。

バンドパスフィルタ８０２は、送信機のバンドパスフィルタ１０３と同様の通過特性を有し、バイポーラ短パルス発生器８０５の出力信号を受け取って、振動信号と同じ周波数の発振信号で、その包絡線が短パルスに対応するパルス信号を生成する。

第１ミキサ８０３Ａは、受信増幅器１２２の出力信号に、バンドパスフィルタ８０２が出力するパルス信号をミキシングして検波を行う。第２ミキサ８０３Ｂは、受信増幅器１２２の出力信号に、バンドパスフィルタ８０２が出力するパルス信号の位相をπ／２移相回路８０４によりπ／２だけ位相シフトし、その位相シフトされた信号をミキシングして検波を行う。これにより中間周波数（Intermediate Frequency、ＩＦ）信号が得られる。

リミットアンプ１２４は、第１ミキサ８０３Ａの出力を増幅する第１アンプ１２４Ａと、第２ミキサ８０３Ｂの出力を増幅する第２アンプ１２４Ｂと、を有する。ここで、第１ミキサ８０３Ａと第２ミキサ８０３Ｂでミキシングするローカル発振信号は、インパルス信号の周期のπ／２（例えば、３ｐｓ）だけ位相がずれている。第１アンプ１２４ＡからＩＦ信号（Ｑ信号）が出力され、第２アンプ１２４ＢからＩＦ信号（Ｉ信号）が出力される。

ベースバンド信号再生器１２５は、アナログ・デジタル変換器（ＡＤＣ：Analog to Digital Converter）８５１と、位相検出部８５２と、データ再生部８５３と、を有する。ＡＤＣ８５１は、ＩＦ信号（Ｑ）及びＩＦ信号（Ｉ）をデジタルデータに変換する。

位相検出部８５２は、ＩＦ信号（Ｑ）及びＩＦ信号（Ｉ）のデジタルデータから、受信したインパルス信号の位相を検出する。データ再生部８５３は、検出した位相及び受信したクロックの位相からデータを再生する。

このように、図６を参照して説明した関連技術のインパルス送信機は、インパルス受信機として、図７に示すようなユニポーラ短パルス発生器８０１を適用したものにより、送信データを再生することができるが、回路規模が大きく複雑になる。

すなわち、図６及び図７によるインパルス無線通信システムは、１周期内にパルスを配置する位相を変化させて送信データの多重化を行うことができるが、インパルス送信機の回路規模が増大して複雑化するという問題がある。

以下、実施形態に係るインパルス送信機、インパルス受信機及びインパルス無線通信システムを、添付図面を参照して詳述する。図８は、実施形態に係るインパルス送信機の短パルス発生器の一例を示す図であり、１周期内にパルスを配置する位相を変化（−π／２、基準（0）、＋π／２、＋π）させて、２ビットのデータを伝送する例（多重度が『２』の例）を示す。なお、π／２の位相（配置）に対して、例えば、インパルス信号の１周期（例えば、１２ｐｓ）における１／４周期（例えば、３ｐｓ）を対応させることが好ましい。

図８（ａ）はバイポーラＲＺインパルス送信機で使用する短パルス発生器１０２の一例を示すブロック図である。図８（ａ）において、短パルス発生器１０２は、バンドパスフィルタ５０６及び送信増幅器５０７と共に示される。また、図８（ｂ）は、図８（ａ）に示すＴ−ＦＦ（位置変調機能付きトリガーフリップフロップ）５０４の一例の回路図を示す。

短パルス発生器１０２は、セレクタ９０１と、クロックバッファ５０２と、Ｔ−ＦＦ９０２と、エッジ整形（シェーピング）回路５０５と、を有する。

ここで、エッジシェーピング回路５０５は、例えば、直列接続された偶数段のインバータを含み、エッジシェーピング回路５０５によりエッジ成形された出力信号は、バンドパスフィルタ５０６に入力される。なお、クロックバッファ５０２、バンドパスフィルタ５０６及び送信増幅器５０７は、例えば、図３を参照して説明したのと同様のものであり、その説明は省略する。

セレクタ９０１は、シリアル送信データＤａｔａの２ビットの毎のデータパターンに応じて、４つの選択信号ｅ、ｆ、ｇ、ｈを生成する。ここで、４つの選択信号ｅ、ｆ、ｇ、ｈは、その１つが選択的にオン（高レベル『Ｈ』）にされ、残りの３つがオフ（低レベル『Ｌ』）にされる。

セレクタ９０１は、送信データＤａｔａから選択信号ｅ、ｆ、ｇ、ｈを生成する。セレクタ９０１の一例は、図９を参照して後に詳述される。

Ｔ−ＦＦ９０２は、例えば、図８（ｂ）に示すような回路構成を有し、通信クロックｃｌｏｃｋを２分周した分周信号Ｃを出力する。分周信号の変化エッジは、選択信号ｅ、ｆ、ｇ、ｈに応じて位相がπ／２（例えば、３ｐｓ）ずつ変化する。

Ｔ−ＦＦ９０２は、入出力を交差接続したインバータ９１２及び９１３によるマスターラッチ並びにインバータ９１５及び９１６によるスレーブラッチ、並びにスレーブラッチの出力のフィードバック経路に配置されたインバータ９１７を有する。

Ｔ−ＦＦ９０２は、トランスファーゲート９１１及び９１４を更に有する。トランスファーゲート９１１はスレーブラッチの出力をインバータ９１７を介してマスターラッチにフィードバックする経路に挿入されて、トランスファーゲート９１４はマスターラッチの出力とスレーブラッチの入力の間に挿入されている。

ここで、トランスファーゲート９１１はクロック信号Ｃｌｏｃｋにより導通状態が制御され、トランスファーゲート９１４はクロック信号Ｃｌｏｃｋの反転信号／Ｃｌｏｃｋにより導通状態が制御される。

Ｔ−ＦＦ９０２は、インバータ９１５の出力とインバータ９１６の入力（位置変調機能付きＴ−ＦＦ９０２の出力ノード）の間に配置された可変遅延部９２０を更に有する。

可変遅延部９２０は、インバータ９１５の出力とインバータ９１６の入力の間に、並列に接続された第１位相制御経路ＳＬｅ〜第４位相制御経路ＳＬｈを有する。第１位相制御経路ＳＬｅは、ゲートには選択信号ｅが入力されるトランスファーゲート９２１のみを有する。第２位相制御経路ＳＬｆは、直列に接続されたトランスファーゲート９２２及びバッファ９２３を有し、トランスファーゲート９２２のゲートには選択信号ｆが入力される。第３位相制御経路ＳＬｇは、直列に接続されたトランスファーゲート９２４、及び、２個のバッファを接続したバッファ列９２５を有し、トランスファーゲート９２４のゲートには選択信号ｇが入力される。第４位相制御経路ＳＬｇは、直列に接続されトランスファーゲート９２６、及び、３個のバッファを接続したバッファ列９２７を有し、トランスファーゲート９２６のゲートには選択信号ｈが入力される。ここで、バッファ９２３、バッファ列９２５、９２７は、接続されるバッファの数が異なり、このバッファ数に従って遅延量が増加するようになっている。

これにより、例えば、第２位相制御経路ＳＬｆの出力を基準（０）にしたとき、第１位相制御経路ＳＬｅの出力位相を−π／２、第３位相制御経路ＳＬｇの出力位相を＋π／２、そして、第４位相制御経路ＳＬｈの出力位相を＋πに設定することができる。

ここで、例えば、バンドパスフィルタ５０６（バンドパスフィルタ１０３）の通過周波数帯域の中心周波数をｆｃとし、その周期ＴをＴ＝１／ｆｃとしたとき、隣接する位相制御経路の位相差『π／２』（遅延時間の差）は、Ｔ／４（例えば、３ｐｓ程度）に設定される。

例えば、第２位相制御経路ＳＬｆの出力を基準としたとき、第１位相制御経路ＳＬｅの出力は、−３ｐｓ（−Ｔ／４：−π／２）に設定され、第３位相制御経路ＳＬｇの出力は、＋３ｐｓ（＋Ｔ／４：＋π／２）に設定される。

可変遅延部９２０では、セレクタ９０１の選択信号ｅに対して第１位相制御経路ＳＬｅの出力が選択され、ｆに対して第２位相制御経路ＳＬｆの出力が選択される。また、選択信号ｇに対して第３位相制御経路ＳＬｇの出力が選択され、ｈに対して第４位相制御経路ＳＬｇの出力が選択される。

実施形態の短パルス発生器１０２は、図６を参照して説明した関連技術の短パルス発生器に比べて、可変遅延部９２０における位相制御経路を５本から４本に低減することが可能になる。

すなわち、多重度が『２』のとき、位相が−π／２、基準（0）、＋π／２、＋πとなる信号を生成するために４つの位相制御経路ＳＬｅ〜ＳＬｈを配置して、そのうちの１つを４つの選択信号ｅ、ｆ、ｇ、ｈにより選択可能とする。

これを一般化すると、実施形態のインパルス送信機（短パルス発生器１０２のＴ−ＦＦ９０２の可変遅延部９２０）における位相制御経路（選択信号）の数は、多重度をＮとしたとき、２^Nになる。

図９は、図８に示す短パルス発生器におけるセレクタの一例を示す回路図である。セレクタ９０１は、１：２のシリアル・パラレル変換回路９４０と、４個のＡＮＤゲート９５１〜９５４とを有する。ＡＮＤゲート９５１の一方の入力が反転入力であり、ＡＮＤゲート９５２の両方の入力が反転入力であり、ＡＮＤゲート９５３の他方の入力が反転入力である。

シリアル・パラレル変換回路９４０は、例えば、シリアル信号である送信データＤａｔａの２ビット分をパラレルデータに変換する。シリアル・パラレル変換回路９４０の出力は、それぞれＡＮＤゲート９５１〜９５４に入力され、送信データＤａｔａの２ビット分に対応して、いずれか１つが『Ｈ』で、残りが『Ｌ』になる４つの選択信号ｅ、ｆ、ｇ、ｈが生成される。

なお、実施形態の短パルス発生器１０２におけるセレクタ９０１に関しても、図６を参照して説明した関連技術の短パルス発生器のセレクタ７０１に比べて、選択信号が５から４へ削減することができるため、回路構成も簡略化されたものになっている。

図１０は図９に示すセレクタの動作を説明するための図であり、図１０（ａ）は送信データＤａｔａの２ビット分のデータ（２ビットデータ）応じた選択信号ｅ、ｆ、ｇ、ｈ、並びに、バンドパスフィルタ５０６により生成されるインパルス信号を示す。また、図１０（ｂ）は、２ビットデータの各値に対する位相関係を示す。

ここで、選択信号ｅ（すなわち、ｅのみが『Ｈ』で、ｆ、ｇ、ｈが『Ｌ』）に対してＥ（０、１）を割り当て、選択信号ｆに対してＦ（０、０）を割り当て、選択信号ｇに対してＧ（１、０）を割り当て、そして、選択信号ｈに対してＨ（１、１）を割り当てている。

例えば、送信データＤａｔａの２ビットデータが（０、０）の時は、選択信号ｆが『Ｈ』で基準になる。また、２ビットデータが（０、１）の時は、選択信号ｅが『Ｈ』になり、遅延は、−Ｔｃ／４（−π／２）、すなわちπ／２の進みになる。

また、２ビットデータが（１、０）の時は、選択信号ｇが『Ｈ』になり、遅延は、＋Ｔｃ／４（＋π／２）、すなわちπ／２の遅れになり、２ビットデータが（１、１）の時は、選択信号ｈが『Ｈ』になり、遅延は、＋Ｔｃ／２（＋π）、すなわちπの遅れになる。なお、図１０（ａ）において、右上（第１象限）に基準の場合のインパルス信号の波形を示し、他の３つ（第２〜第４象限）では、基準のインパルス信号の波形を破線で示している。

図１０（ｂ）に示すように、実施形態のインパルス送信機（短パルス発生器）から出力される送信信号は、４位相偏移変調（ＱＰＳＫ:Quadrature Phase Shift Keying）と類似の関係を示すことになる。従って、知られているＱＰＳＫの復調技術を適用したコヒーレント検波による直交復調が可能で、受信感度を高くすることができる。

ただし、実施形態に係るインパルス受信機は、図１３を参照して説明されるように、受信用の短パルス発生器としてバイポーラ短パルス発生器を適用したものが採用される。

以上において、図１０（ａ）及び図１０（ｂ）に示す割り当ては単なる例であり、これに限定されないのはもちろんである。また、１周期内にパルス（インパルス）を配置する位相（位置）は、π／２毎ずらした４つに限定されず、パルスの位相に従って、シリアル・パラレル変換回路９４０等の構成も様々に変化するのはいうまでもない。

図１１は、図８に示す短パルス発生器の動作を説明するためのタイミング図である。Ｔ−ＦＦ９０２の出力信号Ｃは、クロック信号Ｃｌｏｃｋの１周期毎に変化する。

クロック信号Ｃｌｏｃｋの立ち下りエッジから出力信号Ｃの変化エッジまでの時間が、送信データＤａｔａの２ビットデータの値に応じて異なる。符号Ｍは、クロックＣｌｏｃｋを２分周した分周信号を示す。２ビットデータが（０、０）の時、選択信号ｆが『Ｈ』で、第２位相制御経路ＳＬｆが選択され、遅延は基準（ｆ）になり、出力信号ＣはＣｌｏｃｋの立ち下りエッジで変化する。実際には、Ｃｌｏｃｋの立ち下りエッジから第２位相制御経路ＳＬｆの遅延以上の時間経過後に、出力信号Ｃが変化するが、図１１では、理解を容易にするために、基準（ｆ）の時に、出力信号ＣがＣｌｏｃｋの立ち下りエッジで変化するように描いている。

２ビットデータが（１、０）の時、選択信号ｇが『Ｈ』で、第３位相制御経路ＳＬｇが選択され、出力信号Ｃは基準に比べてπ／２遅れた（＋π／２の）位相で変化する。２ビットデータが（１、１）の時、選択信号ｈが『Ｈ』で、第４位相制御経路ＳＬｈが選択され、出力信号Ｃは基準に比べてπ遅れた（＋πの）位相で変化する。２ビットデータが（０、１）の時、選択信号ｅが『Ｈ』で、第１位相制御経路ＳＬｅが選択され、出力信号Ｃは基準に比べてπ／２進んだ（−π／２の）位相で変化する。

図１２は、実施形態のインパルス送信機の動作を説明するためのタイミング図である。図１２は、通信クロックＣｌｏｃｋ、送信データＤａｔａ、選択信号ｅ、ｆ、ｇ、ｈ、Ｔ−ＦＦ９０２の出力信号Ｃ、バンドパスフィルタ５０６の出力信号Ｄ、及びインパルス信号（ミリ波パルス）の変化の様子を示す。

送信データＤａｔａが『００１０１１０１０１００…』と変化する場合、２ビットデータ（２ビットのデータパターン）の値に基づいて、選択信号ｅ、ｆ、ｇ、ｈのいずれか１つが『Ｈ』になり、他の３つは『Ｌ』になる。この選択信号ｅ、ｆ、ｇ、ｈに基づく可変遅延部９２０の遅延量（位相）の制御により、出力信号Ｃの遷移タイミングが調整され、信号Ｃの変化エッジがシフトする。

正極性又は負極性のインパルス信号は、シフトした信号Ｃの変化エッジにおいてＣの変化方向に応じて発生し、発生したインパルス信号は、送信増幅器１０４で増幅され、送信アンテナ１０５を介して、送信信号として無線送信される。

図１３は、実施形態に係るインパルス送信機からの信号を受信するインパルス受信機の受信回路の一例を示すブロック図であり、図７に示すインパルス送信機から送信されたバイポーラ・インパルス信号を受信インパルス信号として受信する受信回路の一例を示す。

受信回路１は、図１を参照して説明した受信アンテナ１２１と、受信増幅器１２２と、検波器１２３、リミットアンプ１２４及びベースバンド信号再生器１２５に対応する機能を有する。受信回路１は、受信アンテナ１２１を介して受信増幅器１２２が無線受信し且つ増幅した受信パルス信号が入力され、受信パルス信号に対応する受信パルスを復元し、復元した受信パルスに対応するデータを再生する。

受信回路１は、シンボルクロック再生回路１０と、検波回路２０と、第１位相調整回路３０と、第２位相調整回路４０と、データ再生回路５０とを有する。

シンボルクロック再生回路１０は、包絡線検波回路１１と、クロック再生アンプ１２と、クロック再生Ｔ−ＦＦ１３と、クロック再生周波数位相検出回路１４と、クロック再生ローパスフィルタ１５と、クロック再生電圧制御発振器（ＶＣＯ）１６とを有する。シンボルクロック再生回路１０は、受信アンテナ１２１を介して受信した受信インパルス信号ＲＦからクロックを再生する。一例では、シンボルクロック再生回路１０が再生するクロックの周波数は３ＧＨｚである。

包絡線検波回路１１は、受信アンテナ１２１を介して受信した受信インパルス信号ＲＦが入力され、入力された受信インパルス信号ＲＦに対応するミリ波パルスの包絡線を検出し、検出した包絡線を示す包絡線信号をクロック再生アンプ１２に出力する。なお、受信回路１では、包絡線検波回路１１の代わりに、受信インパルス信号ＲＦに対応するミリ波パルスの包絡線を検出可能な乗算器が配置されてもよい。クロック再生アンプ１２は、包絡線検波回路１１から入力された包絡線信号をクロック再生Ｔ−ＦＦ１３に出力する。クロック再生Ｔ−ＦＦ１３は、図３を参照して説明したＴ−ＦＦ５０４と同様の構成を有し、包絡線信号に対応する包絡線の周波数の１／２の周波数を有する抽出クロックを出力する。クロック再生周波数位相検出回路１４は、クロック再生Ｔ−ＦＦ１３から入力される抽出クロックの周波数及び位相に、クロックＶＣＯ１６が生成するクロックの周波数及び位相を一致させるクロック制御信号をクロック再生ローパスフィルタ１５に出力する。クロック再生ローパスフィルタ１５は、入力されたクロック制御信号に応じた制御電圧をクロック再生ＶＣＯ１６に出力する。クロック再生ＶＣＯ１６は、クロック再生ローパスフィルタ１５から入力される制御電圧に応じて周波数及び位相を調整して、クロックを出力する。

検波回路２０は、バイポーラ短パルス発生器２１と、バンドパスフィルタ２２と、第１ミキサ２３Ａと、第２ミキサ２３Ｂと、π／２移相回路２４と、第１アンプフィルタ２５Ａと、第２アンプフィルタ２５Ｂとを有する。

バイポーラ短パルス発生器２１は、シンボルクロック再生回路１０によって生成され且つ第１位相調整回路３０及び第２位相調整回路４０によって位相が調整された再生クロックの立ち上がりエッジに応じて極性が反転する受信パルスを生成する。バイポーラ短パルス発生器２１は、図３〜５を参照して説明した短パルス発生器１０２と同一の構成を有するので、ここでは詳細な説明は省略する。

バンドパスフィルタ２２は、送信機のバンドパスフィルタ１０３と同様の通過特性を有する。バンドパスフィルタ２２は、バイポーラ短パルス発生器２１から出力されるパルス信号を受け取って、ローカルインパルス信号ＬＯを生成する。ローカルインパルス信号ＬＯは、振動信号と同じ周波数の発振信号で、包絡線が受信パルスに対応するミリ波パルスである。

第１ミキサ２３Ａは、受信アンテナ１２１を介して受信した受信インパルス信号ＲＦに、バンドパスフィルタ２２が出力するローカルインパルス信号ＬＯをミキシングして検波を行う。第２ミキサ２３Ｂは、受信アンテナ１２１を介して受信した受信インパルス信号ＲＦに、π／２だけ位相シフトされたローカルインパルス信号ＬＯをミキシングして検波を行う。π／２移相回路２４は、バンドパスフィルタ２２から入力されるローカルインパルス信号ＬＯの位相をπ／２だけ位相シフトして、第２ミキサ２３Ｂに出力する。第１アンプフィルタ２５Ａは、第１ミキサ２３Ａから入力される信号を増幅し且つ高周波数成分を除去して第１中間周波数信号ＩＦＩを出力する。第２アンプフィルタ２５Ｂは、第２ミキサ２３Ｂから入力される信号を増幅し且つ高周波数成分を除去して高周波数成分を除去して第２中間周波数信号ＩＦＱを出力する。

図１４（ａ）は、第１位相調整回路３０の内部回路図である。

第１位相調整回路３０は、遅延量選択回路３１と、振幅検出回路３２と、遅延量決定回路３３とを有し、シンボルクロック再生回路１０が再生したクロックの遅延量すなわち位相を粗調整する。

遅延量選択回路３１は、π移相回路３４と、π／２移相回路３５と、第１位相選択回路３６と、第２位相選択回路３７とを有し、シンボルクロック再生回路１０が再生したクロックを遅延させるための複数の遅延量の何れか１つを選択する。π移相回路３４は一例では、インバータであり、シンボルクロック再生回路１０が再生したクロックの位相をπだけ位相シフトし、位相シフトしたクロックを第１位相選択回路３６に出力する。π／２移相回路３５は、第１位相選択回路３６から入力されるクロックの位相をπ／２だけ位相シフトし、位相シフトしたクロックを第２位相調整回路４０に出力する。第１位相選択回路３６は、遅延量決定回路３３から入力される第１調整信号ＡＤＪ１に応じて、シンボルクロック再生回路１０が再生したクロック及びπ移相回路３４が位相シフトしたクロックの何れか一方を選択して出力する。第２位相選択回路３７は、遅延量決定回路３３から入力される第２調整信号ＡＤＪ２に応じて、第１位相選択回路３６が選択したクロック及びπ／２移相回路３５が位相シフトしたクロックの何れか一方を選択して出力する。

図１４（ｂ）は、遅延量選択回路３１による遅延量の調整の一例を示す図である。

遅延量選択回路３１は、第１調整信号ＡＤＪ１が「１」であり且つ第２調整信号ＡＤＪ２が「１」であるとき、π移相回路３４及びπ／２移相回路３５の双方をクロックが通過する経路を選択して、クロックの位相を３π／２だけずらす。遅延量選択回路３１は、第１調整信号ＡＤＪ１が「１」であり且つ第２調整信号ＡＤＪ２が「０」であるとき、π移相回路３４をクロックが通過する経路を選択して、クロックの位相をπだけずらす。遅延量選択回路３１は、第１調整信号ＡＤＪ１が「０」であり且つ第２調整信号ＡＤＪ２が「１」であるとき、π／２移相回路３５をクロックが通過する経路を選択して、クロックの位相をπ／２だけずらす。遅延量選択回路３１は、第１調整信号ＡＤＪ１が「０」であり且つ第２調整信号ＡＤＪ２が「０」であるとき、π移相回路３４及びπ／２移相回路３５の双方をクロックが通過しない経路を選択して、クロックの位相を変化させない。

振幅検出回路３２は、第１アンプフィルタ２５Ａから第１中間周波数信号ＩＦＩが入力され、入力された第１中間周波数信号ＩＦＩの振幅を検出して、検出した振幅を示す振幅信号を遅延量決定回路３３に出力する。なお、ここでは、振幅検出回路３２は、第１中間周波数信号ＩＦＩの振幅を検出するが、振幅検出回路３２は、第２中間周波数信号ＩＦＱの振幅を検出してもよく、第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの双方の振幅を検出してもよい。

遅延量決定回路３３は、遅延量選択回路３１が選択した複数の遅延量のそれぞれでクロックを遅延させたときに、振幅検出回路３２によって検出された振幅が最大になる遅延量を決定する。

図１５（ａ）は、受信インパルス信号ＲＦの位相とローカルインパルス信号ＬＯの位相が一致したときの中間周波数信号の振幅を示す図である。図１５（ｂ）は、受信インパルス信号ＲＦの位相とローカルインパルス信号ＬＯの位相が一致しないときの第１中間周波数信号ＩＦＩの振幅を示す図である。図１５（ｃ）は、受信インパルス信号ＲＦの位相とローカルインパルス信号ＬＯの位相のずれと、第１中間周波数信号ＩＦＩの振幅との関係を示す図である。図１５（ａ）及び１５（ｂ）において、横軸は時間を任意単位で示し、縦軸は受信インパルス信号ＲＦ、ローカルインパルス信号ＬＯ及び第１中間周波数信号ＩＦＩの包絡線の振幅を任意単位で示す。図１５（ｃ）において、横軸は受信インパルス信号ＲＦとローカルインパルス信号ＬＯとの間の位相差を任意単位で示し、縦軸は第１中間周波数信号ＩＦＩの振幅を任意単位で示す。

第１中間周波数信号ＩＦＩの振幅は、受信インパルス信号ＲＦの位相とローカルインパルス信号ＬＯの位相が一致したとき、最大となる。第１中間周波数信号ＩＦＩの振幅は、受信インパルス信号ＲＦとローカルインパルス信号ＬＯとの間の位相差が大きくなるに従って単調減少する。すなわち、第１中間周波数信号ＩＦＩの振幅が大きいほど、受信インパルス信号ＲＦとローカルインパルス信号ＬＯとの間の位相差は小さくなる。遅延量決定回路３３は、第１調整信号ＡＤＪ１及び第２調整信号ＡＤＪ２を「００」から「１１」まで変化させて、それぞれの状態での第１中間周波数信号ＩＦＩの振幅を取得する。遅延量決定回路３３は、第１中間周波数信号ＩＦＩの振幅が最大になる第１調整信号ＡＤＪ１及び第２調整信号ＡＤＪ２の信号値を、設定信号値に決定する。

遅延量決定回路３３は、一例では、インパルス受信機の起動時に、第１位相調整回路３０を制御して、第１位相調整回路３０による遅延量を決定する。まず、遅延量決定回路３３は、遅延量選択回路３１に出力する第１調整信号ＡＤＪ１及び第２調整信号ＡＤＪ２を「００」に設定して、振幅検出回路３２から第１中間周波数信号ＩＦＩの振幅を取得する。次いで、遅延量決定回路３３は、遅延量選択回路３１に出力する第１調整信号ＡＤＪ１及び第２調整信号ＡＤＪ２を「１０」に設定して、振幅検出回路３２から第１中間周波数信号ＩＦＩの振幅を取得する。次いで、遅延量決定回路３３は、遅延量選択回路３１に出力する第１調整信号ＡＤＪ１及び第２調整信号ＡＤＪ２を「０１」に設定して、振幅検出回路３２から第１中間周波数信号ＩＦＩの振幅を取得する。次いで、遅延量決定回路３３は、遅延量選択回路３１に出力する第１調整信号ＡＤＪ１及び第２調整信号ＡＤＪ２を「１１」に設定して、振幅検出回路３２から第１中間周波数信号ＩＦＩの振幅を取得する。そして、遅延量決定回路３３は、第１調整信号ＡＤＪ１及び第２調整信号ＡＤＪ２を「００」から「１１」まで変化させたときに第１中間周波数信号ＩＦＩの振幅が最大になる第１調整信号ＡＤＪ１及び第２調整信号ＡＤＪ２の信号値を、設定信号値に決定する。遅延量決定回路３３が第１中間周波数信号ＩＦＩの振幅が最大になる第１調整信号ＡＤＪ１及び第２調整信号ＡＤＪ２の信号値を、設定信号値に決定することで、シンボルクロック再生回路１０が再生したクロックの位相は粗調整される。

第２位相調整回路４０は、第１振幅比較回路４１と、第２振幅比較回路４２と、遅延量変更指示回路４３と、遅延量変更回路４４とを有し、第１位相調整回路３０によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する。第１振幅比較回路４１は、第１中間周波数信号ＩＦＩの振幅と振幅しきい値Ｒｅｆとを比較して、第１中間周波数信号ＩＦＩの振幅が振幅しきい値Ｒｅｆ以上のとき、信号値「１」を示す第１比較信号を出力する。また、第１振幅比較回路４１は、第１中間周波数信号ＩＦＩの振幅が振幅しきい値Ｒｅｆ未満のとき、信号値「０」を示す第１比較信号を出力する。第２振幅比較回路４２は、第２中間周波数信号ＩＦＱの振幅と振幅しきい値Ｒｅｆとを比較して、第２中間周波数信号ＩＦＱの振幅が振幅しきい値Ｒｅｆ以上のとき、信号値「１」を示す第２比較信号を出力する。また、第２振幅比較回路４２は、第２中間周波数信号ＩＦＱの振幅が振幅しきい値Ｒｅｆ未満のとき、信号値「０」を示す第２比較信号を出力する。

遅延量変更指示回路４３は、ＡＮＤゲート４５と、第２Ｔ−ＦＦ４６とを有する。遅延量変更指示回路４３は、第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの双方の振幅が振幅しきい値以上であるときに、クロックの遅延量を変化させることを示す遅延量変更指示信号を出力する。ＡＮＤゲート４５の一方の入力端子は第１振幅比較回路４１の出力端子に接続され、ＡＮＤゲート４５の他方の入力端子は第２振幅比較回路４２の出力端子に接続される。ＡＮＤゲート４５は、第１振幅比較回路４１及び第２振幅比較回路４２の双方の出力信号に対応する信号値が「１」のときに、信号値「１」を示す検知信号ＮＳＹＮを第２Ｔ−ＦＦ４６に出力する。すなわち、ＡＮＤゲート４５は、第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの双方の振幅が振幅しきい値以上であるときに、信号値「１」を示す検知信号ＮＳＹＮを第２Ｔ−ＦＦ４６に出力する。第２Ｔ−ＦＦ４６は、図３を参照して説明したＴ−ＦＦ５０４と同様の構成を有し、ＡＮＤゲート４５の出力信号が立ち上がりエッジで信号値が「０」及び「１」である出力信号を交互に出力する。遅延量変更指示回路４３は、第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの双方の振幅が振幅しきい値以上であるときに、信号値「１」を示す遅延量変更指示信号を出力する。

遅延量変更回路４４は、第２位相検出回路４７と、第２ローパスフィルタ４８と、可変遅延回路４９とを有する。遅延量変更回路４４は、遅延量変更指示信号に対応する信号値の変化に応じて、出力する再生クロックの遅延量を変化させる。第２位相検出回路４７は、第２Ｔ−ＦＦ４６から入力される遅延量変更指示信号に対応する信号値の変化に応じて、シンボルクロック再生回路１０から入力されるクロックの位相を調整することを示す遅延制御信号を第２ローパスフィルタ４８に出力する。第２位相検出回路４７は、第１位相調整回路３０によって遅延量が粗調整されたクロック及び遅延量変更指示信号の変化エッジの位相関係に基づいて、両者の位相が一致する方向にクロックを変化させる遅延制御信号を出力する。第２ローパスフィルタ４８は、入力された遅延制御信号に応じた遅延制御電圧を可変遅延回路４９に出力する。可変遅延回路４９は、第２ローパスフィルタ４８から入力される遅延制御電圧に応じて、シンボルクロック再生回路１０から入力されるクロックの遅延量を変化させた再生クロックを出力する。

図１６は、受信インパルス信号ＲＦとローカルインパルス信号ＬＯとの間の位相差と、第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの振幅との関係を示す図である。図１６において、横軸は受信インパルス信号ＲＦとローカルインパルス信号ＬＯとの間の位相差を示し、縦軸は第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの振幅を示す。

破線で囲まれた領域Ａ０〜Ａ４のそれぞれでは、第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの何れか一方の振幅は、振幅しきい値Ｒｅｆ未満であり、受信インパルス信号ＲＦとローカルインパルス信号ＬＯとが同期していると判定される。一方、領域Ｂ０〜Ｂ３のそれぞれでは、第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの双方の振幅の絶対値は、振幅しきい値Ｒｅｆ以上であり、受信インパルス信号ＲＦとローカルインパルス信号ＬＯとが非同期であると判定される。

図１７は、第２位相調整回路４０の動作を示すタイミングチャートであり、図１７（ａ）は受信回路１の起動時の動作を示し、図１７（ｂ）は非同期状態の動作を示し、図１７（ｃ）は同期状態の動作を示す。図１７（ａ）において、横軸は時間を示し、縦軸は遅延量変更回路４４の制御電圧を示す。図１７（ｂ）及び１７（ｃ）において、グラフ１７１及び１８１は第１振幅比較回路４１から出力される第１振幅比較信号を示し、グラフ１７２及び１８２は第２振幅比較回路４２から出力される第２振幅比較信号を示す。また、グラフ１７３及び１８３は遅延量変更指示回路４３から出力される遅延量変更指示信号を示し、グラフ１７４及び１８４は第２位相検出回路４７から出力される遅延量変更指示信号を示す。また、グラフ１７５及び１８５は第１中間周波数信号ＩＦＩを示し、グラフ１７６及び１８６は第２中間周波数信号ＩＦＱを示す。また、グラフ１７７及び１８７はデータ再生回路５０から出力される第１再生データ信号ＤＲ０を示し、グラフ１７８及び１８８はデータ再生回路５０から出力される第２再生データ信号ＤＲ１を示す。

受信回路１の起動時には、遅延量変更回路４４の制御電圧は急激に上昇した後に、図１７（ａ）において矢印Ａで示す時点で飽和して、矢印Ｂで示す時点まで、遅延量変更回路４４の制御電圧は略一定値を維持する。矢印Ｂに示す時点において、第２位相調整回路４０が動作することに伴って遅延量変更回路４４の制御電圧は上昇する。

図１７（ｂ）に示す非同期状態では、矢印Ｃ及びＤで示す時点のように、第１比較信号及び第２比較信号に対応する信号値の双方が同時に「１」になると、遅延量変更指示回路４３から出力される遅延量変更指示信号の信号値が反転する。遅延量変更指示信号の信号値が反転することに応じて、第２位相検出回路４７が遅延量変更指示信号を出力して、再生クロックの位相は微調整される。

図１７（ｃ）に示す同期状態では、第１比較信号及び第２比較信号に対応する信号値の双方が同時に「１」になることはないので、遅延量変更指示信号の信号値は「０」又は「１」の一定値を維持する。同期状態では、遅延量変更指示信号の信号値は「０」又は「１」の一定値を維持するので、再生クロックの位相は微調整されることなく、一定に維持される。

データ再生回路５０は、第１データ再生比較回路５１と、第２データ再生比較回路５２と、データ再生論理回路５３と、第１データ再生Ｄ−ＦＦ５４と、第２データ再生Ｄ−ＦＦ５５とを有する。データ再生回路５０は、復元されたパルスを示す第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱに対応するデータを再生して、再生したデータを、第２位相調整回路から出力される再生クロックの立ち上がりエッジでラッチして出力する。

図１８（ａ）は第１データ再生比較回路５１の内部回路図であり、図１８（ｂ）は第１データ再生比較回路５１の動作を説明するための図であり、図１８（ｃ）はデータ再生論理回路５３の内部回路図である。

第１データ再生比較回路５１は、高振幅比較回路５６Ａと、低振幅比較回路５６Ｂとを有する。高振幅比較回路５６Ａは、第１中間周波数信号ＩＦＩに対応するパルスの振幅と高振幅しきい値ＲＥＦ＿Ｈとを比較して、比較結果を示す第１高振幅比較信号ＯＨＰ及び第２高振幅比較信号ＯＨＮを出力する。第１高振幅比較信号ＯＨＰは、第１中間周波数信号ＩＦＩに対応するパルスの振幅が高振幅しきい値ＲＥＦ＿Ｈ以上のとき、すなわち図１６（ｂ）において矢印「ＶＨ」で示される場合に、信号値「１」を示す。第１高振幅比較信号ＯＨＰは、第１中間周波数信号ＩＦＩに対応するパルスの振幅が高振幅しきい値ＲＥＦ＿Ｈ未満のとき、すなわち図１６（ｂ）において矢印「ＶＭ」で示される場合に、信号値「０」を示す。第２高振幅比較信号ＯＨＮは、第１高振幅比較信号ＯＨＰの反転信号である。第２高振幅比較信号ＯＨＮは、第１中間周波数信号ＩＦＩに対応するパルスの振幅が高振幅しきい値ＲＥＦ＿Ｈ未満のときに信号値「１」を示す。また、第２高振幅比較信号ＯＨＮは、第１中間周波数信号ＩＦＩに対応するパルスの振幅が高振幅しきい値ＲＥＦ＿Ｈ以上のときに信号値「０」を示す。

低振幅比較回路５６Ｂは、第１中間周波数信号ＩＦＩに対応するパルスの振幅と低振幅しきい値ＲＥＦ＿Ｌとを比較して、比較結果を示す第１低振幅比較信号ＯＬＰ及び第２低振幅比較信号ＯＬＮを出力する。第１低振幅比較信号ＯＬＰは、第１中間周波数信号ＩＦＩに対応するパルスの振幅が低振幅しきい値ＲＥＦ＿Ｌ以上のとき、すなわち図１６（ｂ）において矢印「ＶＭ」で示される場合に、信号値「１」を示す。第１低振幅比較信号ＯＬＰは、第１中間周波数信号ＩＦＩに対応するパルスの振幅が低振幅しきい値ＲＥＦ＿Ｌ未満のとき、すなわち図１６（ｂ）において矢印「ＶＬ」で示される場合に、信号値「０」を示す。第２低振幅比較信号ＯＬＮは、第１低振幅比較信号ＯＬＰの反転信号である。第２低振幅比較信号ＯＬＮは、第１中間周波数信号ＩＦＩに対応するパルスの振幅が低振幅しきい値ＲＥＦ＿Ｌ未満のときに信号値「１」を示す。また、第２低振幅比較信号ＯＬＮは、第１中間周波数信号ＩＦＩに対応するパルスの振幅が低振幅しきい値ＲＥＦ＿Ｌ以上のときに信号値「０」を示す。

第２データ再生比較回路５２は、第１データ再生比較回路５１と同様な構成を有するので、ここでは詳細な説明は省略する。

データ再生論理回路５３は、第１ＡＮＤゲート５７Ａと、第２ＡＮＤゲート５７Ｂと、第３ＡＮＤゲート５７Ｃと、第１ＯＲゲート５８Ａと、第２ＯＲゲート５８Ｂとを有する。第１ＡＮＤゲート５７Ａ、第２ＡＮＤゲート５７Ｂ及び第３ＡＮＤゲート５７Ｃは、第１データ再生比較回路５１及び第２データ再生比較回路５２から信号が入力され、入力される信号に応じた論理を示す信号を出力する。第１ＯＲゲート５８Ａは、第１ＡＮＤゲート５７Ａ及び第２ＡＮＤゲート５７Ｂから出力される信号の論理和を示す信号を第１再生データ信号ＤＲ０として出力する。第２ＯＲゲート５８Ｂは、第２ＡＮＤゲート５７Ｂ及び第３ＡＮＤゲート５７Ｃから出力される信号の論理和を示す信号を第２再生データ信号ＤＲ１として出力する。

表１は、データ再生論理回路５３の真理値表を示す。

表１に示すように、データ再生論理回路５３は、RFとLOの位相差に応じた再生データを出力する。無線信号のフレームに存するプリアンブル信号など既知のデータパターンとの照合を行い、ローテーションをかけることで、再生データを送信データに一致させることができる。

第１データ再生Ｄ−ＦＦ５４は、データ再生論理回路５３から出力される第１再生データ信号ＤＲ０に対応するデータを、第２位相調整回路４０から入力される再生クロックの立ち上がりエッジでラッチして出力する。第２データ再生Ｄ−ＦＦ５５は、データ再生論理回路５３から出力される第２再生データ信号ＤＲ１に対応するデータを、第２位相調整回路４０から入力される再生クロックの立ち上がりエッジでラッチして出力する。

図１９は、データ再生回路５０の動作を示すタイミングチャートである。図１９において、グラフ１９１は受信インパルス信号ＲＦを示し、グラフ１９２は第１中間周波数信号ＩＦＩを示し、グラフ１９３は第２中間周波数信号ＩＦＱを示す。また、グラフ１９４は受信インパルス信号ＲＦに対応する送信データの下位ビットデータＤＴ０を示し、グラフ１９５は受信インパルス信号ＲＦに対応する送信データの上位ビットデータＤＴ１を示す。また、グラフ１９６は再生データの下位ビットデータＤＲ０を示し、グラフ１９７は再生データの上位ビットデータＤＲ１を示し、グラフ１９８は検知信号ＮＳＹＮを示す。

受信インパルス信号ＲＦの周波数帯域幅は８１〜８６ＧＨｚであり、受信インパルス信号の包絡線の周波数は３ＧＨｚである。また、第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの中心電圧０．６Ｖであり、第１中間周波数信号ＩＦＩ及び第２中間周波数信号ＩＦＱの振幅は±０．３Ｖである。また、高振幅しきい値ＲＥＦ＿Ｈは０．７５Ｖであり、低振幅しきい値ＲＥＦ＿Ｌは０．４５Ｖである。

データ再生回路５０は、検知信号ＮＳＹＮが「０」であり、第２位相調整回路４０によって受信インパルス信号ＲＦとローカルインパルス信号ＬＯとが同期していると判断されているとき、送信データに対応する再生データを生成することができる。

図２０は、受信回路１の動作を示すタイミングチャートであり、図２０（ａ）は起動時の動作を示し、図２０（ｂ）は定常動作時の動作を示す。図２０において、グラフ２０１及び２０４は受信インパルス信号ＲＦを示し、グラフ２０２及び２０５は第１中間周波数信号ＩＦＩを示し、グラフ２０３はＶＣＯ１６の制御電圧を示し、グラフ２０６は可変遅延回路４９の制御電圧を示す。図２０（ａ）において、受信インパルス信号の包絡線の周波数は３ＧＨｚであり、ＶＣＯ１６の発振周波数の初期値は２．７ＧＨｚである。

受信回路１の起動時には、シンボルクロック再生回路１０は、受信インパルス信号ＲＦとミキシングされるローカルインパルス信号ＬＯの位相を、受信インパルス信号ＲＦに同期させるように、再生クロックの周波数及び位相を調整する。矢印Ａで示される時点において、ＶＣＯ１６の発振周波数は収束する。

受信回路１の定常動作時には、第２位相調整回路４０は、矢印Ｂで示される時点のようにジッタが発生した場合に、ローカルインパルス信号ＬＯの位相を、受信インパルス信号ＲＦに同期させるように再生クロックの周波数及び位相を調整する。

受信回路１では、第１位相調整回路３０がクロックの遅延量を粗調整し、且つ第２位相調整回路４０が第１位相調整回路３０によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する。受信回路１は、第１位相調整回路３０による粗調整及び第２位相調整回路４０による微調整の２段階で再生クロックの位相を調整するので、再生クロックの位相を高精度に調整できる。

図２１（ａ）は第１位相調整回路３０による粗調整を概略的に示す図であり、図２１（ｂ）は第２位相調整回路４０による微調整を概略的に示す図である。

第１位相調整回路３０は、受信インパルス信号の包絡線の位相と、再生クロックの位相とをπ／２ずつ比較して、再生クロックの位相が受信インパルス信号の包絡線に一致するように粗調整する。

第２位相調整回路４０は、受信インパルス信号に含まれるインパルス波と、再生クロックとを比較して、再生クロックの位相が受信インパルス信号に含まれるミリ波の位相に一致するように微調整する。

また、受信回路１では、第１位相調整回路３０がクロックを遅延させる遅延量を変化させて、中間周波数信号の振幅が最大となる遅延量を設定値として選択するので、製造条件のばらつき等に起因するクロックの位相のずれを粗調整することができる。

また、受信回路１では、ＩＱ変調の復調回路と同様な構成を有する第１ミキサ２３Ａ及び第２ミキサ２３Ｂを使用して受信インパルス信号を復調できるので、ＩＱ変調の復調回路の構成素子を使用できるので、製造コストを低減することができる。

また、受信回路１では、第２位相調整回路４０は、第１中間周波数信号及び第２中間周波数信号の双方の振幅が振幅しきい値以上であるときに再生クロックの位相がずれたと判断するので、簡素な構成で、再生クロックの位相のずれの有無を判断できる。

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明及び技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点及び欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神及び範囲を逸脱することなく行えることが理解されるべきである。

１ 受信回路
１０ シンボルクロック再生回路
２０ 検波回路
２０ 検波回路
２１ バイポーラ短パルス発生器
２２ バンドパスフィルタ
２３Ａ、２３Ｂ ミキサ
３０ 第１位相調整回路
４０ 第２位相調整回路
５０ データ再生回路

Claims (6)

1. 交互に極性を反転させると共に遅延量を変化させて多重化した受信パルスを示す受信インパルス信号からクロックを再生するクロック再生回路と、
   前記クロックの遅延量を粗調整する第１位相調整回路と、
   前記第１位相調整回路によって遅延量が粗調整されたクロックの遅延量を更に微調整して再生クロックを生成する第２位相調整回路と、
   交互に極性を反転させるローカルパルスを前記再生クロックの変化エッジに応じて発生するパルス発生器と、前記発生されたローカルパルスの所定の帯域を通過させて、ローカルインパルス信号を生成する受信バンドパスフィルタと、前記ローカルインパルス信号に応じて前記受信インパルス信号を検波して中間周波数信号を出力するミキサとを有する検波回路と、
   前記中間周波数信号に対応するデータを再生して、前記再生したデータを前記再生クロックの変化エッジでラッチして出力するデータ再生回路と、
   を有することを特徴とするインパルス受信機。
2. 前記第１位相調整回路は、
   前記クロックを遅延させるための複数の遅延量の何れか１つを選択可能な遅延量選択回路と、
   前記中間周波数信号の振幅を検出する振幅検出回路と、
   前記遅延量選択回路によって選択された複数の遅延量のそれぞれで前記クロックを遅延させたときに、前記検出された振幅が最大になる遅延量を決定する遅延量決定回路と、
   を有する、請求項１に記載のインパルス受信機。
3. 前記ミキサは、
   前記ローカルインパルス信号の位相をπ／２だけ位相シフトしてシフトローカルインパルス信号を生成するπ／２移相回路と、
   前記受信インパルス信号に前記ローカルインパルス信号をミキシングして第１中間周波数信号を生成する第１ミキサと、
   前記受信インパルス信号に前記シフトローカルインパルス信号をミキシングして第２中間周波数信号を生成する第２ミキサと、を有し、
   前記受信パルスは、前記受信インパルス信号の周期のπ／２に相当する遅延量ずつシフトし且つ交互に極性を反転させたパルスを含む、請求項１又は２に記載のインパルス受信機。
4. 前記第２位相調整回路は、
   前記第１中間周波数信号の振幅と所定の振幅しきい値と比較する第１比較回路と、
   前記第２中間周波数信号の振幅と前記振幅しきい値と比較する第２比較回路と、
   前記第１中間周波数信号及び前記第２中間周波数信号の双方の振幅が前記振幅しきい値以上であるときに、前記再生クロックの遅延量の変化させることを示す遅延量変更指示信号を出力する遅延量変更指示回路と、
   前記遅延量変更指示信号の入力に応じて、前記再生クロックの遅延量を変化させる遅延量変更回路と、
   を有する、請求項３に記載のインパルス受信機。
5. 位相を変化させて多重化したバイポーラ・インパルス信号を送信するインパルス送信機であって、
   通信クロックのタイムスロット単位のデータ信号を生成するベースバンド信号生成器と、
   前記データ信号に基づいて、極性を反転させたバイポーラ短パルスを生成する短パルス発生器と、
   前記バイポーラ短パルスを受け取り、所定の周波数帯域幅だけを通過させて前記バイポーラ・インパルス信号を生成するバンドパスフィルタと、を有し、
   前記短パルス発生器は、
   異なる遅延を与えて前記バイポーラ短パルスの位相を変化させ、前記多重化する多重度に基づく数の位相制御経路を含む位置変調機能付きトリガーフリップフロップを有する、ことを特徴とするインパルス送信機。
6. 請求項１〜４の何れか１項に記載のインパルス受信機と、
   請求項５に記載のインパルス送信機であって、前記バイポーラ・インパルス信号を前記受信インパルス信号として前記インパルス受信器に送信するインパルス送信機と、
   を含むことを特徴とするインパルス無線通信システム。