JP2018017810A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】電気光学装置においてより高品質の電源を供給する。【解決手段】電気光学装置は、第１基板と、第１映像信号入力端子および第１電源端子を含み、前記第１基板上において第１方向に並べられた第１端子群と、第２映像信号入力端子および第２電源端子を含み、前記第１端子群に対して前記第１方向と異なる第２方向に配置され、前記第１基板上において当該第１方向に並べられた第２端子群と、前記第１基板上に形成され、前記第１電源端子と前記第２電源端子とを接続する第１配線とを有する。【選択図】図６

Description

本発明は、電気光学装置および電子機器に関する。

液晶パネル等の電気光学装置を、ＦＰＣ（Flexible Printed Circuit）基板を用いて実装する技術が知られている。例えば特許文献１には、ガラス基板上にＩＣチップおよびＦＰＣ基板を実装する技術が記載されている。

特開２００８−１６００３８号公報

近年、電気光学装置の高解像度化に伴い、実装に用いられる端子の数が増える傾向にある。また、小型化および高精細化の要求により端子として用いることのできる面積には限りがあり、配線も細くなる傾向にある。しかし、電源線が細くなると、電源電圧が安定せず電気光学装置の動作に支障をきたす場合があった。

これに対し本発明は、電気光学装置において小型化可能でより高品質の電源によって、高精細で高品位な表示を可能とすることを目的とする。

本発明は、第１基板と、第１映像信号入力端子および第１電源端子を含み、前記第１基板上において第１方向に並べられた第１端子群と、第２映像信号入力端子および第２電源端子を含み、前記第１端子群に対して前記第１方向と異なる第２方向に配置され、前記第１基板上において当該第１方向に並べられた第２端子群と、前記第１基板上に形成され、前記第１電源端子と前記第２電源端子とを接続する第１配線とを有する電気光学装置を提供する。
この電気光学装置によれば、より高品質の電源を供給することができる。

前記第１配線は、前記第１映像信号入力端子に接続された第２配線および前記第２映像信号入力端子に接続された第３配線よりも太くてもよい。
この電気光学装置によれば、第１配線が第２配線および第３配線と同じ太さである場合と比較して電源線の電流容量を増やすことができる。

この電気光学装置は、第２基板と、前記第１基板および前記第２基板により挟まれた電気光学層と、前記第１端子群に含まれる第３電源端子および第４電源端子と、前記第２端子群に含まれる第５電源端子および第６電源端子と、前記第１基板上に形成され、前記第３電源端子と前記第５電源端子とを接続する第２配線と、前記第１基板上に形成され、前記第４電源端子と前記第６電源端子とを接続する第３配線と、複数の画素と、前記複数の画素の中から一群の画素を選択するための駆動回路とを有し、前記第１電源端子および前記第２電源端子には、前記電気光学層に印加される電圧の基準電位が与えられ、前記第３電源端子および前記第５電源端子には、前記駆動回路における基準電位が与えられ、前記第４電源端子および前記第６電源端子には、前記駆動回路における電源電位が与えられてもよい。
この電気光学装置によれば、電気光学装置における３つの電源を高品質に供給することができる。

また、本発明は、上記いずれかの電気光学装置を有する電子機器を提供する。
この電子機器によれば、より高品質の電源を供給することができる。

一実施形態に係る電気光学装置１の構成を例示する斜視図。 電気光学装置１の構成を示す模式図。 素子基板１０１上における端子群Ａ，Ｂの配置を例示する図。 映像信号入力端子１６１と画素１１１との接続関係を例示する図。 比較例に係る電気光学パネルの構成を例示する図。 電源端子１７１〜１７３の配線構成を例示する図。 電源端子１７１〜１７３の配線構成を例示する図。 画素１１１とデータ線選択回路１５０の等価回路を示す図。 電気光学装置１の動作例を示すタイミングチャート。 一実施形態に係るプロジェクター２１００を例示する図。

１．構成
図１は、一実施形態に係る電気光学装置１の構成を例示する斜視図であり、図２は、電気光学装置１の構成を示す模式図である。電気光学装置１は、電気光学パネル１００、第１配線基板２０、および第２配線基板３０を有する。電気光学装置１は、画像の表示に用いられる装置であり、一例としてはプロジェクターのライトバルブとして用いられる。

電気光学パネル１００は、与えられた信号に応じて光学状態が変化する、すなわち画像を形成するものであり、この例では透過型の液晶パネルである。電気光学パネル１００は、素子基板１０１、対向基板１０２、および液晶（この図では図示略）を有する。素子基板１０１と対向基板１０２とは間隙を空けて貼り合わせられている。液晶はこの間隙に封入され、液晶層を形成している。この液晶は、例えばＶＡ（Vertical Alignment）型の液晶である。素子基板１０１（第１基板の一例）は、画素電極（この図では図示略）およびこの画素電極に電圧を書き込むための回路要素（トランジスター等。この図では図示略）が形成された基板である。対向基板１０２（第２基板の一例）は、共通電極（この図では図示略）が形成された基板である。素子基板１０１および対向基板１０２は、いずれも、ガラスや石英等、光透過性を有する材料で形成されている。

第１配線基板２０および第２配線基板３０は、電気光学パネル１００を回路基板等の他の装置に接続するためのものである。第１配線基板２０は、ＦＰＣ（Flexible Printed Circuit）基板２１上に形成された配線および第１駆動回路２２を有する。第２配線基板３０は、ＦＰＣ基板３１上に形成された配線および第２駆動回路３２を有する。第１配線基板２０、および第２配線基板３０はいわゆるＣＯＦ（Chip On Film）である。第１配線基板２０は、電気光学パネル１００の映像信号入力端子１６１Ａ等を含む端子群Ａと接続するための接続領域（図示略）を有する。第２配線基板３０は、電気光学パネル１００の映像信号入力端子１６１Ｂ等を含む端子群Ｂと接続するための接続領域（図示略）を有する。これらの端子群および接続領域により、電気光学パネル１００は、第１配線基板２０および第２配線基板３０に電気的に接続される。

電気光学パネル１００は、画素領域１１０、走査線駆動回路１３０、データ線選択回路１５０、ｎ本の映像信号線１６０、ｎ個の映像信号入力端子１６１、ｋ本の選択信号線１４０、ｋ個の選択信号入力端子１４５、複数の電源端子１７１，１７２，１７３、および対応する電源線１７４，１７５，１７６を有する。ｎは、１以上の整数であり、ｋは２以上の整数である。図２の例ではｋ＝４である。これらの要素は、素子基板１０１上に形成されている。データ線選択回路１５０は、素子基板１０１の画素領域１１０の周辺部の一辺に沿って形成され、走査線駆回路１３０は、データ線選択回路１５０が形成された辺と交差する他の辺に沿って形成される。端子群Ａ，Ｂは、データ線選択回路１５０に対して、画素領域１１０とは反対側、すなわち、基板端側に形成される。

この例で、高精細表示の多数の画素を高速に駆動するため、第１駆動回路２２および第２駆動回路３２を含む駆動回路１０が用いられる。第１駆動回路２２および第２駆動回路３２は、外部の上位回路から入力されるクロック信号、制御信号、および映像信号に従って、電気光学パネル１００に表示させる画像を示す映像信号を出力する。電気光学パネル１００は、第１駆動回路２２および第２駆動回路３２並びに他の回路から入力されるクロック信号および映像信号に従って、画像を表示する。この例では、第１駆動回路２２および第２駆動回路３２は、同じ機能の駆動回路で、データ信号以外は同じ信号を出力することが可能である。。

画素領域１１０は、画像を表示する領域である。画素領域１１０は、ｍ本の走査線１１２、（ｋ×ｎ）本のデータ線１１４、および（ｍ×ｋ×ｎ）個の画素１１１を有する。ｍは、１以上の整数である。画素１１１は、走査線１１２とデータ線１１４との交差に対応して設けられ、ｍ行×（ｋ×ｎ）列のマトリクス状に配列される。走査線１１２は、走査信号を伝送する信号線であり、走査線駆動回路１３０から行方向（ｘ方向）に沿って設けられている。データ線１１４は、データ信号を伝送する信号線であり、データ線選択回路１５０から列方向（ｙ方向）に沿って設けられている。走査線１１２とデータ線１１４とは、電気的に絶縁されている。１また、この例では、ｋ本（列）のデータ線１１４に対応するｋ×ｍ個の画素１１１が、１つの画素群（ブロック）を形成している。１列の画素１１１を１つのサブ画素群と考えると、１つの画素群はｋ個（列）のサブ画素群により構成される。ある画素群に属する画素１１１は、データ線選択回路１５０を介して同一の映像信号線１６０に接続される。すなわち、電気光学パネル１００は、ｎ本（列）の映像信号線１６０あるいはｎ個の映像信号入力端子１６１によってｎ個のブロックに区分されたｎ個（列）の画素群を有する。画素１１１の詳細は後述する。以下の説明において、複数の走査線１１２の各々を区別する必要があるときは、第１行、第２行、第３行、…、および第ｍ行の走査線１１２と表す。複数のデータ線１１４の各々を区別する必要があるときは、第１列、第２列、第３列、…、および第（ｋ×ｎ）列のデータ線１１４と表す。映像信号線１６０についても同様である。また、この例では、一つの画素群を構成するｋ個のサブ画素群あるいは対応するｋ本のデータ線１１４は行方向に連続配置しているが、必ずしも連続しなくてもよい。この例では、ｋ本のデータ線１１４は行方向に連続しているので、映像信号線１６０同士、または、映像信号線１６０とデータ信号に影響を与える配線との交差を防止できる。

走査線駆動回路１３０は、マトリクス状に配置された複数の画素１１１の中から、データを書き込む行を選択する。具体的には、走査線駆動回路１３０は、複数の走査線１１２の中から１本の走査線１１２を選択するための走査信号を出力する。走査線駆動回路１３０は、第１行、第２行、第３行、…、および第ｍ行の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、およびＹｍを供給する。この例で、走査信号Ｙ１、Ｙ２、Ｙ３、…、およびＹｍは、順次排他的にハイレベルとなる信号である。

データ線選択回路１５０は、各画素群において、データを書き込む画素１１１の列を選択する。具体的には、データ線選択回路１５０は、その画素群に属するｋ本のデータ線１１４の中から少なくとも１本のデータ線１１４を、選択信号ＳＥＬ［１］〜ＳＥＬ［ｋ］に応じて選択する。データ線１１４は、データ線選択回路１５０により、ｋ本を単位として、１本ずつ１本の映像信号線１６０に接続される。データ線選択回路１５０は、ｎ個の画素群の各々に対応する、ｎ個のデマルチプレクサー１５１を有する。デマルチプレクサー１５１の詳細は後述する。

映像信号線１６０は、映像信号入力端子１６１とデータ線選択回路１５０との間を接続する。映像信号線１６０は、映像信号入力端子１６１を介して、第１配線基板２０および第２配線基板３０から入力された映像信号Ｓ（Ｓ［１］〜Ｓ［ｎ］）を、データ線選択回路１５０に伝送する信号線であり、ｎ個の映像信号入力端子１６１あるいはｎ個の画素群の各々に対応して、ｎ列（本）設けられる。映像信号Ｓは、画素１１１に書き込まれるデータを示す信号である。ここで、「映像」は静止画または動画をいう。１本の映像信号線１６０は、データ線選択回路１５０を介してｋ本のデータ線１１４に接続される。したがって、映像信号Ｓにおいては、これらｋ本のデータ線１１４に供給されるデータが時分割多重されている。

選択信号線１４０は、選択信号入力端子１４５とデータ線選択回路１５０のデマルチプレクサー１５０の間を接続する。選択信号線１４０（１４０［１］〜１４０［ｋ］）は、選択信号入力端子１４５（１４５［１］〜１４５［ｋ］）から入力された選択信号ＳＥＬ（ＳＥＬ［１］〜ＳＥＬ［ｋ］）を伝送する信号線であり、ｋ本設けられる。選択信号ＳＥＬは、順次ハイレベルとなる信号である。

映像信号入力端子１６１は、第１配線基板２０および第２配線基板３０に接続される端子（電極パッド）であり、映像信号Ｓ［ｊ］が供給される（ｊは、１≦ｊ≦ｎを満たす整数）。この例では、第１配線基板２０の第１駆動回路２２から、第１列、第３列、第５列、…、第（２ｔ−１）列の奇数列の映像信号線１６０に対応する映像信号入力端子１６１に、映像信号Ｓ［１］、Ｓ［３］、Ｓ［５］、…、Ｓ［２ｔ−１］が供給される（ｔは、１≦ｔ≦ｎ/２の整数）。また、第２配線基板３０の第２駆動回路３２から、第２列、第４列、第６列、…、第（２ｔ）列の偶数列の映像信号線１６０に対応する映像信号入力端子１６１に、映像信号Ｓ［２］、Ｓ［４］、Ｓ［６］、…、Ｓ［２ｔ］が供給される。映像信号Ｓは、いわゆるデータ信号であり、この例では端子群Ａ，Ｂのそれぞれ対応する映像信号入力端子１６１には、画像の表示に応じた異なる波形の信号が供給される。例えば、アナログ信号である。

選択信号入力端子１４０は、第１配線基板２０および第２配線基板３０に接続される端子（電極パッド）であり、選択信号ＳＥＬが供給される。第１配線基板２０の第１駆動回路２２および第２配線基板３０の第２駆動回路３２の両方あるいは一方から、選択信号ＳＥＬが供給される。選択信号ＳＥＬは、データ線選択回路１５０において、データ線１１４を選択するタイミング信号である、この例では、選択信号ＳＥＬは、端子群Ａ，Ｂのそれぞれ対応する選択信号入力端子１４０には、同じ波形の信号が供給される。例えば、パルス信号である。

電源端子１７１、電源端子１７２、および電源端子１７３は、第１配線基板２０および第２配線基板３０に接続される端子（電極パッド）であり、電源電圧が供給される。電源電圧とは、電気光学パネル１００において電源として用いられる電圧であり、この例では直流電圧である。電源端子１７１は電圧ＬＣＣＯＭを、電源端子１７２は電圧ＶＳＳＹを、電源端子１７３は電圧ＶＤＤＹを、それぞれ供給するための端子である。電圧ＬＣＣＯＭは、液晶層に印加される電圧の基準電位となる電圧である。電圧ＶＳＳＹは、走査線駆動回路１３０における低電圧側の電源電位となる電圧である。電圧ＶＤＤＹは、走査線駆動回路１３０における高電圧側の電源電位となる電圧である。

図３は、素子基板１０１上における端子群Ａ，Ｂの配置関係を例示する図である。図１および図２での説明のように、端子群Ａ，Ｂは、素子基板１０１の周辺領域の１辺に配置されている。端子群Ａは、第１配線基板２０と接続される端子群であり、端子群Ｂは、第２配線基板３０と接続される端子群である。端子群Ａ，Ｂには、それぞれ、複数の映像信号入力端子１６１、複数の選択信号入力端子１４５、複数の電源端子１７１〜１７３等が含まれる。端子群Ｂは、端子群Ａに対して、素子基板１０１の縦方向（列方向）に配置されている。この例では、端子群Ｂは、端子群Ａに対して、画素領域１１０とは反対側、すなわち、基板端側に形成される。

端子群Ａは、映像信号入力端子１６１Ａ、選択信号入力端子１４５Ａ、電源端子１７１Ａ〜１７３Ａを含み、各端子は、素子基板１０１の横方向（行方向）に沿って１行に配置されている。端子群Ｂは、映像信号入力端子１６１Ｂ、選択信号入力端子１４５Ｂ、電源端子１７１Ｂ〜１７３Ｂを含み、各端子は、素子基板１０１の横方向に沿って１行に配置されている。映像信号入力端子１６１Ｂ、選択信号入力端子１４５Ｂ、および電源端子１７１Ｂ〜１７３Ｂは、それぞれ、映像信号入力端子１６１Ａ、選択信号入力端子１４５Ａ、および電源端子１７１Ａ〜１７３Ａに対して、それぞれ、横方向の位置は同じで、縦方向に配置されている。また、この例では、端子群Ａと端子群Ｂの横方向の位置が同じ各端子はそれぞれ、同じ種類の信号が入力される端子であり、端子の形状も同じである。

また、映像信号入力端子１６１Ａおよび映像信号入力端子１６１Ｂは、少なくとも、合計ｎ個配置されている。この例では、映像信号入力端子１６１Ａおよび映像信号入力端子１６１Ｂは同数で、それぞれ、ｎ／２個が、端子群の横方向の中央に配置されている。

選択信号入力端子１４５Ａおよび選択信号入力端子１４５Ｂは、映像信号入力端子１６１Ａおよび映像信号入力端子１６１Ｂの両側に、それぞれ、ｋ個ずつ配置されている（図３では、両側１個ずつのみを示してある）。選択信号入力端子１４５Ａおよび選択信号入力端子１４５Ｂは、それぞれ、両側に設けられることにより、選択信号線１４０の両端から選択信号ＳＥＬを入力することができる。また、選択信号入力端子１４５Ａおよび選択信号入力端子１４５Ｂを設けることにより、第１回路基板２０および第２回路基板の両方あるいは一方から選択信号ＳＥＬを入力することができる。また、図２の例のように、選択信号入力端子１４５を映像信号入力端子１６１のどちらか片側だけにｋ個設け、選択信号線１４０の一端から選択信号ＳＥＬを入力してもよい。

電源端子１７１Ａ〜１７３Ａおよび電源端子１７１Ｂ〜１７３Ｂは、それぞれ、映像信号入力端子１６１Ａおよび映像信号入力端子１６１Ｂの両側に設けられている。これは、例えば走査線駆動回路１３０が基板１０１の左右両側に１つずつ設けられる構成に対応するためである。図２の例のように、走査線駆動回路１３０が１つだけ用いられる構成においては、選択信号入力端子１４５および電源端子１７１〜１７３が映像信号入力端子１６１のどちらか片側だけに設けられていてもよい。

なお、図３においても、縦方向は、画素領域１１０においてデータ線１１４が延びている列方向、すなわち、ｙ方向である。また、横方向は、画素領域１１０において走査線１１２が延びている行方向、すなわち、ｘ方向である。縦方向は、第１方向の一例であり、横方向は、第２方向の一例である。また、それらの方向は、液晶パネル１００の画像の表示に対しても、それぞれ、縦方向および横方向である。

端子群Ａは、第１端子群の一例であり、この例では、第１配線基板２０と接続するための端子群であり、映像信号入力端子１６１Ａ、選択信号入力端子１４５Ａ、および電源端子１７１Ａ〜１７３Ａが横方向に沿って１行に並べられている。なお、電源端子１７１Ａ、電源端子１７２Ａ、および電源端子１７３Ａは、それぞれ、第１電源端子、第３電源端子、および第４電源端子の一例である。端子群Ｂは、第２端子群の一例であり、この例では、第２配線基板３０と接続するための端子群であり、映像信号入力端子１６１Ｂ、選択信号入力端子１４５Ｂ、および電源端子１７１Ｂ〜１７３Ｂが横方向に沿って端子群Ａに対応して１行に並べられている。なお、電源端子１７１Ｂ、電源端子１７２Ｂ、および電源端子１７３Ｂは、それぞれ、第２電源端子、第５電源端子、および第６電源端子の一例である。

電気光学パネル１００において、端子群Ｂは、端子群Ａに対して縦方向（ｙ方向において異なる位置）に配置されている。端子群Ａおよび端子群Ｂという２つの端子群が設けられていることにより、それぞれ別の配線基板（この例では第１配線基板２０および第２配線基板３０）に接続することができ、それぞれ別の駆動回路（この例では第１駆動回路２２および第２線駆動回路３２）で駆動することができる。

さらに、端子群Ａと端子群Ｂとが縦方向に配置されていることにより、端子群Ａと端子群Ｂとが横方向に配置されている場合と比較して、各端子間の横方向の間隔を粗に（広く）配置することができる、あるいは、各端子の横方向のサイズを大きくすることができる。

図４は、映像信号入力端子１６１と画素１１１との接続関係を例示する図である。図４では、図２の例に示すｎ個の画素群およびｎ個の映像信号入力端子１６１のうち、連続する２個の画素群と、それらに対応する２個の映像信号入力端子１６１のみを示してある。また、それらに対応する映像信号線１６０およびデマルチプレクサー１５１も示してある。この例では、映像信号入力端子１６１は、奇数番目（奇数列目）の画素群（ブロック）に接続されている端子および偶数番目（偶数列目）の画素群（ブロック）に接続されている端子の２グループに分けられる。ここでは、奇数番目の画素群に対応する端子は端子群Ａの映像信号入力端子１６１Ａであり、偶数番目の画素群に対応する端子は端子群Ｂの映像信号入力端子１６１Ｂである。デマルチプレクサー１５１Ａは、奇数番目の画素群に対応するデマルチプレクサー１５１であり、デマルチプレクサー１５１Ｂは、偶数番目の画素群に対応するデマルチプレクサー１５１である。映像信号入力端子１６１Ａは、奇数番目の映像信号線１６０およびデマルチプレクサー１５１Ａを介して、奇数番目の画素群のデータ線１１４と接続される。また、映像信号入力端子１６１Ｂは、偶数番目の映像信号線１６０およびデマルチプレクサー１５１Ｂを介して、偶数番目の画素群のデータ線１１４と接続される。映像信号入力端子１６１Ａおよび映像信号入力端子１６１Ｂは、接続されているデマルチプレクサーが異なっているだけでなく、映像信号Ｓが供給される配線基板（駆動回路）も異なって接続される。この例では、映像信号入力端子１６１Ａおよび映像信号入力端子１６１Ｂは、それぞれ、第１配線基板２０および第２配線基板３０に接続され、第１駆動回路２２および第２駆動回路３２から映像信号が供給される。すなわち、端子群Ａである第１行目の映像信号入力端子１６１Ａは、第１駆動回路２２から奇数番目の画素群に対応する映像信号Ｓ１、Ｓ３、Ｓ５、…、Ｓ（２ｔ−１）が供給される。また、端子群Ｂである第２行目の映像信号入力端子１６１Ｂは、第２駆動回路３２から偶数番目の画素群に対応する映像信号Ｓ１、Ｓ３、Ｓ５、…、Ｓ（２ｔ）が供給される。なお、端子群Ａの映像信号入力端子１６１Ａは、第１映像信号入力端子の一例であり、端子群Ｂの映像信号入力端子１６１Ｂは、第２映像信号入力端子の一例である。

端子群Ａの映像信号入力端子１６１Ａに接続された画素群は、第１画素群の一例であり、端子群Ｂの映像信号入力端子１６１Ｂに接続された画素群は、第２画素群の一例である。この例で、第１画素群および第２画素群は、それぞれ、横方向においてｎ／２個ずつ配置されている。各画素群は連続するｋ本のデータ線１１４を備えるので、データ線１１４は、連続するｋ本を単位として交互に映像信号入力端子１６１Ａおよび映像信号入力端子１６１Ｂに接続される。また、デマルチプレクサー１５１は、第１画素群および第２画素群のそれぞれについて、ｋ列のサブ画素群の中から１列のサブ画素群を選択する。この例では、ｋ本のデータ線１１４は行方向に連続しているので、デマルチプレクサー１５１は、各画素群に対応して、行方向（ｘ方向）に配置することができ、映像信号線１６０同士、または、映像信号線１６０とデータ信号に影響を与える配線との交差を防止できる。

また、この例では、１つの映像信号入力端子１６１はデータ線選択回路１５０を介して４本（ｋ＝４）のデータ線１１４に接続される。一例として、画素領域１１０でのデータ線１１４の間隔（例えば２つのデータ線の中心間の距離）を６μｍとして横方向（行方向）に連続配置された４本のデータ線１１４がブロックを形成する例を考える。高精細の電気光学パネル１００では、端子群の配置領域のサイズに占める映像信号入力端子１６１の割合は大きくなる。映像信号入力端子１６１が、横方向に１行に配置される図５の比較例では、画素領域１１０と映像信号入力端子１６１の配置領域（ほぼ端子群の配置領域）の横方向のサイズ（幅）を同程度とする場合には、隣り合う映像信号入力端子１６１同士の間隔（端子の中心間の距離）は２４μｍ（４×６μｍ）となる（図５（ａ））。これは、端子群の配置領域のサイズと画素領域１１０のサイズと同程度とするためには、端子を構成する電極パッドの大きさが２４μｍ未満でなければならないことを意味し、配線基板と電気光学パネルとの高度な実装能力が必要であり、容易でない。また、電極パッドの大きさを４８［μｍ］とする場合は、端子群の横方向のサイズは、少なくともｎ×４８［μｍ］であり、画素領域１１０の横方向のサイズに対応するｎ×２４［μｍ］（ｎ×４×６［μｍ］）に対して、２倍程度のサイズとなり、電気光学パネル１００の小型化が図れない（図５（ｂ））。しかし、本実施形態のように映像信号入力端子１６１Ａと映像信号入力端子１６１Ｂとが縦方向に２行に配置された例では、隣り合う映像信号入力端子１６１Ａ同士の間隔は４８［μｍ］とすることが可能であり、１つの電極パッドとして利用できる幅は比較例に比べ２倍程度に増え実装が容易となる。また、電極パッドの大きさを４８［μｍ］程度としても、映像信号入力端子１６１の配置領域の横方向のサイズは、ｎ×２４［μｍ］（ｎ／２×４８［μｍ］）となり、画素領域１１０の横方向のサイズに対応するｎ×２４［μｍ］（ｎ×４×６［μｍ］）に対して、同程度となる。

データ線１１４の間隔をｄ［μｍ］、映像信号入力端子１６１の電極パッド間隔をｐ［μｍ］、縦に配置する端子群の数、すなわち接続する配線基板の数をｃ［個］とすると、画素領域１１０の横方向のサイズは少なくともｋ×ｎ×ｄ［μｍ］であり、映像信号入力端子１６１の配置に必要なサイズは少なくともｎ／ｃ×ｐ［μｍ］である。画素領域１１０の横方向のサイズより、映像信号入力端子１６１を１行に配置するのに必要なサイズを小さくする方（ｎ／ｃ×ｐ＜ｋ×ｎ×ｄ）が、電気光学パネルの小型化には効果的である。すなわち、ｐ／ｃ＜ｋ×ｄの関係を満足するように、ｃ、ｐ、ｋおよびｄを決定すれば、駆動回路の能力、配線基板と電気光学パネルとの実装能力等にあまり依存することなく、小型で高精細の電気光学装置１が実現できる。例えば、で、ｋ＝８、ｃ＝２で、ｎ＝５２０で、ｄ＝６［μｍ］とすれば、データ線１１４の本数が４１６０本（８×５２０本）で、画素領域１１０の横方向のサイズが２４９６０［μｍ］（６×４１６０［μｍ］）の小型で高精細な電気光学パネル１００が実現できる。この場合、映像信号入力端子１６１の配置領域の１行の横方向のサイズは、２６０×ｐ［μｍ］（５２０／２×ｐ［μｍ］）であり、電極パッド間隔ｐは９６［μｍ］（２４９６０／２６０［μｍ］）程度まで可能となり、実装が容易となる。さらに、電極パッドのサイズ(幅)を５６［μｍ］とした場合、電極パッド同士の横方向の隙間は４０［μｍ］となり、映像信号入力端子１６１Ａ同士の間に１０［μｍ］程度(例えば、８〜１２［μｍ］)の映像信号線１６０Ｂを容易に配置でき、縦に配置された端子群から配線の引き回しも容易となる。

映像信号Ｓを２６０系統出力できる駆動回路２２，３２をそれぞれ備える２個の配線基板２１，３１を、２行に配置された端子群Ａ，Ｂにそれぞれ接続することにより、端子実装が容易で、高精細表示に対応する４１６０本（８×２×２６０本）のデータ線１１４の駆動が容易となる。

さらに、この例では、第１駆動回路２２により駆動される画素群と第２駆動回路３２により駆動される画素群とが交互に配置されている。すなわち、データ線１１４は、第１駆動回路２２に接続されるものと第２駆動回路３２に接続されるものとがｋ本毎に交互に配置されている。これにより、例えば、全データ線１１４の左半分が第１駆動回路２２に、右半分が第２駆動回路３２に接続されている場合と比較して、駆動回路の特性のばらつきに起因した表示ムラを抑制することができる。

図６および図７は、素子基板１０１の端子群が形成される領域の電源端子１７１〜１７３の配線構成を例示する図である。各端子および配線は多層配線技術により形成されており、少なくとも配線層１９１および配線層１９２を含む複数の配線層により形成されている。図６は配線層１９１を、図７は配線層１９２を、実線で、それぞれ表している。配線層１９１および配線層１９２は、素子基板１０１に垂直な方向に積層された配線層であり、両層の間には層間絶縁膜が形成されている。配線層１９１と配線層１９２との間で電気的な接続をとるため、コンタクトホール１９３が形成されている。配線層１９１は、配線層１９２よりも素子基板１０１の基板から遠い側に形成された配線層であり、映像信号入力端子１６１、選択信号入力端子１４５、および電源端子１７１〜１７３の主要部を構成する。この例では、配線層１９１は、素子基板１０１の表面に露出して端子を形成し、第１配線基板２０および第２配線基板３０の接続領域と接続する。配線層１９２は、配線層１９１よりも素子基板１０１の基板側に形成された配線層であり、映像信号線１６０、選択信号線１４０、および電源線１７４〜１７６の主要部を構成する。

映像信号入力端子１６１Ａと映像信号入力端子１６１Ｂは映像信号Ｓが入力される端子であることから、それぞれ異なるデータ信号が供給される。したがって、両者は絶縁されている必要がある。配線層１９２において、映像信号入力端子１６１Ａに接続される映像信号線１６０Ａと映像信号入力端子１６１Ｂに接続される映像信号線１６０Ｂとはそれぞれ別個の配線であり、一方が他方を迂回する形状を有している。

これに対し、電源端子１７１Ａおよび電源端子１７１Ｂは、配線層１９２において接続（短絡）されている。電源端子１７２Ａおよび電源端子１７２Ｂ、並びに電源端子１７３Ａおよび電源端子１７３Ｂについても同様に、それぞれ配線層１９２において接続されている。電源端子１７１〜１７３に供給される電圧は第１配線基板２０および第２配線基板３０において共通であり、また時間的に変化しない直流電圧であるから、端子群Ａと端子群Ｂとを短絡しても何ら問題ない。

また、電源端子１７１〜１７３に関しては端子群Ａと端子群Ｂとにおいて共通の配線を用いることができるので、電源線１７４〜１７６は、配線１本当たりの幅を映像信号線１６０よりも太くすることができる。電源線１７４〜１７６を太くすることにより電流容量が増加し、電源品質を安定および強化することができる。電源線１７４を構成する配線層１９２は、電源端子１７１Ａと電源端子１７１Ｂとを接続する第１配線の一例である。映像信号線１６０Ａを構成する配線層１９２は、映像信号入力端子１６１Ａに接続された第２配線の一例である。映像信号線１６０Ｂを構成する配線層１９２は、映像信号入力端子１６１Ｂに接続された第３配線の一例である。電源線１７５を構成する配線層１９２は、電源端子１７２Ａと電源端子１７２Ｂとを接続する第４配線の一例である。電源線１７６を構成する配線層１９２は、電源端子１７３Ａと電源端子１７３Ｂとを接続する第５配線の一例である。なお、選択信号ＳＥＬは第１駆動回路２２および第２駆動回路３２において基本的に共通ではあるものの、時間的に変化する信号である。第１駆動回路２２と第２駆動回路３２との微妙な動作タイミングのずれがある場合は、悪影響を受けるおそれがある。この例では選択信号入力端子１４５Ａと選択信号入力端子１４５Ｂとは絶縁されている。

図８は、画素１１１およびデータ線選択回路１５０のデマルチプレクサー１５１の等価回路を示す図である。図７では、画素領域１１０の第ｉ行の第（ｋ×ｊ−ｋ＋１）列〜第（ｋ×ｊ）列の画素１１１と、それらに対応するデマルチプレクサー１５１が示されている（ｉは、１≦ｉ≦ｍを満たす整数）。第ｉ行において、一つのブロックは、連続するｋ個（この例ではｋ＝４）の画素１１１から構成される。画素１１１は、ＴＦＴ（Thin Film Transistor）１１６と、画素電極１１８と、液晶層１２０と、共通電極１０８と、保持容量１１７とを有する。ＴＦＴ１１６は、画素電極１１８へのデータの書き込み（電圧の印加）を制御するスイッチング素子であり、この例ではｎチャネル型の電界効果トランジスターである。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極は画素電極１１８に接続されている。走査線１１２にハイレベルの走査信号が供給されるとＴＦＴ１１６はオン状態になり、データ線１１４と画素電極１１８とが低インピーダンス状態になる。すなわち、画素電極１１８にデータが書き込まれる。走査線１１２にローレベルの走査信号が供給されるとＴＦＴ１１６はオフ状態になり、データ線１１４と画素電極１１８とは高インピーダンス状態になる。共通電極１０８はすべての画素１１１について共通である。共通電極１０８には、例えば第１駆動回路２２および第２駆動回路３２により、共通電圧ＬＣＣＯＭが印加される。液晶層１２０には、画素電極１１８と共通電極１０８との電位差に相当する電圧が印加され、この電圧に応じて光学的特性（透過率または反射率）が変化する。保持容量１１７は、液晶層１２０に並列に接続されており、画素電極１１８と共通電圧ＶＣＯＭとの電位差に相当する電荷を保持する（この例では、ＶＣＯＭ＝ＬＣＣＯＭである）。以下、ある特定の画素群において画素１１１に含まれる要素の各々を区別するときは、ＴＦＴ１１６［ｓ］のように表記して区別する（ｓは、１≦ｓ≦ｋを満たす整数）。

デマルチプレクサー１５１は、選択信号ＳＥＬ［１］〜ＳＥＬ［ｋ］に応じて選択されたデータ線１１４に、映像信号Ｓを供給する回路である。デマルチプレクサー１５１には、映像信号入力端子１６１から入力された映像信号Ｓが、映像信号線１６０を介して供給される。一つのデマルチプレクサー１５１は、１つの映像信号入力部と、ｋ個の選択信号入力部と、ｋ個の映像信号出力部と、ｋ個のＴＦＴ１５２（１５２［１］〜１５２［ｋ］）とを有し、映像信号線１６０を介して１つの映像信号入力端子１６１と、選択信号線１４０を介してｋ個の選択信号入力端子１４５（１４５［１］〜１４５［ｋ］）と、ｋ個のデータ線１１４とに接続される。ＴＦＴ１５２は、ゲートに入力される選択信号ＳＥＬに応じてデータ線１１４を選択するためのスイッチング素子である。

ＴＦＴ１５２［１］のゲート電極は、選択信号線１４０［１］に接続され、ソース電極は第ｊ列の映像信号線１６０に接続され、ドレイン電極は第（４ｊ−３）列のデータ線１１４（すなわち、第ｊ番目の画素群のＴＦＴ１１６［１］のソース電極）に接続されている。選択信号線１４０［１］にハイレベルの選択信号ＳＥＬ［１］が供給されるとＴＦＴ１５２はオン状態になり、第ｊ列の映像信号線１６０と第（４ｊ−３）列のデータ線１１４とが低インピーダンス状態になり導通する。すなわち、第（４ｊ−３）列のデータ線１１４に映像信号Ｓ［ｊ］が供給される。選択信号線１４０［１］にローレベルの選択信号ＳＥＬ［１］が供給されるとＴＦＴ１５２［１］はオフ状態になり、第ｊ列の映像信号線１６０と第（４ｊ−３）列のデータ線１１４とが高インピーダンス状態になる。

ＴＦＴ１５２［２］のゲート電極は、選択信号線１４０［２］に接続され、ソース電極は第ｊ列の映像信号線１６０に接続され、ドレイン電極は第（４ｊ−２）列のデータ線１１４（すなわち、第ｊ番目の画素群のＴＦＴ１１６［２］のソース電極）に接続されている。選択信号線１４０［２］にハイレベルの選択信号ＳＥＬ［２］が供給されるとＴＦＴ１５２［２］はオン状態になり、第ｊ列の映像信号線１６０と第（４ｊ−２）列のデータ線１１４とが導通する。すなわち、第（４ｊ−２）列のデータ線１１４に映像信号Ｓ［ｊ］が供給される。選択信号線１４０［２］にローレベルの選択信号ＳＥＬ［２］が供給されるとＴＦＴ１５２［２］はオフ状態になり、第ｊ列の映像信号線１６０と第（４ｊ−２）列のデータ線１１４とが高インピーダンス状態になる。

ＴＦＴ１５２［３］のゲート電極は、選択信号線１４０［３］に接続され、ソース電極は第ｊ列の映像信号線１６０に接続され、ドレイン電極は第（４ｊ−１）列のデータ線１１４（すなわち、第ｊ番目の画素群のＴＦＴ１１６［３］のソース電極）に接続されている。選択信号線１４０［３］にハイレベルの選択信号ＳＥＬ［３］が供給されるとＴＦＴ１５２［３］はオン状態になり、第ｊ列の映像信号線１６０と第（４ｊ−１）列のデータ線１１４とが導通する。すなわち、第（４ｊ−１）列のデータ線１１４に映像信号Ｓ［ｊ］が供給される。選択信号線１４０［３］にローレベルの選択信号ＳＥＬ［３］が供給されるとＴＦＴ１５２［３］はオフ状態になり、第ｊ列の映像信号線１６０と第（４ｊ−１）列のデータ線１１４とが高インピーダンス状態になる。

ＴＦＴ１５２［４］のゲート電極は、選択信号線１４０［４］に接続され、ソース電極は第ｊ列の映像信号線１６０に接続され、ドレイン電極は第４ｊ列のデータ線１１４（すなわち、第ｊ列の画素群のＴＦＴ１１６［４］のソース電極）に接続されている。選択信号線１４０［４］にハイレベルの選択信号ＳＥＬ［４］が供給されるとＴＦＴ１５２［４］はオン状態になり、第ｊ列の映像信号線１６０と第４ｊ列のデータ線１１４とが導通する。すなわち、第４ｊ列のデータ線１１４に映像信号Ｓ［ｊ］が供給される。選択信号線１４０［４］にローレベルの選択信号ＳＥＬ［４］が供給されるとＴＦＴ１５２［４］はオフ状態になり、第ｊ列の映像信号線１６０と第４ｊ列のデータ線１１４とが高インピーダンス状態になる。

２．動作
図９は、電気光学装置１の動作例を示すタイミングチャートである。ここでは説明のため、水平同期信号Ｈｓｙｎｃ、走査信号Ｙ１〜Ｙ３、走査信号Ｙ１〜Ｙ３がハイレベルのタイミングに対応した選択信号ＳＥＬ［１］〜［ｋ］、および映像信号Ｓ［１］〜［ｎ］を図示している。映像信号Ｓ［ｊ］には、対応する画素群のｋ本の画素１１１である第［ｋ×ｊ−ｋ＋１］〜第［ｋ×ｊ］列の画素１１１に書き込まれるデータが時分割多重されている。また、この例では、Ｓ［ｊ］は、Ｓ［２ｔ−１］である場合は、第１駆動回路２２から映像信号入力端子１６１Ａおよび映像信号線１６０Ａを介して、奇数番目の画素群のデータ線１１４に供給される。Ｓ［２ｔ］である場合は、第２駆動回路３２から、映像信号入力端子１６１Ｂおよび映像信号線１６０Ｂを介して、偶数番目の画素群のデータ線１１４に供給される。例えば、映像信号Ｓ［１］およびＳ［２］は、それぞれ、映像信号入力端子１６１Ａおよび映像信号入力端子１６１Ｂに供給される映像信号Ｓである。この例ではｋ＝４であり、４本のデータ線１１４は横方向に連続配置する。映像信号Ｓ１〜Ｓ（２ｔ−１）には、第１，第２，第３、第４列〜第（８ｔ−７），第（８ｔ−６），第（８ｔ−５），第（８ｔ−４）列の画素１１１に書き込まれるデータが時分割多重されており、映像信号Ｓ２〜Ｓ（２ｔ）には、第５，第６，第７，第８列〜第（８ｔ−３），第（８ｔ−２），第（８ｔ−１），第（８ｔ）列の画素１１１に書き込まれるデータが時分割多重されている。なお図中において映像信号の波形内に記載されている数字は、その信号の供給先となるデータ線１１４を示している。例えば、映像信号Ｓ１において「１」と記載された期間のデータは、第１列のデータ線１１４に供給される。

第１駆動回路２２および第２駆動回路３２の２つの駆動回路を用いることにより、これらを単独で用いた場合と比較して１周期で２倍の画素に対してデータの書き込みを行うことができる。既に説明したように第１駆動回路２２および第２駆動回路３２はそれぞれ異なる配線基板（第１配線基板２０および第２配線基板３０に設けられる。第１駆動回路２２から供給される映像信号が入力される映像信号入力端子１６１Ａと第２駆動回路３２から供給される映像信号入力端子１６１Ｂとが縦方向に配置されることにより、これらが横方向に配置される場合と比較して小型で高精細化をすることができる。また、高速駆動も容易となる。

３．適用例
図１０は、一実施形態に係るプロジェクター２１００を例示する図である。プロジェクター２１００は、電気光学装置１を用いた電子機器の一例である。プロジェクター２１００において、電気光学装置１がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット２１０２が設けられている。ランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。

プロジェクター２１００において、電気光学装置１を含む液晶表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した電気光学パネル１００と同様であり、それぞれ、第１配線基板２０、および第２配線基板３０を介してプロジェクター２１００内の上位回路と接続される。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定する映像信号がそれぞれ外部上位回路から供給されて、プロジェクター２１００内の上位回路で処理され、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折し、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ群２１１４によってカラー画像が投射される。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射される。したがって、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

４．変形例
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。

電気光学パネル１００と接合される配線基板の数は２つに限定されない。３つ以上の配線基板が電気光学パネル１００に接合されてもよい。上述の実施形態においては２つの配線基板が用いられたので端子群が２段に配置されていたが、例えば３つの配線基板が用いられる場合には端子群は３段に配置される。

電源線の太さは、映像信号線と同じかそれ未満であってもよい。電源線の太さを映像信号線と同じかそれ未満にした場合、電源線用のスペースを小さくすることができる。

電気光学パネル１００は、透過型の液晶パネルに限定されない。電気光学パネル１００は、反射型の液晶パネルであってもよい。また、用いられる液晶は、ＶＡ型の液晶に限定されず、ＴＮ（Twisted Nematic）型、ＩＰＳ（In Plane Switching）型など、他の方式の液晶が用いられてもよい。あるいは、電気光学パネル１００は、ＤＭＤ（Digital Mirror Device）や有機ＥＬ（Electroluminescence）素子など、液晶以外の電気光学素子を用いたものであってもよい。

電気光学パネル１００を用いた電子機器は、図９で例示したプロジェクター２１００に限定されない。電気光学パネル１００は、直視型の表示装置を有する電子機器、例えば、テレビジョン、電子ビューファインダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、スマートフォン、またはタブレット型端末等に適用されてもよい。

１…電気光学装置、２０…第１配線基板、３０…第２配線基板、１００…電気光学パネル、１０１…素子基板、１０２…対向基板、１０８…共通電極、１１０…画素領域、１１１…画素、１１６…ＴＦＴ、１１７…保持容量、１１８…画素電極、１２０…液晶層、１３０…走査線駆動回路、１４０…選択信号線、１４５…選択信号入力端子、１５０…データ線選択回路、１５１…デマルチプレクサー、１５２…ＴＦＴ、１６０…映像信号線、１６１…映像信号入力端子、１７１…電源端子、１７２…電源端子、１７３…電源端子、１７４…電源線、１７５…電源線、１７６…電源線

Claims (4)

1. 第１基板と、
   第１映像信号入力端子および第１電源端子を含み、前記第１基板上において第１方向に並べられた第１端子群と、
   第２映像信号入力端子および第２電源端子を含み、前記第１端子群に対して前記第１方向と異なる第２方向に配置され、前記第１基板上において当該第１方向に並べられた第２端子群と、
   前記第１基板上に形成され、前記第１電源端子と前記第２電源端子とを接続する第１配線と
   を有する電気光学装置。
2. 前記第１配線は、前記第１映像信号入力端子に接続された第２配線および前記第２映像信号入力端子に接続された第３配線よりも太い
   ことを特徴とする請求項１に記載の電気光学装置。
3. 第２基板と、
   前記第１基板および前記第２基板により挟まれた電気光学層と、
   前記第１端子群に含まれる第３電源端子および第４電源端子と、
   前記第２端子群に含まれる第５電源端子および第６電源端子と、
   前記第１基板上に形成され、前記第３電源端子と前記第５電源端子とを接続する第２配線と、
   前記第１基板上に形成され、前記第４電源端子と前記第６電源端子とを接続する第３配線と、
   複数の画素と、
   前記複数の画素の中から一群の画素を選択するための駆動回路と
   を有し、
   前記第１電源端子および前記第２電源端子には、前記電気光学層に印加される電圧の基準電位が与えられ、
   前記第３電源端子および前記第５電源端子には、前記駆動回路における基準電位が与えられ、
   前記第４電源端子および前記第６電源端子には、前記駆動回路における電源電位が与えられる
   ことを特徴とする請求項１または２に記載の電気光学装置。
4. 請求項１ないし３のいずれか一項に記載の電気光学装置を有する電子機器。

Images