JP2018006481A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2018006481A
JP2018006481A JP2016129349A JP2016129349A JP2018006481A JP 2018006481 A JP2018006481 A JP 2018006481A JP 2016129349 A JP2016129349 A JP 2016129349A JP 2016129349 A JP2016129349 A JP 2016129349A JP 2018006481 A JP2018006481 A JP 2018006481A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016129349A
Other languages
Japanese (ja)
Other versions
JP6372524B2 (en
Inventor
陽平 大野
Yohei Ono
陽平 大野
宏憲 青木
Hironori Aoki
宏憲 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2016129349A priority Critical patent/JP6372524B2/en
Publication of JP2018006481A publication Critical patent/JP2018006481A/en
Application granted granted Critical
Publication of JP6372524B2 publication Critical patent/JP6372524B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of preventing increase in leakage current even in a case where a hole is formed on an inclined lateral face of a first insulating film.SOLUTION: A semiconductor device 1 comprises: a semiconductor base substance 100; a first insulating film 70 provided on the semiconductor base substance 100, and that has an inclined lateral face 74 and an upper surface 76; a second insulating film 80 that covers the first insulating film 70; and a field plate electrode 60 provided on the first insulating film 70 via the second insulating film 80.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

窒化物半導体素子にゲート電極と電気的に接続したフィールドプレート構造を設けた構造が知られている（例えば、特許文献１参照）。   A structure in which a field plate structure electrically connected to a gate electrode is provided in a nitride semiconductor element is known (see, for example, Patent Document 1).

特許文献１には、図４に示すように、窒化物系化合物半導体層３０の上に第１の傾斜角θ１（すなわち、窒化物系化合物半導体層３０の表面３００と第１の絶縁膜４１の側面４１０とのなす角）を有する第１の絶縁膜４１と、第１の絶縁膜４１上にあって第１の傾斜角θ１より大きい第２の傾斜角θ２（すなわち、窒化物系化合物半導体層３０の表面３００と第２の絶縁膜４２の側面４２０とのなす角）を有する第２の絶縁膜４２とがあり、第１及び第２の絶縁膜の側面上にゲート電極５３と電気的に接続したフィールドプレート電極６０が形成された窒化物半導体装置３０１が開示されている。   In Patent Document 1, as shown in FIG. 4, a first tilt angle θ 1 (that is, a surface 300 of the nitride compound semiconductor layer 30 and a first insulating film 41 are formed on the nitride compound semiconductor layer 30. A first insulating film 41 having an angle with the side surface 410, and a second inclination angle θ 2 (that is, a nitride-based compound semiconductor layer that is on the first insulating film 41 and is larger than the first inclination angle θ 1). 30 and the second insulating film 42 having an angle formed between the surface 300 of the second insulating film 42 and the side surface 420 of the second insulating film 42, and electrically connected to the gate electrode 53 on the side surfaces of the first and second insulating films. A nitride semiconductor device 301 having a connected field plate electrode 60 is disclosed.

上記フィールドプレート構造を設けることによって、ゲート電極近傍の電界集中を良好に緩和することができ、電流コラプス現象を緩和することができる。なお、特許文献１では、第１の絶縁膜４１にＢＰＳＧ膜を使用し、第２の絶縁膜４２にＳｉＯＸ膜又はＴＥＯＳ膜を使用するか、或いは、第１の絶縁膜４１にＴＥＯＳ膜を使用し、第２の絶縁膜４２にＳｉＯＸ膜を使用する例が開示されている。 By providing the field plate structure, the electric field concentration in the vicinity of the gate electrode can be favorably mitigated, and the current collapse phenomenon can be mitigated. In Patent Document 1, a BPSG film is used for the first insulating film 41 and a SiO X film or a TEOS film is used for the second insulating film 42, or a TEOS film is used for the first insulating film 41. An example in which an SiO X film is used as the second insulating film 42 is disclosed.

特開２０１３−０２６４４２号公報JP 2013-026442 A

しかしながら、上記の構造では、以下のような問題点があった。すなわち、一般的にＳｉＯＸ膜又はＳｉＮＸ膜はプラズマＣＶＤ法を用いて形成される。これらの膜を形成する際に、フレークやパーティクルが発生し、これらの膜上に堆積することがある。その後、これらの膜の一部をエッチングして、傾斜した側面を形成するが、その時にフレークやパーティクルが堆積した箇所に図５に示すように凹部（穴）４３が形成される。その上にゲート電極５３を形成すると、ゲート電極５３の材料の一部が凹部４３に入り、ゲート電極５３と窒化物系化合物半導体層３０との間隔が局所的に所定の距離よりも短くなってしまい、リーク電流が多くなるという問題が生じていた。 However, the above structure has the following problems. That is, generally, the SiO X film or the SiN X film is formed using a plasma CVD method. When these films are formed, flakes and particles are generated and may be deposited on these films. Thereafter, a part of these films is etched to form inclined side surfaces. At that time, concave portions (holes) 43 are formed at the locations where flakes and particles are deposited as shown in FIG. When the gate electrode 53 is formed thereon, a part of the material of the gate electrode 53 enters the recess 43, and the distance between the gate electrode 53 and the nitride compound semiconductor layer 30 is locally shorter than a predetermined distance. As a result, there has been a problem that the leakage current increases.

本発明は、上記問題点に鑑みてなされたものであって、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and even when a hole is formed on the inclined side surface of the first insulating film, an increase in leakage current can be prevented, and a semiconductor device and a semiconductor device are provided. An object is to provide a manufacturing method.

上記目的を達成するために、本発明は、半導体基体と、該半導体基体上にあって、傾斜側面と上面とを有する第１の絶縁膜と、前記第１の絶縁膜上を覆う第２の絶縁膜と、前記第１の絶縁膜上に、前記第２の絶縁膜を介して設けられたフィールドプレート電極と、を備えることを特徴とする半導体装置を提供する。   To achieve the above object, the present invention provides a semiconductor substrate, a first insulating film on the semiconductor substrate having an inclined side surface and an upper surface, and a second insulating film covering the first insulating film. There is provided a semiconductor device comprising: an insulating film; and a field plate electrode provided on the first insulating film via the second insulating film.

このように、フィールドプレート電極を第１の絶縁膜上に第２の絶縁膜を介して設けることで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる。   Thus, by providing the field plate electrode on the first insulating film via the second insulating film, even when a hole is formed on the inclined side surface of the first insulating film, an increase in leakage current is prevented. can do.

この場合、前記第１の絶縁膜の表面に穴が形成されている場合には、前記第２の絶縁膜が前記第１の絶縁膜の穴の開口部上を覆っているようにする。   In this case, when a hole is formed on the surface of the first insulating film, the second insulating film covers the opening of the hole of the first insulating film.

このように第２の絶縁膜が第１の絶縁膜の穴の開口部上を覆っていることで、確実にリーク電流の増大を防止することができる。   As described above, since the second insulating film covers the opening of the hole of the first insulating film, an increase in leakage current can be reliably prevented.

このとき、前記第２の絶縁膜が前記第１の絶縁膜の穴を埋め込んでいることがより好ましい。   At this time, it is more preferable that the second insulating film fills the hole of the first insulating film.

このように第２の絶縁膜が第１の絶縁膜の穴を埋め込んでいることで、より確実にリーク電流の増大を防止することができる。   As described above, since the second insulating film fills the hole of the first insulating film, an increase in leakage current can be prevented more reliably.

また、ゲート電極をさらに備え、前記第１の絶縁膜は、前記傾斜側面と前記上面とを接続する接続面を有する階段形状であり、前記第２の絶縁膜は、前記第１の絶縁膜の傾斜側面、前記接続面、及び、前記上面に沿って、前記半導体基体との接触部から前記上面まで延在する表面を有する階段形状であり、前記フィールドプレート電極は、前記ゲート電極と電気的に接続され、前記ゲート電極から前記第２絶縁膜の前記半導体基体との接触部をわたって前記第１の絶縁膜の上面まで延在する前記第２の絶縁膜の表面上を延伸するように設けられているものであり、前記第２の絶縁膜の段数は、前記第１の絶縁膜の段数よりも１段多いものであることが好ましい。   The first insulating film has a stepped shape having a connection surface connecting the inclined side surface and the upper surface, and the second insulating film is formed of the first insulating film. A stepped shape having a surface extending from a contact portion with the semiconductor substrate to the upper surface along an inclined side surface, the connection surface, and the upper surface, and the field plate electrode is electrically connected to the gate electrode Connected and provided to extend over the surface of the second insulating film extending from the gate electrode to the upper surface of the first insulating film across the contact portion of the second insulating film with the semiconductor substrate. Preferably, the number of steps of the second insulating film is one more than the number of steps of the first insulating film.

第２絶縁膜がこのような形状であれば、ゲート電極から延伸したフィールドプレート電極と半導体基体との成す角度がより緩やかとなり、フィールドプレート電極のゲート電極側の電界集中をより良好に抑制することができ、リーク電流を効果的に抑制することができる。   If the second insulating film has such a shape, the angle formed between the field plate electrode extended from the gate electrode and the semiconductor substrate becomes more gradual, and the electric field concentration on the gate electrode side of the field plate electrode can be more effectively suppressed. And leakage current can be effectively suppressed.

このとき、ソース電極と、ドレイン電極とをさらに備え、前記フィールドプレート電極は、前記ドレイン電極と前記ゲート電極との間において、前記ゲート電極から延伸していることが好ましい。   At this time, it is preferable that a source electrode and a drain electrode are further provided, and the field plate electrode extends from the gate electrode between the drain electrode and the gate electrode.

このようにフィールドプレート電極をドレイン電極側に設けることにより、電界集中の起こりやすいドレイン電極側の電界集中をより効率的に抑制することができる。   By providing the field plate electrode on the drain electrode side in this way, electric field concentration on the drain electrode side where electric field concentration tends to occur can be more efficiently suppressed.

また、前記第１の絶縁膜はシリコン窒化膜又はシリコン酸化膜であり、前記第２の絶縁膜はＴＥＯＳ膜であることが好ましい。   Preferably, the first insulating film is a silicon nitride film or a silicon oxide film, and the second insulating film is a TEOS film.

第１の絶縁膜として上記の膜を用いることにより、良好な絶縁性を得ることができる。また、第２の絶縁膜として上記の膜を用いることにより、第１の絶縁膜の表面に穴が形成された場合でも、この穴を容易に埋め込むことができる。   By using the above film as the first insulating film, good insulating properties can be obtained. Further, by using the above film as the second insulating film, even when a hole is formed on the surface of the first insulating film, the hole can be easily embedded.

このとき、前記半導体基体は、シリコン系基板上にＧａＮ系半導体層を形成したものであることが好ましい。   At this time, the semiconductor substrate is preferably formed by forming a GaN-based semiconductor layer on a silicon-based substrate.

半導体基体として上記のものを用いた場合に、本発明を好適に適用することができる。   The present invention can be suitably applied when the semiconductor substrate described above is used.

また、本発明は、半導体基体上に、上部層と下部層とを有する第１の絶縁膜を形成する工程と、前記第１の絶縁膜に等方性のエッチングを用いて前記半導体基体を露出させる第１の開口部を形成することで、前記第１の絶縁膜の傾斜側面を形成し、前記第１の開口部に接続され、前記第１の開口部より広く、前記下部層の上面にまで達している第２の開口部を前記上部層に形成する工程と、前記第１の絶縁膜上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜の表面にフィールドプレート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法を提供する。   The present invention also includes a step of forming a first insulating film having an upper layer and a lower layer on a semiconductor substrate, and exposing the semiconductor substrate using isotropic etching on the first insulating film. Forming the first opening to form an inclined side surface of the first insulating film, connected to the first opening, wider than the first opening, and on the upper surface of the lower layer Forming a second opening reaching the upper layer in the upper layer, forming a second insulating film on the first insulating film, and a field plate on the surface of the second insulating film And a step of forming an electrode. A method of manufacturing a semiconductor device is provided.

このようにフィールドプレート電極を、第１の絶縁膜上に形成された第２の絶縁膜上に形成することで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる。   By forming the field plate electrode on the second insulating film formed on the first insulating film in this way, even when a hole is formed on the inclined side surface of the first insulating film, the leakage current is reduced. An increase can be prevented.

このとき、前記第１の絶縁膜は、プラズマＣＶＤ法を用いて形成することができる。   At this time, the first insulating film can be formed using a plasma CVD method.

プラズマＣＶＤ法を用いて膜形成を行う際に、フレークやパーティクルが発生しやすく、膜形成後の等方性のエッチングにおいて穴の形成が起こりやすいので、第１の絶縁膜がプラズマＣＶＤ法を用いて形成される場合に、本発明を好適に適用することができる。   When film formation is performed using the plasma CVD method, flakes and particles are likely to be generated, and holes are likely to be formed in isotropic etching after film formation. Therefore, the first insulating film uses the plasma CVD method. In the case of being formed, the present invention can be preferably applied.

以上のように、本発明の半導体装置であれば、フィールドプレート電極を第１の絶縁膜上に第２の絶縁膜を介して設けることで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる。また、本発明の半導体装置の製造方法を用いれば、フィールドプレート電極を、第１の絶縁膜上に形成された第２の絶縁膜上に形成することで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる。   As described above, in the semiconductor device of the present invention, a hole is formed on the inclined side surface of the first insulating film by providing the field plate electrode on the first insulating film via the second insulating film. Even in this case, an increase in leakage current can be prevented. Further, according to the method of manufacturing a semiconductor device of the present invention, the field plate electrode is formed on the second insulating film formed on the first insulating film, so that the inclined side surface of the first insulating film is formed. Even when a hole is formed, an increase in leakage current can be prevented.

本発明の半導体装置の実施形態の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of embodiment of the semiconductor device of this invention. 本発明の半導体装置の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the modification of the semiconductor device of this invention. 本発明の半導体装置の変形例の製造フローを示す工程断面図である。It is process sectional drawing which shows the manufacture flow of the modification of the semiconductor device of this invention. 従来の窒化物半導体装置を示す概略断面図である。It is a schematic sectional drawing which shows the conventional nitride semiconductor device. 従来の窒化物半導体装置の問題点を示す図である。It is a figure which shows the problem of the conventional nitride semiconductor device.

以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。   Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.

前述したように、窒化物半導体素子にゲート電極と電気的に接続したフィールドプレート構造を設けた構造が知られており、フィールドプレート構造を設けることによって、ゲート電極近傍の電界集中を良好に緩和することができ、電流コラプス現象を緩和することができる。
しかしながら、上記の構造において、第１の絶縁膜を形成する際にフレークやパーティクルが発生し、第１の絶縁膜上に堆積することがある。その後、第１の絶縁膜の一部をエッチングして、傾斜した側面を形成するが、その時にフレークやパーティクルが堆積した箇所に穴が形成される。その上にゲート電極を形成すると、ゲート電極と窒化物系化合物半導体層との間隔が局所的に所定の距離よりも短くなってしまい、リーク電流が多くなるという問題が生じていた。 As described above, a structure in which a nitride semiconductor device is provided with a field plate structure electrically connected to a gate electrode is known. By providing the field plate structure, electric field concentration in the vicinity of the gate electrode is satisfactorily reduced. And current collapse phenomenon can be reduced.
However, in the above structure, flakes and particles may be generated when the first insulating film is formed, and may be deposited on the first insulating film. Thereafter, a part of the first insulating film is etched to form an inclined side surface. At that time, a hole is formed at a place where flakes or particles are deposited. When the gate electrode is formed thereon, the distance between the gate electrode and the nitride-based compound semiconductor layer is locally shorter than a predetermined distance, resulting in a problem that the leakage current increases.

そこで、本発明者らは、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる半導体装置について鋭意検討した。その結果、フィールドプレート電極を第１の絶縁膜上に第２の絶縁膜を介して設けることで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができることを見出し、本発明を完成させた。   Therefore, the present inventors have intensively studied a semiconductor device that can prevent an increase in leakage current even when a hole is formed on the inclined side surface of the first insulating film. As a result, the field plate electrode is provided on the first insulating film via the second insulating film, thereby preventing an increase in leakage current even when a hole is formed on the inclined side surface of the first insulating film. The present invention has been completed.

まず、本発明の半導体装置の実施形態の一例を、図１を参照しながら説明する。   First, an example of an embodiment of a semiconductor device of the present invention will be described with reference to FIG.

図１（ａ）に示す半導体装置１は、半導体基体１００とドレイン電極５２とソース電極５１とゲート電極５３を含むゲート構造４００とを有する。半導体基体１００は、例えば、基板（例えば、シリコン系基板）１０と、窒化物系半導体からなるバッファ層２０と、窒化物系半導体（例えば、ＧａＮ）からなるチャネル層３１と、窒化物系半導体（例えば、ＡｌＧａＮ）からなる電子供給層３２と、二次元電子ガス層３３とを有している。半導体基体１００上には第１の絶縁膜７０が形成されている。ここで、チャネル層３１と電子供給層３２とは、窒化物系化合物半導体層３０を構成している。第１の絶縁膜７０は、例えば、ウェットエッチングに対するエッチングレートの異なる下部層７１と上部層７２を有することができる。第１の絶縁膜７０は、例えば、プラズマＣＶＤ法を用いて形成されたシリコン酸化膜又はシリコン窒化膜とすることができる。下部層７１は、例えば、厚みを５０ｎｍ〜３００ｎｍとすることができる。   A semiconductor device 1 shown in FIG. 1A has a semiconductor substrate 100, a drain electrode 52, a source electrode 51, and a gate structure 400 including a gate electrode 53. The semiconductor substrate 100 includes, for example, a substrate (for example, a silicon-based substrate) 10, a buffer layer 20 made of a nitride-based semiconductor, a channel layer 31 made of a nitride-based semiconductor (for example, GaN), and a nitride-based semiconductor (for example). For example, it has an electron supply layer 32 made of AlGaN) and a two-dimensional electron gas layer 33. A first insulating film 70 is formed on the semiconductor substrate 100. Here, the channel layer 31 and the electron supply layer 32 constitute a nitride-based compound semiconductor layer 30. The first insulating film 70 can include, for example, a lower layer 71 and an upper layer 72 having different etching rates for wet etching. The first insulating film 70 can be, for example, a silicon oxide film or a silicon nitride film formed using a plasma CVD method. The lower layer 71 can have a thickness of 50 nm to 300 nm, for example.

第１の絶縁膜７０は傾斜側面７４と、上面７６とを備える（図１（ｃ）参照）。第１の絶縁膜７０の傾斜側面７４及び上面７６上には第１の絶縁膜７０よりも流動性の高い材料（例えばＴＥＯＳ）から成る第２の絶縁膜８０が形成されている。ここで、第１の絶縁膜７０と第２の絶縁膜８０は層間絶縁膜４０を構成している。第２の絶縁膜８０は半導体基体１００（具体的には、電子供給層３２）と接しており、第２の絶縁膜８０のステップ数（段数）が第１の絶縁膜７０のステップ数（段数）より増加している（すなわち、図１においては１段増加している）。   The first insulating film 70 includes an inclined side surface 74 and an upper surface 76 (see FIG. 1C). A second insulating film 80 made of a material (eg, TEOS) having a higher fluidity than the first insulating film 70 is formed on the inclined side surfaces 74 and the upper surface 76 of the first insulating film 70. Here, the first insulating film 70 and the second insulating film 80 constitute an interlayer insulating film 40. The second insulating film 80 is in contact with the semiconductor substrate 100 (specifically, the electron supply layer 32), and the number of steps (number of steps) of the second insulating film 80 is the number of steps of the first insulating film 70 (number of steps). ) (In other words, it is increased by one step in FIG. 1).

前述のように、１００ｎｍ〜１０００ｎｍ位の厚み（上面から下面までの厚み）の第１の絶縁膜７０の側面には５０ｎｍ〜３００ｎｍ位の大きさの凹部（穴）７３が形成されることがある（図１（ｂ）参照）。このような場合でも、この穴７３の開口部を覆うように（より好ましくは穴７３を埋め込むように）、５００ｎｍ程度の厚みの第２の絶縁膜８０が形成されている。第２の絶縁膜８０が第１の絶縁膜７０の穴７３の開口部を覆っているので、フィールドプレート電極６０のリーク電流を抑制することができる。   As described above, a concave portion (hole) 73 having a size of about 50 nm to 300 nm may be formed on the side surface of the first insulating film 70 having a thickness of about 100 nm to 1000 nm (thickness from the upper surface to the lower surface). (See FIG. 1 (b)). Even in such a case, the second insulating film 80 having a thickness of about 500 nm is formed so as to cover the opening of the hole 73 (more preferably, so as to fill the hole 73). Since the second insulating film 80 covers the opening of the hole 73 of the first insulating film 70, the leakage current of the field plate electrode 60 can be suppressed.

また、上記のように、第２の絶縁膜８０の段数が第１の絶縁膜７０の段数より増加していることにより、第２の絶縁膜８０上のゲート電極５３から延伸したフィールドプレート電極６０と半導体基体１００の表面（すなわち、窒化物系化合物半導体層３０の表面３００）との成す角度がより緩やかとなり、ドレイン・ゲート間のゲート電極５３側において電界がより緩やかに変化するため、ドレイン・ゲート間のゲート電極５３側の電界集中をより良好に抑制することができる。   Further, as described above, the number of steps of the second insulating film 80 is larger than the number of steps of the first insulating film 70, so that the field plate electrode 60 extended from the gate electrode 53 on the second insulating film 80. And the surface of the semiconductor substrate 100 (that is, the surface 300 of the nitride-based compound semiconductor layer 30) becomes gentler, and the electric field changes more gently on the gate electrode 53 side between the drain and gate. The electric field concentration on the gate electrode 53 side between the gates can be suppressed more favorably.

本発明の半導体装置において、第１の絶縁膜７０の表面に穴７３が形成されている場合には、第２の絶縁膜８０が第１の絶縁膜７０の穴７３の開口部上を覆っていることが好ましい。このように第２の絶縁膜８０が第１の絶縁膜７０の穴７３の開口部上を覆っていることで、確実にリーク電流の増大を防止することができる。このとき、第２の絶縁膜８０が第１の絶縁膜７０の穴７３を埋め込んでいることがより好ましい。第２の絶縁膜８０が第１の絶縁膜７０の穴７３を埋め込んでいることで、より確実にリーク電流の増大を防止することができる。   In the semiconductor device of the present invention, when the hole 73 is formed on the surface of the first insulating film 70, the second insulating film 80 covers the opening of the hole 73 of the first insulating film 70. Preferably it is. Thus, since the second insulating film 80 covers the opening of the hole 73 of the first insulating film 70, an increase in leakage current can be reliably prevented. At this time, it is more preferable that the second insulating film 80 fills the hole 73 of the first insulating film 70. Since the second insulating film 80 fills the hole 73 of the first insulating film 70, an increase in leakage current can be prevented more reliably.

本発明の半導体装置において、第１の絶縁膜７０は、傾斜側面７４と上面７６とを接続する接続面７５を有する階段形状であり、第２の絶縁膜８０は、第１の絶縁膜７０の傾斜側面７４、接続面７５、及び、上面７６に沿って、半導体基体１００との接触部７７をわたって上面７６まで延在する表面を有する階段形状であり、フィールドプレート電極６０は、ゲート電極５３と電気的に接続され、ゲート電極５３から第２絶縁膜８０の半導体基体１００との接触部７７から第１の絶縁膜７０の上面７６まで延在する第２の絶縁膜８０の表面上を延伸するように設けられているものであり、第２の絶縁膜８０の段数は、第１の絶縁膜７０の段数よりも１段多いことが好ましい。
第２絶縁膜がこのような形状であれば、ゲート電極５３から延伸したフィールドプレート電極６０と半導体基体１００との成す角度がより緩やかとなり、フィールドプレート電極６０のゲート電極５３側の電界集中をより良好に抑制することができ、リーク電流を効果的に抑制することができる。 In the semiconductor device of the present invention, the first insulating film 70 has a stepped shape having a connection surface 75 that connects the inclined side surface 74 and the upper surface 76, and the second insulating film 80 is formed of the first insulating film 70. The field plate electrode 60 has a stepped shape having a surface extending along the inclined side surface 74, the connection surface 75, and the upper surface 76 over the contact portion 77 with the semiconductor substrate 100 to the upper surface 76. Extending from the contact portion 77 of the second insulating film 80 to the semiconductor substrate 100 to the upper surface 76 of the first insulating film 70 extending from the gate electrode 53 to the surface of the second insulating film 80. It is preferable that the number of steps of the second insulating film 80 is one more than the number of steps of the first insulating film 70.
If the second insulating film has such a shape, the angle formed between the field plate electrode 60 extending from the gate electrode 53 and the semiconductor substrate 100 becomes more gradual, and the electric field concentration on the gate electrode 53 side of the field plate electrode 60 is further increased. It is possible to suppress the leakage current effectively.

本発明の半導体装置において、フィールドプレート電極６０は、ドレイン電極５２とゲート電極５３との間において、ゲート電極５３から延伸していることが好ましい。このようにフィールドプレート電極６０をドレイン電極５２側に設けることにより、電界集中の起こりやすいドレイン電極５２側での電界集中をより効率的に抑制することができる。   In the semiconductor device of the present invention, the field plate electrode 60 preferably extends from the gate electrode 53 between the drain electrode 52 and the gate electrode 53. By providing the field plate electrode 60 on the drain electrode 52 side in this way, electric field concentration on the drain electrode 52 side where electric field concentration tends to occur can be more efficiently suppressed.

本発明の半導体装置において、第１の絶縁膜７０はシリコン窒化膜又はシリコン酸化膜であり、第２の絶縁膜８０はＴＥＯＳ膜であることが好ましい。第１の絶縁膜７０として上記の膜を用いることにより、良好な絶縁性を得ることができる。また、第２の絶縁膜８０として上記の膜を用いることにより、第１の絶縁膜７０の表面に穴７３が形成された場合でも、この穴を容易に埋め込むことができる。   In the semiconductor device of the present invention, the first insulating film 70 is preferably a silicon nitride film or a silicon oxide film, and the second insulating film 80 is preferably a TEOS film. By using the above film as the first insulating film 70, good insulating properties can be obtained. Further, by using the above film as the second insulating film 80, even when the hole 73 is formed on the surface of the first insulating film 70, the hole can be easily embedded.

本発明の半導体装置において、半導体基体１００は、シリコン系基板１０上にＧａＮ系半導体層（すなわち、バッファ層２０及び窒化物系化合物半導体層３０）を形成したものであることが好ましい。半導体基体１００として上記のものを用いた場合に、本発明を好適に適用することができる。   In the semiconductor device of the present invention, the semiconductor substrate 100 is preferably formed by forming a GaN-based semiconductor layer (that is, the buffer layer 20 and the nitride-based compound semiconductor layer 30) on the silicon-based substrate 10. The present invention can be suitably applied when the semiconductor substrate 100 described above is used.

なお、第１の絶縁膜７０の側面に形成される穴７３が第１の絶縁膜７０の厚みの半分より下側で形成されている場合に、本発明は特に有効である。穴７３が第１の絶縁膜７０の厚みの下半分で形成されている場合には、第２の絶縁膜８０で穴７３を埋め込まずにフィールドプレート電極６０を形成すると、穴によるみかけの第１の絶縁膜７０の厚みが小さくなり、特にリーク電流の増大が大きいからである。
また、ゲート・ソース間の絶縁膜構造にも本発明を適用してもよい。 The present invention is particularly effective when the hole 73 formed on the side surface of the first insulating film 70 is formed below half the thickness of the first insulating film 70. In the case where the hole 73 is formed in the lower half of the thickness of the first insulating film 70, if the field plate electrode 60 is formed without embedding the hole 73 in the second insulating film 80, the apparent first due to the hole is formed. This is because the thickness of the insulating film 70 is reduced, and the increase in leakage current is particularly large.
The present invention may also be applied to an insulating film structure between a gate and a source.

次に、本発明の半導体装置の製造方法の実施形態の一例を、図１を参照しながら説明する。   Next, an example of an embodiment of a method for manufacturing a semiconductor device of the present invention will be described with reference to FIG.

本発明の半導体装置の製造方法は、半導体基体１００上に、上部層７１と下部層７２とを有する第１の絶縁膜７０を形成する工程と、第１の絶縁膜７０に等方性のエッチングを用いて半導体基体１００を露出させる第１の開口部４３０を形成することで、第１の絶縁膜７０の傾斜側面７４を形成し、第１の開口部４３０に接続され、第１の開口部４３０より広く、下部層７１の上面にまで達している第２の開口部４４０を前記上部層に形成する工程と、第１の絶縁膜７０上に、第２の絶縁膜８０を形成する工程と、第２の絶縁膜８０の表面にフィールドプレート電極６０を形成する工程と、を有している。   The method for manufacturing a semiconductor device according to the present invention includes a step of forming a first insulating film 70 having an upper layer 71 and a lower layer 72 on a semiconductor substrate 100, and isotropic etching on the first insulating film 70. Is used to form the first opening 430 exposing the semiconductor substrate 100, thereby forming the inclined side surface 74 of the first insulating film 70, connected to the first opening 430, and the first opening. Forming a second opening 440 wider than 430 and reaching the upper surface of the lower layer 71 in the upper layer; forming a second insulating film 80 on the first insulating film 70; And a step of forming the field plate electrode 60 on the surface of the second insulating film 80.

このようにフィールドプレート電極６０を、第１の絶縁膜７０上に形成された第２の絶縁膜８０上に形成することで、第１の絶縁膜７０の傾斜側面７４に穴７３が形成された場合でも、第２の絶縁膜８０が第１の絶縁膜７０の穴７３の開口部上を覆うことで、リーク電流の増大を防止することができる。   By forming the field plate electrode 60 on the second insulating film 80 formed on the first insulating film 70 in this way, a hole 73 is formed on the inclined side surface 74 of the first insulating film 70. Even in this case, the second insulating film 80 covers the opening of the hole 73 of the first insulating film 70, so that an increase in leakage current can be prevented.

本発明の半導体装置の製造方法において、第１の絶縁膜７０は、プラズマＣＶＤ法を用いて形成することができる。   In the method for manufacturing a semiconductor device of the present invention, the first insulating film 70 can be formed using a plasma CVD method.

プラズマＣＶＤ法を用いて膜形成を行う際に、フレークやパーティクルが発生しやすく、膜形成後の等方性のエッチングにおいて穴の形成が起こりやすいので、第１の絶縁膜７０がプラズマＣＶＤ法を用いて形成される場合に、本発明を好適に適用することができる。   When film formation is performed using the plasma CVD method, flakes and particles are likely to be generated, and holes are likely to be formed in isotropic etching after film formation. Therefore, the first insulating film 70 uses the plasma CVD method. The present invention can be suitably applied when formed by using.

次に、本発明の半導体装置の実施形態の変形例について、図２、３を参照しながら説明する。   Next, a modification of the embodiment of the semiconductor device of the present invention will be described with reference to FIGS.

図２に示す半導体装置２は、半導体基体１００上に、下層膜９１、中間層膜９２、上層膜９３からなる第１の絶縁膜９０と、第１の絶縁層９０上に設けられた第２の絶縁膜８０と、第２の絶縁膜８０上に設けられたフィールドプレート電極６０とを有している。図２の半導体装置２は、ドレイン電極側（図２における右側）の中間層膜９２、上層膜９３のみを選択的に横方向にエッチングすることにより、ドレイン電極側のフィールドプレート電極６０と半導体基体１００の表面との成す角度がより緩やかになっている点を除いて、図１に示す半導体装置１と同様な構造を有している。   A semiconductor device 2 shown in FIG. 2 includes a first insulating film 90 including a lower layer film 91, an intermediate layer film 92, and an upper layer film 93 on a semiconductor substrate 100, and a second insulating layer 90 provided on the first insulating layer 90. And the field plate electrode 60 provided on the second insulating film 80. 2 selectively etches only the intermediate layer film 92 and the upper layer film 93 on the drain electrode side (right side in FIG. 2) in the lateral direction, so that the field plate electrode 60 and the semiconductor substrate on the drain electrode side are selectively etched. The semiconductor device 1 has the same structure as that of the semiconductor device 1 shown in FIG. 1 except that the angle formed with the surface 100 is more gradual.

半導体装置２においては、半導体装置１と同様に、フィールドプレート電極６０を第１の絶縁膜９０上に第２の絶縁膜８０を介して設けることで、第１の絶縁膜９０の傾斜側面に穴が形成された場合でも、穴の開口部を第２の絶縁膜８０で覆うことでリーク電流の増大を防止することができる。また、半導体装置２においては、ドレイン電極側のフィールドプレート電極６０と半導体基体１００の表面との成す角度がより緩やかになっているため、リーク電流をより効率的に抑制することができる。   In the semiconductor device 2, similarly to the semiconductor device 1, the field plate electrode 60 is provided on the first insulating film 90 via the second insulating film 80, so that a hole is formed on the inclined side surface of the first insulating film 90. Even when the hole is formed, the leakage current can be prevented from increasing by covering the opening of the hole with the second insulating film 80. Further, in the semiconductor device 2, since the angle formed by the field plate electrode 60 on the drain electrode side and the surface of the semiconductor substrate 100 is more gradual, the leakage current can be suppressed more efficiently.

次に、図２に示す半導体装置２の製造方法について、図３を参照しながら説明する。   Next, a method for manufacturing the semiconductor device 2 shown in FIG. 2 will be described with reference to FIG.

まず、図３（ａ）に示すように、半導体基体１００上に下層膜９１、中間層膜９２、上層膜９３からなる第１の絶縁膜９０を形成する。ここで、下層膜９１はシリコン酸化膜であり、中間層膜９２及び上層膜９３はＴＥＯＳ膜とすることができる。ここで下層膜９１をプラズマＣＶＤで形成した際に、下層膜９１上にフレークやパーティクルが存在し、その上にも中間層膜９２が形成される。   First, as shown in FIG. 3A, a first insulating film 90 including a lower layer film 91, an intermediate layer film 92, and an upper layer film 93 is formed on the semiconductor substrate 100. Here, the lower layer film 91 may be a silicon oxide film, and the intermediate layer film 92 and the upper layer film 93 may be TEOS films. Here, when the lower layer film 91 is formed by plasma CVD, flakes and particles are present on the lower layer film 91, and the intermediate layer film 92 is also formed thereon.

次に、図３（ｂ）に示すように、第１の絶縁膜９０上にフォトレジスト膜１１１を形成し、フォトリソグラフィーにより第１の開口部を形成し、第１の開口部が形成されたフォトレジスト膜１１１をマスクとして、ドライエッチングのような異方性のエッチングを行って、下層膜９１を露出させる。   Next, as shown in FIG. 3B, a photoresist film 111 is formed on the first insulating film 90, the first opening is formed by photolithography, and the first opening is formed. Using the photoresist film 111 as a mask, anisotropic etching such as dry etching is performed to expose the lower layer film 91.

次に、図３（ｃ）に示すように、ウェットエッチングのような等方性のエッチングを行って、半導体基体１００の表面を露出させる。このときに、下層膜９１、中間層膜９２、上層膜９３において、横方向にもエッチングされ、傾斜側面が形成される。この際、下層膜９１上にフレークやパーティクルが存在していると、穴７３が形成される。   Next, as shown in FIG. 3C, isotropic etching such as wet etching is performed to expose the surface of the semiconductor substrate 100. At this time, the lower layer film 91, the intermediate layer film 92, and the upper layer film 93 are also etched in the lateral direction to form inclined side surfaces. At this time, if flakes or particles are present on the lower layer film 91, a hole 73 is formed.

次に、図３（ｄ）に示すように、フォトレジスト膜１１１を除去した後に、第１の絶縁膜９０上及び露出した半導体基体１００上にフォトレジスト膜１１２を形成し、フォトリソグラフィーにより第１の開口部のソース電極側（図３における左側）をカバーするように第２の開口部を形成する。   Next, as shown in FIG. 3D, after the photoresist film 111 is removed, a photoresist film 112 is formed on the first insulating film 90 and the exposed semiconductor substrate 100, and the first is performed by photolithography. A second opening is formed so as to cover the source electrode side (left side in FIG. 3) of the opening.

次に、図３（ｅ）に示すように、第２の開口部が形成されたフォトレジスト膜１１２をマスクとして、ウェットエッチングのような等方性のエッチングを行う。このときに、中間層膜９２、上層膜９３において、ドレイン電極側の横方向にエッチングされ、中間層膜９２、上層膜９３のドレイン電極側においてより緩やかな側面が形成される。この際、下層膜９１上にフレークやパーティクルが存在していると、穴７３が形成される。   Next, as shown in FIG. 3E, isotropic etching such as wet etching is performed using the photoresist film 112 in which the second opening is formed as a mask. At this time, the intermediate layer film 92 and the upper layer film 93 are etched in the lateral direction on the drain electrode side, and more gentle side surfaces are formed on the drain electrode side of the intermediate layer film 92 and the upper layer film 93. At this time, if flakes or particles are present on the lower layer film 91, a hole 73 is formed.

次に、図３（ｆ）に示すように、フォトレジスト膜１１２を除去した後に、第１の絶縁膜９０上及び露出した半導体基体１００上に第２の絶縁膜８０を形成する。ここで、第２の絶縁膜８０はＴＥＯＳ膜とすることができる。このときに、第１の絶縁膜９０の傾斜側面に穴７３が形成された場合でも、穴を第２の絶縁膜８０で埋め込むことができる。   Next, as shown in FIG. 3F, after the photoresist film 112 is removed, a second insulating film 80 is formed on the first insulating film 90 and the exposed semiconductor substrate 100. Here, the second insulating film 80 can be a TEOS film. At this time, even when the hole 73 is formed on the inclined side surface of the first insulating film 90, the hole can be filled with the second insulating film 80.

次に、図３（ｇ）に示すように、第２の絶縁膜８０上にフォトレジスト膜１１３を形成し、フォトリソグラフィーにより第３の開口部を形成する。   Next, as shown in FIG. 3G, a photoresist film 113 is formed on the second insulating film 80, and a third opening is formed by photolithography.

次に、図３（ｈ）に示すように、第３の開口部が形成されたフォトレジスト膜１１３をマスクとして、ウェットエッチングのような等方性のエッチングを行い、その後、フォトレジスト膜１１３を除去する。このときに、半導体基体１００上の表面が露出するとともに、第２の絶縁膜８０において傾斜側面を有する接触部が形成される。   Next, as shown in FIG. 3H, isotropic etching such as wet etching is performed using the photoresist film 113 in which the third opening is formed as a mask, and then the photoresist film 113 is removed. Remove. At this time, the surface on the semiconductor substrate 100 is exposed, and a contact portion having an inclined side surface is formed in the second insulating film 80.

その後、開口部上にフィールドプレート電極６０を形成して、図２の半導体装置２を得ることができる。   Thereafter, the field plate electrode 60 is formed on the opening, and the semiconductor device 2 of FIG. 2 can be obtained.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.

（実施例）
図１に示すような半導体装置１が形成されたウェーハを１０枚作製した。ここで、基板１０はシリコン基板とし、バッファ層２０はＧａＮとＡｌＮが交互に積層された積層膜とし、チャネル層３１はＧａＮ層とし、電子供給層３２はＡｌＧａＮ層とした。また、第１の絶縁膜７０はプラズマＣＶＤ法を用いたシリコン酸化膜とし、第２の絶縁膜８０はＴＥＯＳ膜とした。 (Example)
Ten wafers on which the semiconductor device 1 as shown in FIG. 1 was formed were produced. Here, the substrate 10 is a silicon substrate, the buffer layer 20 is a laminated film in which GaN and AlN are alternately laminated, the channel layer 31 is a GaN layer, and the electron supply layer 32 is an AlGaN layer. The first insulating film 70 is a silicon oxide film using a plasma CVD method, and the second insulating film 80 is a TEOS film.

（比較例）
図４に示すような半導体装置３０１が形成されたウェーハを１０枚作製した。ここで、基板１０はシリコン基板とし、バッファ層２０はＧａＮとＡｌＮが交互に積層された積層膜とし、チャネル層３１はＧａＮ層とし、電子供給層３２はＡｌＧａＮ層とした。また、第１の絶縁膜４１はプラズマＣＶＤ法を用いたシリコン酸化膜とし、第２の絶縁膜４２はＴＥＯＳ膜とした。 (Comparative example)
Ten wafers on which the semiconductor device 301 as shown in FIG. 4 was formed were produced. Here, the substrate 10 is a silicon substrate, the buffer layer 20 is a laminated film in which GaN and AlN are alternately laminated, the channel layer 31 is a GaN layer, and the electron supply layer 32 is an AlGaN layer. The first insulating film 41 is a silicon oxide film using a plasma CVD method, and the second insulating film 42 is a TEOS film.

実施例におけるリーク電流は、比較例におけるリーク電流と比較して抑制されていることが確認された。   It was confirmed that the leakage current in the example was suppressed as compared with the leakage current in the comparative example.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

１、２…半導体装置、
１０…基板（シリコン系基板）、 ２０…バッファ層、
３０…窒化物系化合物半導体層、 ３１…チャネル層、 ３２…電子供給層、
３３…二次元電子ガス層、
４０…層間絶縁膜、 ４１…第１の絶縁膜、 ４２…第２の絶縁膜、
４３…穴（凹部）、
５１…ソース電極、 ５２…ドレイン電極、 ５３…ゲート電極、
６０…フィールドプレート電極、
７０…第１の絶縁膜、 ７１…下部層、 ７２…上部層、 ７３…穴（凹部）、
７４…傾斜側面、 ７５…接続層、 ７６…上面、 ７７…接触部、
８０…第２の絶縁膜、
９０…第１の絶縁膜、 ９１…下層膜、 ９２…中間層膜、 ９３…上層膜、
１００…半導体基体、
１１１、１１２、１１３…フォトレジスト膜、
３００…表面、 ３０１…窒化物半導体装置、 ４００…ゲート構造、
４１０、４２０…側面、 ４３０…第１の開口部、４４０…第２の開口部。 1, 2 ... Semiconductor device,
10 ... Substrate (silicon substrate), 20 ... Buffer layer,
30 ... Nitride compound semiconductor layer, 31 ... Channel layer, 32 ... Electron supply layer,
33 ... Two-dimensional electron gas layer,
40 ... interlayer insulating film, 41 ... first insulating film, 42 ... second insulating film,
43 ... hole (concave),
51 ... Source electrode, 52 ... Drain electrode, 53 ... Gate electrode,
60: Field plate electrode,
70 ... 1st insulating film, 71 ... Lower layer, 72 ... Upper layer, 73 ... Hole (concave part),
74 ... Inclined side surface, 75 ... Connection layer, 76 ... Upper surface, 77 ... Contact part,
80 ... second insulating film,
90 ... first insulating film, 91 ... lower film, 92 ... intermediate film, 93 ... upper film,
100: Semiconductor substrate,
111, 112, 113 ... photoresist film,
300 ... Surface, 301 ... Nitride semiconductor device, 400 ... Gate structure,
410, 420 ... side face, 430 ... first opening, 440 ... second opening.

Claims (9)

半導体基体と、
該半導体基体上にあって、傾斜側面と上面とを有する第１の絶縁膜と、
前記第１の絶縁膜上を覆う第２の絶縁膜と、
前記第１の絶縁膜上に、前記第２の絶縁膜を介して設けられたフィールドプレート電極と、
を備えることを特徴とする半導体装置。 A semiconductor substrate;
A first insulating film on the semiconductor substrate and having an inclined side surface and an upper surface;
A second insulating film covering the first insulating film;
A field plate electrode provided on the first insulating film via the second insulating film;
A semiconductor device comprising: 前記第１の絶縁膜の表面に穴が形成されており、
前記第２の絶縁膜が前記第１の絶縁膜の穴の開口部上を覆っていることを特徴とする請求項１に記載の半導体装置。 A hole is formed in the surface of the first insulating film;
The semiconductor device according to claim 1, wherein the second insulating film covers an opening of a hole of the first insulating film. 前記第２の絶縁膜が前記第１の絶縁膜の穴を埋め込んでいることを特徴とする請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein the second insulating film fills a hole in the first insulating film. ゲート電極をさらに備え、
前記第１の絶縁膜は、前記傾斜側面と前記上面とを接続する接続面を有する階段形状であり、
前記第２の絶縁膜は、前記第１の絶縁膜の傾斜側面、前記接続面、及び、前記上面に沿って、前記半導体基体との接触部から前記上面まで延在する表面を有する階段形状であり、
前記フィールドプレート電極は、前記ゲート電極と電気的に接続され、前記ゲート電極から前記第２絶縁膜の前記半導体基体との接触部をわたって前記第１の絶縁膜の上面まで延在する前記第２の絶縁膜の表面上を延伸するように設けられているものであり、
前記第２の絶縁膜の段数は、前記第１の絶縁膜の段数よりも１段多いものであることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。 A gate electrode;
The first insulating film has a stepped shape having a connection surface connecting the inclined side surface and the upper surface,
The second insulating film has a stepped shape having a surface extending from a contact portion with the semiconductor substrate to the upper surface along the inclined side surface of the first insulating film, the connection surface, and the upper surface. Yes,
The field plate electrode is electrically connected to the gate electrode, and extends from the gate electrode to the upper surface of the first insulating film across a contact portion of the second insulating film with the semiconductor substrate. 2 is provided so as to extend on the surface of the insulating film,
4. The semiconductor device according to claim 1, wherein the number of steps of the second insulating film is one more than the number of steps of the first insulating film. 5. ソース電極と、ドレイン電極とをさらに備え、
前記フィールドプレート電極は、前記ドレイン電極と前記ゲート電極との間において、前記ゲート電極から延伸していることを特徴とする請求項４に記載の半導体装置。 A source electrode and a drain electrode;
The semiconductor device according to claim 4, wherein the field plate electrode extends from the gate electrode between the drain electrode and the gate electrode. 前記第１の絶縁膜はシリコン窒化膜又はシリコン酸化膜であり、
前記第２の絶縁膜はＴＥＯＳ膜であることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置。 The first insulating film is a silicon nitride film or a silicon oxide film;
6. The semiconductor device according to claim 1, wherein the second insulating film is a TEOS film. 前記半導体基体は、シリコン系基板上にＧａＮ系半導体層を形成したものであることを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置。   The semiconductor device according to any one of claims 1 to 6, wherein the semiconductor substrate is a GaN-based semiconductor layer formed on a silicon-based substrate. 半導体基体上に、上部層と下部層とを有する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に等方性のエッチングを用いて前記半導体基体を露出させる第１の開口部を形成することで、前記第１の絶縁膜の傾斜側面を形成し、前記第１の開口部に接続され、前記第１の開口部より広く、前記下部層の上面にまで達している第２の開口部を前記上部層に形成する工程と、
前記第１の絶縁膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の表面にフィールドプレート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 Forming a first insulating film having an upper layer and a lower layer on a semiconductor substrate;
By forming isotropic etching on the first insulating film to form the first opening that exposes the semiconductor substrate, an inclined side surface of the first insulating film is formed, and the first opening is formed. Forming a second opening in the upper layer that is connected to a portion and wider than the first opening and reaches the upper surface of the lower layer;
Forming a second insulating film on the first insulating film;
Forming a field plate electrode on the surface of the second insulating film;
A method for manufacturing a semiconductor device, comprising: 前記第１の絶縁膜は、プラズマＣＶＤ法を用いて形成することを特徴とする請求項８に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 8, wherein the first insulating film is formed using a plasma CVD method.
JP2016129349A 2016-06-29 2016-06-29 Semiconductor device and manufacturing method thereof Active JP6372524B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016129349A JP6372524B2 (en) 2016-06-29 2016-06-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016129349A JP6372524B2 (en) 2016-06-29 2016-06-29 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2018006481A true JP2018006481A (en) 2018-01-11
JP6372524B2 JP6372524B2 (en) 2018-08-15

Family

ID=60949831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016129349A Active JP6372524B2 (en) 2016-06-29 2016-06-29 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6372524B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165056A (en) * 2018-03-19 2019-09-26 住友電気工業株式会社 Method for manufacturing semiconductor device
JP2020013883A (en) * 2018-07-18 2020-01-23 サンケン電気株式会社 Semiconductor device
WO2020065993A1 (en) * 2018-09-28 2020-04-02 サンケン電気株式会社 Semiconductor device and method of manufacturing same
WO2023197088A1 (en) * 2022-04-11 2023-10-19 嘉和半导体股份有限公司 Semiconductor element and manufacturing method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181556A1 (en) * 2013-05-09 2014-11-13 シャープ株式会社 Field effect transistor
JP2015072962A (en) * 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 Field effect compound semiconductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181556A1 (en) * 2013-05-09 2014-11-13 シャープ株式会社 Field effect transistor
JP2015072962A (en) * 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 Field effect compound semiconductor device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165056A (en) * 2018-03-19 2019-09-26 住友電気工業株式会社 Method for manufacturing semiconductor device
JP2020013883A (en) * 2018-07-18 2020-01-23 サンケン電気株式会社 Semiconductor device
US10825908B2 (en) 2018-07-18 2020-11-03 Sanken Electric Co., Ltd. Semiconductor device
JP7143660B2 (en) 2018-07-18 2022-09-29 サンケン電気株式会社 semiconductor equipment
WO2020065993A1 (en) * 2018-09-28 2020-04-02 サンケン電気株式会社 Semiconductor device and method of manufacturing same
WO2023197088A1 (en) * 2022-04-11 2023-10-19 嘉和半导体股份有限公司 Semiconductor element and manufacturing method therefor

Also Published As

Publication number Publication date
JP6372524B2 (en) 2018-08-15

Similar Documents

Publication Publication Date Title
JP6372524B2 (en) Semiconductor device and manufacturing method thereof
KR102212747B1 (en) Deep-trench capacitor including void and fabricating method thereof
JP2010515279A (en) Active region molding for group III nitride devices and method of manufacturing the same
JP2017123432A (en) Semiconductor device
TWI609416B (en) Semiconductor device structures and methods for forming the same
TWI661555B (en) Enhancement mode hemt device
JP2014192351A (en) Semiconductor device manufacturing method
WO2014148255A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
KR101917029B1 (en) Wrap-around contact integration scheme
TWI559383B (en) Method of forming contact structure of gate structure
US9105687B1 (en) Method for reducing defects in shallow trench isolation
US10109525B1 (en) Fabrication method and structure of semiconductor device with contact and plug
TWI686873B (en) Semiconductor devices and methods for fabricating the same
TWI693716B (en) Semiconductor devices and methods for fabricating the same
JP2010251540A (en) Semiconductor device and method of manufacturing the same
JP6988262B2 (en) Nitride semiconductor device and its manufacturing method
TWI715711B (en) Semiconductor device and method of manufacturing the same
KR20110001594A (en) Method for fabricating vertical channel type non-volatile memory device
KR20090074371A (en) Method for manufacturing semiconductor device
JP6436531B2 (en) Manufacturing method of semiconductor device
JP2019036606A (en) Manufacturing method for nitride semiconductor device
JP2002110967A (en) Method of manufacturing semiconductor device and the semiconductor device
JP2008028398A (en) Semiconductor element and method of manufacturing the same
JP2009054879A (en) Method of manufacturing integrated circuit
KR20080010661A (en) Method for forming semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180702

R150 Certificate of patent or registration of utility model

Ref document number: 6372524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250