JP2017537369A - データ保存方法、装置及び端末 - Google Patents
データ保存方法、装置及び端末 Download PDFInfo
- Publication number
- JP2017537369A JP2017537369A JP2017516283A JP2017516283A JP2017537369A JP 2017537369 A JP2017537369 A JP 2017537369A JP 2017516283 A JP2017516283 A JP 2017516283A JP 2017516283 A JP2017516283 A JP 2017516283A JP 2017537369 A JP2017537369 A JP 2017537369A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- data
- supply abnormality
- memory
- protection mechanism
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
- Retry When Errors Occur (AREA)
Abstract
データ保存方法、装置及び端末であり、該方法は、電源に電源供給異常が発生したことを検出すること(S102)と、電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーすること(S104)と、保護メカニズムプログラムによって、電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶すること(S106)と、を含む。関連技術において、電源供給異常時データを保存する時に、非常用電源を使用することが必要とされ、システムのコスト増加を招く問題を解決し、さらに、非常用電源を使用しない場合、電源供給異常時データの保存を実現する目的を達成している。
Description
本発明は通信分野に関し、具体的には、データ保存方法、装置及び端末に関する。
電源供給異常時場面のデータ保存は、故障モニタリングのための「ブラックボックス」として、ずっと技術革新のホットスポットである。電源供給異常イベントが突然に発生し、電源供給異常イベントの継続時間が短く、そして電源供給異常時に多くのデータ量を保存する必要があるという3つの特性によって、電源供給異常時データをタイムリーに保存することができない。現在既存の特許は、大体、以下の3つの方法をまとめたものであると見なすことができる。まず、システムに非常用電源を追加する方法であり、電源供給異常になった場合、システム電源の代わりに非常用電源が給電し、データ保存の時間的需用を満たす。次に、不揮発性フラッシュメモリNAND FLASHを用いてより速い書き込み速度を追い求め、データ保存期間を別の形で短縮する。最後に、電源供給異常になった後、データ圧縮により、書き込んだデータの大きさを減少する。
しかしながら、無線通信分野の製品にとって、まず、非常用電源を追加することは、コストの増加を意味している。次に、基地局製品はデータの信頼性が高く要求されるものの、NAND FLASHは使用中に「不良ブロック」がランダムに現れるため、電源供給異常期間に書き込まれたデータの正確性を保証することができない。最後に、電源供給異常時に保存が必要とされるデータは、全て圧縮により記憶されれば、圧縮時間によって、不揮発性メモリに書き込まれる時間が必ず長くなり、さらに、非常用電源による給電時間に対する要求が一層高められることになる。一方、基地局製品の電源供給異常の継続時間は、通常、数十ミリ秒オーダーが最大である。
NAND FLASH及び不揮発性フラッシュメモリNOR FLASHは、最も一般的な不揮発性メモリである。消費電子製品市場において、NAND FLASHの価格優位及び比べものにならない書き込み速度に直面して、NOR FLASHがNAND FLASHによって取って代わられるのは成り行き次第である。これにもかかわらず、NAND FLASHに比べ、データの信頼性は、NOR FLASHの方がより高い。例えば、自動車、工業、医療、無線通信製品、或いは消費電子のシステムファームウェア等、読み取り速度及び信頼性に対する要求が非常に高いものの、書き込み速度を重視しておらず、これらの応用分野において、NOR FLASHは、依然としてデバイスの機能や性能を左右する主要素子である。
関連技術において、電源供給異常時データを保存する時に、非常用電源を使用することが必要とされ、システムのコスト増加を招く問題に対して、未だに有効な対策が提案されていない。
本発明は、関連技術において、電源供給異常時データを保存する時に、非常用電源を使用することが必要とされ、システムのコスト増加を招く問題を少なくとも解決するデータ保存方法、装置及び端末を提供する。
本発明の一態様は、電源に電源供給故障が発生したことを検出することと、電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーすることと、前記保護メカニズムプログラムによって、前記電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶することと、を含むデータ保存方法が提供される。
前記電源に電源供給故障が発生したことを検出する前に、前記電源供給異常時データを重要度によって領域別に記憶すること、をさらに含むことが好ましい。
前記保護メカニズムプログラムによって、前記電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶することは、前記電源供給異常時データのうち、重要度が所定値を超えたデータを優先して前記所定のメモリに記憶することを含むことが好ましい。
前記所定のメモリは、シリアル型不揮発性フラッシュメモリSPI NOR FLASH、相変化ランダムアクセスメモリPRAM(登録商標)、抵抗変化型メモリRRAM(登録商標)、強誘電体ランダムアクセスメモリFRAM、磁気ランダムアクセスメモリMRAMのうち少なくとも1つを含む高速な不揮発性メモリを含むことが好ましい。
前記電源に電源供給異常が発生したことを検出する前に、前記所定のメモリの書き込み対象領域に記憶されたデータを消去すること、をさらに含むことが好ましい。
本発明の他の一態様は、電源に電源供給異常が発生したことを検出するように構成される検出モジュールと、電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーするように構成されるトリガーモジュールと、前記保護メカニズムプログラムによって、前記電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶するように構成される第1の記憶モジュールと、を備えるデータ保存装置が提供される。
前記データ保存装置は、前記電源供給異常時データを重要度によって領域別に記憶するように構成される第2の記憶モジュール、をさらに備えることが好ましい。
前記第1の記憶モジュールは、前記電源供給異常時データのうち、重要度が所定値を超えたデータを優先して前記所定のメモリに記憶するように構成される記憶ユニットを備えることが好ましい。
前記データ保存装置は、前記所定のメモリの書き込み対象領域に記憶されたデータを消去するように構成される消去モジュール、をさらに備えることが好ましい。
本発明のさらなる一態様は、上記いずれかに記載の装置を備える端末が提供される。
本発明によると、電源に電源供給異常が発生したことを検出し、電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーし、前記保護メカニズムプログラムによって、前記電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶することにより、関連技術において、電源供給異常時データを保存する時に、非常用電源を使用することが必要とされ、システムのコスト増加を招く問題を解決し、さらに、非常用電源を使用しない場合、電源供給異常時データの保存を実現する目的を達成している。
ここで説明する図面は、本発明をさらに理解させるためのものであり、本願の一部を構成し、また、本発明における模式的実施例及びその説明は本発明を説明するものであり、本発明を不当に限定するものではない。図面において、
本発明の実施例によるデータ保存方法のフローチャートである。
本発明の実施例によるSPI NOR FLASHのチップ構造図である。
本発明の実施例によるデータ保存装置の構成ブロック図である。
本発明の実施例によるデータ保存装置の第1の好適な構成ブロック図である。
本発明の実施例によるデータ保存装置における第1の記憶モジュール36の構成ブロック図である。
本発明の実施例によるデータ保存装置の第2の好適な構成ブロック図である。
本発明の実施例による端末の構成ブロック図である。
本発明の実施例による電源供給異常時データ保存方法のフローチャートである。
本発明の実施例によるシステムのブロック図である。
以下、図面を参照しつつ実施例を結合して本発明を詳しく説明する。なお、衝突しない限り、本願の実施例及び実施例中の構成要件を互いに組み合わせることができる。
本実施例にてデータ保存方法が提供され、図1は、本発明の実施例によるデータ保存方法のフローチャートであり、図1に示すように、そのフローは以下のステップS102〜ステップS106を含む。
ステップS102:電源に電源供給異常が発生したことを検出する;
ステップS104:電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーする;
ステップS106:該保護メカニズムプログラムによって、電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶する。
ステップS104:電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーする;
ステップS106:該保護メカニズムプログラムによって、電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶する。
上記ステップを通じて、電源に電源供給異常が発生したことを検出し、電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーし、該保護メカニズムプログラムによって、電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶することにより、非常用電源を使用しない場合、保護メカニズムプログラムによって、電源供給異常になる瞬間に電源供給異常時データの保存を完成することを実現し、関連技術において、電源供給異常時データを保存する時に、非常用電源を使用することが必要とされ、システムのコスト増加を招く問題を解決し、さらに、非常用電源を使用しない場合、電源供給異常時データの保存を実現する目的を達成している。
1つの好適な実施例において、電源に電源供給異常が発生したことを検出する前に、電源供給異常時データを重要度によって領域別に記憶することをさらに含む。即ち、電源供給異常が発生する前に、重要度の高い部分のデータをシステムに保存し、例えば、電圧、電流、信号量、スイッチ量等の重要なパラメータが優先してシステムの内部に記憶され、電源供給異常になる瞬間にて、システムの内部に記憶されたこれらのデータが優先して所定のメモリに保存されるようになる。このようにして、重要データの保存効率を向上させる。
1つの好適な実施例において、保護メカニズムプログラムによって、電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶することは、電源供給異常時データのうち、重要度が所定値を超えたデータを優先して所定のメモリに記憶することを含む。即ち、予め記憶されたデータは、記憶時に重要度によって分類され、電源供給異常になった時に、重要度の高いデータが優先して記憶されるようになり、また、重要度の低いデータに対して圧縮処理を行うことができ、そして、重要度の高いデータの記憶が済んでから記憶されるようにすることができる。このようにして、記憶された重要データの完全性を確保する。
上記所定のメモリは、高速な不揮発性メモリを含むことができ、該高速な不揮発性メモリは、シリアル型不揮発性フラッシュメモリSPI NOR FLASH、相変化ランダムアクセスメモリPRAM、抵抗変化型メモリRRAM、強誘電体ランダムアクセスメモリFRAM、磁気ランダムアクセスメモリMRAMのうち少なくとも1つを含んでもよい。シリアル型不揮発性フラッシュメモリ(Serial Peripheral Interface NOR FLASH、単にSPI NOR FLASHという)の容量が64Mバイトを超えており、ダブルデータレート(Double Date Rate、単にDDRという)モードにおけるSPI NOR FLASHの読み書き速度が数千万バイト/秒に達することが可能であり、この速度が、パラレル型NOR FLASHの10倍になっている。図2は、本発明の実施例によるSPI NOR FLASHのチップ構造図であり、図2に示すように、このチップはデザインが相対的に簡単であり、従来のパラレル型不揮発性フラッシュメモリNOR Flashに対して、SPI NOR FLASHは、ただ十数個のピンだけで、64M乃至128Mバイトのデータ記憶を実現することができるのに対し、パラレル型NOR FLASHは少なくとも50個のピンを必要とする。相変化ランダムアクセスメモリ(Phase-Change Random Access Memory、単にPRAMという)は不揮発性メモリの1種であり、通常のフラッシュメモリFLASHに比べ、PRAMは、高速、低電力の特徴を有する。順調に成長していけば、PRAMがだんだんFLASHに取って代わり、次世代のメモリ製品の中堅となっていくと予測される。抵抗変化型メモリ(Resistive Random Access Memory、単にReRAM/RRAMという)は、新しい不揮発性メモリである。消費電力が低く、書き込み速度が速いことがその長所である。強誘電体ランダムアクセスメモリ(Ferroelectric Random Access Memory、単にFeRAM/FRAMという)は新しい不揮発性メモリであり、強誘電体結晶の強誘電体効果によってデータ記憶を実現するものであり、消費電力が低く、書き込み速度が速いことがその長所である。磁気ランダムアクセスメモリ(Magnetic Random Access Memory、単にMRAMという)は、不揮発性の磁気ランダムアクセスメモリである。スタティックランダムアクセスメモリ(SRAM)の高速な読み取りや書き込み能力及びダイナミックランダムアクセスメモリ(DRAM)の高集積度を持っているとともに、何回も繰り返して書き込むことが実質上可能である。
1つの好適な実施例において、電源に電源供給異常が発生したことを検出する前に、所定のメモリの書き込み対象領域に記憶されたデータを消去することをさらに含む。システムに電源を入れた直後に、所定のメモリの記憶領域への消去処理を行うことができ、これにより、電源供給異常中に消去操作が導入されないように確保し、データ記憶のためにより多くの時間を提供する。
本実施形態にてデータ保存装置がさらに提供され、上記実施例及び好適な実施形態を実現するものであって、既に説明したものは省略される。以下で使用する用語「モジュール」とは、所定の機能を実現可能なソフトウェア及び/又はハードウェアの組合せである。以下の実施例に説明する装置をソフトウェアで実現することが好ましいが、ハードウェア又はソフトウェアとハードウェアとの組合せにより実現することも可能であり、構想されている。
図3は、本発明の実施例によるデータ保存装置の構成ブロック図であり、図3に示すように、該装置は、検出モジュール32と、トリガーモジュール34と、第1の記憶モジュール36と、を備え、以下、該装置について説明する。
検出モジュール32は、電源に電源供給異常が発生したことを検出するように構成される。トリガーモジュール34は、上記検出モジュール32に接続され、電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーするように構成される。第1の記憶モジュール36は、上記トリガーモジュール34に接続され、保護メカニズムプログラムによって、電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶するように構成される。
図4は、本発明の実施例によるデータ保存装置の第1の好適な構成ブロック図であり、図4に示すように、該装置は、図3に示す全てのモジュールに加え、第2の記憶モジュール42をさらに備え、以下、該装置について説明する。
第2の記憶モジュール42は、上記検出モジュール32に接続され、電源供給異常時データを重要度によって領域別に記憶するように構成される。
図5は、本発明の実施例によるデータ保存装置における第1の記憶モジュール36の構成ブロック図であり、図5に示すように、該第1の記憶モジュール36は、記憶ユニット52を備え、以下、これについて説明する。
記憶ユニット52は、電源供給異常時データのうち、重要度が所定値を超えたデータを優先して所定のメモリに記憶するように構成される。
図6は、本発明の実施例によるデータ保存装置の第2の好適な構成ブロック図であり、図6に示すように、該装置は、図3に示す全てのモジュールに加え、消去モジュール62をさらに備え、以下、該装置について説明する。
消去モジュール62は、上記検出モジュール32に接続され、所定のメモリの書き込み対象領域に記憶されたデータを消去するように構成される。
図7は、本発明の実施例による端末の構成ブロック図であり、図7に示すように、該端末70は、上記いずれかのデータ保存装置72を備える。
関連技術において、電源供給異常時データを保存する時に、非常用電源を使用することが必要とされ、システムのコスト増加を招く問題を解決するために、本発明はさらに以下のような電源供給異常時データ保存方法及び装置を提案し、以下、具体的な実施例を結合して本発明を説明する。
本発明の実施例に提供される無線通信製品に用いる電源供給異常時データ保存方法は、無線通信製品システムの復元能力及び信頼性、並びに特異な記録能力を向上させることができる。該方法は、電源、電源検出ユニット(上記検出モジュール32に該当)、コントローラ(上記トリガーモジュール34及び第1の記憶モジュール36に該当)及び安定した信頼性のある高速な不揮発性メモリに関わっている。コントローラは、高速SRAMのSOCチップを含んでもよく、安定した信頼性のある高速な不揮発性メモリは、SPI NOR FLASH、PRAM、ReRAM/RRAM、FRAM/FeRAM、MRAMの5つのメモリのうちの少なくとも1つを含んでもよい。
図8は、本発明の実施例による電源供給異常時データ保存方法のフローチャートであり、図8に示すように、そのフローは以下のステップS802〜ステップS818を含む。
ステップS802:電源モジュールが正常に給電する;
ステップS804:システムが正常に稼動する;
ステップS806:電源検出モジュールが電源を検出する;
ステップS808:電源が正常に稼動しているか否か、判断する;
ステップS810:電源が正常に稼動している場合、電源を継続して検出し、ステップS806に移行する;
ステップS812:電源供給異常になっている場合、電源検出モジュールが電源供給異常イベントを検出し、コントローラに通知する;
ステップS814:コントローラは、電源供給異常イベントが発生してから電源の完全故障までの期間を利用して、高速SRAMにおける保護メカニズムプログラムを実行し、高速SRAMにおけるデータを安定した信頼性のある高速な不揮発性メモリに書き込む;
ステップS816:電源モジュールが全く稼動しなくなる;
ステップS818:システムの電源供給異常が終わる。
ステップS804:システムが正常に稼動する;
ステップS806:電源検出モジュールが電源を検出する;
ステップS808:電源が正常に稼動しているか否か、判断する;
ステップS810:電源が正常に稼動している場合、電源を継続して検出し、ステップS806に移行する;
ステップS812:電源供給異常になっている場合、電源検出モジュールが電源供給異常イベントを検出し、コントローラに通知する;
ステップS814:コントローラは、電源供給異常イベントが発生してから電源の完全故障までの期間を利用して、高速SRAMにおける保護メカニズムプログラムを実行し、高速SRAMにおけるデータを安定した信頼性のある高速な不揮発性メモリに書き込む;
ステップS816:電源モジュールが全く稼動しなくなる;
ステップS818:システムの電源供給異常が終わる。
電源による給電が回復された場合、コントローラは、電源供給異常になる前のデータを安定した信頼性のある高速な不揮発性メモリから読み戻すことができる。上記方法において、電源供給異常になる時に、電源検出ユニットは電源供給異常イベントを検出してコントローラに通知し、その後、コントローラは、電源供給異常イベントが発生してから電源の完全故障までの期間を利用して、高速SRAMにおける保護メカニズムプログラムを実行し、高速SRAMにおけるデータを安定した信頼性のある高速な不揮発性メモリに書き込む。そして、電源による給電が回復された場合、コントローラは、電源供給異常になる前のデータを安定した信頼性のある高速な不揮発性メモリから読み戻すことができる。また、安定した信頼性のある高速な不揮発性メモリにおける書き込み対象領域に対して予め消去することで、電源供給異常始終、消去操作が導入されないように確保できる。
本発明の実施例にて基地局製品に用いるシステムがさらに提供され、基地局製品システムの復元能力及び信頼性、並びに特異な記録能力を向上させることができる。図9は、本発明の実施例によるシステムのブロック図であり、図9に示すように、該システムは、電源モジュール902と、電源検出モジュール904と、コントローラモジュール906と、安定した信頼性のある高速な不揮発性メモリ908との4つの部分を備え、電源検出モジュール904により電源供給異常になったことを検出した場合、すぐにキャッシュデータを保護し、システムの電源が回復された後、保護データを素早くて効果的に復元することができる。電源検出モジュール904は、システム電源が正常であるか否かを検出し、そして制御モジュール906の関連データを保護するようにトリガーすることを含むシステム電源及び給電モジュールの電源の検出を完成する機能を担う。電源モジュール902は、システムの電源部分であり、コントローラモジュール906及び安定した信頼性のある高速な不揮発性メモリ908に対して必要な電源供給を行う。コントローラモジュール906は、高速なSRAMを含み、一部が電源供給異常になった後に保護システム全体の運転を管理する処理コードを格納し、他の一部が正常に運転する場合の、且つ安定した信頼性のある高速な不揮発性メモリ908に書き込まれていない電源供給異常時データを格納する。安定した信頼性のある高速な不揮発性メモリ908は、コントローラモジュール906の高速SRAMにより読み出された保護データを格納する。
電源供給異常になった後、コントローラモジュール906は、電源検出モジュール904により検出された電源故障状態を発見したら、高速SRAMにおける電源供給異常保護プログラムを実行し、データを安定した信頼性のある高速な不揮発性メモリ908にコピーし、システムの電源モジュール902が回復された後、安定した信頼性のある高速な不揮発性メモリ908から保護データを取得することができる。
使用される安定した信頼性のある高速な不揮発性メモリは、SPI NOR FLASH、PRAM、ReRAM/RRAM、FRAM/FeRAM、MRAMの5つのメモリを含みうる。これは、他のメモリを用いた関連技術に対する改良であり、書き込み速度が速く、データ信頼性が高いことがその共通点である。関連技術におけるメモリは、例えば、NAND FLASHの場合、不良ブロックがランダムに現れるリスクがあり、誤ったデータが書き込まれてしまう可能性があり、また、パラレル型NOR FLASH又は磁気ディスクの場合、書き込み速度が遅すぎて、電源供給異常の継続期間内にデータをタイムリーに書き込むことができない、といった問題がある。
保存対象となるデータをSOC内部の高速SRAMに格納するのは、同期ダイナミックランダムアクセスメモリ(Synchronous Dynamic Random Access Memory、単にSDRAM)によるデータキャッシュを用いた関連技術に対する改良であり、データ保存の実現にあたり、SDRAMが正常に稼動するという必要な条件が省略されたことがその特徴である。そして、SDRAMは、オフチップメモリとして、SOC内部のSRAMより読み書き速度が遅いため、非常用電源無し場面におけるデータ保存効率の向上には不利である。
本発明の実施例において、保護機構を実行するプログラムも高速SRAMに格納されており、外部記憶によるデータキャッシュを用いた関連技術に対する改良であり、データ保存の実現にあたり、SDRAMが正常に稼動するという必要な条件が省略されたことがその特徴である。そして、SDRAMは、オフチップメモリとして、SOC内部のSRAMより読み書き速度が遅いため、非常用電源無し場面におけるデータ保存効率の向上には不利である。
保存対象となるデータに対するデータ処理とは、保存が必要とされるデータを一定の優先度に従って並べ、異なる処理を行うことをいう。電圧、電流等のパラメータのような一番重要なデータはデータ圧縮が施されず、電源供給異常になった後、これをまず最初に安定した信頼性のある高速な不揮発性メモリに保存する。それから、重要性が比較的低い信号量、スイッチ量等のパラメータは、データ符号化処理を経てから、安定した信頼性のある高速な不揮発性メモリに保存される。最後は、重要性が最も低いシステムで実行されるlogファイルであり、これは、書類圧縮を経てから、安定した信頼性のある高速な不揮発性メモリに保存される。このようにするのは、最悪の電源供給異常場面において、一番重要なデータをできるだけ多く保存するためである。
安定した信頼性のある高速な不揮発性メモリにおける書き込み対象領域に対して予め消去しておくのは、不揮発性メモリのデータエリアにおけるデータ消去をまず行わなければ、データを正確に書き込むことができない特性に対するものであり、電源供給異常始終、消去操作が導入されないように確保し、大切な時間の無駄遣いを回避する。これに対し、該問題を考慮しなかった関連技術の場合、1つのセクターの消去動作のために、電源供給異常イベントが時間切れになってしまう可能性がある。
本発明の実施例に提供される電源供給異常時データ保存システムは、非常用電源を備えない要素と、外部のキャッシュを備えない要素とを組み合わせることを特徴とする。非常用電源を備えないというのは、主電源以外を用いた関連技術に対する改良であり、該システムは、システム電源以外の電源を備えない。外部のキャッシュを備えないというのは、SOC以外のメモリを用いたデータ格納及び電源供給異常保護プログラムの技術に対する改良であり、これらの技術は、システムが電源供給異常になった時に、本発明の実施例におけるシステムに比べ、電源供給異常時データを保存する間にSOC以外のメモリが正常に給電することを確保しなければならないという必要な条件が増加されている。
本発明の実施例に提供されるシステムは、非常用電源を増設しなくてもよく、電源供給異常場面のデータ保存要求を実現するシステムの構成要素は、以下のような素子によって置き換えられてもよい。
将来のNAND FLASHのようなメモリプロセスは、画期的な進歩を遂げ、不良ブロック問題を解決し、その生命周期における個々のデータブロックの性能の信頼性を確保できる。
将来、メモリ技術は画期的な進歩を遂げ、新しいメモリが現れる。その書き込み速度がここで挙げられたいくつかのメモリよりも速い。将来に現れる関連メモリによって本発明の実施例における不揮発性メモリを置き換えることができる。
以下、具体的な実施例を結合して本発明をさらに説明する。この応用例における安定した信頼性のある高速な不揮発性メモリとして、SPI NOR FLASHを用いることができ、そのフローは以下のステップを含む。
1)システムに電源を入れた後、電源供給異常時データを書き込もうとする領域を用意し、該領域は、1つ又は複数の電源供給異常時データを収納できるように確保すべきである。ここで、「電源供給異常時データ」とは、電源供給異常時に保存しようとする高速SRAM中の全データを指すことができる。電源供給異常時データが1つである場合、電源供給異常時データを転移して保存した後、元の記憶領域に対して消去操作を実行する。電源供給異常時データが複数である場合、それぞれの電源供給異常時データごとに前回の電源供給異常イベントが対応し、各電源供給異常時データが時間順に循環し、時間的に最も早い電源供給異常時データが消去される。このステップを実行した後、今回の運転において、一旦電源供給異常イベントが発生すれば、電源供給異常時データを保存する中、データ消去操作を実行する必要がなくなることを確保できる。
2)システムの運転時、電源検出モジュールは、システム電源の運転状況をリアルタイムにモニタリングし、給電電圧が閾値まで落ちたことを検出することが電源供給異常イベントの発生を判断する根拠となってもよい。
3)システムの運転時、電圧、電流、信号量、スイッチ量等のパラメータのような重要なデータは、時間順に循環して記憶され、複数回のサンプリングが行われ、その数値をSOCの高速SRAMに格納する。システムで実行されるlogファイルは、ファイルの形で外部のSDRAMに格納される。ここで、「パラメータ」は、電源供給異常時に保存しようとする高速SRAMの全データとなってもよく、若干回のサンプリング値を含み、それぞれのサンプリング値ごとに前回のサンプリングが対応し、各サンプリング値が時間順に循環し、時間的に最も早いサンプリング値を最新のサンプリング値で置き換える。一番重要な電圧、電流等のデータ値は、データ処理されなくてもよい。二番目に重要な信号量、スイッチ量等は、データ符号化処理が施されることができ、それぞれのサンプリングが1つ又は複数のビットのみを占める。システムで実行されるlogファイルは、ファイルの形で外部のSDRAMに格納されることができる。
4)電源供給異常イベントが発生したと判定された後、電源検出モジュールは中断することにより制御モジュールに通知する。
5)制御モジュールは、高速SRAMにおける保護メカニズムプログラムを実行し、一番重要な電圧、電流等のデータをすぐに読み取り、高速SRAMに書き込まれたサンプリング値が循環し、区別のために最新値をラベリングし、そして、パラメータをすぐにSPI NOR FLASHに書き込む。
6)制御モジュールは、高速SRAMにおける保護メカニズムプログラムを実行し、二番目に重要な信号量、スイッチ量等のデータを読み取り、高速SRAMに書き込まれたサンプリング値が循環し、区別のために最新値をラベリングし、そして、パラメータをすぐにSPI NOR FLASHに書き込む。
7)制御モジュールは、外部のSDRAMからシステムで実行される最新のlogファイルを読み取り、ファイル圧縮を経てからSPI NOR FLASHに書き込む。このステップにおいて随時電源供給異常になる可能性があるので、logファイルが完全に保存されていない可能性がある。
8)システムの電源供給異常イベントが完了する。
9)不定長さの時間帯が経過した後、システムに再び電源が入り、ユーザは、SPI NOR FLASHに保存された電源供給異常時データに基づいて、この前に発生した電源供給異常場面を分析することができる。
当業者にとって、上述の本発明の各ブロック又は各ステップは汎用の計算装置によって実現することができ、単独の計算装置に集成させることができれば、複数の計算装置から構成されるネットワークに分布させることもでき、さらに計算装置で実行可能なプログラムのコードによって実現することもできるので、それらを記憶装置に格納して計算装置によって実行することができ、そして場合によって、示した又は説明したステップを上述と異なる手順で実行することができ、それぞれ集積回路ブロックに製作したり、これらのうち複数のブロック又はステップを単独の集積回路ブロックに製作したりして実現することができることは、明らかなことである。このように、本発明は、如何なる特定のハードウェアとソフトウェアの結合に限定されない。
以上は、本発明の好適な実施例に過ぎず、本発明を限定することは意図していない。当業者であれば、本発明に様々な変更や変形が可能である。本発明の思想や原則内の如何なる修正、均等の置き換え、改良なども、本発明の保護範囲内に含まれるべきである。
上述したように、上記実施例及び好適な実施形態により、関連技術において、電源供給異常時データを保存する時に、非常用電源を使用することが必要とされ、システムのコスト増加を招く問題を解決し、さらに、非常用電源を使用しない場合、電源供給異常時データ保存を実現する目的を達成している。
Claims (10)
- 電源に電源供給異常が発生したことを検出することと、
電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーすることと、
前記保護メカニズムプログラムによって、前記電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶することと、
を含むデータ保存方法。 - 前記電源に電源供給異常が発生したことを検出する前に、
前記電源供給異常時データを重要度によって領域別に記憶すること、をさらに含む
請求項1に記載の方法。 - 前記保護メカニズムプログラムによって、前記電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶することは、
前記電源供給異常時データのうち、重要度が所定値を超えたデータを優先して前記所定のメモリに記憶することを含む
請求項2に記載の方法。 - 前記所定のメモリは、
シリアル型不揮発性フラッシュメモリSPI NOR FLASH、相変化ランダムアクセスメモリPRAM、抵抗変化型メモリRRAM、強誘電体ランダムアクセスメモリFRAM、磁気ランダムアクセスメモリMRAMのうち少なくとも1つを含む高速な不揮発性メモリを含む
請求項1に記載の方法。 - 前記電源に電源供給異常が発生したことを検出する前に、
前記所定のメモリの書き込み対象領域に記憶されたデータを消去すること、をさらに含む
請求項1に記載の方法。 - 電源に電源供給異常が発生したことを検出するように構成される検出モジュールと、
電源供給異常時のデータ保護のための保護メカニズムプログラムをトリガーするように構成されるトリガーモジュールと、
前記保護メカニズムプログラムによって、前記電源に電源供給異常が発生する前に記憶された電源供給異常時データを所定のメモリに記憶するように構成される第1の記憶モジュールと、
を備えるデータ保存装置。 - 前記電源供給異常時データを重要度によって領域別に記憶するように構成される第2の記憶モジュール、をさらに備える
請求項6に記載の装置。 - 前記第1の記憶モジュールは、
前記電源供給異常時データのうち、重要度が所定値を超えたデータを優先して前記所定のメモリに記憶するように構成される記憶ユニットを備える
請求項7に記載の装置。 - 前記所定のメモリの書き込み対象領域に記憶されたデータを消去するように構成される消去モジュール、をさらに備える
請求項6に記載の装置。 - 請求項6乃至9のうちいずれか一項に記載の装置を備える端末。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410495841.4 | 2014-09-24 | ||
CN201410495841.4A CN105512056A (zh) | 2014-09-24 | 2014-09-24 | 数据保存方法、装置及终端 |
PCT/CN2015/072700 WO2016045303A1 (zh) | 2014-09-24 | 2015-02-10 | 数据保存方法、装置及终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017537369A true JP2017537369A (ja) | 2017-12-14 |
Family
ID=55580212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017516283A Pending JP2017537369A (ja) | 2014-09-24 | 2015-02-10 | データ保存方法、装置及び端末 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20170277603A1 (ja) |
EP (1) | EP3200085A4 (ja) |
JP (1) | JP2017537369A (ja) |
CN (1) | CN105512056A (ja) |
WO (1) | WO2016045303A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10067903B2 (en) | 2015-07-30 | 2018-09-04 | SK Hynix Inc. | Semiconductor device |
US11755255B2 (en) | 2014-10-28 | 2023-09-12 | SK Hynix Inc. | Memory device comprising a plurality of memories sharing a resistance for impedance matching |
KR102515924B1 (ko) * | 2016-04-19 | 2023-03-30 | 에스케이하이닉스 주식회사 | 미디어 컨트롤러 및 이를 포함한 데이터 저장 장치 |
US10937266B2 (en) * | 2014-12-03 | 2021-03-02 | Giesecke+Devrient Currency Technology Gmbh | Banknote processing machine having power control electronics |
CN108763371B (zh) * | 2018-05-17 | 2021-06-18 | 上海威固信息技术股份有限公司 | 一种Exfat文件系统断电保护及文件检测恢复方法 |
CN109215171A (zh) * | 2018-08-20 | 2019-01-15 | 深圳市长龙铁路电子工程有限公司 | 一种机车信号设备数据记录的存储方法 |
CN112882656A (zh) * | 2021-02-03 | 2021-06-01 | 深圳市麦格米特控制技术有限公司 | 一种掉电数据存储方法和掉电数据存储电路 |
CN113312207B (zh) * | 2021-05-07 | 2023-12-05 | 埃森智能科技(深圳)有限公司 | 一种采用铁电存储器的数据存储方法及其可编程逻辑控制器 |
CN113219952B (zh) * | 2021-05-10 | 2022-07-19 | 东风电子科技股份有限公司 | 基于车身控制模块bcm功能实现总体控制的方法、装置、处理器及其计算机可读存储介质 |
CN113791931B (zh) * | 2021-09-22 | 2022-05-17 | 宁波迦南智能电气股份有限公司 | 一种电表掉电数据快速存储方法 |
CN113687710B (zh) * | 2021-10-26 | 2022-03-22 | 西安羚控电子科技有限公司 | 一种固定翼无人机的飞控管理计算机掉电处理方法及系统 |
CN114780356B (zh) * | 2022-06-22 | 2022-09-23 | 北京得瑞领新科技有限公司 | Ssd系统日志数据的存储方法及装置、介质、设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008139927A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | メモリシステム |
JP2009187062A (ja) * | 2008-02-01 | 2009-08-20 | Fujitsu Ltd | 情報処理装置、該情報処理装置で行われるデータ記憶を制御する制御部およびデータ記憶の制御方法 |
JP2012133750A (ja) * | 2010-12-20 | 2012-07-12 | Lsi Corp | メモリ・バックアップのための電力分離 |
JP2012226569A (ja) * | 2011-04-20 | 2012-11-15 | Fanuc Ltd | 記憶装置のデータ保護装置 |
JP2013088928A (ja) * | 2011-10-14 | 2013-05-13 | Hitachi Ltd | 計算機及びデータ退避方法 |
JP2013225307A (ja) * | 2012-04-19 | 2013-10-31 | Samsung Electronics Co Ltd | 不揮発性メモリ装置を制御するコントローラの動作方法、及び、極符号化された符号語を不揮発性メモリ装置のマルチビットデータにマッピングするマッピングパターン選択方法 |
JP2014174972A (ja) * | 2013-03-13 | 2014-09-22 | Meidensha Corp | デジタル形保護継電装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI308694B (en) * | 2005-12-13 | 2009-04-11 | Wistron Corp | Method of data protection for computers |
CN100428203C (zh) * | 2006-11-23 | 2008-10-22 | 北京飞天诚信科技有限公司 | 基于非易失性存储的便携式设备的实现掉电保护的方法 |
KR101602939B1 (ko) * | 2009-10-16 | 2016-03-15 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 데이터 관리 방법 |
US8566561B2 (en) * | 2010-05-14 | 2013-10-22 | Rockwell Automation Technologies, Inc. | Method to separate and persist static and dynamic portions of a control application |
JP5742362B2 (ja) * | 2011-03-28 | 2015-07-01 | 富士通株式会社 | 退避処理装置 |
CN102307367A (zh) * | 2011-08-18 | 2012-01-04 | 大唐移动通信设备有限公司 | 一种通信设备及掉电告警方法 |
CN103135735B (zh) * | 2011-11-25 | 2017-01-25 | 航天信息股份有限公司 | 一种掉电保护的控制方法及系统 |
US20140219021A1 (en) * | 2013-02-07 | 2014-08-07 | Seagate Technology Llc | Data protection for unexpected power loss |
CN103455449B (zh) * | 2013-08-29 | 2016-12-28 | 华为技术有限公司 | 非易失性存储介质访问方法、数据更新方法及设备 |
CN103744747A (zh) * | 2014-01-08 | 2014-04-23 | 东南大学 | 一种用于plc掉电控制装置 |
CN104035893A (zh) * | 2014-06-30 | 2014-09-10 | 浪潮(北京)电子信息产业有限公司 | 一种在计算机异常掉电时的数据保存方法 |
-
2014
- 2014-09-24 CN CN201410495841.4A patent/CN105512056A/zh active Pending
-
2015
- 2015-02-10 WO PCT/CN2015/072700 patent/WO2016045303A1/zh active Application Filing
- 2015-02-10 JP JP2017516283A patent/JP2017537369A/ja active Pending
- 2015-02-10 US US15/514,446 patent/US20170277603A1/en not_active Abandoned
- 2015-02-10 EP EP15844178.2A patent/EP3200085A4/en not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008139927A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | メモリシステム |
JP2009187062A (ja) * | 2008-02-01 | 2009-08-20 | Fujitsu Ltd | 情報処理装置、該情報処理装置で行われるデータ記憶を制御する制御部およびデータ記憶の制御方法 |
JP2012133750A (ja) * | 2010-12-20 | 2012-07-12 | Lsi Corp | メモリ・バックアップのための電力分離 |
JP2012226569A (ja) * | 2011-04-20 | 2012-11-15 | Fanuc Ltd | 記憶装置のデータ保護装置 |
JP2013088928A (ja) * | 2011-10-14 | 2013-05-13 | Hitachi Ltd | 計算機及びデータ退避方法 |
JP2013225307A (ja) * | 2012-04-19 | 2013-10-31 | Samsung Electronics Co Ltd | 不揮発性メモリ装置を制御するコントローラの動作方法、及び、極符号化された符号語を不揮発性メモリ装置のマルチビットデータにマッピングするマッピングパターン選択方法 |
JP2014174972A (ja) * | 2013-03-13 | 2014-09-22 | Meidensha Corp | デジタル形保護継電装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2016045303A1 (zh) | 2016-03-31 |
US20170277603A1 (en) | 2017-09-28 |
CN105512056A (zh) | 2016-04-20 |
EP3200085A1 (en) | 2017-08-02 |
EP3200085A4 (en) | 2017-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017537369A (ja) | データ保存方法、装置及び端末 | |
JP6209646B2 (ja) | 不揮発性メモリのデータ管理方法およびシステム | |
JP6194390B2 (ja) | 不揮発性メモリのエラーを検出して補正する方法およびそのシステム | |
KR101079502B1 (ko) | 메모리 시스템 | |
US11175835B2 (en) | Storage device initiating maintenance operation actively without instruction of host and electronic system including the same | |
US9170897B2 (en) | Apparatus, system, and method for managing solid-state storage reliability | |
US10657014B2 (en) | Methods for monitoring and managing memory devices | |
JP2019053415A (ja) | メモリシステム、その制御方法及びプログラム | |
US10521294B2 (en) | Patrol scrub periods based on power status | |
JP2011070346A (ja) | メモリシステム | |
JP2014120179A (ja) | 停電障害状況におけるイベントトレース情報の復旧 | |
US11733883B2 (en) | Storage device initiating maintenance operation actively without instruction of host and electronic system including the same | |
JP2019096281A (ja) | データ記憶装置および関連する操作方法 | |
JP2010204851A (ja) | 記憶装置及び情報処理装置 | |
US20090287957A1 (en) | Method for controlling a memory module and memory control unit | |
KR102634813B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
TWI570738B (zh) | 具有使用歷程記錄的主記憶體模組以及此主記憶體模組於電腦系統之應用 | |
US20210089219A1 (en) | Storage device and operating method thereof | |
WO2023047149A1 (en) | Improved ecc configuration in memories | |
US20170147450A1 (en) | Information processing device, information processing method, and program recording medium | |
WO2017012507A1 (zh) | 一种数据恢复方法及装置 | |
US20180261298A1 (en) | Memory system including a delegate page and method of identifying a status of a memory system | |
US11733910B2 (en) | Memory sub-system data loss prediction | |
US20240194284A1 (en) | Methods and systems for improving ecc operation of memories | |
TW202236291A (zh) | 用於改良記憶體之錯誤更正碼操作之方法及系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190730 |