JP2017535818A - 配列基板と液晶ディスプレイパネル及びその駆動方法 - Google Patents

Abstract

【課題】本発明は配列基板と液晶表示パネル及びその駆動方法を提供する。【解決手段】前記配列基板は多数の画素単位からなり、各画素単位はメイン領域電極とサブ領域電極と共有コンデンサからなる。共有コンデンサ及びサブ領域電極を接続する共有制御スイッチの制御端を、制御スイッチ１により本画素単位から走査方向に沿って配列されたＮ番目の画素単位に対応する走査線に接続し、制御スイッチ２により本画素単位に対応する走査線に接続させる。２Ｄ走査モードにおいて、制御スイッチ１は少なくとも接続した走査線に走査信号がある時導通するよう、制御スイッチ２は少なくとも接続している走査線及び同レベルの制御スイッチ１が接続された走査線に走査信号がある時非導通になるよう配置し、３Ｄ走査モードにおいて制御スイッチ１は少なくとも接続した走査線に走査信号がある時非導通になるよう、制御スイッチ２は少なくとも接続した走査線に走査信号がある時導通するよう配置する。【選択図】図１

Description

本請求は、２０１４年１１月１７日に提出した中国特許申請番号ＣＮ２０１４１０６５４２９３．５・発明名称「配列基板と液晶表示パネル及びその駆動方法」の先願優先権を要求し、前記先願の内容は引用の方法で本文中に合併される。

本発明は、液晶ディスプレイ技術に関し、特に、左右の目で異なる輝度差を改善できる配列基板と液晶表示パネル及びその駆動方法に関する。

既存の２Ｄディスプレイ技術に比べて、３Ｄ映像表示技術は、より鮮やかな立体映像を提供することができ、それゆえに、現在のディスプレイ技術開発の主流となっている。液晶ディスプレイ装置は、形が薄く、軽量で、省電力かつ放射線汚染がないなどの長所があり、現在各業界は、ホームエンタテインメントへとシフトしている中で、液晶ディスプレイ装置は、今やディスプレイの主流となっている。それゆえ、以前の２Ｄディスプレイ技術を基礎に発展してきた３Ｄ映像表示の液晶ディスプレイ装置も新たな開発ポイントとなった。

現在の３Ｄ画像表示技術でよく用いられるのは、シャッター眼鏡（ｓｈｕｔｔｅｒ ｇｌａｓｓｅｓ）技術である。前記技術は、時間分割効果を採用し、３Ｄメガネの左レンズ及び右レンズを交互に順次オンにする。つまり、右レンズがオンの時、液晶ディスプレイ装置は、同時に右目の映像を出力し右目に提供し、左レンズがオンの時、液晶ディスプレイ装置は、同時に左眼の映像の映像を出力し左目に提供し、それから、左右の目の視野角の角度差によって、映像を見ている人が、左右の目の像を、被写界深度及び立体感を備えた三次元映像として、脳内で一致させることができる。

液晶ディスプレイ装置は、通常交流方式によって、液晶分子を回転させるが、液晶分子の回転角度を変えることによって、異なるグレースケールの映像を表示する。これは、直流方式によって液晶分子を回転させると、液晶分子内の移動イオンが同じ方向へ移動し、別の電界を生じるため、液晶分子の回転に影響し、また直流による焼き付き現象が生じてしまうからである。このような焼き付き現象が画面の表示品質に影響するのを防ぐため、液晶ディスプレイは、通常、映像情報データ信号の極性を変えることによって、画素単位の画素電極に作用して、電圧周期性を変化させる。しかし、シャッター眼鏡と協働する３Ｄ液晶表示パネルの場合は、もしシングルフレーム反転駆動方式を採用して映像データ信号の極性を変えると、同じような直流方式による電荷残留が生じるため、３Ｄ焼き付き現象（ＩＳ）を引き起こす。

仮に、一台の２５６個のグレースケールを表示する液晶ディスプレイ装置があり、現れる透明な明るい画面（２５５枚の白画面）をＬ２５５とし、現れる不透明な暗い画面（０枚の黒画面）をＬ０とする。白画面の正負極性の駆動電圧は、それぞれ７Ｖ及び５Ｖであり、黒画面の正負極性の駆動電圧は、それぞれ１Ｖ及び１１Ｖであり、共通電極電圧は６Ｖである。そこで、パネル内のある一つの画素電極について、前記電圧及び前記電圧と共通の電極電圧の値の差の推移状況を、下の表に示す。

表一から分かるように、このような状況において、画素電極の共通電極に対する電圧差は、１Ｖから５Ｖの間で推移する。つまり、正極性の駆動時間内に液晶に生じる電圧は１Ｖであり、負極性の時間内に液晶に生じる電圧は５Ｖである。正、負極性の駆動時間内に液晶に生じる電圧差が大きすぎ、しかも常に正極性であるため、相殺することができない。そのため、長時間駆動した後、前記のような点、つまり同じような残留ＤＣの電荷が残り、それにより３Ｄ焼き付き現象を引き起こしてしまう。

３Ｄ焼き付き現象が発生するのを防ぐために、現存する技術では、ダブルフレームの映像極性反転による駆動方法を採用して、映像データ信号の正負極性を変える方式がよくとられる。データ信号の極性が、二つのフレームごとに一回反転するため、画素電極の電圧及び前記電圧と共通の電極電圧の値の差の推移状況は、下の表２に示す通りとなる。

表二から分かるように、このような状況で、画素電極の共通電極に対する電圧差は、１Ｖ→−５Ｖ→−１Ｖ→５Ｖの間で繰り返し循環している。すなわち、正極性駆動の時間内に液晶に生じる電圧は、１Ｖと−５Ｖであり、負極性駆動の時間内に液晶に生じる電圧は−１Ｖと５Ｖである。正、負極性駆動時間内に画素電極の共通電極に対する電圧差は、お互いに埋め合わせるため、焼き付き現象は生じない。しかし、このような状況でも左右の目の輝度不均衡の問題が発生する。特に、電荷共有技術（ＬＣＳ）を用いて色ズレの現象を改善した液晶表示パネルにおいて、このような現象が際立って多い。この原因は、大視野角の色ズレ現象を改善するために、液晶表示パネル内の画素単位の画素電極を、通常メイン領域（Ｍａｉｎ）及びサブ領域（Ｓｕｂ）の二つの部分に分け、さらに、共有コンデンサを設置し、制御信号の作用によりメイン領域及びサブ領域の電荷を新たに分けることによって、メイン領域及びサブ領域の電圧が変わるからである。共有コンデンサは、電荷を蓄える機能があるため、共有コンデンサが、新しい映像の間に得る電荷と、その前の映像の間蓄えた電荷極性が同じである時、電荷蓄積効果によって、新しい映像は比較的明るくなる。反対に、共有コンデンサが、新しい映像の間に得る電荷と、その前の映像の間に蓄えた電荷極性が異なる時、電荷を相殺し合うため、新しい映像は比較的暗くなる。ゆえに、同じデータ信号（例えば下の表三内の入力信号Ｌ２５５）を入力し、二つの映像極性反転の駆動方式によって動かす液晶表示パネルが出力する左目の映像の輝度は、絶えず右目の映像の輝度より低い。

前記の問題について、本発明の発明者は度重なる実験と研究を経たうえで、左右の目の輝度差を改善できる新たな配列基板及び液晶表示パネル及びその駆動方法を提出する。

前記の理由に基づき、本発明は、２Ｄ走査モードにおいて大視野角の色ズレ現象を解決できるとともに、３Ｄモードにおいて左右の目の輝度差の問題も解決できる、新たな配列基板と液晶表示パネル、及びその駆動方法を提供することを目的とする。

本発明は、複数本の走査線及び複数本のデータ線と、複数の画素単位と、からなる配列基板を提供する。

前記画素単位は、複数本の走査線及び複数本のデータ線が交錯してなる配列内に配置され、且つ一本の前記走査線及び一本の前記データ線に対応する。また、前記画素単位は、メイン領域と、サブ領域と、共有コンデンサと、からなる。

メイン領域電極は、メイン領域制御スイッチによって、対応するデータ線に接続され、メイン領域の制御スイッチの制御端は、対応する走査線に接続され、それにより、前記走査線に走査信号がある時、前記データ線のデータ信号を受信し、メイン領域に電圧を生じさせる。

サブ領域の電極は、サブ領域制御スイッチによって、対応するデータ線に接続され、サブ領域の制御スイッチの制御端は、対応する走査線に接続され、前記走査線に走査信号がある時、前記データ線のデータ信号を受信し、サブ領域に電圧を生じさせる。

共有コンデンサは、共有制御スイッチによって、サブ領域の電極に接続されるとともに、共有制御スイッチの制御端を、一つの制御スイッチ及び本画素単位から走査方向に沿って配列されたＮ番目の画素単位に対応する走査線に接続され、他端は、制御スイッチ２によって本画素単位に対応する走査線に接続される。

その内、２Ｄ走査モードにおいて、前記制御スイッチ１は、少なくともその接続している走査線に走査信号がある場合に導通するように配置し、前記制御スイッチ２は、少なくともそれが接続されている走査線及び同レベルの制御スイッチ１が接続されている走査線に走査信号がある場合に非導通になるように配置する。３Ｄ走査モードにおいて、前記制御スイッチ１は、少なくとも接続している走査線に走査信号があるときに非導通になるように配置し、前記制御スイッチ２は、少なくとも接続している走査線に走査信号があるときに導通する。

本発明の実施例では、奇数走査線に対応する画素単位が対応する制御スイッチ１の制御端を一本のスイッチ１制御線に接合させ、スイッチ１制御信号を受信させるとともに、偶数走査線に対応する画素単位が対応する制御スイッチ１の制御端を一本のスイッチ２制御線に接合させ、スイッチ２制御信号を受信させる。また、奇数走査線に対応する画素単位が対応する制御スイッチ２の制御端を一本のスイッチ３制御線に接合させ、スイッチ３制御信号を受信させるとともに、偶数走査線に対応する画素単位が対応する制御スイッチ２の制御端を一本のスイッチ４制御線に接合させ、スイッチ４制御信号を受信させる。

その内、前記スイッチ１制御信号及びスイッチ２制御信号は同期するとともに、極性の異なる時系列パルス信号であり、また、前記スイッチ３制御信号及びスイッチ４制御信号は同期するとともに、極性の異なる時系列パルス信号であり、同時に前記スイッチ２制御信号及びスイッチ３制御信号の極性は同じであり、前記時系列パルス信号のパルス幅は、前記走査信号の長さと等しい。

２Ｄ走査モードにおいて、Ｎが奇数であれば、前記スイッチ１制御信号は奇数パルストレイン信号であり、Ｎが偶数であれば、前記スイッチ１制御信号は偶数パルストレイン信号である。

３Ｄ走査モードにおいて、Ｎが奇数であれば、前記スイッチ１制御信号は偶数パルストレイン信号であり、Ｎが偶数であれば、前記スイッチ１制御信号は奇数パルストレイン信号である。

本発明の実施例では、前記配列基板に、さらに前記走査線にそれぞれ対応する補助線を設け、各前記画素単位内の共有制御スイッチの制御端を前記補助線によって対応する制御スイッチ１及び制御スイッチ２に接続する。

本発明の実施例では、前記制御スイッチ１及び制御スイッチ２をファンアウト領域に設けることができる。

本発明の実施例では、前記メイン領域制御スイッチと、サブ領域制御スイッチと、共有制御スイッチと、制御スイッチ１及び制御スイッチ２は、いずれも薄膜トランジスタスイッチである。

また、本発明は、前記配列基板と、カラーフィルタ基板と、前記配列基板及びカラーフィルタ基板の間に位置する液晶層と、からなる液晶表示パネルを提供する。

本発明は、さらに、２Ｄ走査駆動手順と、３Ｄ走査駆動手順と、からなる前記液晶表示パネルの駆動方法の手順を提供する。

前記２Ｄ走査駆動手順は、走査方向に沿って順次各走査線に走査信号を入力する手順と、一本の走査線に走査信号がある時、前記走査線に接続した制御スイッチ２が非導通になるように制御し、前記走査線に対応する画素単位内のメイン領域制御スイッチ及びサブ領域制御スイッチを導通させ、それにより、データ信号の作用により、メイン領域電極及びサブ領域電極のデータ線において同じ電圧を生じさせる。同時に、前記走査線に接続している制御スイッチ１が導通するように制御し、前記制御スイッチ１と同レベルの制御スイッチ２が非導通になり、それにより、前記走査線に接続している制御スイッチ１に対応する画素単位に、内部の共有コンデンサによって電荷共有機能を得させる手順と、からなる。

前記３Ｄ走査駆動手順は、走査方向に沿って順次各走査線に走査信号を入力する手順と、一本の走査線に走査信号がある時、前記走査線に接続している制御スイッチ２が導通するように制御し、前記走査線に対応する画素単位内のメイン領域制御スイッチ及びサブ領域制御スイッチ及び共有制御スイッチを導通させ、それにより、データ線のデータ信号の作用により、メイン領域電極及びサブ領域電極及び共有コンデンサに同じ電圧を生じさせ、同時に前記走査線に接続している制御スイッチ１が非導通になるように制御する手順と、からなる。

本発明の実施例では、奇数走査線に対応する画素単位が対応する制御スイッチ１の制御端には、スイッチ１制御信号を送信し、偶数走査線に対応する画素単位が対応する制御スイッチ１の制御端には、スイッチ２制御信号を送信し、奇数走査線に対応する画素単位が対応する制御スイッチ２の制御端には、スイッチ３制御信号を送信し、偶数走査線に対応する画素単位が対応する制御スイッチ２の制御端には、スイッチ４制御信号を送信する。

その内、スイッチ１制御信号及びスイッチ２制御信号は同期するとともに、極性の異なる時系列パルス信号であり、また、スイッチ３制御信号及びスイッチ４制御信号は同期するとともに、極性の異なる時系列パルス信号であり、同時に、スイッチ２制御信号及びスイッチ３制御信号は極性が同じである。なお、時系列パルス信号のパルス幅は、走査信号の長さに等しい。

２Ｄ走査モードにおいて、Ｎが奇数であれば、スイッチ１制御信号は奇数パルストレイン信号であり、Ｎが偶数であれば、スイッチ１制御信号は偶数パルストレイン信号である。

３Ｄ走査モードにおいて、Ｎが奇数であれば、スイッチ１制御信号は偶数パルストレイン信号であり、Ｎが偶数であれば、スイッチ１制御信号は奇数パルストレイン信号である。

本発明のその他の特徴及び長所については、後ろの明細書において詳述され、一部は明細書から明らかになり、さらに本発明を実施することによって理解できる。本発明の目的及びその他の長所は、明細書、特許請求の範囲及び図が特に示す構造によって、その目的が達成できるとともに、その長所が理解できる。

本発明における配列基板の一部の等価回路図である。 本発明の実施例においてＮが奇数である時の２Ｄ走査モードにおける時系列制御信号図である。 本発明の実施例においてＮが偶数である時の２Ｄ走査モードにおける時系列制御信号図である。 本発明の実施例においてＮが奇数である時の３Ｄ走査モードにおける時系列制御信号図である。 本発明の実施例においてＮが偶数である時の３Ｄ走査モードにおける時系列制御信号図である。

前記の目的を達成するため、本発明は、新たな配列基板と液晶表示パネル及びその駆動方法を提供する。

前記配列基板は、複数本の走査線及び複数本のデータ線と、複数の画素単位と、からなる。

前記画素単位は、複数本の走査線及び複数本のデータ線が交錯してなる配列内に配置され、且つ一本の走査線及び一本のデータ線に対応する。また、前記画素単位は、メイン領域電極と、サブ領域電極と、共有コンデンサと、からなる。

メイン領域電極は、メイン領域制御スイッチによって、対応するデータ線に接続され、メイン領域の制御スイッチの制御端は、対応する走査線に接続され、それにより、前記走査線に走査信号がある時、前記データ線のデータ信号を受信し、メイン領域電圧を生じさせる。

サブ領域の電極は、サブ領域制御スイッチによって、対応するデータ線に接続され、サブ領域の制御スイッチの制御端は、対応する走査線に接続され、それにより、前記走査線に走査信号がある時、前記データ線のデータ信号を受信し、サブ領域電圧を生じさせる。

共有コンデンサは、共有制御スイッチによって、サブ領域の電極に接続されるとともに、共有制御スイッチの制御端は、一つの制御スイッチ１によって、本画素単位から走査方向に沿って配列されたＮ番目の画素単位に対応する走査線に接続され、他端は、制御スイッチ２によって、本画素単位が対応する走査線に接続される。

その内、２Ｄ走査モードにおいて、前記制御スイッチ１は、少なくともその接続している走査線に走査信号がある場合に導通するように配置し、前記制御スイッチ２は、少なくともその接続している走査線及び同レベルの制御スイッチ１が接続されている走査線に走査信号がある場合に非導通になるように配置する。３Ｄ走査モードにおいて、前記制御スイッチ１は、少なくとも接続している走査線に走査信号があるときに非導通になるように配置し、前記制御スイッチ２は、少なくとも接続している走査線に走査信号があるときに導通するように配置する。

本発明の目的と技術考案、及び得られる技術効果について、以下では、具体的な実施例及び図を示して、本発明についてさらに詳しく説明する。

図１は、本発明が提供する配列基板の一部の等価回路図である。前記配列基板は、映像ディスプレイ領域ＡＡ及びファンアウト領域Ｆａｎｏｕｔ（図示せず）からなる。その内、映像ディスプレイ領域ＡＡは、複数本の共通電極と、複数本の走査線及び複数本のデータ線と、複数本の走査線及び複数本のデータ線が交錯して形成される画素アレイ内に配置された複数の画素単位と、からなる。各画素単位の構造は同じであり、メイン領域電極（Ｍａｉｎ）及びサブ領域電極（Ｓｕｂ）を備えているとともに、一本の走査線及び一本のデータ線に対応し、且つ、電荷共有する共有コンデンサＣｓｈａｒｅにおいて用いられる。以下では、一本目の走査線Ｇａｔｅ＿１及びＭ本目のデータ線Ｄａｔａ＿Ｍに対応する画素単位Ｐ_１Ｍを例として、本発明における配列基板の画素単位の構造について詳しく説明する。

メイン領域電極（Ｍａｉｎ）には、メイン領域制御スイッチＴＦＴ＿Ａが配置される。前記メイン領域制御スイッチＴＦＴ＿Ａの第一端は、対応するデータ線Ｄａｔａ＿Ｍに接続され、第二端は、メイン領域電極に接続され、制御端は、対応する走査線Ｇａｔｅ＿１に接続される。メイン領域制御スイッチＴＦＴ＿Ａの制御端が、走査線Ｇａｔｅ＿１によって走査駆動回路からの走査信号を受信した時、メイン領域制御スイッチＴＦＴ＿Ａの第一端及び第二端が導通し、それにより、データ線Ｄａｔａ＿上におけるデータ駆動回路からのデータ信号をメイン領域電極へと伝える。同時に、メイン領域電極及びカラーフィルタ基板の共通電極ＣＦ＿ｃｏｍの間に連結して形成されるメイン領域液晶コンデンサＣｌｃ＿Ａと、メイン領域電極及び配列基板の共通電極Ａ＿ｃｏｍの間に連結して形成されるメイン領域メモリコンデンサＣｓｔ＿Ａとは、データ信号の作用により充電を開始し、それにより、メイン領域電極は、一定のメイン領域電圧を保持できる。

サブ領域電極（Ｓｕｂ）には、サブ領域制御スイッチＴＦＴ＿Ｂが配置される。前記サブ領域制御スイッチＴＦＴ＿Ｂの第一端は、対応するデータ線Ｄａｔａ＿Ｍに接続され、第二端は、サブ領域電極に接続され、制御端は、対応する第一走査線Ｇａｔｅ＿１に接続される。サブ領域制御スイッチＴＦＴ＿Ｂの制御端が、走査線Ｇａｔｅ＿１によって走査駆動回路からの走査信号を受信した時、サブ領域制御スイッチＴＦＴ＿Ｂの第一端及び第二端が導通し、それにより、データ駆動回路からデータ線Ｄａｔａ＿Ｍに来たデータ信号をサブ領域電極へと伝える。同時に、サブ領域電極及びカラーフィルタ基板の共通電極ＣＦ＿ｃｏｍの間に連結して形成されるサブ領域液晶コンデンサＣｌｃ＿Ｂと、サブ領域電極及び配列基板の共通電極Ａ＿ｃｏｍの間に連結して形成されるサブ領域メモリコンデンサＣｓｔ＿Ｂとは、データ信号の作用により充電を開始し、それにより、サブ領域電極は、一定のサブ領域電圧を保持できる。

共有コンデンサＣｓｈａｒｅには、共有制御スイッチＴＦＴ＿Ｃが配置される。前記共有制御スイッチＴＦＴ＿Ｃの第一端は、サブ領域電極に接続され、第二端は、共有コンデンサＣｓｈａｒｅの一つの電極に接続され、共有コンデンサＣｓｈａｒｅのもう一つの電極は、配列基板の共通電極Ａ＿ｃｏｍに接続される。同時に、共有制御スイッチＴＦＴ＿Ｃの制御端の一方の端は、制御スイッチ１ＴＦＴ＿１−１によって、本画素単位から走査方向に沿って配列されたＮ番目の画素単位が対応する走査線Ｇａｔｅ＿Ｎに接続され、他端は、制御スイッチ２ＴＦＴ＿２−１によって、本画素単位が対応する走査線Ｇａｔｅ＿１に接続される。

説明が必要なのは、本実施例において、配列基板に設置された制御スイッチ１の数及び制御スイッチ２の数は、いずれも走査線の数と同じであり、一つの制御スイッチ１及び一つの制御スイッチ２は、一本の走査線に対応する画素単位を管轄する、一列の画素単位となる。本実施例中のすべての制御スイッチ１及び制御スイッチ２は、配列基板のファンアウト領域に優先的に配置され、さらに、走査方向に沿って順番に配置する。さらに、接続しやすいように、配列基板に、優先的に走査線にそれぞれ対応する補助線を配置し、各画素単位内の共有制御スイッチの制御端を、対応する補助線によって、対応する制御スイッチ１及び制御スイッチ２に接続させる。

配列基板に、走査線Ｇａｔｅ＿１、Ｇａｔｅ＿２、Ｇａｔｅ＿３……にそれぞれ対応する補助線Ｇａｔｅ＿Ｓｈａｒｅ＿１、Ｇａｔｅ＿Ｓｈａｒｅ＿２、Ｇａｔｅ＿Ｓｈａｒｅ＿３……を配置する。一列目の画素単位内の共有制御スイッチの制御端を、一本目の補助線Ｇａｔｅ＿Ｓｈａｒｅ＿１によって、対応する制御スイッチ１ＴＦＴ＿１−１に接続させるとともに、対応する制御スイッチ２ＴＦＴ＿２−１に接続させる。また、制御スイッチ１ＴＦＴ＿１−１の他端は、配線によってＮ本目の走査線Ｇａｔｅ＿Ｎに接続させ、制御スイッチ２ＴＦＴ＿２−１の他端は、配線によって一本目の走査線Ｇａｔｅ＿１に接続させる。二列目の画素単位内の共有制御スイッチの制御端については、二本目の補助線Ｇａｔｅ＿Ｓｈａｒｅ＿２によって、対応する制御スイッチ１ＴＦＴ＿１−２に接続させるとともに、対応する制御スイッチ２ＴＦＴ＿２−２に接続させる。制御スイッチ１ＴＦＴ＿１−２の他端は、配線によってＮ＋１本目の走査線Ｇａｔｅ＿Ｎ＋１に接続させる。また、制御スイッチ２ＴＦＴ＿２−２の他端は、配線によって二本目の走査線Ｇａｔｅ＿２に接続させる……以下同様である。当然、実際に応用する時、配線の方法は様々であってよく、これに限られない。

前記メイン領域制御スイッチと、サブ領域制御スイッチと、共有制御スイッチと、制御スイッチ１及び制御スイッチ２は、いずれも薄膜トランジスタスイッチである。

２Ｄ走査モードにおいて電荷共有機能を維持することで大きな視野角の色ズレを解決し、さらに、３Ｄ走査モードにおいて電荷共有機能をオフにすることで、左右の目の輝度差を解決するという目的を達成するため、本発明は、以下の手順を提出する。

２Ｄ走査モードにおいて、制御スイッチ１は、少なくとも接続している走査線に走査信号がある時に導通するように配置し、制御スイッチ２は、少なくとも接続している走査線及び同レベルの制御スイッチ１が接続されている走査線に走査信号がある時に非導通になるように配置する。

３Ｄ走査モードにおいて、制御スイッチ１は、少なくとも接続している走査線に走査信号がある時に非導通になるように配置し、制御スイッチ２は、少なくとも接続している走査線に走査信号がある時に導通するように配置する。

ここで、本発明の発明者は、前記手順の実施方式を提出する。すなわち、制御スイッチ１／制御スイッチ２を二つの組に分ける。つまり、奇数走査線に対応する画素単位が対応する制御スイッチ１／制御スイッチ２が一組であり、簡単に、奇数組の制御スイッチ１／制御スイッチ２と呼ぶ。また、偶数走査線に対応する画素単位が対応する制御スイッチ１／制御スイッチ２がもう一つの組であり、簡単に、偶数組の制御スイッチ１／制御スイッチ２と呼ぶ。

その内、奇数組の制御スイッチ１ＴＦＴ＿１−１と、ＴＦＴ＿１−３と、ＴＦＴ＿１−５……の制御端をスイッチ１制御線Ｌｉｎｅ＿１に接合させ、第一制御信号ＳＷ１を受信させると、その作用により導通または非導通になる。

偶数組の制御スイッチ１ＴＦＴ＿１−２と、ＴＦＴ＿１−４と、ＴＦＴ＿１−６……の制御端をスイッチ２制御線Ｌｉｎｅ＿２に接合させ、第二制御信号ＳＷ２を受信させると、その作用により導通または非導通になる。

奇数組の制御スイッチ２ＴＦＴ＿２−１と、ＴＦＴ＿２−３と、ＴＦＴ＿２−５……の制御端をスイッチ３制御線Ｌｉｎｅ＿３に接合させ、第三制御信号ＳＷ３を受信させると、その作用により導通または非導通になる。

偶数組の制御スイッチ２ＴＦＴ＿２−２と、ＴＦＴ＿２−４と、ＴＦＴ＿２−６……の制御端をスイッチ４制御線Ｌｉｎｅ＿４に接合させ、第四制御信号ＳＷ４を受信させると、その作用により導通または非導通になる。

上述スイッチ１制御信号ＳＷ１及びスイッチ２制御信号ＳＷ２は同期するとともに、極性の異なる時系列パルス信号であり、また、スイッチ３制御信号ＳＷ３及びスイッチ４制御信号ＳＷ４は同期するとともに、極性の異なる時系列パルス信号である。同時に、スイッチ２制御信号ＳＷ２及びスイッチ３制御信号ＳＷ３の極性は同じである。なお、前記時系列パルス信号のパルス幅は、走査信号の長さＴに等しい。

さらに、前記スイッチ１制御信号ＳＷ１と、スイッチ２制御信号ＳＷ２と、スイッチ３制御信号ＳＷ３と、スイッチ４制御信号ＳＷ４の具体的なパルス変調は、Ｎが奇数または偶数であるかと関係している。

図２Ａは、Ｎが奇数である時の２Ｄ走査モードにおける時系列制御信号図である。「２Ｄ走査モードにおいて制御スイッチ１は、少なくとも接続している走査線に走査信号がある時に導通し、制御スイッチ２は、少なくとも接続している走査線及び同レベルの制御スイッチ１が接続されている走査線に走査信号がある時に非導通になる」という条件を満たすために、スイッチ１制御信号ＳＷ１が奇数パルストレイン信号であれば、スイッチ２制御信号ＳＷ２は対応して偶数パルストレイン信号であり、スイッチ３制御信号ＳＷ３が偶数パルストレイン信号であれば、スイッチ４制御信号ＳＷ２は対応して奇数パルストレイン信号である。

以下では、Ｎ＝３を例として説明する。

三本目の走査線Ｇａｔｅ＿３に走査信号が入力された時、スイッチ１制御信号ＳＷ１はハイレベルであり、スイッチ３制御信号ＳＷ３はローレベルであるゆえに、三本目の走査線Ｇａｔｅ＿３に接続している制御スイッチ１ＴＦＴ＿１−１は導通し、三本目の走査線Ｇａｔｅ＿３に接続している制御スイッチ２ＴＦＴ＿２−３は非導通になり、制御スイッチ１ＴＦＴ＿１−１と同レベルの制御スイッチ２ＴＦＴ＿２−１は非導通になる。したがって、三本目の走査線Ｇａｔｅ＿３に対応する画素単位内のメイン領域制御スイッチ及びサブ領域制御スイッチは導通し、データ線のデータ信号の作用により、メイン領域電極及びサブ領域電極に、同じ電圧を生じさせる。同時に、一本目の走査線Ｇａｔｅ＿１に対応する画素単位内の共有制御スイッチは導通し、それにより、電荷共有機能をオンにし、内部の共有コンデンサによって新たにサブ領域電極の電圧を調整することによって、色ズレ現象が改善できる。

四本目の走査線Ｇａｔｅ＿４に走査信号が入力された時、スイッチ２制御信号ＳＷ２はハイレベルであり、スイッチ４制御信号ＳＷ４はローレベルであるゆえに、四本目の走査線Ｇａｔｅ＿４に接続している制御スイッチ１ＴＦＴ＿１−２は導通し、四本目の走査線Ｇａｔｅ＿４に接続している制御スイッチ２ＴＦＴ＿２−４は非導通になり、制御スイッチ１ＴＦＴ＿１−２と同レベルの制御スイッチ２ＴＦＴ＿２−２は非導通になる。したがって、四本目の走査線Ｇａｔｅ＿４に対応する画素単位内のメイン領域制御スイッチ及びサブ領域制御スイッチは導通し、データ線のデータ信号の作用により、メイン領域電極及びサブ領域電極に同じ電圧を生じさせる。同時に、二本目の走査線Ｇａｔｅ＿２に対応する画素単位内の共有制御スイッチは導通し、それにより、電荷共有機能をオンにし、内部の共有コンデンサによって、新たにサブ領域電極の電圧を調整することによって、色ズレ現象が改善できる。

以下同様である。このような２Ｄ走査順序制御方式に基づき、一本の走査線に走査信号がある時、前記走査線に接続している制御スイッチ１は導通し、前記走査線に接続している制御スイッチ２は非導通になり、同時に、前記制御スイッチ１と同レベルの制御スイッチ２は非導通になる。これにより、前記「制御スイッチ１は、少なくとも接続している走査線に走査信号がある時に導通し、制御スイッチ２は、少なくとも接続している走査線及び同レベルの制御スイッチ１に接続している走査線に走査信号がある時に非導通になる」という条件を満たすことができる。

図２Ｂは、Ｎが偶数の時の２Ｄ走査モードにおける時系列制御信号図である。「２Ｄ走査モードにおいて、制御スイッチ１は、少なくとも接続している走査線に走査信号がある時に導通し、制御スイッチ２は、少なくとも接続している走査線及び同レベルの制御スイッチ１が接続されている走査線に走査信号がある時に非導通になる」という条件を満たすために、スイッチ１制御信号ＳＷ１が偶数パルストレイン信号であれば、スイッチ２制御信号ＳＷ２は対応して奇数パルストレイン信号であり、スイッチ３制御信号ＳＷ３が奇数パルストレイン信号であれば、スイッチ４制御信号ＳＷ２は対応して偶数パルストレイン信号でなければならない。すべての工程は、Ｎが奇数である時の２Ｄ走査モードと同様であるため、ここでは記載を省略する。

図３Ａは、Ｎが奇数である３Ｄ走査モードにおける時系列制御信号図である。「３Ｄ走査モードにおいて制御スイッチ１は、少なくとも接続している走査線に走査信号がある時に非導通になり、制御スイッチ２は、少なくとも接続している走査線に走査信号がある時に導通する」という条件を満たすため、スイッチ１制御信号ＳＷ１が偶数パルストレイン信号であれば、スイッチ２制御信号ＳＷ２は対応して奇数パルストレイン信号であり、スイッチ３制御信号ＳＷ３が奇数パルストレイン信号であれば、スイッチ４制御信号ＳＷ２は対応して偶数パルストレイン信号でなければならない。

以下では、Ｎ＝３を例として説明する。

三本目の走査線Ｇａｔｅ＿３に走査信号が入力された時、スイッチ１制御信号ＳＷ１はローレベルであり、スイッチ３制御信号ＳＷ３はハイレベルであるゆえに、三本目の走査線Ｇａｔｅ＿３に接続している制御スイッチ１ＴＦＴ＿１−１は非導通になり、三本目の走査線Ｇａｔｅ＿３に接続している制御スイッチ２ＴＦＴ＿２−３は導通し、制御スイッチ１ＴＦＴ＿１−１と同レベルの制御スイッチ２ＴＦＴ＿２−１は導通する。したがって、三本目の走査線Ｇａｔｅ＿３に対応する画素単位内のメイン領域制御スイッチ及びサブ領域制御スイッチ及び共有制御スイッチは導通し、データ線のデータ信号の作用により、メイン領域電極及びサブ領域電極及び共有コンデンサに、同じ電圧を生じさせる。同時に、制御スイッチ１ＴＦＴ＿１−１が非導通になるため、補助線Ｇａｔｅ＿Ｓｈａｒｅ＿１によって制御スイッチ１ＴＦＴ＿１−１に接続している一列目の画素単位内の共有制御スイッチが導通できず、電荷共有機能もオンにならない。このようにすることで、左右の目の輝度不均衡が生じることを防ぐことができる。

四本目の走査線Ｇａｔｅ＿４に走査信号が入力された時、スイッチ２制御信号ＳＷ２はローレベルであり、スイッチ４制御信号ＳＷ４はハイレベルであるゆえに、四本目の走査線Ｇａｔｅ＿４に接続している制御スイッチ１ＴＦＴ＿１−２は非導通になり、四本目の走査線Ｇａｔｅ＿４に接続している制御スイッチ２ＴＦＴ＿２−４は導通し、制御スイッチ１ＴＦＴ＿１−２と同レベルの制御スイッチ２ＴＦＴ＿２−２は導通する。したがって、四本目の走査線Ｇａｔｅ＿４に対応する画素単位内のメイン領域制御スイッチ及びサブ領域制御スイッチ及び共有制御スイッチは導通し、データ線のデータ信号の作用により、メイン領域電極及びサブ領域電極及び共有コンデンサに同じ電圧を生じさせる。同時に、制御スイッチ１ＴＦＴ＿１−２は非導通であるため、補助線Ｇａｔｅ＿Ｓｈａｒｅ＿１によって制御スイッチ１ＴＦＴ＿１−１に接続している一列目の画素単位内の共有制御スイッチは導通できず、電荷共有機能もオンにならない。このようにすることで、左右の目の輝度不均衡が生じることを防ぐことができる。

以下同様である。このような３Ｄ走査順序制御方式に基づき、一本の走査線に走査信号がある時、前記走査線に接続している制御スイッチ１は非導通になり、前記走査線に接続している制御スイッチ２は導通し、同時に、前記制御スイッチ１と同レベルの制御スイッチ２は導通するため、前記「制御スイッチ１は、少なくとも接続している走査線に走査信号がある時に非導通になり、制御スイッチ２は、少なくとも接続している走査線に走査信号がある時に導通する」という条件を満たすことができる。

図３Ｂは、Ｎが偶数の時の３Ｄ走査モードにおける時系列制御信号図である。「３Ｄ走査モードにおける制御スイッチ１は、少なくとも接続している走査線に走査信号がある時は非導通になり、制御スイッチ２は、少なくとも接続している走査線に走査信号がある時に導通する」という条件を満たすため、スイッチ１制御信号ＳＷ１が奇数パルストレイン信号であれば、スイッチ２制御信号ＳＷ２は対応して偶数パルストレイン信号であり、スイッチ３制御信号ＳＷ３が偶数パルストレイン信号であれば、スイッチ４制御信号ＳＷ２は対応して奇数パルストレイン信号でなければならない。すべての工程は、Ｎが奇数である時の３Ｄ走査モードと同様であるため、ここでは記載を省略する。

本発明はさらに、前記配列基板と、カラーフィルタ基板と、配列基板及びカラーフィルタ基板の間に位置する液晶層と、からなる液晶表示パネルを提供する。

本発明が指摘する上記の実施方式における内容は、本発明が採用する実施方式について理解しやすくするためのものに過ぎず、本発明を限定するものではない。本発明に関する技術領域の技術者は、本発明が示す精神及び範囲を逸脱しない範囲で、実施の形式的なまた詳細なあらゆる修正及び変更ができるが、本発明の特許保護範囲は、付属の特許請求の範囲の定める範囲に準ずる。

Ｃｓｈａｒｅ 共有コンデンサ
Ｇａｔｅ＿１ 走査線
Ｇａｔｅ＿２ 走査線
Ｇａｔｅ＿３ 走査線
Ｇａｔｅ＿４ 走査線
Ｇａｔｅ＿Ｎ 走査線
Ｇａｔｅ＿Ｎ＋１ 走査線
Ｄａｔａ＿Ｍ データ線
ＴＦＴ＿Ａ メイン領域制御スイッチ
ＴＦＴ＿Ｂ サブ領域制御スイッチ
ＴＦＴ＿Ｃ 共有制御スイッチ
ＴＦＴ＿１−１ 制御スイッチ１
ＴＦＴ＿１−２ 制御スイッチ１
ＴＦＴ＿１−３ 制御スイッチ１
ＴＦＴ＿１−４ 制御スイッチ１
ＴＦＴ＿１−５ 制御スイッチ１
ＴＦＴ＿１−６ 制御スイッチ１
ＴＦＴ＿２−１ 制御スイッチ２
ＴＦＴ＿２−２ 制御スイッチ２
ＴＦＴ＿２−３ 制御スイッチ２
ＴＦＴ＿２−４ 制御スイッチ２
ＴＦＴ＿２−５ 制御スイッチ２
ＴＦＴ＿２−６ 制御スイッチ２
ＣＦ＿ｃｏｍ カラーフィルタ基板の共通電極
Ｃｌｃ＿Ａ メイン領域液晶コンデンサ
Ｃｌｃ＿Ｂ サブ領域液晶コンデンサ
Ａ＿ｃｏｍ メイン領域電極及び配列基板の共通電極
Ｃｓｔ＿Ａ メイン領域メモリコンデンサ
Ｃｓｔ＿Ｂ サブ領域メモリコンデンサ
Ｇａｔｅ＿Ｓｈａｒｅ＿１ 補助線
Ｇａｔｅ＿Ｓｈａｒｅ＿２ 補助線
Ｇａｔｅ＿Ｓｈａｒｅ＿３ 補助線
ＳＷ１ スイッチ１制御信号
ＳＷ２ スイッチ２制御信号
ＳＷ３ スイッチ３制御信号
ＳＷ４ スイッチ４制御信号
Ｌｉｎｅ＿１ スイッチ１制御線
Ｌｉｎｅ＿２ スイッチ２制御線
Ｌｉｎｅ＿３ スイッチ３制御線
Ｌｉｎｅ＿４ スイッチ４制御線

Claims (18)

1. 複数本の走査線及び複数本のデータ線と、複数の画素単位と、からなる配列基板であって、
   前記画素単位は、複数本の走査線及び複数本のデータ線が交錯してなる配列内に配置され、且つ一本の前記走査線及び一本の前記データ線に対応し、さらに、前記画素単位は、メイン領域と、サブ領域と、共有コンデンサと、からなり、
   その内、前記メイン領域電極は、メイン領域制御スイッチによって、対応するデータ線に接続され、メイン領域の制御スイッチの制御端は、対応する走査線に接続され、それにより、前記走査線に走査信号がある時、前記データ線のデータ信号を受信し、メイン領域に電圧を生じさせ、
   前記サブ領域電極は、サブ領域制御スイッチによって、対応するデータ線に接続され、サブ領域の制御スイッチの制御端は、対応する走査線に接続され、前記走査線に走査信号がある時、前記データ線のデータ信号を受信し、サブ領域に電圧を生じさせ、
   前記共有コンデンサは、共有制御スイッチによって、サブ領域の電極に接続されるとともに、共有制御スイッチの制御端を、一つの制御スイッチ及び本画素単位から走査方向に沿って配列されたＮ番目の画素単位に対応する走査線に接続され、他端は、制御スイッチ２によって本画素単位に対応する走査線に接続され
   その内、２Ｄ走査モードにおいて、前記制御スイッチ１は、少なくともその接続している走査線に走査信号がある場合に導通するように配置され、前記制御スイッチ２は、少なくともその接続している走査線及び同レベルの制御スイッチ１が接続されている走査線に走査信号がある場合に非導通になるように配置され、さらに、３Ｄ走査モードにおいて、前記制御スイッチ１は、少なくとも接続している走査線に走査信号があるときに非導通になるように配置され、前記制御スイッチ２は、少なくとも接続している走査線に走査信号があるときに導通することを特徴とする、配列基板。
2. 奇数走査線に対応する画素単位が対応する制御スイッチ１の制御端を一本のスイッチ１制御線に接合させ、スイッチ１制御信号を受信させるとともに、偶数走査線に対応する画素単位が対応する制御スイッチ１の制御端を一本のスイッチ２制御線に接合させ、スイッチ２制御信号を受信させ、
   さらに、奇数走査線に対応する画素単位が対応する制御スイッチ２の制御端を一本のスイッチ３制御線に接合させ、スイッチ３制御信号を受信させるとともに、偶数走査線に対応する画素単位が対応する制御スイッチ２の制御端を一本のスイッチ４制御線に接合させ、スイッチ４制御信号を受信させ、
   その内、前記スイッチ１制御信号及びスイッチ２制御信号は同期するとともに、極性の異なる時系列パルス信号であり、また、前記スイッチ３制御信号及びスイッチ４制御信号は同期するとともに、極性の異なる時系列パルス信号であり、同時に、前記スイッチ２制御信号及びスイッチ３制御信号の極性は同じであり、前記時系列パルス信号のパルス幅は、前記走査信号の長さと等しく、
   その内、２Ｄ走査モードにおいて、Ｎが奇数／偶数であれば、前記スイッチ１制御信号は奇数／偶数パルストレイン信号であり、
   さらに、３Ｄ走査モードにおいて、Ｎが奇数／偶数であれば、前記スイッチ１制御信号は偶数／奇数パルストレイン信号であることを特徴とする、請求項１に記載の配列基板。
3. 前記配列基板には、さらに前記走査線にそれぞれ対応する補助線が設けられ、各前記画素単位内の共有制御スイッチの制御端を前記補助線によって対応する制御スイッチ１及び制御スイッチ２に接続することを特徴とする、請求項１に記載の配列基板。
4. 前記配列基板には、さらに前記走査線にそれぞれ対応する補助線が設けられ、各前記画素単位内の共有制御スイッチの制御端を前記補助線によって対応する制御スイッチ１及び制御スイッチ２に接続することを特徴とする、請求項２に記載の配列基板。
5. 前記制御スイッチ１及び制御スイッチ２は、ファンアウト領域に設けられることを特徴とする、請求項３に記載の配列基板。
6. 前記制御スイッチ１及び制御スイッチ２は、ファンアウト領域に設けられることを特徴とする、請求項４に記載の配列基板。
7. 前記メイン領域制御スイッチと、サブ領域制御スイッチと、共有制御スイッチと、制御スイッチ１及び制御スイッチ２は、いずれも薄膜トランジスタスイッチであることを特徴とする、請求項１に記載の配列基板。
8. 前記メイン領域制御スイッチと、サブ領域制御スイッチと、共有制御スイッチと、制御スイッチ１及び制御スイッチ２は、いずれも薄膜トランジスタスイッチであることを特徴とする、請求項２に記載の配列基板。
9. 前記メイン領域制御スイッチと、サブ領域制御スイッチと、共有制御スイッチと、制御スイッチ１及び制御スイッチ２は、いずれも薄膜トランジスタスイッチであることを特徴とする、請求項５に記載の配列基板。
10. 複数本の走査線及び複数本のデータ線と、複数の画素単位と、からなる配列基板であって、
    前記画素単位は、複数本の走査線及び複数本のデータ線が交錯してなる配列内に配置され、且つ一本の前記走査線及び一本の前記データ線に対応する。また、前記画素単位は、メイン領域と、サブ領域と、共有コンデンサと、からなり、
    その内、前記メイン領域電極は、メイン領域制御スイッチによって、対応するデータ線に接続され、メイン領域の制御スイッチの制御端は、対応する走査線に接続され、それにより、前記走査線に走査信号がある時、前記データ線のデータ信号を受信し、メイン領域に電圧を生じさせ、
    前記サブ領域電極は、サブ領域制御スイッチによって、対応するデータ線に接続され、サブ領域の制御スイッチの制御端は、対応する走査線に接続され、それにより、前記走査線に走査信号がある時、前記データ線のデータ信号を受信し、サブ領域に電圧を生じさせ、
    前記共有コンデンサは、共有制御スイッチによって、サブ領域の電極に接続されるとともに、共有制御スイッチの制御端を、一つの制御スイッチ及び本画素単位から走査方向に沿って配列された第Ｎ画素単位に対応する走査線に接続され、他端は、制御スイッチ２によって本画素単位に対応する走査線に接続させ、
    その内、２Ｄ走査モードにおいて、前記制御スイッチ１は、少なくともその接続している走査線に走査信号がある場合に導通するように配置され、前記制御スイッチ２は、少なくともその接続している走査線及び同レベルの制御スイッチ１が接続されている走査線に走査信号がある場合に非導通になるように配置され、さらに、３Ｄ走査モードにおいて、前記制御スイッチ１は、少なくとも接続している走査線に走査信号があるときに非導通になるように配置され、前記制御スイッチ２は、少なくとも接続している走査線に走査信号があるときに導通することを特徴とする、液晶表示パネル。
11. 奇数走査線に対応する画素単位が対応する制御スイッチ１の制御端を一本のスイッチ１制御線に接合させ、スイッチ１制御信号を受信させるとともに、偶数走査線に対応する画素単位が対応する制御スイッチ１の制御端を一本のスイッチ２制御線に接合させ、スイッチ２制御信号を受信させ、
    さらに、奇数走査線に対応する画素単位が対応する制御スイッチ２の制御端を一本のスイッチ３制御線に接合させ、スイッチ３制御信号を受信させ、偶数走査線に対応する画素単位が対応する制御スイッチ２の制御端を一本のスイッチ４制御線に接合させ、スイッチ４制御信号を受信させ、
    その内、前記スイッチ１制御信号及びスイッチ２制御信号は同期するとともに、極性の異なる時系列パルス信号であり、また、前記スイッチ３制御信号及びスイッチ４制御信号は同期するとともに、極性の異なる時系列パルス信号であり、同時に前記スイッチ２制御信号及びスイッチ３制御信号の極性は同じであり、前記時系列パルス信号のパルス幅は、前記走査信号の長さと等しく、
    その内、２Ｄ走査モードにおいて、Ｎが奇数／偶数であれば、前記スイッチ１制御信号は奇数／偶数パルストレイン信号であり、
    ３Ｄ走査モードにおいて、Ｎが奇数／偶数であれば、前記スイッチ１制御信号は偶数／奇数パルストレイン信号であることを特徴とする、請求項１０に記載の液晶パネル。
12. 前記配列基板には、さらに前記走査線にそれぞれ対応する補助線が設けられ、各前記画素単位内の共有制御スイッチの制御端を前記補助線によって対応する制御スイッチ１及び制御スイッチ２に接続することを特徴とする、請求項１０に記載の液晶パネル。
13. 前記配列基板には、さらに前記走査線にそれぞれ対応する補助線が設けられ、各前記画素単位内の共有制御スイッチの制御端を前記補助線によって対応する制御スイッチ１及び制御スイッチ２に接続することを特徴とする、請求項１１に記載の液晶パネル。
14. 前記制御スイッチ１及び制御スイッチ２は、ファンアウト領域に設けられることを特徴とする、請求項１０に記載の液晶パネル。
15. 前記制御スイッチ１及び制御スイッチ２は、ファンアウト領域に設けられることを特徴とする、請求項１１に記載の配列基板。
16. 前記制御スイッチ１及び制御スイッチ２は、ファンアウト領域に設けられることを特徴とする、請求項１２に記載の液晶パネル。
17. ２Ｄ走査駆動手順と、３Ｄ走査駆動手順と、からなる前記液晶表示パネルの駆動方法であって、
    前記２Ｄ走査駆動手順は、
    走査方向に沿って順次各走査線に走査信号を入力する手順と、
    一本の走査線に走査信号がある時、前記走査線に接続した制御スイッチ２が非導通になるように制御し、前記走査線に対応する画素単位内のメイン領域制御スイッチ及びサブ領域制御スイッチを導通させ、それにより、データ信号の作用により、メイン領域電極及びサブ領域電極のデータ線において同じ電圧を生じさせる。同時に、前記走査線に接続している制御スイッチ１が導通するように制御し、前記制御スイッチ１と同レベルの制御スイッチ２が非導通になり、それにより、前記走査線に接続している制御スイッチ１に対応する画素単位に内部の共有コンデンサによって電荷共有機能を得させる手順と、からなり、
    前記３Ｄ走査駆動手順は、
    走査方向にそって順次各走査線に走査信号を入力する手順と、
    一本の走査線に走査信号がある時、前記走査線に接続している制御スイッチ２が導通するように制御し、前記走査線に対応する画素単位内のメイン領域制御スイッチ及びサブ領域制御スイッチ及び共有制御スイッチを導通させ、それにより、データ線のデータ信号の作用により、メイン領域電極及びサブ領域電極及び共有コンデンサに同じ電圧を生じさせ、同時に前記走査線に接続している制御スイッチ１が非導通になるように制御する手順と、からなる液晶パネルの駆動方法。
18. 奇数走査線に対応する画素単位が対応する制御スイッチ１の制御端には、スイッチ１制御信号を送信し、偶数走査線に対応する画素単位が対応する制御スイッチ１の制御端には、スイッチ２制御信号を送信し、さらに、奇数走査線に対応する画素単位が対応する制御スイッチ２の制御端には、スイッチ３制御信号を送信し、偶数走査線に対応する画素単位が対応する制御スイッチ２の制御端には、スイッチ４制御信号を送信し、
    その内、スイッチ１制御信号及びスイッチ２制御信号は同期するとともに、極性の異なる時系列パルス信号であり、スイッチ３制御信号及びスイッチ４制御信号は同期するとともに、極性の異なる時系列パルス信号であり、同時スイッチ２制御信号及びスイッチ３制御信号は極性が同じであり、なお、時系列パルス信号のパルス幅は、走査信号の長さに等しく、
    ２Ｄ走査モードにおいて、Ｎが奇数／偶数であれば、スイッチ１制御信号は奇数／偶数パルストレイン信号であり、
    ３Ｄ走査モードにおいて、Ｎが奇数／偶数であれば、スイッチ１制御信号は偶数／奇数パルストレイン信号であることを特徴とする、請求項１７に記載の液晶パネルの駆動方法。