JP2017534186A - 適応フィードバック制御研磨方法 - Google Patents

適応フィードバック制御研磨方法 Download PDF

Info

Publication number
JP2017534186A
JP2017534186A JP2017543719A JP2017543719A JP2017534186A JP 2017534186 A JP2017534186 A JP 2017534186A JP 2017543719 A JP2017543719 A JP 2017543719A JP 2017543719 A JP2017543719 A JP 2017543719A JP 2017534186 A JP2017534186 A JP 2017534186A
Authority
JP
Japan
Prior art keywords
cmp
pressure
time
annular
reflected light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017543719A
Other languages
English (en)
Other versions
JP6689870B2 (ja
Inventor
テリー ムーア
テリー ムーア
ブラント ニース
ブラント ニース
Original Assignee
ヘッドウェイテクノロジーズ インコーポレイテッド
ヘッドウェイテクノロジーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヘッドウェイテクノロジーズ インコーポレイテッド, ヘッドウェイテクノロジーズ インコーポレイテッド filed Critical ヘッドウェイテクノロジーズ インコーポレイテッド
Publication of JP2017534186A publication Critical patent/JP2017534186A/ja
Application granted granted Critical
Publication of JP6689870B2 publication Critical patent/JP6689870B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0055—Manufacturing logistics
    • B81C99/0065—Process control; Yield prediction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

適応フィードバック制御方法は、基板上の２つの環状領域間の誘電体層の除去の時間差を最小にするための化学機械研磨（ＣＭＰ：Chemical Mechanical Polish）工程のために提供される。光学窓を備えた光学システムは、研磨パッドの下を通り、少なくとも２つの環状領域からの反射光干渉信号を検出する。事前除去時間の差は決定され、ＣＭＰヘッドメンブレンの圧力およびリテーニングリングの圧力のどちらか一方または両方も対する調整値を計算するために用いられる。この圧力の調整値は、２回目の研磨サイクルが必要になるのを防ぐとともに、少なくとも２つの環状領域の金属層におけるディッシング（dishing）の差および抵抗の差を小さくするために、研磨サイクルの最後の前に適用される。いくつかの態様では、サイクルの最後の前に、第２の圧力の調整がなされ、異なるＣＭＰヘッドメンブレンの圧力の調整が、異なる圧力部分でなされる。【選択図】４Ａ

Description

本開示は、化学機械研磨（ＣＭＰ：Chemical Mechanical Polish）工程に関し、特に、基板上の複数の環状領域の膜厚を監視することと、基板の均一性を最適化するために、ＣＭＰ工程完了時の環状領域間の除去時間の差が略最小化されるように、ＣＭＰ工程の間のリテーニングリングの圧力および後側の圧力のどちらかまたは両方を調整することとを含む方法に関する。
ＣＭＰは、化学的および機械的な力を適用することにより、基板から導電性または誘電性の不要物質を除去する工程である。例えば、ダマシン（damascene）工程の間、銅（Ｃｕ）などの金属は、誘電体層内の開口に設けられる。しかし、過剰金属が堆積されると、この過剰金属は、誘電性物質の一部とともに除去され、誘電体層の上面が新たな金属層の上面と共平面をなす。
ＣＭＰ装置は、典型的には、回転可能なプラテンを備えた研磨基地を含んでおり、このプラテン上には研磨パッドが付けられている。前面側に平坦化される１または複数の層を備えた基板は、ヘッドピースに保持された背面側を有している。この背面側は、ロード／アンロードの間は真空により、研磨の間はリテーニングリングにより、ヘッドピースに保持されている。基板の前面側を研磨パッドに接触させた後、スラリーが導入される。このスラリーは、塩基性水溶液または酸性水溶液などの化学成分と、研磨剤粒子とを含んでいる。研磨パッドが一の方向に回転するとき、基板は、典型的には、同じ方向に回転する。そして、スラリーは、基板上の最上部の１または複数の層の一部を、効果的にエッチングおよび研磨する。研磨サイクルの間、光学検出システムからの終点（エンドポイント）信号は、研磨サイクルの最後を決定するために、リアルタイムまたはオフラインで解析されてもよい。更に、サイクルの最後に、計量学的な測定がなされてもよく、これにより各々のウェハの膜厚の非均一性が示唆されると、計量学的な測定が次の研磨サイクルにおける研磨工程を調整するために用いられてもよい。
いくつかのケースでは、ウェハがＣＭＰ装置に再ロードされ、２回目の研磨サイクルを要する。そして、最終的な厚みの非均一性を改善するために、最初の研磨サイクルの不均一な厚みのデータが用いられ、２回目の研磨サイクルでウェハの背面側にかける圧力が決定される。時々、最初の研磨の後の最終の厚みで対処せざるを得ない状況により、２回目の研磨を行うことができない。換言すれば、既に最小の厚み基準に達した薄い領域も更に、薄くなってしまうため、基板上の厚い領域を更に研磨することができない。それゆえ、研磨サイクルの最後での異なる環状領域間の除去時間を最小化するため、単一の研磨サイクルの間の圧力調整を可能とするＣＭＰが必要とされている。これにより、工程時間が削減されるとともに、基板の膜厚の均一性が改善される。したがって、製品収量を増加させることができる。
本開示の第１の目的は、単一の研磨サイクルで許容可能な膜厚の非均一性に達するように、研磨工程の間にＣＭＰヘッドメンブレンおよび/またはリテーニングリングに対する圧力の調整を行うＣＭＰ研磨方法を提供することにある。
本開示の第２の目的は、その場での圧力調整を行わない方法と比較して、研磨サイクル時間を延長することのない、第１の目的に準じた方法を提供することにある。
これらの目的は、一の形態に係るＣＭＰ工程設計により達せられる。一の形態では、研磨プロセスの間、ウェハの前面側の下で移動する光学的なエンドポイント窓からの入射光が誘電体層を通過し、金属のエッチングストッパ層で反射される。エッチングストッパ層は、平坦化される金属層に隣接している。エッチングストッパ層および誘電体層からの反射光は、光干渉信号を形成し、この光干渉信号は研磨パッドおよびプラテンの下に配置された検出器によって集められる。ＣＭＰ工程の間、誘電体層および隣接する金属層は、スラリーおよびパッドの研磨動作により、また、スラリー中の化学成分によるエッチングも手伝って、薄膜化される。研磨により、金属層が誘電体層およびエッチングストッパ層の一方または両方と共平面をなす平坦面が形成される。研磨工程の間、基板上の２以上の環状領域でのエッチングストッパ層および誘電体層からの反射光により、少なくとも１つの、いわゆるＣ３デルタ測定がなされる。例えば、時刻ｔ１では、外側の環状領域からの光干渉信号が検出され、検出器およびＣＭＰ制御装置に接続されたコンピュータ（ＣＰＵ）によって、解析される。この光干渉信号は、位相差を計算するために用いられる。位相差は、こののち、反射光が生じた環状領域のエリアにおける誘電体層の厚みに変換される。同様に、時刻ｔ２では、中央の環状領域から第２の光干渉信号が検出され、ＣＰＵによって解析され、所定の領域の誘電体層の厚みに変換される。更に、中央と外側の中間付近の環状領域からは、第３の光干渉信号が第３の時刻ｔ３に取り込まれてもよい。
第１の形態では、ｔ１＝ｔ２であり、最初の研磨条件が、エッチストッパ層上で誘電体層の第１の部分が除去される最終の工程時刻ｔＦまで続くと仮定したときに、中央と外側の環状領域の間の誘電体層の厚みの差（ディッシング差）は、事前除去時間の差（Ｃ３デルタ）に変換される。誘電体層の第１の部分は、通常、基板の中央または端近傍に設けられる。除去時間は、実際の終点として定義され、この終点は、エッチングストッパ層からの反射光干渉信号により、基板上の所定の領域で、エッチングストッパ層上の誘電体層が完全に除去されたことを示された時である。事前除去時間は、１つの環状領域に対して、Ｃ３デルタ測定の間に検出された光干渉信号に基づいて見積もられた除去時間である。Ｃ３デルタ測定は、好ましくは、研磨サイクルの中間点付近でなされる。例えば、合計の工程時間が、約７０秒であるとき、Ｃ３デルタ測定は、研磨サイクル開始後、２０秒から５０秒の間になされてもよい。加えて、時刻ｔ１が、時刻ｔ２に先行してもよく、あるいは、時刻ｔ２が、１秒または２秒、時刻ｔ１に先行してもよい。好ましくは、少なくとも２つの環状領域からの光信号で位相がずれている期間、光干渉信号が集められる。検出器によって集められた光強度データは、ＣＰＵに入力される。
ＣＰＵは、専用ソフトウェアを備えており、この専用ソフトウェアが、検出器からの光干渉信号から計算されたディッシング差に基づいて、リテーニングリングおよび基板背面側（ＣＭＰヘッドメンブレン）の圧力調整を算出する。典型的には、ディッシング差は、事前除去時間の差（秒）の観点であり、Ｃ３デルタ測定の大きさに基づいて、所定の圧力調整値を規定するために、ルックアップテーブル（ＬＵＴ：look up table）が用いられる。上述のように、同じ研磨サイクルの間のＣＭＰ圧力調整を行うために、どの２つの環状領域間のＣ３デルタ測定がなされてもよい。しかし、中央と外側の環状領域間の事前除去時間の差は、他のどの２つの環状領域間の事前除去時間の差よりも通常大きい。それゆえ、研磨サイクルの最後で厚みの非均一性を最小化するという点において、検出された事前除去時間の差のうち、最も大きなものに応じたＣＭＰ圧力調整が、最も有益である。圧力調整は、ＣＭＰ制御装置にフィードバックされ、時刻ｔ１，時刻ｔ２で反射光干渉信号が集められた数秒後の時刻ｔＡで、圧力調整がなされる。
時刻ｔＡと最終の工程時刻ｔＦとの間で、圧力調整が適用される。その結果、最初の目標時刻ｔＦから合計の工程時間が増加することなく、従来技術と比較して、中央から端の金属の厚みの差が最小化される。従来技術では、最初の圧力値が工程の間中続き、２回目の研磨サイクルまで圧力調整が適用されない。
第２の形態では、単一の研磨サイクルが、異なる時刻での２つの圧力調整を含んでいてもよい。第１の圧力調整は、第１の形態の時刻ｔＡと同様に、時刻ｔＰ１でなされる。その後、反射光干渉測定の第２のセットが、時刻ｔＰ１に続く時刻ｔ４およびｔ５で集められる。例えば、時刻ｔ４で、外側の環状領域からの反射光干渉信号が解析され、時刻ｔ５で、中央の環状領域からの反射光干渉信号が解析される。２つの環状領域からの光干渉信号で、好ましくはわずかに、互いの位相がずれているとき、時刻ｔ４＝時刻ｔ５、または時刻ｔ４と時刻ｔ５とが好ましくは２秒以内にある。その後、第２の圧力調整がＣＰＵによって計算され、ＣＭＰ制御装置にフィードバックされる。そして、リテーニングリングおよびＣＭＰヘッドメンブレンの一方または両方に、時刻ｔＰ２から最終のサイクル時刻である終点ｔＦまで圧力調整がなされる。
図１Ａは、誘電体層内に金属層が形成された、ＣＭＰ工程の前のダマシン構造の断面図である。 図１Ｂは、図１ＡからＣＭＰ工程により上面が平坦化された後のダマシン構造の断面図である。 図２は、本開示の一の形態に係るダマシン構造のエッチングストッパ層および誘電体層からの反射光に起因してどのように位相差が生じるかを示す概略図を表している。 図３は、発明者によって実施された工程にしたがって、基板上の中央および外側の環状領域間の事前除去時間の差を示す可動平均プロットである。 図４Ａは、単一の工程サイクルの間に、事前除去時間測定に応じてＣＭＰ圧力調整がなされる、本発明の一の形態に係る工程流れ図である。 図４Ｂは、単一の工程サイクルの間に、複数セットの事前除去時間測定に応じて、複数のＣＭＰ圧力調整がなされる、本発明の他の形態に係る工程流れ図である。 図５は、ＣＭＰ工程の間に光強度測定がなされ、２以上の環状領域で事前除去時間が計算され、この事前除去時間が単一の工程サイクルの間に膜の均一性を改善するための圧力調整に用いられるという時系列を表している。 図６は、本開示の一の形態に係る単一のＣＭＰ研磨サイクルの間に、圧力調整値を決定するために用いられるルックアップテーブルの一例を表している。 図７は、本開示の一の形態に係るＣＭＰ装置レイアウトの断面図である。ここでは、研磨パッドの下の検出器からの光強度測定値がＣＰＵに読み込まれ、事前除去時間が計算され、その後、基板上の複数の環状圧力部分でリテーニングリングの圧力およびＣＭＰヘッドメンブレンの圧力の一方または両方を調整するために、１または複数の圧力調整値がＣＭＰ装置に入力される。 図８は、本開示の第２の形態に係る単一のＣＭＰ研磨サイクルの間に、圧力調整値を決定するために用いられるルックアップテーブルの一例を表している。 図９は、研磨サイクル完了後のディッシング均一性を決定するための原子間力顕微鏡（ＡＦＭ：Atomic Force Microscopy）測定を得るために用いられるウェハレイアウトを表している。 図１０Ａは、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）測定によって得られた複数のＣ３デルタ時刻でのウェハの中央と端との間のディッシング差（非均一性）のプロットであるとともに、記録過程（ＰＯＲ：Process of Record）を表す。 図１０Ｂは、ウェハ研磨日付の関数としてプロットされた、図１０Ａからのディッシング差データでる。 図１１Ａは、本開示の適応終点（ＡＥＰ:Adaptive End Point）法実行後に、ＳＥＭ測定によって得られた複数のＣ３デルタ時刻でのウェハの中央と端との間のディッシング差のプロットである。 図１１Ｂは、ウェハ研磨日付の関数としてプロットされた、図１１Ａからのディッシング差データでる。 図１２は、記録過程によって研磨された複数のウェハから収集された、ウェハの中央と端との間の抵抗差のプロットである。 図１３は、本開示に係る、ＡＥＰ制御法実行後のウェハの中央と端との間の抵抗差のプロットである。 図１４は、記録過程およびＡＥＰ制御法の両方について、中央と端との間の平均のディッシング差、平均の抵抗差および抵抗差の標準偏差を示す表である。
本開示は、適応フィードバック制御法であり、２回目の研磨サイクルが不要となるように、単一の研磨サイクルの間に膜の非均一性を最小化するためのＡＥＰ制御法と言われる。「ウェハ」および「基板」の語は、ほぼ同じ意味で用いられてもよい。ここで規定されるＣＭＰ適応フィードバック制御法は、６，８，１２または他の大きさの基板に適用されてもよく、中央処理装置（ＣＰＵ：Central Processing Unit）内の専用ソフトウェアによって駆動される。
発明者は、現在、１または複数の誘電体層内に形成された金属層を平坦化するＣＭＰ工程を実行している。例えば、金属層は、ダマシン工程によって形成された、ＭＲＡＭのビット線またはワード線であってもよく、あるいは、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子のキャッピング層であってもよい。金属層は、銅（Ｃｕ）に限定されず、当該技術分野で使用される他の金属または合金であってもよいことは理解される。反射光干渉測定を含む従来の終点検出システムは、典型的には、研磨サイクルの間、基板上の複数の位置で誘電体膜の厚みを監視するために用いられるが、研磨サイクルの間、基板の背面側または基板を囲むリテーニングリングへの圧力調整は適用されない。代わりに、基板内あるいはバッチ間の膜厚を監視し、先に平坦化された基板の２回目の研磨サイクルのための、あるいは、平坦化のための待機状態にある他の基板への最初の研磨サイクルのための圧力調整を計算するために、研磨サイクルが完了した後に実施されるＡＦＭおよびＳＥＭ測定の一方または両方が用いられてもよい。
図３を参照すると、各々がバッチを表す、複数の点６０として、いくつかの基板の中央と端との間の除去時間の差がプロットされたＣＭＰの記録過程のチャートが示されている。ランタイムの平均線６１は、複数週にわたりまとめられている。この場合、複数バッチ後に、２．８秒の中央から端への除去時間の平均の差が観測される。各々のバッチは、２５ウェハまでを含む。この結果がＣＭＰ制御装置へプログラムされてもよい。これは、単一の研磨サイクル後の中央と端との間の膜厚の非均一性を減少させる目的で、次のバッチに対して圧力条件を適用するためである。しかし、図３に示されるように、除去時間の移動平均差に応じて適用される圧力条件を用いたとしても、バッチ間で、まだかなりの非均一性が残る。新たな方法では、リアルタイムでの補正を行い、単一の研磨サイクルの間で基板の非均一性を実質的に最小化し、バッチ間（ウェハ間）の非均一性を減少させることが必要とされる。
図１Ａを参照すると、ダマシン工程フローの中間工程が示されており、ここでは、複数の金属層および誘電体層（図示せず）を含む下部構造を有する基板１０が設けられている。アルミナなどを含む第１層間誘電体層（ＩＬＤ：Interlevel Dielectric layer）１１が、基板上に形成されており、第１層間誘電体層１１は側壁１１ｓによって区切られた開口を有している。金属層１２は、ワード線またはビット線であってもよく、側壁１１ｓ間の開口を埋めており、そして、第１層間誘電体層１１上に、所定の距離ｅ伸びている。第１層間誘電体層１１の上面に接してエッチングストッパ層１３がある。エッチングストッパ層１３は、第２層間誘電体層（ＩＬＤ）１４に用いられるアルミナ等の誘電材料よりも化学的または機械的なエッチ抵抗がはるかに高いルテニウム（Ｒｕ）または他の金属、あるいは合金により構成されていてもよい。通常、第２ＩＬＤは、金属層１２上の上面１４ｔ２が距離ｄとなり、かつ、金属側壁１２ｓに隣接する領域内でエッチングストッパ層上の上面１４ｔ１も距離ｄとなるように、等角的に設けられている。ここで、ｄ＞ｅである。
図１Ｂを参照すると、ＣＭＰ工程完了後の、図１Ａのダマシン構造が示されている。好ましくは、エッチングストッパ層１３上の金属層１２の一部と、第２ＩＬＤ１４とが除去されて、エッチングストッパ層の上面１３ｔが、側壁１１ｓ間の金属層の上面１２ｔと共平面をなす。ウェハの全域で均一な抵抗値が得られるように、ウェハの全域で金属層が均一な厚みを有することが重要である。典型的には、第１ＩＬＤ１１内に平行な金属層（図示せず）が複数形成されているが、図面を簡素化するため、１つの金属層のみを示している。その後、金属層間の相互接続を形成するために、ダマシン構造において、金属層１２上に、さらに金属層および誘電体層を形成してもよい。
図２を参照すると、終点検出システムは、光源（図示せず）からの複数の入射光信号２０ａ，２０ｂとともに、動作する。この入射光信号２０ａ，２０ｂは、エッチングストッパ層１３および第２ＩＬＤ１４各々で反射される。反射光信号は、干渉パターン２０ｃを形成する。この干渉パターン２０ｃが、検出器（図示せず）に取り込まれ、位相差２１を計算するために用いられる。位相差２１は、エッチングストッパ層上の上面１４ｔ１を有する領域内での第２ＩＬＤ１４の厚みを示す。
本開示の第１の形態は、図４Ａに示した流れ図に示されている。工程１００では、ＣＭＰ工程の間の研磨サイクルの第１部分の間の基板からの物質除去が、上述したように、光学終点検出システムにより、監視される。光学システムは、基板表面に入射光を与える光源と、干渉信号の形で、誘電体層およびエッチングストッパ層からの反射光を取り込む検出器とを有している。工程１０１では、基板の少なくとも２つの環状領域からの反射光干渉信号から得られた光強度データが、ＣＰＵに入力される。このＣＰＵでは、少なくとも２つの環状領域に対する事前除去時間が計算される。次に工程１０２では、ＣＰＵが少なくとも２つの環状領域間のディッシング差（非均一性）を計算する。２つの環状領域は、中央の環状領域および、外側（端）の環状領域であってもよい。続いて、工程１０３では、事前除去の非均一性の情報が使用されて、ＣＭＰ制御装置へのフィードバックデータが生じる。工程１０４では、このフィードバックデータにより、リテーニングリングおよびＣＭＰヘッドメンブレンの圧力の一方または両方の圧力調整がなされる。これは、工程１０５での研磨サイクル完了時まで適用される。
図４Ｂに示された第２の形態によれば、圧力調整は適用されるが、維持される必要がないということを除き、第１の形態から、最初の５つの工程１００−１０４が保持される。代わりに、最終の工程１０５に達する前に、工程１０６−１０７または工程１０６−１０８が実行される。工程１０６は、第１の圧力調整後の反射光干渉信号の第２のセットを集めることと、光強度データをＣＰＵに入力することとを含む。ＣＰＵでは、基板上の少なくとも２つの環状領域間の事前除去時間の第２のセットが計算される。その後、工程１０７では、研磨サイクルの最後に、少なくとも２つの環状領域間の除去時間の差を最小化するために、第２の圧力調整が有利となるか否かをＣＰＵが決定する。答えが「ノー」であるとき、研磨サイクルの最後の工程１０５まで、現行の研磨条件が継続される。答えが「イエス」であるとき、工程１０８が挿入される。工程１０８では、第２の圧力調整をＣＭＰ制御装置にフィードバックし、研磨サイクルの最後の工程１０５まで、ＣＭＰヘッドメンブレンの圧力およびリテーニングリングの圧力の少なくとも一方を調整する。なお、工程１００は、約２秒までを要してもよく、工程１０１−１０３のＣＰＵ工程時間は、一般的に数ミリ秒以内に達成される。同様に、総じて、本開示の適応フィードバック制御法が、合計の研磨時間にそれほど影響せず、工程１０４が一瞬生じるようにしてもよい。いくつかの形態では、工程１００−１０５または工程１００−１０８が、発明者によって実施される従来の研磨サイクルと同じ期間内になされてもよい。この従来の研磨サイクルでは、リアルタイムでの調整が計算されず、適用されない。
第１の形態を図５に図示しており、この図５では、適応フィードバック制御法の様々な工程の時系列が示されている。適応フィードバック制御法は、適応終点（ＡＥＰ：Adaptive End Point）制御法とも呼ばれる。左側のプロット（縦軸）は、時刻ｔＳで始まり、時刻ｔＦで終わる単一の研磨サイクルの時系列を示している。後者（時刻ｔＦ）は、開始時刻後、６０秒から５００秒であってもよい。横軸は、基板の表面から反射された光強度を表している。曲線５０は、基板の中央の環状領域からの反射光干渉信号の光強度に対応し、曲線５１は、基板の中央と端との中間の環状領域からの反射光干渉信号の光強度であり、曲線５２は、外側の環状ｎ領域からの反射光干渉信号の光強度である。外側の環状領域は、より大きな面積を有し、この領域ではより多くの光が反射されるので、より大きな大きさの信号を有する。全ての３つの曲線は、最大点と最少点とを有するが、これらは互いに一致している必要はない。典型的な形態では、曲線５１，５０，５２各々の光強度は、時刻ｔ３，ｔ２，ｔ１で最少に最も近づく。光強度曲線が、互いに完全には一致していないとき、次の反射光干渉信号からの圧力調整計算は、時刻ｔ１−ｔ３でなされることが好ましい。
時刻ｔ１では、外側の環状領域からの第１反射光干渉信号が、検出器（図示せず）によって集められ、ＣＰＵに入力される。加えて、中央の環状領域からの第２反射光干渉信号が時刻ｔ２集められるとともに、中間の環状領域からの第２反射光干渉信号が時刻ｔ３で集められ、ＣＰＵに送られる。ＣＰＵでは、位相差（図２）を各々の環状領域の誘電体層の厚みに変換するために、ソフトウェアプログラムが用いられる。時刻ｔＳでの、図１Ａに示した厚みｄは、時刻ｔＦでゼロに達するまで（図１Ｂ）、徐々に小さくなる。研磨サイクルの間の任意の時刻における、あらゆる２つの環状領域間の厚みの非均一性は、ディッシング差と呼ばれる。続いて、Ｃ３デルタ事前除去時間の差が、少なくとも２つの異なる環状領域間で計算される。例えば、時刻ｔ１，ｔ２各々での光強度により決定された外側および中央の環状領域間のディッシング差は、ＣＰＵによって、現行の研磨条件が時刻ｔＦまで続くと仮定したときの推定除去時間の差に変換される。様々な事前除去時間の差に対応する、所定の基板背面側（ＣＭＰヘッドメンブレン）の圧力の調整値およびリテーニングリングの圧力の調整値を有する表（表１）は、ＣＭＰ制御装置（図示せず）に対する適当なフィードバックデータを決定するために用いられる。
図６には、一の形態に係る表１の拡大図が示されている。図面を簡素化するため、この表は、中央および外側の環状領域の間の、−４ユニットから+４ユニットにわたる９つの事前除去時間の差に対応する９つの行（第１列）を有している。第１列における負の事前除去時間の差は、外側の環状領域を除去する前に、基板の中央の環状領域では、誘電体層１４（図１Ａ）が除去されていることを意味する。実際には、表１はかなり多くの数の行を有していてもよく、０．１から０．０１ユニット毎に事前除去時間の差が特徴づけられていてもよい。このとき、ユニットは秒あるいは、１秒たらずであってもよい。真ん中の列は、ｐｓｉを単位として、最初の圧力と比較したＣＭＰヘッドメンブレンの圧力調整値を示している。例えば行１では、−０．４ユニットの事前除去時間の差により、最初のメンブレン圧力（ＭＰ：Membrane Pressure）と比較して、-ｘ１ｐｓｉのＣＭＰヘッドメンブレンの圧力減少が引き起こされる。同様に、−４ユニットの事前除去時間の差により、時刻ｔＳでのリテーニングリングの圧力（ＲＲＰ：Retaining Ring Pressure）値と比較して、-ｙ１ｐｓｉの減少のＲＲＰの調整がなされる。
ＭＰ調整はｘ１ｐｓｉからｘ８ｐｓｉまでの単位でなされ、ＲＲＰ調整はｙ１からｙ８として記載されている。どちらの圧力に対してもゼロ調整を含み得る。ｘｎ値およびｙｎ値は、それぞれ、０．０１と１との間の大きさを有していてもよい。ここで、ｎは、典型的な形態においては１から８であるが、他の形態においてかなり大きな数字であってもよい。表１内にｎ行を有する他の形態では、ＭＰｐｓｉとｘｎ異なる調整値、ＲＲＰｐｓｉとｙｎ異なる調整値が存在し得る。この調整値はゼロを含み得る。表１内の所定の行におけるＣＭＰヘッドメンブレンの圧力およびＲＲＰの調整は、常に同じ方向（減少のマイナスまたは増加のプラス）でなくてもよい。−（ｘｎ）ＭＰ調整が、０，-ｙｎまたは+ｙｎのＲＲＰ調整と対になってもよく、あるいは、+（ｘｎ）ＭＰ調整が、０，-ｙｎまたは+ｙｎのＲＲＰ調整と対になってもよい。
ＲＲＰの減少により、ウェハ端の研磨パッド上のリテーニングリングの圧力が減少する。次に、基板の外側の環状領域に近いパッドが反発し、それにより、外側の環状領域の物質除去の速度が速まる。このとき、中央の環状領域からの物質除去の速度には大きな影響は及ぼさない。ＣＭＰヘッドの内側で、ＣＭＰヘッドメンブレンの圧力（ＭＰ）は、基板の背面側にかかる圧力に関係する。それゆえ、ＭＰ圧力の増加により、基板の前面側を、効率的に研磨し、速い速度で物質除去することが可能となる。いくつかのＣＭＰ装置では、ＭＰの変化が基板内にわたって本質的に均等に適用されるような、ＣＭＰヘッドメンブレンの圧力部分は１つのみである。
図７に示した他の形態では、研磨サイクルの間、基板１０の背面側１０ｂのメンブレン４８に、複数の圧力部分が存在していてもよい。典型的な形態では、同心環として形成された４つの環状圧力部分Ｚ１−Ｚ４が示されている。中央にＺ４、外側部分としてＺ１、Ｚ１に隣接してＺ２、Ｚ４に隣接してＺ３が基板の背面側に示されている。この場合、メンブレン内の４つの環状圧力部分は、基板の前面側１０ｆの４つの環状領域Ａ１-Ａ４に重なる。ここでは、Ａ４が中央の環状領域であり、Ａ１が外側の環状領域であり、Ａ２が部分Ｚ２の下に並んで配置された第１中間環状領域であり、Ａ３が部分Ｚ３の下に並んで配置された第２中間環状領域である。そして、各々の部分の直径は、本質的に、対応する前側の環状領域の直径と等しい。例えば、環状領域Ａ１および部分Ｚ１の環直径がｃ１であり、環状領域Ａ２および部分Ｚ２の環直径がｃ２、環状領域Ａ３および部分Ｚ３の環直径がｃ３、環状領域Ａ４および部分Ｚ４の環直径がｃ４である。
光源および検出器を含む光学システム３０は、ＣＭＰ工程の間、研磨パッド３１および基板１０の下に配置されている。ここで、スラリー３４は、研磨パッドと基板の前面側１０ｆとの間に導入される。光源は、基板の下を常に移動する光学窓（図示せず）を通じて光を投影する。光学システムは、１秒足らずの間に、４つ全ての環状領域Ａ１−Ａ４に入射光２０ａ，２０ｂを供給し、それらからの反射光干渉信号２０ｃを集める。
一の形態によれば、中央の環状領域からの光干渉信号２０ｃ４および外側の環状領域からの光干渉信号２０ｃ１は、それぞれ時刻ｔ５，ｔ６で集められ、ＣＰＵ３５に入力される。上述の事前除去時間（Ｃ３デルタ）の差は、基板の前面側の環状領域Ａ１およびＡ４で計算される。図４Ａに示した工程流れ図に続いて、ＣＭＰ制御装置３６に送られる圧力調整を決定してもよい。いくつかの形態では、ＣＰＵおよびＣＭＰ制御装置は、同じ装置であり、分離した構成単位ではない。環状領域Ａ４が、環状領域Ａ１よりも早く薄膜化されていることが分かると、環状領域Ａ４よりも環状領域Ａ１の薄膜化速度を速めるように、圧力調整がなされる。反対に、環状領域Ａ４が、環状領域Ａ１よりも遅く薄膜化されていることが分かると、環状領域Ａ１よりも環状領域Ａ４の薄膜化速度を速めるように、圧力調整がなされる。
第１の圧力調整は、時刻ｔＰ１でなされ、基板の端のリテーニングリングへの圧力調整４０および基板の背面側へのＣＭＰヘッドメンブレンの圧力調整の一方または両方を含む。好ましくは、背面側の圧力調整は、背面側の部分Ｚ１へのＭＰ調整４１、背面側の部分Ｚ２へのＭＰ調整４２、背面側の部分Ｚ３へのＭＰ調整４３、および背面側の部分Ｚ４へのＭＰ調整４４を含んでおり、時刻ｔＦの研磨サイクルの最後まで維持される。この場合、各々のメンブレン部分に対して圧力調整の列を有する表２が用いられてもよい。ここでは、部分Ｚ１に対してｘ１−ｘ８の値が適用され、部分Ｚ２に対してｖ１−ｖ８の値が適用され、部分Ｚ３に対してｗ１−ｗ８の値が適用され、部分Ｚ４に対してｚ１−ｚ８の値が適用される。第１の形態と同様に、各々の、正または負のＣＭＰメンブレン圧力調整値は、絶対値で０．０１ｐｓｉから０．１ｐｓｉであってもよい。更に、表２中にｎ行を有する他の形態では、行内において、ｖｎ，ｗｎ，ｘｎ，ｙｎおよびｚｎの値のうちの１以上が、０，負の数または正の数であってもよい。ｎは、９よりもかなり大きくてもよい。
別の形態では、基板上のｎ個の環状領域のうち、２つの環状領域のみから事前除去時間が計算されるとき、ＣＭＰヘッドメンブレンの圧力調整が、２つのＭＰ部分のみになされてもよい。この２つのＭＰ部分は、事前除去時間が計算された２つの環状領域の上に並んで配置されている。例えば、環状領域Ａ１およびＡ４の間で事前除去時間の差が計算されるとき、前の形態での背面側の圧力調整が変更され、部分Ｚ２およびＺ３では最初のＭＰ値が維持されたまま、部分Ｚ１およびＺ４に対してのみ圧力調整がなされるようにしてもよい。したがって、部分Ｚ１での値ｘ１−ｘ８および部分Ｚ４での値ｚ１−ｚ８のみが適用される。全てのｖ１−ｖ８の値および全てのｗ１−ｗ８の値は、ＣＭＰヘッドメンブレンの圧力調整をなすためには、適用されない。
図４Ｂの工程流れ図および図７の時系列に従う、更に他の形態では、ＲＲＰ調整４０およびＭＰ調整４１−４４が適用された所定時間後に、反射光干渉信号の第２のセットが集められる。例えば、工程１０６は、時刻ｔ７での第２の光干渉信号２０ｃ４および時刻ｔ８での第２の光干渉信号２０ｃ１の収集を含んでいる。これに引き続き、時刻ｔＰ１でのＭＰおよびＲＲＰへの第１の圧力調整の間に適用された条件が、研磨サイクル完了時まで維持されるという仮定のもと、第２の事前除去時間の差を決定する。工程１０７でＣＰＵ３５が、ＭＰおよびＲＲＰ圧力調整の第２のセットが適用されると、厚みの均一性が改善されると決定したとき、図４Ｂの工程１０８に示したように、ＭＰおよびＲＲＰの一または複数が、点ｔＰ２の第２の時刻で調整される。この場合、表２は時刻ｔＰ２でのＭＰおよびＲＲＰ調整の大きさを決定するために、２回用いられる。
本開示はまた、図５に示した第１の形態の時刻ｔＡの後に、反射光干渉信号の第２のセットが得られてもよく、リテーニングリングの圧力およびＣＭＰヘッドメンブレンの圧力の一方または両方に第２の圧力調整が適用されてもよいことを予測する。更に、研磨サイクルが、例えば７０秒を超える、かなり長い時間であるとき、本開示は、以下の形態もまた含んでいる。この形態は、研磨サイクルの間、異なる時刻で２を超える事前除去時間の差が検出され、各々の事前除去時間の差が計算されてルックアップテーブルから圧力調整が決定された後、圧力調整がなされる。
本開示は、以下の形態もまた含んでいる。この形態では、事前除去時間の差を決定している間に、各々の環状領域から複数の反射光干渉信号が集められてもよい。図９は、円状の基板６上の外側の環状領域で、３つの異なるエリア１，４，５から反射光干渉データが集められる例を表している。３つのエリア各々で、位相差２１（図２）が得られ、膜厚の測定値に変換される。３つの厚みの測定値の平均値が、外側の環状領域の事前除去時間に変換される。同様に、中央の環状領域のエリア２，３からの反射光干渉データにより、２つの厚みの測定値が得られる。なお、検出器は、５つ全てのエリアからの光強度データを、１秒未満、好ましくは２００ミリ秒未満の間に集めてもよい。エリア２，３の平均の厚みは、中央の環状領域の事前除去時間を計算するために用いられる。次に、中央および外側の環状領域の間の事前除去時間の差によって、リテーニングリングおよびＣＭＰヘッドメンブレンの一方または両方への圧力調整を計算するために、表１と同様のルックアップテーブルが用いられる。
ここで記載したＣＭＰ適応終点法の実行による、厚みの非均一性の改善予測を確認するために、図５に示した単一の研磨サイクル完了後の、複数のウェハのＳＥＭ測定を行った。この研磨サイクルでは、中央の環状領域と外側の環状領域との間の事前除去時間の差に応じて、１回のみ圧力調整がなされる。以下のプロットにおけるｘ軸の値は、図５のｔ１−ｔ２の時間差を表しており、（−２，−１，０，+１，+２）秒全体にわたる。そして、ｔ１はｔ２より１秒または２秒前であってもよく、ｔ２より１秒または２秒後であってもよく、あるいはｔ２と同じ時刻であってもよい。ＡＥＰ制御法による図１１Ａの結果は、記録過程による図１０Ａのデータと比較される。記録過程では、２つの環状領域間の事前除去時間の差を決定する同じ研磨サイクルの間、圧力補正がなされない。
図１０Ａおよび図１１Ａは、複数のＣ３デルタ時間に対して、中央および外側の環状領域の間のディッシング差（厚みの非均一性）をミクロン単位で示している。図１１Ａのデータでは、図１０Ａの結果に比べて、目的とするｙ軸の値である非均一性ゼロの近傍に、データがより密集しており、本開示のＡＥＰ制御法の利点が示されている。
図１０Ｂおよび図１１Ｂはそれぞれ、図１０Ａおよび図１０Ｂの現在のデータを他の観点で示している。特に、非均一性の結果が、日付に対してプロットされている。各々のチャートで、左側が基板に加工された最も早い日付であり、右側が最近の日付である。
上述のように、基板内で、および、基板間（ウェハ間）で金属層の抵抗の非均一性を最小化することもまた重要である。金属層では、抵抗が厚みと関連付けられるので、中央および外側の環状領域間で、厚みの非均一性（ディッシング差）をより小さい値にすることは、抵抗差の非均一性をより小さい値にすることに置き換えられる。図１３を図１２と比較することにより、抵抗の非均一性を最小化するという点におけるＡＥＰ制御法の利点が示される。なお、ＡＥＰ制御法による図１３中のデータ点は、図１２中のデータ点よりも、目的とするｙ軸の値であるゼロ近傍により密集している。図１２中のデータ点は、発明者によって実施されたＣＭＰ記録過程を表す。
図１４は、本開示のＡＥＰ制御法によって与えられるＣＭＰ工程の利点の要約表を示している。ウェハ間（ＷｔＷ：Wafer to wafer）のディッシング差は、行２の０．００６μｍ（ＰＯＲの平均値）から、行４の０．００５μｍ（ＡＥＰの平均値）に、２０％改善されている。加えて、ウェハ間の抵抗の非均一性および標準偏差が、両方低下している。特に、ＡＥＰ制御法を実行して、２６％の抵抗差および１６％の標準偏差各々が改善されたとき、１．８０３＋/−０．３６９オームのＰＯＲ抵抗差は、１．３２８＋/−０．３１２オームとなる。表の下側の行に示されているように、ウェハ内（ＷｉＷ：Within wafer）の抵抗差および標準偏差もまた、ＡＥＰ制御法によって、改善される。
本開示は、その好ましい形態を参照して、例示し、説明してきたが、当該技術分野の通常の知識を有する者であれば、本開示の精神および範囲を逸脱しない範囲で、構造および詳細を様々に変更し得ることは理解できる。

Claims (20)

  1. （ａ）光学終点システムを用いて、ＣＭＰ（Chemical mechanical polish）工程の間、基板の前面からの誘電体層の除去を監視することと、
    （ｂ）研磨サイクルの開始時刻（ｔＳ）後の第１の時刻（ｔ１）での第１環状領域からの反射光干渉信号を集めるとともに、前記研磨サイクルの開始時刻（ｔＳ）後の第２の時刻（ｔ２）での第２環状領域からの反射光干渉信号を集めることにより、前記基板上の少なくとも２つの環状領域の前記誘電体層の除去の事前除去時間を決定することと、
    （ｃ）前記研磨サイクルの最後での前記第１および前記第２環状領域の間の除去の時間差を最小にするために、リテーニングリングの圧力およびＣＭＰヘッドメンブレンの圧力のどちらかまたは両方に対する調整値を計算することと、
    （ｄ）前記リテーニングリングの圧力および前記ＣＭＰヘッドメンブレンの圧力のどちらかまたは両方に対する前記調整値を適用することと、
    （ｅ）前記研磨サイクルを完了することと
    を含み、
    前記基板の前面は、前記研磨サイクルの間研磨パッドに対向し、かつ、前記基板の背面は前記ＣＭＰヘッドメンブレンに隣接するとともに、前記リテーニングリングにより所定の位置に保持され、
    前記ＣＭＰ工程は、前記誘電体層内の金属層の上部も除去する
    ＣＭＰ適応フィードバック制御方法。
  2. 前記光学終点システムは、
    基板に入射光を与えるための光源および光学窓と、
    前記第１環状領域および前記第２環状領域を含む複数の環状領域からの前記反射光干渉信号を取得するための検出器と
    を含む
    請求項１に記載のＣＭＰ適応フィードバック制御方法。
  3. 前記研磨サイクルの全体の工程時間は、約４０秒から５００秒である
    請求項１に記載のＣＭＰ適応フィードバック制御方法。
  4. 差ｔ１−ｔ２は、−２秒，−１秒，０，+１秒または+２秒と等しい
    請求項１に記載のＣＭＰ適応フィードバック制御方法。
  5. 前記ＣＭＰヘッドメンブレンの圧力に対する調整値は、負の値，０または正の値をとり得、
    前記リテーニングリングの圧力に対する調整値は、負の値，０または正の値をとり得る
    請求項１に記載のＣＭＰ適応フィードバック制御方法。
  6. 前記第１環状領域と前記第２環状領域との間の事前除去時間の差は、ルックアップテーブル（ＬＵＴ：look up table）中の所定の行の値に適合し、
    前記ＣＭＰヘッドメンブレンの圧力に対する調整値および前記リテーニングリングの圧力に対する調整値は、前記所定の行内の隣接する列に見つけられる
    請求項１に記載のＣＭＰ適応フィードバック制御方法。
  7. 前記反射光干渉信号は、前記誘電体層からの反射光と、前記基板と前記誘電体層との間に設けられたエッチングストッパ層からの反射光とから形成された、前記第１環状領域の誘電体層の厚みに対応する前記第１の時刻ｔ１での前記反射光の位相差および前記第２環状領域の誘電体層の厚みに対応する前記第２の時刻ｔ２での前記反射光の位相差を含む
    請求項１に記載のＣＭＰ適応フィードバック制御方法。
  8. 前記第１および前記第２環状領域の前記誘電体層の厚みは、前記第１および前記第２環状領域各々における少なくとも２つの異なる部分からの前記反射光干渉信号の位相差の平均により求められる
    請求項１に記載のＣＭＰ適応フィードバック制御方法。
  9. 中央演算処理装置（ＣＰＵ：Central Processing Unit）は、
    前記検出器から反射光干渉データを受信し、
    前記（ｂ）および前記（ｃ）の工程を行い、
    情報の入力を行うことにより、ＣＭＰ条件を制御し、
    前記研磨サイクルの間の前記圧力の調整を行う
    請求項２に記載のＣＭＰ適応フィードバック制御方法。
  10. 更に、
    （ａ）前記（ｄ）の工程での調整の後に、第３の時刻での前記第１環状領域からの反射光干渉信号を集めるとともに、第４の時刻での前記第２環状領域からの反射光干渉信号を集めることにより、前記基板上の少なくとも２つの環状領域の前記誘電体層の除去の第２の事前除去時間を決定することと、
    （ｂ）前記研磨サイクルの最後での前記第１および前記第２環状領域の間の除去の時間差を最小にするための第２の事前除去時間の差に応じて、前記リテーニングリングの圧力および前記ＣＭＰヘッドメンブレンの圧力のどちらかまたは両方に対する第２の調整値を計算することと、
    （ｃ）前記研磨サイクルの最後まで維持される、前記リテーニングリングの圧力および前記ＣＭＰヘッドメンブレンの圧力のどちらかまたは両方に対する前記第２の調整値を適用することと
    を含む
    請求項１に記載のＣＭＰ適応フィードバック制御方法。
  11. （ａ）光学終点システムを用いて、ＣＭＰ（Chemical mechanical polish）工程の間の基板の前面に設けられた複数のｎの環状領域からの誘電体層の除去を監視することと、
    （ｂ）研磨サイクルの開始時刻（ｔＳ）後の第１の時刻（ｔ１）での第１環状領域からの反射光干渉信号を集めるとともに、前記研磨サイクルの開始時刻（ｔＳ）後の第２の時刻（ｔ２）での第２環状領域からの反射光干渉信号を集めることにより、前記基板上の少なくとも２つの環状領域の前記誘電体層の除去の事前除去時間を決定することと、
    （ｃ）研磨サイクルの最後での前記第１および前記第２環状領域の間の除去の時間差を最小にするために、少なくとも第１環状部分および第２環状部分でのリテーニングリングの圧力およびＣＭＰヘッドメンブレンの圧力のどちらかまたは両方に対する調整値を計算することと、
    （ｄ）少なくとも前記第１環状部分および前記第２環状部分での前記リテーニングリングの圧力および前記ＣＭＰヘッドメンブレンの圧力のどちらかまたは両方に対する前記調整値を適用することと、
    （ｅ）前記研磨サイクルを完了することと
    を含み、
    前記基板の前面は、前記研磨サイクルの間研磨パッドに対向し、かつ、前記基板の背面は前記ＣＭＰヘッドメンブレンに隣接するとともに、前記リテーニングリングにより所定の位置に保持され、
    前記ＣＭＰ工程は、前記誘電体層内の金属層の上部も除去するとともに、複数のｎの環状部分に適用されるＣＭＰヘッドメンブレンの圧力を含み、
    前記第１環状部分および前記第２環状部分は、各々、前記第１および前記第２環状領域に並んで設けられている
    ＣＭＰ適応フィードバック制御方法。
  12. 前記光学終点システムは、
    基板に入射光を与えるための光源および光学窓と、
    前記第１環状領域および前記第２環状領域を含む前記複数の環状領域からの前記反射光干渉信号を取得するための検出器と
    を含む
    請求項１１に記載のＣＭＰ適応フィードバック制御方法。
  13. 前記圧力の調整は、更に、前記圧力の調整のための事前除去時間の差を決定するために用いられなかった環状領域に並んで配置された各々の環状部分のＣＭＰヘッドメンブレンの圧力を調整することを含む
    請求項１１に記載のＣＭＰ適応フィードバック制御方法。
  14. 前記金属層はダマシン（damascene）構造内に設けられ、あるいは、前記金属層は磁気トンネル接合（ＭＴＪ：Magnetic tunnel junction）素子内のキャッピング層である
    請求項１１に記載のＣＭＰ適応フィードバック制御方法。
  15. 前記少なくとも前記第１環状部分および前記第２環状部分でのＣＭＰヘッドメンブレンの圧力に対する調整値は、負の値，０または正の値をとり得、
    前記リテーニングリングの圧力に対する調整値は、負の値，０または正の値をとり得る
    請求項１１に記載のＣＭＰ適応フィードバック制御方法。
  16. 前記第１環状領域と前記第２環状領域との間の事前除去時間の差は、ルックアップテーブル（ＬＵＴ：look up table）中の所定の行の値に適合し、
    前記第１および前記第２環状部分各々での前記ＣＭＰヘッドメンブレンの圧力に対する調整値および前記リテーニングリングの圧力に対する調整値は、前記所定の行内の隣接する列に見つけられる
    請求項１１に記載のＣＭＰ適応フィードバック制御方法。
  17. 前記反射光干渉信号は、前記誘電体層からの反射光と、前記基板と前記誘電体層との間に設けられたエッチングストッパ層からの反射光とから形成された、前記第１環状領域の誘電体層の厚みに対応する前記第１の時刻ｔ１での前記反射光の位相差および前記第２環状領域の誘電体層の厚みに対応する前記第２の時刻ｔ２での前記反射光の位相差を含む
    請求項１１に記載のＣＭＰ適応フィードバック制御方法。
  18. 前記第１および前記第２環状領域の前記誘電体層の厚みは、前記第１および前記第２環状領域各々における少なくとも２つの異なる部分からの前記反射光干渉信号の位相差の平均により求められる
    請求項１１に記載のＣＭＰ適応フィードバック制御方法。
  19. 中央演算処理装置（ＣＰＵ：Central Processing Unit）は、
    前記検出器から反射光干渉データを受信し、
    前記（ｂ）および前記（ｃ）の工程を行い、
    情報の入力を行うことにより、ＣＭＰ条件を制御し、
    前記研磨サイクルの間の前記圧力の調整を行う
    請求項１２に記載のＣＭＰ適応フィードバック制御方法。
  20. 更に、
    （ａ）前記（ｄ）の工程での調整の後に、第３の時刻での前記第１環状領域からの反射光干渉信号を集めるとともに、第４の時刻での前記第２環状領域からの反射光干渉信号を集めることにより、前記基板上の少なくとも２つの環状領域の前記誘電体層の除去の第２の事前除去時間を決定することと、
    （ｂ）研磨サイクルの最後での前記第１および前記第２環状領域の間の除去の時間差を最小にするための第２の事前除去時間の差に応じて、前記リテーニングリングの圧力および前記ＣＭＰヘッドメンブレンの圧力のどちらかまたは両方に対する第２の調整値を計算することと、
    （ｃ）前記研磨サイクルの最後まで維持される、前記リテーニングリングの圧力および前記ＣＭＰヘッドメンブレンの圧力のどちらかまたは両方に対する第２の調整値を適用することと
    を含む
    請求項１１に記載のＣＭＰ適応フィードバック制御方法。
JP2017543719A 2014-11-04 2015-10-20 適応フィードバック制御研磨方法 Active JP6689870B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/532,338 2014-11-04
US14/532,338 US9573243B2 (en) 2014-11-04 2014-11-04 Method for adaptive feedback controlled polishing
PCT/US2015/056311 WO2016073181A1 (en) 2014-11-04 2015-10-20 Method for adaptive feedback controlled polishing

Publications (2)

Publication Number Publication Date
JP2017534186A true JP2017534186A (ja) 2017-11-16
JP6689870B2 JP6689870B2 (ja) 2020-04-28

Family

ID=54477264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017543719A Active JP6689870B2 (ja) 2014-11-04 2015-10-20 適応フィードバック制御研磨方法

Country Status (5)

Country Link
US (1) US9573243B2 (ja)
JP (1) JP6689870B2 (ja)
KR (1) KR20170118682A (ja)
CN (1) CN107107303B (ja)
WO (1) WO2016073181A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784719B (zh) * 2016-08-26 2022-11-21 美商應用材料股份有限公司 獲得代表在基板上的層的厚度的測量的方法，及量測系統和電腦程式產品
KR102483003B1 (ko) * 2017-11-13 2022-12-30 주식회사 케이씨텍 웨이퍼 연마 시스템
CN110459673B (zh) 2018-05-07 2022-11-29 联华电子股份有限公司 半导体元件及其制作方法
CN114241619B (zh) * 2021-12-03 2024-01-09 中环领先半导体材料有限公司 一种抛光面型修正中心加压自动计算的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004012302A (ja) * 2002-06-07 2004-01-15 Hitachi Ltd 膜厚分布計測方法及びその装置
JP2005011977A (ja) * 2003-06-18 2005-01-13 Ebara Corp 基板研磨装置および基板研磨方法
JP2005340679A (ja) * 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 研磨装置及び研磨終点検出方法ならびに半導体装置の製造方法
JP2009252342A (ja) * 2008-04-02 2009-10-29 Headway Technologies Inc 複合シード層およびこれを有する磁気再生ヘッド、ならびにｔｍｒセンサおよびｃｃｐ−ｃｐｐ−ｇｍｒセンサの形成方法
JP2010093147A (ja) * 2008-10-10 2010-04-22 Ebara Corp 研磨進捗監視方法および研磨装置
JP2014512704A (ja) * 2011-04-28 2014-05-22 アプライド マテリアルズ インコーポレイテッド 研磨制御のための係数および関数の変動

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872633A (en) 1996-07-26 1999-02-16 Speedfam Corporation Methods and apparatus for detecting removal of thin film layers during planarization
WO1998005066A2 (en) 1996-07-26 1998-02-05 Speedfam Corporation Methods and apparatus for the in-process detection and measurement of thin film layers
US5948203A (en) * 1996-07-29 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Optical dielectric thickness monitor for chemical-mechanical polishing process monitoring
US6051496A (en) * 1998-09-17 2000-04-18 Taiwan Semiconductor Manufacturing Company Use of stop layer for chemical mechanical polishing of CU damascene
US6234870B1 (en) 1999-08-24 2001-05-22 International Business Machines Corporation Serial intelligent electro-chemical-mechanical wafer processor
DE10157452B4 (de) * 2001-11-23 2006-08-24 Infineon Technologies Ag Verfahren zum chemisch-mechanischen Polieren von Wafern
US7024268B1 (en) 2002-03-22 2006-04-04 Applied Materials Inc. Feedback controlled polishing processes
CN100488729C (zh) * 2002-10-17 2009-05-20 株式会社荏原制作所 抛光状态监测装置和抛光装置以及方法
US7264535B2 (en) 2004-04-23 2007-09-04 Hitachi Global Storage Technologies Netherlands, B.V. Run-to-run control of backside pressure for CMP radial uniformity optimization based on center-to-edge model
CN101088705B (zh) * 2007-02-14 2010-08-25 长春设备工艺研究所 一种中大口径非球面光学元件的高效数控抛光工艺及设备
US8357286B1 (en) 2007-10-29 2013-01-22 Semcon Tech, Llc Versatile workpiece refining
KR101668675B1 (ko) * 2008-09-04 2016-10-24 어플라이드 머티어리얼스, 인코포레이티드 프로세싱 동안 기판의 분광 모니터링의 이용에 의한 연마 속도들의 조정
US8628376B2 (en) 2008-11-07 2014-01-14 Applied Materials, Inc. In-line wafer thickness sensing
WO2010062910A2 (en) 2008-11-26 2010-06-03 Applied Materials, Inc. Using optical metrology for feed back and feed forward process control
US8942842B2 (en) 2011-04-28 2015-01-27 Applied Materials, Inc. Varying optical coefficients to generate spectra for polishing control
US20120278028A1 (en) * 2011-04-28 2012-11-01 Jeffrey Drue David Generating model based spectra library for polishing
KR101918800B1 (ko) * 2012-02-27 2018-11-14 어플라이드 머티어리얼스, 인코포레이티드 균일한 토포그래피를 위해 소거의 검출 및 조절을 이용하는 피드백 제어

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004012302A (ja) * 2002-06-07 2004-01-15 Hitachi Ltd 膜厚分布計測方法及びその装置
JP2005011977A (ja) * 2003-06-18 2005-01-13 Ebara Corp 基板研磨装置および基板研磨方法
JP2005340679A (ja) * 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 研磨装置及び研磨終点検出方法ならびに半導体装置の製造方法
JP2009252342A (ja) * 2008-04-02 2009-10-29 Headway Technologies Inc 複合シード層およびこれを有する磁気再生ヘッド、ならびにｔｍｒセンサおよびｃｃｐ−ｃｐｐ−ｇｍｒセンサの形成方法
JP2010093147A (ja) * 2008-10-10 2010-04-22 Ebara Corp 研磨進捗監視方法および研磨装置
JP2014512704A (ja) * 2011-04-28 2014-05-22 アプライド マテリアルズ インコーポレイテッド 研磨制御のための係数および関数の変動

Also Published As

Publication number Publication date
WO2016073181A1 (en) 2016-05-12
CN107107303A (zh) 2017-08-29
JP6689870B2 (ja) 2020-04-28
KR20170118682A (ko) 2017-10-25
US20160121451A1 (en) 2016-05-05
CN107107303B (zh) 2019-10-18
US9573243B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
JP6689870B2 (ja) 適応フィードバック制御研磨方法
TWI784719B (zh) 獲得代表在基板上的層的厚度的測量的方法，及量測系統和電腦程式產品
US7083495B2 (en) Advanced process control approach for Cu interconnect wiring sheet resistance control
US7957118B2 (en) Multi-zone electrostatic chuck and chucking method
JP4799817B2 (ja) 半導体ウェハの表面平坦化装置
JP6447472B2 (ja) ウェーハ研磨方法
JP2019502256A (ja) Ｃｍｐモニタリングのための色画像化
US20130100573A1 (en) Apparatus and method for holding a wafer
US7004814B2 (en) CMP process control method
US7078344B2 (en) Stress free etch processing in combination with a dynamic liquid meniscus
CN103985668A (zh) 铜互连的制备方法
US20090142916A1 (en) Apparatus and method of manufacturing an integrated circuit
JP5141068B2 (ja) 研磨方法、研磨装置及び半導体装置の製造方法
JP4777658B2 (ja) 研磨制御のための方法および器具
US20080242196A1 (en) Method and system for controlling chemical mechanical polishing by taking zone specific substrate data into account
US20030114009A1 (en) Apparatus and method for fabricating semiconductor devices
JP2019507027A (ja) ポリッシング測定装置およびその研磨時間の制御方法、ならびにそれを含んだポリッシング制御システム
US20210336125A1 (en) Planarization method
US11569791B2 (en) Planarization method
US20240128066A1 (en) Apparatus and Method for Reducing Substrate Thickness and Surface Roughness
US8602838B2 (en) Chemical mechanical polishing method and system
US7333875B2 (en) Method of predicting CMP removal rate for CMP process in a CMP process tool in order to determine a required polishing time
TW202221765A (zh) 用於背側通孔顯示處理的方法和設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200408

R150 Certificate of patent or registration of utility model

Ref document number: 6689870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250