JP2017527883A - 動的パーティショニングを用いる共有されるキャッシュのための方法および装置 - Google Patents
動的パーティショニングを用いる共有されるキャッシュのための方法および装置 Download PDFInfo
- Publication number
- JP2017527883A JP2017527883A JP2017501370A JP2017501370A JP2017527883A JP 2017527883 A JP2017527883 A JP 2017527883A JP 2017501370 A JP2017501370 A JP 2017501370A JP 2017501370 A JP2017501370 A JP 2017501370A JP 2017527883 A JP2017527883 A JP 2017527883A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- component
- component cache
- ways
- reserved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/95—Retrieval from the web
- G06F16/957—Browsing optimisation, e.g. caching or content distillation
- G06F16/9574—Browsing optimisation, e.g. caching or content distillation of access to content, e.g. by caching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/15—Use in a specific computing environment
- G06F2212/152—Virtualized environment, e.g. logically partitioned system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/601—Reconfiguration of cache memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6042—Allocation of cache space to multiple users or processors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
本出願は、その内容全体が参照により本明細書に組み込まれている、本出願と同時に出願された米国特許出願第14/333,981号、名称「Method and Apparatus For Flexible Cache Partitioning By Sets And Ways Into Component Caches」に関する。
12 SoC
14 プロセッサ
16 メモリ
18 通信インターフェース
20 ストレージインターフェース
22 通信コンポーネント
24 ストレージコンポーネント
26 アンテナ
28 ネットワークインターフェース
30 ワイヤレスネットワーク
32 ワイヤレス接続
40 インターネット
44 有線接続、有線ネットワーク
50 リモートコンピューティングデバイス
200 プロセッサコア0
201 プロセッサコア1
202 プロセッサコア2
203 プロセッサコア3
300 システムハブ
302 システムキャッシュ
304 システムキャッシュコントローラ
306 CPUクラスタ
308 プロトコルコンバータ
310 GPU
312 モデムDSP
314 アプリケーションDSP
316 メモリインターフェース
318 カメラサブシステム
320 ビデオサブシステム
322 ディスプレイサブシステム
324 システムネットワークオンチップ(NoC)
326 メモリコントローラ
328 ランダムアクセスメモリ(RAM)
400 システムキャッシュ
402 ウェイ
404 ウェイ
406 ウェイ
408 ウェイ
410 ウェイ
412 ウェイ
414 ウェイ
416 ウェイ
418 N個のセット
420 システムキャッシュ
422 セットグループ
424 セットグループ
430 システムキャッシュ
432 セットグループ
434 セットグループ
436 セットグループ
438 セットグループ
440 システムキャッシュ
442 セットグループ
444 セットグループ
446 セットグループ
448 セットグループ
450 セットグループ
452 セットグループ
454 セットグループ
456 セットグループ
500 コンポーネントキャッシュ構成テーブル
502 コンポーネントキャッシュ識別子フィールド
504 有効性インジケータ特色フィールド
506 セットシフト特色フィールド
508 セットオフセット特色フィールド
510 ターゲットウェイ特色フィールド
512 全ウェイプローブ特色フィールド
514 インデックスモード特色フィールド
516 置換ポリシー特色フィールド
518 行
520 行
522 行
524 行
526 行
528 キャッシュラインサイズ特色フィールド
600 システムキャッシュ
602 コンポーネントキャッシュ
604 コンポーネントキャッシュ
606 コンポーネントキャッシュ
608 コンポーネントキャッシュ
610 コンポーネントキャッシュ
700 プロセッサコアA
702 プロセッサコアB
704 プロセッサコアC
706 プロセッサコアD
708 プロセッサコアE
710 システムメモリ管理ユニットA
712 システムメモリ管理ユニットB
716 システムメモリ管理ユニットD
718 システムメモリ管理ユニットE
720 コンポーネントキャッシュA
722 コンポーネントキャッシュB
724 コンポーネントキャッシュC
726 デフォルトコンポーネントキャッシュD
800 システムキャッシュメモリ空間
802 タグ
804 セットインデックス
806 ブロックオフセット
808 カスタムインデックス
810 選択
812 破棄(またはシフト)および連結動作
814 コンポーネントキャッシュ
816 タグ
818 セットインデックス
820 ブロックオフセット
900 最上位ビット
902 セットオフセット特色
904 最上位ビット
906 残りのビット
908 同一のビット
1000 下位ビット
1002 同一のビット
1004 中央ビット
1006 中央ビット
1100 コンポーネントキャッシュアクティブ化/非アクティブ化制御コマンド
1102 トリガ
1104 動作コード
1106 コンポーネントキャッシュ識別子
1108 ターゲットウェイ適用
1110 ターゲットウェイ
1200 コンポーネントキャッシュアクティブ化/非アクティブ化制御状況
1202 終了レジスタ
1300 コンポーネントキャッシュアクティブウェイテーブル
1302 コンポーネントキャッシュ識別子フィールド
1304 アクティブウェイフィールド
1400 コンポーネントキャッシュ予約テーブル
1402 ウェイ列
1404 ウェイ列
1406 ウェイ列
1408 ウェイ列
1410 ウェイ列
1412 ウェイ列
1414 ウェイ列
1416 ウェイ列
1418 セットグループ行
1420 セットグループ行
1422 セットグループ行
1424 セットグループ行
1426 セットグループ行
1428 セットグループ行
1430 セットグループ行
1432 セットグループ行
1500 システムキャッシュメモリ
1502 ウェイ
1504 ウェイ
1506 ウェイ
1508 ウェイ
1510 ウェイ
1512 ウェイ
1514 ウェイ
1518 ウェイ
1520 ウェイ
1522 ウェイ
1524 ウェイ
1526 ウェイ
1528 ウェイ
1530 ウェイ
1532 ウェイ
1534 ウェイ
1536 予約済みキャッシュウェイ
1538 予約済みキャッシュウェイ
1540 予約済みキャッシュウェイ
1542 非予約済みキャッシュウェイ
1600 予約済みキャッシュウェイ
1700 予約済みキャッシュウェイ
1702 予約済みキャッシュウェイ
1704 非予約済みキャッシュウェイ
1800 予約済みキャッシュウェイ
1900 態様方法
2000 態様方法
2100 態様方法
2200 態様方法
2300 態様方法
2400 態様方法
2500 モバイルデバイス
2502 プロセッサ
2504 タッチスクリーンコントローラ
2506 内部メモリ
2508 無線信号トランシーバ
2510 アンテナ
2512 タッチスクリーンパネル
2514 スピーカ
2516 セルラーネットワークワイヤレスモデムチップ
2518 周辺デバイス接続インターフェース
2520 ハウジング
2522 電源
2524 物理ボタン
2526 電源ボタン
2600 ラップトップコンピュータ
2608 アンテナ
2611 プロセッサ
2612 揮発性メモリ
2613 ディスクドライブ
2614 フロッピーディスクドライブ
2615 コンパクトディスク(CD)ドライブ
2616 セルラー電話トランシーバ
2617 タッチパッドタッチ面
2618 キーボード
2619 ディスプレイ
Claims (32)
- システムキャッシュを動的にパーティショニングするための方法であって、
コンポーネントキャッシュ識別子を含むシステムキャッシュアクセス要求をクライアントから受け取るステップと、
コンポーネントキャッシュ構成テーブル内で前記コンポーネントキャッシュ識別子に相関されたセットシフト特色およびセットオフセット特色を前記コンポーネントキャッシュ構成テーブルから取り出すステップと、
前記セットシフト特色および前記セットオフセット特色によって示されるセットのグループ内のコンポーネントキャッシュのウェイのグループの少なくとも一部に相関する前記システムキャッシュ内の位置をアクティブ化するステップと
を含む、方法。 - 前記セットシフト特色および前記セットオフセット特色によって示されるセットの前記グループ内の前記コンポーネントキャッシュのウェイの前記グループの前記少なくとも一部に相関する前記システムキャッシュ内の前記位置をアクティブ化するステップは、前記システムキャッシュ内の前記位置を予約するステップを含む、請求項1に記載の方法。
- 前記システムキャッシュ内の前記位置を予約するステップは、前記システムキャッシュ内の前記位置に関する、コンポーネントキャッシュ予約テーブル内の予約済みインジケータをセットするステップを含む、請求項2に記載の方法。
- ウェイの前記グループおよびセットの前記グループの更新された部分に相関する前記システムキャッシュ内で予約された位置の個数を変更するために前記予約済みインジケータを更新するステップ
をさらに含む、請求項3に記載の方法。 - アクティブである前記コンポーネントキャッシュのウェイの前記グループの前記一部の表示を用いてコンポーネントキャッシュアクティブウェイテーブルを更新するステップであって、前記システムキャッシュ内の前記位置を予約するステップは、コンポーネントキャッシュアクティブウェイテーブルの前記表示の前記ウェイを予約するステップを含む、更新するステップ
をさらに含む、請求項2に記載の方法。 - 別のクライアントが前記システムキャッシュ内の前記位置にアクセスすることを防ぐステップ
をさらに含む、請求項1に記載の方法。 - 前記システムキャッシュ内の前記位置の少なくとも一部を解放するステップと、
前記システムキャッシュ内の前記解放された位置に相関する前記システムキャッシュ内の位置を非アクティブ化するステップと
をさらに含む、請求項1に記載の方法。 - 前記コンポーネントキャッシュ識別子は、第1のコンポーネントキャッシュ識別子であり、前記コンポーネントキャッシュは、第1のコンポーネントキャッシュであり、前記方法は、
前記第1のコンポーネントキャッシュ識別子に関連する前記第1のコンポーネントキャッシュがそれに拡張すべき1つまたは複数のウェイを示すように構成された、少なくとも前記第1のコンポーネントキャッシュ識別子のためのボーナスベクトルをロードするステップと、
前記第1のコンポーネントキャッシュのために予約されるべき1つまたは複数のウェイを示すように構成された、少なくとも前記第1のコンポーネントキャッシュ識別子のための予約済みベクトルを受け取るステップと、
前記予約済みベクトルの1つまたは複数のウェイが第2のコンポーネントキャッシュによって予約されているかどうかを判定するステップと、
前記第2のコンポーネントキャッシュが前記予約済みベクトルの1つまたは複数のウェイを予約したとの判定に応答して、前記第2のコンポーネントキャッシュによって予約された前記1つまたは複数のウェイを予約解除するために前記第2のコンポーネントキャッシュを非アクティブ化するステップと、
前記第1のコンポーネントキャッシュを使用することが前記ボーナスベクトルの前記ウェイのうちの1つまたは複数を使用することを含むかどうかを判定するステップと、
前記第1のコンポーネントキャッシュを使用するための要求が前記ボーナスベクトルの前記ウェイのうちの1つまたは複数の前記使用を含むとの判定に応答して、前記ボーナスベクトルの1つまたは複数のウェイが前記第2のコンポーネントキャッシュによって予約されているかどうかを判定するステップと、
前記第2のコンポーネントキャッシュが前記ボーナスベクトルの1つまたは複数のウェイを予約したとの判定に応答して、前記第2のコンポーネントキャッシュによって予約された前記1つまたは複数のウェイを予約解除するために前記第2のコンポーネントキャッシュを非アクティブ化するステップと、
前記第1のコンポーネントキャッシュのために1つまたは複数の予約解除されたウェイを予約するステップと
をさらに含む、請求項1に記載の方法。 - プロセッサと、
前記プロセッサに接続され、データを記憶し取り出すための高速アクセスを提供するように構成されたシステムキャッシュと、
前記プロセッサおよび前記システムキャッシュに通信可能に接続され、
コンポーネントキャッシュ識別子を含むシステムキャッシュアクセス要求をクライアントから受け取る動作と、
コンポーネントキャッシュ構成テーブル内で前記コンポーネントキャッシュ識別子に相関されたセットシフト特色およびセットオフセット特色を前記コンポーネントキャッシュ構成テーブルから取り出す動作と、
前記セットシフト特色および前記セットオフセット特色によって示されるセットのグループ内のコンポーネントキャッシュのウェイのグループの少なくとも一部に相関する前記システムキャッシュ内の位置をアクティブ化する動作と
を含む動作を実行するように構成されたシステムキャッシュコントローラと
を含むコンピューティングデバイス。 - 前記システムキャッシュコントローラは、前記セットシフト特色および前記セットオフセット特色によって示されるセットの前記グループ内の前記コンポーネントキャッシュのウェイの前記グループの前記少なくとも一部に相関する前記システムキャッシュ内の前記位置をアクティブ化する動作が、前記システムキャッシュ内の前記位置を予約する動作を含むような動作を実行するように構成される、請求項9に記載のコンピューティングデバイス。
- 前記システムキャッシュコントローラは、前記システムキャッシュ内の前記位置を予約する動作が、前記システムキャッシュ内の前記位置に関する、コンポーネントキャッシュ予約テーブル内の予約済みインジケータをセットする動作を含むような動作を実行するように構成される、請求項10に記載のコンピューティングデバイス。
- 前記システムキャッシュコントローラは、
ウェイの前記グループおよびセットの前記グループの更新された部分に相関する前記システムキャッシュ内で予約された位置の個数を変更するために前記予約済みインジケータを更新する動作
をさらに含む動作を実行するように構成される、請求項11に記載のコンピューティングデバイス。 - 前記システムキャッシュコントローラは、
アクティブである前記コンポーネントキャッシュのウェイの前記グループの前記一部の表示を用いてコンポーネントキャッシュアクティブウェイテーブルを更新する動作であって、前記システムキャッシュ内の前記位置を予約する動作は、コンポーネントキャッシュアクティブウェイテーブルの前記表示の前記ウェイを予約する動作を含む、更新する動作
をさらに含む動作を実行するように構成される、請求項10に記載のコンピューティングデバイス。 - 前記システムキャッシュコントローラは、
別のクライアントが前記システムキャッシュ内の前記位置にアクセスすることを防ぐ動作
をさらに含む動作を実行するように構成される、請求項9に記載のコンピューティングデバイス。 - 前記システムキャッシュコントローラは、
前記システムキャッシュ内の前記位置の少なくとも一部を解放する動作と、
前記システムキャッシュ内の前記解放された位置に相関する前記システムキャッシュ内の位置を非アクティブ化する動作と
をさらに含む動作を実行するように構成される、請求項9に記載のコンピューティングデバイス。 - 前記コンポーネントキャッシュ識別子は、第1のコンポーネントキャッシュ識別子であり、前記コンポーネントキャッシュは、第1のコンポーネントキャッシュであり、前記システムキャッシュコントローラは、
前記第1のコンポーネントキャッシュ識別子に関連する前記第1のコンポーネントキャッシュがそれに拡張すべき1つまたは複数のウェイを示すように構成された、少なくとも前記第1のコンポーネントキャッシュ識別子のためのボーナスベクトルをロードする動作と、
前記第1のコンポーネントキャッシュのために予約されるべき1つまたは複数のウェイを示すように構成された、少なくとも前記第1のコンポーネントキャッシュ識別子のための予約済みベクトルを受け取る動作と、
前記予約済みベクトルの1つまたは複数のウェイが第2のコンポーネントキャッシュによって予約されているかどうかを判定する動作と、
前記第2のコンポーネントキャッシュが前記予約済みベクトルの1つまたは複数のウェイを予約したとの判定に応答して、前記第2のコンポーネントキャッシュによって予約された前記1つまたは複数のウェイを予約解除するために前記第2のコンポーネントキャッシュを非アクティブ化する動作と、
前記第1のコンポーネントキャッシュを使用することが前記ボーナスベクトルの前記ウェイのうちの1つまたは複数を使用することを含むかどうかを判定する動作と、
前記第1のコンポーネントキャッシュを使用するための要求が前記ボーナスベクトルの前記ウェイのうちの1つまたは複数の前記使用を含むとの判定に応答して、前記ボーナスベクトルの1つまたは複数のウェイが前記第2のコンポーネントキャッシュによって予約されているかどうかを判定する動作と、
前記第2のコンポーネントキャッシュが前記ボーナスベクトルの1つまたは複数のウェイを予約したとの判定に応答して、前記第2のコンポーネントキャッシュによって予約された前記1つまたは複数のウェイを予約解除するために前記第2のコンポーネントキャッシュを非アクティブ化する動作と、
前記第1のコンポーネントキャッシュのために1つまたは複数の予約解除されたウェイを予約する動作と
をさらに含む動作を実行するように構成される、請求項9に記載のコンピューティングデバイス。 - プロセッサおよびシステムキャッシュコントローラに
コンポーネントキャッシュ識別子を含むシステムキャッシュアクセス要求をクライアントから受け取る動作と、
コンポーネントキャッシュ構成テーブル内で前記コンポーネントキャッシュ識別子に相関されたセットシフト特色およびセットオフセット特色を前記コンポーネントキャッシュ構成テーブルから取り出す動作と、
前記セットシフト特色および前記セットオフセット特色によって示されるセットのグループ内のコンポーネントキャッシュのウェイのグループの少なくとも一部に相関するシステムキャッシュ内の位置をアクティブ化する動作と
を含む動作を実行させるプロセッサ実行可能ソフトウェア命令がその上に記憶された非一時的プロセッサ可読媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記システムキャッシュコントローラに、前記セットシフト特色およびセットオフセット特色によって示されるセットの前記グループ内の前記コンポーネントキャッシュのウェイの前記グループの前記少なくとも一部に相関する前記システムキャッシュ内の前記位置をアクティブ化する動作が、前記システムキャッシュ内の前記位置を予約する動作を含むような動作を実行させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。
- 前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記システムキャッシュコントローラに、前記システムキャッシュ内の前記位置を予約する動作が、前記システムキャッシュ内の前記位置に関する、コンポーネントキャッシュ予約テーブル内の予約済みインジケータをセットする動作を含むような動作を実行させるように構成される、請求項18に記載の非一時的プロセッサ可読媒体。
- 前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記システムキャッシュコントローラに、
ウェイの前記グループおよびセットの前記グループの更新された部分に相関する前記システムキャッシュ内で予約された位置の個数を変更するために前記予約済みインジケータを更新する動作
をさらに含む動作を実行させるように構成される、請求項19に記載の非一時的プロセッサ可読媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記システムキャッシュコントローラに、
アクティブである前記コンポーネントキャッシュのウェイの前記グループの前記一部の表示を用いてコンポーネントキャッシュアクティブウェイテーブルを更新する動作であって、前記システムキャッシュ内の前記位置を予約する動作は、コンポーネントキャッシュアクティブウェイテーブルの前記表示の前記ウェイを予約する動作を含む、更新する動作
をさらに含む動作を実行させるように構成される、請求項18に記載の非一時的プロセッサ可読媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記システムキャッシュコントローラに、
別のクライアントが前記システムキャッシュ内の前記位置にアクセスすることを防ぐ動作
をさらに含む動作を実行させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記システムキャッシュコントローラに、
前記システムキャッシュ内の前記位置の少なくとも一部を解放する動作と、
前記システムキャッシュ内の前記解放された位置に相関する前記システムキャッシュ内の位置を非アクティブ化する動作と
をさらに含む動作を実行させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。 - 前記コンポーネントキャッシュ識別子は、第1のコンポーネントキャッシュ識別子であり、前記コンポーネントキャッシュは、第1のコンポーネントキャッシュであり、前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記システムキャッシュコントローラに、
前記第1のコンポーネントキャッシュ識別子に関連する前記第1のコンポーネントキャッシュがそれに拡張すべき1つまたは複数のウェイを示すように構成された、少なくとも前記第1のコンポーネントキャッシュ識別子のためのボーナスベクトルをロードする動作と、
前記第1のコンポーネントキャッシュのために予約されるべき1つまたは複数のウェイを示すように構成された、少なくとも前記第1のコンポーネントキャッシュ識別子のための予約済みベクトルを受け取る動作と、
前記予約済みベクトルの1つまたは複数のウェイが第2のコンポーネントキャッシュによって予約されているかどうかを判定する動作と、
前記第2のコンポーネントキャッシュが前記予約済みベクトルの1つまたは複数のウェイを予約したとの判定に応答して、前記第2のコンポーネントキャッシュによって予約された前記1つまたは複数のウェイを予約解除するために前記第2のコンポーネントキャッシュを非アクティブ化する動作と、
前記第1のコンポーネントキャッシュを使用することが前記ボーナスベクトルの前記ウェイのうちの1つまたは複数を使用することを含むかどうかを判定する動作と、
前記第1のコンポーネントキャッシュを使用するための要求が前記ボーナスベクトルの前記ウェイのうちの1つまたは複数の前記使用を含むとの判定に応答して、前記ボーナスベクトルの1つまたは複数のウェイが前記第2のコンポーネントキャッシュによって予約されているかどうかを判定する動作と、
前記第2のコンポーネントキャッシュが前記ボーナスベクトルの1つまたは複数のウェイを予約したとの判定に応答して、前記第2のコンポーネントキャッシュによって予約された前記1つまたは複数のウェイを予約解除するために前記第2のコンポーネントキャッシュを非アクティブ化する動作と、
前記第1のコンポーネントキャッシュのために1つまたは複数の予約解除されたウェイを予約する動作と
をさらに含む動作を実行させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。 - コンポーネントキャッシュ識別子を含むシステムキャッシュアクセス要求をクライアントから受け取るための手段と、
コンポーネントキャッシュ構成テーブル内で前記コンポーネントキャッシュ識別子に相関されたセットシフト特色およびセットオフセット特色を前記コンポーネントキャッシュ構成テーブルから取り出すための手段と、
前記セットシフト特色および前記セットオフセット特色によって示されるセットのグループ内のコンポーネントキャッシュのウェイのグループの少なくとも一部に相関するシステムキャッシュ内の位置をアクティブ化するための手段と
を含むコンピューティングデバイス。 - 前記セットシフト特色および前記セットオフセット特色によって示されるセットの前記グループ内の前記コンポーネントキャッシュのウェイの前記グループの前記少なくとも一部に相関する前記システムキャッシュ内の前記位置をアクティブ化するための手段は、前記システムキャッシュ内の前記位置を予約するための手段を含む、請求項25に記載のコンピューティングデバイス。
- 前記システムキャッシュ内の前記位置を予約するための手段は、前記システムキャッシュ内の前記位置に関する、コンポーネントキャッシュ予約テーブル内の予約済みインジケータをセットするための手段を含む、請求項26に記載のコンピューティングデバイス。
- ウェイの前記グループおよびセットの前記グループの更新された部分に相関する前記システムキャッシュ内で予約された位置の個数を変更するために前記予約済みインジケータを更新するための手段
をさらに含む、請求項27に記載のコンピューティングデバイス。 - アクティブである前記コンポーネントキャッシュのウェイの前記グループの前記一部の表示を用いてコンポーネントキャッシュアクティブウェイテーブルを更新するための手段であって、前記システムキャッシュ内の前記位置を予約するための手段は、コンポーネントキャッシュアクティブウェイテーブルの前記表示の前記ウェイを予約するための手段を含む、更新するための手段
をさらに含む、請求項26に記載のコンピューティングデバイス。 - 別のクライアントが前記システムキャッシュ内の前記位置にアクセスすることを防ぐための手段
をさらに含む、請求項25に記載のコンピューティングデバイス。 - 前記システムキャッシュ内の前記位置の少なくとも一部を解放するための手段と、
前記システムキャッシュ内の前記解放された位置に相関する前記システムキャッシュ内の位置を非アクティブ化するための手段と
をさらに含む、請求項25に記載のコンピューティングデバイス。 - 前記コンポーネントキャッシュ識別子は、第1のコンポーネントキャッシュ識別子であり、前記コンポーネントキャッシュは、第1のコンポーネントキャッシュであり、
前記第1のコンポーネントキャッシュ識別子に関連する前記第1のコンポーネントキャッシュがそれに拡張すべき1つまたは複数のウェイを示すように構成された、少なくとも前記第1のコンポーネントキャッシュ識別子のためのボーナスベクトルをロードするための手段と、
前記第1のコンポーネントキャッシュのために予約されるべき1つまたは複数のウェイを示すように構成された、少なくとも前記第1のコンポーネントキャッシュ識別子のための予約済みベクトルを受け取るための手段と、
前記予約済みベクトルの1つまたは複数のウェイが第2のコンポーネントキャッシュによって予約されているかどうかを判定するための手段と、
前記第2のコンポーネントキャッシュが前記予約済みベクトルの1つまたは複数のウェイを予約したとの判定に応答して、前記第2のコンポーネントキャッシュによって予約された前記1つまたは複数のウェイを予約解除するために前記第2のコンポーネントキャッシュを非アクティブ化するための手段と、
前記第1のコンポーネントキャッシュを使用することが前記ボーナスベクトルの前記ウェイのうちの1つまたは複数を使用することを含むかどうかを判定するための手段と、
前記第1のコンポーネントキャッシュを使用するための要求が前記ボーナスベクトルの前記ウェイのうちの1つまたは複数の前記使用を含むとの判定に応答して、前記ボーナスベクトルの1つまたは複数のウェイが前記第2のコンポーネントキャッシュによって予約されているかどうかを判定するための手段と、
前記第2のコンポーネントキャッシュが前記ボーナスベクトルの1つまたは複数のウェイを予約したとの判定に応答して、前記第2のコンポーネントキャッシュによって予約された前記1つまたは複数のウェイを予約解除するために前記第2のコンポーネントキャッシュを非アクティブ化するための手段と、
前記第1のコンポーネントキャッシュのために1つまたは複数の予約解除されたウェイを予約するための手段と
をさらに含む、請求項25に記載のコンピューティングデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/334,010 | 2014-07-17 | ||
US14/334,010 US10089238B2 (en) | 2014-07-17 | 2014-07-17 | Method and apparatus for a shared cache with dynamic partitioning |
PCT/US2015/037670 WO2016010705A1 (en) | 2014-07-17 | 2015-06-25 | Method and apparatus for a shared cache with dynamic partitioning |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017527883A true JP2017527883A (ja) | 2017-09-21 |
JP2017527883A5 JP2017527883A5 (ja) | 2018-07-26 |
JP6378417B2 JP6378417B2 (ja) | 2018-08-22 |
Family
ID=53511034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017501370A Expired - Fee Related JP6378417B2 (ja) | 2014-07-17 | 2015-06-25 | 動的パーティショニングを用いる共有されるキャッシュのための方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10089238B2 (ja) |
EP (1) | EP3170084B1 (ja) |
JP (1) | JP6378417B2 (ja) |
CN (1) | CN106537360B (ja) |
WO (1) | WO2016010705A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020530176A (ja) * | 2017-08-03 | 2020-10-15 | ネクスト シリコン リミテッドNext Silicon Ltd | 再構成可能なキャッシュアーキテクチャおよびキャッシュコヒーレンシの方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2537357A (en) * | 2015-04-09 | 2016-10-19 | Imagination Tech Ltd | Cache operation in a multi-threaded processor |
US10936045B2 (en) * | 2016-09-26 | 2021-03-02 | Hewlett-Packard Development Company, L.P. | Update memory management information to boot an electronic device from a reduced power mode |
US10318425B2 (en) | 2017-07-12 | 2019-06-11 | International Business Machines Corporation | Coordination of cache and memory reservation |
GB2565338B (en) | 2017-08-10 | 2020-06-03 | Mips Tech Llc | Fault detecting and fault tolerant multi-threaded processors |
GB2570110B (en) * | 2018-01-10 | 2020-04-15 | Advanced Risc Mach Ltd | Speculative cache storage region |
US11645178B2 (en) | 2018-07-27 | 2023-05-09 | MIPS Tech, LLC | Fail-safe semi-autonomous or autonomous vehicle processor array redundancy which permits an agent to perform a function based on comparing valid output from sets of redundant processors |
US10884959B2 (en) * | 2019-02-13 | 2021-01-05 | Google Llc | Way partitioning for a system-level cache |
US11023379B2 (en) | 2019-02-13 | 2021-06-01 | Google Llc | Low-power cached ambient computing |
US11055234B2 (en) | 2019-05-21 | 2021-07-06 | International Business Machines Corporation | Managing allocation and demotion of cache segments between a global queue and a plurality of local queues by training a machine learning module |
US11048641B2 (en) | 2019-05-21 | 2021-06-29 | International Business Machines Corporation | Managing allocation and demotion of cache segments between a global queue and a plurality of local queues by using a machine learning module |
US11513958B1 (en) | 2019-05-29 | 2022-11-29 | Marvell Asia Pte, Ltd. | Shared mid-level data cache |
US11036643B1 (en) | 2019-05-29 | 2021-06-15 | Marvell Asia Pte, Ltd. | Mid-level instruction cache |
US11327890B1 (en) * | 2019-05-29 | 2022-05-10 | Marvell Asia Pte, Ltd. | Partitioning in a processor cache |
US11200166B2 (en) | 2019-07-31 | 2021-12-14 | Micron Technology, Inc. | Data defined caches for speculative and normal executions |
US11010288B2 (en) | 2019-07-31 | 2021-05-18 | Micron Technology, Inc. | Spare cache set to accelerate speculative execution, wherein the spare cache set, allocated when transitioning from non-speculative execution to speculative execution, is reserved during previous transitioning from the non-speculative execution to the speculative execution |
US11194582B2 (en) | 2019-07-31 | 2021-12-07 | Micron Technology, Inc. | Cache systems for main and speculative threads of processors |
US11048636B2 (en) | 2019-07-31 | 2021-06-29 | Micron Technology, Inc. | Cache with set associativity having data defined cache sets |
US10915326B1 (en) | 2019-07-31 | 2021-02-09 | Micron Technology, Inc. | Cache systems and circuits for syncing caches or cache sets |
US10908915B1 (en) | 2019-07-31 | 2021-02-02 | Micron Technology, Inc. | Extended tags for speculative and normal executions |
JP7494597B2 (ja) | 2020-06-22 | 2024-06-04 | 横河電機株式会社 | 増幅回路及び濁度計 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63106849A (ja) * | 1986-10-24 | 1988-05-11 | Sony Corp | キヤツシユメモリの制御方法 |
JPH07319771A (ja) * | 1994-05-27 | 1995-12-08 | Fujitsu Ltd | ディスク制御装置 |
JP2008234320A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | キャッシュ制御回路 |
JP2009217616A (ja) * | 2008-03-11 | 2009-09-24 | Toshiba Corp | キャッシュメモリ制御回路及びプロセッサ |
JP2010026716A (ja) * | 2008-07-17 | 2010-02-04 | Toshiba Corp | キャッシュメモリ制御回路及びプロセッサ |
JP2012203729A (ja) * | 2011-03-25 | 2012-10-22 | Fujitsu Ltd | 演算処理装置および演算処理装置の制御方法 |
WO2013169836A1 (en) * | 2012-05-08 | 2013-11-14 | Qualcomm Incorporated | Per thread cacheline allocation mechanism in shared partitioned caches in multi-threaded processors |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324468A (ja) | 1992-05-21 | 1993-12-07 | Fujitsu Ltd | 階層化キャッシュメモリ |
US5434992A (en) | 1992-09-04 | 1995-07-18 | International Business Machines Corporation | Method and means for dynamically partitioning cache into a global and data type subcache hierarchy from a real time reference trace |
US5479627A (en) | 1993-09-08 | 1995-12-26 | Sun Microsystems, Inc. | Virtual address to physical address translation cache that supports multiple page sizes |
US5550995A (en) * | 1994-01-03 | 1996-08-27 | Motorola, Inc. | Memory cache with automatic alliased entry invalidation and method of operation |
US5829027A (en) * | 1994-05-04 | 1998-10-27 | Compaq Computer Corporation | Removable processor board having first, second and third level cache system for use in a multiprocessor computer system |
US5781926A (en) | 1996-05-20 | 1998-07-14 | Integrated Device Technology, Inc. | Method and apparatus for sub cache line access and storage allowing access to sub cache lines before completion of line fill |
US6934827B2 (en) * | 2003-03-13 | 2005-08-23 | Sun Microsystems, Inc. | Method and apparatus for avoiding cache line collisions between an object and corresponding object table entries |
JP2005339198A (ja) * | 2004-05-27 | 2005-12-08 | Internatl Business Mach Corp <Ibm> | キャッシュヒット率推定装置、キャッシュヒット率推定方法、プログラム及び記録媒体 |
US7558920B2 (en) | 2004-06-30 | 2009-07-07 | Intel Corporation | Apparatus and method for partitioning a shared cache of a chip multi-processor |
US7372841B2 (en) * | 2004-07-12 | 2008-05-13 | Research In Motion Limited | Packet-based communication system and method |
US7613898B2 (en) | 2006-01-17 | 2009-11-03 | Globalfoundries Inc. | Virtualizing an IOMMU |
CN101395586A (zh) * | 2006-03-02 | 2009-03-25 | Nxp股份有限公司 | 基于任务的执行阶段动态调整高速缓存分区大小的方法和设备 |
US20070239661A1 (en) | 2006-03-28 | 2007-10-11 | Sun Microsystems, Inc. | Systems and methods for a distributed in-memory database and distributed cache |
US7685401B2 (en) | 2006-12-27 | 2010-03-23 | Intel Corporation | Guest to host address translation for devices to access memory in a partitioned system |
US9015399B2 (en) | 2007-08-20 | 2015-04-21 | Convey Computer | Multiple data channel memory module architecture |
US8566529B2 (en) * | 2008-02-13 | 2013-10-22 | International Business Machines Corporation | Method, system and computer program product for generalized LRU in cache and memory performance analysis and modeling |
US8095736B2 (en) * | 2008-02-25 | 2012-01-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and systems for dynamic cache partitioning for distributed applications operating on multiprocessor architectures |
US20100115233A1 (en) | 2008-10-31 | 2010-05-06 | Convey Computer | Dynamically-selectable vector register partitioning |
JP5209793B2 (ja) * | 2009-08-21 | 2013-06-12 | パナソニック株式会社 | 不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム |
US8745618B2 (en) | 2009-08-25 | 2014-06-03 | International Business Machines Corporation | Cache partitioning with a partition table to effect allocation of ways and rows of the cache to virtual machine in virtualized environments |
US8250303B2 (en) * | 2009-09-30 | 2012-08-21 | International Business Machines Corporation | Adaptive linesize in a cache |
US8533399B2 (en) | 2010-01-15 | 2013-09-10 | International Business Machines Corporation | Cache directory look-up re-use as conflict check mechanism for speculative memory requests |
US8386749B2 (en) | 2010-03-16 | 2013-02-26 | Advanced Micro Devices, Inc. | Address mapping in virtualized processing system |
KR20120094778A (ko) * | 2011-02-17 | 2012-08-27 | 삼성전자주식회사 | 캐시 레이턴시 저감을 위한 캐시 메모리 제어방법 및 캐시 메모리 시스템 |
US9075893B1 (en) * | 2011-02-25 | 2015-07-07 | Amazon Technologies, Inc. | Providing files with cacheable portions |
US8813085B2 (en) | 2011-07-19 | 2014-08-19 | Elwha Llc | Scheduling threads based on priority utilizing entitlement vectors, weight and usage level |
US8943274B2 (en) * | 2012-05-22 | 2015-01-27 | Seagate Technology Llc | Changing power state with an elastic cache |
EP2709017B1 (en) * | 2012-09-14 | 2015-05-27 | Barcelona Supercomputing Center-Centro Nacional de Supercomputación | Device for controlling the access to a cache structure |
US9734548B2 (en) * | 2012-10-26 | 2017-08-15 | Nvidia Corporation | Caching of adaptively sized cache tiles in a unified L2 cache with surface compression |
US9311239B2 (en) * | 2013-03-14 | 2016-04-12 | Intel Corporation | Power efficient level one data cache access with pre-validated tags |
US9720949B2 (en) * | 2013-11-22 | 2017-08-01 | Sap Se | Client-side partition-aware batching of records for insert operations |
-
2014
- 2014-07-17 US US14/334,010 patent/US10089238B2/en not_active Expired - Fee Related
-
2015
- 2015-06-25 CN CN201580038324.7A patent/CN106537360B/zh not_active Expired - Fee Related
- 2015-06-25 EP EP15734017.5A patent/EP3170084B1/en not_active Not-in-force
- 2015-06-25 WO PCT/US2015/037670 patent/WO2016010705A1/en active Application Filing
- 2015-06-25 JP JP2017501370A patent/JP6378417B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63106849A (ja) * | 1986-10-24 | 1988-05-11 | Sony Corp | キヤツシユメモリの制御方法 |
JPH07319771A (ja) * | 1994-05-27 | 1995-12-08 | Fujitsu Ltd | ディスク制御装置 |
JP2008234320A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | キャッシュ制御回路 |
JP2009217616A (ja) * | 2008-03-11 | 2009-09-24 | Toshiba Corp | キャッシュメモリ制御回路及びプロセッサ |
JP2010026716A (ja) * | 2008-07-17 | 2010-02-04 | Toshiba Corp | キャッシュメモリ制御回路及びプロセッサ |
JP2012203729A (ja) * | 2011-03-25 | 2012-10-22 | Fujitsu Ltd | 演算処理装置および演算処理装置の制御方法 |
WO2013169836A1 (en) * | 2012-05-08 | 2013-11-14 | Qualcomm Incorporated | Per thread cacheline allocation mechanism in shared partitioned caches in multi-threaded processors |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020530176A (ja) * | 2017-08-03 | 2020-10-15 | ネクスト シリコン リミテッドNext Silicon Ltd | 再構成可能なキャッシュアーキテクチャおよびキャッシュコヒーレンシの方法 |
JP7126136B2 (ja) | 2017-08-03 | 2022-08-26 | ネクスト シリコン リミテッド | 再構成可能なキャッシュアーキテクチャおよびキャッシュコヒーレンシの方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106537360B (zh) | 2020-04-21 |
EP3170084B1 (en) | 2018-06-06 |
JP6378417B2 (ja) | 2018-08-22 |
CN106537360A (zh) | 2017-03-22 |
EP3170084A1 (en) | 2017-05-24 |
US20160019158A1 (en) | 2016-01-21 |
WO2016010705A1 (en) | 2016-01-21 |
US10089238B2 (en) | 2018-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6378417B2 (ja) | 動的パーティショニングを用いる共有されるキャッシュのための方法および装置 | |
JP6214815B2 (ja) | セットおよびウェイによるコンポーネントキャッシュへの柔軟なキャッシュパーティショニングのための方法および装置 | |
CN107636625B (zh) | 用于共享系统高速缓存的虚拟化控制的方法和装置 | |
US9734070B2 (en) | System and method for a shared cache with adaptive partitioning | |
US9098417B2 (en) | Partitioning caches for sub-entities in computing devices | |
US20140075125A1 (en) | System cache with cache hint control | |
US20190073305A1 (en) | Reuse Aware Cache Line Insertion And Victim Selection In Large Cache Memory | |
US20200004687A1 (en) | Performance By Retaining High Locality Data In Higher Level Cache Memory | |
US9043570B2 (en) | System cache with quota-based control | |
US20140089600A1 (en) | System cache with data pending state | |
US20190087344A1 (en) | Reducing Clean Evictions In An Exclusive Cache Memory Hierarchy | |
TWI788476B (zh) | 用於機器學習的系統及方法 | |
JP2018528515A (ja) | 効率的な並列コンピューティングのための簡略化されたタスクベースランタイムのための方法 | |
US8977817B2 (en) | System cache with fine grain power management | |
US20190042415A1 (en) | Storage model for a computer system having persistent system memory | |
US9311251B2 (en) | System cache with sticky allocation | |
US20170109070A1 (en) | Memory system | |
JP2018511111A (ja) | ビクティムキャッシュモードを向上させるためのプロセススケジューリング | |
CN112654965A (zh) | 动态模块的外部分页和交换 | |
US11681624B2 (en) | Space and time cache coherency | |
JP2019164411A (ja) | 管理装置、情報処理装置、管理方法、およびプログラム | |
US11714753B2 (en) | Methods and nodes for handling memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180615 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180615 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180615 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6378417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |