JP2017520998A - 多チャネル電源コントローラにおけるアクティブクロストーク低減回路及び方法 - Google Patents

Abstract

コンパレータ検知入力が隣接チャネル（複数可）においてスイッチング遷移の持続時間、電流検知抵抗体から切り離される。その代わりに、検知入力は、遷移前にサンプルされた大きさ及びスルーレートの信号を受信する。

Description

（関連出願に対する相互参照）
本特許出願は、２０１５年６月１７日に出願された、表題「多チャネル電源コントローラにおけるアクティブクロストーク低減回路及び方法」の米国特許出願第１４／７４２，５７１号の優先権を主張し、それは、２０１４年６月２３日に出願された、表題「多チャネル電源コントローラにおけるアクティブクロストーク低減回路及び方法」の米国仮出願第６２／０１５，９４４号の優先権を主張し、その全体が参照により本明細書に組み込まれる。

多チャネルスイッチング電源コントローラにおけるクロストークを低減するための回路及び方法が提供される。

電源制御集積回路、特に電流検知コンパレータを用いたもの、及び更に連続導通モード（ＣＣＭ）の電源を制御するためのものは、隣接するスイッチング回路からのノイズにより誤トリガになりやすい。２つ又はそれ以上のかかるコントローラを１つの集積回路（ＩＣ）に含めると、隣接チャネルによって引き起こされるノイズ結合及びグランド妨害（ground disturbances）により問題となる。準最適ＰＣＢレイアウトは、かかる多チャネルＩＣにおいて重大なクロストークを引き起こす場合がある。

図１は、複数のスイッチング電力変換器１００を駆動するための先行技術の多チャネルピーク電流モード制御（ＣＭＣ）ＩＣ２９９を示す。各電力変換器１００は、連続導通モード（ＣＣＭ）又は不連続導通モード（ＤＣＭ）で動作する電力用インダクタ１０１と、制御ゲート入力を有する制御スイッチ１０２と、制御スイッチ１０２の電流を検知するための電流検知抵抗体１０４と、スイッチ１０２がオフのときインダクタ１０１の電流のパスを提供するフリーホイールダイオード１０３とを備える。ＩＣ２９９は、抵抗体１０４から電流検知信号を受信するための入力、スイッチ１０２のゲート入力を制御するためのドライバ出力を有する多数のピークＣＭＣコントローラ２００を備える。それぞれのコントローラ２００は、コンパレータ２０１を備え、コンパレータ２０１は、抵抗体１０４から電流検知信号を受信するための入力と、基準電圧ＲＥＦを受信するための基準入力と、電流検知信号１０４が基準ＲＥＦを超えるとき、そのレベルを変更する出力と、を有する。それぞれのコントローラ２００はまた、スイッチ１０２のゲートを制御するための出力Ｑと、クロック信号ＣＬＫを受信するためのセット入力Ｓと、コンパレータ２０１の出力を受信するためのリセット入力Ｒと、を有するフリップフロップ（flip−flop）回路を備える。

図２は、２つの抵抗体１０４から図１に示す先行技術のＩＣ２９９の電流検知入力において受信された典型的なＣＣＭ波形５０１及び５０２を示す。波形５０１を参照すると、通常動作では、ドライバ出力は、対応する抵抗体１０４における電圧がＲＥＦを超えるとき、スイッチ１０２をオフにする。スイッチ１０２は、クロック信号ＣＬＫが受信されるとき、再びオンになる。しかし、波形５０２を参照すると、スイッチ１０２のスイッチング遷移は、隣接するコントローラ２００によって受信された電流検知電圧１０４の妨害５９９を生成する。この妨害により、レベルＲＥＦの誤検出が引き起こされる場合があり、スイッチ１０４の導通サイクルがあまりに早く終了する場合がある。

多チャネル電源ピーク電流モード制御ＩＣ又は電流検知コンパレータ２０１を採用する任意の他の種類の電源制御ＩＣでは、これらのクロス結合効果を除去するための方法及び回路が必要とされている。

コンパレータ検知入力が隣接チャネルのスイッチング遷移の持続時間、電流検知抵抗体から切り離される。その代わりに、検知入力は、遷移前にサンプルされた大きさ及びスルーレートの信号を受信する。

複数のスイッチング電力変換器を駆動するための先行技術の多チャネルピーク電流モード制御集積回路を示す。 図１に示す先行技術の集積回路の電流検知入力において受信された典型的な連続導通モードの波形を示す。 複数のスイッチング電力変換器を駆動するための多チャネル集積回路の実施形態を示す。 図３の回路に用いるトラックアンドホールド回路の実施形態を示す。 図３の回路で観察された典型的な波形を示す。

図３は、複数のスイッチング電力変換器１００を駆動するための、本発明の多チャネル集積回路３９９を示す。ＩＣ３９９は、抵抗体１０４から電流検知信号を受信するための入力、スイッチ１０２のゲート入力を制御するためのドライバ出力を有する多数のピークＣＭＣコントローラ３００を備える。図１のコントローラ２００の要素に加えて、コントローラ３００はまた、抵抗体１０４から電流検知電圧を受信するための入力を有し、コンパレータ２０１の電流検知入力に結合された出力を有し、更に制御入力「ホールド」を有するトラックアンドホールド回路３０３と、立ち上がりエッジ及び立ち下がりエッジを検出するためのフリップフロップ２０２の出力に結合された入力を有し、かつこれらのエッジと同期されたブランキングパルスを生成するための出力を有するブランキングパルス発生器３０５と、ブランキングパルス３０５を隣接するコントローラ３００から受信するための多数の入力を有し、かつトラックアンドホールド回路３０３を制御するための出力を有するゲート３０４と、を備える。コントローラ３００はまた、ブランキングパルス３０５に対してゲートドライバ出力を遅延させるための遅延３０６を備えてもよい。出力Ｑとスイッチ１０２のゲートとの間の固有のドライバ遅延は遅延３０６として利用されてもよい。

動作においては、トラックアンドホールド回路３０３は、電流検知電圧を、電流検知コンパレータ２０１の入力に伝播しながら、１０４における電流検知電圧の値及びスルーレートを追跡する。トラックアンドホールド回路３０３は、その入力を抵抗体１０４から切り離し、抵抗体１０４においてサンプルされた電圧値及びスルーレートを複製し、ゲート３０４の入力のうちいずれかで受信されたブランキングパルス３０５の持続時間に対するこの電圧を外挿する。

図４は、図３に示すトラックアンドホールド回路３０３の一実施形態を示し、これは、「ホールド」入力に結合された制御ゲートを有する、抵抗体１０４とコンパレータ２０１の電流検知入力との間で結合されたブランキングスイッチ３３１と、スイッチ３３１が導通している間、抵抗体１０４における電圧値及び電圧のスルーレートを検知するとともに、スイッチ３３１がオフの間、その平板におけるサンプルされた電圧及びスルーレートを外挿するための、スイッチ３３１に結合された検知コンデンサ３３２と、コンデンサ３３２における変位電流をサンプリングするとともに、スイッチ３３１がオフのときに、コンデンサ３３２の平板におけるこの電流を複製するための、「ホールド」入力に配線された制御入力を有するトラックアンドホールド電流ミラー回路３３３と、を備える。

図５は、図３に示す多チャネル集積回路３９９で観察された典型的な波形を示す。波形４０１及び４０２は、任意の２つの電力変換器１００の抵抗体１０４における電流検知電圧を表す。波形４０５は、パルス発生器３０５によって生成されたブランキングパルスを示す。波形４０４は、コンパレータ３０１の電流検知入力電圧を表し、ブランキングパルス４０５内のトラックアンドホールド回路３０３によって生成された妨害されていない勾配によって置き換えられた妨害４９９を示す。

上述した実施形態では、本発明は、電流検知コンパレータを組み込んだ多チャネル電源制御ＩＣにおけるチャネル間のクロストークを低減するための方法であって、電流検知要素において監視された電流検知電圧及びその一次導関数をサンプリングしホールドすることと、瞬時電流検知電圧を、このサンプルされた電流検知電圧及びこのサンプルされた一次導関数から導出されたその線形外挿によって置き換えることと、を含む方法を提供する。

Claims (10)

1. 少なくとも２つのスイッチング電力変換器を駆動するための少なくとも２つの電流モードコントローラを備える集積回路であって、それぞれの変換器が制御スイッチ及び電流検知要素を含み、それぞれの電流モードコントローラが、
   前記制御スイッチを制御するための制御出力と、
   前記電流検知要素から電流検知電圧を受信するための電流検知入力と、
   前記電流検知電圧を前記電流検知入力から受信するための入力、制御入力、及び前記制御入力が作動しているとき、前記電流検知電圧の大きさ及びスルーレートを複製するための出力、を備えるトラックアンドホールド回路と、
   を備える、集積回路。
2. 前記制御出力を受信するとともに、少なくとも１つの隣接する電流モードコントローラの前記トラックアンドホールド回路の前記制御入力に結合されたブランキング出力を生成するためのブランキングパルス発生器を更に備え、前記ブランキング出力パルスが前記制御出力の遷移と同期されている、請求項１に記載の集積回路。
3. １つ又は２つ以上の隣接する電流モードコントローラから前記ブランキングパルス発生器の出力を受信するための少なくとも１つの入力、及び前記トラックアンドホールド回路の前記制御入力に結合されたホールドパルスを生成するための出力を有するロジックゲートを更に備え、前記ホールドパルスが、隣接する電流モードコントローラからブランキングパルスが受信されるたびに生成されている、請求項２に記載の集積回路。
4. 前記トラックアンドホールド回路の前記出力を受信するための第１の入力と、
   基準電圧を受信するための第２の入力と、
   前記トラックアンドホールド回路の前記出力が前記基準電圧を超えるとアクティブ状態を発行する出力と、
   を含むコンパレータを更に備える、請求項１に記載の集積回路。
5. 出力、セット入力、及びリセット入力を有するフリップフロップを更に備え、
   前記フリップフロップの前記出力は、前記制御スイッチを制御するための前記制御出力に結合され、
   前記フリップフロップの前記出力は、前記セット入力において外部クロック信号を受信すると、作動され、
   前記フリップフロップの前記出力は、前記リセット入力において前記コンパレータから前記アクティブ出力状態を受信すると、作動停止される、請求項４に記載の集積回路。
6. 前記フリップフロップの前記出力を受信するとともに、前記フリップフロップの前記出力の遅延バージョンを前記スイッチング電力変換器の前記制御スイッチに提供するための回路を更に備える、請求項５に記載の集積回路。
7. 前記トラックアンドホールド回路が、
   入力端子、出力端子、及びゲート端子を有するブランキングスイッチであって、前記入力端子が前記電流検知入力に結合され、前記出力端子が前記コンパレータの前記第１の入力に結合され、前記ゲート端子が前記トラックアンドホールド回路の前記制御入力を受信するように適合され、前記ブランキングスイッチが、前記制御入力において受信されたブランキングパルスの持続期間オフである、ブランキングスイッチと、
   前記ブランキングスイッチの前記出力端子に結合された前記検知コンデンサと、
   前記検知コンデンサの変位電流を追跡し、前記ブランキングスイッチがオフであるとき、前記ブランキングスイッチの前記出力端子における前記変位電流を複製するためのトラックアンドホールド電流ミラー回路と、
   を備える、請求項４に記載の集積回路。
8. 複数のスイッチング電力変換器を制御する方法であって、それぞれの電力変換器はインダクタ、制御スイッチ、及び電流検知要素を備え、前記方法が、
   個別のスイッチング電力変換器において前記電流検知要素における検知電圧の大きさ及び一次時間導関数を追跡する工程と、
   隣接するスイッチング電力変換器において前記制御スイッチのスイッチング遷移に先行する前記大きさ及び前記一次時間導関数を記憶する工程と、
   前記検知電圧を、前記スイッチング遷移の期間に対する前記記憶された大きさ及び前記記憶された一次時間導関数から再構築されたその複製と置換する工程と、
   を含む、方法。
9. 前記スイッチング電力変換器はまた検知コンデンサを備え、
   前記大きさが前記検知コンデンサの平板における電位として得られ、
   前記時間導関数が前記検知コンデンサの変位電流として得られる、請求項８に記載の方法。
10. 前記検知電圧が、
    隣接するスイッチング電力変換器におけるスイッチング遷移の期間に前記電流検知要素から前記検知コンデンサを切り離す工程と、
    前記記憶された変位電流を前記検知コンデンサにフィードバックする工程と、
    によって再構築されている、請求項９に記載の方法。