JP2017504018A - 高感度プッシュプルブリッジ磁気センサ - Google Patents

Abstract

【課題】準ブリッジ構造、ハーフブリッジ構造、又は、フルブリッジ構造として実現する、オフセットが小さく、感度が高く、直線性が優れていて、かつ、ノイズが低いという利点を有するセンサを提供する。【解決手段】高感度プッシュプルブリッジ磁気センサは、二つの基板（２０、２１）、磁気抵抗感知素子（２２、４２）、プッシュアームフラックスコンセントレータ（２３）、及び、プルアームフラックスコンセントレータ（４１）を備え、同一基板（２０、２１）上の磁気抵抗感知素子（２２、４２）のピンニング層の磁化方向は同一方向であるが、隣接する基板（２０，２１）上の磁気抵抗感知素子（２２、４２）のピンニング層の磁化方向に対して逆方向であり、かつ、一方の基板（２０）上の磁気抵抗感知素子（２２）は、ブリッジのプッシュアームを形成するために電気的に相互接続されており、他方の基板（２１）上の磁気抵抗感知素子（４２）は、ブリッジのプルアームを形成するために電気的に相互接続される。プッシュアーム及びプルアーム上の磁気抵抗感知素子（２２、４２）は、二つの隣接するプッシュアームフラックスコンセントレータ（２３）及び二つの隣接するプルアームフラックスコンセントレータ（４１）の隙間に、それぞれ配列される。【選択図】図１

Description

本発明は、磁気センサの技術分野に関し、特に、高感度プッシュプルブリッジ磁気センサに関する。

磁気センサは、広く近代産業及び電気製品に適用されていて、電流、位置、方向などの物理的パラメータを測定するための磁界強度を感知する。先行技術では、感知素子として、ホール素子、異方性磁気抵抗（ＡＭＲ：Anisotropic Magnetoresistance）素子又は巨大磁気抵抗（ＧＭＲ：Giant Magnetoresistance）素子を用いた磁気センサなどの磁界及び他のパラメータを測定するために用いられる、多くの異なるタイプのセンサがある。

ホール磁気センサは、高強度の磁界にも適用可能であるが、感度が非常に低く、消費電力が大きく、かつ、直線性が優れていない。ＡＭＲ磁気センサは、ホールセンサよりも感度は高いが、製造工程が複雑で、かつ、消費電力が高い。ＧＭＲ磁気センサは、ホール磁気センサよりも感度は高いが、その直線性の範囲が少々狭い。

トンネル磁気抵抗（ＴＭＲ：Tunneling magnetoresistive）磁気センサは、近年、産業的に適用される新規な磁気抵抗効果センサであり、磁界を感知するために磁性多層膜材料のトンネル磁気抵抗効果を利用し、かつ、ホール磁気センサ、ＡＭＲ磁気センサ及びＧＭＲ磁気センサよりも、感度が高く、消費電力が低く、直線性に優れており、動作範囲も広い。

プッシュプルブリッジ磁気センサは、シングル抵抗又は参照されるブリッジ磁気センサと比較すると、感度が高く、オフセットが低く、かつ、同時に、温度補償機能を有しているので、温度ドリフトの影響を抑制することができる。

しかし、既存のプッシュプルブリッジ磁気センサの感度は高さが十分でなく、かつ、ノイズの小ささも十分ではない。

本発明の目的は、先行技術に存在する上記の問題を解消した、高感度プッシュプルブリッジ磁気センサを提供することである。

上記の技術的な目的を実現し、かつ、上記の技術的な効果を達成するために、本発明は、高感度プッシュプルブリッジ磁気センサを提供する。高感度プッシュプルブリッジ磁気センサは、
プッシュアーム基板及びプルアーム基板と、
一以上の電気的に相互接続される磁気抵抗感知素子を有する少なくとも一つのプッシュアーム、及び、一以上の電気的に相互接続される磁気抵抗感知素子を有する少なくとも一つのプルアームと、
少なくとも二つのプッシュアームフラックスコンセントレータ、及び、少なくとも二つのプルアームフラックスコンセントレータと、を備え、
プッシュアームフラックスコンセントレータ、及び、プルアームフラックスコンセントレータの長軸ディメンションはＹ軸方向に配列され、かつ、その短軸ディメンションはＸ軸方向に配列され、
プッシュアーム上の磁気抵抗感知素子は、二つの隣接するプッシュアームフラックスコンセントレータの隙間に配置され、かつ、プルアーム上の磁気抵抗感知素子は、二つの隣接するプルアームフラックスコンセントレータの隙間に配置され、
プッシュアーム及びプッシュアームフラックスコンセントレータは、プッシュアーム基板上に堆積され、かつ、プルアーム及びプルアームフラックスコンセントレータは、プルアーム基板上に堆積され、
プッシュアームとプルアームとがブリッジを形成するために電気的に相互接続され、
同一基板上の磁気抵抗感知素子の磁気ピンニング層の磁化方向は同一方向であり、かつ、プッシュアーム基板上の磁気抵抗感知素子の磁気ピンニング層の磁化方向はプルアーム基板上の磁気抵抗感知素子の磁気ピンニング層の磁化方向と逆方向であり、
プッシュアーム及びプルアーム上の磁気抵抗感知素子の感知方向は、Ｘ軸方向に沿っている。

好ましくは、多くても一列の磁気抵抗感知素子が、二つの隣接するプッシュアームフラックスコンセントレータの隙間毎、及び、二つの隣接するプルアームフラックスコンセントレータの隙間毎に、それぞれ配置される。

好ましくは、磁気抵抗感知素子は、ＧＭＲ感知素子又はＴＭＲ感知素子である。

好ましくは、プッシュアーム基板及びプルアーム基板に関して、一方の基板上の磁気抵抗感知素子のピンニング層の磁化方向がＸ軸の正方向に沿っており、かつ、他方の基板上の磁気抵抗感知素子のピンニング層の磁化方向がＸ軸の負方向に沿っている。

好ましくは、外部印加磁界が存在しない場合、磁気抵抗感知素子バイアスの磁気自由層の磁化方向は、オンチップ永久磁石、オンチップコイル、二重交換相互作用、形状異方性、又は、少なくともそれらの二つの組み合わせを用いてバイアスされており、かつ、オンチップ永久磁石及びオンチップコイルなどによって生成される交差バイアス磁界の方向は、Ｙ軸方向に沿っている。

好ましくは、ブリッジは、ハーフブリッジ、フルブリッジ、又は、準ブリッジである。

好ましくは、プッシュアーム上の磁気抵抗感知素子とプルアーム上の磁気抵抗感知素子とが、同数であり、かつ、互いに平行である。

好ましくは、プッシュアームフラックスコンセントレータとプルアームフラックスコンセントレータとが、同数であり、かつ、互いに平行である。

好ましくは、プッシュアームフラックスコンセントレータ及びプルアームフラックスコンセントレータは、細いバー配列であり、かつ、軟質強磁性合金材料、Ｎｉ、Ｆｅ、Ｃｏのうちから一以上の成分を含有する軟質強磁性合金材料から構成される。

好ましくは、プッシュアーム上及びプルアーム上の磁気抵抗感知素子の位置の磁界のゲイン係数Ａｓｎｓは、１よりも大きい。

好ましくは、プッシュアーム基板及びプルアーム基板は、集積回路を含み、又は、集積回路を備える他の基板と接続される。

好ましくは、集積回路は、ＣＭＯＳ、ＢｉＣＭＯＳ、Ｂｉｐｏｌａｒ、ＢＣＤＭＯＳ又はＳＯＩであり、プッシュアームは、プッシュアーム基板上の集積回路の上に直接堆積され、かつ、プルアームは、プルアーム基板上の集積回路の上に直接堆積される。

好ましくは、基板は、オフセット回路、ゲイン回路、校正回路、温度補償回路、及び、論理回路のうち任意の１以上の応用回路を備えるＡＳＩＣチップである。

好ましくは、論理回路は、デジタルスイッチ回路又は回転角算出回路である。

本発明は、先行技術と比較して、オフセットが小さく、直線性が良好で、感度が高く、かつ、低ノイズであるという有利な効果を有する。

本発明の実施形態における技術的解決策をより明確に例証するために、本実施形態の説明に用いる必要がある図面について、以下に簡単に紹介されるであろう。以下に説明する図面は、本発明の可能な実施形態のまさに幾つかにすぎないことは明らかである。当業者は、如何なる発明についての労力を寄与することなく、これらの図面に従って他の図面を案出することができる。

先行技術における一般的なプッシュプルブリッジ磁気センサの構造模式図である。 先行技術における別のプッシュプルブリッジ磁気センサの構造模式図である。 本発明におけるプッシュプルブリッジ磁気センサの構造模式図である。 磁気抵抗感知素子の周囲の磁界分布図である。 磁気抵抗感知素子の位置と対応するゲイン係数との関係をプロットした図である。 本発明のフラックスコンセントレータを有するプッシュプルブリッジ磁気センサの応答と本発明のフラックスコンセントレータを有さないプッシュプルブリッジ磁気センサの応答とを比較した図である。

本発明は、さらに、図面及び実施形態に関連して以下に詳細に説明されるであろう。

図１は、先行技術における一般的なプッシュプルブリッジ磁気センサの構造模式図である。このセンサの構造は、ＧＭＲ素子からなるホイートストンフルブリッジであり、図１における符号１０３及び符号１０４によって示されるように、隣接ブリッジアームにおけるＧＭＲ素子のピンニング層の磁化方向は逆方向であり、かつ、対向ブリッジアームにおけるＧＭＲ素子のピンニング層の磁化方向は同一方向である。このセンサは、基板５０と、電気的に相互接続されるＧＭＲ素子からなるＲ１，Ｒ１’，Ｒ２，Ｒ２’と、入／出力用パッド５１〜５４とを備える。このセンサは、二重膜形成工程を採用しており、すなわち、ＧＭＲ素子は、ピンニング層の方向が逆方向で、それぞれ二段階で堆積されている。このため、その製造工程は複雑であり、かつ、第二段階でなされるアニール工程は第一段階で堆積された薄膜に影響を及ぼすであろう。この結果、二つの連続する膜形成の整合性は十分ではなく、これによって、センサの全体的な性能に影響が及ぶ。

図２は、先行技術である中国特許出願第２０１３１０３２５３３７．５号明細書によって開示されたシングルチッププッシュプルブリッジ磁気センサの構造模式図である。このセンサは、基板１と、入／出力用パッド６〜９と、基板１の上に斜めに配置される複数のプッシュアームフラックスコンセントレータ１２及び複数のプルアームフラックスコンセントレータ１３と、二つの隣接するプッシュアームフラックスコンセントレータの隙間１４及び二つの隣接するプルアームフラックスコンセントレータの隙間１５に、それぞれ配置される磁気抵抗感知素子１０及び１１と、を備える。磁気抵抗感知素子１０及び１１のピンニング層の磁化方向は同一方向である。このセンサは、容易に飽和してしまい、感度は十分に高くはならない。

（実施形態）
図３は、本発明におけるプッシュプルブリッジ磁気センサの構造模式図である。このセンサは、プッシュアーム基板２０と、プルアーム基板２１と、複数の磁気抵抗感知素子２２，４２と、複数のプッシュアームフラックスコンセントレータ２３と、プルアームフラックスコンセントレータ４１と、パッド２４〜３９と、を備える。磁気抵抗感知素子２２とプッシュアームフラックスコンセントレータ２３とパッド２４〜３１とが、プッシュアーム基板２０上に堆積され、磁気抵抗感知素子４２とプルアームフラックスコンセントレータ４１とパッド３２〜３９とが、プルアーム基板２１上に堆積される。さらに、プッシュアーム基板２０とプルアーム基板２１とは、方向について除けば、すべての態様で同一である。
パッド２４，２５，３６，３７は、それぞれ電源端子ＶＢｉａｓ，接地端子ＧＮＤ，電圧出力Ｖ＋，電圧出力Ｖ−として用いられる。パッド２６〜２９は、パッド３４，３５，３８，３９に、それぞれ電気的に接続されている。磁気抵抗感知素子２２，４２は、プッシュアーム及びプルアームを形成するために、それぞれ、電気的に相互接続され、かつ、二つの隣接するプッシュアームフラックスコンセントレータ２３の隙間、及び、二つの隣接するプルアームフラックスコンセントレータ４１の隙間に、それぞれ配列される。
多くても一列の磁気抵抗感知素子が、二つの隣接するプッシュアームフラックスコンセントレータ２３の隙間毎、及び、二つの隣接するプルアームフラックスコンセントレータ４１の隙間毎に、それぞれ配置される。各列の磁気抵抗感知素子は、一つ又は少なくとも二つの磁気抵抗感知素子を備えることができ、図３では、各列は、６つの磁気抵抗感知素子を備えている。
プッシュアーム基板２０及びプルアーム基板２１の周縁部の上側及び下側に、それぞれ設けられている、二つのプッシュアームフラックスコンセントレータ２３及び二つのプルアームフラックスコンセントレータ４１と、それらに隣接するプッシュアームフラックスコンセントレータ２３及び隣接するプルアームフラックスコンセントレータ４１との隙間には、磁気抵抗感知素子２２，４２は配置されていない。これは、磁気抵抗感知素子２２，４２の位置の磁界の分布を、より均一化するためである。もちろん、必要に応じて、より多くのプッシュアームフラックスコンセントレータ及び／又はプルアームフラックスコンセントレータの隙間に、磁気抵抗感知素子が配置されないように設定してもよい。
好ましくは、磁気抵抗感知素子が隙間に配置されないプッシュアームフラックスコンセントレータ及び／又はプルアームフラックスコンセントレータは、プッシュアーム基板２０及びプルアーム基板２１のそれぞれ外側及び中央に位置される。必要であれば、磁気抵抗感知素子は、これらのフラックスコンセントレータの隙間に配置することもできる。
ブリッジの各ブリッジアーム上のプッシュアームフラックスコンセントレータ又はプルアームフラックスコンセントレータの数、及び、同一のブリッジアーム上の磁気抵抗感知素子の列数は、次のような関係を有する。
ＮＣ≧ＮＳ＋１
ここで、ＮＣはプッシュアームフラックスコンセントレータ又はプルアームフラックスコンセントレータの数を示し、ＮＳは磁気抵抗感知素子の列数を示す。この実施形態では、ＮＣは７であり、ＮＳは４である。
プッシュアームフラックスコンセントレータ２３及びプルアームフラックスコンセントレータ４１が並べて配置される場合、磁気抵抗感知素子２２及び４２も、二つの隣接するプッシュアームフラックスコンセントレータ２３の隙間、及び、二つの隣接するプルアームフラックスコンセントレータ４１の隙間に、それぞれ並べて配置される。

同一基板上の磁気抵抗感知素子２２のピンニング層の磁化方向は同一方向であり、かつ、磁気抵抗感知素子４２のピンニング層の磁化方向も同一方向である。しかし、磁気抵抗感知素子２２のピンニング層の磁化方向と磁気抵抗感知素子４２のピンニング層の磁化方向とは逆方向であり、かつ、それぞれ符号１００及び符号 １０１で示される。
磁気抵抗感知素子２２，４２は、ＧＭＲ感知素子又はＴＭＲ感知素子とすることができ、それらの感知方向はＸ軸方向である。そして、磁気抵抗感知素子２２，４２は、同数であり、かつ、互いに平行である。
加えて、外部印加磁界が存在しない場合、磁気抵抗感知素子２２，４２は、オンチップ永久磁石、オンチップコイル、二重交換相互作用、形状異方性、又は、それらの任意の組み合わせを通じて、磁気自由層の磁化方向をバイアスすることができる。これにより、磁気自由層の磁化方向は、ピンニング層の磁化方向に対して垂直方向であり、オンチップ永久磁石及びオンチップコイルによって生成される交差バイアス磁界の方向は、Ｙ軸方向である。そして、磁気抵抗感知素子２２及び磁気抵抗感知素子４２上の交差バイアス磁界の方向は、逆方向（すなわち、一方をＹ軸正方向、他方をＹ軸負方向）としてもよいし、同一方向（すなわち両方ともＹ軸正方向或いはＹ軸負方向）としてもよい。

プッシュアームフラックスコンセントレータ２３とプルアームフラックスコンセントレータ４１とは、同数であり、かつ、互いに平行である。それらの数は、それぞれ少なくとも２つあり、かつ、図３における各ブリッジアーム上の数は７つである。
それらの長軸方向はＹ軸方向であり、短軸方向はＸ軸方向である。それらは、細いバーの配列であるが、この形状に限定されるものではない。また、それらの構成材料は、Ｎｉ、Ｆｅ、Ｃｏのうち１又はいくつかの成分を含む軟質強磁性合金である。
プッシュアーム基板２０及びプルアーム基板２１は、また、それらの上にプリントされる集積回路を有することができ、又は、集積回路がプリントされた他の基板に接続される。好ましくは、プリント集積回路は、ＣＭＯＳ、ＢｉＣＭＯＳ、Ｂｉｐｏｌａｒ、ＢＣＤＭＯＳ又はＳＯＩとすることができる。
プッシュアーム基板２０及びプルアーム基板２１が、それらの上にプリントされる集積回路を有する場合、プッシュアーム及びプルアームは、対応する基板の集積回路の上に直接堆積される。
加えて、プッシュアーム基板２０及びプルアーム基板は、オフセット回路、ゲイン回路、校正回路、温度補償回路及び論理回路のうち、任意の一つ又はいくつかの応用回路を備えることができるＡＳＩＣ基板とすることができる。ここで、論理回路は、デジタルスイッチ回路又は回転角算出回路とすることもできるが、上記回路に限定されるものではない。

本実施形態では、パッドワイヤボンディングが、入／出力接続のために採用されているが、フリップチップ、ボールグリッドアレイパッケージ、ウェハレベルパッケージ及びチップオンボードパッケージなどの半導体パッケージ方法を採用することもできる。

図４は、磁気抵抗感知素子２２の周囲の磁界分布図である。この図では、外部印加磁界の方向が、符号１０２で示されている。この図から、二つの隣接するプッシュアームフラックスコンセントレータ２３の隙間の位置では、磁界の強度が高いことがわかる。磁気抵抗感知素子４２の周囲の磁界の分布は、図３と同一であるので、ここで繰り返して説明しない。

図５は、磁気抵抗感知素子２２，４２の位置と対応するゲイン係数との関係曲線を示す図である。この図における曲線５５によれば、磁気抵抗感知素子２２，４２の位置では、磁界のゲイン係数Ａｓｎｓが１より大きいことと、これに応じて磁気抵抗感知素子２２，４２によって検出される磁界信号が増幅されるので、出力信号も増幅され、したがって、センサ感度が向上することがわかる。

図６は、本発明のフラックスコンセントレータを有するプッシュプルブリッジ磁気センサの応答と本発明のフラックスコンセントレータを有さないプッシュプルブリッジ磁気センサの応答曲線を示す図である。ここでは、磁気抵抗感知素子がＴＭＲ感知素子である場合の応答曲線を示している。曲線４３はフラックスコンセントレータが存在しない場合に対応していて、曲線４４はフラックスコンセントレータが存在する場合に対応している。この図の横軸は、外部印加磁界の大きさを表し、かつ、縦軸は電源電圧に対するセンサ出力電圧の比を表している。二つの曲線を比較することによって、フラックスコンセントレータを用いた後には、センサの直線性が優れ、感度が高く、かつ、曲線の原点に関して上下対称性が優れていること、すなわち、オフセットがより小さいことがわかる。加えて、本発明ではセンサとして二つの基板が用いられているので、単一の基板が用いられているセンサと比べて、面積が大きくなるので、ノイズが低減される。

上述の内容は、ブリッジをフルブリッジとする場合のものであるが、ハーフブリッジ及び準ブリッジの動作原理も、フルブリッジと同一であるので、ここで動作原理を繰り返して説明はしない。上記で得られる結論も、ハーフブリッジ構造及び準ブリッジ構造におけるプッシュプルブリッジ磁気センサに対して適用可能なものである。

上述の実施形態は、本発明のまさに好ましい実施形態であり、本発明を限定するために用いられるものでない。当業者にとって、本発明は、様々な改変及び変更を行うことができる。本発明の精神及び原則内でなされる如何なる修正、等価交換、改善なども、本発明の保護範囲に含まれるものとする。

Claims (14)

1. プッシュプルブリッジ磁気センサであって、前記センサは、
   ＸＹ平面内のプッシュアーム基板及びプルアーム基板と、
   一以上の電気的に相互接続される磁気抵抗感知素子を有する少なくとも一つのプッシュアーム、及び、一以上の電気的に相互接続される磁気抵抗感知素子を有する少なくとも一つのプルアームと、
   少なくとも二つのプッシュアームフラックスコンセントレータ、及び、少なくとも二つのプルアームフラックスコンセントレータと、を備え、
   前記プッシュアームフラックスコンセントレータ、及び、前記プルアームフラックスコンセントレータの長軸方向はＹ軸方向に沿って配列され、かつ、その短軸方向はＸ軸方向に沿って配列され、
   前記プッシュアーム上の前記磁気抵抗感知素子は、二つの隣接するプッシュアームフラックスコンセントレータの隙間に配置され、かつ、前記プルアーム上の前記磁気抵抗感知素子は、二つの隣接するプルアームフラックスコンセントレータの隙間に配置され、
   前記プッシュアーム及び前記プッシュアームフラックスコンセントレータは、前記プッシュアーム基板上に堆積され、かつ、前記プルアーム及び前記プルアームフラックスコンセントレータは、前記プルアーム基板上に堆積され、
   前記プッシュアームと前記プルアームとがブリッジを形成するために電気的に相互接続され、
   前記プッシュアーム基板上の前記磁気抵抗感知素子の磁気ピンニング層の磁化方向は同一方向であり、かつ、前記プルアーム基板上の前記磁気抵抗感知素子の磁気ピンニング層の磁化方向は同一方向であり、かつ、前記プッシュアーム基板上の前記磁気抵抗感知素子の前記磁気ピンニング層の前記磁化方向は前記プルアーム基板上の前記磁気抵抗感知素子の前記磁気ピンニング層の前記磁化方向と逆方向であり、
   前記プッシュアーム及び前記プルアーム上の前記磁気抵抗感知素子の感知方向は、前記Ｘ軸方向であることを特徴とするプッシュプルブリッジ磁気センサ。
2. 多くても一列の前記磁気抵抗感知素子が、二つの隣接するプッシュアームフラックスコンセントレータの隙間毎、及び、二つの隣接するプルアームフラックスコンセントレータの隙間毎に、それぞれ配置されることを特徴とする請求項１に記載のプッシュプルブリッジ磁気センサ。
3. 前記磁気抵抗感知素子は、ＧＭＲ感知素子又はＴＭＲ感知素子であることを特徴とする請求項１に記載のプッシュプルブリッジ磁気センサ。
4. 前記プッシュアーム基板及び前記プルアーム基板に関して、一方の基板上の前記磁気抵抗感知素子の前記ピンニング層の前記磁化方向がＸ軸の正方向であり、かつ、他方の基板上の前記磁気抵抗感知素子の前記ピンニング層の前記磁化方向がＸ軸の負方向であることを特徴とする請求項１又は３に記載のプッシュプルブリッジ磁気センサ。
5. 外部印加磁界が存在しない場合、前記磁気抵抗感知素子は、オンチップ永久磁石、オンチップコイル、二重交換相互作用、形状異方性、又は、少なくともそれらの二つの組み合わせを通じて磁気自由層の磁化方向をバイアス可能であり、かつ、前記オンチップ永久磁石及び前記オンチップコイルによって生成される交差バイアス磁界の方向は、前記Ｙ軸方向であることを特徴とする請求項４に記載のプッシュプルブリッジ磁気センサ。
6. 前記ブリッジは、ハーフブリッジ、フルブリッジ、又は、準ブリッジであることを特徴とする請求項１又は３に記載のプッシュプルブリッジ磁気センサ。
7. 前記プルアーム上の前記プッシュアームと前記プルアーム上の前記磁気抵抗感知素子とが、同数であり、かつ、互いに平行であることを特徴とする請求項１に記載のプッシュプルブリッジ磁気センサ。
8. 前記プッシュアームフラックスコンセントレータと前記プルアームフラックスコンセントレータとが、同数であり、かつ、互いに平行であることを特徴とする請求項１に記載のプッシュプルブリッジ磁気センサ。
9. 前記プッシュアームフラックスコンセントレータ及び前記プルアームフラックスコンセントレータは、細いバー配列であり、かつ、軟質強磁性合金材料、Ｎｉ、Ｆｅ、Ｃｏのうちから一以上の成分を含有する前記軟質強磁性合金材料からなることを特徴とする請求項１又は８に記載のプッシュプルブリッジ磁気センサ。
10. 前記プッシュアーム上及び前記プルアーム上の前記磁気抵抗感知素子の位置の磁界のゲイン係数Ａｓｎｓは、１よりも大きいことを特徴とする請求項１に記載のプッシュプルブリッジ磁気センサ。
11. 前記プッシュアーム基板及び前記プルアーム基板は、集積回路を備え、又は、集積回路を備える他の基板と接続されることを特徴とする請求項１に記載のプッシュプルブリッジ磁気センサ。
12. 前記集積回路は、ＣＭＯＳ、ＢｉＣＭＯＳ、Ｂｉｐｏｌａｒ、ＢＣＤＭＯＳ又はＳＯＩであり、前記プッシュアームは、前記プッシュアーム基板上の前記集積回路の上に直接堆積され、かつ、前記プルアームは、前記プルアーム基板上の前記集積回路の上に直接堆積されることを特徴とする請求項１１に記載のプッシュプルブリッジ磁気センサ。
13. 前記基板は、オフセット回路、ゲイン回路、校正回路、温度補償回路、及び、論理回路のうち任意の１以上の応用回路を備えるＡＳＩＣチップであることを特徴とする請求項１に記載のプッシュプルブリッジ磁気センサ。
14. 前記論理回路は、デジタルスイッチ回路又は回転角算出回路であることを特徴とする請求項１３に記載のプッシュプルブリッジ磁気センサ。