JP2017224847A - 半導体組立体及び半導体組立体の製造方法 - Google Patents
半導体組立体及び半導体組立体の製造方法 Download PDFInfo
- Publication number
- JP2017224847A JP2017224847A JP2017157232A JP2017157232A JP2017224847A JP 2017224847 A JP2017224847 A JP 2017224847A JP 2017157232 A JP2017157232 A JP 2017157232A JP 2017157232 A JP2017157232 A JP 2017157232A JP 2017224847 A JP2017224847 A JP 2017224847A
- Authority
- JP
- Japan
- Prior art keywords
- die
- dies
- rims
- vias
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73217—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】半導体デバイス100を製造する方法は、第1のダイ104および第2のダイ106上に複数のリム108を形成する段階を含む。複数のリム108は、第1のダイおよび第2のダイから横方向に離れて延伸する。第2のダイは、第1のダイの上方に積層され、積層後に、1つ又は複数のビア112が、複数のリムを貫通して開けられる。半導体デバイスは、個別の第1のダイおよび第2のダイおよび複数の対応するリムの少なくとも1つの上方を延伸する複数の再分配層202を含む。1つ又は複数のビアは、複数の対応するリムを貫通して延伸し、1つ又は複数のビアは、複数のリムを通じて、第1のダイおよび第2のダイと通信する。
【選択図】図1
Description
[項目1]
第1のダイ上および第2のダイ上に、上記第1のダイおよび上記第2のダイから横方向に離れて延伸する複数のリムを形成する段階と、
上記第1のダイの上方に上記第2のダイを積層する段階と、
積層後に、上記複数のリムを貫通して、上記第1のダイおよび上記第2のダイの間を延伸する1つ又は複数のビアを開ける段階と
を含む、積層半導体デバイスを製造する方法。
[項目2]
上記1つ又は複数のビアを導電性材料で充填して、上記第1のダイおよび上記第2のダイを電気的に相互接続する段階を更に含む、
項目1に記載の方法。
[項目3]
上記複数のリムを形成する段階は、上記第1のダイおよび上記第2のダイの上方に誘電性部分を形成する段階を含み、上記複数のリムは上記誘電性部分で形成される、
項目1または2に記載の方法。
[項目4]
上記誘電性部分を形成する段階は、上記第1のダイおよび上記第2のダイの周りに樹脂を成形する段階を含み、上記複数のリムは上記樹脂で形成される、
項目3に記載の方法。
[項目5]
パネルフレーム内に成形される、上記第1のダイを含む第1の複数のダイを有する第1の再構成ダイパネルを形成し、別のパネルフレーム内に成形される、上記第2のダイを含む第2の複数のダイを有する第2の再構成ダイパネルを形成する段階を更に含み、
上記複数のリムを形成する段階は、上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネル内の上記複数のダイの周囲を誘電材料で囲む段階を含む、
項目1に記載の方法。
[項目6]
上記第1の複数のダイおよび上記第2の複数のダイにおける上記複数のダイをソートして、複数の動作可能ダイだけが上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネルを形成するのに用いられることを保証する段階を更に含む、
項目5に記載の方法。
[項目7]
上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネルから、第1の接着ダイおよび第2の接着ダイの別個の複数のスタックを分離する段階を更に含む、
項目6に記載の方法。
[項目8]
上記1つ又は複数のビアを開ける段階は、レーザドリルする段階、機械掘削する段階、又は、化学エッチングする段階の1つ又は複数である、
項目1から7のいずれか一項に記載の方法。
[項目9]
上記1つ又は複数のビアを開ける段階は、上記第1のダイおよび上記第2のダイを通じて連続的である、
項目1から8のいずれか一項に記載の方法。
[項目10]
上記第1のダイ、上記第2のダイまたは上記複数のリムのうちの1つ又は複数の上方に複数の導電性トレースからなる1つ又は複数の再分配層を形成する段階を更に含み、上記1つ又は複数のビアは上記複数のリムにおいて上記複数の導電性トレースと通信する、
項目1から9のいずれか一項に記載の方法。
[項目11]
上記第1のダイの上方に上記第2のダイを積層する段階は、上記第1のダイに対して上記第2のダイを互い違いにして上記第2のダイの少なくとも1つのボンドパッドを露出させる段階を含む、
項目1から10のいずれか一項に記載の方法。
[項目12]
上記1つ又は複数のビアを開ける段階は、上記第1のダイの上記リムを貫通し、上記第2のダイの上記少なくとも1つのボンドパッドへと延伸する少なくとも1つのビアを開ける段階を含む、
項目11に記載の方法。
[項目13]
複数のダイを、動作性能をテストされた複数の動作可能ダイへとソートする段階と、
少なくとも第1の再構成ダイパネルを形成する段階と
を含み、
上記少なくとも第1の再構成パネルを形成する段階は、
ソートされた上記複数の動作可能ダイをパネルフレーム内に配置する段階と、
上記パネルフレーム内の上記複数の動作可能ダイの周りに樹脂を成形して、上記第1の再構成ダイパネルを形成する段階と
を含み、
上記樹脂で形成される複数のリムが、上記複数の動作可能ダイの各々から横方向に延伸する、
積層半導体デバイスを製造する方法。
[項目14]
第2の再構成ダイパネルを形成すべく配置および成形を繰り返す段階を更に含み、
複数のリムが、上記第2の再構成ダイパネルの上記複数の動作可能ダイの各ダイから横方向に離れて延伸する、
項目13に記載の方法。
[項目15]
上記第1の再構成ダイパネルを上記第2の再構成ダイパネルに結合する段階と、
結合された上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネルにおいて、上記複数の動作可能ダイの複数のリムの中に1つ又は複数のビアを開ける段階と
を更に含み、
上記1つ又は複数のビアは、上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネルの間を延伸する、
項目14に記載の方法。
[項目16]
上記第1の再構成ダイパネルを上記第2の再構成ダイパネルに結合する段階は、上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネルの各々の上記複数の動作可能ダイを位置合わせする段階を含む、
項目15に記載の方法。
[項目17]
上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネルを複数の多層パッケージへと分離する段階を更に含み、
複数の多層パッケージの各々は、
上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネルの上記複数の動作可能ダイの少なくとも2つのダイと、
上記1つ又は複数のビアの少なくとも1つのビアと
を備える、
項目15または16に記載の方法。
[項目18]
結合された上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネルにおいて上記1つ又は複数のビアを開ける段階は、上記複数の動作可能ダイの上記複数のリムを貫通する上記1つ又は複数のビアを開ける段階を含む、
項目15から17のいずれか一項に記載の方法。
[項目19]
上記1つ又は複数のビアを導電性材料で充填して、上記第1の再構成ダイパネルおよび上記第2の再構成ダイパネルを電気的に結合する段階を更に含む、
項目15から18のいずれか一項に記載の方法。
[項目20]
少なくとも上記第1の再構成ダイパネルを形成する段階は、上記複数の動作可能ダイおよび個別の上記複数のリムの上方に複数の導電性トレースからなる1つ又は複数の再分配層を形成する段階を含み、上記1つ又は複数のビアは上記複数のリムにおいて上記複数の導電性トレースと通信する、
項目13から19のいずれか一項に記載の方法。
[項目21]
ソートされた上記複数の動作可能ダイを上記パネルフレームに配置する段階は、ソートされた上記複数の動作可能ダイを、上記パネルフレーム内の複数のダイの1つ又は複数の互い違いスタックへと配置する段階を含み、上記複数のダイの1つ又は複数の互い違いスタックの各々は2つ又はそれより多くのダイを含み、上記2つ又はそれより多くのダイの少なくとも1つは、隣接するダイに対して互い違いにされる、
項目13から20のいずれか一項に記載の方法。
[項目22]
上記複数の動作可能ダイの周りに上記樹脂を成形する段階は、上記複数のダイの1つ又は複数の互い違いスタックの各々の周りに上記樹脂を成形する段階を含む、
項目21に記載の方法。
[項目23]
第1のダイと、
上記第1のダイの上方に積層される第2のダイと、
上記第1のダイおよび上記第2のダイの各々から横方向に離れて延伸する複数のリムと、
上記第1のダイと上記第1のダイの上記リムとの上方に延伸する第1の再分配層と、
個別の上記複数のリムの少なくとも1つを貫通して延伸し、上記複数のリムを通じて上記第1のダイおよび上記第2のダイと通信する1つ又は複数のビアと
を備える、積層半導体デバイス。
[項目24]
上記個別の複数のリムは、個別の上記第1のダイおよび上記第2のダイの周りに成形された複数のモールド樹脂リムであり、上記1つ又は複数のビアは、上記複数のモールド樹脂リムの少なくとも1つを貫通して延伸する、
項目23に記載の積層半導体デバイス。
[項目25]
上記第1のダイおよび上記第2のダイの各々の上方に形成され、上記1つ又は複数のリムを含む複数の誘電性部分を更に備え、
上記1つ又は複数のビアは、上記複数の誘電性部分を貫通して延伸する、
項目23または24に記載の積層半導体デバイス。
[項目26]
上記1つ又は複数のビアは、上記第1のダイおよび上記第2のダイから横方向に離間される、
項目23から25のいずれか一項に記載の積層半導体デバイス。
[項目27]
上記第2のダイと、上記第2のダイの上記リムとの上方を延伸する第2の再分配層を更に備える、
項目23から26のいずれか一項に記載の積層半導体デバイス。
[項目28]
上記第1の再分配層および上記第2の再分配層は、上記第1のダイおよび上記第2のダイの個別の複数の専有領域の上方を超えて延伸する複数の導電性トレースのファンアウト構成を提供し、上記1つ又は複数のビアは、上記第1の再分配層および上記第2の再分配層と通信する、
項目27に記載の積層半導体デバイス。
[項目29]
上記複数のビアは、上記第1のダイの上方に上記第2のダイを積層した後に、上記個別の複数のリムの少なくとも1つに形成される、複数の開けられたビアである、
項目23から28のいずれか一項に記載の積層半導体デバイス。
[項目30]
上記第1のダイおよび上記第2のダイを含む複数のダイを更に備え、
上記複数のリムは、上記複数のダイの各々から横方向に延伸し、上記複数のダイは積層構成であり、上記1つ又は複数のビアは、上記複数のダイの上記個別の複数のリムの少なくとも2つを貫通して延伸する、
項目23から29のいずれか一項に記載の積層半導体デバイス。
[項目31]
上記第2のダイは、上記第1のダイに対して互い違いにされ、上記第2のダイは、上記互い違いにすることによる、少なくとも1つの露出ボンドパッドを含む、
項目23から30のいずれか一項に記載の積層半導体デバイス。
[項目32]
上記1つ又は複数のビアは、上記第1のダイの上記リムを貫通して上記第2のダイの上記少なくとも1つの露出ボンドパッドへと延伸する、
項目31に記載の積層半導体デバイス。
Claims (32)
- 第1のダイ上および第2のダイ上に、前記第1のダイおよび前記第2のダイから横方向に離れて延伸する複数のリムを形成する段階と、
前記第1のダイの上方に前記第2のダイを積層する段階と、
積層後に、前記複数のリムを貫通して、前記第1のダイおよび前記第2のダイの間を延伸する1つ又は複数のビアを開ける段階と
を含む、積層半導体デバイスを製造する方法。 - 前記1つ又は複数のビアを導電性材料で充填して、前記第1のダイおよび前記第2のダイを電気的に相互接続する段階を更に含む、
請求項1に記載の方法。 - 前記複数のリムを形成する段階は、前記第1のダイおよび前記第2のダイの上方に誘電性部分を形成する段階を含み、前記複数のリムは前記誘電性部分で形成される、
請求項1または2に記載の方法。 - 前記誘電性部分を形成する段階は、前記第1のダイおよび前記第2のダイの周りに樹脂を成形する段階を含み、前記複数のリムは前記樹脂で形成される、
請求項3に記載の方法。 - パネルフレーム内に成形される、前記第1のダイを含む第1の複数のダイを有する第1の再構成ダイパネルを形成し、別のパネルフレーム内に成形される、前記第2のダイを含む第2の複数のダイを有する第2の再構成ダイパネルを形成する段階を更に含み、
前記複数のリムを形成する段階は、前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネル内の前記複数のダイの周囲を誘電材料で囲む段階を含む、
請求項1に記載の方法。 - 前記第1の複数のダイおよび前記第2の複数のダイにおける前記複数のダイをソートして、複数の動作可能ダイだけが前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネルを形成するのに用いられることを保証する段階を更に含む、
請求項5に記載の方法。 - 前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネルから、第1の接着ダイおよび第2の接着ダイの別個の複数のスタックを分離する段階を更に含む、
請求項6に記載の方法。 - 前記1つ又は複数のビアを開ける段階は、レーザドリルする段階、機械掘削する段階、又は、化学エッチングする段階の1つ又は複数である、
請求項1から7のいずれか一項に記載の方法。 - 前記1つ又は複数のビアを開ける段階は、前記第1のダイおよび前記第2のダイを通じて連続的である、
請求項1から8のいずれか一項に記載の方法。 - 前記第1のダイ、前記第2のダイまたは前記複数のリムのうちの1つ又は複数の上方に複数の導電性トレースからなる1つ又は複数の再分配層を形成する段階を更に含み、前記1つ又は複数のビアは前記複数のリムにおいて前記複数の導電性トレースと通信する、
請求項1から9のいずれか一項に記載の方法。 - 前記第1のダイの上方に前記第2のダイを積層する段階は、前記第1のダイに対して前記第2のダイを互い違いにして前記第2のダイの少なくとも1つのボンドパッドを露出させる段階を含む、
請求項1から10のいずれか一項に記載の方法。 - 前記1つ又は複数のビアを開ける段階は、前記第1のダイの前記リムを貫通し、前記第2のダイの前記少なくとも1つのボンドパッドへと延伸する少なくとも1つのビアを開ける段階を含む、
請求項11に記載の方法。 - 複数のダイを、動作性能をテストされた複数の動作可能ダイへとソートする段階と、
少なくとも第1の再構成ダイパネルを形成する段階と
を含み、
前記少なくとも第1の再構成パネルを形成する段階は、
ソートされた前記複数の動作可能ダイをパネルフレーム内に配置する段階と、
前記パネルフレーム内の前記複数の動作可能ダイの周りに樹脂を成形して、前記第1の再構成ダイパネルを形成する段階と
を含み、
前記樹脂で形成される複数のリムが、前記複数の動作可能ダイの各々から横方向に延伸する、
積層半導体デバイスを製造する方法。 - 第2の再構成ダイパネルを形成すべく配置および成形を繰り返す段階を更に含み、
複数のリムが、前記第2の再構成ダイパネルの前記複数の動作可能ダイの各ダイから横方向に離れて延伸する、
請求項13に記載の方法。 - 前記第1の再構成ダイパネルを前記第2の再構成ダイパネルに結合する段階と、
結合された前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネルにおいて、前記複数の動作可能ダイの複数のリムの中に1つ又は複数のビアを開ける段階と
を更に含み、
前記1つ又は複数のビアは、前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネルの間を延伸する、
請求項14に記載の方法。 - 前記第1の再構成ダイパネルを前記第2の再構成ダイパネルに結合する段階は、前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネルの各々の前記複数の動作可能ダイを位置合わせする段階を含む、
請求項15に記載の方法。 - 前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネルを複数の多層パッケージへと分離する段階を更に含み、
複数の多層パッケージの各々は、
前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネルの前記複数の動作可能ダイの少なくとも2つのダイと、
前記1つ又は複数のビアの少なくとも1つのビアと
を備える、
請求項15または16に記載の方法。 - 結合された前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネルにおいて前記1つ又は複数のビアを開ける段階は、前記複数の動作可能ダイの前記複数のリムを貫通する前記1つ又は複数のビアを開ける段階を含む、
請求項15から17のいずれか一項に記載の方法。 - 前記1つ又は複数のビアを導電性材料で充填して、前記第1の再構成ダイパネルおよび前記第2の再構成ダイパネルを電気的に結合する段階を更に含む、
請求項15から18のいずれか一項に記載の方法。 - 少なくとも前記第1の再構成ダイパネルを形成する段階は、前記複数の動作可能ダイおよび個別の前記複数のリムの上方に複数の導電性トレースからなる1つ又は複数の再分配層を形成する段階を含み、前記1つ又は複数のビアは前記複数のリムにおいて前記複数の導電性トレースと通信する、
請求項13から19のいずれか一項に記載の方法。 - ソートされた前記複数の動作可能ダイを前記パネルフレームに配置する段階は、ソートされた前記複数の動作可能ダイを、前記パネルフレーム内の複数のダイの1つ又は複数の互い違いスタックへと配置する段階を含み、前記複数のダイの1つ又は複数の互い違いスタックの各々は2つ又はそれより多くのダイを含み、前記2つ又はそれより多くのダイの少なくとも1つは、隣接するダイに対して互い違いにされる、
請求項13から20のいずれか一項に記載の方法。 - 前記複数の動作可能ダイの周りに前記樹脂を成形する段階は、前記複数のダイの1つ又は複数の互い違いスタックの各々の周りに前記樹脂を成形する段階を含む、
請求項21に記載の方法。 - 第1のダイと、
前記第1のダイの上方に積層される第2のダイと、
前記第1のダイおよび前記第2のダイの各々から横方向に離れて延伸する複数のリムと、
前記第1のダイと前記第1のダイの前記リムとの上方に延伸する第1の再分配層と、
個別の前記複数のリムの少なくとも1つを貫通して延伸し、前記複数のリムを通じて前記第1のダイおよび前記第2のダイと通信する1つ又は複数のビアと
を備える、積層半導体デバイス。 - 前記個別の複数のリムは、個別の前記第1のダイおよび前記第2のダイの周りに成形された複数のモールド樹脂リムであり、前記1つ又は複数のビアは、前記複数のモールド樹脂リムの少なくとも1つを貫通して延伸する、
請求項23に記載の積層半導体デバイス。 - 前記第1のダイおよび前記第2のダイの各々の上方に形成され、前記1つ又は複数のリムを含む複数の誘電性部分を更に備え、
前記1つ又は複数のビアは、前記複数の誘電性部分を貫通して延伸する、
請求項23または24に記載の積層半導体デバイス。 - 前記1つ又は複数のビアは、前記第1のダイおよび前記第2のダイから横方向に離間される、
請求項23から25のいずれか一項に記載の積層半導体デバイス。 - 前記第2のダイと、前記第2のダイの前記リムとの上方を延伸する第2の再分配層を更に備える、
請求項23から26のいずれか一項に記載の積層半導体デバイス。 - 前記第1の再分配層および前記第2の再分配層は、前記第1のダイおよび前記第2のダイの個別の複数の専有領域の上方を超えて延伸する複数の導電性トレースのファンアウト構成を提供し、前記1つ又は複数のビアは、前記第1の再分配層および前記第2の再分配層と通信する、
請求項27に記載の積層半導体デバイス。 - 前記複数のビアは、前記第1のダイの上方に前記第2のダイを積層した後に、前記個別の複数のリムの少なくとも1つに形成される、複数の開けられたビアである、
請求項23から28のいずれか一項に記載の積層半導体デバイス。 - 前記第1のダイおよび前記第2のダイを含む複数のダイを更に備え、
前記複数のリムは、前記複数のダイの各々から横方向に延伸し、前記複数のダイは積層構成であり、前記1つ又は複数のビアは、前記複数のダイの前記個別の複数のリムの少なくとも2つを貫通して延伸する、
請求項23から29のいずれか一項に記載の積層半導体デバイス。 - 前記第2のダイは、前記第1のダイに対して互い違いにされ、前記第2のダイは、前記互い違いにすることによる、少なくとも1つの露出ボンドパッドを含む、
請求項23から30のいずれか一項に記載の積層半導体デバイス。 - 前記1つ又は複数のビアは、前記第1のダイの前記リムを貫通して前記第2のダイの前記少なくとも1つの露出ボンドパッドへと延伸する、
請求項31に記載の積層半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017157232A JP6961885B2 (ja) | 2013-09-27 | 2017-08-16 | 半導体組立体及び半導体組立体の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016533775A JP2016530720A (ja) | 2013-09-27 | 2013-09-27 | 複数の積層半導体デバイスを相互接続する方法 |
JP2017157232A JP6961885B2 (ja) | 2013-09-27 | 2017-08-16 | 半導体組立体及び半導体組立体の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533775A Division JP2016530720A (ja) | 2013-09-27 | 2013-09-27 | 複数の積層半導体デバイスを相互接続する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017224847A true JP2017224847A (ja) | 2017-12-21 |
JP6961885B2 JP6961885B2 (ja) | 2021-11-05 |
Family
ID=60688445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017157232A Active JP6961885B2 (ja) | 2013-09-27 | 2017-08-16 | 半導体組立体及び半導体組立体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6961885B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10643975B2 (en) | 2013-09-27 | 2020-05-05 | Intel Corporation | Method for interconnecting stacked semiconductor devices |
US12033983B2 (en) | 2023-05-12 | 2024-07-09 | Intel Corporation | Method for interconnecting stacked semiconductor devices |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163324A (ja) * | 2001-11-27 | 2003-06-06 | Nec Corp | ユニット半導体装置及びその製造方法並びに3次元積層型半導体装置 |
JP2009027068A (ja) * | 2007-07-23 | 2009-02-05 | Alps Electric Co Ltd | 半導体装置 |
JP2009111384A (ja) * | 2007-10-26 | 2009-05-21 | 3D Plus | 3d電子モジュールをビアにより垂直に相互接続する方法 |
US20090134528A1 (en) * | 2007-11-28 | 2009-05-28 | Samsung Electronics Co, Ltd. | Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package |
US20100246141A1 (en) * | 2009-03-31 | 2010-09-30 | Hong Kong Applied Science and Technology Research Institute Co. Ltd. (ASTRI) | Electronic package and method of fabrication thereof |
JP2013162071A (ja) * | 2012-02-08 | 2013-08-19 | J Devices:Kk | 半導体装置及びその製造方法 |
-
2017
- 2017-08-16 JP JP2017157232A patent/JP6961885B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163324A (ja) * | 2001-11-27 | 2003-06-06 | Nec Corp | ユニット半導体装置及びその製造方法並びに3次元積層型半導体装置 |
JP2009027068A (ja) * | 2007-07-23 | 2009-02-05 | Alps Electric Co Ltd | 半導体装置 |
JP2009111384A (ja) * | 2007-10-26 | 2009-05-21 | 3D Plus | 3d電子モジュールをビアにより垂直に相互接続する方法 |
US20090134528A1 (en) * | 2007-11-28 | 2009-05-28 | Samsung Electronics Co, Ltd. | Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package |
US20100246141A1 (en) * | 2009-03-31 | 2010-09-30 | Hong Kong Applied Science and Technology Research Institute Co. Ltd. (ASTRI) | Electronic package and method of fabrication thereof |
JP2013162071A (ja) * | 2012-02-08 | 2013-08-19 | J Devices:Kk | 半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10643975B2 (en) | 2013-09-27 | 2020-05-05 | Intel Corporation | Method for interconnecting stacked semiconductor devices |
US11024607B2 (en) | 2013-09-27 | 2021-06-01 | Intel Corporation | Method for interconnecting stacked semiconductor devices |
US11676944B2 (en) | 2013-09-27 | 2023-06-13 | Intel Corporation | Method for interconnecting stacked semiconductor devices |
US12033983B2 (en) | 2023-05-12 | 2024-07-09 | Intel Corporation | Method for interconnecting stacked semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
JP6961885B2 (ja) | 2021-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11024607B2 (en) | Method for interconnecting stacked semiconductor devices | |
TWI732123B (zh) | 具有打線結合的多晶粒堆疊的積體電路封裝 | |
US10381326B2 (en) | Structure and method for integrated circuits packaging with increased density | |
US20220384213A1 (en) | Method for forming chip package structure with molding layer | |
TW202129876A (zh) | 微電子裝置總成及封裝、以及相關方法及系統 | |
CN104051365A (zh) | 芯片布置以及用于制造芯片布置的方法 | |
CN104157619B (zh) | 一种新型PoP堆叠封装结构及其制造方法 | |
US10381288B2 (en) | Packaged semiconductor die and CTE-engineering die pair | |
CN204011396U (zh) | 一种新型PoP堆叠封装结构 | |
US20120193809A1 (en) | Integrated circuit device and method for preparing the same | |
JP6961885B2 (ja) | 半導体組立体及び半導体組立体の製造方法 | |
Jin et al. | Development and characterization of next generation eWLB (embedded Wafer Level BGA) packaging | |
US12033983B2 (en) | Method for interconnecting stacked semiconductor devices | |
CN104517934B (zh) | 用于互连堆叠的半导体器件的方法 | |
RU2664894C1 (ru) | Способ соединения многоуровневых полупроводниковых устройств | |
Huang et al. | 3D multi-chip integration and packaging technology for NAND flash memories | |
Hunt et al. | Synergy between 2.5/3d development and hybrid 3d wafer level fanout | |
Jin et al. | Advanced packaging solutions of next generation eWLB technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190521 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20190521 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190531 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20190604 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20190802 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20190806 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200310 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200407 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200908 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20200923 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201111 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210519 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210615 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210810 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20210914 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6961885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |