JP2017220589A - Manufacturing method of chip resistor - Google Patents

Manufacturing method of chip resistor Download PDF

Info

Publication number
JP2017220589A
JP2017220589A JP2016114636A JP2016114636A JP2017220589A JP 2017220589 A JP2017220589 A JP 2017220589A JP 2016114636 A JP2016114636 A JP 2016114636A JP 2016114636 A JP2016114636 A JP 2016114636A JP 2017220589 A JP2017220589 A JP 2017220589A
Authority
JP
Japan
Prior art keywords
substrate
electrode
dividing
strip
division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016114636A
Other languages
Japanese (ja)
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016114636A priority Critical patent/JP2017220589A/en
Publication of JP2017220589A publication Critical patent/JP2017220589A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a chip resistor, capable of easily and surely forming an end surface electrode.SOLUTION: After a pair of first and second front electrodes 3 and 4 or a resistor 5 or the like is formed to a large scale substrate 11 to which a first dividing groove 12 and a second dividing groove 13 extended in a lattice state are formed, a double strip-like substrate 11A having two strip-like parts is obtained by alternately primary dividing the large scale substrate 11 along the first division groove 12. Sequentially, after an end surface electrode 8 is formed on both division surfaces of the double strip-like substrate 11A, the double strip-like substrate 11A is secondary divided into two strip-like substrates 11B along the first division groove 12 of a center, and the two strip-like substrates 11B are thirdly divided into a chip unit 11C along the second division groove 13.SELECTED DRAWING: Figure 5

Description

本発明は、大判基板に複数組の電極や抵抗体等を形成した後、その大判基板を格子状に分割して個片化するようにしたチップ抵抗器の製造方法に係り、特に、チップ抵抗器の構成要素である電極や抵抗体あるいは端面電極等のいずれかが絶縁基板の表面を左右方向に2分する中心線に関して非線対称となっているチップ抵抗器の製造方法に関するものである。   The present invention relates to a method for manufacturing a chip resistor in which a plurality of sets of electrodes, resistors, etc. are formed on a large substrate, and then the large substrate is divided into a lattice and divided into individual pieces. The present invention relates to a method of manufacturing a chip resistor in which any of electrodes, resistors, end electrodes, etc., which are constituent elements of the device, is non-axisymmetric with respect to a center line that bisects the surface of the insulating substrate in the left-right direction.

従来より、特許文献1に記載されているように、抵抗体に接続する2つの表電極の面積を異ならせ、面積の広い方の表電極をワイヤボンディング用電極として用いると共に、面積の狭い方の表電極に導通する端面電極を半田付け用の端子電極として用いるようにしたチップ抵抗器が提案されている。   Conventionally, as described in Patent Document 1, the area of two surface electrodes connected to a resistor is made different, and the surface electrode with the larger area is used as the wire bonding electrode, and the area with the smaller area is used. There has been proposed a chip resistor in which an end face electrode that conducts to a surface electrode is used as a terminal electrode for soldering.

通常、このようなチップ抵抗器を製造する場合は、格子状に延びる1次分割溝と2次分割溝が形成された大判基板を準備し、この大判基板に対して多数個分の電極と抵抗体および保護膜等を一括して形成した後、大判基板を1次分割溝に沿って1次分割(ブレイク)して短冊状基板を得てから、この短冊状基板の一方の分割面のみに端面電極をスパッタや塗布等を用いて形成し、しかる後、短冊状基板を2次分割溝に沿って2次分割することにより、個片化されたチップ単体を多数個取りするようになっている。   Usually, when manufacturing such a chip resistor, a large substrate having a primary dividing groove and a secondary dividing groove extending in a lattice shape is prepared, and a large number of electrodes and resistors are formed on the large substrate. After forming the body and the protective film in a lump, the large-sized substrate is primarily divided (breaked) along the primary dividing groove to obtain a strip-shaped substrate, and then only on one divided surface of the strip-shaped substrate. The end face electrodes are formed by sputtering or coating, and then the strip-shaped substrate is secondarily divided along the second divided grooves, so that a large number of individual chips are obtained. Yes.

特開平9−162002号公報Japanese Patent Laid-Open No. 9-162002

しかし、特許文献1に記載されたチップ抵抗器のように、端面電極が絶縁基板の一方の端面にしか形成されていないものにおいては、短冊状基板の一方の分割面に端面電極を形成する際に、誤って他方の分割面に端面電極を形成してしまうと不良品になってしまう。すなわち、端面電極を形成する工程で短冊状基板に方向性が発生してしまうため、その方向性を厳密に管理しないと製造ミスを生じる虞があった。   However, when the end face electrode is formed only on one end face of the insulating substrate, such as the chip resistor described in Patent Document 1, when the end face electrode is formed on one divided face of the strip-shaped substrate. In addition, if the end face electrode is formed on the other divided surface by mistake, it becomes a defective product. That is, since the directionality is generated in the strip-shaped substrate in the step of forming the end face electrodes, there is a possibility that a manufacturing error may occur unless the directionality is strictly managed.

また、短冊状基板の分割面に端面電極をスパッタで形成する場合、上下方向に積み重ねた複数の短冊状基板に対して端面電極を一括で形成するのが一般的であるが、抵抗体や保護層が絶縁基板の中心から偏った位置に形成されているチップ抵抗器の場合、短冊状基板の幅方向に沿った断面形状が非対称なものになってしまうため、複数の短冊状基板を水平姿勢に積み重ねることができなくなり、端面電極の形成が極めて困難になるという問題もあった。   In addition, when the end face electrodes are formed by sputtering on the dividing surface of the strip-shaped substrate, it is common to form the end face electrodes at once for a plurality of strip-shaped substrates stacked in the vertical direction. In the case of a chip resistor in which the layer is formed at a position deviated from the center of the insulating substrate, the cross-sectional shape along the width direction of the strip substrate becomes asymmetrical, so multiple strip substrates are placed in a horizontal position. There is also a problem that it becomes impossible to form the end face electrodes and it becomes extremely difficult to form the end face electrodes.

本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、端面電極を簡単かつ確実に形成することができるチップ抵抗器の製造方法を提供することにある。   The present invention has been made in view of such a state of the art, and an object of the present invention is to provide a method of manufacturing a chip resistor capable of easily and reliably forming an end face electrode.

上記の目的を達成するために、本発明によるチップ抵抗器の製造方法は、格子状に延びる多数の第1分割ラインと第2分割ラインが設定された大判基板を準備し、この大判基板の表面における前記第1分割ラインと第2分割ラインで区画された各チップ形成領域内に、所定間隔を存して離間する一対の電極と、これら両電極間に跨る抵抗体とを形成する工程と、前記電極および前記抵抗体が形成された前記大判基板を1つおきの前記第1分割ラインに沿って1次分割することにより、前記第1分割ラインを介して2つの短冊状部分が繋がったダブル短冊状基板を得る工程と、前記ダブル短冊状基板の相対向する両分割面に前記電極に導通する端面電極を形成する工程と、前記端面電極が形成された前記ダブル短冊状基板を前記第1分割ラインに沿って2次分割して短冊状基板を得る工程と、前記短冊状基板を前記第2分割ラインに沿って3次分割して多数のチップ単体に個片化する工程と、を含むことを特徴としている。   In order to achieve the above object, a method for manufacturing a chip resistor according to the present invention prepares a large substrate having a large number of first division lines and second division lines extending in a lattice shape, and the surface of the large substrate. Forming a pair of electrodes spaced apart from each other at a predetermined interval in each chip formation region partitioned by the first division line and the second division line, and a resistor straddling the electrodes. A double substrate in which two strip-shaped portions are connected via the first division lines by primary division of the large substrate on which the electrodes and the resistors are formed along every other first division line. A step of obtaining a strip-shaped substrate; a step of forming end face electrodes that are electrically connected to the electrodes on both opposing surfaces of the double strip-shaped substrate; and the double strip-shaped substrate having the end face electrodes formed thereon Split line A step of obtaining a strip-shaped substrate by dividing the strip-shaped substrate along the second dividing line, and a step of dividing the strip-shaped substrate into a plurality of single chips. It is said.

このように2つの短冊状部分が第1分割ラインを介して繋がったダブル短冊状基板の両分割面に端面電極を形成した後、ダブル短冊状基板を第1分割ラインに沿って2つの短冊状基板に2次分割すると、端面電極の形成時にダブル短冊状基板に方向性がなくなるため、端面電極が短冊状基板の間違った端面に形成されるという製造ミスをなくすことができる。また、電極や抵抗体が偏った位置に形成されて非対称形状の短冊状基板となる場合でも、短冊状基板に2次分割する前のダブル短冊状基板では対称性が維持されるため、複数のダブル短冊状基板を水平姿勢に整列させて積み重ねることができ、複数のダブル短冊状基板の分割面に端面電極をスパッタで一括して形成することができる。   After forming the end face electrodes on both split surfaces of the double strip substrate where the two strip portions are connected via the first split line in this way, the double strip substrate is formed into two strip shapes along the first split line. When the substrate is divided into two, the direction of the double strip substrate is lost when the end surface electrode is formed, so that a manufacturing error that the end surface electrode is formed on the wrong end surface of the strip substrate can be eliminated. In addition, even when the electrodes and resistors are formed at a biased position to form an asymmetric strip-shaped substrate, symmetry is maintained in the double strip-shaped substrate before secondary division into the strip-shaped substrate. Double strip substrates can be stacked in a horizontal orientation, and end electrodes can be collectively formed by sputtering on the divided surfaces of the plurality of double strip substrates.

上記の製造方法において、第1分割ラインに沿う1次分割と2次分割をダイシングやレーザースクライブで行うようにしても良いが、第1分割ラインが大判基板に形成された分割溝であり、2次分割される分割溝の溝深さに対して1次分割される分割溝の溝深さが大きく設定されていると、大判基板から2つの短冊状部分が繋がったダブル短冊状基板を容易に得ることができる。   In the above manufacturing method, the primary division and the secondary division along the first division line may be performed by dicing or laser scribing, but the first division line is a division groove formed on a large substrate, and 2 When the groove depth of the divided groove to be primarily divided is set larger than the groove depth of the divided groove to be divided next, a double strip substrate in which two strip portions are connected from a large substrate can be easily obtained. Can be obtained.

あるいは、第1分割ラインが大判基板に形成された分割溝であり、1次分割される分割溝が大判基板の表面に形成されていると共に、2次分割される分割溝が大判基板の裏面に形成されていると、大判基板から2つの短冊状部分が繋がったダブル短冊状基板を容易に得ることができる。   Alternatively, the first dividing line is a dividing groove formed on the large substrate, the dividing groove to be primarily divided is formed on the surface of the large substrate, and the dividing groove to be divided second is on the back surface of the large substrate. When formed, a double strip substrate in which two strip portions are connected to a large substrate can be easily obtained.

また、上記の製造方法において、大判基板のチップ形成領域内に形成された一対の電極のうち、一方の電極は1次分割される第1分割ラインを跨ぐように形成され、他方の電極は2次分割される第1分割ラインから離れた位置に形成されていると、半田付けとワイヤボンディングを併用して実装可能なチップ抵抗器を製造する場合、半田付け用電極に端面電極を確実に導通させつつ、ワイヤボンディング用電極の短絡をなくすことができる。   In the above manufacturing method, one of the pair of electrodes formed in the chip formation region of the large-sized substrate is formed so as to straddle the first division line that is primarily divided, and the other electrode is 2 If it is formed at a position away from the first division line to be divided next, when manufacturing a chip resistor that can be mounted by using both soldering and wire bonding, the end face electrode is reliably conducted to the soldering electrode. The short circuit of the wire bonding electrode can be eliminated.

この場合において、ダブル短冊状基板に形成された2組の電極は第1分割ラインに関して線対称な形状になっており、これら各電極のうち、第1分割ラインに近い方の電極が遠い方の電極よりも大きく形成されていると、面積の広いワイヤボンディング用電極に対してワイヤを容易に接続することができる。   In this case, the two sets of electrodes formed on the double strip-shaped substrate have a line-symmetric shape with respect to the first dividing line, and among these electrodes, the electrode closer to the first dividing line is the farther one. If formed larger than the electrode, the wire can be easily connected to the wire bonding electrode having a large area.

本発明によるチップ抵抗器の製造方法では、2つの短冊状部分が第1分割ラインを介して繋がったダブル短冊状基板の両分割面に端面電極を形成した後、ダブル短冊状基板を第1分割ラインに沿って2つの短冊状基板に2次分割し、しかる後、短冊状基板を第2分割ラインに沿って3次分割して多数のチップ単体に個片化するようにしたので、端面電極を簡単かつ確実に形成することができる。   In the manufacturing method of the chip resistor according to the present invention, after the end face electrodes are formed on both split surfaces of the double strip substrate in which the two strip portions are connected via the first split line, the double strip substrate is first split. The secondary electrode is divided into two strip-shaped substrates along the line, and then the strip-shaped substrate is divided into three pieces along the second dividing line so as to be separated into a large number of single chips. Can be formed easily and reliably.

本発明の実施形態例に係るチップ抵抗器の断面図である。It is sectional drawing of the chip resistor which concerns on the example embodiment of this invention. 該チップ抵抗器を回路基板に実装した状態を示す説明図である。It is explanatory drawing which shows the state which mounted this chip resistor in the circuit board. 該チップ抵抗器の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程で使用される大判基板の変形例を示す断面図である。It is sectional drawing which shows the modification of the large format board | substrate used by the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程で使用される大判基板の変形例を示す断面図である。It is sectional drawing which shows the modification of the large format board | substrate used by the manufacturing process of this chip resistor.

発明の実施の形態について図面を参照して説明すると、図1に示すように、本発明の実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面に所定間隔を存して形成された第1表電極3および第2表電極4と、これら第1および第2表電極3,4を橋絡するように形成された抵抗体5と、抵抗体5を覆う保護膜6と、絶縁基板2の裏面に形成された裏電極7と、裏電極7と第1表電極3を導通する端面電極8と、第1表電極3と裏電極7および端面電極8の露出部分を覆う第1外部電極9と、第2表電極4の露出部分を覆う第2外部電極10とによって構成されている。   DESCRIPTION OF EMBODIMENTS Embodiments of the present invention will be described with reference to the drawings. As shown in FIG. 1, a chip resistor 1 according to an embodiment of the present invention has a rectangular parallelepiped insulating substrate 2 and a predetermined surface on the surface of the insulating substrate 2. A first surface electrode 3 and a second surface electrode 4 formed at intervals, a resistor 5 formed so as to bridge the first and second table electrodes 3 and 4, and a resistor 5 A protective film 6 to be covered, a back electrode 7 formed on the back surface of the insulating substrate 2, an end face electrode 8 conducting the back electrode 7 and the first front electrode 3, a first front electrode 3, the back electrode 7 and the end face electrode 8. The first external electrode 9 that covers the exposed portion of the second outer electrode 10 and the second external electrode 10 that covers the exposed portion of the second front electrode 4.

絶縁基板2はセラミックスからなるアルミナ基板であり、この絶縁基板2は後述する大判基板を縦横に格子状に延びる第1分割溝と第2分割溝に沿って分割(ブレイク)して多数個取りされたものである。   The insulating substrate 2 is an alumina substrate made of ceramics, and the insulating substrate 2 is divided into a plurality of large substrates, which will be described later, by dividing (breaking) along a first dividing groove and a second dividing groove extending vertically and horizontally in a lattice shape. It is a thing.

第1表電極3と第2表電極4はAg−Pdペーストを絶縁基板2の表面にスクリーン印刷して乾燥・焼成させたものであり、第1表電極3に対して第2表電極4の方がかなり大きめに形成されている。また、第1表電極3は絶縁基板2の図示左側の端面の近傍に形成されているが、第2表電極4は絶縁基板2の図示右側の端面から所定距離を隔てた内方位置に形成されている。   The first table electrode 3 and the second table electrode 4 are obtained by screen-printing Ag-Pd paste on the surface of the insulating substrate 2, drying and firing the first table electrode 3, and the second table electrode 4 with respect to the first table electrode 3. The size is considerably larger. Further, the first surface electrode 3 is formed in the vicinity of the left end surface of the insulating substrate 2 in the drawing, but the second surface electrode 4 is formed in an inward position at a predetermined distance from the right end surface of the insulating substrate 2 in the drawing. Has been.

抵抗体5は酸化ルテニウム等の抵抗ペーストを絶縁基板2の表面にスクリーン印刷して乾燥・焼成させたものである。この抵抗体5の長手方向の両端部は第1表電極3と第2表電極4に重なっており、図示省略されているが、抵抗体5には抵抗値を調整するためのトリミング溝が形成されている。   The resistor 5 is obtained by screen-printing a resistance paste such as ruthenium oxide on the surface of the insulating substrate 2 and then drying and baking. Both ends of the resistor 5 in the longitudinal direction overlap the first surface electrode 3 and the second surface electrode 4 and are not shown in the figure, but the resistor 5 is formed with a trimming groove for adjusting the resistance value. Has been.

保護膜6はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。   The protective film 6 has a two-layer structure of an undercoat layer and an overcoat layer, of which the undercoat layer is a screen paste of glass paste dried and fired, and the overcoat layer is a screen print of an epoxy resin paste. And heat-cured.

裏電極7はAg−Pdペーストを絶縁基板2の裏面全体にスクリーン印刷して乾燥・焼成させたものである。   The back electrode 7 is obtained by screen-printing Ag—Pd paste on the entire back surface of the insulating substrate 2, drying and firing.

端面電極8は絶縁基板2の端面にNi−Cr等をスパッタしたものであり、この端面電極8は絶縁基板2の図示左側の端面に形成されて第1表電極3と裏電極7を導通している。   The end surface electrode 8 is formed by sputtering Ni—Cr or the like on the end surface of the insulating substrate 2, and this end surface electrode 8 is formed on the left end surface of the insulating substrate 2 in the figure to conduct the first front electrode 3 and the back electrode 7. ing.

第1および第2外部電極9,10はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたAuメッキ層である。ここで、第2外部電極10は保護膜6から露出する第2表電極4の表面と端面を覆っており、この第2外部電極10も絶縁基板2の図示右側の端面から所定距離を隔てた内方位置に形成されている。   The first and second external electrodes 9 and 10 have a two-layer structure of a barrier layer and an external connection layer, of which the barrier layer is a Ni plating layer formed by electrolytic plating, and the external connection layer is formed by electrolytic plating. It is an Au plating layer. Here, the second external electrode 10 covers the surface and end surface of the second front electrode 4 exposed from the protective film 6, and the second external electrode 10 is also spaced a predetermined distance from the right end surface of the insulating substrate 2 in the drawing. It is formed in the inward position.

このように構成されたチップ抵抗器1は、図2に示すように、回路基板20上に半田付けとワイヤボンディングを併用して実装されるようになっている。すなわち、回路基板20には配線パターン21と図示せぬ配線パターンが離反した状態で設けられており、チップ抵抗器1は、一方の配線パターン21上に搭載された状態で、第1表電極3と裏電極7および端面電極8を覆う第1外部電極9が半田22にて固着されると共に、第2表電極4を覆う第2外部電極10がワイヤ23を介して他方の配線パターンに接続されている。このワイヤ23は金やアルミニウム等からなり、超音波溶着を用いて第2外部電極10と配線パターンにそれぞれ固着されている。   The chip resistor 1 configured as described above is mounted on the circuit board 20 by using both soldering and wire bonding as shown in FIG. That is, the circuit board 20 is provided with a wiring pattern 21 and a wiring pattern (not shown) separated from each other, and the chip resistor 1 is mounted on one wiring pattern 21 and the first surface electrode 3 is mounted. The first external electrode 9 covering the back electrode 7 and the end face electrode 8 is fixed by the solder 22, and the second external electrode 10 covering the second front electrode 4 is connected to the other wiring pattern via the wire 23. ing. The wire 23 is made of gold, aluminum, or the like, and is fixed to the second external electrode 10 and the wiring pattern using ultrasonic welding.

次に、上述の如く構成されたチップ抵抗器1の製造方法について、図3〜図6を参照しながら説明する。なお、図3(a)〜(d)は大判基板の平面図、図4(a)〜(d)は図3(a)〜(d)のX1−X1線に沿う断面図、図5(a)〜(d)はダブル短冊状基板と短冊状基板およびチップ単体の平面図、図6(a)〜(d)は図5(a)〜(d)のX2−X2線に沿う断面図をそれぞれ示している。   Next, a manufacturing method of the chip resistor 1 configured as described above will be described with reference to FIGS. 3A to 3D are plan views of a large-sized substrate, FIGS. 4A to 4D are cross-sectional views taken along line X1-X1 in FIGS. 3A to 3D, and FIG. FIGS. 6A to 6D are plan views of a double strip substrate, a strip substrate, and a single chip, and FIGS. 6A to 6D are cross-sectional views taken along lines X2-X2 in FIGS. Respectively.

まず、図3(a)と図4(a)に示すように、絶縁基板2が多数個取りされる大判基板11を準備する。この大判基板11の表面には断面V字状の第1分割溝12と第2分割溝13が格子状に設けられており、両分割溝12,13によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図3では複数個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板11に対して以下に説明する各工程が一括して行われる。   First, as shown in FIGS. 3A and 4A, a large-sized substrate 11 from which a large number of insulating substrates 2 are taken is prepared. A first divided groove 12 and a second divided groove 13 having a V-shaped cross section are provided in a lattice shape on the surface of the large-sized substrate 11, and each of the squares divided by the divided grooves 12 and 13 is provided. This is a chip formation region for one piece. FIG. 3 representatively shows a plurality of chip formation regions. Actually, however, each process described below is performed collectively on the large substrate 11 corresponding to a large number of chip formation regions. Is called.

すなわち、大判基板11の表面と裏面にAg−Pdペーストをスクリーン印刷して乾燥・焼成することにより、図3(b)と図4(b)に示すように、大判基板11の裏面に第1分割溝12を横切るように複数の帯状の裏電極7を形成すると共に、大判基板11の表面における各チップ形成領域に対をなす第1表電極3と第2表電極4を形成する(電極形成工程)。   That is, Ag-Pd paste is screen-printed on the front and back surfaces of the large substrate 11 and dried and fired, whereby the first substrate is formed on the back surface of the large substrate 11 as shown in FIGS. 3B and 4B. A plurality of strip-like back electrodes 7 are formed so as to cross the dividing grooves 12, and a first surface electrode 3 and a second surface electrode 4 that form a pair in each chip formation region on the surface of the large-sized substrate 11 are formed (electrode formation). Process).

ここで、第1表電極3は任意の第1分割溝12を跨ぐように形成され、第2表電極4はその隣の第1分割溝12を挟んだ離反位置に形成される。すなわち、図3(b)中に示された各チップ形成領域を左側から右方へ順に見ると、第1表電極3、第2表電極4、第2表電極4、第1表電極3、第1表電極3、第2表電極4、第2表電極4‥‥というように、対をなす第1表電極3と第2表電極4は連続するチップ形成領域内で交互に配列を逆にした形態で形成されている。したがって、任意の第1分割溝12を挟んで連続する2つのチップ形成領域では、その第1分割溝12に沿った直線に関して第1表電極3と第2表電極4の対が線対称形状となっている。   Here, the first front electrode 3 is formed so as to straddle the arbitrary first divided groove 12, and the second front electrode 4 is formed at a separation position across the adjacent first divided groove 12. That is, when each chip formation region shown in FIG. 3B is viewed in order from the left side to the right side, the first table electrode 3, the second table electrode 4, the second table electrode 4, the first table electrode 3, The first table electrode 3, the second table electrode 4, the second table electrode 4,..., The first table electrode 3 and the second table electrode 4 that make a pair are alternately reversed in the continuous chip formation region. It is formed in the form. Therefore, in two chip formation regions that are continuous across an arbitrary first division groove 12, the pair of the first table electrode 3 and the second table electrode 4 has a line-symmetric shape with respect to a straight line along the first division groove 12. It has become.

次に、大判基板11の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図3(c)と図4(c)に示すように、対をなす第1表電極3と第2表電極4に接続する複数の抵抗体5を形成する(抵抗体形成工程)。   Next, a resistor paste such as ruthenium oxide is screen-printed on the surface of the large-sized substrate 11, and then dried and baked to form a pair as shown in FIGS. 3 (c) and 4 (c). A plurality of resistors 5 connected to the first table electrode 3 and the second table electrode 4 are formed (resistor forming step).

次に、大判基板11の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体5を覆うアンダーコート層を形成した後、このアンダーコート層の上からトリミング溝(図示省略)を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化することにより、図3(d)と図4(d)に示すように、アンダーコート層とオーバーコート層の2層構造からなる保護膜6を形成する(保護膜形成工程)。   Next, a glass paste is screen-printed on the surface of the large substrate 11, dried and fired to form an undercoat layer covering the resistor 5, and then a trimming groove (not shown) is formed on the undercoat layer. The resistance value is adjusted by forming. Thereafter, an epoxy resin paste is screen-printed so as to cover the undercoat layer and heat-cured, so that the undercoat layer and overcoat layer 2 are formed as shown in FIGS. 3 (d) and 4 (d). A protective film 6 having a layer structure is formed (protective film forming step).

これまでの工程は大判基板11に対する一括処理であるが、次に、大判基板11を1つおきの第1分割溝12に沿って1次分割することにより、図5(a)と図6(a)に示すように、大判基板11から複数のダブル短冊状基板11Aを得る(1次分割工程)。その際、第1表電極3を縦断して延びる第1分割溝12が1次分割され、一対の第2表電極4間を通る第1分割溝12はブレイクされないため、ダブル短冊状基板11Aにはブレイクされずに残った第1分割溝12を介して2つの短冊状部分が繋がった状態となる。これら2つの短冊状部分には一対の表電極3,4と抵抗体5および保護膜6がそれぞれ形成されているが、前述したように、第1分割溝12を挟んで連続する2つのチップ形成領域では、表電極3,4や抵抗体5等が第1分割溝12に沿った直線に関して左右対称形となっているため、ダブル短冊状基板11Aの2つの短冊状部分には左右対称形状の表電極3,4や抵抗体5等が形成されている。   The process up to this point is a batch process for the large-sized substrate 11. Next, the large-sized substrate 11 is primarily divided along every other first dividing groove 12 to obtain FIGS. As shown in a), a plurality of double strip substrates 11A are obtained from the large substrate 11 (primary division step). At this time, the first dividing groove 12 extending longitudinally through the first surface electrode 3 is primarily divided, and the first dividing groove 12 passing between the pair of second surface electrodes 4 is not broken. Is in a state where the two strip-shaped portions are connected via the first dividing groove 12 remaining without being broken. A pair of front electrodes 3 and 4, a resistor 5 and a protective film 6 are formed on each of these two strip-shaped portions. As described above, two continuous chips are formed with the first dividing groove 12 interposed therebetween. In the region, the surface electrodes 3, 4 and the resistor 5 are symmetric with respect to the straight line along the first dividing groove 12, so that the two strip-shaped portions of the double strip substrate 11A have a symmetric shape. The surface electrodes 3 and 4 and the resistor 5 are formed.

次に、ダブル短冊状基板11Aの相対向する両分割面にNi−Cr等をスパッタすることにより、図5(b)と図6(b)に示すように、ダブル短冊状基板11Aの左右両端面に端面電極8を形成し、これら端面電極8によってダブル短冊状基板11Aの表裏両面の対応する第1表電極3と裏電極7を導通する(端面電極形成工程)。かかる端面電極形成工程では、上下方向に積み重ねた複数のダブル短冊状基板11Aに対して端面電極8をスパッタで形成するようになっており、その際にダブル短冊状基板11Aでは左右の対称性が維持されているため、各ダブル短冊状基板11Aを傾くことなく水平姿勢に整列させることができ、ダブル短冊状基板11Aの分割面に端面電極8をスパッタで一括して形成することができる。   Next, both left and right ends of the double strip substrate 11A are sputtered by sputtering Ni—Cr or the like on both opposing surfaces of the double strip substrate 11A as shown in FIGS. 5B and 6B. The end face electrodes 8 are formed on the surface, and the end face electrodes 8 conduct the corresponding first front electrode 3 and back electrode 7 on the front and back surfaces of the double strip substrate 11A (end face electrode forming step). In such an end face electrode forming step, the end face electrodes 8 are formed by sputtering on a plurality of double strip-shaped substrates 11A stacked in the vertical direction. At that time, the double strip-shaped substrate 11A has left-right symmetry. Since it is maintained, each double strip substrate 11A can be aligned in a horizontal posture without tilting, and the end face electrodes 8 can be collectively formed on the split surface of the double strip substrate 11A by sputtering.

しかる後、ダブル短冊状基板11Aを中央の第1分割溝12に沿って2次分割することにより、図5(c)と図6(c)に示すように、1つのダブル短冊状基板11Aから2つの短冊状基板11Bを得る(2次分割工程)。この短冊状基板11Bは一方の端面に端面電極形成工程で形成された端面電極8を有しているが、2次分割工程でブレイクされた短冊状基板11Bの他方の端面に端面電極は形成されておらず、当該端面(2次分割の分割面)と第2表電極4との間には所定間隔が確保されている。   Thereafter, the double strip-shaped substrate 11A is secondarily divided along the central first dividing groove 12, so that one double strip-shaped substrate 11A is formed as shown in FIGS. 5 (c) and 6 (c). Two strip-shaped substrates 11B are obtained (secondary division step). This strip-shaped substrate 11B has an end surface electrode 8 formed on one end surface in the end surface electrode forming step, but the end surface electrode is formed on the other end surface of the strip-shaped substrate 11B broken in the secondary division step. In addition, a predetermined interval is secured between the end surface (second divided surface) and the second surface electrode 4.

次に、短冊状基板11Bを第2分割溝13に沿って3次分割することにより、図5(d)と図6(d)に示すように、短冊状基板11Bからチップ抵抗器と同等の大きさのチップ単体11Cを多数個取りする(3次分割工程)。   Next, the strip-shaped substrate 11B is tertiary-divided along the second dividing groove 13, so that the strip-shaped substrate 11B is equivalent to a chip resistor as shown in FIGS. 5 (d) and 6 (d). A large number of single chips 11C having a size are taken (tertiary division step).

次に、個片化されたチップ単体11Cに対してNi等の電解メッキを施すことにより、第1表電極3と裏電極7および端面電極8の露出部分を覆う下地メッキ層と、第2表電極4の露出部分を覆う下地メッキ層とをそれぞれ形成した後、これら下地メッキ層を覆うようにAuやSn、Cu等の電解メッキを施して外部接続層を形成することにより、メッキ層と外部接続層からなる2層構造の第1外部電極および第2外部電極(いずれも図示省略)が構成され、図1に示すようなチップ抵抗器1が完成する。   Next, by applying electrolytic plating such as Ni to the singulated chip single body 11C, a base plating layer covering the exposed portions of the first front electrode 3, the back electrode 7 and the end face electrode 8, and a second front surface After forming an underlying plating layer that covers the exposed portion of the electrode 4, an external connection layer is formed by applying electrolytic plating of Au, Sn, Cu, or the like so as to cover these underlying plating layers. A first external electrode and a second external electrode (both not shown) having a two-layer structure consisting of connection layers are formed, and the chip resistor 1 as shown in FIG. 1 is completed.

以上説明したように、本実施形態例に係るチップ抵抗器1の製造方法では、大判基板11を1次分割することで2つの短冊状部分を有するダブル短冊状基板11Aを得た後、このダブル短冊状基板11Aの両分割面に端面電極8を形成し、しかる後、ダブル短冊状基板11Aを中央の第1分割溝12に沿って2つの短冊状基板11Bに2次分割してから、短冊状基板11Bを第2分割溝13に沿って個々のチップ単体11Cに3次分割するようにしたので、端面電極8の形成時にダブル短冊状基板11Aに方向性は発生しなくなり、端面電極8が2次分割後の短冊状基板11Bの間違った端面に形成されてしまうという製造ミスをなくすことができる。しかも、ダブル短冊状基板11Aの左右両方から端面電極8を形成することができるため、生産効率を高めることができる。   As described above, in the method of manufacturing the chip resistor 1 according to this embodiment, the double substrate 11A having two strip portions is obtained by first dividing the large substrate 11 and then the double substrate 11A is obtained. The end face electrodes 8 are formed on both divided surfaces of the strip-shaped substrate 11A, and then the double strip-shaped substrate 11A is secondarily divided into two strip-shaped substrates 11B along the first divided groove 12 at the center. Since the substrate 11B is tertiary-divided into individual chips 11C along the second dividing grooves 13, no directionality occurs in the double strip substrate 11A when the end surface electrode 8 is formed. It is possible to eliminate a manufacturing error that the strip-shaped substrate 11B after the secondary division is formed on the wrong end face. In addition, since the end face electrodes 8 can be formed from both the left and right sides of the double strip substrate 11A, the production efficiency can be increased.

また、2次分割後の短冊状基板11Bについて見ると、両表電極3,4や抵抗体5等が中心から偏った位置に形成されているが、2次分割前のダブル短冊状基板11Aでは、中央の第1分割溝12を介して繋がった2つの短冊状部分の対称性が維持されているため、端面電極8をスパッタで形成する際に、複数のダブル短冊状基板11Aを傾くことなく水平姿勢に整列させることができ、ダブル短冊状基板11Aの分割面に端面電極8をスパッタにより一括して形成することができる。   Further, when looking at the strip-shaped substrate 11B after the secondary division, both the surface electrodes 3, 4 and the resistor 5 are formed at positions deviated from the center, but in the double strip-shaped substrate 11A before the secondary division, Since the symmetry of the two strip-shaped portions connected via the central first dividing groove 12 is maintained, the plurality of double strip-shaped substrates 11A are not inclined when the end face electrode 8 is formed by sputtering. It can be aligned in a horizontal posture, and the end face electrodes 8 can be collectively formed by sputtering on the dividing surface of the double strip substrate 11A.

また、大判基板11の各チップ形成領域内に形成された対をなす第1表電極3と第2表電極4のうち、第1表電極3は1次分割される第1分割溝12を跨ぐように形成され、第2表電極4は1次分割されずにダブル短冊状基板11Aに残る第1分割溝12から離反した位置に形成されるため、半田付けとワイヤボンディングを併用して実装可能なチップ抵抗器1を製造する場合において、半田付け用電極となる第1表電極3に端面電極8を確実に導通させつつ、ワイヤボンディング用電極となる第2表電極4の短絡を確実になくすことができる。   Of the first and second surface electrodes 3 and 4 forming a pair formed in each chip formation region of the large substrate 11, the first surface electrode 3 straddles the first divided groove 12 that is primarily divided. Since the second surface electrode 4 is formed at a position separated from the first divided groove 12 remaining on the double strip substrate 11A without being divided primarily, it can be mounted by using both soldering and wire bonding. When manufacturing a simple chip resistor 1, the end surface electrode 8 is reliably conducted to the first surface electrode 3 serving as a soldering electrode, and the short circuit of the second surface electrode 4 serving as a wire bonding electrode is reliably eliminated. be able to.

さらに、ダブル短冊状基板11Aの2つの短冊状部分に形成された表電極3,4や抵抗体5等の組は中央の第1分割溝12に関して線対称な形状となっており、そのうち第1分割溝12を挟んで対向する内側の第2表電極4が外側の第1表電極3よりも大きく形成されているため、チップ抵抗器1を回路基板20に実装する際に、面積の広いワイヤボンディング用の第2表電極4に対してワイヤ23を容易に接続することができる。   Further, the set of the surface electrodes 3 and 4 and the resistor 5 formed on the two strip portions of the double strip substrate 11A has a shape symmetrical with respect to the central first divided groove 12, and the first of them is the first. Since the inner second surface electrode 4 facing the dividing groove 12 is formed larger than the outer first surface electrode 3, a wire having a large area is mounted when the chip resistor 1 is mounted on the circuit board 20. The wire 23 can be easily connected to the second surface electrode 4 for bonding.

なお、上記実施形態例では、大判基板11の表面に形成された多数の第1分割溝12の溝深さが全て同じに設定されているが、図7に示すように、1次分割される第1分割溝12aの溝深さを2次分割される第1分割溝12bの溝深さよりも大きく(深く)設定するようにしても良い。このような大判基板11を用いると、溝深さが深い方の第1分割溝12aを1次分割して大判基板11からダブル短冊状基板11Aを得る際に、溝深さの浅い方の第1分割溝12bが誤ってブレイクされてしまうことを防止できる。   In the above embodiment, the groove depths of the first divided grooves 12 formed on the surface of the large-sized substrate 11 are all set to be the same. However, as shown in FIG. The groove depth of the first divided groove 12a may be set larger (deeper) than the groove depth of the first divided groove 12b that is secondarily divided. When such a large substrate 11 is used, when the first divided groove 12a having a larger groove depth is primarily divided to obtain a double strip-shaped substrate 11A from the large substrate 11, the first groove having the smaller groove depth is used. It is possible to prevent the one-divided groove 12b from being accidentally broken.

あるいは、図8に示すように、1次分割される第1分割溝12aを大判基板11の表面に形成し、2次分割される第1分割溝12bを大判基板11の裏面に形成するようにしても良く、このような大判基板11を用いると、表面側の第1分割溝12aを開く方向に1次分割する際に、裏面側の第1分割溝12bには閉じる方向の力が作用するため、1次分割時に2次分割される第1分割溝12bがブレイクされてしまうことを防止できる。   Alternatively, as shown in FIG. 8, the first divided grooves 12 a that are primarily divided are formed on the surface of the large substrate 11, and the first divided grooves 12 b that are secondarily divided are formed on the back surface of the large substrate 11. When such a large-sized substrate 11 is used, when the primary division is performed in the opening direction of the front-side first division groove 12a, a force in the closing direction acts on the first division groove 12b on the back surface side. Therefore, it is possible to prevent the first divided groove 12b that is secondarily divided during the first division from being broken.

なお、上記実施形態例では、半田付けとワイヤボンディングを併用して実装可能なチップ抵抗器1の製造方法について説明したが、本発明は、絶縁基板の両端面に端面電極が形成された面実装タイプのチップ抵抗器にも適用可能である。この場合、ダブル短冊状基板の両分割面に第1表電極に導通する端面電極を形成した後、ダブル短冊状基板を2次分割して得られる短冊状基板の分割面に第2表電極に導通する端面電極を形成すれば良い。   In the above embodiment, the manufacturing method of the chip resistor 1 that can be mounted by using both soldering and wire bonding has been described. However, the present invention provides a surface mounting in which end face electrodes are formed on both end faces of an insulating substrate. It is also applicable to type chip resistors. In this case, after forming end face electrodes that are electrically connected to the first surface electrode on both divided surfaces of the double strip substrate, the second surface electrode is formed on the divided surface of the strip substrate obtained by secondary division of the double strip substrate. A conductive end face electrode may be formed.

また、上記実施形態例では、大判基板11に形成された格子状の第1分割溝12と第2分割溝13に沿って1次分割〜3次分割を行うようにしているが、これら1次分割〜3次分割の一部または全部をダイシングやレーザスクライブによって行うことも可能である。その場合、大判基板に分割溝を形成する代わりに分割予想ラインを設定しておき、この分割予想ラインに沿ってダイシングやレーザスクライブを用いて分割すれば良い。   In the above embodiment, the primary division to the tertiary division are performed along the grid-like first division grooves 12 and the second division grooves 13 formed on the large substrate 11. It is also possible to perform part or all of the division to tertiary division by dicing or laser scribing. In that case, instead of forming a dividing groove on a large-sized substrate, an expected division line may be set, and division may be performed along the expected division line using dicing or laser scribing.

1 チップ抵抗器
2 絶縁基板
3 第1表電極
4 第2表電極
5 抵抗体
6 保護膜
7 裏電極
8 端面電極
9 第1外部電極
10 第2外部電極
11 大判基板
11A ダブル短冊状基板
11B 短冊状基板
11C チップ単体
12,12a,12b 第1分割溝(第1分割ライン)
13 第2分割溝(第2分割ライン)
20 回路基板
21 配線パターン
22 半田
23 ワイヤ
DESCRIPTION OF SYMBOLS 1 Chip resistor 2 Insulating substrate 3 1st front electrode 4 2nd front electrode 5 Resistor 6 Protective film 7 Back electrode 8 End surface electrode 9 1st external electrode 10 2nd external electrode 11 Large format board 11A Double strip board 11B Strip shape Substrate 11C Single chip 12, 12a, 12b First dividing groove (first dividing line)
13 Second division groove (second division line)
20 Circuit board 21 Wiring pattern 22 Solder 23 Wire

Claims (5)

格子状に延びる多数の第1分割ラインと第2分割ラインが設定された大判基板を準備し、この大判基板の表面における前記第1分割ラインと第2分割ラインで区画された各チップ形成領域内に、所定間隔を存して離間する一対の電極と、これら両電極間に跨る抵抗体とを形成する工程と、
前記電極および前記抵抗体が形成された前記大判基板を1つおきの前記第1分割ラインに沿って1次分割することにより、前記第1分割ラインを介して2つの短冊状部分が繋がったダブル短冊状基板を得る工程と、
前記ダブル短冊状基板の相対向する両分割面に前記電極に導通する端面電極を形成する工程と、
前記端面電極が形成された前記ダブル短冊状基板を前記第1分割ラインに沿って2次分割して短冊状基板を得る工程と、
前記短冊状基板を前記第2分割ラインに沿って3次分割して多数のチップ単体に個片化する工程と、
を含むことを特徴とするチップ抵抗器の製造方法。
A large-sized substrate having a large number of first dividing lines and second dividing lines extending in a lattice shape is prepared, and each chip forming region partitioned by the first dividing line and the second dividing line on the surface of the large-sized substrate is prepared. And a step of forming a pair of electrodes spaced apart with a predetermined interval, and a resistor straddling between the two electrodes,
A double substrate in which two strip-shaped portions are connected via the first division lines by primary division of the large substrate on which the electrodes and the resistors are formed along every other first division line. Obtaining a strip substrate;
Forming an end face electrode that is electrically connected to the electrode on both opposing facets of the double strip substrate; and
A step of obtaining a strip-shaped substrate by secondarily dividing the double strip-shaped substrate on which the end face electrodes are formed along the first dividing line;
A step of dividing the strip substrate into a plurality of single chips by performing a third division along the second division line;
A method for manufacturing a chip resistor, comprising:
請求項1の記載において、前記第1分割ラインは前記大判基板に形成された分割溝であり、2次分割される前記分割溝の溝深さに対して1次分割される前記分割溝の溝深さが大きく設定されていることを特徴とするチップ抵抗器の製造方法。   2. The dividing groove according to claim 1, wherein the first dividing line is a dividing groove formed in the large-sized substrate, and the dividing groove is primarily divided with respect to a groove depth of the dividing groove to be secondarily divided. A method for manufacturing a chip resistor, characterized in that the depth is set large. 請求項1の記載において、前記第1分割ラインは前記大判基板に形成された分割溝であり、1次分割される前記分割溝が前記大判基板の表面に形成されていると共に、2次分割される前記分割溝が前記大判基板の裏面に形成されていることを特徴とするチップ抵抗器の製造方法。   2. The division line according to claim 1, wherein the first dividing line is a dividing groove formed in the large-sized substrate, and the dividing groove to be primarily divided is formed on the surface of the large-sized substrate and is secondarily divided. The chip resistor manufacturing method according to claim 1, wherein the dividing groove is formed on a back surface of the large substrate. 請求項1〜3のいずれか1項の記載において、前記チップ形成領域内に形成された一対の前記電極のうち、一方の前記電極は1次分割される前記第1分割ラインを跨ぐように形成され、他方の前記電極は2次分割される前記第1分割ラインから離れた位置に形成されていることを特徴とするチップ抵抗器の製造方法。   4. The electrode according to claim 1, wherein one of the pair of electrodes formed in the chip formation region is formed so as to straddle the first division line that is primarily divided. 5. And the other electrode is formed at a position away from the first division line that is secondarily divided. 請求項4の記載において、前記ダブル短冊状基板に形成された2組の前記電極は前記第1分割ラインに関して線対称な形状になっており、これら各電極のうち、前記第1分割ラインに近い方の電極が遠い方の電極よりも大きく形成されていることを特徴とするチップ抵抗器の製造方法。   5. The two sets of electrodes formed on the double strip substrate according to claim 4, each having a line-symmetric shape with respect to the first dividing line, and of these electrodes, being close to the first dividing line. A method of manufacturing a chip resistor, wherein one electrode is formed larger than a far electrode.
JP2016114636A 2016-06-08 2016-06-08 Manufacturing method of chip resistor Pending JP2017220589A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016114636A JP2017220589A (en) 2016-06-08 2016-06-08 Manufacturing method of chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016114636A JP2017220589A (en) 2016-06-08 2016-06-08 Manufacturing method of chip resistor

Publications (1)

Publication Number Publication Date
JP2017220589A true JP2017220589A (en) 2017-12-14

Family

ID=60657793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016114636A Pending JP2017220589A (en) 2016-06-08 2016-06-08 Manufacturing method of chip resistor

Country Status (1)

Country Link
JP (1) JP2017220589A (en)

Similar Documents

Publication Publication Date Title
JP2010161135A (en) Chip resistor, and method of making the same
US7882621B2 (en) Method for making chip resistor components
JP3846312B2 (en) Method for manufacturing multiple chip resistors
WO2015008679A1 (en) Chip-resistor manufacturing method
JP2016192509A (en) Chip resistor
JP2017224677A (en) Chip resistor and manufacturing method thereof
JP5255899B2 (en) Chip resistor manufacturing method and chip resistor
JP2017220589A (en) Manufacturing method of chip resistor
JP2017228701A (en) Chip resistor and mounting structure of the same
WO2017057248A1 (en) Chip resistor
JP2016207698A (en) Chip resistor and manufacturing method therefor
JP6688025B2 (en) Chip resistor and method of manufacturing chip resistor
WO2016121203A1 (en) Chip resistor
JP6170726B2 (en) Manufacturing method of chip resistor
JP6749752B2 (en) Chip resistor and method of manufacturing chip resistor
JP2017220596A (en) Chip resistor
JP4295145B2 (en) Manufacturing method of chip resistor
JP6298363B2 (en) Wiring board
JP6506639B2 (en) Method of manufacturing chip resistor
JP6688035B2 (en) Chip resistor
JP5219760B2 (en) Chip resistor and manufacturing method of chip resistor
JP6506636B2 (en) Method of manufacturing chip resistor
JP6715002B2 (en) Chip resistor mounting structure
JP2016225572A (en) Chip resistor and method of manufacturing the same
JP2017204500A (en) Chip component and manufacturing method of chip component