JP2017212266A - Electronic circuit device - Google Patents
Electronic circuit device Download PDFInfo
- Publication number
- JP2017212266A JP2017212266A JP2016102941A JP2016102941A JP2017212266A JP 2017212266 A JP2017212266 A JP 2017212266A JP 2016102941 A JP2016102941 A JP 2016102941A JP 2016102941 A JP2016102941 A JP 2016102941A JP 2017212266 A JP2017212266 A JP 2017212266A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- electronic circuit
- solder
- wiring
- joint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、電子回路装置に関する。 The present invention relates to an electronic circuit device.
省エネルギやCO2排出削減、安全システム等の要求から、自動車に対する高機能化が進んでいる。これにより、自動車に搭載される電子回路装置の個数は増加傾向にあり小型化高機能化の要求がある。 Due to demands for energy conservation, CO 2 emission reduction, safety systems, etc., higher functionality for automobiles is progressing. As a result, the number of electronic circuit devices mounted on automobiles is increasing, and there is a demand for miniaturization and high functionality.
また、近年の自動運転技術の向上により、大量の画像認識、画像処理を行うマイコンが必要とされている。これらの要求から、電子回路装置にはBGAパッケージの搭載が望まれている。 Also, with recent improvements in automatic driving technology, a microcomputer that performs a large amount of image recognition and image processing is required. Because of these requirements, it is desired to mount a BGA package on an electronic circuit device.
BGAパッケージは、パッケージ下部に数百程度の電極を有し、その電極部に形成されたはんだバンプにより基板に接合される。また、このBGAパッケージに含まれる半導体は一般的に発熱量が高い。 The BGA package has several hundred electrodes at the bottom of the package, and is bonded to the substrate by solder bumps formed on the electrode portions. In addition, the semiconductor contained in the BGA package generally has a high calorific value.
小型化、高密度化を目指したBGAパッケージでは、はんだ接合部の長寿命化が課題である。現在、車載用の電子回路装置はエンジンルーム内に搭載される。また、自己発熱によりパッケージ温度は125℃以上まで上昇する。一方、冬季のアラスカ等、マイナス数十℃の環境にも放置される。自動車の耐用年数や走行距離も年々上昇しているため、温度上昇と低温冷却の温度サイクル寿命を長寿命化することが必要である。またさらに、半導体も高機能化することにより、BGAパッケージは多ピン化、狭ピッチ化が進んでいる。はんだ接合される電極の面積も小さくなり、はんだ接合部の寿命が短くなっている。 For BGA packages aimed at miniaturization and high density, the problem is the extension of the life of solder joints. Currently, an in-vehicle electronic circuit device is mounted in an engine room. In addition, the self-heating causes the package temperature to rise above 125 ° C. On the other hand, it is left in an environment of minus tens of degrees Celsius, such as Alaska in winter. Since the service life and mileage of automobiles are increasing year by year, it is necessary to extend the temperature cycle life of temperature rise and low temperature cooling. Furthermore, as semiconductors become more sophisticated, BGA packages are becoming increasingly multi-pin and narrow in pitch. The area of the electrode to be soldered is also reduced, and the life of the solder joint is shortened.
上記の課題に対し、以下のような技術が知られている(例えば、特許文献1〜3参照)。特許文献1では、BGAパッケージ及び基板の電極パッドの構造を工夫することにより、電極パッドとはんだとの接合不良、プリント基板とはんだとの接合不良を解決し、接合部の信頼性を向上する手段を提供している。また、特許文献2では、半導体チップが搭載された配線基板の電極パッドの構造を工夫することにより、はんだ接合部の信頼性を向上させる手段を提供している。特許文献3では、同様に基板の電極パッドの構造を工夫することにより、基板の位置ずれを防止してはんだ接合部の信頼性低下を抑制する手段を提供している。
The following techniques are known for the above problems (see, for example,
BGAパッケージのはんだ接合部を長寿命化させることは大きな課題である。基本的には、はんだ接合部にかかる負荷を低減させるよう、BGAパッケージの封止樹脂の線膨張係数と基板の線膨張係数を近づける必要がある。ただし、封止樹脂の線膨張係数を変更する場合、BGAパッケージ内部の配線にかかる負荷が上昇する。よって、BGAパッケージの封止樹脂は適度な線膨張係数のものを選択せざるを得ない。また一方で、基板の線膨張係数を変更する手段がある。線膨張係数の小さい基材を用いた基板が開発されているが、現状広く普及しているものではないため高コストという問題がある。また、基板は基板内層の配線構造により線膨張係数が変化する。はんだ接合部の寿命を考慮した基板内層の配線構造を構築することも考えられるが、現実的にそのような構造を確立することは困難である。 Extending the life of solder joints in BGA packages is a major issue. Basically, it is necessary to bring the linear expansion coefficient of the sealing resin of the BGA package close to the linear expansion coefficient of the substrate so as to reduce the load applied to the solder joint. However, when changing the linear expansion coefficient of the sealing resin, the load applied to the wiring inside the BGA package increases. Therefore, the BGA package sealing resin must be selected with an appropriate linear expansion coefficient. On the other hand, there is a means for changing the linear expansion coefficient of the substrate. Although a substrate using a base material having a small linear expansion coefficient has been developed, there is a problem of high cost because it is not widely used at present. Further, the linear expansion coefficient of the substrate changes depending on the wiring structure of the inner layer of the substrate. Although it is conceivable to construct a wiring structure of the inner layer of the board in consideration of the life of the solder joint portion, it is difficult to establish such a structure in practice.
これに対し、特許文献1〜特許文献3に開示されるような技術によれば、はんだ接合部の信頼性を確保することができる。
On the other hand, according to the techniques disclosed in
しかし、BGAパッケージ周囲部の基板配線の密度は高いため、特許文献1及び特許文献2に開示されるような電極パッドを配置することが困難な場合がある。また、特許文献3に開示されるような技術では、密度の高い基板配線を引き回せない領域を作るリスクがある。
However, since the density of the substrate wiring around the BGA package is high, it may be difficult to dispose electrode pads as disclosed in
本発明の目的は、配線密度を維持しつつはんだ接合部の信頼性を向上することができる電子回路装置を提供することにある。 An object of the present invention is to provide an electronic circuit device capable of improving the reliability of solder joints while maintaining the wiring density.
上記目的を達成するために、本発明は、複数の電極を有する電子部品と、前記複数の電極に対向する複数の電極パッドを有する基板と、前記複数の電極と前記複数の電極パッドをそれぞれ電気的に接続する複数の第1接合部と、隣接する電極パッドどうしを連結する少なくとも1つの配線と、前記配線に接合し、前記配線によって連結される電極パッド上の前記第1接合部どうしを連結する少なくとも1つの第2接合部と、を備える。 In order to achieve the above object, the present invention provides an electronic component having a plurality of electrodes, a substrate having a plurality of electrode pads opposed to the plurality of electrodes, and electrically connecting the plurality of electrodes and the plurality of electrode pads, respectively. A plurality of first joints that are connected together, at least one wiring that connects adjacent electrode pads, and the first joints on the electrode pads that are bonded to the wirings and connected by the wirings And at least one second joint.
本発明によれば、配線密度を維持しつつはんだ接合部の信頼性を向上することができる電子回路装置を提供することにある。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。 According to the present invention, it is an object of the present invention to provide an electronic circuit device capable of improving the reliability of solder joints while maintaining the wiring density. Problems, configurations, and effects other than those described above will be clarified by the following description of embodiments.
以下、図面を用いて、本発明の第1〜第2の実施形態による電子回路装置の構成及び作用効果について説明する。なお、各図において、同一符号は同一部分を示す。 Hereinafter, the configuration and operational effects of the electronic circuit device according to the first and second embodiments of the present invention will be described with reference to the drawings. In each figure, the same numerals indicate the same parts.
(第1の実施形態)
初めに、図1を用いて、電子回路装置1の全体構成を説明する。図1は、本発明の第1の実施形態による電子回路装置1の例を示した断面模式図である。
(First embodiment)
First, the overall configuration of the
電子回路装置1は、主として、カバー6、ベース7、コネクタ81、基板3を備える。なお、カバー6及びベース7は、筐体を構成する。
The
図1では、BGAパッケージ2、チップ部品51、及びリード部品52ははんだ接合部4を介して基板3に電気的に接続されている。コネクタ81は、基板3に接続されるコネクタピン82を有し、外部コネクタと嵌合する。カバー6とコネクタ81の間、カバー6とベース7の間、コネクタ81とベース7の間は、シール材91でシールされている。
In FIG. 1, the
ベース7は、BGAパッケージ2へ向けて突出するボス71を有する。ボス71の先端側の面と、BGAパッケージ2が搭載される基板の面(一主面)と反対側の面(裏面)は放熱接着剤92で接着される。
The
図2は、基板3に実装される前のBGAパッケージ2を示した模式図である。BGAパッケージ2は、半導体チップ(不図示)が搭載されたパッケージ基板21(インターポーザ)、半導体チップを封止するパッケージ封止樹脂22、はんだ接合部4(はんだバンプ)を備える。
FIG. 2 is a schematic diagram showing the
図3は、BGAパッケージ2のベース7への放熱構造の例を示した模式図である。BGAパッケージ2で発生した熱は、基板3、放熱接着剤92、ボス71、ベース7を介して、大気中に放出される。なお、図3は、BGAパッケージ2の放熱構造を説明するための模式図であり、はんだ接合部4の詳細は、図4を用いて後述する。
FIG. 3 is a schematic diagram showing an example of a heat dissipation structure to the
(はんだ接合部の基本構造)
図4は、本発明の第1の実施形態による電子回路装置1のはんだ接合部4の基本構造を示した模式図である。
(Basic structure of solder joint)
FIG. 4 is a schematic diagram showing the basic structure of the
電子回路装置1は、図4に示すように、BGAパッケージ2(電子部品)、基板3、はんだ接合部4(第1接合部)、配線32(配線部)、及び連結部41(第2接合部)を備える。BGAパッケージ2は、複数の電極21aを有する。基板3は、複数の電極21aに対向する複数の電極パッド32aを有する。複数のはんだ接合部4(第1接合部)は、複数の電極21aと複数の電極パッド32aをそれぞれ電気的に接続する。
As shown in FIG. 4, the
少なくとも1つの配線32は、隣接する電極パッド32aどうしを連結する。また、少なくとも1つの連結部41(第2接合部)は、配線32に接合し、配線32によって連結される電極パッド32a上のはんだ接合部4(第1接合部)どうしを連結する。
At least one
本発明の実施形態において、連結するはんだ接合部4の電極は電源ピンやGNDピン等常に同じ電位の電極であり、連結したとしてもBGAパッケージ2の半導体の性能に影響の少ない電極である必要がある。これは、電源ピンやGNDピン以外の信号ピンにおいても、同様に常に同じ電位を有する電極であれば連結しても良い。
In the embodiment of the present invention, the electrode of the
また、これらの電極がBGAパッケージ2のコーナー部に配置される場合には、はんだ接合部4の連結は信頼性向上手段としてより有効である。隣接するはんだ接合部4の連結は、2個のはんだ接合部4に限らない。連結するはんだ接合部4がすべて同電位である場合には、3個以上の複数個の連結がより望ましい。
Further, when these electrodes are arranged at the corners of the
3個以上の複数個のはんだ接合部4を連結した例を図5〜図7に示す。詳細は、後述するが、図5に示すように、一列に並ぶような形で連結してもよいし、図6〜図7に示すように、コーナー部周辺の3個及び4個のはんだ接合部4が一体化するような形で連結してもよい。また、常に同じ電位を有し基板配線が連結していたとしても、一部のはんだ接合部4の連結により長寿命化が十分得られる場合、それらすべての電極パッド32aに対しはんだ接合部4を連結させなくても良い。
Examples of connecting three or
(第1の例)
図5は、本発明の第1の実施形態による電子回路装置1のはんだ接合部4の連結の一例であり、最外周コーナー部のはんだ接合部4から一列に並ぶような形で連結した例を示した模式図である。
(First example)
FIG. 5 is an example of the connection of the
図5に示すように、連結部41(第2接合部)は、一列に並んでいる。詳細には、連結部41は、BGAパッケージ2(電子部品)の対角線に沿って一列に並んでいる。一列にならんだ連結部41により、連結部41によって連結される電極パッド32a上のはんだ接合部4が補強され、はんだ接合部4の寿命が長くなる。
As shown in FIG. 5, the connecting portions 41 (second joint portions) are arranged in a line. Specifically, the connecting
特に、一列にならんだ連結部41は、最も寿命の短いBGAパッケージ2(電子部品)の隅に配置されるはんだ接合部4を補強するため、BGAパッケージ2のはんだ接合部4の信頼性が向上する。
In particular, the connecting
また、電極パッド32aを変形したり、電極パッド32aから引き出される配線のレイアウトを変更したりする必要がないため、配線密度を維持することができる。 Further, since there is no need to change the electrode pad 32a or change the layout of the wiring drawn from the electrode pad 32a, the wiring density can be maintained.
(第2の例)
図6は、本発明の第1の実施形態による電子回路装置1のはんだ接合部4の連結の第2の例であり、最外周コーナー部のはんだ接合部4及びその隣接する2つのはんだ接合部4を連結した例を示した模式図である。
(Second example)
FIG. 6 is a second example of connection of the
図6に示すように、連結部41(第2接合部)は、BGAパッケージ2(電子部品)の隅に配置されるはんだ接合部4(第1接合部)とそれに隣接するはんだ接合部4を連結する。
As shown in FIG. 6, the connecting portion 41 (second joint portion) includes a solder joint portion 4 (first joint portion) disposed at a corner of the BGA package 2 (electronic component) and a solder
詳細には、連結部41(第2接合部)は、BGAパッケージ2(電子部品)の隅に配置されるはんだ接合部4(第1接合部)とそれに隣接し且つはんだ接合部4の配列の最外周に配置されるはんだ接合部4を連結する。
In detail, the connecting portion 41 (second joint portion) includes an arrangement of the solder joint portion 4 (first joint portion) disposed in the corner of the BGA package 2 (electronic component) and the solder
L字状に繋がった連結部41は、最も寿命の短いBGAパッケージ2(電子部品)の隅に配置されるはんだ接合部4を補強するため、BGAパッケージ2のはんだ接合部4の信頼性が向上する。
The
(第3の例)
図7は、本発明の第1の実施形態による電子回路装置1のはんだ接合部4の連結の第3の例であり、最外周コーナー部のはんだ接合部4及びその隣接する3つのはんだ接合部4を連結した例を示した模式図である。
(Third example)
FIG. 7 is a third example of the connection of the
図7に示すように、連結部41(第2接合部)は、BGAパッケージ2(電子部品)の隅に配置されるはんだ接合部4(第1接合部)とそれに隣接し且つはんだ接合部4の配列の最外周に配置されるはんだ接合部4を連結する。
As shown in FIG. 7, the connecting portion 41 (second joint portion) includes the solder joint portion 4 (first joint portion) disposed at the corner of the BGA package 2 (electronic component) and the solder
また、連結部41(第2接合部)は、BGAパッケージ2(電子部品)の隅に配置されるはんだ接合部4(第1接合部)とそれに隣接し且つBGAパッケージ2の対角線上に配置されるはんだ接合部4を連結する。
The connecting portion 41 (second joint portion) is disposed on the diagonal line of the
連結部41は、3方向から、最も寿命の短いBGAパッケージ2(電子部品)の隅に配置されるはんだ接合部4を補強するため、BGAパッケージ2のはんだ接合部4の信頼性が向上する。
Since the connecting
(電極パッドを連結する配線)
図4に示すように、基板側(基板3上)の電極パッド32aを連結する配線32は、ソルダレジスト31を供給せず露出されるようにする。ソルダレジスト31を供給する領域を配線32よりも大きくし、配線32上面のみでなく配線32の側面も露出させる場合にはより効果的である。配線32の幅は電極パッド32a径よりも小さくても良いが、可能な限り大きい方が良い。電極パッド径よりも大きくすることが可能であれば、より好適である。
(Wiring connecting electrode pads)
As shown in FIG. 4, the
また、配線32の表面にはんだの濡れ性を促進させる処理を施しても良い。例えば、配線32の粗化処理、凹凸形成、切欠き形成等が望ましい。濡れ性を向上させる配線構造の例を図9(図9A、図9B)、図10に示す。
Further, the surface of the
図9(図9A、図9B)は、電極パッド間を連結する配線32において、はんだの濡れ性を向上させるための凹凸形成の例を示した模式図である。図10は、電極パッド間を連結する配線32において、はんだの濡れ性を向上させるための切欠き形成の例を示した模式図である。
FIG. 9 (FIG. 9A, FIG. 9B) is a schematic diagram showing an example of forming irregularities for improving the wettability of solder in the
図9(図9A、図9B)の例では、配線32の表面に、配線方向(配線32の長手方向)に沿って複数の峰状の形状(凹凸)が形成されている。一方、図10の例では、配線32には、その中央に切欠き部33(切り欠き)が形成されている。
In the example of FIG. 9 (FIGS. 9A and 9B), a plurality of ridged shapes (unevenness) are formed on the surface of the
はんだ接合部4の連結方法について、BGAパッケージ2のはんだバンプ形成時に連結させておいても良い。また、BGAパッケージ2を基板3上に接合する前に、基板3の電極パッド32aや電極パッド32a間を連結する配線32上へあらかじめめっき等によりはんだを供給しておいても良い。基板3上へのBGAパッケージ2の接合時にはんだペーストを用いる場合には、電極パッド32a上のみならず電極パッド32a間を連結する配線32上への供給も行う方が望ましい。局所的な印刷マスク厚の変更等、電極パッド32a間を連結する配線32上へのはんだペースト供給量を電極パッド32a上よりも多くする場合には、より好適である。
As for the method of connecting the
はんだ材に関しては、一般的なSn系はんだが好適である。濡れ性を向上させる場合には、Sn-Ag系のはんだを用いてもよい。はんだペーストを用いる場合、BGAパッケージ2のはんだバンプと同種のはんだ材を用いても良いし、異なるはんだ材でも良い。
Regarding the solder material, general Sn-based solder is suitable. In order to improve wettability, Sn-Ag solder may be used. When using a solder paste, the same solder material as the solder bumps of the
接続条件に関しては、採用するはんだの融点直上から260℃程度までの間から選定すればよい。濡れ性を向上させる場合には高温側の温度が好適である。接続時の雰囲気は、大気中よりもN2雰囲気の方が望ましい。 The connection condition may be selected from the range from just above the melting point of the solder to be used to about 260 ° C. In order to improve the wettability, a temperature on the high temperature side is preferable. The atmosphere during connection is preferably an N 2 atmosphere rather than the atmosphere.
(はんだ接合部の製造方法)
本発明の第1の実施形態のはんだ接合部4及び連結部41の製造方法を以下に示す。サンプルは416ピンのBGAパッケージを用いた。パッケージの4隅に存在する4個のはんだ接合部4に対し、図5に示すようにはんだ接合部4を連結させた。はんだ接合部4の連結は、基板3の電極間を連結する配線32に対しソルダレジスト31を避けるようにパターンを決定し、その配線32を露出させた。
(Method for manufacturing solder joints)
A method for manufacturing the solder
電極パッド32aのみならず、その露出した配線32上にもはんだペーストを供給し、リフローによりはんだ接合を行った。リフロー後にX線装置を用いて4隅の3個のはんだ接合部4が連結されていることを確認した。はんだバンプ及びはんだペーストはSn3Ag0.5Cuはんだを用いた。リフローはN2リフロー装置を用い、250℃ピークの温度プロファイルを用いて接合した。
Solder paste was supplied not only to the electrode pad 32a but also to the exposed
(耐久試験)
4隅の3個のはんだ接合部4が連結されていることを確認できたサンプル20個に対し、温度サイクル試験槽を用いて耐久試験を行った。また、比較として、はんだ接合部4を連結していない通常のサンプルについても同様に耐久試験を行った。温度条件は、-40℃/125℃で低温及び高温での保持時間各30分で行った。2000サイクル後に断面観察を行い、き裂進展状況を確認した。
(An endurance test)
An endurance test was conducted on 20 samples, which were confirmed to be connected to the three
き裂進展状況を確認した結果を図11に示す。はんだ接合部4を連結した場合には、通常のサンプルに比べて飛躍的にき裂進展割合が小さく、長寿命であることが確認できた。
Fig. 11 shows the results of confirming the crack growth status. When the
以上説明したように、本実施形態によれば、配線密度を維持しつつはんだ接合部の信頼性を向上することができる。詳細には、本発明の実施形態の構造により、基板配線が連結されている同じ電源ピンやGNDピン間の配線部分にはんだを濡れ広がらせ、隣接するはんだ接合部を連結させることにより、はんだ接合部を長寿命化することが可能である。これにより、BGAパッケージのはんだ接合部信頼性を向上し、高信頼な電子回路装置を得ることが可能である。 As described above, according to this embodiment, the reliability of the solder joint can be improved while maintaining the wiring density. Specifically, according to the structure of the embodiment of the present invention, solder is spread by wetting and spreading the solder between the wiring portions between the same power supply pins and GND pins to which the board wiring is connected, and connecting the adjacent solder joints. It is possible to extend the life of the part. Thereby, it is possible to improve the solder joint reliability of the BGA package and obtain a highly reliable electronic circuit device.
(第2の実施形態)
次に、図8を用いて、はんだ接合部4及び連結部41の別の例を説明する。図8は、本発明の第2の実施形態による電子回路装置1のはんだ接合部4の連結の一例であり、最外周コーナー部のはんだ接合部4及びその隣接する3つのはんだ接合部4を一体化するような形で連結した例を示した模式図である。
(Second embodiment)
Next, another example of the solder
本実施形態では、配線32は、BGAパッケージ2(電子部品)の隅に隣接して配置される4つのはんだ接合部4(第1接合部)によって囲まれる基板3上の領域に形成される。また、連結部41(第2接合部)は、前記領域に形成される配線32に接合する。
In the present embodiment, the
連結部41は、面により、最も寿命の短いBGAパッケージ2(電子部品)の隅に配置されるはんだ接合部4を補強するため、BGAパッケージ2のはんだ接合部4の信頼性が向上する。
Since the connecting
(はんだ接合部の製造方法)
サンプルは第1の実施形態と同様に416ピンのBGAパッケージ2を用いた。BGAパッケージ2の4隅に存在する4個のはんだ接合部4に対し、図8に示すようにはんだ接合部4を連結させた。はんだ接合部4の連結は、基板3の電極間を連結する配線32に対しソルダレジスト31を避けるようにパターンを決定し、その配線32を露出させた。
(Method for manufacturing solder joints)
The sample used was a 416-
電極パッド32aのみならず、その露出した配線32上にもはんだペーストを供給し、リフローによりはんだ接合を行った。リフロー後にX線装置を用いて4隅の4個のはんだ接合部4が連結されていることを確認した。はんだバンプ及びはんだペーストはSn3Ag0.5Cuはんだを用いた。リフローはN2リフロー装置を用い、250℃ピークの温度プロファイルを用いて接合した。
Solder paste was supplied not only to the electrode pad 32a but also to the exposed
(耐久試験)
4隅の4個のはんだ接合部4が連結されていることを確認できたサンプル20個に対し、温度サイクル試験槽を用いて耐久試験を行った。また、比較として、はんだ接合部4を連結していない通常のサンプルについても同様に耐久試験を行った。温度条件は、-40℃/125℃で低温及び高温での保持時間各30分で行った。2000サイクル後に断面観察を行い、き裂進展状況を確認した。
(An endurance test)
An endurance test was conducted on 20 samples, which were confirmed to be connected to the four
き裂進展状況を確認した結果を図12に示す。はんだ接合部4を連結した場合には、通常のサンプルに比べてき裂進展割合が小さく、長寿命であることが確認できた。また、図11と図12を比較すると、図5に示す第1の実施形態の第1の例の構造よりも図8に示す第2の実施形態の構造の方がはんだ接合部4の信頼性を向上することに寄与することが確認できた。
Fig. 12 shows the results of confirming the crack growth status. When the
以上説明したように、本実施形態によれば、配線密度を維持しつつはんだ接合部の信頼性を向上することができる。 As described above, according to this embodiment, the reliability of the solder joint can be improved while maintaining the wiring density.
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。 In addition, this invention is not limited to above-described embodiment, Various modifications are included. For example, the above-described embodiment has been described in detail for easy understanding of the present invention, and is not necessarily limited to the one having all the configurations described. Further, a part of the configuration of an embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of an embodiment. In addition, it is possible to add, delete, and replace other configurations for a part of the configuration of each embodiment.
なお、本発明の実施形態は、以下の態様であってもよい。 In addition, the following aspects may be sufficient as embodiment of this invention.
(1)基板と、前記基板上の一主面にはんだにより接合されたBGAパッケージを有する電子回路装置において、前記BGAパッケージのはんだ接合部に対応する前記基板上の電極パッドのうち、隣接しておりかつ基板配線によりその電極間が連結されている複数の電極パッドに対し、その前記電極パッド及び前記電極パッド間を連結する前記基板配線上にはんだが接合されており、前記基板上の前記電極パッドに接合されたはんだ接合部どうしが連結されていることを特徴とする電子回路装置。 (1) In an electronic circuit device having a substrate and a BGA package bonded to one main surface of the substrate by solder, adjacent to electrode pads on the substrate corresponding to the solder bonding portion of the BGA package And a plurality of electrode pads whose electrodes are connected by substrate wiring, and solder is bonded to the electrode pads and the substrate wiring connecting the electrode pads, and the electrodes on the substrate An electronic circuit device comprising solder joints joined to pads.
(2)(1)の電子回路装置において、前記隣接しておりかつ基板配線によりその電極間が連結されている複数の電極パッドのうち、一部の電極パッド及びそれらの電極パッド間を連結する基板配線上にはんだが接合されており、前記一部の電極パッドに接合されたはんだ接合部どうしが連結されていることを特徴とする電子回路装置。 (2) In the electronic circuit device of (1), some of the electrode pads and the electrode pads are connected among the plurality of electrode pads adjacent to each other and connected between the electrodes by the substrate wiring. An electronic circuit device, wherein solder is joined on a substrate wiring, and solder joints joined to the part of the electrode pads are connected to each other.
(3)(1)及び(2)の電子回路装置において、連結されたはんだ接合部が一列に並んでいることを特徴とする電子回路装置。 (3) The electronic circuit device according to (1) and (2), wherein the connected solder joints are arranged in a line.
BGAパッケージにおいて、電源ピンやGNDピンは複数の電極パッドに振り分けられている。これらの電極パッドはノイズやEMC等の不具合を抑制するため、それぞれ基板側の電極パッド間を連結するように配線される。この場合においても、基板の電極パッドはBGAの電極パッド上に形成されているはんだバンプに対応するように形成される。本発明の実施形態では、この電極間を連結する配線部も露出させることにより、BGAパッケージのはんだバンプや、はんだ接合時に供給されるはんだペーストを濡れ広がらせ、隣接するはんだ接合部を連結することによって長寿命化を実現する。これにより、はんだ接合部の寿命を飛躍的に長寿命化させることが可能である。 In the BGA package, the power supply pins and GND pins are distributed to multiple electrode pads. These electrode pads are wired so as to connect the electrode pads on the substrate side in order to suppress problems such as noise and EMC. Even in this case, the electrode pads of the substrate are formed so as to correspond to the solder bumps formed on the electrode pads of the BGA. In the embodiment of the present invention, by exposing the wiring part connecting the electrodes, the solder bumps of the BGA package and the solder paste supplied at the time of soldering are wetted and spread, and the adjacent soldered parts are connected. Realizes longer life. Thereby, it is possible to dramatically extend the life of the solder joint.
なお、自動車において、省エネルギやCO2排出削減、安全システム等の高機能化は今後もますます進むと考えられる。車載用の電子回路装置は、これらの機能を制御するために必須な装置であり、今後もその付加価値がますます高まると考えられる。このような背景に対し、電子回路装置の信頼性を向上させることが可能な本発明は非常に有用であり、BGAパッケージの搭載されるすべての電子回路装置に有効であると考えられる。 In the automobile, energy saving, CO 2 emission reduction, and higher functions such as safety systems are expected to continue. In-vehicle electronic circuit devices are indispensable for controlling these functions, and it is thought that the added value will continue to increase in the future. Against such a background, the present invention capable of improving the reliability of an electronic circuit device is very useful and is considered to be effective for all electronic circuit devices mounted with a BGA package.
1…電子回路装置
2…BGAパッケージ
21…パッケージ基板
22…パッケージ封止樹脂
23…BGAパッケージコーナー部
3…基板
31…ソルダレジスト
32…電極パッド及び電極パッド間を連結する配線
33…切欠き部
4…はんだ接合部
41…はんだ接合部及び隣接はんだ接合部との連結部
51…チップ部品
52…リード部品
6…カバー
7…ベース
71…ボス
81…コネクタ
82…コネクタピン
91…シール材
92…放熱接着剤
1 ... Electronic circuit device
2 ... BGA package
21 ... Package substrate
22 ... Package sealing resin
23… BGA package corner
3 ... Board
31 ... Solder resist
32 ... Wiring that connects electrode pads and electrode pads
33 ... Notch
4… Solder joint
41. Solder joint and connecting part with adjacent solder joint
51… Chip parts
52… Lead parts
6 ... Cover
7… Base
71 ... Boss
81 ... Connector
82 ... Connector pin
91… Seal material
92 ... Heat dissipation adhesive
Claims (10)
前記複数の電極に対向する複数の電極パッドを有する基板と、
前記複数の電極と前記複数の電極パッドをそれぞれ電気的に接続する複数の第1接合部と、
隣接する電極パッドどうしを連結する少なくとも1つの配線と、
前記配線に接合し、前記配線によって連結される電極パッド上の前記第1接合部どうしを連結する少なくとも1つの第2接合部と、
を備えることを特徴とする電子回路装置。 An electronic component having a plurality of electrodes;
A substrate having a plurality of electrode pads facing the plurality of electrodes;
A plurality of first joints that electrically connect the plurality of electrodes and the plurality of electrode pads, respectively;
At least one wiring connecting adjacent electrode pads;
At least one second joint that joins to the wiring and connects the first joints on the electrode pads connected by the wiring;
An electronic circuit device comprising:
前記第2接合部は、
一列に並んでいる
ことを特徴とする電子回路装置。 The electronic circuit device according to claim 1,
The second joint is
An electronic circuit device characterized by being arranged in a line.
前記第2接合部は、
前記電子部品の対角線に沿って一列に並んでいる
ことを特徴とする電子回路装置。 The electronic circuit device according to claim 2,
The second joint is
The electronic circuit device is arranged in a line along a diagonal line of the electronic component.
前記第2接合部は、
前記電子部品の隅に配置される前記第1接合部とそれに隣接する前記第1接合部を連結する
ことを特徴とする電子回路装置。 The electronic circuit device according to claim 1,
The second joint is
An electronic circuit device comprising: connecting the first joint disposed in a corner of the electronic component and the first joint adjacent thereto.
前記第2接合部は、
前記電子部品の隅に配置される前記第1接合部とそれに隣接し且つ前記第1接合部の配列の最外周に配置される前記第1接合部を連結する
ことを特徴とする電子回路装置。 The electronic circuit device according to claim 1,
The second joint is
The electronic circuit device, wherein the first joint disposed at a corner of the electronic component and the first joint disposed adjacent to the first joint and disposed at the outermost periphery of the arrangement of the first joint are connected.
前記第2接合部は、
前記電子部品の隅に配置される前記第1接合部とそれに隣接し且つ前記電子部品の対角線上に配置される前記第1接合部を連結する
ことを特徴とする電子回路装置。 The electronic circuit device according to claim 5,
The second joint is
The electronic circuit device, wherein the first joint disposed at a corner of the electronic component is connected to the first joint disposed adjacent to the diagonal of the electronic component.
前記配線は、
前記電子部品の隅に隣接して配置される4つの前記第1接合部によって囲まれる基板上の領域に形成され、
前記第2接合部は、
前記領域に形成される前記配線に接合する
ことを特徴とする電子回路装置。 The electronic circuit device according to claim 4,
The wiring is
Formed in a region on the substrate surrounded by the four first joints disposed adjacent to the corners of the electronic component;
The second joint is
An electronic circuit device, wherein the electronic circuit device is bonded to the wiring formed in the region.
前記配線の表面に、
凹凸が形成される
ことを特徴とする電子回路装置。 The electronic circuit device according to claim 1,
On the surface of the wiring,
An electronic circuit device characterized in that irregularities are formed.
前記配線は、
切り欠きを有する
ことを特徴とする電子回路装置。 The electronic circuit device according to claim 1,
The wiring is
An electronic circuit device comprising a notch.
前記配線は、
露出している
ことを特徴とする電子回路装置。 The electronic circuit device according to claim 1,
The wiring is
An electronic circuit device characterized by being exposed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016102941A JP2017212266A (en) | 2016-05-24 | 2016-05-24 | Electronic circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016102941A JP2017212266A (en) | 2016-05-24 | 2016-05-24 | Electronic circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017212266A true JP2017212266A (en) | 2017-11-30 |
Family
ID=60474766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016102941A Pending JP2017212266A (en) | 2016-05-24 | 2016-05-24 | Electronic circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017212266A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019088274A1 (en) | 2017-11-01 | 2019-05-09 | 日本製薬株式会社 | Pharmaceutical composition, method for stabilisng pharmaceutical composition, and method for evaluating storage stability of pharmaceutical composition |
WO2020121793A1 (en) * | 2018-12-14 | 2020-06-18 | パナソニックセミコンダクターソリューションズ株式会社 | Semiconductor device |
-
2016
- 2016-05-24 JP JP2016102941A patent/JP2017212266A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019088274A1 (en) | 2017-11-01 | 2019-05-09 | 日本製薬株式会社 | Pharmaceutical composition, method for stabilisng pharmaceutical composition, and method for evaluating storage stability of pharmaceutical composition |
WO2020121793A1 (en) * | 2018-12-14 | 2020-06-18 | パナソニックセミコンダクターソリューションズ株式会社 | Semiconductor device |
JP6754921B1 (en) * | 2018-12-14 | 2020-09-16 | パナソニックセミコンダクターソリューションズ株式会社 | Semiconductor device |
JP2020174194A (en) * | 2018-12-14 | 2020-10-22 | パナソニックセミコンダクターソリューションズ株式会社 | Semiconductor device |
CN113506849A (en) * | 2018-12-14 | 2021-10-15 | 新唐科技日本株式会社 | Semiconductor device with a plurality of semiconductor chips |
US11569424B2 (en) | 2018-12-14 | 2023-01-31 | Nuvoton Technology Corporation Japan | Semiconductor device |
US12087897B2 (en) | 2018-12-14 | 2024-09-10 | Nuvoton Technology Corporation Japan | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5649805B2 (en) | Manufacturing method of semiconductor device | |
TWI379624B (en) | Printed circuit board and method of producing the same | |
JP4899406B2 (en) | Flip chip type semiconductor device | |
US7696623B2 (en) | Electronic carrier board and package structure thereof | |
US9698132B1 (en) | Chip package stack up for heat dissipation | |
US20130329391A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
JP5649788B2 (en) | Printed circuit board, printed circuit board mounting structure, and printed circuit board mounting method | |
JP2014216650A (en) | Electric system and core module therefor | |
JP6064705B2 (en) | Semiconductor device manufacturing method and semiconductor mounting substrate | |
CN107978570A (en) | Chip-packaging structure and its manufacture method | |
US8258617B2 (en) | Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method | |
JP2011044512A (en) | Semiconductor component | |
JP2012231118A (en) | System and method for securing semiconductor device to printed wiring board | |
JP2017201645A (en) | Circuit board and semiconductor integrated circuit mounting structure | |
JP4887997B2 (en) | Electronic component mounting method | |
JP2017212266A (en) | Electronic circuit device | |
JP2007243106A (en) | Semiconductor package structure | |
TWI401779B (en) | Flexible substrate and semiconductor device | |
JP2007220954A (en) | Semiconductor device and its mounting method | |
JP6323672B2 (en) | Semiconductor device and manufacturing method thereof | |
US20160254241A1 (en) | Printed circuit board and soldering method | |
JP2000261110A (en) | Printed wiring board and semiconductor mounting structure using the same | |
US20210202366A1 (en) | Semiconductor assembly | |
JP2008277691A (en) | Mounting structure of electronic part to double-sided mounting circuit substrate, semiconductor device, and method of manufacturing double-sided mounting semiconductor device | |
JP2007067129A (en) | Mounting structure of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160525 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170120 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170126 |