JP2017209909A - Image forming device - Google Patents

Image forming device Download PDF

Info

Publication number
JP2017209909A
JP2017209909A JP2016105741A JP2016105741A JP2017209909A JP 2017209909 A JP2017209909 A JP 2017209909A JP 2016105741 A JP2016105741 A JP 2016105741A JP 2016105741 A JP2016105741 A JP 2016105741A JP 2017209909 A JP2017209909 A JP 2017209909A
Authority
JP
Japan
Prior art keywords
image data
control circuit
memory
color
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016105741A
Other languages
Japanese (ja)
Inventor
周平 三谷
Shuhei Mitani
周平 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2016105741A priority Critical patent/JP2017209909A/en
Publication of JP2017209909A publication Critical patent/JP2017209909A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Color Electrophotography (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Record Information Processing For Printing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image forming device that is configured to have a function of performing control so that the number of times of memory access is reduced by making data amounts of memory access executed once as large as possible.SOLUTION: The image forming device, which comprises a plurality of recording heads which can form linear images of a plurality of colors extending in a main scanning direction respectively and outputs image data of each color to each of the plurality of recording heads to form a color image, comprises: memorizing means which memorizes the image data for each color; correction value setting means which sets correction values corresponding to mutual displacement amounts of the plurality of recording heads; and control means which controls the recording means on the basis of the set correction values by the correction value setting means and shifts the image data and then outputs the data to the recording heads. The control means shifts a plurality of dots as one body collectively when shifting the image data.SELECTED DRAWING: Figure 1

Description

本発明は、画像形成装置に関するものである。   The present invention relates to an image forming apparatus.

従来、カラープリンタ等の画像形成装置においては、複数の記録ヘッドの保持位置がずれていたり、斜めに傾いて保持されていたりする場合であっても色ずれが生じないように、画像データをメモリに書き込んだり、メモリから読み出したりする際に、メモリのアドレスを細かく切り替えることによって、色ずれを打ち消すような補正を行うようになっている(例えば、特許文献1参照。)。   2. Description of the Related Art Conventionally, in an image forming apparatus such as a color printer, image data is stored in a memory so that color misregistration does not occur even when holding positions of a plurality of recording heads are shifted or tilted. When data is written to or read from the memory, correction is performed so as to cancel the color misregistration by finely switching the memory address (see, for example, Patent Document 1).

特開平9−188000号公報Japanese Patent Laid-Open No. 9-188000

しかしながら、従来の画像形成装置においては、色ずれを打ち消すような補正の精度を向上させるために、補正単位に対応するメモリ内の区画の幅を小さくした場合、アドレス切り替えが頻繁に発生するので、1回のメモリアクセスでメモリの読み書きをするデータ量が小さくなる代わりに、アクセス回数は増加する。   However, in the conventional image forming apparatus, address switching frequently occurs when the width of the partition in the memory corresponding to the correction unit is reduced in order to improve the correction accuracy to cancel the color misregistration. Instead of reducing the amount of data that is read from and written to the memory in a single memory access, the number of accesses increases.

そのため、メモリとして、例えば、SDRAMのようなランダムアクセスを不得意とするメモリを使用する場合、アクセスに要する時間が長くなってしまい、印刷速度向上の障害となってしまう問題があった。   For this reason, for example, when a memory such as SDRAM, which is not good at random access, is used as the memory, there is a problem that the time required for the access becomes long and the printing speed is hindered.

一方、メモリとして、例えば、SRAMのようなランダムアクセスを得意とするメモリを使用する場合、アクセスに要する時間は長くならないが、ランダムアクセスを不得意とするメモリと同容量のメモリを搭載しようとすると、コストが高くなるという問題があった。   On the other hand, for example, when a memory that is good at random access such as SRAM is used as the memory, the time required for access does not become long, but if a memory having the same capacity as a memory that is not good at random access is to be mounted. There was a problem that the cost would be high.

本発明は、前記従来の問題点を解決して、1回のメモリアクセスのデータ量を可能な限り大きいサイズとしてメモリアクセスの回数を削減するように制御する機能を有する画像形成装置を提供することを目的とする。   The present invention provides an image forming apparatus having a function of solving the above-described conventional problems and controlling the amount of data for one memory access to be as large as possible to reduce the number of memory accesses. With the goal.

そのために、本発明の画像形成装置においては、主走査方向に延在するライン状の複数色の画像をそれぞれ形成可能な複数の記録ヘッドを備え、該複数の記録ヘッドのそれぞれに各色の画像データを出力してカラー画像を形成する画像形成装置であって、前記画像データを各色毎に記憶する記憶手段と、前記複数の記録ヘッドの互いのずれ量に応じた補正値を設定する補正値設定手段と、該補正値設定手段が設定した補正値に基づいて前記記憶手段を制御し、画像データをずらして前記記録ヘッドに出力する制御手段とを備え、該制御手段は、前記画像データをずらす際に、複数のドットを一塊としてまとめてずらす。   For this purpose, the image forming apparatus of the present invention includes a plurality of recording heads each capable of forming a plurality of line-shaped images extending in the main scanning direction, and each of the plurality of recording heads has image data of each color. Is a correction value setting for setting a correction value according to the mutual displacement amount of the recording means and the storage means for storing the image data for each color And control means for controlling the storage means based on the correction value set by the correction value setting means and shifting the image data to output to the recording head. The control means shifts the image data. In this case, a plurality of dots are moved together as a lump.

本発明によれば、画像形成装置においては、ランダムアクセスを得意とするコストの高いメモリを用いなくても、メモリアクセス時間の増加を防ぐことができ、印刷速度を向上させることができる。   According to the present invention, in the image forming apparatus, an increase in memory access time can be prevented and a printing speed can be improved without using a high-cost memory that is good at random access.

本発明の実施の形態におけるカラー記録装置の制御部の構成を示すブロック図である。FIG. 3 is a block diagram illustrating a configuration of a control unit of the color recording apparatus according to the embodiment of the present invention. 本発明の実施の形態におけるカラー記録装置の概略構成図である。1 is a schematic configuration diagram of a color recording apparatus according to an embodiment of the present invention. 本発明の実施の形態におけるカラー画像形成ユニットを示す一部切欠斜視図である。1 is a partially cutaway perspective view showing a color image forming unit in an embodiment of the present invention. 本発明の実施の形態におけるテストパターンを示す説明図である。It is explanatory drawing which shows the test pattern in embodiment of this invention. 本発明の実施の形態における副走査方向のずれ及び傾きずれを補正する動作を説明する図である。It is a figure explaining the operation | movement which correct | amends the shift | offset | difference and inclination shift | offset | difference of the subscanning direction in embodiment of this invention. 本発明の実施の形態におけるメモリアクセス制御回路の動作を示すフローチャートである。4 is a flowchart showing an operation of the memory access control circuit in the embodiment of the present invention. 本発明の実施の形態におけるメモリの回路を示すブロック図である。It is a block diagram which shows the circuit of the memory in embodiment of this invention.

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図2は本発明の実施の形態におけるカラー記録装置の概略構成図、図3は本発明の実施の形態におけるカラー画像形成ユニットを示す一部切欠斜視図である。   FIG. 2 is a schematic configuration diagram of a color recording apparatus according to an embodiment of the present invention, and FIG. 3 is a partially cutaway perspective view showing a color image forming unit according to the embodiment of the present invention.

図において、10は画像形成装置としてのカラー記録装置であり、例えば、プリンタ、ファクシミリ機、複写機、又は、プリンタ、ファクシミリ機及び複写機の機能を併せ持つ複合機であって、インクジェット方式、電子写真方式、熱転写方式等の各種の画像形成方式を利用して、印刷用紙等の記録媒体37に画像を形成することが可能な装置であれば、いかなる種類の画像形成装置であってもよい。なお、本実施の形態においては、前記カラー記録装置10が、いわゆるタンデム方式のカラー電子写真式プリンタである場合について説明する。   In the figure, reference numeral 10 denotes a color recording apparatus as an image forming apparatus, for example, a printer, a facsimile machine, a copying machine, or a multifunction machine having the functions of a printer, a facsimile machine, and a copying machine. Any type of image forming apparatus may be used as long as it can form an image on a recording medium 37 such as printing paper by using various image forming methods such as a printing method and a thermal transfer method. In the present embodiment, the case where the color recording apparatus 10 is a so-called tandem color electrophotographic printer will be described.

そして、カラー記録装置10内には、イエロー(Y)、マゼンダ(M)、シアン(C)及びブラック(B)の各色に対応する、4つの記録ヘッドとしての第1〜第4印刷機構P1〜P4が、記録媒体37の搬送方向上流側から下流側へ順に並べられて配設されている。前記第1〜第4印刷機構P1〜P4は、いずれも、電子写真式LED(発光ダイオード)プリント機構であり、使用する現像剤としてのトナーの色が相違するが、実質的に同一の構成を有するものである。   In the color recording apparatus 10, the first to fourth printing mechanisms P1 to P4 serving as four recording heads corresponding to the respective colors of yellow (Y), magenta (M), cyan (C), and black (B). P4 is arranged in order from the upstream side to the downstream side in the conveyance direction of the recording medium 37. Each of the first to fourth printing mechanisms P1 to P4 is an electrophotographic LED (light emitting diode) printing mechanism, and the toner color as a developer to be used is different, but the configuration is substantially the same. It is what you have.

前記第1〜第4印刷機構P1〜P4の各々は、画像形成部12、画像データに従って感光体16を露光するLEDヘッド13、及び、画像形成部12で形成された現像剤像、すなわち、トナー画像を記録媒体37に転写する転写ローラ14を備える。   Each of the first to fourth printing mechanisms P1 to P4 includes an image forming unit 12, an LED head 13 that exposes the photoreceptor 16 according to image data, and a developer image formed by the image forming unit 12, that is, a toner. A transfer roller 14 for transferring an image to the recording medium 37 is provided.

そして、前記画像形成部12は、軸15を中心に矢印aで示される方向に回転する感光体16と、該感光体16の表面を一様に帯電させる帯電ローラ17と、現像部18とを備える。第1印刷機構P1の現像部18にはイエロー(Y)のトナーが収容され、第2印刷機構P2の現像部18にはマゼンタ(M)のトナーが収容され、第3印刷機構P3の現像部18にはシアン(C)のトナーが収容され、第4印刷機構P4の現像部18にはブラック(B)のトナーが収容されている。   The image forming unit 12 includes a photosensitive member 16 that rotates about a shaft 15 in a direction indicated by an arrow a, a charging roller 17 that uniformly charges the surface of the photosensitive member 16, and a developing unit 18. Prepare. The developing unit 18 of the first printing mechanism P1 stores yellow (Y) toner, the developing unit 18 of the second printing mechanism P2 stores magenta (M) toner, and the developing unit of the third printing mechanism P3. 18 contains cyan (C) toner, and the developing unit 18 of the fourth printing mechanism P4 contains black (B) toner.

前記現像部18は、トナーを感光体16に付着させて静電潜像を現像するための現像剤担持体としての回転可能な回転部材である現像ローラ18a、現像ブレード18b、スポンジローラ18c及びトナータンク18dを備える。そして、該トナータンク18dから供給されたトナーは、スポンジローラ18cを経て、現像ブレード18bに達して現像ローラ18aの周面上で薄層化され、感光体16との接触面に達する。前記トナーは、薄層化される際に、現像ローラ18aと現像ブレード18bとに強く擦られて摩擦帯電される。本実施の形態において、トナーは負極性に摩擦帯電されるものとする。また、現像ローラ18aは半導電ゴム材から成るものとする。前記スポンジローラ18cは、トナーを適量だけ現像ブレード18bに搬送する。なお、トナーがなくなったときには、トナータンク18dを交換することによって、新たなトナーを供給することができる。   The developing unit 18 includes a developing roller 18a, a developing blade 18b, a sponge roller 18c, and a toner that are rotatable rotating members as a developer carrier for developing an electrostatic latent image by attaching toner to the photosensitive member 16. A tank 18d is provided. Then, the toner supplied from the toner tank 18d passes through the sponge roller 18c, reaches the developing blade 18b, is thinned on the peripheral surface of the developing roller 18a, and reaches the contact surface with the photoreceptor 16. When the toner is thinned, the toner is rubbed strongly against the developing roller 18a and the developing blade 18b and is triboelectrically charged. In this embodiment, the toner is triboelectrically charged to a negative polarity. The developing roller 18a is made of a semiconductive rubber material. The sponge roller 18c conveys an appropriate amount of toner to the developing blade 18b. When the toner runs out, new toner can be supplied by replacing the toner tank 18d.

前記LEDヘッド13は、図示されないLEDアレイと該LEDアレイを駆動するドライブICとを搭載した基板13a、LEDアレイの光を集光するセルフォックレンズアレイ13b等を備え、後述するインターフェイス部60から入力される画像データに対応してLEDアレイを発光させて感光体16の表面を露光し、該感光体16の表面に静電潜像を形成する。該静電潜像に、現像ローラ18aの周面上のトナーが静電気力によって付着し、トナー画像が形成される。第1印刷機構P1のLEDヘッド13にはカラーの画像データのうちイエローの画像データが入力され、第2印刷機構P2のLEDヘッド13にはカラーの画像データのうちマゼンタの画像データが入力され、第3印刷機構P3のLEDヘッド13にはカラーの画像データのうちシアンの画像データが入力され、第4印刷機構P4のLEDヘッド13にはカラーの画像データのうちブラックの画像データが入力される。   The LED head 13 includes a substrate 13a on which an LED array (not shown) and a drive IC that drives the LED array are mounted, a Selfoc lens array 13b that collects light from the LED array, and the like. The LED array is caused to emit light corresponding to the image data to be exposed to expose the surface of the photoreceptor 16, and an electrostatic latent image is formed on the surface of the photoreceptor 16. Toner on the peripheral surface of the developing roller 18a adheres to the electrostatic latent image by electrostatic force, and a toner image is formed. The yellow image data of the color image data is input to the LED head 13 of the first printing mechanism P1, and the magenta image data of the color image data is input to the LED head 13 of the second printing mechanism P2. Cyan image data of the color image data is input to the LED head 13 of the third printing mechanism P3, and black image data of the color image data is input to the LED head 13 of the fourth printing mechanism P4. .

また、第1印刷機構P1の画像形成部12、第2印刷機構P2の画像形成部12、第3印刷機構P3の画像形成部12及び第4印刷機構P4の画像形成部12は、ケース50に取り付けられ、図3に示すように、1つのカラー画像形成ユニット25として、一体的に構成されている。図2に示される28及び29は、位置決め部材であって、カラー画像形成ユニット25をカラー記録装置10内で位置決めするための部材である。このように、カラー画像形成ユニット25は、カラー記録装置10に着脱することができるようになっている。   The image forming unit 12 of the first printing mechanism P1, the image forming unit 12 of the second printing mechanism P2, the image forming unit 12 of the third printing mechanism P3, and the image forming unit 12 of the fourth printing mechanism P4 are arranged in the case 50. As shown in FIG. 3, the color image forming unit 25 is integrally formed as shown in FIG. Reference numerals 28 and 29 shown in FIG. 2 are positioning members for positioning the color image forming unit 25 in the color recording apparatus 10. As described above, the color image forming unit 25 can be attached to and detached from the color recording apparatus 10.

図3に示されるように、カラー画像形成ユニット25のケース50には、各LEDヘッド13に対応する窓穴50aが開けられている。また、前記ケース50には、各LEDヘッド13に対応する案内ピン穴50b及び50cが設けられ、これにより、各LEDヘッド13をカラー画像形成ユニット25に対して位置決めすることができる。   As shown in FIG. 3, a window hole 50 a corresponding to each LED head 13 is opened in the case 50 of the color image forming unit 25. The case 50 is provided with guide pin holes 50b and 50c corresponding to the LED heads 13 so that the LED heads 13 can be positioned with respect to the color image forming unit 25.

そして、キャリアベルト19は、高抵抗の半導電性プラスチックフィルムから成り、継目なしのエンドレス状(無限軌道状)に形成されていて、駆動ローラ20、従動ローラ21及び張設ローラ22に巻き掛けられている。前記キャリアベルト19の抵抗値は、記録媒体37をキャリアベルト19に静電吸着することができ、かつ、記録媒体37がキャリアベルト19から離されたときに、キャリアベルト19に残存する静電気が自然除電されることができるような範囲にあるものである。   The carrier belt 19 is made of a high-resistance semiconductive plastic film, is formed in a seamless endless shape (infinite track shape), and is wound around the driving roller 20, the driven roller 21, and the tension roller 22. ing. The resistance value of the carrier belt 19 is such that the recording medium 37 can be electrostatically attracted to the carrier belt 19, and when the recording medium 37 is separated from the carrier belt 19, the static electricity remaining on the carrier belt 19 is natural. It is in a range that can be neutralized.

また、前記駆動ローラ20は後述されるモータ64に接続され、該モータ64によって矢印bで示される方向に回転する。これにより、キャリアベルト19は記録媒体37を搬送方向の下流に搬送する。さらに、前記張設ローラ22は、図示されないばね部材によって矢印cで示される方向に付勢され、これにより、常にキャリアベルト19に張力が付与されている。該キャリアベルト19は、その上面部19aが感光体16に対向するように、各感光体16と各転写ローラ14との間を、移動するように配設される。なお、本実施の形態においては、感光体16及び転写ローラ14はキャリアベルト19に接触する。また、キャリアベルト19を間に挟んで、可撓性のゴムやプラスチック材から成るクリーニングブレード24が従動ローラ21に押し付けられている。これにより、クリーニングブレード24の先端がキャリアベルト19に圧接され、該キャリアベルト19の上面部19aに付着している残留トナーを、廃トナータンク23に削り落とすようになっている。   The drive roller 20 is connected to a motor 64 described later, and is rotated in the direction indicated by the arrow b by the motor 64. As a result, the carrier belt 19 transports the recording medium 37 downstream in the transport direction. Further, the tension roller 22 is urged in a direction indicated by an arrow c by a spring member (not shown), whereby a tension is always applied to the carrier belt 19. The carrier belt 19 is disposed so as to move between each photoconductor 16 and each transfer roller 14 so that the upper surface portion 19 a faces the photoconductor 16. In this embodiment, the photoconductor 16 and the transfer roller 14 are in contact with the carrier belt 19. A cleaning blade 24 made of flexible rubber or plastic material is pressed against the driven roller 21 with the carrier belt 19 interposed therebetween. As a result, the tip of the cleaning blade 24 is brought into pressure contact with the carrier belt 19, and residual toner adhering to the upper surface portion 19 a of the carrier belt 19 is scraped off to the waste toner tank 23.

さらに、カラー記録装置10内の、図2における右下側には、給紙機構30が設けられている。該給紙機構30は、用紙収容カセットとホッピング機構とレジストローラとを備える。そして、前記用紙収容カセットは、記録媒体収容箱31と、押し上げ板32と、押圧手段33とを備える。また、前記ホッピング機構は、弁別手段34と、ばね35と、給紙ローラ36とを備える。前記ホッピング機構によって、記録媒体37がガイド38及び39に案内され、一対のレジストローラ40及び41に到達するようになっている。   Further, a paper feeding mechanism 30 is provided in the color recording apparatus 10 on the lower right side in FIG. The paper feed mechanism 30 includes a paper storage cassette, a hopping mechanism, and a registration roller. The paper storage cassette includes a recording medium storage box 31, a push-up plate 32, and a pressing means 33. The hopping mechanism includes a discriminating means 34, a spring 35, and a paper feed roller 36. The recording medium 37 is guided by the guides 38 and 39 by the hopping mechanism and reaches the pair of registration rollers 40 and 41.

記録媒体収容箱31に収納されている記録媒体37は、押し上げ板32を介して、押圧手段33によって上方に付勢され、給紙ローラ36に圧接される。また、前記弁別手段34は、ばね35によって付勢され、給紙ローラ36に圧接される。この状態で、後述されるモータ63によって駆動される給紙ローラ36が、矢印eで示される方向に回転すると、給紙ローラ36と弁別手段34との間に挟まっている記録媒体37が繰り出され、繰り出された記録媒体37は、ガイド38及び39に案内されて、レジストローラ40及び41に到達する。さらに、モータ64によって駆動されるレジストローラ40及び41が、矢印fで示される方向に回転すると、記録媒体37はキャリアベルト19へ導かれる。   The recording medium 37 stored in the recording medium storage box 31 is urged upward by the pressing means 33 via the push-up plate 32 and pressed against the paper feed roller 36. Further, the discriminating means 34 is urged by a spring 35 and pressed against the paper feed roller 36. In this state, when a paper feed roller 36 driven by a motor 63 described later rotates in the direction indicated by the arrow e, the recording medium 37 sandwiched between the paper feed roller 36 and the discriminating means 34 is fed out. The fed recording medium 37 is guided by the guides 38 and 39 and reaches the registration rollers 40 and 41. Further, when the registration rollers 40 and 41 driven by the motor 64 rotate in the direction indicated by the arrow f, the recording medium 37 is guided to the carrier belt 19.

前記レジストローラ40及び41と第1印刷機構P1との間において、キャリアベルト19の上方には、帯電器42が設けられている。該帯電器42は、給紙機構30によって搬送されてきた記録媒体37を帯電してキャリアベルト19の上面部19aに静電吸着させる。なお、記録媒体37の搬送方向に関する帯電器42の手前側には、記録媒体37の先端を検出するフォトインタラプタ70が設けられている。   A charger 42 is provided above the carrier belt 19 between the registration rollers 40 and 41 and the first printing mechanism P1. The charger 42 charges the recording medium 37 conveyed by the paper feeding mechanism 30 and electrostatically attracts it to the upper surface portion 19 a of the carrier belt 19. A photo interrupter 70 that detects the leading end of the recording medium 37 is provided on the front side of the charger 42 in the conveyance direction of the recording medium 37.

また、従動ローラ21の近傍におけるキャリアベルト19の上方には、除電器43が設けられている。該除電器43は、キャリアベルト19に吸着されて搬送されてきた記録媒体37を除電し、キャリアベルト19による静電吸着状態を解除して、記録媒体37をキャリアベルト19から分離しやすくするものである。記録媒体37の搬送方向に関する除電器43の下流側には、記録媒体37の後端を検出するフォトインタラプタ71が設けられている。   Further, a static eliminator 43 is provided above the carrier belt 19 in the vicinity of the driven roller 21. The static eliminator 43 neutralizes the recording medium 37 that has been attracted and conveyed by the carrier belt 19, releases the electrostatic adsorption state by the carrier belt 19, and facilitates separation of the recording medium 37 from the carrier belt 19. It is. A photo interrupter 71 that detects the rear end of the recording medium 37 is provided on the downstream side of the static eliminator 43 in the conveyance direction of the recording medium 37.

さらに、記録媒体37の搬送方向に関する除電器43の下流側には、ガイド44及び定着器45が設けられている。該定着器45は、キャリアベルト19に吸着されて搬送される記録媒体37が感光体16と転写ローラ14との間を通過する際に、感光体16の表面から記録媒体37上に転写されたトナー画像を記録媒体37に定着する装置であって、記録媒体37上のトナーを加熱するヒートローラ46と、該ヒートローラ46とともに記録媒体37を挟んで加圧する加圧ローラ47とを有する。また、前記定着器45における記録媒体37の搬送方向に関する下流は、排出口48になっており、その外側には排出スタッカ49が設けられている。該排出スタッカ49には、排出口48から排出された印刷済みの記録媒体37が載置される。   Further, a guide 44 and a fixing device 45 are provided on the downstream side of the static eliminator 43 in the conveyance direction of the recording medium 37. The fixing device 45 is transferred onto the recording medium 37 from the surface of the photosensitive member 16 when the recording medium 37 conveyed by being attracted to the carrier belt 19 passes between the photosensitive member 16 and the transfer roller 14. The apparatus fixes a toner image to a recording medium 37, and includes a heat roller 46 that heats toner on the recording medium 37, and a pressure roller 47 that presses the recording medium 37 together with the heat roller 46. A downstream side of the fixing device 45 in the transport direction of the recording medium 37 is a discharge port 48, and a discharge stacker 49 is provided outside the discharge port 48. The printed recording medium 37 discharged from the discharge port 48 is placed on the discharge stacker 49.

次に、前記カラー記録装置10の制御部の構成について説明する。   Next, the configuration of the control unit of the color recording apparatus 10 will be described.

図1は本発明の実施の形態におけるカラー記録装置の制御部の構成を示すブロック図である。   FIG. 1 is a block diagram showing a configuration of a control unit of a color recording apparatus according to an embodiment of the present invention.

ここで、符号Y、M、C及びBは、制御部の各部材が第1印刷機構P1、第2印刷機構P2、第3印刷機構P3及び第4印刷機構P4に、それぞれ、対応するものであることを示している。そして、第1印刷機構P1、第2印刷機構P2、第3印刷機構P3及び第4印刷機構P4に対応する各部材を個別に説明する場合には、各色に対応する符号Y、M、C及びBを付与し、前記部材を統合的に説明する場合には、前記符号Y、M、C及びBを付与しないこととする。   Here, symbols Y, M, C, and B correspond to the first printing mechanism P1, the second printing mechanism P2, the third printing mechanism P3, and the fourth printing mechanism P4, respectively. It shows that there is. And when each member corresponding to the 1st printing mechanism P1, the 2nd printing mechanism P2, the 3rd printing mechanism P3, and the 4th printing mechanism P4 is explained individually, numerals Y, M, C corresponding to each color and In the case where B is given and the members are described in an integrated manner, the symbols Y, M, C and B are not given.

図において、51は、制御手段としての制御回路であり、マイクロプロセッサ等の演算装置を備え、カラー記録装置10全体の動作を制御する。前記制御回路51は、第1〜第4印刷機構P1〜P4の各現像器18のスポンジローラ18cに電力を供給するSPバイアス電源52Y、52M、52C及び52B、各現像器18の現像ローラ18aに電力を供給するDBバイアス電源53Y、53M、53C及び53B、第1〜第4印刷機構P1〜P4の各帯電ローラ17に電力を供給する帯電用電源54Y、54M、54C及び54B、並びに、第1〜第4印刷機構P1〜P4の各転写ローラ14を帯電させる電力を供給する転写用電源55Y、55M、55C及び55Bに接続されている。また、前記制御回路51には、帯電器42へ帯電用電力を供給する帯電用電源56、及び、除電器43へ除電用の高圧電力を供給する除電用電源57が接続されている。以上の各電源は、制御回路51の指示によってオン/オフ制御される。   In the figure, reference numeral 51 denotes a control circuit as control means, which includes an arithmetic unit such as a microprocessor and controls the operation of the entire color recording apparatus 10. The control circuit 51 supplies SP bias power supplies 52Y, 52M, 52C and 52B for supplying power to the sponge rollers 18c of the developing devices 18 of the first to fourth printing mechanisms P1 to P4, and the developing rollers 18a of the developing devices 18 respectively. DB bias power supplies 53Y, 53M, 53C and 53B for supplying power, charging power supplies 54Y, 54M, 54C and 54B for supplying power to the charging rollers 17 of the first to fourth printing mechanisms P1 to P4, and the first ˜ It is connected to transfer power supplies 55Y, 55M, 55C and 55B for supplying electric power for charging the transfer rollers 14 of the fourth printing mechanisms P1 to P4. The control circuit 51 is connected to a charging power source 56 for supplying charging power to the charger 42 and a neutralizing power source 57 for supplying high voltage power for neutralization to the neutralizer 43. Each of the above power supplies is on / off controlled according to an instruction from the control circuit 51.

さらに、前記制御回路51には、第1〜第4印刷機構P1〜P4のそれぞれに対応する印刷制御回路58Y、58M、58C及び58Bが接続されている。該印刷制御回路58Y、58M、58C及び58Bは、それぞれ、記憶手段としてのメモリ59Y、59M、59C及び59Bから画像データを受信し、該画像データを制御回路51からの指示に従って、各LEDヘッド13へ送信して該LEDヘッド13の露光時間を制御し、各感光体16の表面に静電潜像を形成する制御を行う。なお、前記メモリ59Y、59M、59C及び59Bは、後述されるRAM59aを備え、インターフェイス部60を介して、図示されない外部装置から受信した画像データを格納する。前記インターフェイス部60は、外部装置(例えば、ホストコンピュータ等)から受信した画像データを色別に分解し、イエローの画像データはメモリ59Yへ、マゼンタの画像データはメモリ59Mへ、シアンの画像データはメモリ59Cへ、ブラックの画像データはメモリ59Bへ、それぞれ、格納する。   Further, the control circuit 51 is connected to printing control circuits 58Y, 58M, 58C and 58B corresponding to the first to fourth printing mechanisms P1 to P4, respectively. The print control circuits 58Y, 58M, 58C and 58B receive image data from the memories 59Y, 59M, 59C and 59B as storage means, respectively, and according to instructions from the control circuit 51, each LED head 13 The exposure time of the LED head 13 is controlled to control the formation of an electrostatic latent image on the surface of each photoconductor 16. The memories 59Y, 59M, 59C and 59B include a RAM 59a described later, and store image data received from an external device (not shown) via the interface unit 60. The interface unit 60 separates image data received from an external device (for example, a host computer) by color, yellow image data to the memory 59Y, magenta image data to the memory 59M, and cyan image data to the memory. The image data of black is stored in the memory 59B.

61は、制御回路51に接続された定着器ドライバであり、定着器45内のヒートローラ46の温度を一定に保つように、該ヒートローラ46内に配設された図示されないヒータを駆動する。   A fixing device driver 61 is connected to the control circuit 51 and drives a heater (not shown) disposed in the heat roller 46 so as to keep the temperature of the heat roller 46 in the fixing device 45 constant.

62は、制御回路51に接続されたモータ駆動回路62であり、給紙ローラ36を駆動して回転させるモータ63と、レジストローラ40及び41、並びに、第1〜第4印刷機構P1〜P4のそれぞれの感光体16、帯電ローラ17、現像ローラ18a、スポンジローラ18c、転写ローラ14、駆動ローラ20及びヒートローラ46を回転させるモータ64とを駆動して回転させる。該モータ64によって回転させられる各ローラは、図示されないギヤ、ベルト等によって互いに連結されている。   A motor driving circuit 62 connected to the control circuit 51 includes a motor 63 that drives and rotates the paper feed roller 36, registration rollers 40 and 41, and first to fourth printing mechanisms P1 to P4. The photosensitive member 16, the charging roller 17, the developing roller 18a, the sponge roller 18c, the transfer roller 14, the driving roller 20, and the motor 64 that rotates the heat roller 46 are driven to rotate. The rollers rotated by the motor 64 are connected to each other by a gear, a belt, etc. (not shown).

65は、制御回路51に接続されたセンサレシーバドライバであり、フォトインタラプタ70及び71を駆動し、それらの出力波形を受信して、制御回路51へ送信する。   Reference numeral 65 denotes a sensor receiver driver connected to the control circuit 51, which drives the photointerrupters 70 and 71, receives their output waveforms, and transmits them to the control circuit 51.

66は、制御回路51に接続されたEEPROMであり、各色毎の主走査方向、副走査方向及びLEDヘッド13の取り付け状態による傾きによる色ずれを補正するためのずれ補正量配列Offset[]を記憶する不揮発性メモリである。前記ずれ補正量配列Offset[]のEEPROM66への記録及びEEPROM66からの読み出しは、制御回路51によって行われる。   Reference numeral 66 denotes an EEPROM connected to the control circuit 51, which stores a shift correction amount array Offset [] for correcting a color shift caused by inclination in the main scanning direction, the sub-scanning direction, and the mounting state of the LED head 13 for each color. This is a non-volatile memory. Recording of the deviation correction amount array Offset [] to the EEPROM 66 and reading from the EEPROM 66 are performed by the control circuit 51.

74は、制御回路51に接続されたタイミングジェネレータであり、プログラマブルカウンタ等を備え、後述されるライン信号Lsを生成する。該ライン信号Lsは、必要に応じて、制御部の各回路へ送信される。   74 is a timing generator connected to the control circuit 51 and includes a programmable counter or the like, and generates a line signal Ls described later. The line signal Ls is transmitted to each circuit of the control unit as necessary.

75は、制御回路51に接続された補正値設定手段としてのメモリアクセス制御回路であり、メモリ59Y、59M、59C及び59Bが画像データを読み出す際の、1回のメモリアクセスサイズsizeとアドレスオフセットAoffsetとを計算する。そして、前記メモリアクセス制御回路75は、メモリアクセス回数を減らすために、アクセスサイズを可能な限り大きくする制御を行う。また、前記メモリアクセス制御回路75は、タイミングジェネレータ74からライン信号Lsを受信し、メモリ59Y、59M、59C及び59Bに対し、メモリアクセスサイズsizeと、アドレスオフセットAoffsetと、メモリアクセス起動パルスRStartとを出力する。   Reference numeral 75 denotes a memory access control circuit serving as a correction value setting unit connected to the control circuit 51. The memory access size size and address offset Aoffset when the memories 59Y, 59M, 59C, and 59B read image data. And calculate. The memory access control circuit 75 performs control to increase the access size as much as possible in order to reduce the number of memory accesses. The memory access control circuit 75 receives the line signal Ls from the timing generator 74, and outputs the memory access size size, the address offset Aoffset, and the memory access activation pulse RSstart to the memories 59Y, 59M, 59C and 59B. Output.

77は、制御回路51に接続されたテストパターン発生回路であり、後述されるテストパターン画像データを発生する。該テストパターン画像データは、制御回路51の指示によって、インターフェイス部60を介して、メモリ59Y、59M、59C及び59Bに送信され、さらに、印刷制御回路58Y、58M、58C及び58Bに送信される。これにより、テストパターンを印刷することができる。   A test pattern generation circuit 77 connected to the control circuit 51 generates test pattern image data described later. The test pattern image data is transmitted to the memories 59Y, 59M, 59C, and 59B via the interface unit 60 according to an instruction from the control circuit 51, and further transmitted to the print control circuits 58Y, 58M, 58C, and 58B. Thereby, a test pattern can be printed.

次に、本実施の形態におけるカラー記録装置10の動作について説明する。まず、記録媒体37にトナー画像を形成する動作である印刷動作、具体的には、カラーのトナー画像を形成するカラー印刷の動作について説明する。   Next, the operation of the color recording apparatus 10 in the present embodiment will be described. First, a printing operation that is an operation for forming a toner image on the recording medium 37, specifically, a color printing operation for forming a color toner image will be described.

カラー記録装置10の図示されない電源がオンされると、制御回路51は、所定の初期設定を実行した後、EEPROM66からずれ補正量配列Offset[]を読み取ってメモリアクセス制御回路75内のワーキングメモリに記憶させる。続いて、制御回路51は、定着器ドライバ61を駆動し、定着器45内のヒートローラ46の温度が所定温度になるまで、ウォーミングアップさせる。なお、制御回路51は、ヒートローラ46の温度が常に一定に保たれるように制御する。   When a power supply (not shown) of the color recording apparatus 10 is turned on, the control circuit 51 executes a predetermined initial setting and then reads the deviation correction amount array Offset [] from the EEPROM 66 and stores it in the working memory in the memory access control circuit 75. Remember. Subsequently, the control circuit 51 drives the fixing device driver 61 to warm up until the temperature of the heat roller 46 in the fixing device 45 reaches a predetermined temperature. Note that the control circuit 51 performs control so that the temperature of the heat roller 46 is always kept constant.

そして、ヒートローラ46の温度が所定温度になると、制御回路51は、モータ駆動回路62を介して、モータ64を駆動させ、駆動ローラ20を回転させて、キャリアベルト19を駆動して矢印dで示される方向に移動させる。キャリアベルト19が1周分より少し長い距離だけ移動された時点で、制御回路51は、モータ64を停止させ、キャリアベルト19の駆動を停止させる。これにより、キャリアベルト19の上面部19aに付着している残留トナーやゴミは、クリーニングブレード24によって削り落とされ、廃トナータンク23に収容される。   When the temperature of the heat roller 46 reaches a predetermined temperature, the control circuit 51 drives the motor 64 via the motor drive circuit 62, rotates the drive roller 20, drives the carrier belt 19, and moves the arrow d. Move in the direction shown. When the carrier belt 19 is moved by a distance slightly longer than one round, the control circuit 51 stops the motor 64 and stops driving the carrier belt 19. As a result, residual toner and dust adhering to the upper surface portion 19 a of the carrier belt 19 are scraped off by the cleaning blade 24 and stored in the waste toner tank 23.

以上により、カラー記録装置10の初期設定が終了し、制御回路51は、インターフェイス部60を介して、外部装置から画像データが送信されてくるのを待機する。   As described above, the initial setting of the color recording apparatus 10 is completed, and the control circuit 51 waits for image data to be transmitted from the external apparatus via the interface unit 60.

そして、ホストコンピュータ等の外部装置から送信されてきた画像データをインターフェイス部60を介して受信すると、制御回路51は、インターフェイス部60及び各メモリ59Y、59M、59C及び59Bに指示を出す。該指示に従って、インターフェイス部60は、受信した画像データを色別に分解し、色別の画像データを色別のメモリ59Y、59M、59C及び59Bに記憶させる。すなわち、イエローの画像データはメモリ59Yに、マゼンタの画像データはメモリ59Mに、シアンの画像データはメモリ59Cに、ブラックの画像データはメモリ59Bに、それぞれ、記憶される。   When image data transmitted from an external device such as a host computer is received via the interface unit 60, the control circuit 51 issues an instruction to the interface unit 60 and the memories 59Y, 59M, 59C, and 59B. In accordance with the instruction, the interface unit 60 separates the received image data for each color, and stores the image data for each color in the memories 59Y, 59M, 59C, and 59B for each color. That is, yellow image data is stored in the memory 59Y, magenta image data is stored in the memory 59M, cyan image data is stored in the memory 59C, and black image data is stored in the memory 59B.

これにより、メモリ59Y、59M、59C及び59Bには、それぞれ、記録媒体37上に印刷される1ページ分の各色の画像データが記憶される。   As a result, the memory 59Y, 59M, 59C, and 59B store image data of each color for one page printed on the recording medium 37, respectively.

次に、この状態から画像データを記録媒体37に印刷する動作について説明する。   Next, an operation for printing image data on the recording medium 37 from this state will be described.

制御回路51は、モータ駆動回路62を介して、モータ63を駆動させ、給紙ローラ36を回転させる。該給紙ローラ36の回転によって、記録媒体収容箱31に収納された記録媒体37が1枚だけ繰り出されてガイド38及び39へ搬送される。制御回路51は、記録媒体37の先端がレジストローラ40及び41に到達する距離より若干長く記録媒体37を搬送させるようにモータ駆動回路62を制御する。   The control circuit 51 drives the motor 63 via the motor drive circuit 62 and rotates the paper feed roller 36. By the rotation of the paper feed roller 36, only one recording medium 37 stored in the recording medium storage box 31 is unwound and conveyed to the guides 38 and 39. The control circuit 51 controls the motor drive circuit 62 so that the recording medium 37 is transported slightly longer than the distance at which the leading edge of the recording medium 37 reaches the registration rollers 40 and 41.

これにより、記録媒体37は、その先端がレジストローラ40及び41のローラの間に押し当てられて若干撓んだ状態になる。この撓みにより、記録媒体37のスキューが修正される。   Thereby, the leading end of the recording medium 37 is pressed slightly between the registration rollers 40 and 41 to be slightly bent. Due to this bending, the skew of the recording medium 37 is corrected.

続いて、制御回路51は、モータ駆動回路62を介してモータ64を駆動させ、レジストローラ40及び41、並びに、第1〜第4印刷機構P1〜P4の感光体16、帯電ローラ17、現像ローラ18a、スポンジローラ18c、転写ローラ14、駆動ローラ20及び定着器45のヒートローラ46を回転させる。これと同時に、第1〜第4印刷機構P1〜P4の帯電ローラ17、現像ローラ18a及びスポンジローラ18cに電圧を印加させるために、制御回路51は、帯電用電源54Y、54M、54C及び54B、DBバイアス電源53Y、53M、53C及び53B、並びに、SPバイアス電源52Y、52M、52C及び52Bをオンにする。   Subsequently, the control circuit 51 drives the motor 64 via the motor drive circuit 62, and the registration rollers 40 and 41, the photosensitive member 16, the charging roller 17, and the developing roller of the first to fourth printing mechanisms P1 to P4. 18a, sponge roller 18c, transfer roller 14, drive roller 20, and heat roller 46 of fixing unit 45 are rotated. At the same time, in order to apply a voltage to the charging roller 17, the developing roller 18a, and the sponge roller 18c of the first to fourth printing mechanisms P1 to P4, the control circuit 51 includes charging power sources 54Y, 54M, 54C and 54B, The DB bias power supplies 53Y, 53M, 53C and 53B, and the SP bias power supplies 52Y, 52M, 52C and 52B are turned on.

以上により、第1〜第4印刷機構P1〜P4の感光体16の表面は、帯電ローラ17によって均一に帯電され、第1〜第4印刷機構P1〜P4のスポンジローラ18c及び現像ローラ18aは所定の高電圧に帯電する。   As described above, the surface of the photosensitive member 16 of the first to fourth printing mechanisms P1 to P4 is uniformly charged by the charging roller 17, and the sponge roller 18c and the developing roller 18a of the first to fourth printing mechanisms P1 to P4 are predetermined. Charged to a high voltage.

続いて、制御回路51は、イエローの画像データを記憶しているメモリ59Yに指令を出し、1ライン分のイエローの画像データをメモリ59Yから、第1印刷機構P1の印刷制御回路58Yへ送信させる。該印刷制御回路58Yは、制御回路51からの指令によって、メモリ59Yから送信されてきた画像データを、第1印刷機構P1のLEDヘッド13へ送信することができる形に変換して、該LEDヘッド13へ送信する。該LEDヘッド13は、送信されてきた画像データに対応してLEDアレイを発光させ、帯電した感光体16の表面に前記画像データに応じた1ライン分の静電潜像を形成する。   Subsequently, the control circuit 51 issues a command to the memory 59Y that stores the yellow image data, and causes the yellow image data for one line to be transmitted from the memory 59Y to the print control circuit 58Y of the first printing mechanism P1. . The print control circuit 58Y converts the image data transmitted from the memory 59Y into a form that can be transmitted to the LED head 13 of the first printing mechanism P1 according to a command from the control circuit 51, and the LED head. 13 to send. The LED head 13 emits light from the LED array corresponding to the transmitted image data, and forms an electrostatic latent image for one line corresponding to the image data on the surface of the charged photoreceptor 16.

このようにして、1ライン毎にメモリ59Yから送信されてくるイエローの画像データは、次々に、感光体16の表面において静電潜像化され、副走査方向の長さ分のイエローの画像データが静電潜像化されると、露光が終了する。そして、静電潜像が形成された感光体16の表面には、現像ローラ18aから供給されるイエローのトナーが付着する。感光体16が回転することによって、静電潜像は、次々にイエローのトナーにより現像される。   In this way, the yellow image data transmitted from the memory 59Y for each line is successively converted into an electrostatic latent image on the surface of the photosensitive member 16, and the yellow image data corresponding to the length in the sub-scanning direction. When the electrostatic latent image is formed, the exposure ends. The yellow toner supplied from the developing roller 18a adheres to the surface of the photoreceptor 16 on which the electrostatic latent image is formed. As the photoconductor 16 rotates, the electrostatic latent images are successively developed with yellow toner.

そして、キャリアベルト19によって搬送される記録媒体37の先端が感光体16と転写ローラ14との間に到達した時点で、制御回路51は、第1印刷機構P1の転写用電源55Yをオンにする。これにより、感光体16の表面上のイエローのトナー画像は、転写ローラ14によって電気的に記録媒体37上に転写される。感光体16の回転によって、イエローのトナー画像は次々に記録媒体37上に転写され、1ページ分のイエローのトナー画像が記録媒体37に転写される。   When the leading edge of the recording medium 37 conveyed by the carrier belt 19 reaches between the photosensitive member 16 and the transfer roller 14, the control circuit 51 turns on the transfer power supply 55Y of the first printing mechanism P1. . As a result, the yellow toner image on the surface of the photoreceptor 16 is electrically transferred onto the recording medium 37 by the transfer roller 14. As the photosensitive member 16 rotates, yellow toner images are successively transferred onto the recording medium 37, and a yellow toner image for one page is transferred onto the recording medium 37.

以上により、第1印刷機構P1による記録媒体37へのイエローのトナー画像の転写が終了する。そして、記録媒体37の後端が感光体16と転写ローラ14との間に到達した時点で、制御回路51は、第1印刷機構P1の転写用電源55Y、帯電用電源54Y、SPバイアス電源52Y及びDBバイアス電源53Yをオフにする。   Thus, the transfer of the yellow toner image onto the recording medium 37 by the first printing mechanism P1 is completed. When the rear end of the recording medium 37 reaches between the photosensitive member 16 and the transfer roller 14, the control circuit 51 controls the transfer power supply 55Y, the charging power supply 54Y, and the SP bias power supply 52Y of the first printing mechanism P1. The DB bias power supply 53Y is turned off.

キャリアベルト19は引き続き駆動されており、該キャリアベルト19によって搬送される記録媒体37は、第1印刷機構P1から第2印刷機構P2へ移動する。そして、第2印刷機構P2による記録媒体37へのマゼンタのトナー画像の転写が行われる。なお、マゼンタのトナー画像が形成されて記録媒体37へ転写される動作は、前述のイエローのトナー画像が形成されて記録媒体37へ転写される動作と同様であるので、その説明を省略する。   The carrier belt 19 is continuously driven, and the recording medium 37 conveyed by the carrier belt 19 moves from the first printing mechanism P1 to the second printing mechanism P2. Then, the magenta toner image is transferred onto the recording medium 37 by the second printing mechanism P2. The operation of forming a magenta toner image and transferring it to the recording medium 37 is the same as the operation of forming the yellow toner image and transferring it to the recording medium 37, and a description thereof will be omitted.

また、キャリアベルト19は引き続き駆動されており、該キャリアベルト19によって搬送される記録媒体37は、第2印刷機構P2から第3印刷機構P3へ移動する。そして、第3印刷機構P3による記録媒体37へのシアンのトナー画像の転写が行われる。なお、シアンのトナー画像が形成されて記録媒体37へ転写される動作は、前述のイエロー及びマゼンタのトナー画像が形成されて記録媒体37へ転写される動作と同様であるので、その説明を省略する。   Further, the carrier belt 19 is continuously driven, and the recording medium 37 transported by the carrier belt 19 moves from the second printing mechanism P2 to the third printing mechanism P3. Then, the cyan toner image is transferred onto the recording medium 37 by the third printing mechanism P3. The operation of forming the cyan toner image and transferring it to the recording medium 37 is the same as the operation of forming the yellow and magenta toner images and transferring them to the recording medium 37, and the description thereof is omitted. To do.

さらに、キャリアベルト19は引き続き駆動されており、該キャリアベルト19によって搬送される記録媒体37は、第3印刷機構P3から第4印刷機構P4へ移動する。そして、第4印刷機構P4による記録媒体37へのブラックのトナー画像の転写が行われる。なお、ブラックのトナー画像が形成されて記録媒体37へ転写される動作は、前述のイエロー、マゼンタ及びシアンのトナー画像が形成されて記録媒体37へ転写される動作と同様であるので、その説明を省略する。   Further, the carrier belt 19 is continuously driven, and the recording medium 37 conveyed by the carrier belt 19 moves from the third printing mechanism P3 to the fourth printing mechanism P4. Then, the transfer of the black toner image onto the recording medium 37 is performed by the fourth printing mechanism P4. The operation of forming the black toner image and transferring it to the recording medium 37 is the same as the operation of forming the yellow, magenta, and cyan toner images and transferring them to the recording medium 37. Is omitted.

以上のようにして、各色のトナー画像が記録媒体37の上に重ねて転写される。   As described above, the toner images of the respective colors are transferred onto the recording medium 37 in an overlapping manner.

その後、記録媒体37は、キャリアベルト19によって搬送されて除電器43に到達する。ここで、制御回路51は除電用電源57をオンにし、記録媒体37を除電する。これにより、記録媒体37は、キャリアベルト19から離れやすくなり、従動ローラ21の上部でキャリアベルト19から離れ、ガイド44によって定着器45へ案内される。なお、記録媒体37が除電器43から離れた時点で、制御回路51は、除電用電源57をオフにする。   Thereafter, the recording medium 37 is conveyed by the carrier belt 19 and reaches the static eliminator 43. Here, the control circuit 51 turns on the neutralization power source 57 and neutralizes the recording medium 37. As a result, the recording medium 37 is easily separated from the carrier belt 19, separated from the carrier belt 19 above the driven roller 21, and guided to the fixing device 45 by the guide 44. When the recording medium 37 is separated from the static eliminator 43, the control circuit 51 turns off the static elimination power source 57.

定着器45に送り込まれた記録媒体37は、既に定着可能な温度に達しているヒートローラ46と、該ヒートローラ46に圧接する加圧ローラ47とによって両側から挟持されつつ搬送される。これにより、トナー画像が記録媒体37に定着される。   The recording medium 37 sent to the fixing device 45 is conveyed while being sandwiched from both sides by a heat roller 46 that has already reached a fixing temperature and a pressure roller 47 that is in pressure contact with the heat roller 46. As a result, the toner image is fixed on the recording medium 37.

そして、トナー画像の定着が終了すると、記録媒体37は、排出口48からカラー記録装置10の外へ排出され、排出スタッカ49上に載置される。記録媒体37の排出は、フォトインタラプタ71が記録媒体37の後端を検出することによって、制御回路51に通知される。該制御回路51は、記録媒体37の排出が終了したと判断すると、モータ駆動回路62を介して、モータ64を停止させる。   When the fixing of the toner image is completed, the recording medium 37 is discharged out of the color recording apparatus 10 from the discharge port 48 and placed on the discharge stacker 49. The discharge of the recording medium 37 is notified to the control circuit 51 when the photo interrupter 71 detects the rear end of the recording medium 37. When the control circuit 51 determines that the ejection of the recording medium 37 has been completed, the control circuit 51 stops the motor 64 via the motor drive circuit 62.

なお、第1〜第4印刷機構P1〜P4のそれぞれにおいては、トナー画像の転写が終了した時点で、帯電用電源54、SPバイアス電源52、DBバイアス電源53及び転写用電源55がオフにされる。   In each of the first to fourth printing mechanisms P1 to P4, the charging power supply 54, the SP bias power supply 52, the DB bias power supply 53, and the transfer power supply 55 are turned off when the transfer of the toner image is completed. The

以上のようにして、カラー記録装置10のカラー印刷の動作が実行される。   As described above, the color printing operation of the color recording apparatus 10 is executed.

このように、本実施の形態におけるカラー記録装置10は、主走査方向に延在するライン状の複数色の画像をそれぞれ形成可能な複数の第1〜第4印刷機構P1〜P4を備え、第1〜第4印刷機構P1〜P4のそれぞれに各色の画像データを出力してカラー画像を形成する。ここで、前記カラー記録装置10は、画像データを各色毎に記憶するメモリ59と、複数の第1〜第4印刷機構P1〜P4の互いのずれ量に応じた補正値を設定するメモリアクセス制御回路75と、メモリアクセス制御回路75が設定した補正値に基いてメモリ59を制御し、画像データをずらして第1〜第4印刷機構P1〜P4に出力する制御回路51とを備え、制御回路51は、画像データをずらす際に、複数のドットを一塊としてまとめてずらすようになっている。   As described above, the color recording apparatus 10 according to the present embodiment includes a plurality of first to fourth printing mechanisms P1 to P4 that can respectively form a plurality of line-shaped images extending in the main scanning direction. A color image is formed by outputting image data of each color to each of the first to fourth printing mechanisms P1 to P4. Here, the color recording apparatus 10 includes a memory 59 that stores image data for each color, and a memory access control that sets correction values according to the amounts of misalignment between the plurality of first to fourth printing mechanisms P1 to P4. A control circuit 51 for controlling the memory 59 based on the correction value set by the memory access control circuit 75 and shifting the image data to output to the first to fourth printing mechanisms P1 to P4. In 51, when the image data is shifted, a plurality of dots are collectively moved.

次に、カラー記録装置10のカラー印刷において生じる色ずれを補正する動作について説明する。まず、色ずれの状態を検出するためのテストパターンについて説明する。   Next, an operation for correcting a color shift that occurs in color printing of the color recording apparatus 10 will be described. First, a test pattern for detecting a color misregistration state will be described.

図4は本発明の実施の形態におけるテストパターンを示す説明図である。   FIG. 4 is an explanatory diagram showing a test pattern in the embodiment of the present invention.

ホストコンピュータ等の外部装置からの指示を受信すると、制御回路51は、テストパターン発生回路77に指示を出し、図4に示されるようなテストパターンを発生させ、該テストパターンを、インターフェイス部60を介して、メモリ59に書き込ませる。カラー記録装置10は、前記テストパターンのカラー画像を記録媒体37上に形成する。具体的には、制御回路51は、メモリ59に格納された前記テストパターンの画像データを印刷制御回路58Y、58M、58C及び58Bに送信し、前述のカラー印刷の動作を実行して、前記テストパターンを印刷する。   When receiving an instruction from an external device such as a host computer, the control circuit 51 issues an instruction to the test pattern generation circuit 77 to generate a test pattern as shown in FIG. To be written in the memory 59. The color recording apparatus 10 forms a color image of the test pattern on the recording medium 37. Specifically, the control circuit 51 transmits the image data of the test pattern stored in the memory 59 to the print control circuits 58Y, 58M, 58C, and 58B, executes the above-described color printing operation, and performs the test. Print the pattern.

図において、直線H1、H2、H3及びH4は、記録媒体37が、第1〜第4印刷機構P1〜P4のそれぞれにおいて、感光体16と転写ローラ14とに挟まれたときに、LEDヘッド13のLEDアレイの1ライン分の全ドット(Wドット)を発光させて感光体16上に同時に静電潜像を形成し、該静電潜像を各色のトナーで現像してトナー画像を形成し、該トナー画像を転写ローラ14によって記録媒体37に転写し、定着器45によって定着させて得られた、主走査方向の線である。   In the figure, straight lines H1, H2, H3, and H4 indicate the LED head 13 when the recording medium 37 is sandwiched between the photosensitive member 16 and the transfer roller 14 in each of the first to fourth printing mechanisms P1 to P4. All the dots (W dots) of one line of the LED array are emitted to simultaneously form an electrostatic latent image on the photosensitive member 16, and the electrostatic latent image is developed with each color toner to form a toner image. , A line in the main scanning direction obtained by transferring the toner image to the recording medium 37 by the transfer roller 14 and fixing the toner image by the fixing device 45.

本来であれば、直線H1は第1印刷機構P1によって印刷されたイエローの水平線となり、直線H2は第2印刷機構P2によって印刷されたマゼンタの水平線となり、直線H3は第3印刷機構P3によって印刷されたシアンの水平線となり、直線H4は第4印刷機構P4によって印刷されたブラックの水平線となる。これら各色の直線H1〜H4によって、第1〜第4印刷機構P1〜P4の、それぞれの、取り付け誤差(距離、傾き)を知ることができる。   Originally, the straight line H1 is a yellow horizontal line printed by the first printing mechanism P1, the straight line H2 is a magenta horizontal line printed by the second printing mechanism P2, and the straight line H3 is printed by the third printing mechanism P3. The straight line H4 is a black horizontal line printed by the fourth printing mechanism P4. From the straight lines H1 to H4 of the respective colors, the attachment errors (distance and inclination) of the first to fourth printing mechanisms P1 to P4 can be known.

図に示される例において、第1印刷機構P1によって印刷されたイエローの直線H1を基準線として選ぶと、直線H2は、直線H1に対して距離L2だけ離れており、右肩上がりに△L2傾いていることが分かる。同様に、直線H3は、直線H1に対して距離L3だけ離れており、左肩上がりに△L3傾いていることが分かり、直線H4は、直線H1に対して距離L4だけ離れており、左肩上がりに△L4傾いていることが分かる。これにより、第1印刷機構P1に対する第2、第3及び第4印刷機構P2、P3及びP4の距離及び傾きを知ることができる。   In the example shown in the drawing, when the yellow straight line H1 printed by the first printing mechanism P1 is selected as the reference line, the straight line H2 is separated from the straight line H1 by a distance L2, and is inclined to the right by ΔL2. I understand that Similarly, it can be seen that the straight line H3 is separated from the straight line H1 by a distance L3 and inclined to the left shoulder by ΔL3, and the straight line H4 is separated from the straight line H1 by a distance L4 and rises to the left shoulder. ΔL4 can be seen to be inclined. Thereby, it is possible to know the distances and inclinations of the second, third, and fourth printing mechanisms P2, P3, and P4 with respect to the first printing mechanism P1.

図に示されるV1は、第1印刷機構P1のLEDヘッド13の最左端ドットのみを発光させて、連続印刷した線である。該線V1と直線H2の左端との差△W2によって、第2印刷機構P2が第1印刷機構P1に対して△W2だけ右方(図における上方)にずれていることが分かる。また、線V1と直線H3の左端との差△W3によって、第3印刷機構P3が第1印刷機構P1に対して△W3だけ右方にずれていることが分かる。さらに、線V1と直線H4の左端との差△W4によって、第4印刷機構P4が第1印刷機構P1に対して△W4だけ左方(図における下方)にずれていることが分かる。   V1 shown in the figure is a line printed continuously by causing only the leftmost dot of the LED head 13 of the first printing mechanism P1 to emit light. The difference ΔW2 between the line V1 and the left end of the straight line H2 indicates that the second printing mechanism P2 is shifted to the right (upward in the drawing) by ΔW2 with respect to the first printing mechanism P1. Further, it can be seen that the third printing mechanism P3 is shifted to the right by ΔW3 with respect to the first printing mechanism P1 due to the difference ΔW3 between the line V1 and the left end of the straight line H3. Further, the difference ΔW4 between the line V1 and the left end of the straight line H4 indicates that the fourth printing mechanism P4 is shifted leftward (downward in the drawing) by ΔW4 with respect to the first printing mechanism P1.

以上のように、図に示されるようなテストパターンを印刷することによって、第1〜第4印刷機構P1〜P4の取り付けずれ量を知ることができる。   As described above, by mounting the test pattern as shown in the figure, it is possible to know the amount of attachment displacement of the first to fourth printing mechanisms P1 to P4.

前記L2、L3及びL4、△L2、△L3及び△L4(右肩上がり、左肩上がりの情報も含む)並びに△W2、△W3及び△W4の値をEEPROM66に記憶しておき、さらに、制御回路51が、これらの値をEEPROM66から読み出してワーキングメモリに記憶させ、これらの値に基づいて第1〜第4印刷機構P1〜P4の取り付けずれ量を補正すれば、色ずれは解消される。   The values of L2, L3 and L4, ΔL2, ΔL3 and ΔL4 (including information on rising and rising shoulders) and ΔW2, ΔW3 and ΔW4 are stored in the EEPROM 66, and further, a control circuit If 51 reads these values from the EEPROM 66 and stores them in the working memory, and corrects the mounting displacement amounts of the first to fourth printing mechanisms P1 to P4 based on these values, the color misregistration is eliminated.

なお、図において、Wpは主走査方向の印刷幅(ドット数)であり、第1印刷機構P1(イエロー)について、△W1ドットは非印刷ドットである。   In the figure, Wp is the printing width (number of dots) in the main scanning direction, and ΔW1 dot is a non-printing dot for the first printing mechanism P1 (yellow).

次に、図4に示されるずれ量を例にして、第1〜第4印刷機構P1〜P4の取り付けずれ量を補正する動作について説明する。まず、主走査方向のずれを補正する動作について説明する。   Next, an operation for correcting the attachment displacement amount of the first to fourth printing mechanisms P1 to P4 will be described using the displacement amount shown in FIG. 4 as an example. First, an operation for correcting a deviation in the main scanning direction will be described.

第1印刷機構P1は、LEDヘッド13のLEDアレイにおける1ラインの△W1ドットを発光させた後、メモリ59Yに格納されている画像データのWpドットだけを発光させて印刷を行うように、印刷制御回路58Yによって制御される。また、第2印刷機構P2は、LEDヘッド13のLEDアレイにおける1ラインの(△W1−△W2)ドットを発光させた後、メモリ59Mに格納されている画像データのWpドットだけを発光させて印刷を行うように、印刷制御回路58Mによって制御される。さらに、第3印刷機構P3は、LEDヘッド13のLEDアレイにおける1ラインの(△W1−△W3)ドットを発光させた後、メモリ59Cに格納されている画像データのWpドットだけを発光させて印刷を行うように、印刷制御回路58Cによって制御される。さらに、第4印刷機構P4は、LEDヘッド13のLEDアレイにおける1ラインの(△W1+△W4)ドットを発光させた後、メモリ59Bに格納されている画像データのWpドットだけを発光させて印刷を行うように、印刷制御回路58Bによって制御される。   The first printing mechanism P1 performs printing so that printing is performed by emitting only Wp dots of image data stored in the memory 59Y after emitting one line of ΔW1 dots in the LED array of the LED head 13. It is controlled by the control circuit 58Y. Also, the second printing mechanism P2 emits only one line of (ΔW1-ΔW2) dots in the LED array of the LED head 13, and then causes only the Wp dots of the image data stored in the memory 59M to emit light. Control is performed by the print control circuit 58M to perform printing. Further, the third printing mechanism P3 causes one line of (ΔW1-ΔW3) dots in the LED array of the LED head 13 to emit light, and then causes only the Wp dots of the image data stored in the memory 59C to emit light. Control is performed by the print control circuit 58C so as to perform printing. Furthermore, after the fourth printing mechanism P4 emits one line of (ΔW1 + ΔW4) dots in the LED array of the LED head 13, it prints only the Wp dots of the image data stored in the memory 59B. Is controlled by the print control circuit 58B.

以上のようにして、第1〜第4印刷機構P1〜P4による主走査方向の印刷開始位置を1ドット以内に合わせることができる。   As described above, the print start position in the main scanning direction by the first to fourth printing mechanisms P1 to P4 can be adjusted within one dot.

次に、副走査方向のずれ及び傾きずれを補正する動作について説明する。   Next, an operation for correcting a shift in the sub-scanning direction and a tilt shift will be described.

図5は本発明の実施の形態における副走査方向のずれ及び傾きずれを補正する動作を説明する図である。図において、(a)は画像データのメモリ上の配置を示す説明図、(b)は右肩上がり時の画像データの露光方法を示す説明図、(c)は左肩上がり時の画像データの露光方法を示す説明図である。   FIG. 5 is a diagram for explaining an operation for correcting a shift in the sub-scanning direction and a tilt shift in the embodiment of the present invention. In the figure, (a) is an explanatory view showing the arrangement of image data on a memory, (b) is an explanatory view showing an exposure method of image data when rising right, and (c) is an exposure of image data when rising left. It is explanatory drawing which shows a method.

図4に示される直線H2のように、第2印刷機構P2が第1印刷機構P1に対してθ2=sin-1(△L2/W)だけ傾いている場合、第2印刷機構P2のLEDヘッド13にそのまま画像データを送信して印刷すると、第1印刷機構P1が印刷した画像データに対してθ2傾いて印刷される。そのため、傾きずれを補正する必要がある。なお、Wは、LEDヘッド13のLEDアレイの1ライン分のドット数である。 When the second printing mechanism P2 is inclined by θ2 = sin −1 (ΔL2 / W) with respect to the first printing mechanism P1, as shown by the straight line H2 shown in FIG. 4, the LED head of the second printing mechanism P2 When the image data is transmitted to 13 and printed as it is, the image is printed with an inclination of θ2 with respect to the image data printed by the first printing mechanism P1. Therefore, it is necessary to correct the tilt deviation. W is the number of dots for one line of the LED array of the LED head 13.

まず、直線H2のように直線H1に対して、右肩上がりに第2印刷機構P2のLEDヘッド13が傾いている場合に傾きずれを補正する動作を説明する。   First, an operation for correcting a tilt deviation when the LED head 13 of the second printing mechanism P2 is tilted upward with respect to the straight line H1 like the straight line H2 will be described.

ここで、記録媒体37の幅方向の印刷ドット数は、説明上分かりやすくするため、Wp=640ドットとする。また、傾き量は3ドットとする。   Here, the number of print dots in the width direction of the recording medium 37 is set to Wp = 640 dots for easy understanding. The inclination amount is 3 dots.

また、画像データのメモリ59(より具体的には、メモリ59が備える後述されるRAM59a)上の配置を示す図5(a)における1つの四角は、Wunit=64ドット=8バイトのサイズがあり、傾きずれ補正は、この単位(1つの四角)を一区画としてまとめて行う。ここでは、説明の都合上、前記一区画が1アドレス(番地)に対応するものとして説明する。なお、図5(a)は、格納された画像データのメモリ59上の配置を示す図であり、各四角内の数字は、メモリ59の各区画の番地を示す。画像データは、メモリ59の各番地に順序通りに格納されている。図5(a)に示される例において、メモリ59の番地0〜19には、白地データが書き込まれ、画像データの1ライン目は番地20〜29に格納され、画像データの2ライン目は次の番地30〜39に格納され、画像データの3ライン目は番地40〜49に格納されている。   Further, one square in FIG. 5A showing the arrangement of the image data on the memory 59 (more specifically, a later-described RAM 59a provided in the memory 59) has a size of Unit = 64 dots = 8 bytes. Inclination deviation correction is performed collectively with this unit (one square) as one section. Here, for convenience of explanation, it is assumed that the one section corresponds to one address (address). FIG. 5A is a diagram showing the arrangement of the stored image data on the memory 59, and the numbers in each square indicate the addresses of the sections of the memory 59. The image data is stored in order in each address of the memory 59. In the example shown in FIG. 5A, white background data is written in addresses 0 to 19 of the memory 59, the first line of image data is stored in the addresses 20 to 29, and the second line of image data is the next. The third line of image data is stored at addresses 40-49.

図5(b)は、図5(a)に示されるようにメモリ59上に配置されている画像データを、右肩上がりに傾斜している第2印刷機構P2のLEDヘッド13によって露光し、印刷を行う方法を説明する図である。前述のように、前記LEDヘッド13は、印刷ドット幅Wp=640ドットに対して、3ドット傾いている。そして、LEDヘッド13は、そのLEDアレイを発光させ、画像データの1ライン目を露光して印刷を行った後、記録媒体37の副走査方向への移動に対応して、画像データの2ライン目、3ライン目と、次々に、ライン毎に露光して印刷を行う。   In FIG. 5B, the image data arranged on the memory 59 as shown in FIG. 5A is exposed by the LED head 13 of the second printing mechanism P2 inclined upward to the right, It is a figure explaining the method of performing printing. As described above, the LED head 13 is inclined by 3 dots with respect to the print dot width Wp = 640 dots. The LED head 13 emits light from the LED array, exposes the first line of the image data, performs printing, and then corresponds to the movement of the recording medium 37 in the sub-scanning direction. In the first and third lines, printing is performed by exposing line by line.

この状態で、図5(a)の斜線で示される1ライン目(番地20〜29)の画像データが、図5(b)に示されるように、第2印刷機構P2のLEDヘッド13の1ライン目、2ライン目及び3ライン目における斜線で示す位置で露光されて印刷されれば、第2印刷機構P2によって印刷された線が、第1印刷機構P1によって印刷された直線H1と1ドット以内の誤差で一致することになる。そして、図5(b)に示されるようなLEDヘッド13の1ライン目、2ライン目及び3ライン目における斜線で示す位置の選択は、メモリ59から画像データを読み出す際に、対象となる区画のずれ量から求められる(図5(b)の下部に示されるような)オフセットをアドレスに加えてメモリ59にアクセスすれば、容易に実現することができる。   In this state, the image data of the first line (addresses 20 to 29) indicated by the oblique lines in FIG. 5A is 1 of the LED head 13 of the second printing mechanism P2, as shown in FIG. 5B. If printing is performed at the positions indicated by the oblique lines in the second line, the second line, and the third line, the line printed by the second printing mechanism P2 is the straight line H1 and one dot printed by the first printing mechanism P1. It will match with the error within. The selection of the positions indicated by the oblique lines in the first line, the second line, and the third line of the LED head 13 as shown in FIG. 5B is a target section when the image data is read from the memory 59. This can be easily realized by accessing the memory 59 by adding an offset (as shown in the lower part of FIG. 5B) obtained from the deviation amount to the address.

次に、前記対象となる区画のずれ量を示すずれ補正量配列Offset[]の求め方について説明する。   Next, how to obtain the deviation correction amount array Offset [] indicating the deviation amount of the target section will be described.

図5(b)に示される例において、LEDヘッド13全体の傾きずれ量は△W=3であり、その中で、補正単位となる区画の数は、アクセス対象最終区画位置Wlast+1=10である。したがって、1つの区画当たりの傾きずれ量は、△W/(Wlast+1)=0.3となり、一区画毎に0.3ドットずれる計算になる。   In the example shown in FIG. 5B, the tilt deviation amount of the entire LED head 13 is ΔW = 3, and the number of partitions serving as a correction unit is the access-target final partition position Wlast + 1 = 10. . Therefore, the amount of inclination deviation per section is ΔW / (Wlast + 1) = 0.3, and the calculation is shifted by 0.3 dots for each section.

そして、LEDヘッド13が右肩上がりなので、左端の区画のOffset[0]を0と決定すると、その隣の区画のOffset[1]は、0に0.3を足した0.3となり、小数点以下の値を切り捨てると、0になる。Offset[2]は、Offset[1]の値である0.3に0.3を足した0.6の小数点以下の値を切り捨てして、0になる。同様に、Offset[3]は、Offset[2]の値である0.6に0.3を足した0.9の小数点以下の値を切り捨てして、0になる。なお、Offset[4]は、Offset[3]の値である0.9に0.3を足した1.2の小数点以下の値を切り捨てして、1になる。以下同様にして、Offset[5]及び[6]は1になり、Offset[7]、[8]及び[9]は2になる。   Since the LED head 13 rises to the right, if Offset [0] in the leftmost section is determined to be 0, Offset [1] in the adjacent section becomes 0.3, which is 0.3 plus 0. If the following value is rounded down, it becomes 0. Offset [2] is 0 by rounding off the value after 0.6 decimal point of 0.3 obtained by adding 0.3 to 0.3 which is the value of Offset [1]. Similarly, Offset [3] becomes 0 by rounding off the value after 0.9 decimal point of 0.9 obtained by adding 0.3 to 0.6 which is the value of Offset [2]. Note that Offset [4] becomes 1 by rounding off the value after the decimal point of 1.2 obtained by adding 0.3 to 0.9 which is the value of Offset [3]. Similarly, Offset [5] and [6] are set to 1, and Offset [7], [8], and [9] are set to 2.

次に、直線H3のように直線H1に対して、左肩上がりに第3印刷機構P3のLEDヘッド13が傾いている場合に傾きずれを補正する動作を説明する。なお、右肩上がりの場合と同様の点については説明を省略し、ここでは、図5(c)に示される例におけるずれ補正量配列Offset[]の求め方について説明する。   Next, an operation for correcting the tilt deviation when the LED head 13 of the third printing mechanism P3 is tilted to the left with respect to the straight line H1 like the straight line H3 will be described. Note that description of points that are the same as those in the case of rising to the right is omitted, and here, a method of obtaining the shift correction amount array Offset [] in the example illustrated in FIG.

LEDヘッド13が左肩上がりなので、右端の区画のOffset[9]を0と決定すると、その隣の区画のOffset[8]は、0に0.3を足した0.3となり、小数点以下の値を切り捨てると、0になる。Offset[7]は、Offset[8]の値である0.3に0.3を足した0.6の小数点以下の値を切り捨てして、0になる。同様に、Offset[6]は、Offset[7]の値である0.6に0.3を足した0.9の小数点以下の値を切り捨てして、0になる。なお、Offset[5]は、Offset[6]の値である0.9に0.3を足した1.2の小数点以下の値を切り捨てして、1になる。以下同様にして、Offset[4]及び[3]は1になり、Offset[2]、[1]及び[0]は2になる。   Since the LED head 13 rises to the left, if the Offset [9] in the rightmost section is determined to be 0, the Offset [8] in the adjacent section will be 0.3, which is 0.3 plus 0, which is a value after the decimal point. If it is truncated, it becomes 0. Offset [7] is 0 by rounding off the value after 0.6 decimal point of 0.3 obtained by adding 0.3 to 0.3 which is the value of Offset [8]. Similarly, Offset [6] becomes 0 by rounding off the value after 0.9 decimal point of 0.9 obtained by adding 0.3 to 0.6 which is the value of Offset [7]. Note that Offset [5] becomes 1 by rounding off the value after the decimal point of 1.2 obtained by adding 0.3 to 0.9 which is the value of Offset [6]. Similarly, Offset [4] and [3] are set to 1, and Offset [2], [1], and [0] are set to 2.

このようにして、LEDヘッド13の傾きが右肩上がりでも左肩上がりでもOffset[]を求めることができる。なお、求められたOffset[]は、EEPROM66に格納される。   In this way, Offset [] can be obtained regardless of whether the inclination of the LED head 13 rises right or left. Note that the obtained Offset [] is stored in the EEPROM 66.

前記Offset[]を用いてメモリ59に格納された画像データの読み出し番地をずらすことによって、特定区画の画像データのライン位置と、LEDヘッド13のライン位置との関係を、区画単位でずらすことが可能となる。その結果、第1印刷機構P1と第2〜第4印刷機構P2〜P4との色ずれを、1ライン以内に補正することができる。   By shifting the read address of the image data stored in the memory 59 using the above Offset [], the relationship between the line position of the image data in the specific section and the line position of the LED head 13 can be shifted in section units. It becomes possible. As a result, the color shift between the first printing mechanism P1 and the second to fourth printing mechanisms P2 to P4 can be corrected within one line.

次に、Offset[]から、メモリアクセスを行う際の番地ずらし量を指示する信号であるアドレスオフセットAoffset、及び、1回のメモリアクセスサイズsizeを求める回路であるメモリアクセス制御回路75の動作について説明する。   Next, the operation of the memory access control circuit 75, which is a circuit for obtaining the address offset Aoffset, which is a signal for instructing the address shift amount when performing memory access, and the memory access size size at one time from Offset [] will be described. To do.

図6は本発明の実施の形態におけるメモリアクセス制御回路の動作を示すフローチャートである。   FIG. 6 is a flowchart showing the operation of the memory access control circuit in the embodiment of the present invention.

まず、カラー記録装置10の図示されない電源がオンされると、ステップS1で、制御回路51は、各区画のデータサイズWunit、最大メモリアクセスサイズSIZEmax、アクセス対象最終区画位置Wlast、ずれ補正量配列Offset[0...Wlast]を設定する。   First, when a power supply (not shown) of the color recording apparatus 10 is turned on, in step S1, the control circuit 51 determines the data size Unit of each partition, the maximum memory access size SIZEmax, the access target final partition position Wlast, and the shift correction amount array Offset. [0. . . Wlast].

具体的には、制御回路51は、カラー記録装置10の初期設定の一環として、メモリアクセス制御回路75の初期設定を行う。ここで、各区画のデータサイズWunitは、傾きずれ補正を行う単位となる1つの区画のデータサイズである。また、最大メモリアクセスサイズSIZEmaxは、メモリ59から一度にリード・ライト(読み出し及び書き込み)することができる最大アクセスデータサイズであり、主として、インターフェイス部60が備える図示されないバッファメモリのサイズによって決定される。なお、最大メモリアクセスサイズSIZEmaxは、少なくとも、Wunitの2倍以上のサイズを有する必要がある。ここでは、SIZEmax=8と仮定する。さらに、アクセス対象最終区画位置Wlastは、傾きずれ補正の区画の数から1を減じた数と一致する。なお、各区画のずれ補正量配列Offset[]は、既に計算されてEEPROM66に格納されているものとする。   Specifically, the control circuit 51 performs initial setting of the memory access control circuit 75 as part of the initial setting of the color recording apparatus 10. Here, the data size Unit of each section is the data size of one section, which is a unit for correcting the tilt deviation. The maximum memory access size SIZEmax is the maximum access data size that can be read / written (read and written) from the memory 59 at a time, and is determined mainly by the size of a buffer memory (not shown) provided in the interface unit 60. . Note that the maximum memory access size SIZEmax needs to be at least twice as large as the unit. Here, it is assumed that SIZEmax = 8. Further, the access target final section position Wlast matches the number obtained by subtracting 1 from the number of sections for inclination deviation correction. It is assumed that the deviation correction amount array Offset [] of each section has already been calculated and stored in the EEPROM 66.

続いて、ステップS2で、メモリアクセス制御回路75は、メモリ59のライン転送を開始するか否かを判断する。具体的には、制御回路51によって印刷動作が開始され、タイミングジェネレータ74がライン信号Lsを生成し始めると、メモリアクセス制御回路75は、ライン信号Lsを受信し、該ライン信号Lsを受信する度に、ラインのメモリアクセス制御信号の生成を実行する。そして、メモリ59のライン転送を開始する場合にはステップS3に移行し、メモリ59のライン転送を開始しない場合には動作を繰り返し行う。   Subsequently, in step S <b> 2, the memory access control circuit 75 determines whether to start line transfer of the memory 59. Specifically, when the printing operation is started by the control circuit 51 and the timing generator 74 starts to generate the line signal Ls, the memory access control circuit 75 receives the line signal Ls, and every time the line signal Ls is received. In addition, the memory access control signal for the line is generated. Then, when the line transfer of the memory 59 is started, the process proceeds to step S3, and when the line transfer of the memory 59 is not started, the operation is repeated.

ステップS3で、メモリアクセス制御回路75は、初期値設定を行い、アクセスサイズsize=Wunitとし、アクセス対象区間target=0とする。具体的には、ライン信号Lsを受信したメモリアクセス制御回路75は、ラインのアクセス制御信号を生成するために変数の初期化を行う。すなわち、メモリ59へ一度にアクセスするサイズsizeをWunitとし、現在の計算処理で注目している区画を示すtargetを0とし、メモリ59から読み出すアドレスオフセットAoffsetを0として、初期化する。なお、図5に示される例に従うと、size=1である。   In step S3, the memory access control circuit 75 sets initial values, sets the access size size = Unit, and sets the access target section target = 0. Specifically, the memory access control circuit 75 that has received the line signal Ls initializes variables in order to generate a line access control signal. That is, initialization is performed by setting the size size for accessing the memory 59 at a time as unit, setting the target indicating the partition of interest in the current calculation process to 0, and setting the address offset Aoffset read from the memory 59 to 0. Note that according to the example shown in FIG. 5, size = 1.

続いて、ステップS4で、メモリアクセス制御回路75は、size=SIZEmax又はtarget=Wlast又はOffset[target]≠Offset[target+1]であるか否かを判断する。具体的には、メモリアクセス制御回路75は、現在のアクセスサイズsize及びアドレスオフセットAoffsetに基づいて、メモリアクセスを実行するか否かを判断する。そして、sizeがメモリ59への最大アクセスデータサイズSIZEmaxと一致している場合、注目区画targetが最終区画Wlastである場合、又は、注目区画targetのずれ補正量Offset[target]とその1つ右隣の区画のずれ補正量Offset[target+1]とが一致していない場合には、これ以上アクセスサイズを大きくすることができないので、メモリアクセスを起動するために、ステップS6へ移行する。また、そうでない場合には、ステップS5へ移行する。   Subsequently, in step S4, the memory access control circuit 75 determines whether or not size = SIZEmax or target = Wlast or Offset [target] ≠ Offset [target + 1]. Specifically, the memory access control circuit 75 determines whether or not to execute memory access based on the current access size size and the address offset Aoffset. Then, when size is equal to the maximum access data size SIZEmax to the memory 59, when the target section target is the last section Wlast, or when the shift correction amount Offset [target] of the target section target is one right next to the target section target If the deviation correction amount Offset [target + 1] of the sections does not match, the access size cannot be increased any more, and the process proceeds to step S6 to activate the memory access. Otherwise, the process proceeds to step S5.

ステップS5で、メモリアクセス制御回路75は、size=size+Wunit、target=target+1として、ステップS4に戻る。具体的には、既に隣り合う2つの区画のずれ補正量Offset[]が一致していることが分かっているので、メモリアクセス制御回路75は、その2つの区画のメモリアクセスを1つにまとめる処理、すなわち、メモリアクセスサイズsizeに一区画のデータサイズWunitを加算する処理を行う。そして、メモリアクセス制御回路75は、注目する区画を右隣の区画へ移すためにtargetに1を加算して、ステップS4に戻ってループする。   In step S5, the memory access control circuit 75 sets size = size + Unit, target = target + 1, and returns to step S4. Specifically, since it is already known that the deviation correction amounts Offset [] of two adjacent sections are the same, the memory access control circuit 75 performs a process of combining the memory accesses of the two sections into one. That is, processing for adding the data size Unit of one section to the memory access size size is performed. Then, the memory access control circuit 75 adds 1 to the target in order to move the partition of interest to the partition on the right, and returns to step S4 to loop.

図5(b)に示される例に従うと、最初のループでは、target=0のときに、
size(=1)≠SIZEmax(=8)、
target(=0)≠Wlast(=9)、
Offset[target](=0)=Offset[target+1](=0)
なので、ステップS5へ移行してループを繰り返す。
According to the example shown in FIG. 5B, in the first loop, when target = 0,
size (= 1) ≠ SIZEmax (= 8),
target (= 0) ≠ Wlast (= 9),
Offset [target] (= 0) = Offset [target + 1] (= 0)
Therefore, the process proceeds to step S5 to repeat the loop.

そして、size=2、target=1となった次のループでは、
size(=2)≠SIZEmax(=8)、
target(=1)≠Wlast(=9)、
Offset[target](=0)=Offset[target+1](=0)
なので、やはり、ステップS5へ移行してループを繰り返す。
And in the next loop where size = 2 and target = 1,
size (= 2) ≠ SIZEmax (= 8),
target (= 1) ≠ Wlast (= 9),
Offset [target] (= 0) = Offset [target + 1] (= 0)
Therefore, the process moves to step S5 and the loop is repeated.

また、target=2でも、やはり、ループを繰り返す。   Even when target = 2, the loop is repeated.

続いて、target=3となったループでは、
size(=4)≠SIZEmax(=8)
target(=3)≠Wlast(=9)、
Offset[3](=0)≠Offset[4](=1)
なので、ここで一旦ループがとぎれ、ステップS6へ移行する。
Next, in the loop where target = 3,
size (= 4) ≠ SIZEmax (= 8)
target (= 3) ≠ Wlast (= 9),
Offset [3] (= 0) ≠ Offset [4] (= 1)
Therefore, the loop is temporarily interrupted here, and the process proceeds to step S6.

ステップS6で、メモリアクセス制御回路75は、size、Offset[target]とともにメモリアクセス起動パルスを出力する。具体的には、メモリアクセス制御回路75は、メモリ59に対し、アクセスサイズsize(=4)とアドレスオフセットAoffset(=0)とを出力しながら、メモリアクセスの起動パルスを出力する。前記アドレスオフセットAoffsetは、Offset[target]を出力する。   In step S <b> 6, the memory access control circuit 75 outputs a memory access activation pulse together with size and Offset [target]. Specifically, the memory access control circuit 75 outputs a memory access start pulse to the memory 59 while outputting the access size size (= 4) and the address offset Aoffset (= 0). The address offset Aoffset outputs Offset [target].

続いて、ステップS7で、メモリアクセス制御回路75は、target=Wlastであるか否かを判断する。具体的には、メモリアクセス制御回路75は、現在注目している区画targetが最終区画Wlastであるか否かを判断する。そして、target=Wlastである場合には、ステップS9へ移行し、そうでない場合には、ステップS8へ移行する。   Subsequently, in step S7, the memory access control circuit 75 determines whether or not target = Wlast. Specifically, the memory access control circuit 75 determines whether or not the partition target currently focused on is the final partition Wlast. If target = Wlast, the process proceeds to step S9. Otherwise, the process proceeds to step S8.

ステップS8で、メモリアクセス制御回路75は、size=Wunit、target=target+1として、ステップS4に戻る。具体的には、ステップS7でtarget≠Wlastと判断した場合、現在注目している区画targetが最終区画Wlastでないので、メモリアクセス制御回路75は、ステップS8で、sizeをWunitに初期化し、注目区画を隣の区画に移すためにtargetに1を加算する。そして、ステップS4へ戻り、ステップS4〜S8を1回以上繰り返し、最終的にtarget=Wlastとなった場合、1ラインの最終区画までメモリアクセスが完了したことを意味するので、ステップS9へ移行する。   In step S8, the memory access control circuit 75 sets size = Unit, target = target + 1, and returns to step S4. Specifically, if it is determined in step S7 that target ≠ Wlast, since the currently targeted partition target is not the final partition Wlast, the memory access control circuit 75 initializes size to “Wunit” in step S8. 1 is added to target to move to the next partition. Then, returning to step S4, if steps S4 to S8 are repeated one or more times, and finally target = Wlast, it means that the memory access has been completed up to the final section of one line, so the process proceeds to step S9. .

ステップS9で、メモリアクセス制御回路75は、メモリ59のライン転送完了として、ステップS2に戻る。具体的には、ステップS7でtarget=Wlastと判断した場合、1ラインの最終区画までメモリアクセスが完了したことになるので、メモリアクセス制御回路75は、ステップS2に戻り、次のラインの転送開始要求を受けるまで待機する。   In step S9, the memory access control circuit 75 determines that the line transfer of the memory 59 is completed, and returns to step S2. Specifically, if it is determined in step S7 that target = Wlast, the memory access has been completed up to the final partition of one line, so the memory access control circuit 75 returns to step S2 and starts transferring the next line. Wait for a request.

図5(b)に示される例に従うと、target=3、6及び9のときにはステップS7まで到達し、target=3及び6のときにはステップS8を経てステップS4へ戻り、target=9のときにはステップS9を経てステップS2へ戻る。   According to the example shown in FIG. 5B, when target = 3, 6 and 9, the process reaches step S7. When target = 3 and 6, the process returns to step S4 via step S8, and when target = 9, step S9 is reached. The process returns to step S2.

以上により、メモリ59には、都合3回のメモリアクセス起動パルスが出力され、それぞれの起動パルスに対応するメモリアクセス設定として、1発目がsize=4、Aoffset=0、2発目がsize=3、Aoffset=1、3発目がsize=3、Aoffset=2が出力される。   As described above, three memory access activation pulses are output to the memory 59 for convenience. As memory access settings corresponding to the respective activation pulses, the first one is size = 4, Aoffset = 0, and the second one is size =. 3, Aoffset = 1, the third is size = 3, and Aoffset = 2 is output.

次に、フローチャートについて説明する。
ステップS1 制御回路51は、各区画のデータサイズWunit、最大メモリアクセスサイズSIZEmax、アクセス対象最終区画位置Wlast、ずれ補正量配列Offset[0...Wlast]を設定する。
ステップS2 メモリアクセス制御回路75は、メモリ59のライン転送を開始するか否かを判断する。メモリ59のライン転送を開始する場合はステップS3に進み、メモリ59のライン転送を開始しない場合は動作を繰り返し行う。
ステップS3 メモリアクセス制御回路75は、初期値設定を行い、アクセスサイズsize=Wunitとし、アクセス対象区間target=0とする。
ステップS4 メモリアクセス制御回路75は、size=SIZEmax又はtarget=Wlast又はOffset[target]≠Offset[target+1]であるか否かを判断する。size=SIZEmax又はtarget=Wlast又はOffset[target]≠Offset[target+1]である場合はステップS6に進み、size=SIZEmax又はtarget=Wlast又はOffset[target]≠Offset[target+1]でない場合はステップS5に進む。
ステップS5 メモリアクセス制御回路75は、size=size+Wunit、target=target+1として、ステップS4に戻る。
ステップS6 メモリアクセス制御回路75は、size、Offset[target]とともにメモリアクセス起動パルスを出力する。
ステップS7 メモリアクセス制御回路75は、target=Wlastであるか否かを判断する。target=Wlastである場合はステップS9に進み、target=Wlastでない場合はステップS8に進む。
ステップS8 メモリアクセス制御回路75は、size=Wunit、target=target+1として、ステップS4に戻る。
ステップS9 メモリアクセス制御回路75は、メモリ59のライン転送完了として、ステップS2に戻る。
Next, a flowchart will be described.
Step S1 The control circuit 51 determines the data size Unit of each partition, the maximum memory access size SIZEmax, the access target final partition position Wlast, and the shift correction amount array Offset [0. . . Wlast].
Step S2: The memory access control circuit 75 determines whether or not to start line transfer of the memory 59. When the line transfer of the memory 59 is started, the process proceeds to step S3. When the line transfer of the memory 59 is not started, the operation is repeated.
Step S3: The memory access control circuit 75 sets an initial value, sets the access size size = Unit, and sets the access target section target = 0.
Step S4: The memory access control circuit 75 determines whether or not size = SIZEmax or target = Wlast or Offset [target] ≠ Offset [target + 1]. If size = SIZEmax or target = Wlast or Offset [target] ≠ Offset [target + 1], the process proceeds to step S6, and if size = SIZEmax or target = Wlast or Offset [target] ≠ Offset [target + 1], the process proceeds to step S6. .
Step S5 The memory access control circuit 75 sets size = size + Unit, and set target = target + 1, and returns to Step S4.
Step S6: The memory access control circuit 75 outputs a memory access activation pulse together with size and Offset [target].
Step S7: The memory access control circuit 75 determines whether or not target = Wlast. If target = Wlast, the process proceeds to step S9, and if not target = Wlast, the process proceeds to step S8.
Step S8 The memory access control circuit 75 sets size = Unit and target = target + 1 and returns to Step S4.
Step S9: The memory access control circuit 75 returns to step S2 when the line transfer of the memory 59 is completed.

次に、メモリ動作について説明する。まず、インターフェイス部60を介して外部装置から受信した画像データをメモリ59に書き込み、格納する動作について説明する。   Next, the memory operation will be described. First, an operation of writing and storing image data received from an external device via the interface unit 60 in the memory 59 will be described.

図7は本発明の実施の形態におけるメモリの回路を示すブロック図である。   FIG. 7 is a block diagram showing a memory circuit in the embodiment of the present invention.

本実施の形態において、メモリ59は、図に示されるように、RAM59a、アドレスセレクタ59b、加算器59c、アドレスラッチ59d、減算器59e、OR器59f及び乗算器59gを備える。   In the present embodiment, the memory 59 includes a RAM 59a, an address selector 59b, an adder 59c, an address latch 59d, a subtractor 59e, an OR unit 59f, and a multiplier 59g, as shown in the figure.

RAM59aへの画像データの書き込み開始アドレス(番地)は、LEDヘッド13の傾きが算出されてから、決定される。すなわち、LEDヘッド13の傾きが、線幅W(LEDヘッド13のLEDアレイの1ライン分のドット数)に対して△L2ドットであれば、主走査方向の印刷幅Wpに対する傾きドット数△Lは、△L=△L2*Wp/Wとなる。なお、この計算は、制御回路51がEEPROM66に格納されている情報を読み取った後に、制御回路51によってなされる。そして、(△L−1)*Wp番地が、RAM59aにおける書き込み開始アドレスとなる。   The write start address (address) of the image data to the RAM 59a is determined after the inclination of the LED head 13 is calculated. That is, if the inclination of the LED head 13 is ΔL2 dots with respect to the line width W (the number of dots for one line of the LED array of the LED head 13), the number of inclined dots ΔL with respect to the printing width Wp in the main scanning direction. ΔL = ΔL2 * Wp / W. This calculation is performed by the control circuit 51 after the control circuit 51 reads the information stored in the EEPROM 66. The address (ΔL−1) * Wp is the write start address in the RAM 59a.

図5(b)に示される例では、Wp=640、△L=3であるから、20番地が書き込み開始番地になる。制御回路51は、0番地から19番地に、あらかじめ0データを埋めておく。そして、インターフェイス部60は、外部装置から画像データを受信すると、該画像データを20番地から順に書き込んでいく。このような、データの書き込み動作によって、図5(b)に示される例では、番地0〜19には、“0”が書き込まれ、インターフェイス部60が受信した第1ラインの画像データは番地20〜29に書き込まれ、第2ラインの画像データは番地30〜39に書き込まれ、というように、順番に各ラインの画像データが各番地に書き込まれて格納される。   In the example shown in FIG. 5B, since Wp = 640 and ΔL = 3, the address 20 is the write start address. The control circuit 51 prefills 0 data from address 0 to address 19 in advance. When the interface unit 60 receives image data from the external device, the interface unit 60 sequentially writes the image data from the 20th address. In the example shown in FIG. 5B by such a data writing operation, “0” is written in the addresses 0 to 19, and the image data of the first line received by the interface unit 60 is the address 20. The image data of the second line is written in the addresses 30 to 39, and the image data of each line is sequentially written and stored in each address.

次に、メモリ59に格納された画像データを読み出す動作について説明する。   Next, an operation for reading image data stored in the memory 59 will be described.

ここでは、図5(b)に示される例に基づいて、前述のようにRAM59aに書き込まれて格納された画像データを、読み出して印刷する動作について説明する。この場合、LEDヘッド13に送信される画像データが、図5(b)に示されるように、読み出されればよい。すなわち、1ライン目の画像データは、RAM59aの番地20、21、22、23、14、15、16、7、8、9の順に読み出され、印刷制御回路58に送信されればよい。   Here, based on the example shown in FIG. 5B, an operation of reading and printing the image data written and stored in the RAM 59a as described above will be described. In this case, the image data transmitted to the LED head 13 may be read as shown in FIG. That is, the image data of the first line may be read out in the order of addresses 20, 21, 22, 23, 14, 15, 16, 7, 8, and 9 in the RAM 59a and transmitted to the print control circuit 58.

まず、リードスタートアドレスが番地20であるから、制御回路51は、印刷を開始する前に、番地20を、リードスタートアドレスとして、アドレスセレクタ59bへ出力する。また、制御回路51は、1ライン当たりの番地のオフセット量である10を、乗算器59gへ出力する。   First, since the read start address is the address 20, the control circuit 51 outputs the address 20 to the address selector 59b as the read start address before starting printing. Further, the control circuit 51 outputs 10 which is the offset amount of the address per line to the multiplier 59g.

この状態で、制御回路51からスタート信号Stがタイミングジェネレータ74へ出力されると、該タイミングジェネレータ74は、ライン信号Lsをアドレスセレクタ59bとOR器59fとへ出力する。アドレスセレクタ59bは、ライン信号Lsを受信したタイミングで、リードスタートアドレスとしての番地20を、アドレスラッチ59dの入力部へ出力する。   In this state, when the start signal St is output from the control circuit 51 to the timing generator 74, the timing generator 74 outputs the line signal Ls to the address selector 59b and the OR unit 59f. The address selector 59b outputs the address 20 as the read start address to the input part of the address latch 59d at the timing when the line signal Ls is received.

また、ライン信号Lsは、OR器59fを経由し、ラッチタイミング信号としてアドレスラッチ59dへ出力される。該アドレスラッチ59dは、ラッチタイミング信号を受信したタイミングで、アドレス=20をラッチして出力する。出力されたアドレス=20は加算器59cに入力される。   The line signal Ls is output to the address latch 59d as a latch timing signal via the OR unit 59f. The address latch 59d latches and outputs address = 20 at the timing of receiving the latch timing signal. The output address = 20 is input to the adder 59c.

さらに、ライン信号Lsは、制御回路51にも出力される。該制御回路51は、ライン信号Lsを受信したタイミングで、リードスタートアドレスとして、次のラインの開始アドレス、すなわち、番地30の出力を開始する。ただし、この時点ではアドレスセレクタ59bによって遮断されているため、制御回路51から出力された次のラインの開始アドレスとしての番地30は、次のライン信号Lsが出力されるまでは、メモリ59の動作に影響を及ぼさない。   Further, the line signal Ls is also output to the control circuit 51. The control circuit 51 starts outputting the start address of the next line, that is, the address 30 as the read start address at the timing of receiving the line signal Ls. However, since it is blocked by the address selector 59b at this time, the address 30 as the start address of the next line output from the control circuit 51 is the operation of the memory 59 until the next line signal Ls is output. Will not be affected.

その後、ライン信号Lsを受信したメモリアクセス制御回路75は、図6のフローチャートで説明した動作を行い、アクセスサイズとアドレスオフセットとを計算し、1回目は、アクセスサイズとして4を加算器59cとRAM59aとへ出力し、アドレスオフセットとして0を乗算器59gへ出力し、同時に、起動パルスをOR器59fとRAM59aとへ出力する。   After that, the memory access control circuit 75 that has received the line signal Ls performs the operation described in the flowchart of FIG. 6 to calculate the access size and the address offset. The first time, 4 is added as the access size to the adder 59c and the RAM 59a. And 0 as an address offset is output to the multiplier 59g, and at the same time, a start pulse is output to the OR unit 59f and the RAM 59a.

すると、該RAM59aは、起動パルスを受信した時点で、減算器59eの出力としてのアドレス20−0*10=20と、アクセスサイズとしての4とに従って、メモリアクセスを行い、その結果、番地20から番地23までの画像データに一度にアクセスを行い、番地20から番地23までの画像データを印刷制御回路58へ出力する。   Then, when the RAM 59a receives the activation pulse, the RAM 59a performs memory access according to the address 20-0 * 10 = 20 as the output of the subtractor 59e and 4 as the access size. The image data up to the address 23 is accessed at once, and the image data from the address 20 to the address 23 is output to the print control circuit 58.

また、起動パルスは、OR器59fを介して、アドレスラッチ59dのラッチタイミングとして使われるが、このとき、アドレスラッチ59dには、加算器59cで計算されたアドレスラッチ59dの出力としての20とアクセスサイズとしての4との和24が、アドレスセレクタ59bを介して、入力されているので、アドレスラッチ59dの出力は、24に更新される。   The start pulse is used as the latch timing of the address latch 59d via the OR unit 59f. At this time, the address latch 59d is accessed with 20 as the output of the address latch 59d calculated by the adder 59c. Since the sum 24 with the size 24 is input via the address selector 59b, the output of the address latch 59d is updated to 24.

このようにして、1ライン目の画像データについて、1回目のメモリアクセスが完了すると、同様の手順で2回目のメモリアクセスに移行する。   In this way, when the first memory access is completed for the image data on the first line, the memory access is shifted to the second memory in the same procedure.

2回目のメモリアクセスでは、アドレスラッチ59dの出力が24に更新され、メモリアクセス制御回路75から出力されたアクセスサイズ及びアドレスオフセットは、それぞれ、3及び1となっている。したがって、RAM59aは、減算器59eの出力としてのアドレス24−1*10=14と、アクセスサイズとしての3とに従って、メモリアクセスを行い、その結果、番地14から番地16までの画像データに一度にアクセスを行い、番地14から番地16までの画像データを印刷制御回路58へ出力する。   In the second memory access, the output of the address latch 59d is updated to 24, and the access size and address offset output from the memory access control circuit 75 are 3 and 1, respectively. Therefore, the RAM 59a performs memory access according to the address 24-1 * 10 = 14 as the output of the subtractor 59e and 3 as the access size, and as a result, the image data from the address 14 to the address 16 are simultaneously obtained. Access is performed, and the image data from the address 14 to the address 16 is output to the print control circuit 58.

そして、アドレスラッチ59dの出力は、24+3=27に更新される。   The output of the address latch 59d is updated to 24 + 3 = 27.

3回目のメモリアクセスでは、アドレスラッチ59dの出力が27に更新され、メモリアクセス制御回路75から出力されたアクセスサイズ及びアドレスオフセットは、それぞれ、3及び2となっている。したがって、RAM59aは、減算器59eの出力としてのアドレス27−2*10=7と、アクセスサイズとしての3とに従って、メモリアクセスを行い、その結果、番地7から番地9までの画像データに一度にアクセスを行い、番地7から番地9までの画像データを印刷制御回路58へ出力する。   In the third memory access, the output of the address latch 59d is updated to 27, and the access size and address offset output from the memory access control circuit 75 are 3 and 2, respectively. Therefore, the RAM 59a performs memory access according to the address 27-2 * 10 = 7 as the output of the subtractor 59e and 3 as the access size, and as a result, the image data from the address 7 to the address 9 are processed at a time. Access is performed, and the image data from address 7 to address 9 is output to the print control circuit 58.

以上のようにして、メモリ59に格納されたLEDヘッド13の1ライン目の画像データの読み出しを、3回のメモリアクセスで行うことができる。   As described above, the image data of the first line of the LED head 13 stored in the memory 59 can be read out by three memory accesses.

なお、LEDヘッド13の2ライン目以降の画像データの読み出しは、制御回路51が出力するリードスタートアドレスがライン毎に異なる以外は、1ライン目の画像データの読み出しと同様であるので、その説明を省略する。   The reading of the image data for the second and subsequent lines of the LED head 13 is the same as the reading of the image data for the first line except that the read start address output from the control circuit 51 is different for each line. Is omitted.

このようにして読み出された画像データは、ライン単位でLEDヘッド13に送信され、次々に印刷される。そして、最終ラインの画像データが印刷された時点で、画像データを読み出す動作は終了する。   The image data read in this way is transmitted to the LED head 13 line by line and printed one after another. Then, when the last line of image data is printed, the operation of reading out the image data ends.

以上のようにして、第1印刷機構P1のLEDヘッド13に対して第2〜第4印刷機構P2〜P4のLEDヘッド13の取り付けが、右肩上がり又は左肩上がりに傾いていた場合であっても、RAM59aのリードスタートアドレスとアクセスサイズとを操作することによって、1ドット以内の誤差で色ずれを合わせることができる。   As described above, when the LED heads 13 of the second to fourth printing mechanisms P2 to P4 are attached to the LED head 13 of the first printing mechanism P1, the mounting is inclined to the right shoulder or the left shoulder. However, by operating the read start address and the access size of the RAM 59a, the color shift can be adjusted with an error within one dot.

このように、本実施の形態においては、メモリアクセス制御回路75が、メモリ59から画像データを読み出すアドレスとメモリアクセスサイズとを制御し、複数の番地の画像データ、すなわち、複数のドットを一塊としてまとめてずらすので、各色間の傾きずれの補正をする際に必要となるメモリアクセス回数を低減することができる。つまり、色ずれ補正の値が同じである連続区画のメモリアクセスを1つの転送にまとめ、1回のメモリアクセスのデータ量を可能な限り大きいサイズとしてメモリアクセスの回数を削減するように制御する。   As described above, in the present embodiment, the memory access control circuit 75 controls the address for reading image data from the memory 59 and the memory access size, and collects image data at a plurality of addresses, that is, a plurality of dots as a lump. Since the shift is performed collectively, it is possible to reduce the number of memory accesses required for correcting the tilt shift between the colors. In other words, the memory accesses of the continuous sections having the same color misregistration correction value are combined into one transfer, and control is performed so as to reduce the number of memory accesses by setting the data amount of one memory access as large as possible.

これにより、画像データを読み出す際のメモリアクセス時間を短縮することができ、同じ速度の記憶素子を使用しても高速の印刷速度を実現することが可能となり、同じ印刷速度を低速の記憶素子で実現することが可能となる。換言すると、ランダムアクセスを得意とするコストの高い記憶素子を用いなくても、メモリアクセス時間の増加を防げ、印刷速度を向上させることができる。   As a result, it is possible to shorten the memory access time when reading image data, and it is possible to realize a high printing speed even when the same speed storage element is used. It can be realized. In other words, it is possible to prevent an increase in the memory access time and improve the printing speed without using a high-cost storage element that is good at random access.

なお、本実施の形態においては、カラー記録装置10が露光手段としてLEDヘッド13を使用するカラー電子写真式プリンタである場合について説明したが、露光手段としてレーザを使用するカラー電子写真式プリンタや、インクジェット方式のカラープリンタ等にも適用することができる。   In the present embodiment, the case where the color recording apparatus 10 is a color electrophotographic printer that uses the LED head 13 as an exposure unit has been described. However, a color electrophotographic printer that uses a laser as the exposure unit, The present invention can also be applied to an ink jet color printer.

また、本発明は前記実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形させることが可能であり、それらを本発明の範囲から排除するものではない。   The present invention is not limited to the above-described embodiment, and various modifications can be made based on the spirit of the present invention, and they are not excluded from the scope of the present invention.

本発明は、画像形成装置に利用することができる。   The present invention can be used in an image forming apparatus.

10 カラー記録装置
51 制御回路
59、59Y、59M、59C、59B メモリ
75 メモリアクセス制御回路
P1 第1印刷機構
P2 第2印刷機構
P3 第3印刷機構
P4 第4印刷機構
10 Color Recording Device 51 Control Circuit 59, 59Y, 59M, 59C, 59B Memory 75 Memory Access Control Circuit P1 First Printing Mechanism P2 Second Printing Mechanism P3 Third Printing Mechanism P4 Fourth Printing Mechanism

Claims (5)

主走査方向に延在するライン状の複数色の画像をそれぞれ形成可能な複数の記録ヘッドを備え、該複数の記録ヘッドのそれぞれに各色の画像データを出力してカラー画像を形成する画像形成装置であって、
前記画像データを各色毎に記憶する記憶手段と、
前記複数の記録ヘッドの互いのずれ量に応じた補正値を設定する補正値設定手段と、
該補正値設定手段が設定した補正値に基づいて前記記憶手段を制御し、画像データをずらして前記記録ヘッドに出力する制御手段とを備え、
該制御手段は、前記画像データをずらす際に、複数のドットを一塊としてまとめてずらすことを特徴とする画像形成装置。
Image forming apparatus comprising a plurality of recording heads capable of forming a plurality of line-shaped images extending in the main scanning direction, and forming a color image by outputting image data of each color to each of the plurality of recording heads Because
Storage means for storing the image data for each color;
Correction value setting means for setting a correction value according to the mutual displacement amount of the plurality of recording heads;
Control means for controlling the storage means based on the correction value set by the correction value setting means and shifting the image data to output to the recording head,
The control means shifts the plurality of dots as a whole when shifting the image data.
前記制御手段は、前記記憶手段から画像データを読み出すためのアドレスと読み出しサイズとを切り替えることによって、複数のドットを一塊としてまとめてずらす請求項1に記載の画像形成装置。 The image forming apparatus according to claim 1, wherein the control unit switches a plurality of dots as a whole by switching an address and a read size for reading image data from the storage unit. 前記制御手段は、前記補正値が同じドットであって連続する複数のドットを一塊としてまとめてずらす請求項1に記載の画像形成装置。 The image forming apparatus according to claim 1, wherein the control unit shifts a plurality of consecutive dots having the same correction value and having the same correction value as a lump. 前記ずれ量は傾き量であり、前記読み出しサイズは、前記画像データを副走査方向にずらす量が同じ複数のドットを一塊としてまとめることができるサイズである請求項2に記載の画像形成装置。 3. The image forming apparatus according to claim 2, wherein the shift amount is an inclination amount, and the read size is a size capable of collecting a plurality of dots having the same shift amount in the sub-scanning direction as a lump. 前記記憶手段から読み出された画像データを一時蓄えておくバッファメモリを更に備え、前記読み出しサイズは、前記バッファメモリに記憶可能なデータサイズを超えないサイズである請求項2に記載の画像形成装置。 The image forming apparatus according to claim 2, further comprising a buffer memory that temporarily stores image data read from the storage unit, wherein the read size does not exceed a data size that can be stored in the buffer memory. .
JP2016105741A 2016-05-27 2016-05-27 Image forming device Pending JP2017209909A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016105741A JP2017209909A (en) 2016-05-27 2016-05-27 Image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016105741A JP2017209909A (en) 2016-05-27 2016-05-27 Image forming device

Publications (1)

Publication Number Publication Date
JP2017209909A true JP2017209909A (en) 2017-11-30

Family

ID=60474705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016105741A Pending JP2017209909A (en) 2016-05-27 2016-05-27 Image forming device

Country Status (1)

Country Link
JP (1) JP2017209909A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019217654A (en) * 2018-06-18 2019-12-26 キヤノン株式会社 Image forming device
JP2019217653A (en) * 2018-06-18 2019-12-26 キヤノン株式会社 Image forming device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019217654A (en) * 2018-06-18 2019-12-26 キヤノン株式会社 Image forming device
JP2019217653A (en) * 2018-06-18 2019-12-26 キヤノン株式会社 Image forming device
JP7106363B2 (en) 2018-06-18 2022-07-26 キヤノン株式会社 image forming device
JP7130455B2 (en) 2018-06-18 2022-09-05 キヤノン株式会社 image forming device

Similar Documents

Publication Publication Date Title
US20080075480A1 (en) Toner consumption-calculating apparatus, image forming apparatus, and toner consumption calculating method
US9223244B2 (en) Image writing device, image forming apparatus, and image writing method
JP2007010745A (en) Image forming apparatus and resist adjustment method for the device
JP2006350046A (en) Image forming apparatus and control method for the apparatus
US8184332B2 (en) Image forming apparatus and method for correcting density irregularities
JP2006189625A (en) Image forming apparatus
JP2017209909A (en) Image forming device
JP2006195246A (en) Image forming apparatus
JP2004513814A (en) Imaging offset compensation method and system
JP5219647B2 (en) Image forming apparatus, image forming system, and image processing method
JP2007136775A (en) Exposed image inputting device, and printer
JP2006195082A (en) Image forming apparatus
JP4561340B2 (en) Image forming apparatus and color misregistration correction method
JPH09188000A (en) Device and method for color recording
JP4752346B2 (en) Image forming apparatus and method for controlling the apparatus
US20090190149A1 (en) Image Forming System
JP4609195B2 (en) Image forming apparatus
JP2009210759A (en) Image forming apparatus
JP2004145285A (en) Image forming apparatus
JP2017211467A (en) Image formation apparatus
JP4753005B2 (en) Line head and image forming apparatus using the same
JP4862291B2 (en) Image forming apparatus and gear eccentricity detection method in the apparatus
JPH11170622A (en) Color image recorder
JP2013202970A (en) Color recording apparatus
JP4497091B2 (en) Image forming apparatus