JP2017204861A - 受信機 - Google Patents

受信機 Download PDF

Info

Publication number
JP2017204861A
JP2017204861A JP2017094860A JP2017094860A JP2017204861A JP 2017204861 A JP2017204861 A JP 2017204861A JP 2017094860 A JP2017094860 A JP 2017094860A JP 2017094860 A JP2017094860 A JP 2017094860A JP 2017204861 A JP2017204861 A JP 2017204861A
Authority
JP
Japan
Prior art keywords
filter
signal
demodulated signal
receiver
demodulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017094860A
Other languages
English (en)
Other versions
JP6650422B2 (ja
JP2017204861A5 (ja
Inventor
ヨハン・ファン・デン・フーヴェル
Van Den Heuvel Johan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stichting Imec Nederland
Original Assignee
Stichting Imec Nederland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stichting Imec Nederland filed Critical Stichting Imec Nederland
Publication of JP2017204861A publication Critical patent/JP2017204861A/ja
Publication of JP2017204861A5 publication Critical patent/JP2017204861A5/ja
Application granted granted Critical
Publication of JP6650422B2 publication Critical patent/JP6650422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/206Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/142Compensating direct current components occurring during the demodulation and which are caused by mistuning
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/144Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/148Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using filters, including PLL-type filters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/16Frequency regulation arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

【課題】本発明の一態様にかかる受信機が提供される。
【解決手段】受信機は、その入力で受信された無線周波数(RF)信号を復調し、復調信号を出力するように適合された復調器と、復調信号を受信してハイパスフィルタ処理するために復調器の出力に接続された複数のハイパスフィルタとを備え、前記複数のハイパスフィルタは、前記復調信号の第1の時間期間中に第1の組のフィルタ応答で動作し、復調信号の第2の時間期間中に第2の組のフィルタ応答で動作するように適合される。
【選択図】図4

Description

本発明は一般に、無線電気通信受信機に関し、特に、Bluetooth低エネルギー(BLE)を使用する無線電気通信受信機に関する。
Bluetooth(登録商標)技術は、携帯電話から広範囲にわたるデバイスの短距離通信技術であり、医療機器及び家庭用娯楽製品にコンピュータを使用する。Bluetooth v4.0以降については、Bluetooth標準は、Bluetoothの元の主要機能に基づいているが、超低電力ワイヤレス接続で動作するデバイスに構築されるBluetooth Low Energy(BLE)を含む。
BLE受信機は、非特許文献1のBLEテスト仕様書に記載されるように、ダーティパケット(ダーティTx)を受信する必要がある。50パケット毎に、搬送周波数オフセット(CFO)、変調インデックス(h)、シンボルタイミングエラー(terror)が特定の値の組み合わせに、以下の表1に示すように変化される。
表1:ダーティパケットの送信機パラメータ
Figure 2017204861
固定周波数オフセットに加えて、ある定義された周波数ドリフトが信号特性に加えられる。これは、50kHzの偏移及び625Hzの変調周波数を有する正弦波低周波変調を信号に加えることによって実現される。当該変調信号は、各交互パケットが変調信号の0°及び180°で開始するようにパケットと同期する。すなわち、ダーティTxは、伝送中の初期搬送周波数オフセット(CFO)と搬送周波数ドリフトの両方を有する。
問題点の1つは、プリアンブルが短い(1オクテット)ため、CFOをタイムリーに見積もって修正することであり、フレームデリミタの開始(SFD)は正しいビットを受信する必要がある。さらに、ペイロード受信中にドリフトを追跡する必要がある。
上記に鑑み、本発明の目的は、受信機の能力を向上させることができ、パケット送信中のCFOと搬送周波数ドリフトを正しく推定することができることである。
これらの目的と他の目的は、独立請求項に定義される特徴を有する受信機及び方法を提供することによって達成される。好ましい実施形態は従属請求項に記載される。
本発明の第1の態様によれば、その入力で受信された無線周波数(RF)信号を復調し、復調信号を出力するように適合された復調器を備える受信機が設けられる。前記受信機は、復調器の出力に接続され、復調信号を受信してハイパスフィルタ処理する複数のハイパスフィルタを備える。前記複数のハイパスフィルタは、前記復調信号の第1の時間期間中に第1の組のフィルタ応答で動作し、復調信号の第2の時間期間中に第2の組のフィルタ応答で動作するように適合される。
本発明の第2の態様によれば、所定周波数の変調搬送波信号を含む受信信号を処理する方法であって、前記搬送波信号は搬送周波数オフセットを含む。当該この方法は、受信した搬送波信号を復調することと、復調信号を複数のハイパスフィルタで受信することと、前記復調信号の第1の期間中に前記複数のフィルタに対して第1の組のフィルタ応答を用いて復調信号をハイパスフィルタ処理することと、前記復調信号の第2の期間中に複数のフィルタに対して第2の組のフィルタ応答を用いて復調信号をハイパスフィルタ処理することを含む。
従って、本発明は、受信信号の異なる部分をフィルタリングするために動的に最適化されてもよい複数のフィルタを用いる装置及び方法を提供する。複数のフィルタが適合されるにつれて、復調信号の第1の期間中に第1の組のフィルタ応答で動作し、復調信号の第2の時間期間中に第2の組のフィルタ応答で動作するように構成され、信号の受信中に異なる時間に、各フィルタの出力においてフィルタリングされた信号をモニタし、第1又は第2の組のフィルタ応答の1つのフィルタ応答に従って所望のレベルでフィルタリングされたフィルタ応答に従って、フィルタリングされた信号の1つを選択してさらなる処理のために用いることができる。
ここで「受信機」という用語は、一般に、無線周波数信号を受信することが可能であり、特に、複数の無線周波数信号を受信し、2.4GHzの産業科学医学(ISM)バンドで動作するBluetooth規格に従って送信されるように適合された任意のタイプのデバイスを意味する。
「復調器/復調」という用語は、ここでは一般に、変調搬送波から情報を含む信号が抽出されるユニット(装置)又は機能を意味する。復調器は、例えばデジタル信号プロセッサが復調器の機能、又はその混合を実行するときに、変調された搬送波から情報コンテンツを復元するために使用される、電子回路及びコンピュータプログラムコード部分によって実行される。好ましい実施形態においては、搬送波は、ガウス周波数シフトキーイング(GFSK)を使用して変調される。他のタイプの変調、例えば、周波数偏移キーイング(FSK)及びその変形(例えば、CPFSK、MSK及びGMSK)、位相シフトキーイング(PSK)及びその変形(例えば、BPSK、π/2DBPSK、π/4DQPSK、OQPSK、SOQPSK及びDPQPSK)を使用してもよい。ここで、復調器から出力される信号は、アナログ信号又はデジタル信号であってもよい。
「ハイパスフィルタ手段」という用語は、ここでは、特定のカットオフ周波数よりも高い周波数の信号を通過させ、カットオフ周波数よりも低い周波数の信号を減衰させる複数のフィルタを含むユニット(装置)を意味する。ハイパスフィルタ手段は、電子回路、コンピュータプログラムコード部分、又はそれらの混合によって実装することができる。各周波数の減衰量はフィルタ設計に依存します。当該フィルタは、1次以上のものであってもよい。好ましい実施形態において、ハイパスフィルタ手段内の各フィルタは、以下でより詳細に開示されるように、微分器及び積分器を含むデジタルフィルタとして実装される。
「第1の組のフィルタ応答で動作するように適合された複数のフィルタ」という用語は、ここでは、各フィルタは、フィルタのカットオフ周波数及び/又は阻止帯域の減衰を制御するための1つ又は複数のフィルタパラメータによって定義される複数のフィルタの各フィルタを意味する。このように、複数のフィルタの各フィルタは、その入力に加えられる信号に特定の応答を提供することができる。
「復調信号の第1/第2の期間」という用語は、ここでは、それぞれは開始時間と停止時間によって定義され、その間に復調信号の第1及び第2の部分がハイパスフィルタ手段によって受信される第1及び第2の期間を意味する。以下により詳細に開示されるように、第1及び第2の期間は、予め定められた時間期間であってもよく、もしくは復調信号における特定のパターンの検出のようなイベントから生じる時間期間であってもよい。
本発明の一実施形態によれば、第1の組のフィルタ応答における各フィルタ応答は、第2の組のフィルタ応答において対応するフィルタ応答を有し、前記第2の組のフィルタ応答における前記対応するフィルタ応答の各々は、対応する前記第1のフィルタ応答よりも遅い。
第1の組のフィルタ応答における対応するフィルタ応答よりも遅い、第2の組のフィルタ応答においてフィルタ応答を提供することによって、復調信号の異なる部分に適用されるフィルタリングの量を制御することが可能である。一例として、もし第2の時間期間中の復調信号の内容がフィルタリングに対してより敏感である場合、あまりにも積極的にフィルタリングされた場合には、より破損しやすくなり、第1の期間中の第1のより積極的なレベルのフィルタリングと、第2の期間中の第2のより積極的なレベルのフィルタリングを提供することが可能である。
「対応するフィルタ応答」という用語は、ここでは、第1の組のフィルタ応答は、フィルタパラメータα[1]、β[1]、γ[1]などによって定義される多数の応答であり、第2の組のフィルタ応答は、フィルタパラメータα[2]、β[2]、γ[2]などによって定義される多数のフィルタ応答であることを意味する。ここで、第1の組のフィルタ応答におけるフィルタパラメータα[1](β[1]、γ[1]など)によって定義されるフィルタ応答は、第2の組のフィルタ応答におけるフィルタパラメータα[2](β[2]、γ[2]など)によって定義される対応するフィルタ応答を有する。
「より遅い(低速)」という用語は、より低いレベルのフィルタリングが達成されるようにフィルタ応答があまり攻撃的でないことを意味する。
本発明の一実施形態によれば、受信機は、所定の搬送周波数を有する変調された搬送波信号の形式のRF信号を受信するように適合され、復調器は、前記RF信号に存在する搬送周波数オフセット(CFO)をDCオフセットに復調するように適合される。
この実施形態の利点は、CFO推定値を用いて受信データを修正するために受信データのその後の処理が容易になるということである。すなわち、CFOをDCオフセットに復調することによって、CFOが補償されるように、適切なハイパスフィルタを後のフィルタリングのために選択することができる。
DCオフセットは、アナログ信号又はデジタル信号によって表すことができる。所定の搬送周波数は、使用される通信規格に依存する。好ましい実施形態によれば、所定の搬送周波数は、2400MHzから2483.5MHzに位置するISM周波数帯域内にある、Bluetooth Low Energy標準規格に従って定義された中心周波数に対応する。特に、Bluetooth Low Energyシステムは中心周波数(2402+n*2)MHzを使用し、ここで、n=0,1,2,…,39である。従って、中心周波数からのオフセットは、周波数オフセットに対応するDCオフセットとなる。
本発明の一実施形態によれば、受信機は、CFOに基づいて複数のフィルタのうちの1つを選択するように適合されたセレクタを備える。
この実施形態の利点は、受信信号に存在するCFO/DCオフセット量に基づいて、復調信号を処理するために適切なフィルタを容易に選択することができる。
前記セレクタは、ハードウェア、ソフトウェア、又はその両方の組み合わせで実施されるユニットの形態であってもよく、その機能は、一般的には、フィルタの1つからの出力信号を後続の処理のために他のユニットに供給することである。好ましい実施形態によれば、セレクタは、復調信号に存在するCFO/DCオフセット量を決定するための測定ユニットと、複数のフィルタから受信した複数のアナログ入力信号又はデジタル入力信号の1つを選択してその出力に送る多重化ユニットとを備える。多重化ユニットは、例えばアナログスイッチ又はデジタルゲートである、1つ以上の制御可能なスイッチを備えることができ、これらは測定ユニットから受信した信号によって制御される。
本発明の一実施形態によれば、復調器は、差動位相領域復調器である。
受信信号に存在するCFOは、復調器の出力でDCオフセットに直接復調される。従って、復調信号をハイパスフィルタ手段に供給する前に必要であるために、DCオフセット信号を導出するために復調信号をそれ以上処理しないので、受信機の複雑さが軽減される。
本発明の一実施形態によれば、復調信号は、データパケットの形態である。
受信信号をデータパケットに復調するように構成された復調器を含む受信機を提供することにより、復調信号の異なる部分を処理するための、適切なフィルタの選択及びフィルタ応答が容易になる。すなわち、第1のフィルタ応答で動作する第1のフィルタは、パケットの第1の部分の想定内容に応じてパケットの第1の部分をフィルタリングする(プリアンブルなど)ために使用することができ、第2のフィルタ応答で動作する、対応する(又は異なる)フィルタは、パケットの第2の部分をフィルタリングする(例えば、パケットの同期ワード又はペイロード)ために使用することができる。
データパケットは、使用される通信規格に応じて様々な形態を取ることができる。一例として、標準BLEパケットは、プリアンブル(1オクテット)、アドレスワード(4オクテット)、PDU(2〜39オクテット)及びCRC(3オクテット)を含む。テストの目的で、テスト仕様書に定義されたパケットフォーマットが使用され、前記基準パケットは、プリアンブル(1オクテット)、同期ワード(4オクテット)、PDUヘッダ(1オクテット)、PDU長データ(1オクテット)、PDUペイロード(37オクテット)及びCRC(3オクテット)を含む。IEEE802.15.4(ZigBee)又はIEEE802.15.6(Wireless Body Area Network)で採用されるような他のパケットフォーマットを使用してもよい。
本発明の一実施形態によれば、ハイパスフィルタは、データパケットの第1の部分上にある第1の組のフィルタ応答で動作し、前記データパケットの第2の部分上にある第2の組のフィルタ応答で動作してもよい。この実施形態の利点は、パケットの異なる部分が多かれ少なかれ積極的にフィルタリングされることである。従って、パケット内のペイロードデータは、おそらくフィルタリングに対してより敏感であり、すなわち、例えばプリアンブルに比較して、あまりにも積極的にフィルタリングされると、より壊れやすく、より緩やかなフィルタ応答の組で動作する、あまり積極的でないフィルタに曝される可能性がある。
パケットの「第1の部分」及び「第2の部分」という用語はここでは、例えばパケットの受信の開始である、パケットの特定の期間に厳密に関連する部分のいずれかに対応し、第1の部分は、最初の8マイクロ秒の受信中に受信されたパケットの部分に対応し、第2の部分は次の32マイクロ秒に対応してもよい。一方、パケットの内容に関連するパケットの部分、例えば第1の部分は、パケットのプリアンブルに関連してもよく、第2の部分は、パケット内の同期ワードに関連してもよい。例えば第1の部分は、プリアンブルの開始の検出(「エネルギー検出」とも呼ばれる)から始まり、同期ワードの検出時に終了する、パケットの一部であってもよい。第2の部分は、同期ワードの検出時に開始しPDUヘッダの検出時に終了する、パケットの一部であってもよい。前の両方の例の組み合わせもまた本発明の範囲内であり、例えばパケットの開始の検出から開始し一定時間後に終了する第1の部分はパケットの一部であってもよく、第2の部分は、同期ワードの検出からPDUヘッダの検出で終了するパケットの一部であってもよい。
本発明の一実施形態によれば、受信機は、復調信号の少なくとも一部を緩衝するために復調器の出力に接続されたバッファを備える。
この実施形態の利点は、復調信号の一部が緩衝処理中に作用している可能性があることである。すなわち、復調信号の一部を緩衝処理することによって、処理ユニットは、バッファの内容を後の処理に出力する前にバッファの内容を変更することができる。
「バッファ」という用語はここでは、データをアナログ又はデジタル形式で一時的に記憶するユニットを意味する。好ましい実施形態によれば、バッファは、テスト信号内の同期ワードの長さに対応するデジタル語を記憶するように適合されるシフトレジスタである。
バッファは、例えばデジタル信号プロセッサは、バッファの機能(メモリにデータを格納する)、又はそれらの混合を実行する、電子回路(ハードウェアシフトレジスタ)、コンピュータプログラムコード部分によって実行される。
前記受信機は、復調器の出力とハイパスフィルタの出力に接続され、かつ、復調信号とフィルタリングされた復調信号との間の差に基づいて、バッファの入力に訂正信号を提供するように適合される比較器を備える。
この実施形態の利点は、バッファの内容が、復調信号に存在するCFO量に基づいて容易に修正することができることである。このことは、バッファに供給された復調信号の最初のサンプルを最新のCFO推定値で訂正することが可能になるから、特に有益である。
「コンパレータ」は、ハードウェア、ソフトウェア、又はその両方の組み合わせで実施されるユニットの形態であってもよく、その機能は一般に、復調信号と復調信号のフィルタリングされたバージョンとの間の差を示す信号を提供することである。すなわち、バッファの内容は、最新のCFOの推定値で訂正することができる。
本発明の方法は、所定の搬送周波数を有する変調された搬送波信号の形態のRF信号を受信するステップと、前記RF信号に存在する搬送周波数オフセット(CFO)をDCオフセットに復調するステップとを含む。
この実施形態の利点は、CFO推定値を用いて受信データを修正するために受信データのその後の処理が容易になることである。すなわち、CFOをDCオフセットに復調することにより、CFOが補償されるように、適切なハイパスフィルタを後のフィルタリングのために選択することができる。
本発明の方法は、CFOに基づいて複数のフィルタの1つを選択するステップを含むことができる。
この実施形態の利点は、受信信号中に存在するCFO量に基づいて、適切なフィルタで復調信号を処理するために容易に選択することができることである。
本発明の方法は、復調信号の少なくとも一部を緩衝し、前記復調信号と前記ハイパスフィルタ処理された復調信号との間の差に基づいて前記緩衝された少なくとも一部分を訂正するステップを含む。
この実施形態の利点は、復調信号の一部がバッファ内にある間に動作することができる。すなわち、復調信号の一部を緩衝処理することによって、緩衝処理された信号は、復調信号に存在するCFO量に基づいて容易に訂正され得る。このことは、復調信号の第1のサンプルを訂正し、最新のCFO推定値でバッファに供給されることができ、特に有益である。
本発明の一実施形態によれば、その入力に受信された無線周波数(RF)信号を復調して復調信号を出力する復調器と、復調器の出力に接続され、復調信号を受信するハイパスフィルタ手段とを備え、前記ハイパスフィルタ手段は、前記復調信号の第1の所定の時間期間中に第1のフィルタ応答で動作し、復調信号の第2の所定の時間期間中に第2のフィルタ応答で動作するように適合される、受信機が提供される。
本発明の他の目的、特徴及び利点は、以下の詳細な開示から明らかになり、添付の特許請求の範囲及び図面から明らかになるであろう。一般的に、特許請求の範囲において使用される全ての用語は、明示的に定義されていない限り、技術分野におけるそれらの通常の意味に従って解釈されるべきである。「a/an/the[要素、デバイス、コンポーネント、手段、ステップなど]」に対するすべての言及は、特に明記しない限り、デバイス、構成要素、手段、ステップなどの少なくとも1つのインスタンスを参照するものとして、明らかに解釈されるべきである。本明細書で開示される任意の方法のステップは、明示的に述べられていない限り、開示された正確な順序で実施される必要はない。本発明の上記ならびに追加の目的、特徴及び利点は、本発明の好ましい実施形態の以下の例示的かつ非限定的な詳細な説明によってよりよく理解されるであろう。添付の図面を参照して、類似の要素には同じ参照符号が使用される。
本発明の一実施形態にかかる受信機の概略ブロック図である。 BLEテスト仕様書によるテストパケットを図式的に示す図である。 異なるフィルタパラメータの使用を図式的に示す。 本発明の一実施形態にかかるフィルタ選択ユニットの概略ブロック図である。 本発明の一実施形態にかかる異なるフィルタの収束速度を概略的に示す図である。 本発明の一実施形態にかかるハイパスフィルタの概略ブロック図である。 本発明の一実施形態にかかるハイパスフィルタの概略ブロック図である。 復調器の出力に接続され、復調信号の少なくとも一部を緩衝処理するバッファ装置の概略ブロック図である。 本発明の一実施形態にかかる受信機によって得られた測定結果を示す 本発明の実施形態によって得られたシミュレーション及び測定結果を示す。
図1は、本発明の一実施形態にかかる受信機100の概要を示すブロック図である。同相(I)及び直交(Q)信号成分は、好ましくは、1対のアナログ−デジタル変換器(ADC)101a、101bにおいてデジタル形式に変換される。次いで、複数のデジタル信号は、PMブロック102によって位相領域に変換され、差動位相領域の信号をさらに処理するために、差動ブロック103によってさらに、FMドメインと同等である差動位相領域に変換される。差動位相領域における処理の利点は、搬送周波数オフセット(CFO)は、差動位相領域において直流(DC)オフセットとなることが示されることである。
以下に詳細に開示するCFO訂正ブロック104は、差動ブロック103から信号を受信し、その出力信号はビット判定ブロック105に供給される。
図2は、テスト仕様書に従って使用される典型的なテストパケット200を示す。上記のように、パケットは、プリアンブル(1オクテット)201、同期ワード(4オクテット)202、PDUヘッダ(1オクテット)203、PDU長データ(1オクテット)204、PDUペイロード(37オクテット)205及びCRC(3オクテット)206を備える。
受信機100のテスト中にCFOが変更されると、受信機にとっての課題は、CFO推定値を補償することである。このことは、プリアンブル201は非常に短く、すなわち8シンボルであって1Mbpsの転送速度で8マイクロ秒に相当するので、BLEアプリケーションにとって特に重要である。さらに、搬送波はPDUペイロード205の受信中にドリフトする可能性がある。
図3及び図4を参照すると、CFOを補償するために、本発明は、差動位相領域においてDCオフセットキャンセル戦略を採用する。上記のように、CFOは、差動位相領域でDCオフセットとして現れる。このことは、1組のハイパスフィルタ404a〜404cを介して復調信号をフィルタリングすることが可能になる。以下に詳細に開示するように、収束速度を高めるために、フィルタ404a〜404cは、現在処理中であるパケットの部分に依存してギアシフトを行う。
受信機がイネーブル(動作状態に)されると、初期フィルタパラメータがフィルタ404a〜404cにロードされる(301)。典型的には、フィルタは、図3のフィルタパラメータα[0]、β[0]、γ[0]によって示される「トランスペアレントな状態」に設定され、このことは、パラメータα[0]、β[0]、γ[0]をフィルタ404a−404cにロードすることによって、フィルタ404a〜404cの応答は、フィルタの入力部で受信された信号が影響を受けないフィルタを通過する(すなわちフィルタリングされない)ようにする。
エネルギー検出時、すなわちプリアンブル201の検出時に、フィルタ404a〜404cはギアシフトされ、すなわち、新しいフィルタパラメータα[1]、β[1]、γ[1]がフィルタ404a〜404cにロードされる(302)。図4のフィルタ「HPFα」404aを規定するフィルタパラメータα[1]は、中程度のCFOに使用され、
フィルタ「HPFβ」404bを定義するフィルタパラメータβ[1]は中間CFOに使用され、フィルタ「HPFγ」404cを規定するフィルタパラメータγ[1]は、大きなCFOに使用される。図5に示すように、フィルタパラメータγ[1]は、フィルタ「HPFβ」404bのフィルタパラメータβ[1]と比較して、フィルタ「HPFγ」404cのより速い収束を提供し、フィルタ「HPFγ」404cはフィルタパラメータα[1]によって定義されるフィルタ「HPFα」404aよりも早い収束性を有する。
フィルタ404a〜404cからの出力は、フィルタ選択ユニット404dによって監視され、このことは、フィルタ404a〜404cの中で最も遅いものを決定してCFOを検出し、マルチプレクサ404eを介してさらなる処理のためにそのフィルタの出力を供給することができる。従って、異なるフィルタ404a〜404cの提供と、最も遅い可能なフィルタの選択によって、パケットの最初の部分の処理中にCFOを補償することは可能であり、同時に、復調信号に対するフィルタリングの影響を最小にする。
エネルギー検出後の期間において、同期ワード202の開始時に、新しいフィルタパラメータα[2]、β[2]、γ[2]がフィルタ404a〜404cにロードされる(すなわち、フィルタはギアシフトされる)。新しいフィルタパラメータのそれぞれは、プリアンブル201の受信中にフィルタにロードされた対応するフィルタパラメータが提供されるものと比較してより遅いフィルタ応答を提供する。すなわち、α[2]はα[1]よりも遅いフィルタ応答を提供し、β[2]はβ[1]より遅いフィルタ応答を提供し、γ[2]はγ[1]より遅いフィルタ応答である。これにより、復調信号のフィルタリングの有害な影響が緩和される。すなわち、その内容のために、プリアンブル201は同期ワード202と比較して崩壊しにくく、CFOを検出するためのプリアンブルのより積極的なフィルタリングが採用される。
同期ワード202が受信されると、すなわちPDU203の開始時に、新しいフィルタパラメータα[3]、β[3]、γ[3]がフィルタ404a〜404cにロードされる(304)。新しいフィルタパラメータの各々は、好ましくは、同期ワード201の受信中にフィルタにロードされる、対応するフィルタパラメータよりも遅いフィルタ応答を提供する。別の実施形態によれば、新しいフィルタパラメータの各々は、同期ワード201の受信中にフィルタにロードされる、対応するフィルタパラメータよりも速い応答を提供する。さらに別の実施形態によれば、同期ワード201の受信後にフィルタパラメータは変更されない。
以上の説明では、3つの異なるフィルタを使用する実施形態が開示される。しかしながら、3つより多い又は少ないフィルタが使用され得ることが強調され、例えば2つ、4つ、5つ、6つなどのように、所望の収束速度のいくつの異なるレベルに依存する。一例として、本発明がZigBeeプロトコルを介して送信されたパケットの受信に使用される場合、ZigBeeパッケージの構造のために2つのフィルタのみが必要になる。
図6aは、本発明の一実施形態にかかるハイパスフィルタ600の概略ブロック図である。一般に、フィルタ600は、積分ブロック602に接続された微分ブロック601を備える。微分ブロック601の周波数応答は、図6bの破線610によって示され、積分ブロック602の周波数応答は、図6bの破線620によって示される。2つのブロックのカスケード結合は、図6bの実線630によって示されるように、フィルタ600の全周波数応答を提供する。
積分器602のフィードバックループは、フィルタパラメータα、β、γがロードされる乗算ブロック603を備える。従って、異なるフィルタパラメータを提供することによって、フィルタ600の全周波数応答は、フィルタのカットオフ周波数を下げたり上げたりするように変更されてもよい。従って、図6aに示すようなフィルタ構造を設けることにより、フィルタ600の迅速かつ簡単なギア切り替えが提供される。
図7は、復調器の出力に接続され、復調信号の少なくとも一部を緩衝処理するバッファユニットの概略ブロック図である。好ましい実施形態によれば、バッファ701はシフトレジスタで構成され、そのシフトレジスタの入力は復調されたサンプルを受信する復調器の出力に接続される。復調されたサンプルがシフトレジスタ701に供給されると、シフトレジスタ701内のデータは、CFO訂正ブロック104から受け取った最新のCFO推定値で訂正される。すなわち、フィルタリングされたデータとフィルタリングされていないデータとを比較することによって、信号に存在するCFO推定値を推定し、パケットの受信中にシフトレジスタ701のデータから連続的に減算することができる。このように、シフトレジスタ内の最初のサンプルは、最新の既知のCFO推定値で訂正することができ、SFDの収束時間を効果的に増加させることができる。シフトレジスタ内のデータの訂正は、いったんシフトレジスタがデータで満たされると実行され、もしくはサンプルがシフトレジスタに供給されるとシフトレジスタ内のデータのブロックに対して実行されるという意味において連続的である。
最後に、シンボルの難しい(ハード)検出は、シフトレジスタ内の訂正されたデータの符号情報に基づいて行われる。受信された同期ワードは、同期ワードが正しく受信されたかどうかを判定し、パケットが現在の受信機宛であるかどうかを判定するために、予想同期ワード/デバイスアドレスと相関される。相関が単語が一致しないことを示す場合、受信機は新しいプリアンブルを検出することに戻り、さもなければ、受信機はパケットのペイロードデータを受信し、CFO修正する。
パケットエラーレート(PER)の測定は、テスト仕様書の受信機特性をテストするすべての測定で使用される。パケット誤り率(PER)は、以下のように定義される。
PER=(1−(正確に受信されたパケットの数)/(送信されたパケットの総数))*100
ビットエラーレート(BER)測定に基づく感度レベルは、基準信号で測定して0.1%のBERが達成される入力パワーレベルで定義される。非特許文献2に記載されるように、テスト仕様書及びPRBS9ペイロードを有するパケットに記載される。
このPER要求は、そのビット誤りは、矩形の誤り確率密度関数でランダムに分布し、そのビット誤りは相関しないという仮定の下で0.1%のBERに等しい。さらに、0.1%のBERで特定のビットが誤っている確率は0.001であり、同じ条件の下でビットがOKになる確率は0.999である。
テストパケットのビットエラーの影響を調べると、8ビットのプリアンブルを保存して、パケットのいずれかの部分にビットエラーが存在する場合、パケットが失われることを意味する。すなわち、テストパケットの重要ビット数は368ビット(合計376ビット)である。さらに、ビットエラーを含まない368ビットシーケンスの確率は0,999368=0,692であり、結果として得られるPER要件は、(1−0.692)×100%=30.8%になる。
図8は、本発明の一実施形態にかかる受信機によって得られた測定結果801を示す。図からわかるように、PERは、+/−180ppmのCFO測定の場合、要求される30.8%レベル802より十分に低い一方、テストに合格するための要件は、±62ppmの範囲をカバーする必要があることである。
図9は、本発明によって得られたシミュレーション901,902及び測定903,904の結果を示す。この図から分かるように、本発明は、−90dBmを下回る複数の信号レベルに対して要求される30.8%の905レベルより十分に低いPERを提供する。
本発明の実施形態は、例えば、集積回路又はチップ組、無線システム、及び受信機システム製品で実施することができる。例えば、プロセッサは、本発明の復調技術を実行するように適合されたソフトウェアを実行するように動作する。復調ソフトウェアは、ディスクドライブユニット内の磁気ディスクなどのコンピュータ可読媒体に存在するように適合される。コンピュータ可読媒体はまた、フラッシュメモリカード、EEROMベースのメモリ、ROMストレージなどを含むことができる。復調方法を実行するように適合されたソフトウェアは、スタティック又はダイナミックメインメモリ又はプロセッサ内のファームウェア内に全体的又は部分的に(すなわち、マイクロコントローラ、マイクロプロセッサ又はマイクロコンピュータの内部メモリ内)存在することもできる。復調方法はまた、フィールドプログラマブルゲートアレイ(FPGA)、チップ組又は特定用途向け集積回路(ASIC)、無線システム、及び他の通信システム製品において使用することができる。
本発明は、主に、いくつかの実施形態を参照して上述される。しかしながら、当業者には容易に理解されるように、上述したもの以外の他の実施形態も、本発明の範囲内で同様に可能であり、添付の特許請求の範囲によって規定される。

Claims (14)

  1. 復調器の入力で受信された無線周波数(RF)信号を復調して復調信号を出力する復調器と、
    前記復調器の出力に接続され、復調信号を受信してハイパスフィルタ処理する複数のハイパスフィルタとを備え、
    前記複数のハイパスフィルタは、前記復調信号の第1の時間期間中に第1の組のフィルタ応答で動作し、前記復調信号の第2の時間期間中に第2の組のフィルタ応答で動作するように適合される受信機。
  2. 前記第1の組のフィルタ応答における各フィルタ応答は、前記第2の組のフィルタ応答における対応するフィルタ応答を有し、
    前記第2の組のフィルタ応答における前記対応するフィルタ応答の各々が、対応する第1のフィルタ応答よりも遅い請求項1に記載の受信機。
  3. 前記受信機は、所定の搬送周波数を有する変調された搬送波信号の形態でRF信号を受信するように適合され、
    前記復調器は、前記RF信号中にDCオフセットとして存在する、搬送周波数オフセットCFOを復調するように構成される請求項1又は2に記載の受信機。
  4. 前記CFOに基づいて複数のフィルタのうちの1つを選択するように適合されたセレクタを備える請求項3に記載の受信機。
  5. 前記復調器は差動位相領域復調器である請求項1〜4のうちのいずれか1つに記載の受信機。
  6. 前記復調信号はデータパケットの形態である請求項1〜5のうちのいずれか1つに記載の受信機。
  7. 前記ハイパスフィルタは、データパケットの第1の部分上の第1の組のフィルタ応答で動作し、前記データパケットの第2の部分上の前記第2の部分上の第2の組のフィルタ応答で動作する請求項6に記載の受信機。
  8. 前記復調信号の少なくとも一部を緩衝処理するために復調器の出力に接続されたバッファを備える請求項1〜7のうちのいずれか1つに記載の受信機。
  9. 前記復調器の出力と前記ハイパスフィルタの出力に接続され、前記復調信号とフィルタリングされた復調信号との間の差に基づいて、前記バッファの入力に訂正信号を提供する比較器を備える請求項8に記載の受信機。
  10. 所定の周波数の変調搬送波信号を含む受信信号を処理する方法であって、
    前記搬送波信号は搬送周波数オフセットを含み、前記方法は、
    受信した搬送波信号を復調して復調信号を複数のハイパスフィルタで受信するステップと、
    前記復調信号をハイパスフィルタ処理し、前記復調信号の第1の期間中に前記複数のフィルタに対して第1の組のフィルタ応答を使用するステップと、
    前記復調信号をハイパスフィルタ処理して前記復調信号の第2の期間中に複数のフィルタに対して第2の組のフィルタ応答を使用するステップとを含む方法。
  11. 前記第1の組のフィルタ応答における各フィルタ応答は、第2の組のフィルタ応答において対応するフィルタ応答を有し、
    前記第2の組のフィルタ応答における前記対応するフィルタ応答の各々が、対応する第1の組のフィルタ応答よりも遅い請求項10に記載の方法。
  12. 所定の搬送周波数を有する変調された搬送波信号の形態のRF信号を受信するステップと、
    RF信号に存在する搬送周波数オフセット(CFO)を復調してDCオフセットに変換するステップとを含む請求項10又は11に記載の方法。
  13. 前記CFOに基づいて前記複数のフィルタのうちの1つを選択するステップを含む請求項12に記載の方法。
  14. 前記復調信号の少なくとも一部を緩衝処理し、前記復調信号と前記ハイパスフィルタ処理された復調信号との差に基づいて前記緩衝処理された少なくとも一部を訂正する請求項10〜13のうちのいずれか1つに記載の方法。
JP2017094860A 2016-05-11 2017-05-11 受信機 Active JP6650422B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16169134.0 2016-05-11
EP16169134.0A EP3244584B1 (en) 2016-05-11 2016-05-11 Receiver for frequency offset correction

Publications (3)

Publication Number Publication Date
JP2017204861A true JP2017204861A (ja) 2017-11-16
JP2017204861A5 JP2017204861A5 (ja) 2020-01-09
JP6650422B2 JP6650422B2 (ja) 2020-02-19

Family

ID=55967133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017094860A Active JP6650422B2 (ja) 2016-05-11 2017-05-11 受信機

Country Status (3)

Country Link
US (1) US10044534B2 (ja)
EP (1) EP3244584B1 (ja)
JP (1) JP6650422B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102041342B1 (ko) * 2017-07-24 2019-11-06 어보브반도체 주식회사 다중 상관 검출을 이용하여 패킷 검출, 심볼 타이밍 포착 및 반송파 주파수 오프셋 추정을 동시에 병렬 수행하는 방법 및 그 블루투스 장치
GB201907717D0 (en) * 2019-05-31 2019-07-17 Nordic Semiconductor Asa Apparatus and methods for dc-offset estimation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073687B2 (ja) * 1996-02-09 2000-08-07 松下電器産業株式会社 フィルタに遮断周波数切替手段を備えた直接変換受信機
JP3805258B2 (ja) * 2002-01-29 2006-08-02 松下電器産業株式会社 ダイレクトコンバージョン受信機
US7110477B2 (en) * 2003-04-29 2006-09-19 Texas Instruments Incorporated Gaussian frequency shift keying digital demodulator
US7280618B2 (en) * 2003-06-25 2007-10-09 Interdigital Technology Corporation Digital baseband receiver including a high pass filter compensation module for suppressing group delay variation distortion incurred due to analog high pass filter deficiencies
US8238858B2 (en) * 2005-01-14 2012-08-07 Nec Corporation Communication device, multi-band receiver, and receiver
US7477885B2 (en) * 2005-04-22 2009-01-13 Wilinx Corporation DC offset cancellation circuits and methods
US8050368B2 (en) 2007-05-29 2011-11-01 Texas Instruments Incorporated Nonlinear adaptive phase domain equalization for multilevel phase coded demodulators
US8411805B1 (en) 2007-08-14 2013-04-02 Marvell International Ltd. Joint estimation of channel and preamble sequence for orthogonal frequency division multiplexing systems
US8644426B1 (en) 2008-07-14 2014-02-04 Marvell International Ltd. Robust differential receiver for frequency modulated system
US9253568B2 (en) * 2008-07-25 2016-02-02 Broadcom Corporation Single-microphone wind noise suppression
US8358994B2 (en) * 2009-08-19 2013-01-22 Silicon Laboratories Inc. Mitigating radio receiver multipath noise
TWI487334B (zh) 2012-12-26 2015-06-01 Mstar Semiconductor Inc 載波頻率偏移補償裝置及方法
EP2905905B1 (en) 2014-02-06 2020-05-20 Stichting IMEC Nederland System for direct conversion receivers

Also Published As

Publication number Publication date
JP6650422B2 (ja) 2020-02-19
US20170331652A1 (en) 2017-11-16
EP3244584A1 (en) 2017-11-15
US10044534B2 (en) 2018-08-07
EP3244584B1 (en) 2019-07-03

Similar Documents

Publication Publication Date Title
CN109600328A (zh) 稳定调制指数校准和动态控制
US9722845B2 (en) Bluetooth low energy frequency offset and modulation index estimation
US11489710B2 (en) Frequency offset estimation and compensation for high performance wireless communications in substation automation
JP4165413B2 (ja) 無線データ通信復調装置及び復調方法
JP2010245990A (ja) 通信方法および通信システム
JP2008160478A (ja) Ofdm受信機
WO2017142589A1 (en) Pbch transmission inside and outside of discovery reference signal transmission window to ues operating in unlicensed frequency bands
TW201822515A (zh) 解調
JP6650422B2 (ja) 受信機
JP4254245B2 (ja) 通信装置
US8774030B2 (en) Method and apparatus for preamble reduction
JP5213580B2 (ja) キャリアオフセットの検出回路および検出方法、情報通信機器
US10523416B2 (en) Independent packet detection method using synchronization words with orthogonality and receiver therefor
JP3980486B2 (ja) 周波数オフセット推定器
Yang et al. Proposal of a multi-standard transceiver for the WBAN Internet of Things
WO2022062811A1 (zh) 数据发送方法、无线接入点及计算机可读存储介质
US9496900B2 (en) Signal acquisition in a multimode environment
CN110235377A (zh) 解调器
JP2000269930A (ja) マルチキャリア受信装置の同期方式、マルチキャリア受信装置用同期回路及びマルチキャリア受信装置
JP2008211845A (ja) 通信装置
JP2005223835A (ja) 変調方式切替通信装置および切替方法
JP2009010543A (ja) ベースバンド処理装置およびそれを使用した無線システム
US20240039557A1 (en) Receiver with Duty Cycled Listening
WO2024169581A1 (zh) 一种信号发送方法及装置
JP2000252950A (ja) マルチキャリア受信装置用同期回路及びマルチキャリア受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191119

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191119

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6650422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250