JP2017203138A - Adhesive for semiconductor, semiconductor device and manufacturing method therefor - Google Patents

Adhesive for semiconductor, semiconductor device and manufacturing method therefor Download PDF

Info

Publication number
JP2017203138A
JP2017203138A JP2016097108A JP2016097108A JP2017203138A JP 2017203138 A JP2017203138 A JP 2017203138A JP 2016097108 A JP2016097108 A JP 2016097108A JP 2016097108 A JP2016097108 A JP 2016097108A JP 2017203138 A JP2017203138 A JP 2017203138A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor
semiconductors
semiconductor device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016097108A
Other languages
Japanese (ja)
Inventor
丈博 菅原
Takehiro Sugawara
丈博 菅原
利泰 秋吉
Toshiyasu AKIYOSHI
利泰 秋吉
浩一 沢辺
Koichi Sawabe
浩一 沢辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2016097108A priority Critical patent/JP2017203138A/en
Publication of JP2017203138A publication Critical patent/JP2017203138A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an adhesive for a semiconductor reducing a warpage amount after lamination and excellent in connection reliability even when a crimp time is short, a semiconductor device using the adhesive for a semiconductor and a manufacturing method therefor.SOLUTION: The adhesive for semiconductor is an adhesive for a semiconductor which is used for encapsulation of a connection part in a semiconductor device where each connection part of a semiconductor tip and a wiring circuit board is electrically connected to each other or a semiconductor device where each connection part of a plurality of conductor tips is electrically connected to each other. The adhesive contains a (meth)acrylic compound and a curing agent and has curing reaction rate of 80% or more when holding at 200°C for 5 seconds.SELECTED DRAWING: Figure 1

Description

本発明は、半導体用接着剤、並びに、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor adhesive, a semiconductor device, and a method for manufacturing the same.

従来、半導体チップと基板を接続するには金ワイヤ等の金属細線を用いるワイヤーボンディング方式が広く適用されてきたが、半導体装置に対する高機能・高集積・高速化等の要求に対応するため、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板間で直接接続するフリップチップ接続方式(FC接続方式)が広まりつつある。   Conventionally, a wire bonding method using a fine metal wire such as a gold wire has been widely applied to connect a semiconductor chip and a substrate. However, in order to meet demands for high functionality, high integration, high speed, etc., for semiconductor devices, A flip chip connection method (FC connection method) in which conductive protrusions called bumps are formed on a chip or a substrate to directly connect the semiconductor chip and the substrate is becoming widespread.

フリップチップ接続方式としては、はんだ、スズ、金、銀、銅等を用いて金属接合させる方法、超音波振動を印加して金属接合させる方法、樹脂の収縮力によって機械的接触を保持する方法などが知られているが、接続部の信頼性の観点から、はんだ、スズ、金、銀、銅等を用いて金属接合させる方法が一般的である。   Flip chip connection methods include metal bonding using solder, tin, gold, silver, copper, etc., metal bonding by applying ultrasonic vibration, method of maintaining mechanical contact by the shrinkage force of the resin, etc. However, from the viewpoint of the reliability of the connection portion, a method of metal bonding using solder, tin, gold, silver, copper, or the like is common.

例えば、半導体チップと基板間の接続においては、BGA(Ball Grid Array)、CSP(Chip Size Package)等に盛んに用いられているCOB(Chip On Board)型の接続方式もフリップチップ接続方式である。また、フリップチップ接続方式は、半導体チップ上にバンプ又は配線を形成して、半導体チップ間で接続するCOC(Chip On Chip)型の接続方式にも広く用いられている(たとえば下記特許文献1参照)。   For example, in connection between a semiconductor chip and a substrate, a COB (Chip On Board) type connection method that is actively used in BGA (Ball Grid Array), CSP (Chip Size Package), etc. is also a flip chip connection method. . The flip chip connection method is also widely used in a COC (Chip On Chip) type connection method in which bumps or wirings are formed on semiconductor chips to connect the semiconductor chips (for example, see Patent Document 1 below). ).

更なる小型化、薄型化、高機能化が強く要求されたパッケージでは、上述した接続方式を積層・多段化したチップスタック型パッケージやPOP(Package On Package)、TSV(Through−Silicon Via)等も広く普及し始めている。平面状でなく立体状に配置することでパッケージを小さくできることから、これらの技術は多用され、半導体の性能向上及びノイズ低減、実装面積の削減、省電力化にも有効であり、次世代の半導体配線技術として注目されている。   For packages that are strongly required to be further reduced in size, thickness, and functionality, chip stack type packages, POP (Package On Package), TSV (Through-Silicon Via), etc., in which the above-mentioned connection methods are stacked and multi-staged are also available. It has begun to spread widely. Since the package can be made smaller by arranging it in a three-dimensional shape instead of a flat shape, these technologies are frequently used, and it is also effective for improving semiconductor performance, reducing noise, reducing mounting area, and reducing power consumption. It is attracting attention as a wiring technology.

特開2008−294382号公報JP 2008-294382 A

POPやTSVのように半導体を多段に積層した場合、反りが発生する問題がある。チップの薄型化、積層段数の増加に伴い、反りは増大する傾向がある。   When semiconductors are stacked in multiple stages like POP and TSV, there is a problem that warpage occurs. As the chip becomes thinner and the number of stacked layers increases, warping tends to increase.

また、フリップチップパッケージでは、近年、生産性を向上させる観点から、フリップチップパッケージの組立時の圧着時間を短時間化することが求められている。この場合、圧着中に半導体用接着剤が充分に硬化しなければ、接続部を充分に保護できず、圧着時の圧力が開放されたときに接続不良が生じる。さらに、接続部にはんだが用いられている場合には、圧着中に、はんだ溶融温度より低温の温度領域で充分に半導体用接着剤が硬化していなければ、圧着時の温度がはんだ溶融温度に到達したときにはんだの飛散や流動が発生し接続不良が生じる。そのため、これらの接続不良を抑制するために優れた接続信頼性が求められている。   Further, in the flip chip package, in recent years, from the viewpoint of improving productivity, it is required to shorten the crimping time when the flip chip package is assembled. In this case, if the adhesive for semiconductor is not sufficiently cured during pressure bonding, the connection portion cannot be sufficiently protected, and connection failure occurs when the pressure during pressure bonding is released. Furthermore, when solder is used for the connection part, if the adhesive for semiconductor is not sufficiently cured in the temperature range lower than the solder melting temperature during crimping, the temperature during crimping will be the solder melting temperature. When it reaches, solder scatters and flows, resulting in poor connection. Therefore, excellent connection reliability is required to suppress these connection failures.

そこで、本発明は、積層後の反り量を低減し、かつ圧着時間が短時間であっても接続信頼性に優れた半導体用接着剤を提供することを目的とする。また、本発明は、このような半導体用接着剤を用いた半導体装置及びその製造方法を提供することを目的とする。   Therefore, an object of the present invention is to provide an adhesive for a semiconductor that reduces the amount of warping after lamination and has excellent connection reliability even when the pressure bonding time is short. Another object of the present invention is to provide a semiconductor device using such a semiconductor adhesive and a method for manufacturing the same.

本発明に係る半導体用接着剤は、半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において前記接続部の封止に用いられる半導体用接着剤であって、(メタ)アクリル化合物及び硬化剤を含有し、200℃で5秒保持したときの硬化反応率が80%以上である。   The adhesive for semiconductor according to the present invention is a semiconductor device in which the connection portions of the semiconductor chip and the printed circuit board are electrically connected to each other, or the connection portions of the plurality of semiconductor chips are electrically connected to each other. A semiconductor adhesive used for sealing the connection part in a semiconductor device, which contains a (meth) acryl compound and a curing agent, and has a curing reaction rate of 80% or more when held at 200 ° C. for 5 seconds. is there.

本発明に係る半導体用接着剤は、圧着時間が短時間であっても接続信頼性に優れる。本発明に係る半導体用接着剤によれば、圧着時間の短時間化が可能であることから、生産性を向上させることができる。また、本発明に係る半導体用接着剤によれば、フリップチップパッケージを容易に高機能化及び高集積化することができる。   The adhesive for semiconductor according to the present invention is excellent in connection reliability even when the pressure bonding time is short. According to the adhesive for a semiconductor according to the present invention, it is possible to shorten the press-bonding time, so that productivity can be improved. In addition, according to the semiconductor adhesive of the present invention, the flip chip package can be easily enhanced in function and integrated.

ところで、従来の半導体用接着剤では、半導体用接着剤が充分に硬化していない状態で高温圧着されると、ボイドが発生することがある。これに対し、本発明に係る半導体用接着剤によれば、短時間で充分に硬化が可能であることから、ボイドの発生を容易に抑制することができる。   By the way, in conventional adhesives for semiconductors, voids may occur when the adhesive for semiconductors is hot-pressed in a state where the adhesive is not sufficiently cured. On the other hand, since the semiconductor adhesive according to the present invention can be sufficiently cured in a short time, generation of voids can be easily suppressed.

また、近年、接続部の金属としては、低コスト化を目的に、腐食しにくい金等からはんだや銅等に移りつつある。さらに、配線やバンプの表面処理に関しても、低コスト化を目的に、腐食しにくい金等からはんだや銅、OSP(Organic Solderability Preservative)処理等に移りつつある。フリップチップパッケージでは、狭ピッチや多ピン化に加えてこのような低コスト化が進んでいるため、腐食し絶縁性が低下しやすい金属が用いられる傾向にあり、絶縁信頼性が低下しやすい。これに対し、本発明に係る半導体用接着剤によれば、絶縁信頼性が低下することを抑制することができる。   Further, in recent years, the metal of the connection part has been shifted from gold which is not easily corroded to solder, copper, etc. for the purpose of cost reduction. Furthermore, with respect to the surface treatment of wiring and bumps, for the purpose of reducing the cost, it is shifting from a corrosion resistant gold or the like to solder, copper, OSP (Organic Solderability Preservative) treatment or the like. In the flip chip package, in addition to the narrow pitch and the increase in the number of pins, the cost reduction is progressing. Therefore, a metal that tends to be corroded and deteriorated in insulation tends to be used, and the insulation reliability is likely to be lowered. On the other hand, the semiconductor adhesive according to the present invention can suppress a decrease in insulation reliability.

前記半導体用接着剤は、重量平均分子量10000以上の高分子成分を更に含有することが好ましい。前記半導体用接着剤は、前記高分子成分の重量平均分子量が30000以上であり、前記高分子成分のガラス転移温度が25℃以下である態様が好ましい。   The semiconductor adhesive preferably further contains a polymer component having a weight average molecular weight of 10,000 or more. The semiconductor adhesive preferably has an embodiment in which the polymer component has a weight average molecular weight of 30000 or more and the polymer component has a glass transition temperature of 25 ° C. or less.

前記半導体用接着剤は、フィルム状であってもよい。   The semiconductor adhesive may be in the form of a film.

前記硬化剤は、熱ラジカル発生剤であることが好ましい。前記硬化剤は、過酸化物であることが好ましい。   The curing agent is preferably a thermal radical generator. The curing agent is preferably a peroxide.

本発明に係る半導体装置の製造方法は、本発明に係る半導体用接着剤を用いる。このような製造方法によれば、接続信頼性に優れる多くの半導体装置を短時間で製造することができる。   The semiconductor device manufacturing method according to the present invention uses the semiconductor adhesive according to the present invention. According to such a manufacturing method, many semiconductor devices having excellent connection reliability can be manufactured in a short time.

本発明に係る半導体装置は、本発明に係る半導体装置の製造方法によって得られる。   The semiconductor device according to the present invention is obtained by the method for manufacturing a semiconductor device according to the present invention.

本発明によれば、積層後の反り量を低減し、かつ圧着時間が短時間であっても接続信頼性に優れる半導体用接着剤を提供することができる。また、本発明によれば、このような半導体用接着剤を用いた半導体装置及びその製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the adhesive amount for semiconductors which can reduce the curvature amount after lamination | stacking and is excellent in connection reliability even if a crimping | compression-bonding time is short can be provided. Moreover, according to this invention, the semiconductor device using such an adhesive for semiconductors and its manufacturing method can be provided.

本発明に係る半導体装置の一実施形態を示す模式断面図である。1 is a schematic cross-sectional view showing an embodiment of a semiconductor device according to the present invention. 本発明に係る半導体装置の他の一実施形態を示す模式断面図である。It is a schematic cross section which shows other one Embodiment of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の他の一実施形態を示す模式断面図である。It is a schematic cross section which shows other one Embodiment of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の他の一実施形態を示す模式断面図である。It is a schematic cross section which shows other one Embodiment of the semiconductor device which concerns on this invention.

以下、本発明の実施形態について詳細に説明する。なお、本明細書において、「(メタ)アクリル」とは、アクリル又はそれに対応するメタクリルを意味する。また、組成物中の各成分の含有量は、組成物中に各成分に該当する物質が複数存在する場合、特に断らない限り、組成物中に存在する当該複数の物質の合計量を意味する。   Hereinafter, embodiments of the present invention will be described in detail. In the present specification, “(meth) acryl” means acrylic or methacryl corresponding thereto. Further, the content of each component in the composition means the total amount of the plurality of substances present in the composition unless there is a specific notice when there are a plurality of substances corresponding to each component in the composition. .

<半導体用接着剤>
本実施形態に係る半導体用接着剤は、半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において前記接続部の封止に用いられる半導体封止用接着剤である。本実施形態に係る半導体用接着剤は、(a)(メタ)アクリル化合物、(b)硬化剤及び(c)高分子成分(d)フィラー成分を含有する。本実施形態に係る半導体用接着剤を200℃で5秒保持したときの硬化反応率は、80%以上である。
<Semiconductor adhesive>
The semiconductor adhesive according to the present embodiment is a semiconductor device in which the connection portions of the semiconductor chip and the printed circuit board are electrically connected to each other, or the connection portions of the plurality of semiconductor chips are electrically connected to each other. It is the adhesive for semiconductor sealing used for sealing the said connection part in the manufactured semiconductor device. The adhesive for semiconductors according to this embodiment contains (a) (meth) acrylic compound, (b) curing agent, and (c) polymer component (d) filler component. The curing reaction rate when the semiconductor adhesive according to this embodiment is held at 200 ° C. for 5 seconds is 80% or more.

((a)成分:(メタ)アクリル化合物)
(a)成分は、分子内に1個以上の(メタ)アクリル基を有する化合物であれば特に制限はなく、例えば、ビスフェノールA型、ビスフェノールF型、ナフタレン型、フェノールノボラック型、クレゾールノボラック型、フェノールアラルキル型、ビフェニル型、トリフェニルメタン型、ジシクロペンタジエン型、フルオレン型、アダマンタン型、イソシアヌル酸型、各種多官能(メタ)アクリル化合物等を使用することができる。(a)成分は、耐熱性の観点から、ビスフェノールA、F型骨格、ナフタレン型骨格、フルオレン型骨格、アダマンタン型骨格、イソシアヌル酸型骨格含有アクリレートが好ましい。(a)成分は、1種単独で又は2種以上を併用して用いることができる。
((A) component: (meth) acrylic compound)
The component (a) is not particularly limited as long as it is a compound having one or more (meth) acryl groups in the molecule. For example, bisphenol A type, bisphenol F type, naphthalene type, phenol novolak type, cresol novolak type, Phenol aralkyl type, biphenyl type, triphenylmethane type, dicyclopentadiene type, fluorene type, adamantane type, isocyanuric acid type, various polyfunctional (meth) acrylic compounds, and the like can be used. The component (a) is preferably bisphenol A, F-type skeleton, naphthalene-type skeleton, fluorene-type skeleton, adamantane-type skeleton, or isocyanuric acid-type skeleton-containing acrylate from the viewpoint of heat resistance. (A) A component can be used individually by 1 type or in combination of 2 or more types.

(a)成分の含有量は、半導体用接着剤の全量を基準として、10〜50質量%が好ましく、15〜40質量%がより好ましい。含有量が10質量%未満の場合、硬化成分が少ないため硬化後の樹脂の流動を充分に制御することが難しく、50質量%を超えると、硬化時の体積収縮によりパッケージの反りが大きくなる傾向がある。   The content of the component (a) is preferably 10 to 50% by mass and more preferably 15 to 40% by mass based on the total amount of the adhesive for semiconductor. When the content is less than 10% by mass, it is difficult to sufficiently control the flow of the resin after curing because there are few curing components, and when it exceeds 50% by mass, the warpage of the package tends to increase due to volume shrinkage during curing. There is.

(a)成分における(メタ)アクリル基の官能基数は、3以下が好ましい。官能基数が4以上であると、官能基数が多いため短時間での硬化が充分に進行せず硬化反応率が低下する場合がある(硬化のネットワークが急速に進み、未反応基が残存する場合がある)。   The number of functional groups of the (meth) acryl group in the component (a) is preferably 3 or less. If the number of functional groups is 4 or more, curing in a short time may not proceed sufficiently because the number of functional groups is large, and the curing reaction rate may decrease (when the curing network proceeds rapidly and unreacted groups remain) There).

(a)成分の平均分子量は、10000より小さいことが好ましく、5000以下であることがより好ましい。分子量が小さいほうが反応しやすく、反応率が高い。   The average molecular weight of the component (a) is preferably smaller than 10,000, more preferably 5,000 or less. The smaller the molecular weight, the easier the reaction and the higher the reaction rate.

((b)成分:硬化剤)
(b)成分としては、(a)成分の硬化剤として機能すれば特に制限はない。硬化系としてはラジカル重合が好ましい。(b)成分としては、ラジカル発生剤が好ましい。ラジカル発生剤としては、熱ラジカル発生剤(熱によるラジカル発生剤)、光ラジカル発生剤(光によるラジカル発生剤)等が挙げられる。(b)成分としては、取り扱い性に優れる観点から、熱ラジカル発生剤が好ましい。(b)成分は、1種単独で又は2種以上を併用して用いることができる。
((B) component: curing agent)
(B) There will be no restriction | limiting in particular if it functions as a hardening | curing agent of (a) component. As the curing system, radical polymerization is preferred. As the component (b), a radical generator is preferable. Examples of the radical generator include a thermal radical generator (thermal radical generator), a photo radical generator (light radical generator), and the like. As the component (b), a thermal radical generator is preferable from the viewpoint of excellent handleability. (B) A component can be used individually by 1 type or in combination of 2 or more types.

熱ラジカル発生剤としては、アゾ化合物、過酸化物(有機過酸化物等)などが挙げられる。熱ラジカル発生剤としては、取り扱い性及び保存安定性に優れる観点から、過酸化物が好ましく、有機過酸化物がより好ましい。有機過酸化物としては、ケトンパーオキサイド、パーオキシケタール、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシジカーボネイト、パーオキシエステル等が挙げられる。有機過酸化物としては、保存安定性の観点から、ハイドロパーオキサイド、ジアルキルパーオキサイド、パーオキシエステルが好ましい。さらに、有機過酸化物としては、耐熱性の観点から、ハイドロパーオキサイド、ジアルキルパーオキサイドが好ましい。   Examples of the thermal radical generator include azo compounds and peroxides (organic peroxides and the like). As the thermal radical generator, a peroxide is preferable and an organic peroxide is more preferable from the viewpoint of excellent handleability and storage stability. Examples of the organic peroxide include ketone peroxide, peroxyketal, hydroperoxide, dialkyl peroxide, diacyl peroxide, peroxydicarbonate, and peroxyester. As the organic peroxide, hydroperoxide, dialkyl peroxide, and peroxyester are preferable from the viewpoint of storage stability. Furthermore, as the organic peroxide, hydroperoxide and dialkyl peroxide are preferable from the viewpoint of heat resistance.

(b)成分の含有量は、(a)成分100質量部に対して、0.5〜10質量部が好ましく、1〜5質量部がより好ましい。含有量が0.5質量部未満の場合、充分に硬化が進行しない場合があり、10質量部を超える場合、硬化が急激に進行して反応点が多くなるため、分子鎖が短くなったり、未反応基が残存したりして信頼性が低下しやすい傾向がある。   (B) 0.5-10 mass parts is preferable with respect to 100 mass parts of (a) component, and, as for content of a component, 1-5 mass parts is more preferable. When the content is less than 0.5 parts by mass, the curing may not proceed sufficiently. When the content exceeds 10 parts by mass, the curing proceeds rapidly and the number of reaction points increases. There is a tendency that unreacted groups remain and the reliability tends to decrease.

((c)成分:高分子成分)
本実施形態に係る半導体用接着剤は、高分子成分((a)成分に該当する化合物を除く)を更に含有することができる。(c)成分は、エポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、(メタ)アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂、アクリルゴム等が挙げられ、その中でも、耐熱性及びフィルム形成性に優れる観点から、エポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、(メタ)アクリル樹脂、アクリルゴム、シアネートエステル樹脂、ポリカルボジイミド樹脂等が好ましく、エポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、(メタ)アクリル樹脂、アクリルゴムがより好ましい。(c)成分は、単独又は2種以上の混合体や共重合体として使用することもできる。
((C) component: polymer component)
The adhesive for semiconductors according to this embodiment can further contain a polymer component (except for the compound corresponding to the component (a)). (C) Component is epoxy resin, phenoxy resin, polyimide resin, polyamide resin, polycarbodiimide resin, cyanate ester resin, (meth) acrylic resin, polyester resin, polyethylene resin, polyethersulfone resin, polyetherimide resin, polyvinyl acetal Resins, urethane resins, acrylic rubbers, etc., among them, from the viewpoint of excellent heat resistance and film formability, epoxy resins, phenoxy resins, polyimide resins, (meth) acrylic resins, acrylic rubbers, cyanate ester resins, polycarbodiimides Resins and the like are preferable, and epoxy resins, phenoxy resins, polyimide resins, (meth) acrylic resins, and acrylic rubbers are more preferable. (C) A component can also be used individually or in mixture of 2 or more types or a copolymer.

(c)成分と(a)成分との質量比は特に制限されないが、(c)成分1質量部に対して、(a)成分の含有量は0.01〜10質量部であることが好ましく、0.05〜5質量部がより好ましく、0.1〜5質量部が更に好ましい。含有量が0.01質量部より小さいと、硬化性が低下し、接着力が低下する場合があり、含有量が10質量部より大きいと、フィルム形成性が低下する場合がある。   The mass ratio of the component (c) and the component (a) is not particularly limited, but the content of the component (a) is preferably 0.01 to 10 parts by mass with respect to 1 part by mass of the component (c). 0.05-5 mass parts is more preferable, and 0.1-5 mass parts is still more preferable. When the content is less than 0.01 parts by mass, the curability may be reduced and the adhesive strength may be reduced. When the content is greater than 10 parts by mass, the film formability may be reduced.

(c)成分のガラス転移温度(Tg)は、半導体用接着剤の基板やチップへの貼付性に優れ、半導体チップ表面上の凹凸埋め込み性の観点から、40℃以下が好ましく、30℃以下がより好ましく、20℃以下が更に好ましい。Tgが40℃を超える場合には、半導体チップに形成されたバンプや、基板に形成された電極や配線パターン等の凹凸を半導体用接着剤により埋め込むことができず(硬化反応が始まる恐れがある)、気泡が残存してボイドが発生しやすい傾向がある。また、Tgが40℃を超える場合、室温(25℃)の弾性率が大きくなり、半導体チップの反りが大きくなる傾向がある。なお、上記Tgとは、DSC(パーキンエルマー社製DSC−7型)を用いて、サンプル量10mg、昇温速度10℃/分、測定雰囲気:空気の条件で測定したときのTgである。   The glass transition temperature (Tg) of the component (c) is excellent in the adhesiveness of the semiconductor adhesive to the substrate or chip, and is preferably 40 ° C. or less, and preferably 30 ° C. or less from the viewpoint of embedding unevenness on the surface of the semiconductor chip. More preferably, 20 degrees C or less is still more preferable. When Tg exceeds 40 ° C., bumps formed on the semiconductor chip, and irregularities such as electrodes and wiring patterns formed on the substrate cannot be embedded with the semiconductor adhesive (the curing reaction may start). ), Bubbles tend to remain and voids are likely to occur. On the other hand, when Tg exceeds 40 ° C., the elastic modulus at room temperature (25 ° C.) increases, and the warp of the semiconductor chip tends to increase. In addition, said Tg is Tg when using DSC (DSC-7 type | mold by Perkin Elmer Co., Ltd.) and measuring on the conditions of sample amount 10mg, temperature increase rate 10 degree-C / min, and measurement atmosphere: air.

(c)成分の重量平均分子量は、ポリスチレン換算で10000以上が好ましく、単独で良好なフィルム形成性を示すために、30000以上がより好ましく、40000以上が更に好ましく、50000以上が特に好ましい。重量平均分子量が10000未満である場合にはフィルム形成性が低下する傾向がある。なお、本明細書において、重量平均分子量とは、高速液体クロマトグラフィー(株式会社島津製作所製C−R4A)を用いて、ポリスチレン換算で測定したときの重量平均分子量を意味する。   The weight average molecular weight of the component (c) is preferably 10,000 or more in terms of polystyrene, more preferably 30000 or more, still more preferably 40000 or more, and particularly preferably 50000 or more in order to exhibit good film formability alone. When the weight average molecular weight is less than 10,000, the film formability tends to decrease. In addition, in this specification, a weight average molecular weight means the weight average molecular weight when measured in polystyrene conversion using a high performance liquid chromatography (Shimadzu Corporation C-R4A).

((d)成分:フィラー)
本実施形態に係る半導体用接着剤は、粘度や硬化物の物性を制御するため、及び、半導体チップと基板とを接続した際のボイドの発生や吸湿率の更なる抑制のために、フィラーを更に含有してもよい。(d)成分としては、無機フィラー、樹脂フィラー等が挙げられる。無機フィラーとしては、ガラス、シリカ、アルミナ、酸化チタン、カーボンブラック、マイカ、窒化ホウ素等の絶縁性無機フィラーが挙げられ、その中でも、シリカ、アルミナ、酸化チタン、窒化ホウ素等が好ましく、シリカ、アルミナ、窒化ホウ素がより好ましい。絶縁性無機フィラーはウィスカーであってもよく、ウィスカーとしては、ホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム、窒化ホウ素等が挙げられる。樹脂フィラーとしては、ポリウレタン、ポリイミド等が挙げられる。樹脂フィラーは、無機フィラーに比べて、260℃等の高温で柔軟性を付与することができるため、耐リフロー性向上に適していると共に、柔軟性付与が可能であるためフィルム形成性向上にも効果がある。(d)成分は、1種単独で又は2種以上を併用して用いることができる。(d)成分の形状、粒径及び含有量は特に制限されない。
((D) component: filler)
The adhesive for a semiconductor according to the present embodiment controls the viscosity and physical properties of the cured product, and further suppresses the generation of voids and the moisture absorption rate when the semiconductor chip and the substrate are connected. Furthermore, you may contain. Examples of the component (d) include inorganic fillers and resin fillers. Examples of the inorganic filler include insulating inorganic fillers such as glass, silica, alumina, titanium oxide, carbon black, mica, and boron nitride. Among them, silica, alumina, titanium oxide, boron nitride, and the like are preferable, and silica, alumina Boron nitride is more preferable. The insulating inorganic filler may be a whisker, and examples of the whisker include aluminum borate, aluminum titanate, zinc oxide, calcium silicate, magnesium sulfate, and boron nitride. Examples of the resin filler include polyurethane and polyimide. The resin filler can give flexibility at a high temperature such as 260 ° C. as compared with the inorganic filler, so that it is suitable for improving reflow resistance and can be given flexibility, so that it can improve film formability. effective. (D) A component can be used individually by 1 type or in combination of 2 or more types. The shape, particle size and content of the component (d) are not particularly limited.

絶縁信頼性に更に優れる観点から、(d)成分は絶縁性であることが好ましい。本実施形態に係る半導体用接着剤は、銀フィラー、はんだフィラー等の導電性の金属フィラーを含有していないことが好ましい。   From the viewpoint of further excellent insulation reliability, the component (d) is preferably insulative. It is preferable that the semiconductor adhesive according to the present embodiment does not contain a conductive metal filler such as a silver filler or a solder filler.

(d)成分の物性は、表面処理によって適宜調整されてもよい。表面処理剤としては、グリシジル系(エポキシ系)、アミン系、フェニル系、フェニルアミノ系、(メタ)アクリル系、ビニル系の化合物等が挙げられる。   The physical properties of the component (d) may be appropriately adjusted by surface treatment. Examples of the surface treatment agent include glycidyl (epoxy), amine, phenyl, phenylamino, (meth) acrylic, and vinyl compounds.

(d)成分の平均粒径は、フリップチップ接続時のかみ込み防止の観点から、1.5μm以下が好ましく、視認性(透明性)に優れる観点から、1.0μm以下がより好ましい。   The average particle size of the component (d) is preferably 1.5 μm or less from the viewpoint of preventing biting during flip chip connection, and more preferably 1.0 μm or less from the viewpoint of excellent visibility (transparency).

(d)成分の含有量は、半導体用接着剤の固形分全体を基準として、20〜70質量%が好ましく、25〜65質量%がより好ましい。含有量が20質量%未満では、放熱性が低く、また、ボイド発生、吸湿率が大きくなる等の傾向がある。含有量が70質量%を超えると、硬化後の弾性率が高くなり半導体チップの反りが大きくなってしまう傾向が有る。また、粘度が高くなって半導体用接着剤の流動性の低下や接続部へのフィラーの噛み込み(トラッピング)が生じ、接続信頼性が低下しやすい傾向がある。   The content of the component (d) is preferably 20 to 70% by mass, and more preferably 25 to 65% by mass based on the entire solid content of the semiconductor adhesive. When the content is less than 20% by mass, the heat dissipation is low, and there is a tendency that voids are generated and the moisture absorption rate is increased. If the content exceeds 70% by mass, the elastic modulus after curing tends to increase and the warpage of the semiconductor chip tends to increase. In addition, the viscosity is increased, the fluidity of the semiconductor adhesive is lowered, and the filler is trapped in the connection portion (trapping), and the connection reliability tends to be lowered.

本実施形態に係る半導体用接着剤は、イオントラッパー、酸化防止剤、シランカップリング剤、チタンカップリング剤、レベリング剤,フラックス剤等の添加剤を更に含有してもよい。これらの添加剤は、1種単独で又は2種以上を併用して用いることができる。これらの添加剤の含有量は、各添加剤の効果が発現するように適宜調整すればよい。   The semiconductor adhesive according to this embodiment may further contain additives such as an ion trapper, an antioxidant, a silane coupling agent, a titanium coupling agent, a leveling agent, and a flux agent. These additives can be used alone or in combination of two or more. What is necessary is just to adjust content of these additives suitably so that the effect of each additive may express.

本実施形態に係る半導体用接着剤を200℃で5秒保持したときの硬化反応率は、80%以上であり、90%以上がより好ましい。200℃(はんだ溶融温度以下)/5秒の硬化反応率が80%より低いと、接続時(はんだ溶融温度以上)ではんだが飛散・流動し接続信頼性が低下する。硬化反応率は、未硬化の半導体用接着剤10mgをアルミパンに入れた後、DSC(パーキンエルマー社製DSC−7型)を用いて昇温速度20℃/min、30〜300℃の温度範囲で測定することにより得ることができる。   The curing reaction rate when the semiconductor adhesive according to this embodiment is held at 200 ° C. for 5 seconds is 80% or more, and more preferably 90% or more. When the curing reaction rate at 200 ° C. (below the solder melting temperature) / 5 seconds is lower than 80%, the solder scatters and flows at the time of connection (above the solder melting temperature) and the connection reliability decreases. The curing reaction rate is as follows: after putting 10 mg of uncured adhesive for semiconductor into an aluminum pan, using DSC (DSC-7 model manufactured by PerkinElmer Co., Ltd.), a temperature rising rate of 20 ° C./min, a temperature range of 30 to 300 ° C. It can obtain by measuring by.

本実施形態に係る半導体用接着剤は、200℃以上の高温での圧着が可能である。また、はんだ等の金属を溶融させて接続を形成するフリップチップパッケージでは、更に優れた硬化性が発現する。   The adhesive for semiconductor according to this embodiment can be pressure-bonded at a high temperature of 200 ° C. or higher. Further, in a flip chip package in which a metal such as solder is melted to form a connection, further excellent curability is exhibited.

本実施形態に係る半導体用接着剤は、生産性が向上する観点から、フィルム状(フィルム状半導体用接着剤)であることが好ましい。フィルム状半導体用接着剤の作製方法を以下に示す。   The semiconductor adhesive according to this embodiment is preferably in the form of a film (film-like semiconductor adhesive) from the viewpoint of improving productivity. A method for producing a film-like semiconductor adhesive will be described below.

まず、(a)成分、(b)成分、(c)成分及びその他の成分を有機溶媒中に加えた後に攪拌混合、混錬等により溶解又は分散させて樹脂ワニスを調製する。その後、離型処理を施した基材フィルム上に、ナイフコーター、ロールコーター、アプリケーター、ダイコーター、コンマコーター等を用いて樹脂ワニスを塗布した後、加熱により有機溶媒を減少させて、基材フィルム上にフィルム状半導体用接着剤を形成する。また、加熱により有機溶媒を減少させる前に、樹脂ワニスをウェハ等にスピンコートして膜を形成した後、溶媒乾燥を行う方法によりウェハ上にフィルム状半導体用接着剤を形成してもよい。   First, the component (a), the component (b), the component (c) and other components are added to an organic solvent, and then dissolved or dispersed by stirring, kneading, or the like to prepare a resin varnish. Then, after applying the resin varnish using a knife coater, roll coater, applicator, die coater, comma coater, etc. on the base film subjected to the release treatment, the organic solvent is reduced by heating, and the base film A film-like semiconductor adhesive is formed thereon. Further, before the organic solvent is reduced by heating, a film varnish may be formed on the wafer by a method of spin-coating a resin varnish on the wafer or the like to form a film and then drying the solvent.

基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリエステルフィルム、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリイミドフィルム、ポリエーテルイミドフィルム、ポリエーテルナフタレートフィルム、メチルペンテンフィルム等が挙げられる。基材フィルムとしては、これらのフィルムのうちの1種からなる単層のものに限られず、2種以上のフィルムからなる多層フィルムであってもよい。   The base film is not particularly limited as long as it has heat resistance capable of withstanding the heating conditions when the organic solvent is volatilized. The polyester film, the polypropylene film, the polyethylene terephthalate film, the polyimide film, the polyetherimide film, the poly Examples include ether naphthalate film and methylpentene film. The base film is not limited to a single layer composed of one of these films, and may be a multilayer film composed of two or more films.

塗布後の樹脂ワニスから有機溶媒を揮発させる際の条件としては、具体的には、50〜200℃、0.1〜90分間の加熱を行うことが好ましい。実装後のボイドや粘度調整に影響がなければ、有機溶媒が1.5%以下まで揮発する条件とすることが好ましい。   As conditions for volatilizing the organic solvent from the resin varnish after application, specifically, heating at 50 to 200 ° C. for 0.1 to 90 minutes is preferable. If there is no effect on voids and viscosity adjustment after mounting, it is preferable that the organic solvent volatilizes to 1.5% or less.

<半導体装置>
本実施形態に係る半導体用接着剤を用いて製造される半導体装置について説明する。本実施形態に係る半導体装置における接続部は、バンプと配線との金属接合、及び、バンプとバンプとの金属接合のいずれでもよい。本実施形態に係る半導体装置では、例えば、半導体用接着剤を介して電気的な接続を得るフリップチップ接続を用いることができる。
<Semiconductor device>
A semiconductor device manufactured using the semiconductor adhesive according to this embodiment will be described. The connection part in the semiconductor device according to the present embodiment may be any of metal bonding between the bump and the wiring and metal bonding between the bump and the bump. In the semiconductor device according to the present embodiment, for example, flip-chip connection for obtaining electrical connection via a semiconductor adhesive can be used.

図1は、半導体装置の実施形態(半導体チップ及び基板のCOB型の接続態様)を示す模式断面図である。図1(a)に示すように、半導体装置100は、互いに対向する半導体チップ10及び基板(回路配線基板)20と、半導体チップ10及び基板20の互いに対向する面にそれぞれ配置された配線15と、半導体チップ10及び基板20の配線15を互いに接続する接続バンプ30と、半導体チップ10及び基板20間の空隙に隙間なく充填された半導体用接着剤40とを有している。半導体チップ10及び基板20は、配線15及び接続バンプ30によりフリップチップ接続されている。配線15及び接続バンプ30は、半導体用接着剤40により封止されており外部環境から遮断されている。   FIG. 1 is a schematic cross-sectional view showing an embodiment of a semiconductor device (COB type connection mode between a semiconductor chip and a substrate). As shown in FIG. 1A, a semiconductor device 100 includes a semiconductor chip 10 and a substrate (circuit wiring board) 20 that face each other, and wirings 15 that are respectively disposed on mutually facing surfaces of the semiconductor chip 10 and the substrate 20. The semiconductor chip 10 and the wiring 15 of the substrate 20 are connected to each other, and the semiconductor adhesive 10 is filled in the gap between the semiconductor chip 10 and the substrate 20 without any gap. The semiconductor chip 10 and the substrate 20 are flip-chip connected by wiring 15 and connection bumps 30. The wiring 15 and the connection bump 30 are sealed with a semiconductor adhesive 40 and are shielded from the external environment.

図1(b)に示すように、半導体装置200は、互いに対向する半導体チップ10及び基板20と、半導体チップ10及び基板20の互いに対向する面にそれぞれ配置されたバンプ32と、半導体チップ10及び基板20間の空隙に隙間なく充填された半導体用接着剤40とを有している。半導体チップ10及び基板20は、対向するバンプ32が互いに接続されることによりフリップチップ接続されている。バンプ32は、半導体用接着剤40により封止されており外部環境から遮断されている。   As shown in FIG. 1B, the semiconductor device 200 includes a semiconductor chip 10 and a substrate 20 that face each other, a bump 32 that is disposed on a surface that faces the semiconductor chip 10 and the substrate 20, respectively, The semiconductor adhesive 40 is filled in the gaps between the substrates 20 without any gaps. The semiconductor chip 10 and the substrate 20 are flip-chip connected by connecting opposing bumps 32 to each other. The bumps 32 are sealed with a semiconductor adhesive 40 and are shielded from the external environment.

図2は、半導体装置の他の実施形態(半導体チップ同士のCOC型の接続態様)を示す模式断面図である。図2(a)に示すように、半導体装置300は、2つの半導体チップ10が配線15及び接続バンプ30によりフリップチップ接続されている点を除き、半導体装置100と同様である。図2(b)に示すように、半導体装置400は、2つの半導体チップ10がバンプ32によりフリップチップ接続されている点を除き、半導体装置200と同様である。   FIG. 2 is a schematic cross-sectional view showing another embodiment of a semiconductor device (COC type connection mode between semiconductor chips). As shown in FIG. 2A, the semiconductor device 300 is the same as the semiconductor device 100 except that two semiconductor chips 10 are flip-chip connected by wirings 15 and connection bumps 30. As shown in FIG. 2B, the semiconductor device 400 is the same as the semiconductor device 200 except that the two semiconductor chips 10 are flip-chip connected by the bumps 32.

半導体チップ10としては、特に制限はなく、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体などの各種半導体を用いることができる。   There is no restriction | limiting in particular as the semiconductor chip 10, Various semiconductors, such as an element semiconductor comprised from the same kind of elements, such as silicon and germanium, and compound semiconductors, such as gallium arsenide and indium phosphide, can be used.

基板20としては、配線回路基板であれば特に制限はなく、ガラスエポキシ、ポリイミド、ポリエステル、セラミック、エポキシ、ビスマレイミドトリアジン、ポリイミド等を主な成分とする絶縁基板の表面に形成された金属層の不要な個所をエッチング除去して配線(配線パターン)が形成された回路基板、上記絶縁基板の表面に金属めっき等によって配線(配線パターン)が形成された回路基板、上記絶縁基板の表面に導電性物質を印刷して配線(配線パターン)が形成された回路基板などを用いることができる。   The substrate 20 is not particularly limited as long as it is a printed circuit board, and is a metal layer formed on the surface of an insulating substrate mainly composed of glass epoxy, polyimide, polyester, ceramic, epoxy, bismaleimide triazine, polyimide, or the like. A circuit board on which wiring (wiring pattern) is formed by etching away unnecessary portions, a circuit board on which wiring (wiring pattern) is formed on the surface of the insulating substrate by metal plating, etc., and conductivity on the surface of the insulating substrate A circuit board on which wiring (wiring pattern) is formed by printing a substance can be used.

配線15やバンプ32等の接続部は、主成分として金、銀、銅、はんだ(主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅)、ニッケル、スズ、鉛等を含有しており、複数の金属を含有していてもよい。   The connection parts such as the wiring 15 and the bumps 32 are gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), nickel, tin, lead, etc. And may contain a plurality of metals.

配線(配線パターン)の表面には、金、銀、銅、はんだ(主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅)、スズ、ニッケル等を主な成分とする金属層が形成されていてもよい。この金属層は単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。また、複数の金属層が積層された構造をしていてもよい。銅、はんだは安価であることから一般的に使用されている。   The surface of the wiring (wiring pattern) is mainly composed of gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), tin, nickel, or the like. A metal layer may be formed. This metal layer may be composed of only a single component or may be composed of a plurality of components. Moreover, you may have the structure where the some metal layer was laminated | stacked. Copper and solder are generally used because they are inexpensive.

バンプと呼ばれる導電性突起の材質としては、主な成分として、金、銀、銅、はんだ(主成分は例えば、スズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅)、スズ、ニッケル等が用いられ、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。また、これらの金属が積層された構造をなすように形成されていてもよい。バンプは半導体チップ又は基板に形成されていてもよい。銅、はんだは安価であることから一般的に使用されている。   As materials for the conductive protrusions called bumps, the main components are gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), tin, nickel, etc. May be used, and may be composed of only a single component or may be composed of a plurality of components. Moreover, you may form so that the structure where these metals were laminated | stacked may be made | formed. The bump may be formed on a semiconductor chip or a substrate. Copper and solder are generally used because they are inexpensive.

また、図1又は図2に示すような半導体装置(パッケージ)を積層して金、銀、銅、はんだ(主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅)、スズ、ニッケル等で電気的に接続してもよい。銅、はんだは安価であることから一般的に使用されているため好ましい。例えば、TSV技術で見られるような、半導体用接着剤を半導体チップ間に介して、フリップチップ接続又は積層し、半導体チップを貫通する孔を形成し、パターン面の電極とつなげてもよい。   Also, a semiconductor device (package) as shown in FIG. 1 or FIG. 2 is laminated and gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), You may electrically connect with tin, nickel, etc. Copper and solder are preferred because they are generally used because they are inexpensive. For example, as seen in the TSV technology, a semiconductor adhesive may be flip-chip connected or stacked between semiconductor chips to form a hole penetrating the semiconductor chip and connected to the electrode on the pattern surface.

図3は、半導体装置の他の実施形態(半導体チップ積層型の態様(TSV))を示す模式断面図である。図3に示す半導体装置500では、インターポーザ50上に形成された配線15が半導体チップ10の配線15と接続バンプ30を介して接続されることにより、半導体チップ10とインターポーザ50とはフリップチップ接続されている。半導体チップ10とインターポーザ50との間の空隙には半導体用接着剤40が隙間なく充填されている。上記半導体チップ10におけるインターポーザ50と反対側の表面上には、配線15、接続バンプ30及び半導体用接着剤40を介して半導体チップ10が繰り返し積層されている。半導体チップ10の表裏におけるパターン面の配線15は、半導体チップ10の内部を貫通する孔内に充填された貫通電極34により互いに接続されている。なお、貫通電極34の材質としては、銅、アルミニウム等を用いることができる。   FIG. 3 is a schematic cross-sectional view showing another embodiment of the semiconductor device (semiconductor chip laminated type (TSV)). In the semiconductor device 500 shown in FIG. 3, the wiring 15 formed on the interposer 50 is connected to the wiring 15 of the semiconductor chip 10 via the connection bumps 30, so that the semiconductor chip 10 and the interposer 50 are flip-chip connected. ing. The gap between the semiconductor chip 10 and the interposer 50 is filled with the semiconductor adhesive 40 without any gaps. On the surface of the semiconductor chip 10 opposite to the interposer 50, the semiconductor chip 10 is repeatedly stacked via the wiring 15, the connection bumps 30, and the semiconductor adhesive 40. The wirings 15 on the pattern surface on the front and back sides of the semiconductor chip 10 are connected to each other by through electrodes 34 filled in holes that penetrate the inside of the semiconductor chip 10. In addition, as a material of the penetration electrode 34, copper, aluminum, etc. can be used.

このようなTSV技術により、通常は使用されない半導体チップの裏面からも信号を取得することができる。更には、半導体チップ10内に貫通電極34を垂直に通すため、対向する半導体チップ10間や、半導体チップ10及びインターポーザ50間の距離を短くし、柔軟な接続が可能である。本実施形態に係る半導体用接着剤は、このようなTSV技術において、対向する半導体チップ10間や、半導体チップ10及びインターポーザ50間の封止材料として適用することができる。   With such TSV technology, a signal can be obtained from the back surface of a semiconductor chip that is not normally used. Furthermore, since the through electrode 34 passes vertically through the semiconductor chip 10, the distance between the semiconductor chips 10 facing each other, and the distance between the semiconductor chip 10 and the interposer 50 can be shortened, and flexible connection is possible. The semiconductor adhesive according to the present embodiment can be applied as a sealing material between the semiconductor chips 10 facing each other or between the semiconductor chip 10 and the interposer 50 in such a TSV technology.

また、エリアバンプチップ技術等の自由度の高いバンプ形成方法では、インターポーザを介さないでそのまま半導体チップをマザーボードに直接実装できる。本実施形態に係る半導体用接着剤は、このような半導体チップをマザーボードに直接実装する場合にも適用することができる。なお、本実施形態に係る半導体用接着剤は、2つの配線回路基板を積層する場合に、基板間の空隙を封止する際にも適用することができる。   Further, in a bump forming method with a high degree of freedom such as area bump chip technology, a semiconductor chip can be directly mounted on a mother board without using an interposer. The semiconductor adhesive according to the present embodiment can also be applied when such a semiconductor chip is directly mounted on a mother board. Note that the semiconductor adhesive according to the present embodiment can also be applied when sealing a gap between substrates when two printed circuit boards are stacked.

<半導体装置の製造方法>
本実施形態に係る半導体装置の製造方法は、本実施形態に係る半導体用接着剤を用いて、半導体チップ及び配線回路基板、又は、複数の半導体チップ同士を接続する。本実施形態に係る半導体装置の製造方法は、例えば、半導体用接着剤を介して半導体チップ及び配線回路基板を互いに接続すると共に前記半導体チップ及び前記配線回路基板のそれぞれの接続部を互いに電気的に接続して半導体装置を得る工程、又は、半導体用接着剤を介して複数の半導体チップを互いに接続すると共に前記複数の半導体チップのそれぞれの接続部を互いに電気的に接続して半導体装置を得る工程を備える。
<Method for Manufacturing Semiconductor Device>
The semiconductor device manufacturing method according to the present embodiment connects a semiconductor chip and a printed circuit board or a plurality of semiconductor chips using the semiconductor adhesive according to the present embodiment. In the method for manufacturing a semiconductor device according to the present embodiment, for example, the semiconductor chip and the printed circuit board are connected to each other via a semiconductor adhesive, and the connection portions of the semiconductor chip and the printed circuit board are electrically connected to each other. A step of obtaining a semiconductor device by connecting, or a step of obtaining a semiconductor device by connecting a plurality of semiconductor chips to each other via a semiconductor adhesive and electrically connecting respective connecting portions of the plurality of semiconductor chips to each other Is provided.

本実施形態に係る半導体装置の製造方法では、前記接続部を互いに金属接合によって接続することができる。すなわち、前記半導体チップ及び前記配線回路基板のそれぞれの前記接続部を互いに金属接合によって接続する、又は、前記複数の半導体チップのそれぞれの前記接続部を互いに金属接合によって接続する。   In the method for manufacturing a semiconductor device according to the present embodiment, the connection portions can be connected to each other by metal bonding. That is, the connection portions of the semiconductor chip and the printed circuit board are connected to each other by metal bonding, or the connection portions of the plurality of semiconductor chips are connected to each other by metal bonding.

本実施形態に係る半導体装置の製造方法の一例として、図4に示す半導体装置600の製造方法について説明する。半導体装置600は、配線(銅配線)15を有する基板(ガラスエポキシ基板)60と、配線(銅ピラー、銅ポスト)15を有する半導体チップ10とが半導体用接着剤40を介して互いに接続されている。半導体チップ10の配線15と基板60の配線15とは、接続バンプ(はんだバンプ)30により電気的に接続されている。基板60における配線15が形成された表面には、接続バンプ30の形成位置を除いてソルダーレジスト70が配置されている。   A method for manufacturing the semiconductor device 600 shown in FIG. 4 will be described as an example of the method for manufacturing the semiconductor device according to the present embodiment. In the semiconductor device 600, a substrate (glass epoxy substrate) 60 having wiring (copper wiring) 15 and a semiconductor chip 10 having wiring (copper pillars, copper posts) 15 are connected to each other via a semiconductor adhesive 40. Yes. The wiring 15 of the semiconductor chip 10 and the wiring 15 of the substrate 60 are electrically connected by connection bumps (solder bumps) 30. A solder resist 70 is disposed on the surface of the substrate 60 where the wiring 15 is formed, except for the position where the connection bump 30 is formed.

半導体装置600の製造方法では、まず、ソルダーレジスト70が形成された基板60上に半導体用接着剤(フィルム状半導体用接着剤等)40を貼付する。貼付は、加熱プレス、ロールラミネート、真空ラミネート等によって行うことができる。半導体用接着剤の供給面積や厚みは、半導体チップ10又は基板60のサイズやバンプ高さ等によって適宜設定される。半導体用接着剤40を半導体チップ10に貼付してもよく、半導体ウエハに半導体用接着剤40を貼付した後にダイシングして半導体チップ10に個片化することによって、半導体用接着剤40を貼付した半導体チップ10を作製してもよい。半導体用接着剤40を基板60又は半導体チップ10に貼り付けた後、半導体チップ10の配線15上の接続バンプ30と、基板60の配線15とをフリップチップボンダー等の接続装置を用いて位置合わせする。そして、半導体チップ10と基板60を接続バンプ30の融点以上の温度で加熱しながら押し付けて(接続部にはんだを用いる場合は、はんだ部分に240℃以上かかることが好ましい)、半導体チップ10と基板60を接続すると共に、半導体用接着剤40によって半導体チップ10と基板60の間の空隙を封止充てんする。接続荷重は、バンプ数に依存するが、バンプの高さばらつき吸収や、バンプ変形量の制御を考慮して設定される。接続時間は、生産性向上の観点から、短時間が好ましい。はんだを溶融させ、酸化膜や表面の不純物を除去し、金属接合を接続部に形成することが好ましい。   In the manufacturing method of the semiconductor device 600, first, a semiconductor adhesive (such as a film-like semiconductor adhesive) 40 is pasted onto the substrate 60 on which the solder resist 70 is formed. Affixing can be performed by a hot press, roll lamination, vacuum lamination, or the like. The supply area and thickness of the semiconductor adhesive are appropriately set depending on the size of the semiconductor chip 10 or the substrate 60, the bump height, and the like. The semiconductor adhesive 40 may be affixed to the semiconductor chip 10, and the semiconductor adhesive 40 is affixed by dicing and dicing into pieces after the semiconductor adhesive 40 is affixed to the semiconductor wafer. The semiconductor chip 10 may be manufactured. After the semiconductor adhesive 40 is attached to the substrate 60 or the semiconductor chip 10, the connection bumps 30 on the wiring 15 of the semiconductor chip 10 and the wiring 15 of the substrate 60 are aligned using a connection device such as a flip chip bonder. To do. Then, the semiconductor chip 10 and the substrate 60 are pressed while being heated at a temperature equal to or higher than the melting point of the connection bump 30 (when solder is used for the connection portion, the solder portion preferably takes 240 ° C. or more). 60 is connected, and the gap between the semiconductor chip 10 and the substrate 60 is sealed and filled with the semiconductor adhesive 40. The connection load depends on the number of bumps, but is set in consideration of absorption of bump height variations and control of the amount of bump deformation. The connection time is preferably a short time from the viewpoint of improving productivity. It is preferable to melt the solder, remove the oxide film and impurities on the surface, and form a metal joint at the connection portion.

短時間の接続時間(圧着時間)とは、接続形成(本圧着)中に接続部に240℃以上かかる時間(例えば、はんだ使用時の時間)が4秒以下であることをいう。接続時間は、3秒以下が好ましい。   The short connection time (crimping time) means that the time required for 240 ° C. or more (for example, time when using solder) is 4 seconds or less during connection formation (final crimping). The connection time is preferably 3 seconds or less.

位置合わせをした後、仮固定して、リフロー炉で加熱処理することによってはんだバンプを溶融させて半導体チップと基板を接続することによって半導体装置を製造してもよい。仮固定は、金属接合を形成する必要性が顕著に要求されないため、上述の本圧着に比べて低荷重、短時間、低温度でもよく、生産性向上、接続部の劣化防止等のメリットが生じる。半導体チップと基板を接続した後、オーブン等で加熱処理を行って、半導体用接着剤を硬化させてもよい。加熱温度は、半導体封止用接着剤の硬化が進行し、好ましくは完全に硬化する温度である。加熱温度及び加熱時間は適宜設定すればよい。
After the alignment, the semiconductor device may be manufactured by temporarily fixing and melting the solder bumps by heat treatment in a reflow furnace and connecting the semiconductor chip and the substrate. Temporary fixing does not require the necessity of forming a metal bond, so it can have lower load, shorter time, and lower temperature than the above-mentioned main pressure bonding, and there are merits such as improvement of productivity and prevention of deterioration of connection parts. . After the semiconductor chip and the substrate are connected, the semiconductor adhesive may be cured by performing a heat treatment in an oven or the like. The heating temperature is a temperature at which the curing of the semiconductor sealing adhesive proceeds, and preferably complete curing. The heating temperature and the heating time may be set as appropriate.

以下、実施例を用いて本発明を説明するが、本発明はこれらによって制限されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated using an Example, this invention is not restrict | limited by these.

<フィルム状接着剤の作製>
フィルム状接着剤の作製に使用した化合物を以下に示す。
<Production of film adhesive>
The compounds used for preparing the film adhesive are shown below.

(a)(メタ)アクリル化合物
・EA-0200(大阪ガスケミカル株式会社)
(A) (Meth) acrylic compound EA-0200 (Osaka Gas Chemical Co., Ltd.)

(b)硬化剤
・パーブチルP (日油株式会社)
(B) Curing agent Perbutyl P (NOF Corporation)

(c)高分子成分
・アクリル酸ブチル及びメタクリル酸ブチルの共重合体
ポリマ1 (分子量15万、Tg40℃)
ポリマ2 (分子量15万、Tg8℃)
(C) High molecular component Copolymer of butyl acrylate and butyl methacrylate Polymer 1 (Molecular weight 150,000, Tg 40 ° C.)
Polymer 2 (Molecular weight 150,000, Tg8 ℃)

(d)フィラー
・シリカフィラー(株式会社アドマテックス製、SE2030、平均粒径:0.5μm)
・メタクリル表面処理ナノシリカフィラー(株式会社アドマテックス製、YA050C―SM、平均粒径:約50nm、以下SMナノシリカ1と表記)
・フェニルシラン表面処理ナノシリカフィラー(株式会社アドマテックス製、YC100C―SM、平均粒径:約0.1μm、以下SMナノシリカ2と表記)
・有機フィラー(樹脂フィラー、ロームアンドハースジャパン株式会社製、EXL−2655:コアシェルタイプ有機微粒子)
(D) Filler Silica filler (manufactured by Admatechs, SE2030, average particle size: 0.5 μm)
・ Methacryl surface-treated nanosilica filler (manufactured by Admatechs, YA050C-SM, average particle size: about 50 nm, hereinafter referred to as SM nanosilica 1)
-Phenylsilane surface-treated nanosilica filler (manufactured by Admatechs Co., Ltd., YC100C-SM, average particle size: about 0.1 μm, hereinafter referred to as SM nanosilica 2)
・ Organic filler (resin filler, manufactured by Rohm and Haas Japan Co., Ltd., EXL-2655: core-shell type organic fine particles)

(e)安定化材
・LA−72(株式会社ADEKA製)
(E) Stabilizer ・ LA-72 (manufactured by ADEKA Corporation)

(実施例1)
表1に示す配合量(単位:質量部)の(メタ)アクリル化合物、無機フィラー(SE2030、SMナノシリカ1、SMナノシリカ2)、高分子成分、有機フィラー、シランカップリング剤を有機溶媒(メチルエチルケトン)に添加した。その後、Φ1.0mmのビーズを固形分と同質量加え、ビーズミル(ヴァーダー・サイエンティフィック株式会社製、遊星型微粉砕機PM400)で30分撹拌した。撹拌後、硬化剤を添加して攪拌し、ビーズをろ過によって除去した。作製したワニスを小型塗工装置(廉井精機)で塗工し、フィルム状接着剤を得た。
Example 1
The amount of (meth) acrylic compound, inorganic filler (SE2030, SM nanosilica 1, SM nanosilica 2), polymer component, organic filler, and silane coupling agent shown in Table 1 in an organic solvent (methyl ethyl ketone) Added to. Thereafter, Φ1.0 mm beads were added in the same mass as the solid content, and the mixture was stirred for 30 minutes with a bead mill (Purder-type fine crusher PM400, manufactured by Vder Scientific). After stirring, the curing agent was added and stirred, and the beads were removed by filtration. The produced varnish was coated with a small coating apparatus (Yurui Seiki) to obtain a film adhesive.

(実施例2〜5、比較例1〜3)
使用した材料を下記表1に示すように変更したことを除いて実施例1と同様にしてフィルム状接着剤を得た。
(Examples 2-5, Comparative Examples 1-3)
A film adhesive was obtained in the same manner as in Example 1 except that the used materials were changed as shown in Table 1 below.

<硬化反応率の測定方法>
サンプル量(フィルム状接着剤)10mgをアルミパンに入れた後、DSC(パーキンエルマー社製DSC−7型)を用いて昇温速度20℃/min、30〜300℃の温度範囲で測定した。未処理のサンプルを測定した場合のΔH(J/g)を「ΔH1」、ホットプレート上で200℃/5秒の熱処理をしたサンプルを測定した場合のΔH(J/g)を「ΔH2」とし、以下の式で硬化反応率を算出した。硬化反応率90%以上を「A」と表示し、80%以上90%未満を「B」と表示し、80%未満を「C」と表示した。結果を表1に示す。
(ΔH1−ΔH2)/ΔH1×100=硬化反応率(%)
<Measurement method of curing reaction rate>
After 10 mg of a sample amount (film adhesive) was put in an aluminum pan, the temperature was measured at a temperature rising rate of 20 ° C./min and a temperature range of 30 ° C. to 300 ° C. using DSC (DSC-7 manufactured by Perkin Elmer). ΔH (J / g) when measuring an untreated sample is “ΔH1”, and ΔH (J / g) when measuring a sample heat-treated on a hot plate at 200 ° C. for 5 seconds is “ΔH2”. The curing reaction rate was calculated by the following formula. A curing reaction rate of 90% or more was indicated as “A”, 80% or more and less than 90% was indicated as “B”, and less than 80% was indicated as “C”. The results are shown in Table 1.
(ΔH1−ΔH2) / ΔH1 × 100 = curing reaction rate (%)

<反り評価>
厚さ20μmのフィルム状接着剤を、厚さ75μm、直径8インチのシリコンウェハ上に貼り付け、クリーンオーブン(ESPEC製)で硬化(200℃/20min)させた。オーブンから取り出したウェハを水平な面に静置し、外周部で最も高さのある点をウェハの反り量として測定した。反り量5mm未満を「A」と表示し、5mm以上10mm未満を「B」と表示し、10mm以上を「C」と表示した。結果を表1に示す。
<Evaluation of warpage>
A film adhesive having a thickness of 20 μm was stuck on a silicon wafer having a thickness of 75 μm and a diameter of 8 inches, and cured (200 ° C./20 min) in a clean oven (manufactured by ESPEC). The wafer taken out of the oven was allowed to stand on a horizontal surface, and the highest point on the outer periphery was measured as the amount of warpage of the wafer. The amount of warpage less than 5 mm was indicated as “A”, 5 mm or more and less than 10 mm was indicated as “B”, and 10 mm or more was indicated as “C”. The results are shown in Table 1.

<粘度変化率評価>
厚さ20μmのフィルム上接着剤を、厚さ540μmになるまで貼り合せ、粘度計(Rheometric Scientific社)を用いて30〜200℃の範囲で粘度を測定した。接着剤作後の粘度の最下点を「ν1」、室温(25℃)で7日間保管した後の粘度の最下点を「ν2」とし、以下の式で粘度増加率を算出した。粘度増加率10%未満を「A」と表示し、粘度増加率10%以上20%未満を「B」と表示し、粘度増加率20%以上を「C」と表示した。結果を表1に示す。
ν2/ν1×100=粘度増加率(%)
<Viscosity change rate evaluation>
The adhesive on the film having a thickness of 20 μm was bonded to a thickness of 540 μm, and the viscosity was measured in the range of 30 to 200 ° C. using a viscometer (Rheometric Scientific). The viscosity increasing rate was calculated by the following equation, where “ν1” was the lowest point of the viscosity after the adhesive was made, and “ν2” was the lowest point of the viscosity after storage for 7 days at room temperature (25 ° C.). A viscosity increase rate of less than 10% was indicated as “A”, a viscosity increase rate of 10% or more and less than 20% was indicated as “B”, and a viscosity increase rate of 20% or more was indicated as “C”. The results are shown in Table 1.
ν2 / ν1 × 100 = Viscosity increase rate (%)

Figure 2017203138
Figure 2017203138

実施例では、半導体用接着剤を200℃で5秒保持したときの硬化反応率が80%以上であり、反り量の評価でも良好な結果が得られた。また粘度増加率は20%以下に抑えることができた。一方、比較例では、200℃で5秒保持したときの硬化反応率が80%以上であったものの、反り量、粘度増加率の評価結果は劣っていた。   In the examples, the curing reaction rate when the adhesive for semiconductor was held at 200 ° C. for 5 seconds was 80% or more, and good results were obtained even in the evaluation of the warpage amount. The viscosity increase rate could be suppressed to 20% or less. On the other hand, in the comparative example, although the curing reaction rate when held at 200 ° C. for 5 seconds was 80% or more, the evaluation results of the warpage amount and the viscosity increase rate were inferior.

10…半導体チップ、15…配線、20,60…基板、30…接続バンプ、32…バンプ、34…貫通電極、40…半導体用接着剤、50…インターポーザ、70…ソルダーレジスト、100,200,300,400,500,600…半導体装置。   DESCRIPTION OF SYMBOLS 10 ... Semiconductor chip, 15 ... Wiring, 20, 60 ... Board | substrate, 30 ... Connection bump, 32 ... Bump, 34 ... Through electrode, 40 ... Adhesive for semiconductors, 50 ... Interposer, 70 ... Solder resist, 100, 200, 300 , 400, 500, 600... Semiconductor devices.

Claims (11)

半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において前記接続部の封止に用いられる半導体用接着剤であって、(a)(メタ)アクリル化合物、(b)硬化剤及び(c)高分子成分を含有し、室温(25℃)での弾性率が3.0GPa以下である半導体用接着剤。   A semiconductor device in which respective connection portions of a semiconductor chip and a printed circuit board are electrically connected to each other, or a semiconductor device in which respective connection portions of a plurality of semiconductor chips are electrically connected to each other. The adhesive for semiconductors used in the invention contains (a) (meth) acrylic compound, (b) curing agent and (c) polymer component, and has an elastic modulus of 3.0 GPa or less at room temperature (25 ° C.) An adhesive for semiconductors. 200℃で5秒保持したときの硬化反応率が80%以上である、請求項1に記載の半導体用接着剤。   The adhesive agent for semiconductors of Claim 1 whose hardening reaction rate when it hold | maintains at 200 degreeC for 5 second is 80% or more. 前記半導体用接着剤の高分子成分が、重量平均分子量10000以上である、請求項1〜2のいずれか一項に記載の半導体用接着剤。   The semiconductor adhesive according to claim 1, wherein the polymer component of the semiconductor adhesive has a weight average molecular weight of 10,000 or more. フィルム状である、請求項1〜3のいずれか一項に記載の半導体用接着剤。   The adhesive for semiconductors as described in any one of Claims 1-3 which is a film form. 前記硬化剤が熱ラジカル発生剤である、請求項1〜4のいずれか一項に記載の半導体用接着剤。   The adhesive for semiconductors as described in any one of Claims 1-4 whose said hardening | curing agent is a thermal radical generator. 前記硬化剤が過酸化物である、請求項1〜5のいずれか一項に記載の半導体用接着剤。   The adhesive agent for semiconductors as described in any one of Claims 1-5 whose said hardening | curing agent is a peroxide. 酸化防止剤または重合禁止剤または光安定剤または熱安定剤を含有する、請求項1〜6のいずれか一項に記載の半導体用接着剤。   The adhesive for semiconductors as described in any one of Claims 1-6 containing antioxidant, a polymerization inhibitor, a light stabilizer, or a heat stabilizer. 前記酸化防止剤または重合禁止剤が、フェノール系酸化防止剤またはヒンダードアミン系光安定剤またはピペリジン骨格を有する重合禁止剤である、請求項1〜7のいずれか一項に記載の半導体用接着剤。   The adhesive for semiconductors as described in any one of Claims 1-7 whose said antioxidant or polymerization inhibitor is a polymerization inhibitor which has a phenolic antioxidant, a hindered amine light stabilizer, or a piperidine skeleton. 室温(25℃)で7日保管した後の粘度増加率が20%以下である、請求項1〜8のいずれか一項に記載の半導体用接着剤。   The adhesive for semiconductors as described in any one of Claims 1-8 whose viscosity increase rate after storing for 7 days at room temperature (25 degreeC) is 20% or less. 請求項1〜8のいずれか一項に記載の半導体用接着剤を用いる、半導体装置の製造方法。   The manufacturing method of a semiconductor device using the adhesive agent for semiconductors as described in any one of Claims 1-8. 請求項9に記載の製造方法によって得られる、半導体装置。   A semiconductor device obtained by the manufacturing method according to claim 9.
JP2016097108A 2016-05-13 2016-05-13 Adhesive for semiconductor, semiconductor device and manufacturing method therefor Pending JP2017203138A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016097108A JP2017203138A (en) 2016-05-13 2016-05-13 Adhesive for semiconductor, semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016097108A JP2017203138A (en) 2016-05-13 2016-05-13 Adhesive for semiconductor, semiconductor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2017203138A true JP2017203138A (en) 2017-11-16

Family

ID=60322089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016097108A Pending JP2017203138A (en) 2016-05-13 2016-05-13 Adhesive for semiconductor, semiconductor device and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2017203138A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779496A (en) * 2023-08-21 2023-09-19 成都汉芯国科集成技术有限公司 3D packaging system and packaging method suitable for heterogeneous integrated multiple chips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779496A (en) * 2023-08-21 2023-09-19 成都汉芯国科集成技术有限公司 3D packaging system and packaging method suitable for heterogeneous integrated multiple chips
CN116779496B (en) * 2023-08-21 2023-12-26 成都汉芯国科集成技术有限公司 3D packaging system and packaging method suitable for heterogeneous integrated multiple chips

Similar Documents

Publication Publication Date Title
JP6504263B2 (en) Adhesive for semiconductor, semiconductor device and method for manufacturing the same
JP6477971B2 (en) Manufacturing method of semiconductor device
JP2017220519A (en) Semiconductor device manufacturing method
JP2019137866A (en) Adhesive for semiconductor, semiconductor device, and manufacturing method therefor
JP2017045891A (en) Semiconductor device and method of manufacturing the same
JP2017122193A (en) Semiconductor adhesive and method for producing semiconductor device
JP6544146B2 (en) Semiconductor device and method of manufacturing the same
TW202336971A (en) Film-like adhesive for semiconductors, semiconductor device production method, and semiconductor device
KR102455212B1 (en) Semiconductor device, semiconductor device manufacturing method and adhesive
JP6859708B2 (en) How to manufacture semiconductor devices
JP2017203138A (en) Adhesive for semiconductor, semiconductor device and manufacturing method therefor
JP2017171817A (en) Adhesive for semiconductor, semiconductor device and method for manufacturing semiconductor device
JP6536281B2 (en) Adhesive for semiconductor, semiconductor device and method of manufacturing the same
KR102477803B1 (en) Method for manufacturing adhesive composition and semiconductor device
JP2017098463A (en) Adhesive for semiconductor, semiconductor device manufacturing method, and semiconductor device
WO2020071391A1 (en) Adhesive for semiconductors, method for producing semiconductor device, and semiconductor device
JP2021024963A (en) Semiconductor bonding agent, semiconductor bonding agent film producing method, and semiconductor device producing method
CN113795560A (en) Adhesive for semiconductor, method for manufacturing semiconductor device, and semiconductor device
JP6690308B2 (en) Method for manufacturing semiconductor device
JP2017103289A (en) Adhesive for semiconductor, semiconductor device, and method for manufacturing the same
JP7248007B2 (en) Adhesive for semiconductors and method for manufacturing semiconductor devices using the same
WO2021200553A1 (en) Semiconductor adhesive, and semiconductor device and method for manufacturing same
JP2017103304A (en) Adhesive for semiconductor, semiconductor device, and method for manufacturing the same
JP2022043572A (en) Semiconductor device manufacturing method
JP2017103303A (en) Adhesive for semiconductor, semiconductor device, and method for manufacturing the same