JP2017191945A - Mounting method of metal core column - Google Patents

Mounting method of metal core column Download PDF

Info

Publication number
JP2017191945A
JP2017191945A JP2017103252A JP2017103252A JP2017191945A JP 2017191945 A JP2017191945 A JP 2017191945A JP 2017103252 A JP2017103252 A JP 2017103252A JP 2017103252 A JP2017103252 A JP 2017103252A JP 2017191945 A JP2017191945 A JP 2017191945A
Authority
JP
Japan
Prior art keywords
column
solder
core column
resin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017103252A
Other languages
Japanese (ja)
Other versions
JP6350720B2 (en
Inventor
浩由 川▲崎▼
Hiroyoshi Kawasaki
浩由 川▲崎▼
相馬 大輔
Daisuke Soma
大輔 相馬
勇司 川又
Yuji Kawamata
勇司 川又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Senju Metal Industry Co Ltd
Original Assignee
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Senju Metal Industry Co Ltd filed Critical Senju Metal Industry Co Ltd
Priority to JP2017103252A priority Critical patent/JP6350720B2/en
Publication of JP2017191945A publication Critical patent/JP2017191945A/en
Priority to TW107108269A priority patent/TWI655985B/en
Application granted granted Critical
Publication of JP6350720B2 publication Critical patent/JP6350720B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a mounting method of metal core column capable of suppressing collapse of a metal core column, primary mounted on a semiconductor chip, or the like, in secondary mounting.SOLUTION: A mounting method of metal core column has a step of coating multiple electrodes 101, formed on a first board 100, with flux F, a step of placing the first joining surface 10A of a Cu core column 1A, covering the columnar core of Cu with solder, on each electrode 101 coated with flux F, and bonding the Cu core column 1A to the electrode 101 by heating at a temperature of fusing a solder, a step of sealing the periphery of the Cu core column 1A bonded to the electrode 101 with a resin composition 12, and a step of scraping the surface 120 of the resin composition 12 sealing the periphery of the Cu core column 1A, to expose the second joining surface 11A of the Cu core column 1A, and to arrange the height of respective Cu core columns 1A.SELECTED DRAWING: Figure 1

Description

本発明は、金属の核をはんだで被覆した金属核カラムを基板に実装する金属核カラムの実装方法に関する。   The present invention relates to a mounting method for a metal core column in which a metal core column in which a metal core is coated with solder is mounted on a substrate.

近年、小型情報機器の発達により、搭載される電子部品では急速な小型化が進行している。電子部品は、小型化の要求により接続端子の狭小化や実装面積の縮小化に対応するため、裏面に電極が設置されたボールグリッドアレイ(以下、「BGA」と称する)が適用されている。   In recent years, with the development of small information devices, electronic components to be mounted are rapidly downsized. For electronic components, a ball grid array (hereinafter referred to as “BGA”) in which electrodes are installed on the back surface is applied in order to cope with a reduction in connection terminals and a reduction in mounting area due to a demand for miniaturization.

BGAを適用した電子部品には、例えば半導体パッケージがある。半導体パッケージでは、電極を有する半導体チップが樹脂で封止されている。半導体チップの電極には、はんだバンプが形成されている。このはんだバンプは、はんだボールを半導体チップの電極に接合することによって形成されている。BGAを適用した半導体チップは、各はんだバンプが回路基板の電極に接触するように回路基板上に置かれ、加熱により溶融したはんだバンプと電極とが接合することにより、回路基板に搭載される。   An electronic component to which BGA is applied includes, for example, a semiconductor package. In a semiconductor package, a semiconductor chip having electrodes is sealed with a resin. Solder bumps are formed on the electrodes of the semiconductor chip. This solder bump is formed by joining a solder ball to an electrode of a semiconductor chip. A semiconductor chip to which BGA is applied is placed on a circuit board by placing each solder bump on the circuit board so as to contact the electrode of the circuit board, and joining the solder bump and the electrode melted by heating.

さて、近年の電子部品の小型化の進展につれて、電子部品のはんだ付け部位である電極も小さくなってきている。そのため、はんだで接合できる面積が小さくなり、はんだだけでの接合強度では、接合信頼性に不十分な場合もある。   Now, with the recent progress of miniaturization of electronic components, the electrodes that are soldered portions of the electronic components are also becoming smaller. Therefore, the area that can be joined with solder is reduced, and the joining strength with only solder may be insufficient for joining reliability.

そこで、はんだ付けによる接合を強化する部品固着手段として、はんだボールを半導体チップに1次実装し、はんだバンプが形成された半導体チップを回路基板に2次実装した後、半導体チップと回路基板との間にアンダーフィルと称す樹脂を充填することで、はんだによる接合箇所の周囲を覆うことにより、半導体チップ等を固定する技術が提案されている(例えば、特許文献1参照)。   Therefore, as a component fixing means for strengthening the joining by soldering, the solder ball is primarily mounted on the semiconductor chip, the semiconductor chip on which the solder bump is formed is secondarily mounted on the circuit board, and then the semiconductor chip and the circuit board are bonded. There has been proposed a technique for fixing a semiconductor chip or the like by covering a periphery of a solder joint by filling a resin called underfill between them (see, for example, Patent Document 1).

特許第4757070号公報Japanese Patent No. 4757070

近年の電子部品の小型化の進展につれて、実装面積の縮小化、電極ピッチの狭小化により、はんだによる接合部の微細化が進み、球状のはんだバンプに代えて、柱状の金属の核をはんだで被覆した金属核カラムが使用されるようになってきた。   With the recent progress in miniaturization of electronic components, the mounting area has been reduced and the electrode pitch has been reduced, so that the solder joints have become finer, and instead of spherical solder bumps, the core of the columnar metal has been replaced with solder. Coated metal core columns have been used.

金属核カラムを使用する場合でも、金属核カラムを半導体チップに1次実装し、金属核カラムが1次実装された半導体チップを回路基板に2次実装した後、半導体チップと回路基板との間に樹脂を充填することで、半導体チップを樹脂で固定することができる。   Even when the metal nucleus column is used, the metal nucleus column is primarily mounted on the semiconductor chip, the semiconductor chip on which the metal nucleus column is primarily mounted is secondarily mounted on the circuit board, and then between the semiconductor chip and the circuit board. The semiconductor chip can be fixed with the resin by filling the resin.

しかし、金属核カラムが1次実装された半導体チップを回路基板に2次実装する工程で、はんだが溶融する温度まで加熱されることで、1次実装で半導体チップに接合された金属核カラムが倒れる可能性があった。   However, in the step of secondary mounting the semiconductor chip on which the metal core column is primarily mounted on the circuit board, the metal core column bonded to the semiconductor chip in the primary mounting is heated to a temperature at which the solder melts. There was a possibility of falling.

本発明は、このような課題を解決するためになされたもので、半導体チップ等に1次実装された金属核カラムが2次実装で倒れることを抑制できるようにした金属核カラムの実装方法を提供することを目的とする。   The present invention has been made to solve such a problem, and provides a method for mounting a metal nucleus column that can prevent a metal nucleus column that is primarily mounted on a semiconductor chip or the like from falling due to secondary mounting. The purpose is to provide.

上述した課題を解決するため、本発明は、基板に形成された複数の電極にフラックスまたははんだペーストを塗布する工程と、フラックスまたははんだペーストが塗布された各電極に、金属の核をはんだで被覆した金属核カラムの第1の接合面を載せ、はんだが溶融する温度で加熱して金属核カラムを電極に接合する工程と、電極に接合された金属核カラムの周囲を樹脂組成物で封止する工程と、金属核カラムの周囲を封止した樹脂組成物の表面を削り、金属核カラムの第2の接合面を露出させると共に、各金属核カラムの高さを揃える工程とを有する金属核カラムの実装方法である。   In order to solve the above-described problems, the present invention includes a step of applying a flux or solder paste to a plurality of electrodes formed on a substrate, and a metal core is coated with solder on each electrode to which the flux or solder paste is applied. Placing the first joining surface of the metal core column, heating the solder at a temperature at which the solder melts, joining the metal core column to the electrode, and sealing the periphery of the metal core column joined to the electrode with a resin composition And a step of shaving the surface of the resin composition sealing the periphery of the metal nucleus column to expose the second joint surface of the metal nucleus column and aligning the height of each metal nucleus column It is a column mounting method.

本発明では、1次実装で基板に接合された金属核カラムの周囲が樹脂組成物で封止されることで、2次実装ではんだが溶融する温度まで加熱されても、金属核カラムが倒れることを抑制することができる。   In the present invention, the periphery of the metal core column bonded to the substrate in the primary mounting is sealed with the resin composition, so that the metal core column falls down even when heated to a temperature at which the solder melts in the secondary mounting. This can be suppressed.

本実施の形態のCu核カラムの実装方法の一例を示す工程図である。It is process drawing which shows an example of the mounting method of Cu nucleus column of this Embodiment. 本実施の形態のCu核カラムの実装方法の一例を示す工程図である。It is process drawing which shows an example of the mounting method of Cu nucleus column of this Embodiment. 本実施の形態のCu核カラムの一例を示す斜視図である。It is a perspective view which shows an example of the Cu nucleus column of this Embodiment. 本実施の形態のCu核カラムの模式的な構造を示す断面図である。It is sectional drawing which shows the typical structure of the Cu nucleus column of this Embodiment.

以下、図面を参照して、本発明の金属核カラムの実装方法の実施の形態として、Cu核カラムの実装方法について説明する。   Hereinafter, a Cu nucleus column mounting method will be described as an embodiment of a metal nucleus column mounting method of the present invention with reference to the drawings.

図1及び図2は、本実施の形態のCu核カラムの実装方法の一例を示す工程図、図3は、本実施の形態のCu核カラムの一例を示す斜視図、図4は、本実施の形態のCu核カラムの模式的な構造を示す断面図である。   1 and 2 are process diagrams showing an example of the mounting method of the Cu core column of the present embodiment, FIG. 3 is a perspective view showing an example of the Cu core column of the present embodiment, and FIG. It is sectional drawing which shows the typical structure of the Cu nucleus column of the form.

本実施の形態のCu核カラムの実装方法は、基板にCu核カラムをはんだで接合する1次実装と称す工程の後、1次実装で基板にはんだで接合されたCu核カラムが、2次実装時の加熱で倒れないようにするため、1次実装後のCu核カラムの周囲を樹脂組成物で封止する工程を設ける。   The Cu core column mounting method of the present embodiment is a secondary mounting method in which the Cu core column bonded to the substrate by soldering in the primary mounting is secondary after the step called primary mounting in which the Cu core column is bonded to the substrate by soldering. In order not to fall by heating during mounting, a step of sealing the periphery of the Cu core column after the primary mounting with a resin composition is provided.

まず、本実施の形態のCu核カラムの実装方法で使用されるCu核カラムについて、図3及び図4を参照に説明する。   First, the Cu nucleus column used in the mounting method of the Cu nucleus column of the present embodiment will be described with reference to FIGS.

Cu核カラム1Aは金属核カラムの一例で、所定の大きさを有して半導体チップを構成する基板とプリント基板等との間で間隔を確保する柱状の金属核の一例であるCuカラム2Aと、Cuカラム2Aを被覆する被覆層の一例であるはんだ層3Aとを備える。Cu核カラム1Aが、図3に示すように円柱状である構成では、円柱の軸方向に沿った一方の端面が第1の接合面10Aであり、他方の接合面が第2の接合面11Aである。なお、本例では、Cuカラム2Aを円柱状に構成したが、これに限定されることはなく、例えば四角柱であっても良い。   The Cu nucleus column 1A is an example of a metal nucleus column, and a Cu column 2A that is an example of a columnar metal nucleus having a predetermined size and securing a gap between a substrate constituting a semiconductor chip and a printed circuit board, etc. And a solder layer 3A which is an example of a coating layer covering the Cu column 2A. In the configuration in which the Cu core column 1A is cylindrical as shown in FIG. 3, one end face along the axial direction of the cylinder is the first joining face 10A, and the other joining face is the second joining face 11A. It is. In this example, the Cu column 2A is formed in a cylindrical shape, but is not limited to this, and may be, for example, a rectangular column.

Cuカラム2Aは、Cu単体の組成とすることもできるし、Cuを主成分とする合金組成とすることもできる。Cuカラム2Aを合金により構成する場合、Cuの含有量は50質量%以上である。また、Cuカラム2Aとしては、Cu以外にも、Ni、Ag、Bi、Pb、Al、Sn、Fe、Zn、In、Ge、Sb、Co、Mn、Au、Si、Pt、Cr、La、Mo、Nb、Pd、Ti、Zr、Mgの金属単体や合金、金属酸化物、あるいは金属混合酸化物により構成しても良い。   The Cu column 2A can have a composition of Cu alone or an alloy composition containing Cu as a main component. When the Cu column 2A is made of an alloy, the Cu content is 50% by mass or more. Moreover, as Cu column 2A, besides Cu, Ni, Ag, Bi, Pb, Al, Sn, Fe, Zn, In, Ge, Sb, Co, Mn, Au, Si, Pt, Cr, La, Mo Nb, Pd, Ti, Zr, and Mg may be composed of a single metal, an alloy, a metal oxide, or a metal mixed oxide.

はんだ層3Aは、合金の場合、Snを主成分とする鉛フリーはんだの合金組成であれば特に限定されない。また、はんだ層としては、Sn100%からなるSnめっき被膜であってもよい。例えば、Sn、Sn−Ag合金、Sn−Cu合金、Sn−Ag−Cu合金、Sn−In合金、Sn−Bi合金、及びこれらに所定の合金元素を添加したものが挙げられる。いずれもSnの含有量が40質量%以上である。添加する合金元素としては、例えばAg、Cu、In、Ni、Co、Sb、Ge、P、Fe等がある。これらの中でも、はんだ層の合金組成は、落下衝撃特性の観点から、好ましくはSn−3Ag−0.5Cu合金である。またPbが含有されているSn−Pb系のはんだを用いてもよい。Cu核カラム1Aは、核2Aの表面にはんだめっきを行うことではんだ層3Aが形成される。   In the case of an alloy, the solder layer 3A is not particularly limited as long as it is an alloy composition of lead-free solder containing Sn as a main component. Moreover, as a solder layer, Sn plating film which consists of Sn100% may be sufficient. Examples thereof include Sn, Sn—Ag alloy, Sn—Cu alloy, Sn—Ag—Cu alloy, Sn—In alloy, Sn—Bi alloy, and those obtained by adding a predetermined alloy element thereto. In any case, the Sn content is 40% by mass or more. Examples of alloy elements to be added include Ag, Cu, In, Ni, Co, Sb, Ge, P, and Fe. Among these, the alloy composition of the solder layer is preferably a Sn-3Ag-0.5Cu alloy from the viewpoint of drop impact characteristics. Alternatively, Sn-Pb solder containing Pb may be used. In the Cu core column 1A, the solder layer 3A is formed by performing solder plating on the surface of the core 2A.

Cu核カラム1Aは、Cuカラム2Aとはんだ層3Aとの間に、拡散防止層が設けられていても良い。拡散防止層は、Ni及びCo等から選択される1元素以上で構成され、Cuカラム2Aを構成するCuがはんだ層3Aに拡散することを防止する。   In the Cu core column 1A, a diffusion prevention layer may be provided between the Cu column 2A and the solder layer 3A. The diffusion prevention layer is composed of one or more elements selected from Ni, Co, and the like, and prevents Cu constituting the Cu column 2A from diffusing into the solder layer 3A.

Cuカラム2Aは、線径(直径)D2が20〜1000μmであり、長さL2が20〜10000μmであることが好ましい。   The Cu column 2A preferably has a wire diameter (diameter) D2 of 20 to 1000 μm and a length L2 of 20 to 10,000 μm.

はんだ層3Aの厚さは、特に制限されないが、例えば100μm(片側)以下であれば十分である。一般には20〜50μmであれば良い。   The thickness of the solder layer 3A is not particularly limited, but for example, 100 μm (one side) or less is sufficient. Generally, it may be 20-50 μm.

Cu核カラム1Aは、線径(直径)D1が22〜2000μmであり、長さL1が22〜20000μmであることが好ましい。   The Cu core column 1A preferably has a wire diameter (diameter) D1 of 22 to 2000 μm and a length L1 of 22 to 20000 μm.

次に、図1及び図2を参照して、本実施の形態のCu核カラムの実装方法について説明する。図1(a)に示すように、半導体チップ等の第1の基板100の電極101にフラックスFを塗布する。フラックスFを塗布する工程では、電極101の配置に合わせて開口が設けられた図示しないマスクを使用して、電極101が設けられている箇所にフラックスFが塗布されるようにする。   Next, with reference to FIG.1 and FIG.2, the mounting method of the Cu nucleus column of this Embodiment is demonstrated. As shown in FIG. 1A, a flux F is applied to the electrode 101 of the first substrate 100 such as a semiconductor chip. In the step of applying the flux F, the flux F is applied to a portion where the electrode 101 is provided by using a mask (not shown) provided with an opening in accordance with the arrangement of the electrode 101.

フラックスは、例えば、有機酸と、アミンと界面活性剤、ベース剤、ハロゲン、チキソ剤及び溶剤等を適宜含有する公知のものを使用すればよい。   As the flux, for example, a known material appropriately containing an organic acid, an amine, a surfactant, a base agent, a halogen, a thixotropic agent and a solvent may be used.

有機酸は、フラックスにおける活性剤成分として添加される。有機酸としては、グルタル酸、フェニルコハク酸、コハク酸、マロン酸、アジピン酸、アゼライン酸、グリコール酸、ジグリコール酸、チオグリコール酸、チオジグリコール酸、プロピオン酸、リンゴ酸、酒石酸、ダイマー酸、水添ダイマー酸、トリマー酸等が挙げられる。   The organic acid is added as an activator component in the flux. Organic acids include glutaric acid, phenyl succinic acid, succinic acid, malonic acid, adipic acid, azelaic acid, glycolic acid, diglycolic acid, thioglycolic acid, thiodiglycolic acid, propionic acid, malic acid, tartaric acid, dimer acid , Hydrogenated dimer acid, trimer acid and the like.

アミンは、フラックスにおける活性補助成分として添加され、フラックスの濡れ広がりの速さに影響を与える。アミンとしては、例えば、イミダゾール、2−メチルイミダゾール、2−エチル−4−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、ポリエーテルアミン、ポリオキシアルキレンアミン、ポリオキシエチレンアミン、ポリオキシプロピレンアミン、2−エチルアミノエタノール、ジエタノールアミン、トリエタノールアミン、アミノアルコール等が挙げられる。   The amine is added as an active auxiliary component in the flux, and affects the speed of wetting and spreading of the flux. Examples of the amine include imidazole, 2-methylimidazole, 2-ethyl-4-methylimidazole, 1-benzyl-2-phenylimidazole, polyetheramine, polyoxyalkyleneamine, polyoxyethyleneamine, polyoxypropyleneamine, Examples include 2-ethylaminoethanol, diethanolamine, triethanolamine, and amino alcohol.

ベース剤として、ポリエチレングリコール、ポリエチレングリコール−ポリプロピレングリコールコポリマー、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルエステル、ポリオキシエチレン牛脂エステル等が挙げられる。   Examples of the base agent include polyethylene glycol, polyethylene glycol-polypropylene glycol copolymer, polyoxyethylene alkyl ether, polyoxyethylene alkyl ester, polyoxyethylene beef tallow ester and the like.

溶剤は、一般的に知られているグリコールエーテル系の化合物から選択される。溶剤としては、例えば、ヘキシレングリコール、ヘキシルジグリコール、1,3−ブタンジオール、オクタンジオール、アルキレンオキサイド・レゾルシン共重合物、2−エチル−1,3−ヘキサンジオール、2−エチルヘキシルジグリコール、フェニルグリコール、ブチルトリグリコール、ターピネオール等が挙げられる。   The solvent is selected from generally known glycol ether compounds. Examples of the solvent include hexylene glycol, hexyl diglycol, 1,3-butanediol, octanediol, alkylene oxide / resorcin copolymer, 2-ethyl-1,3-hexanediol, 2-ethylhexyl diglycol, phenyl Glycol, butyltriglycol, terpineol, etc. are mentioned.

次に、図1(b)に示すように、フラックスFが塗布された電極101に、Cu核カラム1Aの第1の接合面10Aを載せる。Cu核カラム1Aを基板100に載せる工程では、Cu核カラム1Aが挿入される開口が設けられた図示しないマスクを使用して、電極101が設けられている箇所にCu核カラム1Aが所定の向きで載せられるようにする。   Next, as shown in FIG. 1B, the first bonding surface 10A of the Cu core column 1A is placed on the electrode 101 to which the flux F is applied. In the step of placing the Cu nucleus column 1A on the substrate 100, a mask (not shown) provided with an opening into which the Cu nucleus column 1A is inserted is used to place the Cu nucleus column 1A in a predetermined direction at a position where the electrode 101 is provided. To be put on.

次に、図1(c)に示すように、Cu核カラム1Aが載せられた第1の基板100を、リフロー炉を使用してはんだ層3Aが溶融する所定の温度に加熱し、第1の基板100の電極101とCu核カラム1Aをはんだで接合する。   Next, as shown in FIG. 1C, the first substrate 100 on which the Cu core column 1A is mounted is heated to a predetermined temperature at which the solder layer 3A is melted using a reflow furnace, The electrode 101 of the substrate 100 and the Cu nucleus column 1A are joined with solder.

Cu核カラム1Aをはんだで電極101に接合した後、Cu核カラム1Aと電極101の接合箇所に残ったフラックス残渣を洗浄により除去する。なお、フラックスFが無残渣のものである場合、洗浄は行わない。   After the Cu core column 1A is joined to the electrode 101 with solder, the flux residue remaining at the joint between the Cu core column 1A and the electrode 101 is removed by washing. In addition, when the flux F is a residue-free thing, washing | cleaning is not performed.

次に、図1(d)に示すように、第1の基板100の電極101に接合されたCu核カラム1Aの周囲に樹脂組成物12を充填する。樹脂組成物12は、加熱により硬化する熱硬化性の樹脂と、樹脂の硬化を促進する硬化剤を含む。   Next, as shown in FIG. 1D, the resin composition 12 is filled around the Cu core column 1 </ b> A bonded to the electrode 101 of the first substrate 100. The resin composition 12 includes a thermosetting resin that is cured by heating and a curing agent that accelerates the curing of the resin.

樹脂組成物が常温で液状である場合、毛細管現象を利用してCu核カラム1Aの周囲に樹脂組成物12を充填する。樹脂組成物が常温で固形である場合、加熱により溶解させた後、圧力を加えてCu核カラム1Aの周囲に樹脂組成物12を充填する。いずれの場合も、樹脂組成物12の充填の後、Cu核カラム1Aの周囲に充填された樹脂組成物12を硬化する温度に加熱し、樹脂組成物12を硬化させることで、Cu核カラム1Aの周囲を樹脂組成物12で封止して支持構造物を形成する。   When the resin composition is in a liquid state at normal temperature, the resin composition 12 is filled around the Cu core column 1A using a capillary phenomenon. When the resin composition is solid at room temperature, after being dissolved by heating, pressure is applied to fill the resin composition 12 around the Cu core column 1A. In any case, after the resin composition 12 is filled, the resin composition 12 filled around the Cu core column 1A is heated to a curing temperature to cure the resin composition 12, whereby the Cu core column 1A is cured. Is sealed with a resin composition 12 to form a support structure.

熱硬化性の樹脂は、例えばエポキシ樹脂、シアネート樹脂等が挙げられる。エポキシ樹脂としては、例えばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂等のアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビナフチル型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等が挙げられる。   Examples of the thermosetting resin include an epoxy resin and a cyanate resin. Examples of the epoxy resin include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol E type epoxy resin, bisphenol S type epoxy resin, bisphenol M type epoxy resin, bisphenol P type epoxy resin, bisphenol Z type epoxy resin and the like. Type epoxy resin, phenol novolac type epoxy resin, novolac type epoxy resin such as cresol novolak type epoxy resin, biphenyl type epoxy resin, xylylene type epoxy resin, arylalkylene type epoxy resin such as biphenyl aralkyl type epoxy resin, naphthalene type epoxy resin, Binaphthyl type epoxy resin, anthracene type epoxy resin, phenoxy type epoxy resin, dicyclopentadiene type epoxy resin, norbornene type Carboxymethyl resins, adamantane type epoxy resins and fluorene type epoxy resins and the like.

シアネート樹脂は、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等のビスフェノール型シアネート樹脂、ナフトールアラルキル型の多価ナフトール類と、ハロゲン化シアンとの反応で得られるシアネート樹脂、ジシクロペンタジエン型シアネート樹脂、ビフェニルアルキル型シアネート樹脂等を挙げることができる。   The cyanate resin is a novolak-type cyanate resin, a bisphenol A-type cyanate resin, a bisphenol E-type cyanate resin, a bisphenol-type cyanate resin such as a tetramethylbisphenol F-type cyanate resin, a naphthol-aralkyl-type polyvalent naphthol, and a cyanogen halide. Cyanate resin obtained by reaction, dicyclopentadiene type cyanate resin, biphenyl alkyl type cyanate resin, etc. can be mentioned.

エポキシ樹脂、シアネート樹脂以外に、樹脂組成物12に含まれる樹脂としては、 フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ユリア(尿素)樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ベンゾシクロブテン樹脂等でも良い。   In addition to the epoxy resin and the cyanate resin, the resin contained in the resin composition 12 includes a novolak type phenol resin such as a phenol novolak resin, a cresol novolak resin, a bisphenol A novolak resin, an unmodified resole phenol resin, tung oil, linseed oil, Phenol resin such as resol type phenol resin such as oil modified resol phenol resin modified with walnut oil, resin having triazine ring such as urea (urea) resin, melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, A diallyl phthalate resin, a silicone resin, a resin having a benzoxazine ring, a polyimide resin, a polyamideimide resin, a benzocyclobutene resin, or the like may be used.

樹脂組成物12に含まれる樹脂は、これらの中の1種類を単独で用いても良いし、2種類以上を併用しても良く、1種類または2種類以上と、それらのプレポリマーを併用しても良い。   As the resin contained in the resin composition 12, one of these may be used alone, two or more may be used in combination, and one or two or more thereof may be used in combination with their prepolymer. May be.

硬化剤としては、ジシアンジアミド、有機酸ジヒドラジド、イミダゾール類、アミンアダクト系硬化剤、ビニルエーテルブロックカルボン酸、オニウム塩、ケチミン化合物、マイクロカプセル化イミダゾール、酸無水物、フェノール類などが挙げられる。酸無水物としては、無水フタル酸、無水マレイン酸、無水シトラコン酸、3,3',4,4'-ビフェニルテトラカルボン酸ニ無水物、4-メチルヘキサヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルビシクロ[2.2.1]ヘプタン-2,3-ジカルボン酸無水物、ビシクロ[2.2.1]ヘプタン-2,3-ジカルボン酸無水物、1,2,3,6-テトラヒドロ無水フタル酸、3,4,5,6-テトラヒドロ無水フタル酸、エチレングリコールビスアンヒドロトリメリテート、グリセリンビス アンヒドロトリメリテートモノアセテート、テトラプロペニル無水コハク酸が挙げられる。   Examples of the curing agent include dicyandiamide, organic acid dihydrazide, imidazoles, amine adduct curing agent, vinyl ether block carboxylic acid, onium salt, ketimine compound, microencapsulated imidazole, acid anhydride, and phenols. Acid anhydrides include phthalic anhydride, maleic anhydride, citraconic anhydride, 3,3 ', 4,4'-biphenyltetracarboxylic dianhydride, 4-methylhexahydrophthalic anhydride, hexahydrophthalic anhydride, Methylbicyclo [2.2.1] heptane-2,3-dicarboxylic anhydride, bicyclo [2.2.1] heptane-2,3-dicarboxylic anhydride, 1,2,3,6-tetrahydrophthalic anhydride, 3, 4,5,6-tetrahydrophthalic anhydride, ethylene glycol bisanhydro trimellitate, glycerin bis anhydro trimellitate monoacetate, tetrapropenyl succinic anhydride.

次に、図1(e)に示すように、Cu核カラム1Aの周囲に充填され硬化された樹脂組成物12の表面120を削り、Cu核カラム1Aの第2の接合面11Aを樹脂組成物12から露出させると共に、各Cu核カラム1Aの高さを揃えて第2の接合面11A及び樹脂組成物12の表面120を平滑にする。なお、樹脂組成物12の表面120を削る研磨加工法に関しては、シリコンウエハーのグラインド技術が展開でき、ダイヤモンドホイールを用いたグラインド技術等を本発明に適用できる。本発明に用いられる研磨加工方法は前記に限られたものではない。   Next, as shown in FIG. 1 (e), the surface 120 of the resin composition 12 filled and cured around the Cu core column 1A is shaved, and the second bonding surface 11A of the Cu core column 1A is removed from the resin composition. 12, and the height of each Cu core column 1 </ b> A is made uniform to smooth the second bonding surface 11 </ b> A and the surface 120 of the resin composition 12. In addition, regarding the grinding | polishing processing method which grinds the surface 120 of the resin composition 12, the grinding technique of a silicon wafer can be expand | deployed and the grinding technique etc. which used the diamond wheel can be applied to this invention. The polishing method used in the present invention is not limited to the above.

次に、図2(a)に示すように、回路基板等の第2の基板110の電極111に接合層112を形成する。接合層112は、例えば、Sn100%のはんだ、または、Snを主成分とし、Cu等を含むはんだによるはんだ層を、電極111に周知のめっき法によって形成し、このはんだ層にフラックスを塗布することで形成される。   Next, as illustrated in FIG. 2A, a bonding layer 112 is formed on the electrode 111 of the second substrate 110 such as a circuit board. The bonding layer 112 is formed, for example, by forming a solder layer of 100% Sn or a solder layer containing Sn as a main component and containing Cu or the like on the electrode 111 by a known plating method, and applying a flux to the solder layer. Formed with.

次に、図2(b)に示すように、接合層112が形成された電極111に、上述したように第1の基板100に1次実装されたCu核カラム1Aの第2の接合面11Aを載せて、リフロー炉を使用して接合層112を構成するはんだが溶融する所定の温度に加熱し、第2の基板110の電極111とCu核カラム1Aをはんだで接合する。   Next, as shown in FIG. 2B, the second bonding surface 11A of the Cu nucleus column 1A primarily mounted on the first substrate 100 as described above is formed on the electrode 111 on which the bonding layer 112 is formed. And using a reflow furnace, the solder constituting the bonding layer 112 is heated to a predetermined temperature at which the solder melts, and the electrode 111 of the second substrate 110 and the Cu core column 1A are bonded by solder.

図2(a)、図2(b)に示すように、第1の基板100にCu核カラム1Aをはんだで接合した1次実装の後、Cu核カラム1Aの第2の接合面11Aを第2の基板110に載せてはんだで接合する2次実装を行う工程では、1次実装で接合されたCu核カラム1Aと第1の基板100の電極101との接合箇所も加熱される。なお、2次実装では、Cu核カラム1Aが接合された第1の基板100が、Cu核カラム1Aが下側となる向きとして、第2の基板110の上に載せられる。また、第2の基板110については、プリント回路基板以外にインターポーザー等の既存の基板ならばどのような物でも使用でき、さらに基板以外にも電子部品でもよい。そして2次実装時に電子部品等に積層させる方法でもよい。   As shown in FIGS. 2A and 2B, after the primary mounting in which the Cu nucleus column 1A is joined to the first substrate 100 with solder, the second joining surface 11A of the Cu nucleus column 1A is In the step of performing the secondary mounting in which the substrate 110 is mounted on the second substrate 110 and joined by soldering, the joining portion between the Cu core column 1A joined in the primary mounting and the electrode 101 of the first substrate 100 is also heated. In the secondary mounting, the first substrate 100 to which the Cu nucleus column 1A is bonded is placed on the second substrate 110 with the Cu nucleus column 1A facing downward. In addition to the printed circuit board, the second board 110 may be any existing board such as an interposer, and may be an electronic component other than the board. A method of laminating the electronic component or the like at the time of secondary mounting may be used.

第1の基板100にCu核カラム1Aをはんだで接合する1次実装の後、Cu核カラム1Aの周囲に樹脂組成物12による支持構造物を設けずに2次実装を行うと、Cu核カラム1A上部のはんだが、溶融時にCu核カラム1Aの側面に沿って下側外周部に流れて、Cu核カラム1A上部のはんだ量が減ってしまい、はんだ量が減ったCu核カラム1A上部にて金属間化合物(IMC)が成長してしまう。金属間化合物とはんだは接合できないので、はんだ量が少なくなり、かつ、はんだと接合しない金属間化合物が形成されてしまったCu核カラム1A上部では、2次実装において接合性が低下してしまう。その状態で、2次実装ではんだが溶融する温度まで加熱されることで、Cu核カラム1Aが倒れる可能性があった。さらに、Cu核カラム1A上部のはんだが溶融時に下側外周に流れた場合、はんだは重力でCu核カラム1A下部外周に集まり、Cu核カラム1A下部外周でははんだの供給量が過多になり、狭ピッチの基板においてはCu核カラム1A間がはんだで接続されてしまうブリッジングの原因ともなってしまう。   After the primary mounting in which the Cu core column 1A is joined to the first substrate 100 with solder, when the secondary mounting is performed without providing the support structure of the resin composition 12 around the Cu core column 1A, the Cu core column At the time of melting, the solder on the upper side of 1A flows to the lower outer peripheral portion along the side surface of the Cu core column 1A, and the amount of solder on the upper portion of the Cu core column 1A is reduced. Intermetallic compounds (IMC) grow. Since the intermetallic compound and the solder cannot be joined, the amount of solder is reduced, and on the upper part of the Cu core column 1A where the intermetallic compound that is not joined to the solder is formed, the joining performance is deteriorated in the secondary mounting. In this state, the Cu core column 1 </ b> A may fall down by being heated to a temperature at which the solder is melted in the secondary mounting. Further, when the solder on the upper part of the Cu core column 1A flows to the lower outer periphery when it melts, the solder gathers on the lower outer periphery of the Cu core column 1A by gravity, and the amount of solder supplied becomes excessive on the lower outer periphery of the Cu core column 1A. In the substrate having a pitch, the Cu core columns 1A are also connected to each other by soldering.

これに対し、1次実装の後、Cu核カラム1Aの周囲が樹脂組成物12で封止され、Cu核カラム1Aの周囲に支持構造物が形成されることで、2次実装ではんだが溶融する温度まで加熱されてはんだが溶融しても、樹脂組成物12によってCu核カラム1Aが物理的に動けない状態であり、また、樹脂組成物12によってCu核カラム1Aの周囲が封止されることで、Cu核カラム1A上部のはんだが溶融時に下側外周部に流れることを防止でき、Cu核カラム1Aが倒れたり、はんだがブリッジングすることが抑制される。   On the other hand, after the primary mounting, the periphery of the Cu core column 1A is sealed with the resin composition 12, and a support structure is formed around the Cu core column 1A, so that the solder is melted in the secondary mounting. Even if the solder is melted by heating up to the temperature, the Cu core column 1A cannot be physically moved by the resin composition 12, and the periphery of the Cu core column 1A is sealed by the resin composition 12. Thereby, it can prevent that the solder of Cu upper column 1A upper part flows into a lower outer peripheral part at the time of a fusion | melting, and Cu core column 1A falls and it is suppressed that a solder bridges.

更に本発明については、1次実装後、さらにシリコンウエハー等の樹脂封止された基板をダイシングすることでパッケージの様に取り扱うこともできる。   Furthermore, the present invention can be handled like a package by dicing a resin-sealed substrate such as a silicon wafer after the primary mounting.

なお、上記では第1の基板100の電極101にフラックスFを塗布した場合で説明をしたが、フラックスFの代わりにはんだ粉末とフラックス等を混練したはんだペーストを塗布した場合でも、本発明の実装方法を適用することができる。はんだペーストに用いるはんだ粉末の組成は、はんだ層3Aの組成と同様に特に限定されず、はんだ層3Aに用いたはんだと同じ組成を用いてもよいし、別の組成を用いてもよい。はんだペーストに用いるフラックス等の溶剤についても、ペースト状で使用できるものならば、特に限定されない。   In the above description, the case where the flux F is applied to the electrode 101 of the first substrate 100 has been described. However, the mounting of the present invention can be performed even when a solder paste kneaded with solder powder and flux is applied instead of the flux F. The method can be applied. The composition of the solder powder used for the solder paste is not particularly limited as is the case with the composition of the solder layer 3A, and the same composition as the solder used for the solder layer 3A may be used, or another composition may be used. The solvent such as flux used for the solder paste is not particularly limited as long as it can be used in a paste form.

また、第2の基板110の電極111に形成する接合層112として、はんだ層にフラックスFを塗布した場合で説明をしたが、電極111にはんだペーストを塗布して接合層112を形成した場合でも、上記した2次実装を行うことができる。接合層112を形成するはんだペーストについても、はんだペーストに用いるはんだ粉末の組成は、はんだ層3Aの組成と同様に特に限定されず、はんだ層3Aに用いたはんだと同じ組成を用いてもよいし、別の組成を用いてもよい。はんだペーストに用いるフラックス等の溶剤についても、ペースト状で使用できるものならば、特に限定されない。   Further, although the case where the flux F is applied to the solder layer as the bonding layer 112 formed on the electrode 111 of the second substrate 110 has been described, even when the bonding layer 112 is formed by applying solder paste to the electrode 111. The secondary mounting described above can be performed. Also for the solder paste forming the bonding layer 112, the composition of the solder powder used for the solder paste is not particularly limited as in the case of the solder layer 3A, and the same composition as the solder used for the solder layer 3A may be used. Other compositions may be used. The solvent such as flux used for the solder paste is not particularly limited as long as it can be used in a paste form.

更に、従来より、Cu核カラム1Aが倒れるという課題を解決する本発明以外の方法として、はんだ層3Aに融点の高いはんだを用いて、2次実装時においては、1次実装時に用いたはんだよりも融点の低いはんだペーストを用いてCu核カラム1Aを接合する方法も行われている。前記方法にて実装した場合、2次実装時の加熱温度は1次実装時の加熱温度よりも低い温度で済むので、2次実装時において、はんだ層3Aがほとんど溶融することがなくなり、Cu核カラム1Aが倒れるのを抑制することができる。   Furthermore, conventionally, as a method other than the present invention for solving the problem that the Cu core column 1A falls, a solder having a high melting point is used for the solder layer 3A, and in the secondary mounting, the solder used in the primary mounting is different from the solder used in the primary mounting. In addition, a method of joining the Cu core column 1A using a solder paste having a low melting point is also performed. In the case of mounting by the above method, the heating temperature at the time of secondary mounting can be lower than the heating temperature at the time of primary mounting. It is possible to suppress the column 1A from falling.

本発明において、1次実装の後、Cu核カラム1Aの周囲を樹脂組成物12で封止する上述した実装方法を適用し、Cu核カラム1Aに被覆されたはんだ層3Aよりも融点の低いはんだまたははんだペーストを用いて接合層112を形成して2次実装を行えば、より効果的に本発明の課題を解決することができる。更に、はんだまたははんだペーストに代えて、2次実装で接合層112として導電性接着剤を用いても良い。導電性接着剤は、Cu核カラム1Aに被覆されたはんだ層3Aの融点より低い温度での加熱で硬化するので、より効果的に本発明の課題を解決することができる。   In the present invention, after the primary mounting, a solder having a melting point lower than that of the solder layer 3A coated with the Cu core column 1A is applied by applying the mounting method described above in which the periphery of the Cu core column 1A is sealed with the resin composition 12. Alternatively, when the bonding layer 112 is formed using a solder paste and the secondary mounting is performed, the problem of the present invention can be solved more effectively. Further, instead of solder or solder paste, a conductive adhesive may be used as the bonding layer 112 in the secondary mounting. Since the conductive adhesive is cured by heating at a temperature lower than the melting point of the solder layer 3A coated on the Cu core column 1A, the problem of the present invention can be solved more effectively.

本発明は、はんだで被覆された柱状の金属核カラムを基板に実装する工程に適用される。   The present invention is applied to a process of mounting a columnar metal core column coated with solder on a substrate.

1A・・・Cu核カラム、2A・・・Cuカラム、3A・・・はんだ層、10A・・・第1の接合面、11A・・・第2の接合面、12・・・樹脂組成物、100・・・第1の基板、101・・・電極、110・・・第2の基板、111・・・電極、112・・・接合層   DESCRIPTION OF SYMBOLS 1A ... Cu nucleus column, 2A ... Cu column, 3A ... Solder layer, 10A ... 1st joining surface, 11A ... 2nd joining surface, 12 ... Resin composition, DESCRIPTION OF SYMBOLS 100 ... 1st board | substrate, 101 ... Electrode, 110 ... 2nd board | substrate, 111 ... Electrode, 112 ... Bonding layer

Claims (2)

基板に形成された複数の電極にフラックスまたははんだペーストを塗布する工程と、
前記フラックスまたははんだペーストが塗布された各電極に、金属の核をはんだで被覆した金属核カラムの第1の接合面を載せ、はんだが溶融する温度で加熱して前記金属核カラムを前記電極に接合する工程と、
前記電極に接合された前記金属核カラムの周囲を樹脂組成物で封止する工程と、
前記金属核カラムの周囲を封止した樹脂組成物の表面を削り、前記金属核カラムの第2の接合面を露出させると共に、各前記金属核カラムの高さを揃える工程と
を有することを特徴とする金属核カラムの実装方法。
Applying flux or solder paste to a plurality of electrodes formed on the substrate;
A first joint surface of a metal core column in which a metal core is coated with solder is placed on each electrode coated with the flux or solder paste, and the metal core column is attached to the electrode by heating at a temperature at which the solder melts. Joining, and
Sealing the periphery of the metal core column bonded to the electrode with a resin composition;
Scraping the surface of the resin composition sealing the periphery of the metal nucleus column to expose the second joint surface of the metal nucleus column and aligning the height of each metal nucleus column. The mounting method of the metal core column.
前記金属核カラムの周囲が樹脂組成物で封止され、前記金属核カラムの前記第2の接合面が露出されると共に、各前記金属核カラムの高さが揃えられた前記基板を他の基板に載せ、前記金属核カラムの前記第2の接合面を前記他の基板に接合する工程を有する
ことを特徴とする請求項1に記載の金属核カラムの実装方法。
The substrate in which the periphery of the metal nucleus column is sealed with a resin composition, the second joint surface of the metal nucleus column is exposed, and the height of each of the metal nucleus columns is aligned is another substrate. The method of mounting a metal nucleus column according to claim 1, further comprising a step of bonding the second bonding surface of the metal nucleus column to the other substrate.
JP2017103252A 2017-05-25 2017-05-25 Mounting method of metal nucleus column Active JP6350720B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017103252A JP6350720B2 (en) 2017-05-25 2017-05-25 Mounting method of metal nucleus column
TW107108269A TWI655985B (en) 2017-05-25 2018-03-12 Metal core column assembly method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017103252A JP6350720B2 (en) 2017-05-25 2017-05-25 Mounting method of metal nucleus column

Publications (2)

Publication Number Publication Date
JP2017191945A true JP2017191945A (en) 2017-10-19
JP6350720B2 JP6350720B2 (en) 2018-07-04

Family

ID=60086027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017103252A Active JP6350720B2 (en) 2017-05-25 2017-05-25 Mounting method of metal nucleus column

Country Status (2)

Country Link
JP (1) JP6350720B2 (en)
TW (1) TWI655985B (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237806A (en) * 1996-02-28 1997-09-09 Toshiba Corp Semiconductor device and its manufacture, and packaging structure using the semiconductor device and its manufacture
JPH104121A (en) * 1996-06-13 1998-01-06 Kyocera Corp Manufacture of semiconductor device
WO2009122867A1 (en) * 2008-03-31 2009-10-08 日本電気株式会社 Semiconductor device, composite circuit device, and methods for manufacturing semiconductor device and composite circuit device
WO2016038686A1 (en) * 2014-09-09 2016-03-17 千住金属工業株式会社 Cu COLUMN, Cu NUCLEAR COLUMN, SOLDER JOINT, AND THROUGH-SILICON VIA

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237806A (en) * 1996-02-28 1997-09-09 Toshiba Corp Semiconductor device and its manufacture, and packaging structure using the semiconductor device and its manufacture
JPH104121A (en) * 1996-06-13 1998-01-06 Kyocera Corp Manufacture of semiconductor device
WO2009122867A1 (en) * 2008-03-31 2009-10-08 日本電気株式会社 Semiconductor device, composite circuit device, and methods for manufacturing semiconductor device and composite circuit device
WO2016038686A1 (en) * 2014-09-09 2016-03-17 千住金属工業株式会社 Cu COLUMN, Cu NUCLEAR COLUMN, SOLDER JOINT, AND THROUGH-SILICON VIA

Also Published As

Publication number Publication date
TW201906678A (en) 2019-02-16
TWI655985B (en) 2019-04-11
JP6350720B2 (en) 2018-07-04

Similar Documents

Publication Publication Date Title
JP5557936B2 (en) Semiconductor mounting structure and manufacturing method thereof
JP5965185B2 (en) Circuit connection material and method of manufacturing semiconductor device using the same
KR101975076B1 (en) Mounting structure and method for manufacturing same
JP2003211289A (en) Electrically conductive joining material, method of joining by using the same and electronic device
JP6515350B2 (en) Semiconductor mounted product and manufacturing method thereof
JP2017508622A (en) Rosin-free thermosetting flux formulation
JP2010263014A (en) Semiconductor device
TWI659990B (en) Flux
US20180229333A1 (en) Solder paste and mount structure obtained by using same
JP6888749B1 (en) How to manufacture electronic component equipment
JP2004349487A (en) Conductive ball and method for forming electrode of electronic component, and electronic component and electronic equipment
JP4254216B2 (en) Solder paste and method for assembling semiconductor device using the same
JP2015220396A (en) Method for forming solder bumps and solder paste for solder ball fixing
JP2020163404A (en) Solder paste and mounting structure
JP6350720B2 (en) Mounting method of metal nucleus column
JP2012212922A (en) Formation method of solder bump, solder bump, semiconductor device and manufacturing method therefor
WO2018134860A1 (en) Semiconductor-mounted product
US20220246597A1 (en) Method for manufacturing electronic component device and electronic component device
JP2008198745A (en) Solder bump forming method, solder bump, semiconductor device and manufacturing method of semiconductor device
JP4556631B2 (en) Liquid resin composition, method of manufacturing semiconductor device using the same, and semiconductor device
JP4449495B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2012124427A (en) Manufacturing method of electronic component and manufacturing method of semiconductor device
TWI839521B (en) Method for manufacturing electronic component device and electronic component device
JP2006152312A (en) Sealing material, flux for soldering, solder paste, electronic part device, electronic circuit module and electronic circuit device
Sjoberg et al. Lead-free solder flip chips on FR-4 substrates with different surface finishes, underfills and fluxes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171201

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171201

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R150 Certificate of patent or registration of utility model

Ref document number: 6350720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250