JP2017188607A - Semiconductor device using SiC substrate - Google Patents

Semiconductor device using SiC substrate Download PDF

Info

Publication number
JP2017188607A
JP2017188607A JP2016077603A JP2016077603A JP2017188607A JP 2017188607 A JP2017188607 A JP 2017188607A JP 2016077603 A JP2016077603 A JP 2016077603A JP 2016077603 A JP2016077603 A JP 2016077603A JP 2017188607 A JP2017188607 A JP 2017188607A
Authority
JP
Japan
Prior art keywords
donor
region
type
sic substrate
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016077603A
Other languages
Japanese (ja)
Inventor
金原　啓道
Hiromichi Kanehara
啓道 金原
大西　徹
Toru Onishi
徹 大西
康裕 海老原
Yasuhiro Ebihara
康裕 海老原
侑佑 山下
Yusuke Yamashita
侑佑 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2016077603A priority Critical patent/JP2017188607A/en
Publication of JP2017188607A publication Critical patent/JP2017188607A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

PROBLEM TO BE SOLVED: To solve the following problem: injecting P donor into a SiC substrate lowers a contact resistance; however, a leak current at a pn junction interface increases.SOLUTION: By using a P donor and an N donor in combination, a ratio of number of P donors to total amount of donors contained in unit volume is set to 0.01 to 0.17. Contact resistance lowers, generation of a crystal defect which is a possible cause of a leak current is suppressed, thus lowering a leak current.SELECTED DRAWING: Figure 1

Description

本明細書では、ＳｉＣ（炭化珪素、シリコンカーバイト）基板を利用する半導体装置を開示する。   In this specification, a semiconductor device using a SiC (silicon carbide, silicon carbide) substrate is disclosed.

ＳｉＣ基板の表面に臨む範囲にｎ型領域が形成されており、ＳｉＣ基板の表面に形成されている電極とそのｎ型領域が導通している半導体装置が知られている。例えば、ｎチャネルトランジスタは、ｎ型のソース領域（あるいはエミッタ領域）にソース電極（あるいはエミッタ電極）が導通する。ダイオードであれば、ｎ型のカソード領域にカソード電極が導通する。   There is known a semiconductor device in which an n-type region is formed in a range facing the surface of the SiC substrate, and the electrode formed on the surface of the SiC substrate and the n-type region are electrically connected. For example, in an n-channel transistor, a source electrode (or emitter electrode) is electrically connected to an n-type source region (or emitter region). In the case of a diode, the cathode electrode conducts to the n-type cathode region.

ＳｉＣ基板内に半導体構造を作り込む際に、ｐ型のＳｉＣ結晶をｎ型に変化させる工程が必要となる場合がある。ｐ型のＳｉＣ結晶をｎ型に変化させる際には、イオン注入工程が必要とされる。   When a semiconductor structure is formed in a SiC substrate, a step of changing a p-type SiC crystal to an n-type may be required. When changing the p-type SiC crystal to the n-type, an ion implantation step is required.

ＳｉＣ結晶をｎ型に変化させるために、Ｎ（窒素）をドナーに用い、イオン化したＮをＳｉＣ基板に注入する技術が知られている。この技術では、ｎ型領域と電極間のコンタクト抵抗を実用的なレベルにまで下げることが難しい。   In order to change the SiC crystal to n-type, a technique is known in which N (nitrogen) is used as a donor and ionized N is implanted into a SiC substrate. With this technique, it is difficult to reduce the contact resistance between the n-type region and the electrode to a practical level.

そこで特許文献１が示すように、Ｐ（リン）をドナーに用い、イオン化したＰをＳｉＣ基板に注入する技術が開発された。この技術によると、ｎ型領域と電極間のコンタクト抵抗を実用的なレベルにまで下げることができる。   Therefore, as shown in Patent Document 1, a technique has been developed in which P (phosphorus) is used as a donor and ionized P is implanted into a SiC substrate. According to this technique, the contact resistance between the n-type region and the electrode can be lowered to a practical level.

特開２０１５−１０３６３１号公報Japanese Patent Laying-Open No. 2015-103631 特開２０００−１８８３９９号公報JP 2000-188399 A

ＳｉＣ基板にＰイオンを注入するとコンタクト抵抗を下げることができるが、Ｐイオンを注入してｎ型化した領域とｐ型領域の間に形成されるｐｎ接合界面において、大きなリーク電流が発生してしまうという問題が生じる。本明細書では、ＳｉＣ基板にドナーを注入してコンタクト抵抗を下げ、しかもｐｎ接合界面におけるリーク電流を抑制することができる技術を開示する。   When P ions are implanted into the SiC substrate, the contact resistance can be lowered. However, a large leak current is generated at the pn junction interface formed between the n-type region by implanting P ions and the p-type region. Problem arises. In the present specification, a technique is disclosed in which a donor can be injected into a SiC substrate to reduce the contact resistance and suppress a leakage current at the pn junction interface.

本明細書で開示する技術では、ドナーにＰとＮを併用する。Ｐドナーを利用するために、コンタクト抵抗を下げることができる。Ｎドナーを併用するために、結晶欠陥の発生を抑制してｐｎ接合界面おけるリーク電流を抑制することができる。ＰドナーとＮドナーを併用する技術が特許文献２に開示されている。   In the technique disclosed in this specification, P and N are used in combination as a donor. In order to use P donor, the contact resistance can be lowered. Since the N donor is used in combination, the generation of crystal defects can be suppressed and the leakage current at the pn junction interface can be suppressed. Patent Document 2 discloses a technique in which a P donor and an N donor are used in combination.

ＰドナーとＮドナーを併用する技術では、ＰドナーとＮドナーの比率が重要であり、Ｐドナーが過剰であるとリーク電流を抑制することができず、Ｐドナーが過小であるとコンタクト抵抗を必要なレベルに下げることができない。そこで、ＰドナーとＮドナーがＳｉＣ結晶に与える影響を考察した。その結果、原子の半径が重要な影響を与えることが判明した。   In the technique using P donor and N donor together, the ratio of P donor to N donor is important. When P donor is excessive, the leakage current cannot be suppressed, and when P donor is too small, contact resistance is reduced. It cannot be lowered to the required level. Then, the influence which P donor and N donor give to a SiC crystal was considered. As a result, it was found that the radius of the atom has an important effect.

ＳｉＣ結晶にドナーを注入すると、Ｃ（炭素）サイトがドナーに置換される。置換されるＣの原子半径は０．７７オングストロームであり、Ｎの原子半径は０．７４オングストロームであり、Ｐの原子半径は１．１０オングストロームである。   When a donor is implanted into the SiC crystal, the C (carbon) site is replaced with the donor. The atomic radius of C to be substituted is 0.77 angstroms, the atomic radius of N is 0.74 angstroms, and the atomic radius of P is 1.10 angstroms.

Ｎドナーのみを利用する場合、０．７７オングストロームの原子が０．７４オングストロームの原子に置換される。原子半径の差が０．０３オングストロームであり、この程度であれば、原子が置換されてもＳｉＣ結晶に過大なストレスが作用せず、リーク電流を増大させる結晶欠陥が誘発されない。ただし、Ｎドナーのみではコンタクト抵抗が下がらない。   When only N donors are used, 0.77 angstrom atoms are replaced with 0.74 angstrom atoms. If the difference in atomic radii is 0.03 angstroms, an excessive stress does not act on the SiC crystal even if the atoms are replaced, and crystal defects that increase the leakage current are not induced. However, the contact resistance is not lowered only by the N donor.

ＮドナーとＰドナーを併用すると、Ｎドナーのみを使用する場合と比較して、コンタクト抵抗を下げられる。しかしながら、ＰとＣの原子半径の差は、ＮとＣの原子半径の差よりも大きい。そのため、Ｎドナーのみを使用する場合に比較して、ＮドナーとＰドナーを併用すると、ＳｉＣ結晶に過大なストレスが作用する可能性がある。ここで、ＮドナーとＰドナーが混在するドナーの平均電子半径とＣの原子半径の差を、ＮドナーとＣの原子半径の差（０．０３オングストローム）以下にすることによって、Ｎドナーのみを使用する場合と比較して、コンタクト抵抗を下げつつ、しかも、ＳｉＣ結晶にかかるストレスを大きくてもＮドナーのみを使用する場合と同等にすることができる。Ｎドナーの原子半径がＣの原子半径より小さく、Ｐドナーの原子半径がＣの原子半径より大きいことから、ＮドナーとＰドナーを併用すると、ＮドナーとＰドナーが混在するドナーの平均原子半径とＣの原子半径の差を、Ｎドナーのみを使用する場合の原子半径の差と同等またはそれ以下にすることが可能となる。   When N donor and P donor are used together, the contact resistance can be lowered as compared with the case of using only N donor. However, the difference in atomic radius between P and C is greater than the difference in atomic radius between N and C. Therefore, compared with the case where only the N donor is used, when N donor and P donor are used in combination, excessive stress may act on the SiC crystal. Here, by making the difference between the average electron radius of the donor in which N donor and P donor are mixed and the atomic radius of C less than or equal to the difference between the atomic radius of N donor and C (0.03 angstrom), only N donor is obtained. Compared with the case where it is used, the contact resistance can be lowered, and even if the stress applied to the SiC crystal is large, it can be equivalent to the case where only the N donor is used. Since the atomic radius of N donor is smaller than the atomic radius of C and the atomic radius of P donor is larger than the atomic radius of C, when N donor and P donor are used together, the average atomic radius of the donor in which N donor and P donor are mixed The difference in atomic radius between C and C can be made equal to or less than the difference in atomic radius when only N donors are used.

以下では、単位体積のＳｉＣ結晶に含まれるドナーの総数を１とし、そのうちのｘがＰドナーの原子数であり、１−ｘがＮドナーの原子数であるとする。その場合、ドナーの平均原子半径とＣの原子範囲の差が、Ｎドナーのみを使用する場合の原子半径の差と同等またはそれと以下なる条件は、次式となる。
1.10×ｘ ＋ 0.74×(1−ｘ) − 0.77 ＜ 0.03
上記式は、ｘが約０．１７以下の場合に成立する。
すなわち、単位体積のＳｉＣ結晶に含まれるＰドナーの原子数をその単位体積のＳｉＣ結晶に含まれるドナーの原子総数（Ｐドナーの原子数＋Ｎドナーの原子数）で除した値（以下では単に比率という）が０．１７以下であるという条件でＮドナーとＰドナーを併用すると、リーク電流を増大させる結晶欠陥が誘発されないと計算される。その知見に基づいて検証実験したところ、Ｐドナーの比率が０．１７以下であるという条件でＮドナーとＰドナーを併用すると、リーク電流を増大させる結晶欠陥が誘発されないことが実証された。 In the following, it is assumed that the total number of donors contained in a unit volume of SiC crystal is 1, where x is the number of P donor atoms and 1-x is the number of N donor atoms. In this case, a condition in which the difference between the average atomic radius of the donor and the atomic range of C is equal to or less than the difference in atomic radius when only the N donor is used is as follows.
1.10 × x + 0.74 × (1−x) − 0.77 <0.03
The above equation holds when x is about 0.17 or less.
That is, a value obtained by dividing the number of P donor atoms contained in a unit volume SiC crystal by the total number of donor atoms contained in the unit volume SiC crystal (number of P donor atoms + number of N donor atoms). When N donor and P donor are used together under the condition that is 0.17 or less, it is calculated that crystal defects that increase the leakage current are not induced. As a result of a verification experiment based on the knowledge, it was proved that when a N donor and a P donor are used together under the condition that the ratio of P donor is 0.17 or less, crystal defects that increase leakage current are not induced.

その一方において、Ｐドナーの比率とコンタクト抵抗の関係を調べたところ、Ｐドナーの比率が０．０１以上あれば、Ｎドナーのみを使用する場合と比較して、コンタクト抵抗を低減できることが判明した。上記を総合した結果、Ｐドナーの比率が０．０１〜０．１７であれば、コンタクト抵抗を下げることができ、リーク電流を抑制できることが判明した。   On the other hand, when the relationship between the P donor ratio and the contact resistance was examined, it was found that if the P donor ratio was 0.01 or more, the contact resistance could be reduced compared to the case where only the N donor was used. . As a result of integrating the above, it was found that if the ratio of P donor is 0.01 to 0.17, the contact resistance can be lowered and the leakage current can be suppressed.

本明細書で開示する技術によって実現される半導体装置は、ＳｉＣ基板と、そのＳｉＣ基板の表面に形成されている電極を備えており、ＳｉＣ基板内であって前記電極に接する範囲内にｎ型領域が形成されている。そのｎ型領域では、ＰドナーとＮドナーが混在しており、単位体積に含まれるＰの原子数をその単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７であることを特徴とする。
この半導体装置は、電極とのコンタクト抵抗が低く、リーク電流が抑制されている。 A semiconductor device realized by the technology disclosed in this specification includes a SiC substrate and an electrode formed on the surface of the SiC substrate, and is n-type within a range in contact with the electrode in the SiC substrate. A region is formed. In the n-type region, P donors and N donors are mixed, and the value obtained by dividing the number of P atoms contained in the unit volume by the total number of donor atoms contained in the unit volume is 0.01 to 0.17. It is characterized by being.
In this semiconductor device, the contact resistance with the electrode is low, and the leakage current is suppressed.

ｎ型領域の形成範囲は、電極に接する範囲の一部であってもよいし、電極に接する範囲の外側にまで延びていてもよい。また、ＳｉＣ基板の表面に形成されている電極に、ｎ型領域とｐ型領域の双方が接していることがある。例えば、ＳｉＣ基板の表面に形成されているソース電極が、ｎ型のソース領域とｐ型のボディコンタクト領域の双方に接していることがある。   The formation range of the n-type region may be a part of the range in contact with the electrode, or may extend to the outside of the range in contact with the electrode. Moreover, both the n-type region and the p-type region may be in contact with the electrode formed on the surface of the SiC substrate. For example, the source electrode formed on the surface of the SiC substrate may be in contact with both the n-type source region and the p-type body contact region.

この半導体装置を製造する場合は、ＳｉＣ基板の表面におけるｎ型領域の形成範囲とｐ型領域の形成範囲の双方にアクセプタを注入する工程と、ＳｉＣ基板の表面におけるｎ型領域の形成範囲にＰドナーとＮドナーを注入する工程を備えている製造方法によることができる。ドナー注入工程では、ｎ型領域の単位体積に含まれるＰの原子数をその単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７となる比率でＰドナーとＮドナーを注入する。この製造方法では、アクセプタを注入したｐ型領域の一部にドナーを注入してｎ型に変化させる。   When manufacturing this semiconductor device, the step of injecting the acceptor into both the formation range of the n-type region and the formation range of the p-type region on the surface of the SiC substrate, and the formation range of the n-type region on the surface of the SiC substrate It can be based on the manufacturing method provided with the process of inject | pouring a donor and N donor. In the donor implantation step, the P donor and the N donor are in a ratio of 0.01 to 0.17 when the number of P atoms contained in the unit volume of the n-type region is divided by the total number of donor atoms contained in the unit volume. Inject. In this manufacturing method, a donor is implanted into a part of the p-type region into which the acceptor is implanted to change the n-type.

これに代えて、アクセプタ注入領域とドナー注入領域を区別し、両者が重複しない関係としてもよい。この場合は、ＳｉＣ基板の表面におけるｐ型領域の形成範囲にアクセプタを注入する工程と、ＳｉＣ基板の表面におけるｎ型領域の形成範囲にＰドナーとＮドナーを注入する工程を実施する。ここでも、ｎ型領域の単位体積に含まれるＰの原子数をその単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７となる比率でＰドナーとＮドナーを注入する。   Alternatively, the acceptor implantation region and the donor implantation region may be distinguished from each other so that they do not overlap. In this case, the step of injecting the acceptor into the formation range of the p-type region on the surface of the SiC substrate and the step of injecting the P donor and N donor into the formation range of the n-type region on the surface of the SiC substrate are performed. Here again, P donor and N donor are implanted at a ratio of 0.01 to 0.17, which is obtained by dividing the number of P atoms contained in the unit volume of the n-type region by the total number of donor atoms contained in the unit volume. To do.

ＰドナーとＮドナーの両者を注入する技術は、アクセプタを注入したｐ型領域に実施することもできれば、アクセプタを注入していない領域に実施することもできる。   The technique for injecting both the P donor and the N donor can be carried out in the p-type region into which the acceptor is implanted, or can be carried out in the region into which the acceptor is not implanted.

実施例のＦＥＴの断面図。Sectional drawing of FET of an Example. 比較例のＦＥＴの断面観察図。Sectional observation figure of FET of a comparative example. 実施例のＦＥＴの断面観察図。Sectional observation drawing of FET of an Example. Ｐドナーの比率とＳｉＣ結晶に作用する応力の関係と、Ｐドナーの比率とコンタクト抵抗の関係を示す図。The figure which shows the relationship between the stress which acts on the ratio of P donor and a SiC crystal, and the ratio of P donor and contact resistance. 実施例１の製造方法を示す図。FIG. 3 is a diagram illustrating a manufacturing method according to the first embodiment. 実施例２の製造方法を示す図。FIG. 6 shows a production method of Example 2.

以下に示す実施例の特徴を列記しておく。
（特徴１）縦型のスイッチング素子であり、表面電極と裏面電極を備えており、表面電極は半導体基板の表面の一部にオーミック接触し、裏面電極は半導体基板の裏面にオーミック接触している。
（特徴２）ｎ型のＳｉＣが結晶成長した基板をドレイン領域に利用する。すなわち、すでに結晶成長したＳｉＣ基板を処理してｎ型にしたのではなく、結晶成長の際にｎ型のＳｉＣ結晶が成長した基板を用い、その裏面にドレイン電極を形成する。ドレイン領域とドレイン電極のコンタクト抵抗は実用的レベルよりも低抵抗である。
（特徴３）ＰドナーとＮドナーの合計濃度が１Ｅ１９／ｃｍ３以上であり、電極とのコンタクト抵抗が低い。 The features of the embodiments shown below are listed.
(Characteristic 1) A vertical switching element having a surface electrode and a back electrode, the surface electrode being in ohmic contact with a part of the surface of the semiconductor substrate, and the back electrode being in ohmic contact with the back surface of the semiconductor substrate. .
(Feature 2) A substrate on which n-type SiC crystal is grown is used as a drain region. That is, instead of processing an already grown crystal SiC substrate to make it n-type, a substrate on which an n-type SiC crystal is grown is used for crystal growth, and a drain electrode is formed on the back surface thereof. The contact resistance between the drain region and the drain electrode is lower than a practical level.
(Feature 3) The total concentration of P donor and N donor is 1E19 / cm 3 or more, and the contact resistance with the electrode is low.

（実施例のＦＥＴ）
図１は、本技術をＦＥＴに適用した実施例１の半導体装置の断面構造を示している。参照番号１２は、ＳｉＣ基板を示している。ＳＩＣ基板１２内には、裏面側から表面に向けて、ｎ型のドレイン領域１、ｎ型のドリフト領域２、ｐ型のボディ領域３、ｎ型のソース領域４、ｐ型のボディコンタクト領域５が形成されている。参照番号６はトレンチを示しており、ソース領域４とボディ領域３を貫通してドリフト領域２に達している。参照番号７は、ゲート絶縁膜を示しており、トレンチ６の側面と底面を覆っている。参照番号８はゲート電極を示しており、トレンチ６内に充填されている。 (Example FET)
FIG. 1 shows a cross-sectional structure of a semiconductor device of Example 1 in which the present technology is applied to an FET. Reference numeral 12 indicates a SiC substrate. In the SIC substrate 12, the n-type drain region 1, the n-type drift region 2, the p-type body region 3, the n-type source region 4, and the p-type body contact region 5 from the back side to the front side. Is formed. Reference numeral 6 denotes a trench, which reaches the drift region 2 through the source region 4 and the body region 3. Reference numeral 7 denotes a gate insulating film, which covers the side and bottom surfaces of the trench 6. Reference numeral 8 denotes a gate electrode, which is filled in the trench 6.

参照番号１０は、ＳｉＣ基板１２の表面１２ａに形成されている表面電極であり、ソース領域４とボディコンタクト領域５に接している。表面電極１０はソース電極として機能する。表面電極１０は、絶縁膜９によってゲート電極８から絶縁されている。参照番号１１は、ＳｉＣ基板１２の裏面に形成されている裏面電極であり、ドレイン領域１に接している。裏面電極１１はドレイン電極として機能する。   Reference numeral 10 is a surface electrode formed on the surface 12 a of the SiC substrate 12, and is in contact with the source region 4 and the body contact region 5. The surface electrode 10 functions as a source electrode. The surface electrode 10 is insulated from the gate electrode 8 by the insulating film 9. Reference numeral 11 is a back surface electrode formed on the back surface of the SiC substrate 12 and is in contact with the drain region 1. The back electrode 11 functions as a drain electrode.

トレンチ６は紙面に垂直方向に長く延びており、所定の間隔で左右方向に繰り返して形成されている。ソース領域４はトレンチ６の側面に対向する位置に形成されており、ボディコンタクト領域５は、一対のソース領域４，４の間で、ＳｉＣ基板１２の表面に露出している。   The trench 6 extends long in the direction perpendicular to the paper surface, and is repeatedly formed in the left-right direction at a predetermined interval. Source region 4 is formed at a position facing the side surface of trench 6, and body contact region 5 is exposed on the surface of SiC substrate 12 between a pair of source regions 4, 4.

ＳｉＣ基板の製造時にｎ型のＳｉＣ結晶を成長させる技術が開発されており、その技術によると、ｎ型領域と電極間のコンタクト抵抗を下げることができる。ドレイン領域１はｎ型のＳｉＣ結晶を成長させたＳｉＣ基板で構成されており、ドレイン領域１と裏面電極１１のコンタクト抵抗は低い。   A technique for growing an n-type SiC crystal at the time of manufacturing a SiC substrate has been developed. According to this technique, the contact resistance between the n-type region and the electrode can be lowered. The drain region 1 is composed of a SiC substrate on which an n-type SiC crystal is grown, and the contact resistance between the drain region 1 and the back electrode 11 is low.

ドリフト領域２は、ドレイン領域１に利用するｎ型のＳｉＣ基板の表面にｎ型のＳｉＣ結晶をエピタキシャル成長させた層で構成されている。ドリフト領域２のｎ型ドナー濃度はドレイン領域１のｎ型ドナー濃度よりも低い。   Drift region 2 is formed of a layer obtained by epitaxially growing an n-type SiC crystal on the surface of an n-type SiC substrate used for drain region 1. The n-type donor concentration in the drift region 2 is lower than the n-type donor concentration in the drain region 1.

ボディ領域３よりも表面１２ａ側は、ドリフト領域２の表面にｐ型のＳｉＣ結晶をエピタキシャル成長させた層から形成されている。ボディ領域３のアクセプタ濃度は、ゲート電極８にオン電圧を印加することによってゲート絶縁膜７を介してゲート電極８に対向する範囲のボディ領域３がｎ型に反転する濃度に調整されている。
上記に代えて、ドリフト領域２を形成する際に、ＳｉＣ基板１２の表面１２ａに達するｎ型の層を形成し、その表面からイオン注入してボディ領域３を形成してもよい。 The surface 12 a side of the body region 3 is formed from a layer obtained by epitaxially growing a p-type SiC crystal on the surface of the drift region 2. The acceptor concentration of the body region 3 is adjusted to a concentration at which the body region 3 in a range facing the gate electrode 8 through the gate insulating film 7 is inverted to n-type by applying an on voltage to the gate electrode 8.
Instead of the above, when forming drift region 2, n-type layer reaching surface 12a of SiC substrate 12 may be formed, and body region 3 may be formed by ion implantation from the surface.

ソース領域４とボディコンタクト領域５は、ＳｉＣ基板１２の表面１２ａからイオン注入して形成されている。その製造方法は後記する。
ソース領域４は、ＳｉＣ基板１２の表面１２ａから、ＰイオンとＮイオンの両者を注入してｎ型化した領域である。ＰイオンとＮイオンの両者を合計した濃度は、１Ｅ１９／ｃｍ３以上である。 Source region 4 and body contact region 5 are formed by ion implantation from surface 12 a of SiC substrate 12. The manufacturing method will be described later.
Source region 4 is a region that is made n-type by implanting both P ions and N ions from surface 12 a of SiC substrate 12. The total concentration of both P ions and N ions is 1E19 / cm 3 or more.

ドナーにＮイオンのみを用いると、その濃度を１Ｅ１９／ｃｍ３以上にしても、ソース領域４と表面電極１０のコンタクト抵抗が実用的なレベルまで下がらない。
ドナーにＰイオンのみを用い、その濃度を１Ｅ１９／ｃｍ３以上にすると、ソース領域４と表面電極１０のコンタクト抵抗は実用的なレベルまで下がるものの、ｎ型のソース領域４とｐ型のボディ領域３の間のｐｎ接合界面をリークする電流が増大してしまう。
本実施例では、単位体積のＳｉＣ結晶に含まれるＰドナーの原子数をその単位体積のＳｉＣ結晶に含まれるドナーの原子総数（＝Ｐドナーの原子数＋Ｎドナーの原子数）で除した値（比率）が０．０１〜０．１７（１〜１７％）の範囲内に調整されている。これによって、ソース領域４と表面電極１０のコンタクト抵抗が実用的なレベルまで低下し、ｎ型のソース領域４とｐ型のボディ領域３の間のｐｎ接合界面をリークする電流を十分に低下させることに成功している。 If only N ions are used as the donor, the contact resistance between the source region 4 and the surface electrode 10 does not decrease to a practical level even if the concentration is 1E19 / cm 3 or more.
When only P ions are used as the donor and the concentration is 1E19 / cm 3 or more, the contact resistance between the source region 4 and the surface electrode 10 is lowered to a practical level, but the n-type source region 4 and the p-type body region The current leaking through the pn junction interface between 3 increases.
In this example, the value obtained by dividing the number of P donor atoms contained in a unit volume SiC crystal by the total number of donor atoms contained in the unit volume SiC crystal (= number of P donor atoms + number of N donor atoms) ( Ratio) is adjusted within a range of 0.01 to 0.17 (1 to 17%). As a result, the contact resistance between the source region 4 and the surface electrode 10 is lowered to a practical level, and the current leaking at the pn junction interface between the n-type source region 4 and the p-type body region 3 is sufficiently reduced. Has been successful.

図４の（ａ）は、ＰイオンとＮイオンの両者を合計した濃度が１Ｅ１９／ｃｍ３であるという条件下でＰイオンの比率を変化させた場合に、ＳｉＣ結晶に作用する応力の関係を示している。Ｐイオンの比率が０％の場合（すなわちＮイオンのみを用いる場合）は、大きな原子が小さな原子に置換されるので、結晶内に引張応力が作用する。Ｐイオンの比率が１００％の場合（すなわちＰイオンのみを用いる場合）は、小さな原子が大きな原子に置換されるので、結晶内に圧縮応力が作用する。Ｐイオンの比率を０％から増加させていくと、結晶内の応力は、引張応力が作用する状態から応力が作用しない状態を経て圧縮応力が作用する状態となる。Ｐイオンの比率が０％の場合の応力レベルでは、ｐｎ接合界面のリーク電流の原因となる結晶欠陥がそれほどに発展しないことがわかっている。本実施例では、それと同じレベルの応力レベル（引張と圧縮の相違はあるものの）に留まる比率を用いる。計算と実証によって、Ｐイオンの比率が１７％以下であれば、ｐｎ接合界面のリーク電流の原因となる結晶欠陥はそれほどに発展しないことが確認された。 FIG. 4A shows the relationship between stresses acting on the SiC crystal when the ratio of P ions is changed under the condition that the total concentration of both P ions and N ions is 1E19 / cm 3. Show. When the proportion of P ions is 0% (that is, when only N ions are used), a large atom is replaced with a small atom, so that tensile stress acts in the crystal. When the ratio of P ions is 100% (that is, when only P ions are used), a small atom is replaced by a large atom, so that compressive stress acts in the crystal. When the proportion of P ions is increased from 0%, the stress in the crystal changes from a state where tensile stress is applied to a state where compressive stress is applied through a state where no stress is applied. It has been found that at the stress level when the proportion of P ions is 0%, the crystal defects that cause the leakage current at the pn junction interface do not develop so much. In this embodiment, a ratio that remains at the same level of stress level (although there is a difference between tension and compression) is used. Calculations and demonstrations confirmed that if the proportion of P ions is 17% or less, crystal defects that cause leakage current at the pn junction interface do not develop so much.

図２は、Ｐイオンのみを注入してソース領域４を形成した場合に得られる半導体装置の断面を観察した結果を示している。ソース領域４からボディ領域３に達する結晶欠陥１３が多く観察され、リーク電流の原因となることがわかる。
図３は、Ｐイオンの比率が１７％以下の条件でソース領域４を形成した場合に得られる半導体装置の断面を観察した結果を示している。ソース領域４からボディ領域３に達する結晶欠陥１３が消失することがわかる。 FIG. 2 shows a result of observing a cross section of the semiconductor device obtained when the source region 4 is formed by implanting only P ions. Many crystal defects 13 reaching the body region 3 from the source region 4 are observed, and it can be seen that this causes a leakage current.
FIG. 3 shows a result of observing a cross section of the semiconductor device obtained when the source region 4 is formed under the condition that the ratio of P ions is 17% or less. It can be seen that the crystal defects 13 reaching the body region 3 from the source region 4 disappear.

図４の（ｃ）は、ＰイオンとＮイオンの両者を合計した濃度が１Ｅ１９／ｃｍ３であるという条件下でＰイオンの比率を変化させた場合の、ソース領域４と表面電極１０のコンタクト抵抗の大きさを示している。Ｐイオンの比率が１％以上であれば、Ｎドナーのみを使用する場合に比して、ソース領域４と表面電極１０のコンタクト抵抗が低下する。
以上のことから、本実施例では、図４（ｂ）に示す様に、Ｐドナーの比率を０．０１〜０．１７（１〜１７％）としている。 FIG. 4C shows the contact between the source region 4 and the surface electrode 10 when the ratio of P ions is changed under the condition that the total concentration of both P ions and N ions is 1E19 / cm 3. The magnitude of resistance is shown. If the ratio of P ions is 1% or more, the contact resistance between the source region 4 and the surface electrode 10 is lower than when only the N donor is used.
From the above, in this embodiment, as shown in FIG. 4B, the ratio of P donor is set to 0.01 to 0.17 (1 to 17%).

本実施例では、４Ｈ―ＳｉＣを用いる。ただし本技術の有用性は４Ｈ―ＳｉＣに限られず、６Ｈ―ＳｉＣや３Ｃ―ＳｉＣにも用いることができる。   In this embodiment, 4H—SiC is used. However, the usefulness of the present technology is not limited to 4H—SiC but can also be used for 6H—SiC and 3C—SiC.

（実施例１の製造方法）
図５は、実施例１の製造方法を示している。（１）に示すように、ｎ型のＳｉＣ基板（ドレイン領域１とする）の表面に、ｎ型のドリフト領域２とｐ型のボディ領域３を形成する。この段階では、ボディ領域３の表面３ａが、その後にソース領域４とボディコンタクト領域５とする高さまで延びている。前記したように、ボディ領域３は、ドリフト領域２上にエピタキシャル成長した層であってもよいし、アクセプタを注入して形成した層であってもよい。 (Manufacturing method of Example 1)
FIG. 5 shows the manufacturing method of the first embodiment. As shown in (1), an n-type drift region 2 and a p-type body region 3 are formed on the surface of an n-type SiC substrate (referred to as drain region 1). At this stage, the surface 3 a of the body region 3 extends to a height at which the source region 4 and the body contact region 5 are formed thereafter. As described above, the body region 3 may be a layer epitaxially grown on the drift region 2 or a layer formed by implanting an acceptor.

図５の（２）はソース領域４の形成工程を示している。ソース領域４に対応する開口を持つマスク１４越しに、ＰイオンとＮイオンを注入してｎ型のソース領域４とする。この際には、Ｐドナーの比率を前記した比率とする。
図５の（３）はボディコンタクト領域５の形成工程を示している。ボディコンタクト領域５に対応する開口を持つマスク１５越しに、アクセプタを注入してｐ型のボディコンタクト領域５とする。アクセプタには、Ａｌ（アルミ）またはＢ（ボロン）等を用いることができる。（３）の工程では、ｐ型のボディ領域３のなかでＳｉＣ基板１２の表面１２ａに露出する範囲のｐ型アクセプタ濃度を高めることによって、ボディコンタクト領域５と表面電極１０がオーミック接触するようにする。 FIG. 5B shows a process for forming the source region 4. P ions and N ions are implanted through a mask 14 having an opening corresponding to the source region 4 to form an n-type source region 4. At this time, the ratio of P donor is set as described above.
FIG. 5 (3) shows a process for forming the body contact region 5. An acceptor is implanted through a mask 15 having an opening corresponding to the body contact region 5 to form a p-type body contact region 5. As the acceptor, Al (aluminum), B (boron), or the like can be used. In the step (3), the body contact region 5 and the surface electrode 10 are brought into ohmic contact by increasing the p-type acceptor concentration in the range exposed on the surface 12a of the SiC substrate 12 in the p-type body region 3. To do.

図５の（４）は、トレンチ６に対応する開口を持つマスク１６越しにエッチングしてトレンチ６を形成する工程を示す。その後に、トレンチ６の側面と底面にゲート絶縁膜７を形成し、その内側にゲート電極８を充填し、絶縁膜９を形成し、表面電極１０と裏面電極１１を形成する。それによって、図５の（５）に示す半導体装置が得られる。   FIG. 5 (4) shows a process of forming the trench 6 by etching through the mask 16 having an opening corresponding to the trench 6. Thereafter, the gate insulating film 7 is formed on the side and bottom surfaces of the trench 6, the gate electrode 8 is filled inside the trench 6, the insulating film 9 is formed, and the front electrode 10 and the back electrode 11 are formed. Thereby, the semiconductor device shown in (5) of FIG. 5 is obtained.

（実施例２の製造方法）
実施例１の製造方法では、ｐ型ボディ領域３の一部にＰイオンとＮイオンの両者を注入してｎ型のソース領域４とする。ｐ型のボディ領域３を形成するためにイオン注入工程を実施する場合は、同じ領域にアクセプタ注入工程とドナー注入工程を実施する。この場合繰り返してイオン注入工程を実施することによってソース領域４に無視できない結晶欠陥が発生する恐れがある。実施例２の製造方法はこの問題に対処している。 (Production method of Example 2)
In the manufacturing method of Example 1, both P ions and N ions are implanted into a part of the p-type body region 3 to form the n-type source region 4. When an ion implantation process is performed to form the p-type body region 3, an acceptor implantation process and a donor implantation process are performed in the same region. In this case, repeated ion implantation processes may cause crystal defects that cannot be ignored in the source region 4. The manufacturing method of Example 2 addresses this problem.

図６（１）に示す様に、この方法では、ドリフト領域２を形成する際に、表面１２ａに至るｎ型のＳｉＣ結晶を成長させる。その状態で、ソース領域４を被覆するマスク１７越しにアクセプタを注入し、ボディ領域の一部３ａを形成する。ソース領域４を形成する範囲にはアクセプタを注入しない。図６（２）では、ソース領域４に対応する開口を持つマスク１８越しにアクセプタを注入し、ボディ領域の残部３ｂを形成する。この工程では、アクセプタが表面近傍を貫通してそれよりも深部に注入される条件で注入する。（１）と（２）で実施するアクセプタ注入工程によって、領域３ａと領域３ｂはほぼ同じ濃度となり、連続したボディ領域３となる。（３）ではソース領域４に対応する開口を持つマスク１８越しにＰイオンとＮイオンの両者を注入してｎ型のソース領域４を形成する。この際には、Ｐドナーの比率を前記した比率とする。（４）ではボディコンタクト領域５に対応する開口を持つマスク１９越しにアクセプタを注入してボディコンタクト領域５とする。図６の（４）の状態で、図５の（３）の半導体構造が得られる。それ以後は実施例１の製造方法と同じ方法によって、図１に示した半導体装置を製造することができる。図５（５）における参照番号２０は、トレンチ形成用のマスクを示している。
実施例２の製造方法によると、ソース領域４に対しては（１）のアクセプタ注入工程を実施しない。（２）のアクセプタ注入工程では、アクセプタがソース領域４を通過するが、通過するだけであって、ソース領域４にアクセプタが留まらない。通過する場合に生じる損傷は、アクセプタが留まる場合に生じる損傷よりも軽度である。実施例２の製造方法によると、ソース領域４の結晶構造がアクセプタの注入によって損傷する程度を軽微に抑えることができる。 As shown in FIG. 6A, in this method, when the drift region 2 is formed, an n-type SiC crystal reaching the surface 12a is grown. In this state, an acceptor is injected through the mask 17 covering the source region 4 to form a part 3a of the body region. No acceptor is implanted into the area where the source region 4 is formed. In FIG. 6B, an acceptor is implanted through a mask 18 having an opening corresponding to the source region 4 to form the remaining part 3b of the body region. In this step, the acceptor is implanted under the condition that it penetrates the vicinity of the surface and is implanted deeper than that. By the acceptor injection process performed in (1) and (2), the region 3a and the region 3b have substantially the same concentration and become a continuous body region 3. In (3), both P ions and N ions are implanted through a mask 18 having an opening corresponding to the source region 4 to form an n-type source region 4. At this time, the ratio of P donor is set as described above. In (4), an acceptor is implanted through a mask 19 having an opening corresponding to the body contact region 5 to form the body contact region 5. In the state of (4) of FIG. 6, the semiconductor structure of (3) of FIG. 5 is obtained. Thereafter, the semiconductor device shown in FIG. 1 can be manufactured by the same method as that of the first embodiment. Reference numeral 20 in FIG. 5 (5) indicates a trench forming mask.
According to the manufacturing method of the second embodiment, the acceptor implantation step (1) is not performed on the source region 4. In the acceptor injection step (2), the acceptor passes through the source region 4, but only passes through, and the acceptor does not stay in the source region 4. The damage that occurs when passing is less severe than the damage that occurs when the acceptor stays. According to the manufacturing method of the second embodiment, the extent to which the crystal structure of the source region 4 is damaged by acceptor implantation can be suppressed to a slight level.

上記実施例では、ソース電極に接するｎ型のソース領域に本技術を適用しているが、本技術の有用性はそれに限られない。ｎ型のドレイン領域、ｎ型のエミッタ領域、ｎ型のコレクタ領域、ｎ型のカソード領域など、電極に接するｎ型領域に広く適用することができる。   In the above embodiment, the present technology is applied to the n-type source region in contact with the source electrode, but the usefulness of the present technology is not limited thereto. The present invention can be widely applied to n-type regions in contact with electrodes, such as an n-type drain region, an n-type emitter region, an n-type collector region, and an n-type cathode region.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１：ドレイン領域（ｎ型のＳｉＣ基板を利用する）
２：ドリフト領域
３：ボディ領域
４：ソース領域
５：ボディコンタクト領域
６：トレンチ
７：ゲート絶縁膜
８：ゲート電極
９：絶縁膜
１０：表面電極
１１：裏面電極
１２：ＳｉＣ基板
１３：結晶欠陥
１４〜２０：マスク 1: Drain region (using an n-type SiC substrate)
2: Drift region 3: Body region 4: Source region 5: Body contact region 6: Trench 7: Gate insulating film 8: Gate electrode 9: Insulating film 10: Front electrode 11: Back electrode 12: SiC substrate 13: Crystal defect 14 ~ 20: Mask

Claims (3)

ＳｉＣ基板と、そのＳｉＣ基板の表面に形成されている電極を備えており、
前記ＳｉＣ基板の前記電極に接する範囲内にｎ型領域が形成されており、
そのｎ型領域では、ＰドナーとＮドナーが混在しており、単位体積に含まれるＰの原子数を前記単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７であることを特徴とする半導体装置。 A SiC substrate and an electrode formed on the surface of the SiC substrate;
An n-type region is formed in a range in contact with the electrode of the SiC substrate,
In the n-type region, P donors and N donors are mixed, and the value obtained by dividing the number of P atoms contained in the unit volume by the total number of donor atoms contained in the unit volume is 0.01 to 0.17. There is a semiconductor device. ＳｉＣ基板の表面に臨む範囲にｎ型領域とｐ型領域が形成されており、前記ＳｉＣ基板の前記表面に形成されている電極が前記ｎ型領域に導通している半導体装置の製造方法であり、
前記ＳｉＣ基板の前記表面における前記ｎ型領域の形成範囲と前記ｐ型領域の形成範囲の双方にアクセプタを注入する工程と、
前記ｎ型領域の単位体積に含まれるＰの原子数を前記単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７となる比率で、前記ＳｉＣ基板の前記表面における前記ｎ型領域の形成範囲にＰドナーとＮドナーを注入する工程を備えている、半導体装置の製造方法。 A method of manufacturing a semiconductor device, wherein an n-type region and a p-type region are formed in a range facing a surface of a SiC substrate, and an electrode formed on the surface of the SiC substrate is electrically connected to the n-type region. ,
Injecting an acceptor into both the formation range of the n-type region and the formation range of the p-type region on the surface of the SiC substrate;
The ratio of the number of P atoms contained in the unit volume of the n-type region divided by the total number of donor atoms contained in the unit volume is 0.01 to 0.17, and the surface of the SiC substrate is A method for manufacturing a semiconductor device, comprising a step of injecting a P donor and an N donor into an n-type region formation range. ＳｉＣ基板の表面に臨む範囲にｎ型領域とｐ型領域が形成されており、前記ＳｉＣ基板の前記表面に形成されている電極が前記ｎ型領域に導通している半導体装置の製造方法であり、
前記ＳｉＣ基板の前記表面における前記ｐ型領域の形成範囲にアクセプタを注入する工程と、
前記ｎ型領域の単位体積に含まれるＰの原子数を前記単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７となる比率で、前記ＳｉＣ基板の前記表面における前記ｎ型領域の形成範囲にＰドナーとＮドナーを注入する工程を備えている、半導体装置の製造方法。 A method of manufacturing a semiconductor device, wherein an n-type region and a p-type region are formed in a range facing a surface of a SiC substrate, and an electrode formed on the surface of the SiC substrate is electrically connected to the n-type region. ,
Injecting an acceptor into a formation range of the p-type region on the surface of the SiC substrate;
The ratio of the number of P atoms contained in the unit volume of the n-type region divided by the total number of donor atoms contained in the unit volume is 0.01 to 0.17, and the surface of the SiC substrate is A method for manufacturing a semiconductor device, comprising a step of injecting a P donor and an N donor into an n-type region formation range.
JP2016077603A 2016-04-07 2016-04-07 Semiconductor device using SiC substrate Pending JP2017188607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016077603A JP2017188607A (en) 2016-04-07 2016-04-07 Semiconductor device using SiC substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016077603A JP2017188607A (en) 2016-04-07 2016-04-07 Semiconductor device using SiC substrate

Publications (1)

Publication Number Publication Date
JP2017188607A true JP2017188607A (en) 2017-10-12

Family

ID=60045016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016077603A Pending JP2017188607A (en) 2016-04-07 2016-04-07 Semiconductor device using SiC substrate

Country Status (1)

Country Link
JP (1) JP2017188607A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096080A (en) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 Method of manufacturing semiconductor device
JP2020129622A (en) * 2019-02-08 2020-08-27 富士電機株式会社 Method for manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173584A (en) * 2004-11-16 2006-06-29 Toshiba Corp Semiconductor device
JP2009231545A (en) * 2008-03-24 2009-10-08 Fuji Electric Device Technology Co Ltd Silicon carbide mos semiconductor device
JP2012064658A (en) * 2010-09-14 2012-03-29 Denso Corp Silicon carbide semiconductor device and manufacturing method thereof
WO2014207856A1 (en) * 2013-06-26 2014-12-31 株式会社日立製作所 Silicon carbide semiconductor device and method for manufacturing same
JP2015015486A (en) * 2008-03-03 2015-01-22 富士電機株式会社 Method for manufacturing trench gate type semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173584A (en) * 2004-11-16 2006-06-29 Toshiba Corp Semiconductor device
JP2015015486A (en) * 2008-03-03 2015-01-22 富士電機株式会社 Method for manufacturing trench gate type semiconductor device
JP2009231545A (en) * 2008-03-24 2009-10-08 Fuji Electric Device Technology Co Ltd Silicon carbide mos semiconductor device
JP2012064658A (en) * 2010-09-14 2012-03-29 Denso Corp Silicon carbide semiconductor device and manufacturing method thereof
WO2014207856A1 (en) * 2013-06-26 2014-12-31 株式会社日立製作所 Silicon carbide semiconductor device and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096080A (en) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 Method of manufacturing semiconductor device
JP2020129622A (en) * 2019-02-08 2020-08-27 富士電機株式会社 Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US11233124B2 (en) Silicon carbide semiconductor device and manufacturing method for silicon carbide semiconductor device
JP5893172B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP5819064B2 (en) Semiconductor device
US7968919B2 (en) Integrated circuit including a charge compensation component
JP2017139499A (en) Method for manufacturing silicon carbide semiconductor device
JP6214680B2 (en) Silicon carbide semiconductor device
KR20080044127A (en) High voltage semiconductor device and method of fabricating the same
JP6266975B2 (en) Insulated gate semiconductor device manufacturing method and insulated gate semiconductor device
WO2013161116A1 (en) Semiconductor device and method for manufacturing same
JPWO2014103256A1 (en) Silicon carbide semiconductor device and manufacturing method thereof
US8343841B2 (en) Method for fabricating a semiconductor device
CN107768428A (en) lateral double-diffused metal oxide semiconductor (L DMOS) device and manufacturing method thereof
JP2018022854A (en) Semiconductor device and semiconductor device manufacturing method
JP2014236120A (en) Semiconductor device and manufacturing method therefor
WO2018117061A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2021114496A (en) Vertical nitride semiconductor transistor device
Kosugi et al. Development of SiC super-junction (SJ) devices by multi-epitaxial growth
US9660046B2 (en) Method of manufacturing semiconductor device
JP4889645B2 (en) Manufacturing method of semiconductor device
US8164100B2 (en) Semiconductor device and method of manufacturing thereof
JP2017188607A (en) Semiconductor device using SiC substrate
JP2018046197A (en) Switching device and manufacturing method thereof
JP2020064910A (en) Switching element
JPWO2019186785A1 (en) Silicon carbide semiconductor device and its manufacturing method
KR102094769B1 (en) Power Semiconductor with P Shield Structure Implemented by Multiple Epi-Growth Method and Fabrication Method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190327

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200721