JP2017183715A - Double-sided wiring board having through electrode and method of producing the same - Google Patents

Double-sided wiring board having through electrode and method of producing the same Download PDF

Info

Publication number
JP2017183715A
JP2017183715A JP2017050339A JP2017050339A JP2017183715A JP 2017183715 A JP2017183715 A JP 2017183715A JP 2017050339 A JP2017050339 A JP 2017050339A JP 2017050339 A JP2017050339 A JP 2017050339A JP 2017183715 A JP2017183715 A JP 2017183715A
Authority
JP
Japan
Prior art keywords
layer
conductor
bonding layer
paste
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017050339A
Other languages
Japanese (ja)
Other versions
JP6774898B2 (en
Inventor
耀広 林
Teruhiro Hayashi
耀広 林
修 豆崎
Osamu Mamezaki
修 豆崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuboshi Belting Ltd
Original Assignee
Mitsuboshi Belting Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuboshi Belting Ltd filed Critical Mitsuboshi Belting Ltd
Publication of JP2017183715A publication Critical patent/JP2017183715A/en
Application granted granted Critical
Publication of JP6774898B2 publication Critical patent/JP6774898B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a double-sided wiring board in which a high performance conductor pattern is formed with a high adhesion force to a via filling substrate.SOLUTION: A double-sided wiring board is prepared by combining: an insulating substrate having a pore; a conductive via existing in the pore and including a conductor; a junction layer laminated to a region of at least a part of surfaces of the insulating substrate and the conductive via and including an active metal layer; and a surface conductor layer laminated on the junction layer, including a conductor, and having a porous structure. The active metal layer may include at least one active metal selected from the group consisting of Ti, Zr, Hf, Nb, Ta, Cr, Mn, and Al, or an alloy including the active metal. The junction layer further may include a non-transmission layer. The non-transmission layer may include at least one barrier metal selected from the group consisting of Mo, W, Ni, Pd, and Pt, or an alloy including the barrier metal.SELECTED DRAWING: None

Description

本発明は、各種の電子機器に使用される耐熱性基板及びその製造方法に関し、詳しくは、高放熱、大電流、高密度実装などの高性能用途に用いるための貫通電極を有する両面配線基板(表裏導通基板又はビア充填基板)及びその製造方法に関する。   The present invention relates to a heat-resistant substrate used in various electronic devices and a method for manufacturing the same, and more particularly, to a double-sided wiring substrate having a through electrode for use in high-performance applications such as high heat dissipation, large current, and high-density mounting ( And a manufacturing method thereof.

従来から、電子基板は、機能部品の配置や配線回路の形成に使用されている。近年、電子機器又は部品の小型化、高機能化及び集積化のために、絶縁性基板に貫通孔(ビア)を形成し、貫通孔内に導電材料を設けて基板両面を電気的に導通させる用途が増加している。基板両面を電気的に導通する方法として、特開平5−308182号公報(特許文献1)には、絶縁性基板の貫通孔の内壁部に金属層としてAuメッキ層を形成する方法が開示されており、特開2006−203112号公報(特許文献2)には、絶縁性基板の所定位置に形成された略鼓状の透孔をメッキ金属で完全に充填する方法が開示されている。   Conventionally, electronic boards have been used for the placement of functional components and the formation of wiring circuits. In recent years, through holes (vias) are formed in an insulating substrate and a conductive material is provided in the through holes to electrically connect both surfaces of the substrate in order to reduce the size, functionality, and integration of electronic devices or components. Applications are increasing. As a method for electrically conducting both surfaces of a substrate, Japanese Patent Laid-Open No. 5-308182 (Patent Document 1) discloses a method of forming an Au plating layer as a metal layer on the inner wall portion of a through hole of an insulating substrate. Japanese Patent Laid-Open No. 2006-203112 (Patent Document 2) discloses a method of completely filling a substantially drum-shaped through hole formed at a predetermined position of an insulating substrate with a plated metal.

しかし、これらの方法では、基板自体の製造工程として、環境負荷の大きいメッキ工程が必要であるため、工程が複雑であり、経済性も低い。   However, these methods require a plating process with a large environmental load as a manufacturing process of the substrate itself, so that the process is complicated and economical.

また、貫通孔に金属粉及び硬化性樹脂で構成される導体ペースト(導電性ペースト)を充填し、硬化して充填ビアを得る方法も知られている。しかし、この充填ビアも、導電材料に樹脂が含有しているため、導電性が低く、樹脂の耐熱性によって使用が制限され、基板の耐熱性も低い。   There is also known a method of filling a through-hole with a conductive paste (conductive paste) composed of metal powder and a curable resin and curing to obtain a filled via. However, since this filled via also contains a resin in the conductive material, its conductivity is low, its use is limited by the heat resistance of the resin, and the heat resistance of the substrate is also low.

さらに、貫通孔に金属粉、無機バインダー及び樹脂で構成される導体ペーストを充填し、金属の焼結温度以上に加熱して金属粉を焼結して導電性の充填ビアを得る方法も知られており、この方法は、簡便性に優れるとともに、樹脂成分は焼成により蒸発、分解される。そのため、この方法で得られる充填ビアは、導電性、熱伝導性及び耐熱性も高い。しかし、ビアに導体ペーストを充填した後に焼成して得られるビア充填基板には、充填導体(導電ビア部)と孔部の壁面との間に隙間やボイドが存在する場合がある。これらの隙間やボイドの発生原因としては、孔に充填した導体ペーストの溶媒除去(乾燥)による収縮や、高温焼成時の金属粉の焼結による収縮が原因の一部と推定できる。   Also known is a method of filling a through hole with a conductive paste composed of metal powder, an inorganic binder and a resin, and heating the metal paste to a temperature higher than the sintering temperature of the metal to sinter the metal powder to obtain a conductive filled via. This method is excellent in convenience and the resin component is evaporated and decomposed by firing. Therefore, the filled via obtained by this method has high conductivity, thermal conductivity, and heat resistance. However, in a via-filled substrate obtained by firing after filling a via with a conductive paste, a gap or a void may exist between the filled conductor (conductive via part) and the wall surface of the hole. The cause of the generation of these gaps and voids can be presumed to be partly due to shrinkage due to solvent removal (drying) of the conductive paste filled in the holes and shrinkage due to sintering of the metal powder during high-temperature firing.

貫通孔に充填ビアを形成した後、通常、後工程として、基板両表面に所定のパターン形状を有する導体膜を形成する工程を経て、両面配線基板が製造される。導体膜の形成方法としては、一般的に、薄膜法、メッキ法、厚膜法が挙げられるが、充填導体と壁面との間に隙間が存在すると、薄膜法やメッキ法では以下の問題が生じる虞がある。   After the filling via is formed in the through hole, the double-sided wiring board is usually manufactured through a process of forming a conductor film having a predetermined pattern shape on both surfaces of the substrate as a post process. As a method for forming a conductor film, a thin film method, a plating method, and a thick film method are generally used. However, if a gap exists between a filled conductor and a wall surface, the following problems occur in the thin film method and the plating method. There is a fear.

すなわち、薄膜法の場合には、スパッタリングなどにより膜を形成するため、導体膜の膜厚が通常2〜3μm未満である。そのため、充填導体と基板間に隙間が存在する場合、導電膜が切れて導電性能の低下や断線を招く虞がある。なお、薄膜配線法は、膜厚が薄いため、大きな駆動力を要求されない用途しか適用できない。   That is, in the case of the thin film method, since the film is formed by sputtering or the like, the film thickness of the conductor film is usually less than 2 to 3 μm. For this reason, when there is a gap between the filled conductor and the substrate, the conductive film may be cut and the conductive performance may be deteriorated or disconnected. Note that the thin film wiring method is applicable only to applications that do not require a large driving force because the film thickness is thin.

また、メッキ法の場合には、ビア充填した基板をメッキ浴に入れてメッキを行うが、ビア充填部のボイドや隙間に薬液が浸入し、メッキ膜が形成された後、隙間内部に浸入した薬液が閉じ込められる虞がある。さらに、閉じこめられた薬液が、後工程や実装において加熱されると、膨張して膨れ(フクレ)、破裂、ハガレ、変色等の不具合を起こす虞がある。   In the case of the plating method, the substrate filled with vias is put into a plating bath to perform plating. However, the chemical solution enters the voids and gaps in the via filling portion, and after the plating film is formed, the solution penetrates into the gaps. There is a risk of chemicals being trapped. Further, when the confined chemical solution is heated in a subsequent process or mounting, it may expand and cause problems such as blistering, bursting, peeling, or discoloration.

一方、厚膜法の場合には、スクリーン印刷法により導体ペーストを塗布して厚膜印刷するため、ビア充填部の表面にボイドや隙間があっても導体ペースト印刷時にある程度修復され、表面の導体膜の膜厚は10μm以上となるため、ビア充填部に多少のボイドや隙間があっても導通には支障がない。しかし、厚膜用の導体ペーストでは、主にペースト中に配合されるガラス成分により基板との密着性を確保するため、薄膜法やメッキ法の活性金属(Tiなど)による接合ほどの密着強度が得られない。その結果、耐熱衝撃性など長期信頼性が不足する虞がある。さらに、厚膜法のスクリーン印刷はパターン解像度が100μm程度が限界で、100μm以下の微細パターンの形成は困難である。さらに、パターンの断面形状はかまぼこ状で矩形性がないため、パターン形状や精度の要求の高い高密度実装基板などには使用出来ない。   On the other hand, in the case of the thick film method, the conductor paste is applied by the screen printing method and thick film printing is performed, so even if there are voids or gaps on the surface of the via filling portion, it is repaired to some extent when the conductor paste is printed. Since the film thickness is 10 μm or more, there is no problem in conduction even if there are some voids or gaps in the via filling portion. However, in the case of thick film conductor paste, the adhesion strength to the substrate is ensured mainly by the glass component blended in the paste. I can't get it. As a result, long-term reliability such as thermal shock resistance may be insufficient. In addition, thick film screen printing has a limit of about 100 μm in pattern resolution, and it is difficult to form a fine pattern of 100 μm or less. Furthermore, since the cross-sectional shape of the pattern is a semi-cylindrical shape and does not have a rectangular shape, it cannot be used for a high-density mounting substrate that requires a high pattern shape and high accuracy.

特開平6−204645号公報(特許文献3)には、良好なパターン形状を得るために、厚膜用の導体ペーストをパターン印刷ではなく、パターンより大きな面積又は基板全面に塗りつぶし印刷(ベタ印刷)してから、導体膜を焼成した後、導体膜表面にレジストパターンを形成し、エッチングにより不要な導体の部分を除去して所要なパターンを得る方法も提案されている。   In JP-A-6-204645 (Patent Document 3), in order to obtain a good pattern shape, a thick film conductor paste is not printed on a pattern, but is printed on a larger area than the pattern or on the entire surface of the substrate (solid printing). Then, after baking the conductor film, a resist pattern is formed on the surface of the conductor film, and an unnecessary conductor portion is removed by etching to obtain a required pattern.

しかし、この方法でも、導体ペースト中に配合しているガラス成分のエッチング耐性が強く、通常エッチング後にも一部のガラス成分が残留するため、パターン間の絶縁性が低下し、微細パターンの形成には不向きである。このような事情から、高性能用途に適用するための「貫通電極のある両面配線基板」では厚膜法は実現できていない。   However, even with this method, the etching resistance of the glass component compounded in the conductor paste is strong, and some glass components remain even after normal etching. Is unsuitable. Under such circumstances, the “thick film method” cannot be realized in the “double-sided wiring board having a through electrode” for application to high performance.

従って、貫通電極を有する両面配線基板は、本来、高放熱、大電流、高密度実装などの高性能用途に適用される配線基板であるにも拘わらず、従来の技術では前記課題を克服できず、十分に実現できていなかった。   Therefore, although the double-sided wiring board having a through electrode is originally a wiring board that is applied to high-performance applications such as high heat dissipation, large current, and high-density mounting, the above-described problems cannot be overcome by the conventional technology. , It was not fully realized.

特開平5−308182号公報(請求項1、図2)JP-A-5-308182 (Claim 1, FIG. 2) 特開2006−203112号公報(請求項1、図3)JP 2006-203112 A (Claim 1, FIG. 3) 特開平6−204645号公報(特許請求の範囲、段落[0010])JP-A-6-204645 (Claims, paragraph [0010])

従って、本発明の目的は、ビア充填基板に高い密着力で高性能の導体パターンが形成された両面配線基板及びその製造方法を提供することにある。   Accordingly, it is an object of the present invention to provide a double-sided wiring board in which a high-performance conductor pattern is formed on a via-filled board with high adhesion and a method for manufacturing the same.

本発明の他の目的は、耐熱性、耐熱衝撃性及び信頼性の高い両面配線基板及びその製造方法を提供することにある。   Another object of the present invention is to provide a double-sided wiring board having high heat resistance, thermal shock resistance and reliability, and a method for manufacturing the same.

本発明のさらに他の目的は、メッキなどの湿式工程に供しても、導電ビア部での膨れや剥離、変色などを抑制できる両面配線基板及びその製造方法を提供することにある。   Still another object of the present invention is to provide a double-sided wiring board and a method for manufacturing the same, which can suppress swelling, peeling, and discoloration in a conductive via portion even when subjected to a wet process such as plating.

本発明の別の目的は、エッチング適性に優れ、微細なパターンを形成できる両面配線基板及びその製造方法を提供することにある。   Another object of the present invention is to provide a double-sided wiring board excellent in etching suitability and capable of forming a fine pattern and a method for manufacturing the same.

本発明者らは、前記課題を達成するため鋭意検討の結果、孔部を有する絶縁性基板と、前記孔部に存在し、かつ導体を含む導電ビア部と、前記絶縁性基板及び導電ビア部の表面の少なくとも一部の領域に積層され、かつ活性金属層を含む接合層と、この接合層に積層され、かつ多孔質構造を有する導体を含む表面導体層とを組み合わせることにより、ビア充填基板に高い密着力で高性能の導体パターンを形成できることを見出し、本発明を完成した。   As a result of intensive studies in order to achieve the above-mentioned problems, the present inventors have found that an insulating substrate having a hole, a conductive via part that exists in the hole and includes a conductor, and the insulating substrate and the conductive via part. A via-filled substrate by combining a bonding layer including an active metal layer laminated on at least a partial region of the surface of the substrate and a surface conductor layer including a conductor having a porous structure and laminated on the bonding layer. In addition, the inventors have found that a high-performance conductor pattern can be formed with a high adhesion force and completed the present invention.

すなわち、本発明の両面配線基板は、孔部を有する絶縁性基板と、前記孔部に存在し、かつ導体を含む導電ビア部と、前記絶縁性基板及び導電ビア部の表面の少なくとも一部の領域に積層され、かつ活性金属層を含む接合層と、この接合層に積層され、導体を含み、かつ多孔質構造を有する表面導体層とを含む。前記活性金属層は、Ti、Zr、Hf、Nb、Ta、Cr、Mn及びAlからなる群より選択された少なくとも1種の活性金属又はこの活性金属を含む合金を含んでいてもよい。前記接合層は、さらに非透過層を含んでいてもよい。この非透過層は、Mo、W、Ni、Pd及びPtからなる群より選択された少なくとも1種のバリア性金属又はこのバリア性金属を含む合金を含んでいてもよい。前記非透過層は、活性金属層と表面導体層との間に介在してもよい。前記接合層は、さらに親和層を含んでいてもよい。この親和層は、表面導体層に含まれる金属と同一又は合金化可能な金属を含んでいてもよい。前記親和層は、表面導体層と接していてもよい。前記表面導体層に含まれる導体は、Ni、Pt、Cu、Ag、Au及びAlからなる群より選択された少なくとも1種の導電性金属又はこの導電性金属を含む合金を含んでいてもよい。前記表面導体層の空隙率は5〜30体積%程度である。前記表面導体層は、ガラス成分を含まなくてもよい。前記表面導体層の平均厚みは、前記接合層の平均厚みに対して5〜1000倍程度である。前記導電ビア部に含まれる導体は、多孔質構造を有していてもよい。多孔質構造を有する導体を含む導電ビア部の空隙率は15〜45体積%程度である。前記絶縁性基板の孔部壁面と前記導電ビア部との間には、活性金属層を含むビア接合層が介在していてもよい。前記絶縁性基板は、セラミックス基板、ガラス基板、シリコン基板又はほうろう基板であってもよい。本発明の両面配線基板は、前記表面導体層にさらにメッキ層(特に湿式メッキ層)が積層されていてもよい。   That is, the double-sided wiring board of the present invention includes an insulating substrate having a hole, a conductive via part that exists in the hole and includes a conductor, and at least a part of the surfaces of the insulating substrate and the conductive via part. A bonding layer that is laminated in a region and includes an active metal layer, and a surface conductor layer that is laminated on the bonding layer, includes a conductor, and has a porous structure. The active metal layer may include at least one active metal selected from the group consisting of Ti, Zr, Hf, Nb, Ta, Cr, Mn, and Al or an alloy containing the active metal. The bonding layer may further include a non-transmissive layer. The non-permeable layer may include at least one barrier metal selected from the group consisting of Mo, W, Ni, Pd, and Pt or an alloy including the barrier metal. The non-permeable layer may be interposed between the active metal layer and the surface conductor layer. The bonding layer may further include an affinity layer. This affinity layer may contain the same metal as that contained in the surface conductor layer or an alloyable metal. The affinity layer may be in contact with the surface conductor layer. The conductor included in the surface conductor layer may include at least one conductive metal selected from the group consisting of Ni, Pt, Cu, Ag, Au, and Al, or an alloy including this conductive metal. The porosity of the surface conductor layer is about 5 to 30% by volume. The surface conductor layer may not contain a glass component. The average thickness of the surface conductor layer is about 5 to 1000 times the average thickness of the bonding layer. The conductor included in the conductive via portion may have a porous structure. The porosity of the conductive via part including the conductor having a porous structure is about 15 to 45% by volume. A via bonding layer including an active metal layer may be interposed between the hole wall surface of the insulating substrate and the conductive via portion. The insulating substrate may be a ceramic substrate, a glass substrate, a silicon substrate, or an enamel substrate. In the double-sided wiring board of the present invention, a plating layer (particularly a wet plating layer) may be further laminated on the surface conductor layer.

本発明には、孔部を有する絶縁性基板の孔部に、金属粒子及び有機ビヒクルを含む導電ビア部用導体ペーストを充填するビア充填工程、前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し導電ビア部を形成するビア焼成工程、前記導電ビア部を備えた絶縁性基板の表面に、活性金属層を含む接合層を積層する接合層形成工程、接合層の上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する導体塗布工程、塗布した前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し、多孔質構造を有する導体を含む表面導体層を形成する導体焼成工程を含む前記両面配線基板の製造方法も含まれる。   The present invention includes a via filling step of filling a hole in an insulating substrate having a hole with a conductive paste for a conductive via portion including metal particles and an organic vehicle, and a temperature equal to or higher than a sintering temperature of the metal particles included in the conductive paste. A via firing step in which conductive paste is fired by heating to form a conductive via portion; a bonding layer forming step in which a bonding layer including an active metal layer is laminated on the surface of the insulating substrate having the conductive via portion; A conductor coating step of applying a conductive paste for a surface conductor layer containing metal particles and an organic vehicle, heating the conductor paste to a temperature higher than the sintering temperature of the metal particles contained in the applied conductor paste, The manufacturing method of the said double-sided wiring board including the conductor baking process which forms the surface conductor layer containing the conductor which has a quality structure is also included.

また、本発明には、孔部を有する絶縁性基板の表面に、活性金属層を含む接合層を積層するとともに、前記孔部の壁面に、活性金属を含むビア接合層を積層する接合層形成工程、ビア接合層を形成した絶縁基板の孔部に、金属粒子及び有機ビヒクルを含む導電ビア部用導体ペーストを充填するビア充填工程、前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し導電ビア部を形成するビア焼成工程、前記絶縁基板表面の接合層及び導電ビア部の上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する導体塗布工程、塗布した前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し、導体を含み、かつ多孔質構造を有する表面導体層を形成する導体焼成工程を含む前記両面配線基板の製造方法も含まれる。   In the present invention, a bonding layer is formed by laminating a bonding layer containing an active metal layer on the surface of an insulating substrate having a hole, and laminating a via bonding layer containing an active metal on the wall of the hole. Process, via filling step of filling conductive hole for conductive via part including metal particles and organic vehicle into hole part of insulating substrate on which via bonding layer is formed, heating above the sintering temperature of metal particles contained in said conductive paste A via firing step of firing a conductive paste to form a conductive via portion, and applying a conductor paste for a surface conductor layer containing metal particles and an organic vehicle on the bonding layer and the conductive via portion on the surface of the insulating substrate. A step of firing a conductor to form a surface conductor layer containing a conductor and having a porous structure by firing the conductor paste by heating to a temperature higher than the sintering temperature of the metal particles contained in the applied conductor paste Method for producing a double-sided wiring board including also included.

さらに、本発明には、孔部を有する絶縁性基板の表面に、活性金属層を含む接合層を積層するとともに、前記孔部の壁面に、活性金属を含むビア接合層を積層する接合層形成工程、ビア接合層を形成した絶縁基板の孔部に、金属粒子及び有機ビヒクルを含む導電ビア部用導体ペーストを充填するビア充填工程、前記絶縁基板表面の接合層及び孔部に充填された導体ペーストの上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する導体塗布工程、塗布した表面導体層用導体ペースト及び導電ビア部用導体ペーストに含まれる金属粒子の焼結温度以上に加熱して表面導体層用導体ペースト及び導電ビア部用導体ペーストを同時に焼成し、導体を含み、かつ多孔質構造を有する表面導体層及び導電ビア部を形成する導体焼成工程を含む前記両面配線基板の製造方法も含まれる。   Furthermore, in the present invention, a bonding layer is formed by laminating a bonding layer including an active metal layer on the surface of an insulating substrate having a hole and laminating a via bonding layer including an active metal on the wall surface of the hole. A step of filling a hole in the insulating substrate on which the via bonding layer is formed with a conductive paste for a conductive via including metal particles and an organic vehicle; a conductor filling the bonding layer and the hole on the surface of the insulating substrate; Conductor coating step of applying a conductor paste for a surface conductor layer containing metal particles and an organic vehicle on the paste, a sintering temperature of metal particles contained in the applied conductor paste for a surface conductor layer and a conductor paste for a conductive via portion The conductor paste for the surface conductor layer and the conductor paste for the conductive via part are simultaneously fired to form a surface conductor layer and a conductive via part including the conductor and having a porous structure. Method for producing a double-sided wiring board including a degree also included.

前記製造方法において、導電ビア部用導体ペーストを焼成する前又は焼成した後に、絶縁性基板の表面を平滑化してもよい。前記接合層形成工程において、活性金属層を形成した後、活性金属層の上に、さらに非透過層及び/又は親和層を積層してもよい。前記接合層形成工程において、物理蒸着法で接合層を形成してもよい。前記導体塗布工程において、導体ペーストの塗布前に、不活性ガス雰囲気中で、400℃以上であり、かつ接合層を構成する全ての金属種の中で最も低融点の金属の融点、及び接合層を構成する合金の融点のいずれか低い方の融点以下の温度で接合層を加熱してアニールしてもよい。本発明の製造方法は、導体焼成工程で得られた表面導体層の一部の領域にレジストパターンを形成した後、レジストパターンが形成されていない露出領域の表面導体層及び接合層を除去し、さらにレジストパターンを除去する第1のエッチング工程をさらに含んでいてもよい。さらに、本発明の製造方法は、導体塗布工程において、表面導体層用導体ペーストをパターン印刷するとともに、導体焼成工程の後工程として、表面導体層(パターン)から露出する接合層を除去する接合層除去工程をさらに含んでいてもよい。前記接合層形成工程では、前記絶縁性基板の表面において、活性金属層を含む接合層をパターン状(表面導体層における目的のパターン状)に形成してもよい。本発明の製造方法は、導体焼成工程で得られた表面導体層の表面にメッキ層を形成するメッキ工程をさらに含んでいてもよい。また、本発明の製造方法は、導体焼成工程で得られた表面導体層の一部の領域にレジストパターンを形成した後、レジストパターンが形成されていない露出領域の表面導体層の表面に貴金属を含むメッキ層を形成してレジストパターンを除去し、メッキ層が形成されてない露出領域の表面導体層及び接合層を除去する第2のエッチング工程をさらに含んでいてもよい。前記導電ビア部用導体ペーストにおける焼成前後の体積変化率は−10%〜20%であってもよい。   In the manufacturing method, the surface of the insulating substrate may be smoothed before or after the conductive via portion conductive paste is fired. In the bonding layer forming step, after forming the active metal layer, a non-permeable layer and / or an affinity layer may be further laminated on the active metal layer. In the bonding layer forming step, the bonding layer may be formed by physical vapor deposition. In the conductor applying step, before applying the conductor paste, the melting point of the metal having the lowest melting point among all the metal species that are 400 ° C. or higher in an inert gas atmosphere and that constitute the bonding layer, and the bonding layer The bonding layer may be heated and annealed at a temperature equal to or lower than the lower melting point of the alloy constituting the alloy. In the manufacturing method of the present invention, after forming a resist pattern in a partial region of the surface conductor layer obtained in the conductor firing step, the surface conductor layer and the bonding layer in the exposed region where the resist pattern is not formed are removed, Furthermore, a first etching step for removing the resist pattern may be further included. Furthermore, the manufacturing method of the present invention is a bonding layer for pattern printing the conductor paste for the surface conductor layer in the conductor coating step and removing the bonding layer exposed from the surface conductor layer (pattern) as a subsequent step of the conductor baking step. A removal step may be further included. In the bonding layer forming step, a bonding layer including an active metal layer may be formed in a pattern shape (target pattern shape in the surface conductor layer) on the surface of the insulating substrate. The production method of the present invention may further include a plating step of forming a plating layer on the surface of the surface conductor layer obtained in the conductor firing step. In the manufacturing method of the present invention, after forming a resist pattern in a partial region of the surface conductor layer obtained in the conductor firing step, a noble metal is applied to the surface of the surface conductor layer in the exposed region where the resist pattern is not formed. It may further include a second etching step of forming a plating layer including the resist pattern and removing the surface conductor layer and the bonding layer in the exposed region where the plating layer is not formed. The volume change rate before and after firing in the conductive via portion conductive paste may be -10% to 20%.

本発明では、孔部を有する絶縁性基板と、前記孔部に存在し、かつ導体を含む導電ビア部と、前記絶縁性基板及び導電ビア部の表面の少なくとも一部の領域に積層され、かつ活性金属層を含む接合層と、この接合層に積層され、かつ多孔質構造を有する導体を含む表面導体層とを組み合わせているため、ビア充填基板に高い密着力で高性能の導体パターンを形成できる。また、接合層が特定の活性金属を含むと、耐熱性及び信頼性も高度に向上できる。さらに、表面導体層が多孔質体であるため、表面導体層と絶縁性基板間との熱膨張率の差によって生じる熱応力が緩和され、耐熱衝撃性も向上できる。特に、表面導体層で導電ビア部を被覆しているため、メッキなどの湿式工程に供しても、導電ビア部での膨れや剥離、変色などを抑制できる。さらに、エッチング適性に優れ、表面導電層をエッチングしてパターンを形成すると、微細なパターンを形成できる。   In the present invention, an insulating substrate having a hole, a conductive via part that exists in the hole and includes a conductor, and is laminated on at least a part of the surface of the insulating substrate and the conductive via part, and A high-performance conductor pattern is formed on the via-filled substrate with high adhesion because the bonding layer including the active metal layer is combined with the surface conductor layer including a conductor that has a porous structure and is laminated on the bonding layer. it can. Moreover, when a joining layer contains a specific active metal, heat resistance and reliability can also be improved highly. Furthermore, since the surface conductor layer is a porous body, the thermal stress caused by the difference in coefficient of thermal expansion between the surface conductor layer and the insulating substrate is relieved, and the thermal shock resistance can be improved. In particular, since the conductive via portion is covered with the surface conductor layer, even if it is subjected to a wet process such as plating, swelling, peeling, discoloration, and the like in the conductive via portion can be suppressed. Furthermore, it is excellent in etching suitability, and when a pattern is formed by etching the surface conductive layer, a fine pattern can be formed.

図1は、実施例1で得られた両面配線基板の製造工程を示す概略図である。FIG. 1 is a schematic view showing a manufacturing process of the double-sided wiring board obtained in Example 1. FIG. 図2は、比較例1で得られた両面配線基板の製造工程を示す概略図である。FIG. 2 is a schematic view showing a manufacturing process of the double-sided wiring board obtained in Comparative Example 1. 図3は、実施例25で得られた両面配線基板の製造工程を示す概略図である。FIG. 3 is a schematic view showing a manufacturing process of the double-sided wiring board obtained in Example 25.

[両面配線基板]
本発明の両面配線基板は、孔部を有する絶縁性基板と、前記孔部に存在し、かつ導体を含む導電ビア部と、前記絶縁性基板及び導電ビア部の表面の少なくとも一部の領域に積層され、かつ活性金属層を含む接合層と、この接合層に積層され、かつ多孔質構造を有する導体を含む表面導体層とを含む。
[Double-sided wiring board]
The double-sided wiring board of the present invention includes an insulating substrate having a hole, a conductive via portion that is present in the hole and includes a conductor, and at least a part of the surface of the insulating substrate and the conductive via portion. A bonding layer that is stacked and includes an active metal layer, and a surface conductor layer that is stacked on the bonding layer and includes a conductor having a porous structure.

(絶縁性基板)
孔部を有する絶縁性基板を構成する材質は、焼成工程を経るため、耐熱性が要求され、エンジニアリングプラスチックなどの有機材料であってもよいが、通常、無機材料(無機素材)である。
(Insulating substrate)
The material constituting the insulating substrate having the hole is required to have heat resistance because it undergoes a firing process, and may be an organic material such as engineering plastic, but is usually an inorganic material (inorganic material).

無機材料としては、例えば、セラミックス{金属酸化物(石英、アルミナ又は酸化アルミニウム、ジルコニア、サファイア、フェライト、チタニア又は酸化チタン、酸化亜鉛、酸化ニオブ、ムライト、ベリリアなど)、酸化ケイ素(二酸化ケイ素など)、金属窒化物(窒化アルミニウム、窒化チタンなど)、窒化ケイ素、窒化ホウ素、窒化炭素、金属炭化物(炭化チタン、炭化タングステンなど)、炭化ケイ素、炭化ホウ素、金属ホウ化物(ホウ化チタン、ホウ化ジルコニウムなど)、金属複合酸化物[チタン酸金属塩(チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、チタン酸ニオブ、チタン酸カルシウム、チタン酸マグネシウムなど)、ジルコン酸金属塩(ジルコン酸バリウム、ジルコン酸カルシウム、ジルコン酸鉛など)など]など}、ガラス類(ソーダガラス、ホウケイ酸ガラス、クラウンガラス、バリウム含有ガラス、ストロンチウム含有ガラス、ホウ素含有ガラス、低アルカリガラス、無アルカリガラス、結晶化透明ガラス、シリカガラス、石英ガラス、耐熱ガラスなど)、ケイ素類(半導体ケイ素など)などが挙げられる。無機材料は、これらの無機材料と金属との複合材料(例えば、ほうろうなど)であってもよい。   Examples of inorganic materials include ceramics {metal oxide (quartz, alumina or aluminum oxide, zirconia, sapphire, ferrite, titania or titanium oxide, zinc oxide, niobium oxide, mullite, beryllia, etc.), silicon oxide (silicon dioxide, etc.). , Metal nitride (aluminum nitride, titanium nitride, etc.), silicon nitride, boron nitride, carbon nitride, metal carbide (titanium carbide, tungsten carbide, etc.), silicon carbide, boron carbide, metal boride (titanium boride, zirconium boride) Etc.), metal composite oxide [metal titanate (barium titanate, strontium titanate, lead titanate, niobium titanate, calcium titanate, magnesium titanate, etc.), zirconate metal salt (barium zirconate, zirconate Calcium, lead zirconate, etc.) Etc.}, glass (soda glass, borosilicate glass, crown glass, barium-containing glass, strontium-containing glass, boron-containing glass, low alkali glass, alkali-free glass, crystallized transparent glass, silica glass, quartz glass, heat-resistant glass Etc.) and silicon (semiconductor silicon etc.). The inorganic material may be a composite material of these inorganic material and metal (for example, enamel).

絶縁性基板は、例えば、セラミックス基板、ガラス基板、シリコン基板、ほうろう基板などの耐熱性基板であってもよい。これらの耐熱性基板のうち、アルミナ基板、窒化アルミニウム基板、窒化ケイ素基板などのセラミックス基板が好ましい。   The insulating substrate may be a heat resistant substrate such as a ceramic substrate, a glass substrate, a silicon substrate, or an enamel substrate. Of these heat-resistant substrates, ceramic substrates such as alumina substrates, aluminum nitride substrates, and silicon nitride substrates are preferable.

絶縁性基板の孔部壁面は、酸化処理[表面酸化処理、例えば、放電処理(コロナ放電処理、グロー放電など)、酸処理(クロム酸処理など)、紫外線照射処理、焔処理など]、表面凹凸処理(溶剤処理、サンドブラスト処理など)などの表面処理がされていてもよい。さらに、孔部壁面は、導電ビア部との密着性を向上させるために、後述する接合層と同一の組成で形成されたビア接合層を有していてもよい。ビア接合層の平均厚みも、後述する接合層の平均厚みの範囲から選択でき、通常、接合層と同一厚みである。   The hole wall surface of the insulating substrate is oxidized (surface oxidation treatment, for example, discharge treatment (corona discharge treatment, glow discharge, etc.), acid treatment (chromic acid treatment, etc.), ultraviolet irradiation treatment, wrinkle treatment, etc.) Surface treatment such as treatment (solvent treatment, sandblast treatment, etc.) may be performed. Furthermore, the hole wall surface may have a via bonding layer formed with the same composition as the bonding layer described later in order to improve the adhesion with the conductive via portion. The average thickness of the via bonding layer can also be selected from the range of the average thickness of the bonding layer described later, and is usually the same thickness as the bonding layer.

絶縁性基板の平均厚みは、用途に応じて適宜選択すればよく、例えば0.01〜10mm、好ましくは0.05〜5mm、さらに好ましくは0.1〜1mm(特に0.2〜0.8mm)程度であってもよい。   What is necessary is just to select the average thickness of an insulating board | substrate suitably according to a use, for example, 0.01-10 mm, Preferably it is 0.05-5 mm, More preferably, it is 0.1-1 mm (especially 0.2-0.8 mm). ) Degree.

絶縁性基板には、導電ビア部を形成するための孔部(通常、複数の孔部)が形成されており、この孔部は、両面配線基板を形成するための貫通孔を含んでいればよく、非貫通孔を含んでいてもよいが、通常、貫通孔のみである。孔部の基板面方向に平行な断面形状は、特に限定されず、多角形状(三角形状、四角形状や六角形状など)などであってもよいが、通常、円形状又は楕円形状であり、円形状が好ましい。   The insulating substrate has holes (usually a plurality of holes) for forming conductive vias, and the holes include through holes for forming a double-sided wiring board. The non-through hole may be included, but usually only the through hole. The cross-sectional shape parallel to the substrate surface direction of the hole is not particularly limited, and may be a polygonal shape (triangular shape, quadrangular shape, hexagonal shape, etc.), etc., but is usually circular or elliptical, Shape is preferred.

孔部の平均孔径は、例えば0.05〜10mm、好ましくは0.08〜5mm、さらに好ましくは0.1〜1mm程度である。   The average hole diameter of the holes is, for example, 0.05 to 10 mm, preferably 0.08 to 5 mm, and more preferably about 0.1 to 1 mm.

孔部の形成方法は、特に限定するものではなく、レーザー法、ブラスト法、超音波法、ウォータージェット法、打ち抜き法、研削法、ドリル法などの公知な方法を適宜使用できる。   The method for forming the hole is not particularly limited, and a known method such as a laser method, a blast method, an ultrasonic method, a water jet method, a punching method, a grinding method, or a drill method can be appropriately used.

(導電ビア部)
導電ビア部は、前記絶縁性基板の孔部に形成(又は充填)されており、両面配線基板が両面電極を形成するための導体(特に焼結導体)を含んでいればよい。本発明の両面配線基板は、導電ビア部を備えることにより、基板の表裏両面を電気的に導通する貫通電極が形成され、表裏導通タイプの配線基板として機能する。
(Conductive via part)
The conductive via part is formed (or filled) in the hole of the insulating substrate, and the double-sided wiring board only needs to include a conductor (particularly a sintered conductor) for forming the double-sided electrode. The double-sided wiring board of the present invention is provided with a conductive via part so that a through electrode that electrically conducts both the front and back surfaces of the board is formed and functions as a front and back conductive type wiring board.

導電ビア部に含まれる導体は、導電性を有する限り特に限定されないが、通常、導電性金属又はこの導電性金属を含む合金である。導電性金属としては、例えば、Ni、Pt、Cu、Ag、Au、Alなどが挙げられる。これらの金属は、単独で又は二種以上組み合わせて使用でき、二種以上を組み合わせた合金であってもよい。これらのうち、導電性、信頼性、経済性などの点から、Cu又はAgが好ましい。   The conductor contained in the conductive via portion is not particularly limited as long as it has conductivity, but is usually a conductive metal or an alloy containing this conductive metal. Examples of the conductive metal include Ni, Pt, Cu, Ag, Au, and Al. These metals can be used alone or in combination of two or more kinds, and may be an alloy in which two or more kinds are combined. Among these, Cu or Ag is preferable from the viewpoint of conductivity, reliability, economy, and the like.

導電ビア部は、両面配線基板を形成可能な導電性を有していれば、半導体や絶縁体などの非導体(例えば、焼成後に残存した有機ビヒクル、ガラス成分などの無機バインダー)を含んでいてもよい。導電ビア部中の導体の割合は50質量%以上であってもよく、例えば80質量%以上、好ましくは90質量%以上、さらに好ましくは95質量%以上であり、特に100質量%(導体単独で形成)であってもよい。   The conductive via portion includes a non-conductor such as a semiconductor or an insulator (for example, an organic vehicle remaining after firing, an inorganic binder such as a glass component) as long as it has conductivity capable of forming a double-sided wiring board. Also good. The proportion of the conductor in the conductive via portion may be 50% by mass or more, for example, 80% by mass or more, preferably 90% by mass or more, more preferably 95% by mass or more, and particularly 100% by mass (conductor alone) Formation).

導電ビア部は、前記絶縁性基板の孔部に形成されていればよく、中実体(非多孔質体)であってもよく、多孔質構造を有する多孔質体であってもよい。導電ビア部が多孔質体である場合、導電ビア部と絶縁性基板との熱膨張率の差によって生じる熱応力が緩和され、耐熱衝撃性が向上できる。特に、導体ペースト(金属ペースト又は導電性ペースト)を用いて得られた導電ビア部は、焼成によって生じた多孔質体であってもよい。多孔質体の平均孔径は、例えば0.01〜10μm、好ましくは0.05〜5μm、さらに好ましくは0.1〜2μm程度である。多孔質体の空隙率(両面配線基板が複数の導電ビア部を有する場合、平均値)は、例えば5〜60体積%、好ましくは10〜50体積%、さらに好ましくは15〜40体積%程度である。空隙率が大きすぎると、導電性が低下する虞があり、小さすぎると、耐熱衝撃性が低下する虞がある。多孔質体の多孔質構造は、特に限定されず、連通性気孔構造、独立性気孔構造、この両者の混合構造のいずれであってもよい。充填ビア部の気密性から、独立性気孔構造が好ましい。   The conductive via portion only needs to be formed in the hole portion of the insulating substrate, and may be a solid body (non-porous body) or a porous body having a porous structure. When the conductive via part is a porous body, the thermal stress generated by the difference in thermal expansion coefficient between the conductive via part and the insulating substrate is relieved, and the thermal shock resistance can be improved. In particular, the conductive via portion obtained using the conductive paste (metal paste or conductive paste) may be a porous body generated by firing. The average pore diameter of the porous body is, for example, about 0.01 to 10 μm, preferably about 0.05 to 5 μm, and more preferably about 0.1 to 2 μm. The porosity of the porous body (average value when the double-sided wiring board has a plurality of conductive via portions) is, for example, about 5 to 60% by volume, preferably about 10 to 50% by volume, and more preferably about 15 to 40% by volume. is there. If the porosity is too large, the electrical conductivity may decrease, and if it is too small, the thermal shock resistance may decrease. The porous structure of the porous body is not particularly limited, and may be any of a continuous pore structure, an independent pore structure, or a mixed structure of both. An independent pore structure is preferred because of the airtightness of the filled via portion.

なお、多孔質体の平均孔径は、走査型電子顕微鏡(SEM)又は透過型電子顕微鏡(TEM)観察に基づいて測定できる。また、多孔質体の空隙率は、導体ペースト中に含まれる有機成分体積率及び焼成収縮率に基づいて測定でき、詳しくは後述する実施例に記載の方法で測定できる。   The average pore diameter of the porous body can be measured based on observation with a scanning electron microscope (SEM) or a transmission electron microscope (TEM). Moreover, the porosity of a porous body can be measured based on the organic component volume ratio and baking shrinkage rate which are contained in a conductor paste, and can be measured by the method as described in the Example mentioned later in detail.

(活性金属層)
接合層は、前記絶縁性基板及び導電ビア部の表面の少なくとも一部の領域に積層された薄膜であり、通常、表面導体層のパターン形状に対応した形状を有している。特に、接合層は、絶縁性基板と表面導体層との密着性を向上でき、前記導電ビア部を覆う領域のうち、導電ビア部を除く領域(絶縁性基板と表面導体層との間)に形成されていればよいが、通常、前記導電ビア部を覆う領域(導電ビア部を含む領域)に形成されており、接合層で導電ビア部を被覆することにより、前記導電ビア部を表面導電層で被覆している。さらに、接合層は、必須の層として活性金属層(絶縁性基板との反応層)を含むことにより、活性金属層が絶縁性基板の構成成分と反応したり化合物を形成し、前記絶縁性基材と表面導体層との密着力を向上させている。
(Active metal layer)
The bonding layer is a thin film laminated on at least a part of the surface of the insulating substrate and the conductive via part, and usually has a shape corresponding to the pattern shape of the surface conductor layer. In particular, the bonding layer can improve the adhesion between the insulating substrate and the surface conductor layer, and in the region covering the conductive via portion (excluding the conductive via portion) (between the insulating substrate and the surface conductor layer). The conductive via portion is usually formed in a region covering the conductive via portion (a region including the conductive via portion), and the conductive via portion is covered with a bonding layer so that the conductive via portion is surface-conductive. Covered with layers. Further, the bonding layer includes an active metal layer (reaction layer with the insulating substrate) as an essential layer, so that the active metal layer reacts with a component of the insulating substrate or forms a compound, and the insulating group The adhesion between the material and the surface conductor layer is improved.

活性金属層は、活性金属又はこの活性金属を含む合金を含む。前記活性金属としては、絶縁性基板の構成成分と反応する金属や前記構成成分と化合物を形成でき、かつ表面導体層や導電ビア部を構成する金属と異なる金属であればよく、例えば、Ti、Zr、Hf、Nb、Ta、Cr、Mn、Alなどが挙げられる。これらの活性金属は、単独で又は二種以上組み合わせて使用でき、二種以上を組み合わせた合金であってもよい。   The active metal layer includes an active metal or an alloy containing the active metal. The active metal may be a metal that reacts with a component of the insulating substrate or a metal that can form a compound with the component and is different from the metal that constitutes the surface conductor layer or the conductive via portion. For example, Ti, Zr, Hf, Nb, Ta, Cr, Mn, Al, etc. are mentioned. These active metals can be used alone or in combination of two or more kinds, and may be an alloy in which two or more kinds are combined.

これらの活性金属のうち、Ti、Zr、Crを含む活性金属が好ましく、通常、これらの活性金属単体が汎用される。   Of these active metals, active metals including Ti, Zr, and Cr are preferable, and these active metal simple substances are generally used.

さらに、活性金属は、簡便な膜構造であっても(特に、非透過層を形成することなく)、表面導体層の電気特性と、表面導体層と絶縁性基材との密着性とを両立できる点から、後述する非透過層を構成するバリア性金属(特に、Mo又はW)との合金であってもよい。活性金属とバリア性金属との合金において、バリア性金属の割合は、活性金属100質量部に対して200質量部以下であり、例えば1〜150質量部、好ましくは5〜150質量部、さらに好ましくは10〜100質量部程度である。バリア性金属の割合が多すぎると、絶縁性基板の孔部壁面と金属膜との密着性が低下する虞がある。   Furthermore, even if the active metal has a simple film structure (especially without forming a non-permeable layer), the electrical characteristics of the surface conductor layer and the adhesion between the surface conductor layer and the insulating substrate are compatible. From the point which can do, the alloy with the barrier metal (especially Mo or W) which comprises the non-permeable layer mentioned later may be sufficient. In the alloy of the active metal and the barrier metal, the ratio of the barrier metal is 200 parts by mass or less with respect to 100 parts by mass of the active metal, for example, 1 to 150 parts by mass, preferably 5 to 150 parts by mass, and more preferably. Is about 10 to 100 parts by mass. If the ratio of the barrier metal is too large, the adhesion between the hole wall surface of the insulating substrate and the metal film may be lowered.

活性金属層は、活性金属を含んでいればよく、例えば、活性金属化合物であってもよいが、通常、活性金属単体、活性金属同士の合金、活性金属とバリア性金属との合金である。活性金属化合物としては、加熱により容易に活性金属が生成する化合物(例えば、TiH、ZrHなど)が好ましい。 The active metal layer only needs to contain an active metal, and may be, for example, an active metal compound, but is usually an active metal simple substance, an alloy of active metals, or an alloy of an active metal and a barrier metal. As the active metal compound, a compound (for example, TiH 2 , ZrH 2, etc.) from which an active metal is easily generated by heating is preferable.

活性金属層の平均厚みは0.005μm以上であってもよく、例えば0.005〜1.0μm、好ましくは0.01〜0.5μm、さらに好ましくは0.05〜0.3μm(特に0.08〜0.2μm)程度である。活性金属層の厚みが薄過ぎると、表面導体層と絶縁性基板との密着力が低下する虞がある。一方、活性金属層の厚みが厚過ぎると、表面導体層の導電性が損なわれる虞があるとともに、コスト的に不利である。   The average thickness of the active metal layer may be 0.005 μm or more, for example, 0.005 to 1.0 μm, preferably 0.01 to 0.5 μm, more preferably 0.05 to 0.3 μm (especially 0.00. 08-0.2 μm). If the thickness of the active metal layer is too thin, the adhesion between the surface conductor layer and the insulating substrate may be reduced. On the other hand, if the thickness of the active metal layer is too thick, the conductivity of the surface conductor layer may be impaired, and it is disadvantageous in terms of cost.

(非透過層)
接合層は、活性金属層単独で形成されていてもよいが、表面導体層の電気特性と、表面導体層と絶縁性基材との密着性とを高度に向上できる点から、前記活性金属層と表面導体層との間にさらに非透過層を介在させてもよい。接合層が活性金属層単独で形成されている場合、従来のビア充填基板に対して、高い電気特性と密着性とを有しているが、活性金属層と表面導体層との間で起こる現象として、活性金属層が表面導体層の内部へ拡散すると表面導体層の電気特性が若干低下する虞がある。その一方で、表面導体層を構成する金属が活性金属層へ拡散し、さらに合金化すると絶縁性基板との密着性が若干低下する(拡散、合金化により活性金属膜が絶縁性基板から剥がれる)虞もある。そこで、本発明の効果を更に向上させるために、活性金属層と表面導体層との間に非透過層を介在させると、非透過層がバリアとなり、高温焼成時に活性金属層と表面導体層を構成する金属とが、相互に拡散するのを防止できる。さらに、活性金属層は、形成後、空気中に暴露すると活性金属が酸化され易く、接合層としての機能が低下する虞がある。これに対して、比較的酸化され難い金属を非透過層(バリア層)として被覆することで、活性金属の酸化を抑制できる。
(Non-transparent layer)
The bonding layer may be formed of the active metal layer alone, but the active metal layer is capable of highly improving the electrical properties of the surface conductor layer and the adhesion between the surface conductor layer and the insulating substrate. Further, a non-transmissive layer may be interposed between the surface conductor layer and the surface conductor layer. Phenomenon that occurs between the active metal layer and the surface conductor layer, although the bonding layer is formed of the active metal layer alone, has higher electrical characteristics and adhesion than conventional via-filled substrates If the active metal layer diffuses into the surface conductor layer, the electrical characteristics of the surface conductor layer may be slightly reduced. On the other hand, when the metal constituting the surface conductor layer diffuses into the active metal layer and further alloyed, the adhesion to the insulating substrate is slightly reduced (the active metal film is peeled off from the insulating substrate due to diffusion and alloying). There is also a fear. Therefore, in order to further improve the effect of the present invention, when a non-permeable layer is interposed between the active metal layer and the surface conductor layer, the non-permeable layer serves as a barrier, and the active metal layer and the surface conductor layer are removed during high-temperature firing. It is possible to prevent the constituent metals from diffusing each other. Furthermore, when the active metal layer is formed and exposed to air, the active metal is likely to be oxidized, and the function as a bonding layer may be reduced. On the other hand, the oxidation of the active metal can be suppressed by coating a metal that is relatively difficult to oxidize as a non-permeable layer (barrier layer).

非透過層は、バリア性金属又はこのバリア性金属を含む合金を含む。前記バリア性金属としては、前述のバリア性を有し、かつ表面導体層や導電ビア部を構成する金属と異なっていれば特に限定されず、例えば、Mo、W、Ni、Pd、Ptなどが挙げられる。これらのバリア性金属は、単独で又は二種以上組み合わせて使用でき、二種以上を組み合わせた合金であってもよい。   The non-permeable layer includes a barrier metal or an alloy containing the barrier metal. The barrier metal is not particularly limited as long as it has the above-described barrier property and is different from the metal constituting the surface conductor layer or the conductive via portion. For example, Mo, W, Ni, Pd, Pt, etc. Can be mentioned. These barrier metals can be used alone or in combination of two or more kinds, and may be an alloy in which two or more kinds are combined.

これらのバリア性金属のうち、導電性、安定性、表面導体層との密着性、バリア性から、Pd、Pt、Niが好ましく、通常、これらのバリア性金属単体が汎用される。   Among these barrier metals, Pd, Pt, and Ni are preferable from the viewpoints of conductivity, stability, adhesion to the surface conductor layer, and barrier properties. Usually, these barrier metals are generally used.

非透過層は、バリア性金属を含んでいればよく、例えば、バリア性金属化合物であってもよいが、通常、バリア性金属単体、バリア性金属同士の合金である。   The non-permeable layer only needs to contain a barrier metal, and may be, for example, a barrier metal compound, but is usually a single barrier metal or an alloy of barrier metals.

非透過層の平均厚みは0.01μm以上であってもよく、例えば0.01〜1.0μm、好ましくは0.05〜0.5μm、さらに好ましくは0.1〜0.3μm程度である。非透過層の厚みが薄過ぎると、活性金属層の効果が低下したり、表面導体層と絶縁性基板との密着性が低下する虞がある。非透過層の厚みが厚すぎると、コスト的に不利になる。   The average thickness of the non-transmissive layer may be 0.01 μm or more, for example, 0.01 to 1.0 μm, preferably 0.05 to 0.5 μm, and more preferably about 0.1 to 0.3 μm. If the thickness of the non-transmissive layer is too thin, the effect of the active metal layer may be reduced, or the adhesion between the surface conductor layer and the insulating substrate may be reduced. If the thickness of the non-permeable layer is too thick, it is disadvantageous in terms of cost.

(親和層)
接合層は、表面導体層と絶縁性基板との密着性をより向上させるために、表面導体層と接する最表面に親和層(表面導体層との親和性を高める層)を含んでいてもよい。親和層は、表面導体層と接触すればよく、活性金属層の上に積層してもよく、非透過層の上に形成してもよい。親和層を表面導体層と接触させることにより、表面導体層との親和性(濡れ性)が高まり、表面導体層と絶縁性基板(詳しくは、活性金属層又は非透過層)とを良好に接合できる。なお、非透過層の金属が接合層の性質をも有する金属である場合は、非透過層は接合層を兼ねることもできる。
(Affinity layer)
The bonding layer may include an affinity layer (a layer that increases the affinity with the surface conductor layer) on the outermost surface in contact with the surface conductor layer in order to further improve the adhesion between the surface conductor layer and the insulating substrate. . The affinity layer may be in contact with the surface conductor layer, may be laminated on the active metal layer, or may be formed on the non-permeable layer. By bringing the affinity layer into contact with the surface conductor layer, the affinity (wetting property) with the surface conductor layer is increased, and the surface conductor layer and the insulating substrate (specifically, the active metal layer or the non-transparent layer) are bonded satisfactorily. it can. In addition, when the metal of the non-transmissive layer is a metal having the property of the bonding layer, the non-transmissive layer can also serve as the bonding layer.

親和層は、接合層と接触する層(非透過層又は活性金属層)を形成する金属と異なる金属であり、かつ表面導体層に含まれる金属と同一又は合金化可能な金属(親和用金属)を含む。親和用金属としては、例えば、Ni、Pd、Pt、Cu、Ag、Au、Alなどが挙げられる。これらの親和用金属は、単独で又は二種以上組み合わせて使用でき、二種以上を組み合わせた合金であってもよい。   The affinity layer is a metal that is different from the metal that forms the layer (non-permeable layer or active metal layer) in contact with the bonding layer, and can be the same as or alloyed with the metal contained in the surface conductor layer (affinity metal). including. Examples of the affinity metal include Ni, Pd, Pt, Cu, Ag, Au, and Al. These metal for affinity can be used individually or in combination of 2 or more types, The alloy which combined 2 or more types may be sufficient.

これらの親和用金属のうち、表面導体層に含まれる金属と同一の金属が好ましい。好ましい親和用金属は、例えば、Ni、Cu、Ag、Au、Alを含む金属であってもよく、通常、これらの金属単体が汎用される。これらの親和用金属は、導電ビア部及び表面導体層として通常使用される高導電性金属であり、特に、表面導体層に含まれる金属と同一である場合、濡れ性及び密着性を向上できるため、絶縁性基板とより強固に密着できる。   Of these metals for affinity, the same metal as that contained in the surface conductor layer is preferred. A preferable metal for affinity may be, for example, a metal containing Ni, Cu, Ag, Au, or Al, and these simple metals are generally used. These affinity metals are highly conductive metals that are usually used as conductive via portions and surface conductor layers, and in particular, when they are the same as the metals contained in the surface conductor layers, they can improve wettability and adhesion. It is possible to adhere more firmly to the insulating substrate.

親和層は、親和用金属を含んでいればよく、例えば、親和用金属化合物であってもよいが、通常、親和用金属単体、親和用金属同士の合金である。   The affinity layer only needs to contain an affinity metal. For example, the affinity layer may be an affinity metal compound, but is usually an affinity metal simple substance or an alloy of affinity metals.

親和層の平均厚みは0.01μm以上であってもよく、例えば0.01〜0.5μm、好ましくは0.1〜0.3μm、さらに好ましくは0.15〜0.25μm程度である。親和層の厚みが薄過ぎると、親和層を形成する効果が低下する虞がある。   The average thickness of the affinity layer may be 0.01 μm or more, for example, 0.01 to 0.5 μm, preferably 0.1 to 0.3 μm, and more preferably about 0.15 to 0.25 μm. If the affinity layer is too thin, the effect of forming the affinity layer may be reduced.

接合層の平均厚みは0.05μm以上であってもよく、例えば0.1〜1μm、好ましくは0.2〜0.8μm、さらに好ましくは0.3〜0.5μm程度である。   The average thickness of the bonding layer may be 0.05 μm or more, for example, 0.1 to 1 μm, preferably 0.2 to 0.8 μm, and more preferably about 0.3 to 0.5 μm.

(表面導体層)
表面導体層(又は表面導体膜)は、前記接合層に積層されており、導体(特に焼結導体)を含み、かつ多孔質構造を有することにより、表裏導通タイプの両面配線基板として高導電性を実現できる。表面導体層は、少なくとも一部の領域で接合層を介在して絶縁性基板に積層されていればよく、接合層を介さずに絶縁性基板に直接表面導体層が積層されている領域が存在してもよい。例えば、経済性を向上させるために、高度な密着力やパターン精度が要求される領域(通常は表面)には接合層を介在させ、高度に要求されない領域(通常は裏面)では接合層を介在させなくてもよい。両面配線基板の性能の点からは、全ての表面導電層が接合層を介在して絶縁性基板に積層されるのが好ましい。
(Surface conductor layer)
The surface conductor layer (or surface conductor film) is laminated on the bonding layer, includes a conductor (especially a sintered conductor), and has a porous structure. Can be realized. The surface conductor layer only needs to be laminated on the insulating substrate with a bonding layer interposed in at least a part of the region, and there is a region where the surface conductor layer is directly laminated on the insulating substrate without the bonding layer. May be. For example, in order to improve economy, a bonding layer is interposed in a region (usually the front surface) where a high degree of adhesion or pattern accuracy is required, and a bonding layer is interposed in a region where it is not highly required (usually the back surface). You don't have to. From the viewpoint of the performance of the double-sided wiring board, it is preferable that all the surface conductive layers are laminated on the insulating substrate with a bonding layer interposed.

表面導体層に含まれる導体は、好ましい態様も含め、前記導電ビア部に含まれる導体と同一である。導体は、焼結導体であってもよい。表面導体層は、本発明の効果を損なわない範囲であれば、半導体や絶縁体などの非導体(例えば、セラミックなどの充填材、焼成後に残存した有機ビヒクル、ガラス成分などの無機バインダーなど)を含んでいてもよい。表面導体層中の導体の割合は50質量%以上であってもよく、例えば90質量%、好ましくは95質量%以上、さらに好ましくは99質量%以上であり、特に100質量%(導体単独で形成)であってもよい。表面導体層は、前述のように、接合層を介在させることにより、ガラス成分などの無機バインダーを含まなくても絶縁性基板との密着性を向上できる。そのため、表面導体層は、無機バインダー(特にガラス成分)を実質的に含まなくてもよく、ガラス成分を含まないのが好ましい。無機バインダー(特にガラス成分)の割合は、導体100質量部に対して1質量部以下(特に0.1質量部以下)であり、ガラス成分の割合が多すぎると、密着性及び電気特性が低下する虞がある。   The conductor contained in the surface conductor layer is the same as the conductor contained in the conductive via part, including preferred embodiments. The conductor may be a sintered conductor. As long as the surface conductor layer does not impair the effects of the present invention, a non-conductor such as a semiconductor or an insulator (for example, a filler such as ceramic, an organic vehicle remaining after firing, an inorganic binder such as a glass component) is used. May be included. The proportion of the conductor in the surface conductor layer may be 50% by mass or more, for example, 90% by mass, preferably 95% by mass or more, more preferably 99% by mass or more, and particularly 100% by mass (formed by the conductor alone). ). As described above, the surface conductor layer can improve the adhesion to the insulating substrate even if it does not contain an inorganic binder such as a glass component by interposing a bonding layer. Therefore, the surface conductor layer may not substantially contain an inorganic binder (particularly a glass component) and preferably does not contain a glass component. The ratio of the inorganic binder (particularly the glass component) is 1 part by mass or less (particularly 0.1 part by mass or less) with respect to 100 parts by mass of the conductor. There is a risk of doing.

また、表面導体層は、多孔質構造を有する多孔質体であるため、表面導体層の弾性率が低く、表面導体層と絶縁性基板との熱膨張率の差によって生じる熱応力が緩和され、耐熱衝撃性を向上できる。多孔質体の多孔質構造は、特に限定されず、連通性気孔構造、独立性気孔構造、この両者の混合構造のいずれであってもよい。表面導体層の気密性や、メッキ液に対するバリア性から、独立性気孔構造が好ましい。特に、導体ペースト(金属ペースト又は導電性ペースト)を用いて得られた表面導体層は、焼成によって生じた多孔質体(焼結体)であってもよい。多孔質体の平均孔径は、例えば0.01〜5μm、好ましくは0.05〜3μm、さらに好ましくは0.1〜2μm程度である。多孔質体の空隙率は、例えば1〜40体積%、好ましくは5〜30体積%、さらに好ましくは10〜20体積%程度である。空隙率が大きすぎると、導電性が低下する虞があり、小さすぎると、耐熱衝撃性が低下する虞がある。   Moreover, since the surface conductor layer is a porous body having a porous structure, the elastic modulus of the surface conductor layer is low, the thermal stress caused by the difference in thermal expansion coefficient between the surface conductor layer and the insulating substrate is relaxed, Thermal shock resistance can be improved. The porous structure of the porous body is not particularly limited, and may be any of a continuous pore structure, an independent pore structure, or a mixed structure of both. An independent pore structure is preferred from the airtightness of the surface conductor layer and the barrier property against the plating solution. In particular, the surface conductor layer obtained using a conductor paste (metal paste or conductive paste) may be a porous body (sintered body) generated by firing. The average pore diameter of the porous body is, for example, about 0.01 to 5 μm, preferably about 0.05 to 3 μm, and more preferably about 0.1 to 2 μm. The porosity of the porous body is, for example, about 1 to 40% by volume, preferably about 5 to 30% by volume, and more preferably about 10 to 20% by volume. If the porosity is too large, the electrical conductivity may decrease, and if it is too small, the thermal shock resistance may decrease.

また、表面導体層は、導電ビア部を被覆することにより、高メッキ適性の両面導通配線基板も実現できる。すなわち、孔部(貫通孔)を金属焼結体で充填した導電ビア部を有する表裏導通タイプの両面配線基板では、直接的にメッキなどの湿式処理を行うと、薬液が導電ビア部内に侵入し、膨れや剥離、変色などを発生し易い。これに対して、導電ビア部を表面導体層で被覆することにより、前記膨れや剥離、変色などを抑制でき、耐メッキ性を向上できる。表面導体層は、通常、パターン形状に形成されているが、パターン形状は、導電ビア部を被覆しているのが好ましい。   Moreover, the surface conductor layer can also realize a double-sided conductive wiring board suitable for high plating by covering the conductive via portion. That is, in a front and back conductive type double-sided wiring board having a conductive via portion filled with a metal sintered body in a hole (through hole), when wet processing such as plating is performed directly, the chemical solution enters the conductive via portion. , Blistering, peeling, and discoloration are likely to occur. On the other hand, by covering the conductive via portion with the surface conductor layer, the swelling, peeling, discoloration and the like can be suppressed, and the plating resistance can be improved. The surface conductor layer is usually formed in a pattern shape, but the pattern shape preferably covers the conductive via portion.

さらに、表面導体層は、薄膜である接合層に比べて厚膜であり、表面導体層を形成するにあたり、薄膜法による接合層の形成と厚膜法による表面導体層の形成とを組み合わせて、表裏表面及び貫通孔を導通させ得る配線形成を実現できる。そのため、接合層により、表面導体層は、ガラス成分を用いなくても絶縁性基板との高い密着性を実現できる。本発明では、このような構成により、前記特徴に加えて、密着性、信頼性、導電性(大電流対応)、パターン精度、コストなどの全ての面において特徴を発揮できる。   Furthermore, the surface conductor layer is thicker than the bonding layer which is a thin film, and in forming the surface conductor layer, the formation of the bonding layer by the thin film method and the formation of the surface conductor layer by the thick film method are combined, Wiring formation that can connect the front and back surfaces and the through hole can be realized. Therefore, the surface conductor layer can realize high adhesion to the insulating substrate without using a glass component due to the bonding layer. In the present invention, in addition to the above characteristics, the present invention can exhibit characteristics in all aspects such as adhesion, reliability, conductivity (corresponding to a large current), pattern accuracy, and cost.

表面導体層の膜厚は、必要な電流量に応じて設定すればよく、本発明では表面導体層が多孔質体であるため、従来の方法では形成が困難であった厚膜、例えば、200μm以上でも高い信頼性を有する超厚膜の形成も可能である。表面導体層の平均厚みは0.5μm以上であってもよく、例えば1〜1000μm、好ましくは2〜600μm(例えば3〜500μm)、さらに好ましくは4〜300μm(特に5〜200μm)程度である。表面導体層の厚みが薄過ぎると、電気特性や耐メッキ性が低下する虞がある。表面導体層の厚みが厚すぎると、コスト的に不利になる。   The film thickness of the surface conductor layer may be set according to the required amount of current, and since the surface conductor layer is a porous body in the present invention, it is difficult to form with a conventional method, for example, 200 μm. Even with the above, it is possible to form an ultra-thick film having high reliability. The average thickness of the surface conductor layer may be 0.5 μm or more, for example, 1 to 1000 μm, preferably 2 to 600 μm (for example, 3 to 500 μm), and more preferably about 4 to 300 μm (particularly 5 to 200 μm). If the thickness of the surface conductor layer is too thin, the electrical characteristics and plating resistance may be reduced. If the thickness of the surface conductor layer is too thick, it is disadvantageous in terms of cost.

表面導体層は接合層に比べて厚肉であり、表面導体層の平均厚みは、接合層の平均厚みに対して3〜5000倍程度の範囲から選択でき、例えば5〜3000倍(例えば5〜1000倍)、好ましくは8〜2000倍(例えば10〜1500倍)、さらに好ましくは10〜1000倍(特に15〜500倍)程度である。表面導体層の厚み比が小さ過ぎると、電気特性が低下する虞があり、逆に厚過ぎると、コスト的に不利である。   The surface conductor layer is thicker than the bonding layer, and the average thickness of the surface conductor layer can be selected from a range of about 3 to 5000 times the average thickness of the bonding layer, for example, 5 to 3000 times (for example, 5 to 5 times). 1000 times), preferably 8 to 2000 times (for example, 10 to 1500 times), more preferably about 10 to 1000 times (especially 15 to 500 times). If the thickness ratio of the surface conductor layer is too small, the electrical characteristics may be deteriorated. Conversely, if it is too thick, it is disadvantageous in terms of cost.

(メッキ層)
本発明の両面配線基板は、前記表面導体層にさらにメッキ層が積層されていてもよい。メッキ層としては、金属種は特に限定されず、例えば、銅メッキ、ニッケルメッキ、銀メッキ、ニッケル金メッキ、ニッケルパラジウム金メッキ、錫メッキ、はんだメッキなどが挙げられる。これらのうち、金、銀、パラジウム、白金などの貴金属を含むメッキ層が好ましく、特に、第2のエッチング工程としてリフトオフ法でパターンを形成する場合に有効である。
(Plating layer)
In the double-sided wiring board of the present invention, a plating layer may be further laminated on the surface conductor layer. The metal type of the plating layer is not particularly limited, and examples thereof include copper plating, nickel plating, silver plating, nickel gold plating, nickel palladium gold plating, tin plating, and solder plating. Among these, a plating layer containing a noble metal such as gold, silver, palladium, or platinum is preferable, and is particularly effective when a pattern is formed by a lift-off method as the second etching step.

メッキ層は、乾式メッキ層であってもよいが、本発明の効果が顕著に発現する点から、湿式メッキ層が好ましい。湿式メッキは、メッキ層の形成時に湿式工程が必要であり、メッキ層形成時にメッキ液がビア充填部に混入し、膨れや剥離が発生し易いためである。湿式メッキとしては、例えば、電気メッキ、無電解メッキなどが挙げられる。さらに、メッキ方法としては、メッキ金属種やメッキ膜厚を幅広く選択できる点から、電気メッキが特に好ましい。   The plating layer may be a dry plating layer, but a wet plating layer is preferable from the standpoint that the effects of the present invention are remarkably exhibited. This is because wet plating requires a wet process at the time of forming the plating layer, and the plating solution is likely to be mixed into the via filling portion at the time of forming the plating layer, so that swelling and peeling are likely to occur. Examples of wet plating include electroplating and electroless plating. Furthermore, as a plating method, electroplating is particularly preferable because a wide variety of plating metal types and plating film thicknesses can be selected.

メッキ層の平均厚み(複数のメッキ層を積層する場合、総厚み)は、例えば0.5〜30μm、好ましくは1〜10μm、さらに好ましくは1.5〜5μm(特に2〜4μm)程度である。   The average thickness of the plating layer (the total thickness when a plurality of plating layers are laminated) is, for example, about 0.5 to 30 μm, preferably 1 to 10 μm, and more preferably 1.5 to 5 μm (particularly 2 to 4 μm). .

[両面配線基板の製造方法]
本発明の両面配線基板は、例えば、孔部を有する絶縁性基板の孔部に、金属粒子及び有機ビヒクルを含む導電ビア部用導体ペーストを充填するビア充填工程、前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し、導電ビア部を形成するビア焼成工程、前記導電ビア部を備えた絶縁性基板の表面に、活性金属層を含む接合層を形成する接合層形成工程、接合層の上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する導体塗布工程、塗布した前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し、導体を含み、かつ多孔質構造を有する表面導体層を形成する導体焼成工程を経て得てもよい。
[Manufacturing method of double-sided wiring board]
The double-sided wiring board according to the present invention includes, for example, a via filling step of filling a hole of an insulating substrate having a hole with a conductive paste for a conductive via part including metal particles and an organic vehicle, and the metal particles contained in the conductor paste A conductive paste is fired by heating to a temperature equal to or higher than the sintering temperature, a via firing step for forming a conductive via portion, and a bonding layer including an active metal layer is formed on the surface of the insulating substrate having the conductive via portion. A layer forming step, a conductor coating step of applying a conductive paste for a surface conductor layer containing metal particles and an organic vehicle on the bonding layer, a conductor heated to a temperature higher than the sintering temperature of the metal particles contained in the applied conductor paste You may obtain through the conductor baking process which bakes a paste and forms the surface conductor layer which contains a conductor and has a porous structure.

(ビア充填工程)
充填工程において、導電ビア部用導体ペースト(金属ペースト又は導電性ペースト)は、前記導電性金属で形成された金属粒子を含む。
(Via filling process)
In the filling step, the conductive via portion conductive paste (metal paste or conductive paste) includes metal particles formed of the conductive metal.

金属粒子の平均粒径(中心粒径)は、100μm以下(特に50μm以下)程度であり、例えば0.001〜50μm、好ましくは0.01〜20μm、さらに好ましくは0.1〜10μm程度である。平均粒径が大きすぎると、孔部への緊密な充填が困難となる虞がある。   The average particle diameter (center particle diameter) of the metal particles is about 100 μm or less (particularly 50 μm or less), for example, 0.001 to 50 μm, preferably 0.01 to 20 μm, and more preferably about 0.1 to 10 μm. . If the average particle size is too large, close filling of the holes may be difficult.

金属粒子は、ペースト中の金属含有量を向上でき、導電ビア部の緻密性及び導電性を向上できる点から、粒径1μm未満(例えば1nm以上1μm未満)の金属小粒子と粒径1〜50μmの金属大粒子とを含むのが好ましい。   The metal particles can improve the metal content in the paste and can improve the density and conductivity of the conductive via part, so that the metal small particles having a particle size of less than 1 μm (for example, 1 nm or more and less than 1 μm) and a particle size of 1 to 50 μm. It is preferable to contain large metal particles.

金属小粒子の平均粒径(中心粒径)は0.01〜0.9μm(特に0.1〜0.8μm)程度の範囲から選択できる。特に、金属小粒子がCu粒子である場合、金属小粒子の平均粒径は、例えば0.1〜0.95μm、好ましくは0.3〜0.9μm、さらに好ましくは0.4〜0.85μm程度である。金属小粒子がAg粒子である場合、金属小粒子の平均粒径は、例えば0.1〜0.8μm、好ましくは0.1〜0.5μm、さらに好ましくは0.1〜0.3μm程度である。金属小粒子の平均粒径が小さすぎると、導体ペーストの粘度が上昇して取り扱い性が困難となる虞があり、大きすぎると、緻密性向上効果が低下する虞がある。   The average particle size (center particle size) of the small metal particles can be selected from a range of about 0.01 to 0.9 μm (particularly 0.1 to 0.8 μm). In particular, when the small metal particles are Cu particles, the average particle size of the small metal particles is, for example, 0.1 to 0.95 μm, preferably 0.3 to 0.9 μm, and more preferably 0.4 to 0.85 μm. Degree. When the metal small particles are Ag particles, the average particle diameter of the metal small particles is, for example, 0.1 to 0.8 μm, preferably 0.1 to 0.5 μm, and more preferably about 0.1 to 0.3 μm. is there. If the average particle size of the small metal particles is too small, the viscosity of the conductor paste may increase and handling may be difficult, and if it is too large, the effect of improving the denseness may be reduced.

金属小粒子は、ペースト中の金属含有量を一層向上でき、より高い緻密性を有する導電ビア部を形成できる点から、粒径100nm以下の金属ナノ粒子を含むのが好ましい。金属ナノ粒子の平均粒径(中心粒径)は、例えば5〜80nm、好ましくは10〜60nm、さらに好ましくは15〜45nm(特に20〜40nm)程度である。金属ナノ粒子の平均粒径が小さすぎると、取り扱い性が困難となる虞があり、大きすぎると、導電ビア部の緻密性を向上する効果が小さくなる虞がある。   The metal small particles preferably contain metal nanoparticles having a particle size of 100 nm or less from the viewpoint that the metal content in the paste can be further improved and a conductive via portion having higher density can be formed. The average particle diameter (center particle diameter) of the metal nanoparticles is, for example, about 5 to 80 nm, preferably 10 to 60 nm, and more preferably about 15 to 45 nm (particularly 20 to 40 nm). If the average particle size of the metal nanoparticles is too small, the handleability may be difficult, and if it is too large, the effect of improving the density of the conductive via portion may be reduced.

金属ナノ粒子は、保護コロイド(酢酸などのカルボン酸や高分子分散剤など)を含む金属コロイド粒子であってもよい。金属コロイド粒子としては、例えば、特開2010−202943号公報、特開2010−229544号公報、特開2011−77177号公報、特開2011−93297号公報、特開2011−94233号公報などに記載の金属コロイド粒子などを利用できる。   The metal nanoparticles may be metal colloid particles containing a protective colloid (such as a carboxylic acid such as acetic acid or a polymer dispersant). Examples of the metal colloid particles are described in JP 2010-202943 A, JP 2010-229544 A, JP 2011-77177 A, JP 2011-93297 A, JP 2011-94233 A, and the like. Metal colloidal particles can be used.

金属ナノ粒子の割合は、金属小粒子全体に対して0〜90質量%であってもよく、例えば5〜90質量%、好ましくは10〜80質量%、さらに好ましくは20〜70質量%(特に30〜60質量%)程度である。金属ナノ粒子の割合が多すぎると、付帯的に含有する保護コロイドなどの有機物も多くなり、導体ペーストの焼結収縮が大きくなる虞がある。   The proportion of the metal nanoparticles may be 0 to 90 mass% with respect to the whole metal small particles, for example, 5 to 90 mass%, preferably 10 to 80 mass%, more preferably 20 to 70 mass% (particularly 30 to 60% by mass). If the proportion of metal nanoparticles is too large, the amount of organic matter such as protective colloids incidentally increases, which may increase the sintering shrinkage of the conductor paste.

金属大粒子の平均粒径(中心粒径)は1.5〜30μm(特に2〜10μm)程度の範囲から選択できる。特に、金属大粒子がCu粒子である場合、金属大粒子の平均粒径は、例えば2〜30μm、好ましくは3〜20μm、さらに好ましくは5〜10μm程度である。金属大粒子がAg粒子である場合、金属大粒子の平均粒径は、例えば1.2〜20μm、好ましくは1.5〜10μm、さらに好ましくは2〜5μm程度である。金属大粒子の平均粒径が小さすぎると、導体ペーストの焼結収縮が大きくなる虞があり、大きすぎると、導電ビア部の充填性が低下する虞がある。   The average particle size (center particle size) of the large metal particles can be selected from a range of about 1.5 to 30 μm (particularly 2 to 10 μm). In particular, when the large metal particles are Cu particles, the average particle size of the large metal particles is, for example, 2 to 30 μm, preferably 3 to 20 μm, and more preferably about 5 to 10 μm. When the metal large particles are Ag particles, the average particle diameter of the metal large particles is, for example, 1.2 to 20 μm, preferably 1.5 to 10 μm, and more preferably about 2 to 5 μm. If the average particle size of the large metal particles is too small, the sintering shrinkage of the conductor paste may increase, and if it is too large, the filling property of the conductive via portion may decrease.

金属小粒子と金属大粒子との配合比は、体積比として、金属小粒子/金属大粒子=10/90〜50/50程度の範囲から選択でき、例えば15/85〜45/55、好ましくは20/80〜40/60、さらに好ましくは25/75〜35/65程度である。金属小粒子が金属ナノ粒子を含む場合、両者の配合比は、体積比として、例えば、金属小粒子/金属大粒子=20/80〜70/30、好ましくは30/70〜60/40、さらに好ましくは40/60〜60/40程度である。なお、導体ペーストに用いる金属粒子の材質が1種類の場合は、体積比は質量比と同じであるため、質量ベースで配合すればよいが、比重の異なる2種以上の金属粒子を使用する場合は、それぞれの配合体積を質量に換算して配合すればよい。   The mixing ratio of the small metal particles to the large metal particles can be selected from the range of the small metal particles / large metal particles = 10/90 to 50/50 as the volume ratio, for example, 15/85 to 45/55, preferably 20/80 to 40/60, more preferably about 25/75 to 35/65. When the metal small particles include metal nanoparticles, the mixing ratio of the two is, for example, as a volume ratio, for example, metal small particles / metal large particles = 20/80 to 70/30, preferably 30/70 to 60/40, Preferably it is about 40 / 60-60 / 40. In addition, when the material of the metal particles used for the conductor paste is one kind, the volume ratio is the same as the mass ratio, so it may be blended on a mass basis, but when two or more kinds of metal particles having different specific gravities are used. May be blended by converting each blending volume into mass.

金属粒子の粒径の測定方法としては、レーザー回折散乱式粒度分布測定装置や透過型電子顕微鏡(TEM)で測定でき、詳しくは後述する実施例に記載の方法で測定できる。   As a measuring method of the particle size of a metal particle, it can measure with a laser diffraction scattering type particle size distribution measuring apparatus and a transmission electron microscope (TEM), and can measure in detail by the method as described in the Example mentioned later.

導体ペーストは、さらに有機ビヒクルを含む。有機ビヒクルには、有機バインダー、分散媒(有機溶媒)などが含まれる。なお、前述の金属コロイド粒子に含まれる保護コロイド(カルボン酸や高分子分散剤など)も有機ビヒクルに含まれる。有機ビヒクルは、有機バインダーと分散媒との組み合わせであってもよい。   The conductor paste further includes an organic vehicle. The organic vehicle includes an organic binder, a dispersion medium (organic solvent), and the like. Note that protective colloids (such as carboxylic acids and polymer dispersants) contained in the above-described metal colloid particles are also included in the organic vehicle. The organic vehicle may be a combination of an organic binder and a dispersion medium.

有機バインダーとしては、例えば、熱可塑性樹脂(オレフィン系樹脂、ビニル系樹脂、アクリル系樹脂、スチレン系樹脂、ポリエーテル系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、セルロース誘導体など)、熱硬化性樹脂(熱硬化性アクリル系樹脂、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル系樹脂、ポリウレタン系樹脂など)などが挙げられる。これらの有機バインダーは、単独で又は二種以上組み合わせて使用できる。これらの有機バインダーのうち、アクリル系樹脂(ポリメチルメタクリレート、ポリブチルメタクリレートなど)、セルロース誘導体(ニトロセルロース、エチルセルロース、ブチルセルロース、酢酸セルロースなど)、ポリエーテル類(ポリオキシメチレンなど)、ポリビニル類(ポリブタジエン、ポリイソプレンなど)などが汎用され、熱分解性などの点から、ポリ(メタ)アクリル酸メチルやポリ(メタ)アクリル酸ブチルなどのポリ(メタ)アクリル酸C1−10アルキルエステルが好ましい。 Examples of organic binders include thermoplastic resins (olefin resins, vinyl resins, acrylic resins, styrene resins, polyether resins, polyester resins, polyamide resins, cellulose derivatives, etc.), thermosetting resins ( Thermosetting acrylic resin, epoxy resin, phenol resin, unsaturated polyester resin, polyurethane resin, etc.). These organic binders can be used alone or in combination of two or more. Among these organic binders, acrylic resins (polymethyl methacrylate, polybutyl methacrylate, etc.), cellulose derivatives (nitrocellulose, ethyl cellulose, butyl cellulose, cellulose acetate, etc.), polyethers (polyoxymethylene, etc.), polyvinyls ( Polybutadiene, polyisoprene, etc.) are widely used, and poly (meth) acrylic acid C 1-10 alkyl esters such as poly (meth) methyl acrylate and poly (meth) butyl butyl are preferred from the viewpoint of thermal decomposability and the like. .

分散媒としては、例えば、芳香族炭化水素(パラキシレンなど)、エステル類(乳酸エチルなど)、ケトン類(イソホロンなど)、アミド類(ジメチルホルムアミドなど)、脂肪族アルコール(オクタノール、デカノール、ジアセトンアルコールなど)、セロソルブ類(メチルセロソルブ、エチルセロソルブなど)、セロソルブアセテート類(エチルセロソルブアセテート、ブチルセロソルブアセテートなど)、カルビトール類(カルビトール、メチルカルビトール、エチルカルビトールなど)、カルビトールアセテート類(エチルカルビトールアセテート、ブチルカルビトールアセテートなど)、脂肪族多価アルコール類(エチレングリコール、ジエチレングリコール、ジプロピレングリコール、ブタンジオール、ペンタンジオール、トリエチレングリコール、グリセリンなど)、脂環族アルコール類[例えば、シクロヘキサノールなどのシクロアルカノール類;テルピネオール、ジヒドロテルピネオールなどのテルペンアルコール類(モノテルペンアルコールなど)など]、芳香族アルコール類(メタクレゾールなど)、芳香族カルボン酸エステル類(ジブチルフタレート、ジオクチルフタレートなど)、窒素含有複素環化合物(ジメチルイミダゾール、ジメチルイミダゾリジノンなど)などが挙げられる。これらの分散媒は、単独で又は二種以上組み合わせて使用できる。これらの分散媒のうち、ペーストの流動性や充填性など点から、ペンタンジオールなどの脂肪族多価アルコール、テルピネオールなどの脂環族アルコールが好ましい。   Examples of the dispersion medium include aromatic hydrocarbons (such as paraxylene), esters (such as ethyl lactate), ketones (such as isophorone), amides (such as dimethylformamide), and aliphatic alcohols (octanol, decanol, diacetone). Alcohol), cellosolves (methyl cellosolve, ethyl cellosolve, etc.), cellosolve acetates (ethyl cellosolve acetate, butyl cellosolve acetate, etc.), carbitols (carbitol, methyl carbitol, ethyl carbitol, etc.), carbitol acetates ( Ethyl carbitol acetate, butyl carbitol acetate, etc.), aliphatic polyhydric alcohols (ethylene glycol, diethylene glycol, dipropylene glycol, butanediol, pentanediol, Tylene glycol, glycerin, etc.), alicyclic alcohols [for example, cycloalkanols such as cyclohexanol; terpene alcohols such as terpineol and dihydroterpineol (monoterpene alcohols, etc.)], aromatic alcohols (such as metacresol) And aromatic carboxylic acid esters (dibutyl phthalate, dioctyl phthalate, etc.), nitrogen-containing heterocyclic compounds (dimethyl imidazole, dimethyl imidazolidinone, etc.) and the like. These dispersion media can be used alone or in combination of two or more. Of these dispersion media, aliphatic polyhydric alcohols such as pentanediol and alicyclic alcohols such as terpineol are preferred from the viewpoint of paste fluidity and filling properties.

有機バインダーと分散媒とを組み合わせる場合、有機バインダーの割合は、分散媒100質量部に対して、例えば1〜200質量部、好ましくは5〜100質量部、さらに好ましくは10〜50質量部程度である。   When combining an organic binder and a dispersion medium, the ratio of the organic binder is, for example, about 1 to 200 parts by weight, preferably about 5 to 100 parts by weight, and more preferably about 10 to 50 parts by weight with respect to 100 parts by weight of the dispersion medium. is there.

有機ビヒクルの割合は、金属粒子100質量部に対して30質量部以下であってもよく、例えば1〜30質量部、好ましくは3〜20質量部、さらに好ましくは4〜15質量部(特に5〜10質量部)程度である。有機ビヒクルの体積割合が大きすぎると、充填後の乾燥や焼成による導体ペーストの収縮率が大きくなり、ボイドや隙間が発生する虞がある。   The proportion of the organic vehicle may be 30 parts by mass or less with respect to 100 parts by mass of the metal particles, for example, 1 to 30 parts by mass, preferably 3 to 20 parts by mass, more preferably 4 to 15 parts by mass (particularly 5 10 mass parts). If the volume ratio of the organic vehicle is too large, the shrinkage rate of the conductor paste due to drying or baking after filling increases, and voids or gaps may be generated.

導体ペーストは、さらに無機バインダーを含んでいてもよい。無機バインダーとしては、例えば、ホウケイ酸系ガラス、ホウケイ酸亜鉛系ガラス、ビスマス系ガラス、鉛系ガラスなどの低融点ガラスなどが挙げられる。これらの無機バインダーは、単独で又は二種以上組み合わせて使用できる。これらの無機バインダーのうち、メッキ処理に対する耐久性などの点から、ホウケイ酸系ガラス又はホウケイ酸亜鉛系ガラスが好ましい。   The conductor paste may further contain an inorganic binder. Examples of the inorganic binder include low-melting glass such as borosilicate glass, zinc borosilicate glass, bismuth glass, and lead glass. These inorganic binders can be used alone or in combination of two or more. Among these inorganic binders, borosilicate glass or zinc borosilicate glass is preferable from the viewpoint of durability against plating.

無機バインダーの質量割合は、ペースト全体に対して10質量%以下であり、例えば0.1〜10質量%、好ましくは0.2〜5質量%、さらに好ましくは0.3〜1質量%程度である。なお、孔部壁面に接合層と同一の層を積層した場合、導体ペーストは、無機バインダーを含んでいなくても、導電ビア部と絶縁性基板の孔部壁面との密着性を向上できるため、導電ビア部の導電性を向上できる点から、導体ペーストは、無機バインダー(特にガラス成分)を含まないのが好ましい。   The mass ratio of the inorganic binder is 10% by mass or less with respect to the whole paste, for example, 0.1 to 10% by mass, preferably 0.2 to 5% by mass, and more preferably about 0.3 to 1% by mass. is there. Note that when the same layer as the bonding layer is laminated on the hole wall surface, the conductive paste can improve the adhesion between the conductive via portion and the hole wall surface of the insulating substrate even if it does not contain an inorganic binder. The conductive paste preferably does not contain an inorganic binder (particularly a glass component) from the viewpoint of improving the conductivity of the conductive via part.

導体ペーストは、焼成前後の体積変化率が小さく、且つ焼結後の導体は孔部壁面と隙間なく強固に接合する。そのため、このペーストを焼成して得られる導電ビア部全体が均一であり、気密性が高い。焼成前後の体積変化率は、例えば−10%〜20%、好ましくは−5%〜15%、さらに好ましくは0%〜10%程度である。体積変化率が負(マイナス)の方向に大きすぎると(マイナスであり、かつ絶対値が大きすぎると)、焼成時の収縮によりボイドや隙間が生じる虞がある。一方、体積変化率が正(プラス)の方向に大きすぎると、焼成後に大きなボイドが生じたり、充填ビア部の緻密性が低下し、バリア性が低下する虞がある。なお、汎用の導体ペーストでは大きな体積収縮(体積変化率がマイナス)が生じるのに対して、本発明における導体ペーストでは収縮しても10%以下であり、むしろ膨張気味(体積変化率がプラス)に働く配合処方であるのが特徴である。体積変化率の測定方法としては、焼成前後のパターン膜厚みを触針式膜厚計で測定して算出でき、詳しくは後述する実施例に記載の方法で測定できる。   The conductor paste has a small volume change rate before and after firing, and the sintered conductor is firmly bonded to the hole wall surface without a gap. Therefore, the entire conductive via portion obtained by firing this paste is uniform and airtight. The volume change rate before and after firing is, for example, about -10% to 20%, preferably -5% to 15%, and more preferably about 0% to 10%. If the volume change rate is too large in the negative (minus) direction (minus and the absolute value is too large), voids or gaps may be generated due to shrinkage during firing. On the other hand, if the volume change rate is too large in the positive (plus) direction, a large void may be formed after firing, or the denseness of the filled via portion may be lowered, and the barrier property may be lowered. In addition, a large volume shrinkage (volume change rate is negative) occurs in the general-purpose conductor paste, whereas the conductor paste in the present invention is 10% or less even if shrinkage, rather it is expanded (a volume change rate is positive). It is characterized by being a compounding formula that works well. As a method for measuring the volume change rate, the pattern film thickness before and after firing can be calculated by measuring with a stylus-type film thickness meter, and can be measured in detail by the method described in the examples described later.

導体ペーストの孔部への充填方法は、例えば、スクリーン印刷法、インクジェット印刷法、凹版印刷法(例えば、グラビア印刷法など)、オフセット印刷法、凹版オフセット印刷法、フレキソ印刷法などの印刷方法や、ロール圧入法、スギージ圧入法、プレス圧入法などの直接圧入法などが挙げられる。これらの方法のうち、スクリーン印刷法などが好ましい。   Examples of the method of filling the conductor paste into the hole include printing methods such as screen printing, inkjet printing, intaglio printing (eg, gravure printing), offset printing, intaglio offset printing, flexographic printing, and the like. And direct press-fitting methods such as a roll press-fitting method, a squeegee press-fitting method, and a press-fitting method. Of these methods, the screen printing method and the like are preferable.

充填後は、自然乾燥してもよいが、加熱して乾燥してもよい。加熱温度は、分散媒の種類に応じて選択でき、例えば80〜300℃、好ましくは100〜250℃、さらに好ましくは120〜200℃程度である。加熱時間は、例えば1〜60分、好ましくは5〜40分、さらに好ましくは10〜30分程度である。   After filling, it may be naturally dried, but may be dried by heating. The heating temperature can be selected according to the type of the dispersion medium, and is, for example, about 80 to 300 ° C, preferably about 100 to 250 ° C, and more preferably about 120 to 200 ° C. The heating time is, for example, about 1 to 60 minutes, preferably about 5 to 40 minutes, and more preferably about 10 to 30 minutes.

(ビア焼成工程)
ビア焼成工程において、焼成温度は、導電ビア部用導電性ペースト中の金属粒子の焼結温度以上であればよい。焼成温度は、例えば、500℃以上であってもよく、例えば500〜1500℃、好ましくは550〜1200℃、さらに好ましくは600〜1000℃程度である。焼成時間は、例えば10分〜3時間、好ましくは20分〜3時間、さらに好ましくは30分〜2時間程度である。
(Via firing process)
In the via firing step, the firing temperature may be equal to or higher than the sintering temperature of the metal particles in the conductive via portion conductive paste. The baking temperature may be, for example, 500 ° C. or more, and is, for example, 500 to 1500 ° C., preferably 550 to 1200 ° C., and more preferably about 600 to 1000 ° C. The firing time is, for example, about 10 minutes to 3 hours, preferably about 20 minutes to 3 hours, and more preferably about 30 minutes to 2 hours.

なお、焼成の雰囲気は、金属粒子の種類に応じて選択でき、Agなどの貴金属粒子は、特に限定されず、空気中であってもよいが、Cuなどの金属粒子は、通常、不活性ガス(例えば、窒素ガス、アルゴンガス、ヘリウムガスなど)雰囲気中が好ましい。   The firing atmosphere can be selected according to the type of metal particles, and the noble metal particles such as Ag are not particularly limited and may be in the air, but the metal particles such as Cu are usually inert gas. In the atmosphere (for example, nitrogen gas, argon gas, helium gas, etc.) is preferable.

ビア焼成工程において、導電ビア部用導体ペーストを焼成した後、絶縁性基板の表面を平滑化(平面化又は平坦化)するための整面処理を行ってもよい。焼成後の基板表面は、マスクの使用により、通常、導電ビア部が絶縁性基板表面において突出しており、整面処理では、導電ビア部の突出部分を削ることにより、絶縁性基板と導電ビア部との段差を低減できる。さらに、整面処理では、段差の低減に加えて、絶縁性基板自体の表面も平滑化してもよい。なお、整面処理は、焼成前の導電ペーストが充填された絶縁性基板に対して行ってもよい。その場合、充填された導電ペーストは焼成されてないため、より容易に突出部分を除去することができる。   In the via firing step, after the conductive via portion conductive paste is fired, a surface treatment for smoothing (planarizing or planarizing) the surface of the insulating substrate may be performed. The substrate surface after firing usually has a conductive via portion protruding from the surface of the insulating substrate due to the use of a mask, and in the surface treatment, the protruding portion of the conductive via portion is scraped to obtain the insulating substrate and the conductive via portion. Can be reduced. Further, in the leveling treatment, in addition to reducing the level difference, the surface of the insulating substrate itself may be smoothed. The surface treatment may be performed on the insulating substrate filled with the conductive paste before firing. In that case, since the filled conductive paste is not baked, the protruding portion can be more easily removed.

整面処理(平滑化)の方法としては、例えば、基板表面を物理的又は化学的に研磨する方法であってもよい。物理的な研磨方法としては、例えば、バフ研磨、ラップ研磨、ポリッシング研磨(鏡面研磨)、円筒研磨、平面研磨、CMP研磨、グラインダーによる研磨などが挙げられる。化学的な研磨方法(表面処理方法)としては、例えば、過硫酸ナトリウム水溶液などで最表面をソフトエッチングする方法などが挙げられる。これらの方法のうち、物理的な研磨が好ましく、精密な研磨ができる点から、ラップ研磨、鏡面研磨が特に好ましい。   As a method of leveling treatment (smoothing), for example, a method of physically or chemically polishing the substrate surface may be used. Examples of the physical polishing method include buff polishing, lapping polishing, polishing polishing (mirror polishing), cylindrical polishing, planar polishing, CMP polishing, and grinder polishing. Examples of the chemical polishing method (surface treatment method) include a method of soft-etching the outermost surface with an aqueous sodium persulfate solution. Of these methods, physical polishing is preferable, and lapping and mirror polishing are particularly preferable from the viewpoint that precise polishing is possible.

整面処理後における基板表面(導電ビア部が形成された絶縁性基板の表面)の表面粗さRaは、特に限定するものではないが、要求される配線寸法及び配線精度により当業者の一般的な技術常識に基づいて選定すればよい。表面粗さRaは、例えば0.5μm以下(例えば0.01〜0.5μm)、好ましくは0.015〜0.3μm、さらに好ましくは0.02〜0.2μm程度である。なお、表面粗さRaは、JIS B0651−1976に準じて測定できる。   The surface roughness Ra of the substrate surface (surface of the insulating substrate on which the conductive via portion is formed) after the surface-conditioning treatment is not particularly limited, but is generally known by those skilled in the art depending on the required wiring dimensions and wiring accuracy. Select based on common technical common sense. The surface roughness Ra is, for example, 0.5 μm or less (for example, 0.01 to 0.5 μm), preferably 0.015 to 0.3 μm, and more preferably about 0.02 to 0.2 μm. The surface roughness Ra can be measured according to JIS B0651-1976.

絶縁性基板の表面と導電ビア部の表面との段差は、例えば15μm以下、好ましくは10μm以下、さらに好ましくは5μm以下である。   The step between the surface of the insulating substrate and the surface of the conductive via portion is, for example, 15 μm or less, preferably 10 μm or less, and more preferably 5 μm or less.

(接合層形成工程)
接合層形成工程では、前記導電ビア部を備えた絶縁性基板の表面に、活性金属層を含む接合層を積層すればよく、活性金属層を形成した後、活性金属層の上に、さらに非透過層及び/又は親和層を積層してもよい。
(Junction layer forming process)
In the bonding layer forming step, a bonding layer including an active metal layer may be laminated on the surface of the insulating substrate having the conductive via portion. After the active metal layer is formed, the non-bonding layer is further formed on the active metal layer. A transmission layer and / or an affinity layer may be laminated.

また、接合層は絶縁性基板の表面全面に形成してもよく、絶縁性基板の表面にパターン形状で形成してもよい。パターンを形成する方法としては、慣用の方法を利用でき、例えば、マスクを用いる方法、フォトレジストパターンを基板表面に形成した後、露出部に接合層を形成する方法、基板表面の全面に接合層を形成した後、フォトリソグラフィーとエッチングでパターンを形成する方法などが挙げられる。   The bonding layer may be formed on the entire surface of the insulating substrate, or may be formed in a pattern shape on the surface of the insulating substrate. As a method for forming the pattern, a conventional method can be used. For example, a method using a mask, a method in which a photoresist pattern is formed on the substrate surface, and then a bonding layer is formed on the exposed portion. A bonding layer is formed on the entire surface of the substrate. And a method of forming a pattern by photolithography and etching.

接合層の形成方法としては、物理蒸着法(PVD法)、化学蒸着法(CVD法)などを利用できるが、容易に金属膜を形成できる点から、物理蒸着法が好ましい。物理蒸着法としては、例えば、真空蒸着法、フラッシュ蒸着法、電子ビーム蒸着法、イオンビーム蒸着法、スパッタリング法、イオンプレーティング法、分子線エピタキシー法、レーザーアブレーション法などが挙げられる。これらのうち、安定して大量に処理できる点から、スパッタリング法、真空蒸着法、イオンプレーティング法が好ましい。また、物理的なエネルギーが高く、形成された金属膜と絶縁性基板との間の密着力を向上できる点から、スパッタリング法が特に好ましい。スパッタリング法は、慣用の条件で利用できる。   As a method for forming the bonding layer, a physical vapor deposition method (PVD method), a chemical vapor deposition method (CVD method), or the like can be used, but a physical vapor deposition method is preferable because a metal film can be easily formed. Examples of physical vapor deposition include vacuum vapor deposition, flash vapor deposition, electron beam vapor deposition, ion beam vapor deposition, sputtering, ion plating, molecular beam epitaxy, and laser ablation. Of these, sputtering, vacuum deposition, and ion plating are preferred because they can be processed stably in large quantities. Moreover, the sputtering method is particularly preferable because it has high physical energy and can improve the adhesion between the formed metal film and the insulating substrate. The sputtering method can be used under conventional conditions.

(導体塗布工程)
導体塗布工程では、接合層の上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する。
(Conductor application process)
In the conductor application step, a conductor paste for a surface conductor layer containing metal particles and an organic vehicle is applied on the bonding layer.

導体ペーストは、前記導電性金属で形成された金属粒子を含む。金属粒子の平均粒径(中心粒径)は、100μm以下(特に50μm以下)程度であり、例えば0.001〜50μm、好ましくは0.01〜20μm、さらに好ましくは0.1〜10μm程度である。特に、金属粒子がCu粒子である場合、金属粒子の平均粒径は、例えば0.1〜3μm、好ましくは0.2〜2μm、さらに好ましくは0.3〜1μm程度である。金属粒子がAg粒子である場合、金属粒子の平均粒径は、例えば0.1〜2μm、好ましくは0.1〜1.5μm、さらに好ましくは0.1〜1μm程度である。金属小粒子の平均粒径が小さすぎると、導体ペーストの粘度が上昇して取り扱い性が困難となる虞があり、大きすぎると、緻密性向上効果が低下する虞がある。   The conductor paste includes metal particles formed of the conductive metal. The average particle diameter (center particle diameter) of the metal particles is about 100 μm or less (particularly 50 μm or less), for example, 0.001 to 50 μm, preferably 0.01 to 20 μm, and more preferably about 0.1 to 10 μm. . In particular, when the metal particles are Cu particles, the average particle size of the metal particles is, for example, about 0.1 to 3 μm, preferably about 0.2 to 2 μm, and more preferably about 0.3 to 1 μm. When the metal particles are Ag particles, the average particle size of the metal particles is, for example, 0.1 to 2 μm, preferably 0.1 to 1.5 μm, and more preferably about 0.1 to 1 μm. If the average particle size of the small metal particles is too small, the viscosity of the conductor paste may increase and handling may be difficult, and if it is too large, the effect of improving the denseness may be reduced.

導体ペーストに含まれる有機ビヒクルは、好ましい態様も含め、前記導電ビア部用導体ペーストに含まれる有機ビヒクルと同一である。有機ビヒクルの割合は、金属粒子100質量部に対して50質量部以下であってもよく、例えば1〜50質量部、好ましくは3〜40質量部、さらに好ましくは5〜30質量部(特に10〜20質量部)程度である。   The organic vehicle contained in the conductive paste is the same as the organic vehicle contained in the conductive via part conductive paste, including preferred embodiments. The proportion of the organic vehicle may be 50 parts by mass or less with respect to 100 parts by mass of the metal particles, for example, 1 to 50 parts by mass, preferably 3 to 40 parts by mass, more preferably 5 to 30 parts by mass (particularly 10 (About 20 parts by mass).

導電性ペーストの塗布方法としては、例えば、スクリーン印刷、オフセット印刷、インクジェット印刷、ディスペンサー塗布、ローラーコーター塗布、スピンコート塗布、スプレー塗布、浸漬塗布(ディップ)などを利用できる。印刷(塗布)形状は、全面塗布(ベタ印刷)であってもよく、直接パターン印刷であってもよい。直接パターン印刷ではパターン形状の精度が低下する虞があるが、工程が簡素であり、かつ低コストである。また、接合層をパターン形状に形成した場合は、接合層のパターンの上に、スクリーン印刷などにより、接合層のパターンと同一の形状を印刷してもよい。   As a method for applying the conductive paste, for example, screen printing, offset printing, ink jet printing, dispenser coating, roller coater coating, spin coating coating, spray coating, dip coating (dip) or the like can be used. The printing (coating) shape may be full-surface coating (solid printing) or direct pattern printing. Although direct pattern printing may reduce the accuracy of the pattern shape, the process is simple and the cost is low. When the bonding layer is formed in a pattern shape, the same shape as the pattern of the bonding layer may be printed on the pattern of the bonding layer by screen printing or the like.

導体塗布工程において、導体ペーストの塗布前に、接合層を備えた絶縁性基板を不活性ガス雰囲気中で加熱してアニール処理してもよい。アニール処理は、必須ではないが、接合層の種類によっては、アニール処理することなく、焼成工程に供して前記絶縁性基板を高温で焼成すると、焼成時に導体ペーストの金属と接合層とが合金化し、接合層が表面導体層に取り込まれて消失することにより、表面導体層部と絶縁性基板との密着力が低下する虞がある。一方、アニール処理に供することにより、接合層の活性金属は導体ペーストの金属との合金化よりも、絶縁性基板の表面と優先的に反応し、表面に強固な接合層を形成して密着力が向上するとともに、接合層中の異なる金属の合金化も起こる。その結果、導体ペースト焼成時の接合層の金属成分と導体ペーストの金属との合金化を抑制でき、密着力を向上できる。   In the conductor coating step, the insulating substrate provided with the bonding layer may be annealed by heating in an inert gas atmosphere before the conductor paste is coated. Annealing treatment is not essential, but depending on the type of bonding layer, if the insulating substrate is fired at a high temperature without being annealed, the metal of the conductor paste and the bonding layer are alloyed during firing. When the bonding layer is taken into the surface conductor layer and disappears, the adhesion between the surface conductor layer portion and the insulating substrate may be reduced. On the other hand, by subjecting it to annealing treatment, the active metal of the bonding layer reacts preferentially with the surface of the insulating substrate rather than alloying with the metal of the conductor paste, forming a strong bonding layer on the surface and forming an adhesive force. As well as alloying of different metals in the bonding layer. As a result, alloying of the metal component of the bonding layer and the metal of the conductor paste during the firing of the conductor paste can be suppressed, and the adhesion can be improved.

アニール処理における加熱温度は、400℃以上であり、かつ接合層を構成する全ての金属種の中で最も低融点の金属の融点、及び接合層を構成する合金の融点のいずれか低い方の融点以下の温度であればよく、金属種に応じて選択できる。具体的な加熱温度は、例えば400〜1500℃、好ましくは500〜1200℃、さらに好ましくは600〜1100℃(特に700〜1000℃)程度である。加熱温度が低すぎると、接合層と絶縁性基板との密着力を向上する効果が小さくなる虞があり、高すぎると、金属成分が溶融移動して接合層の均一性が低下したり、基板素地の一部が露出する虞がある。   The heating temperature in the annealing treatment is 400 ° C. or higher, and the melting point of the lower of the melting point of the metal having the lowest melting point and the melting point of the alloy constituting the joining layer among all the metal species constituting the joining layer. The temperature may be any of the following, and can be selected according to the metal species. The specific heating temperature is, for example, about 400 to 1500 ° C., preferably 500 to 1200 ° C., and more preferably about 600 to 1100 ° C. (particularly 700 to 1000 ° C.). If the heating temperature is too low, the effect of improving the adhesion between the bonding layer and the insulating substrate may be reduced. If the heating temperature is too high, the metal component melts and moves, and the uniformity of the bonding layer decreases. Part of the substrate may be exposed.

加熱時間は、例えば1分以上であってもよく、例えば1分〜1時間、好ましくは3〜30分、さらに好ましくは5〜20分程度である。加熱時間が短すぎると、接合層と基板との密着力を向上する効果が小さくなる虞がある。   The heating time may be, for example, 1 minute or longer, for example, 1 minute to 1 hour, preferably 3 to 30 minutes, and more preferably about 5 to 20 minutes. If the heating time is too short, the effect of improving the adhesion between the bonding layer and the substrate may be reduced.

アニール処理は、空気中などの活性ガス雰囲気下で行ってもよいが、活性金属が酸化せず接合層を効率よく形成して基板との密着性を向上できる点から、真空中や不活性ガス(例えば、窒素ガス、アルゴンガス、ヘリウムガスなど)雰囲気中で行うのが好ましい。   Annealing treatment may be performed in an active gas atmosphere such as in the air, but the active metal is not oxidized and the bonding layer can be efficiently formed to improve the adhesion to the substrate. It is preferably performed in an atmosphere (for example, nitrogen gas, argon gas, helium gas).

(導体焼成工程)
導体焼成工程では、塗布した前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し、表面導体層を形成する。焼成方法としては、好ましい態様も含め、ビア焼成工程における焼成方法と同一である。
(Conductor firing process)
In the conductor firing step, the conductor paste is fired by heating to a temperature higher than the sintering temperature of the metal particles contained in the applied conductor paste to form a surface conductor layer. The firing method is the same as the firing method in the via firing step, including preferred embodiments.

(エッチング工程)
接合層形成工程や導体塗布工程において、パターンを形成しない場合、通常、焼成して得られた表面導体層はエッチング工程に供される。エッチング工程では、レジストパターンを利用して表面導体層及び接合層にパターンが形成される。エッチング工程には、レジストパータンを表面導体層及び接合層のパターンとして形成する第1のエッチング工程や、レジストパターンを除く領域を表面導体層及び接合層のパターンとして形成する第2のエッチング工程(リフトオフ法)などが含まれる。
(Etching process)
When a pattern is not formed in the bonding layer forming step or the conductor coating step, the surface conductor layer obtained by firing is usually subjected to an etching step. In the etching process, a pattern is formed on the surface conductor layer and the bonding layer using a resist pattern. The etching process includes a first etching process for forming a resist pattern as a pattern of the surface conductor layer and the bonding layer, and a second etching process for forming a region excluding the resist pattern as a pattern of the surface conductor layer and the bonding layer (lift-off). Law).

詳しくは、第1のエッチング工程では、導体焼成工程で得られた表面導体層の一部の領域にレジストパターンを形成した後、レジストパターンが形成されていない露出領域の表面導体層及び接合層を除去し、さらにレジストパターンを除去する。一方、第2のエッチング工程(リフトオフ法)では、導体焼成工程で得られた表面導体層の一部の領域にレジストパターンを形成した後、レジストパターンが形成されていない露出領域の表面導体層の表面に貴金属を含むメッキ層を形成した後、レジスト膜を剥離し、メッキ層が形成されてない露出領域の表面導体層及び接合層を除去する。レジストパターンを形成してエッチング処理を行うことにより、直接印刷法で対応できない微細なパターンや高精度なパターンの形成が可能になる。   Specifically, in the first etching step, after forming a resist pattern in a partial region of the surface conductor layer obtained in the conductor firing step, the surface conductor layer and the bonding layer in the exposed region where the resist pattern is not formed are formed. Then, the resist pattern is removed. On the other hand, in the second etching step (lift-off method), after forming a resist pattern in a partial region of the surface conductor layer obtained in the conductor baking step, the surface conductor layer in the exposed region where the resist pattern is not formed is formed. After the plating layer containing the noble metal is formed on the surface, the resist film is peeled off, and the surface conductor layer and the bonding layer in the exposed region where the plating layer is not formed are removed. By forming a resist pattern and performing an etching process, it becomes possible to form a fine pattern or a highly accurate pattern that cannot be handled by the direct printing method.

レジストパターンの形成方法としては、特に限定されず、慣用の方法を利用でき、例えば、レジストの直接パターン印刷、又はリソグラフィー法などを利用できる。   A method for forming a resist pattern is not particularly limited, and a conventional method can be used. For example, a direct pattern printing of a resist or a lithography method can be used.

表面導体層及び接合層の除去方法としては、特に限定されず、慣用の方法を利用でき、例えば、湿式エッチング、ドライエッチング、ブラスト、レーザーなどが挙げられる。   A method for removing the surface conductor layer and the bonding layer is not particularly limited, and a conventional method can be used. Examples thereof include wet etching, dry etching, blasting, and laser.

レジストパターンの除去方法としては、特に限定されず、慣用の方法を利用でき、例えば、剥離除去などが挙げられる。   The method for removing the resist pattern is not particularly limited, and a conventional method can be used, and examples thereof include peeling and removing.

第2のエッチング工程において、貴金属を含むメッキ層の形成方法としては、後述するメッキ工程と同様の方法を利用できる。   In the second etching step, a method similar to the plating step described later can be used as a method for forming the plating layer containing the noble metal.

なお、表面導体層及び接合層が、全面塗布(ベタ印刷)ではなく、直接パターン印刷で形成される場合にはエッチング工程は不要である。   In addition, an etching process is unnecessary when a surface conductor layer and a joining layer are formed by direct pattern printing instead of whole surface application (solid printing).

(接合層除去工程)
導体塗布工程において、表面導体層用導体ペーストをパターン印刷した場合、接合層除去工程において、形成されたパターンにおいて隣り合う表面導体層と表面導体層との間に存在する接合層を除去してパターン間の絶縁性を実現する。
(Bonding layer removal process)
When the conductor paste for the surface conductor layer is printed in the pattern in the conductor coating step, the bonding layer existing between the adjacent surface conductor layer and the surface conductor layer in the formed pattern is removed and the pattern is formed in the bonding layer removing step. Insulating between.

接合層の除去方法としては、特に限定されず、慣用の方法を利用でき、例えば、湿式エッチング、ドライエッチング、ブラスト、レーザーなどが挙げられる。   The method for removing the bonding layer is not particularly limited, and a conventional method can be used. Examples thereof include wet etching, dry etching, blasting, and laser.

(メッキ工程)
得られた表面導体層は、リフトオフ法で表面導体層にメッキ層を形成した場合を除き、酸化防止や半田濡れ性向上などの要求に応じて、通常、メッキ処理される。メッキ方法としては、特に限定されず、慣用の方法を利用でき、例えば、電気メッキ法、無電解メッキ法などの化学メッキ法などを利用できる。電気メッキ法としては、特に限定されず、メッキ種に応じてメッキ薬品メーカの推奨条件で行えばよい。無電解メッキの方法としては、特に限定されず、メッキ種に応じて慣用の条件で行えばよい。
(Plating process)
The obtained surface conductor layer is usually subjected to a plating treatment in accordance with demands for preventing oxidation and improving solder wettability, except when a plating layer is formed on the surface conductor layer by a lift-off method. The plating method is not particularly limited, and a conventional method can be used. For example, a chemical plating method such as an electroplating method or an electroless plating method can be used. The electroplating method is not particularly limited, and may be performed under the conditions recommended by the plating chemical manufacturer according to the plating type. The method of electroless plating is not particularly limited, and may be performed under conventional conditions depending on the type of plating.

(他の製造方法)
また、本発明の両面配線基板は、前記製造方法に限定されず、孔部を有する絶縁性基板の表面に、活性金属層を含む接合層を積層するとともに、前記孔部の壁面に、活性金属を含むビア接合層を積層する接合層形成工程、ビア接合層を形成した絶縁基板の孔部に、金属粒子及び有機ビヒクルを含む導電ビア部用導体ペーストを充填するビア充填工程、前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し導電ビア部を形成するビア焼成工程、前記絶縁基板表面の接合層及び導電ビア部の上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する導体塗布工程、塗布した前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し、導体を含み、かつ多孔質構造を有する表面導体層を形成する導体焼成工程を経て得てもよい。この製造方法では、予め、接合層形成工程をビア充填工程の前工程とし、孔部の壁面にもビア接合層を形成する以外は前記製造方法と同一である。
(Other manufacturing methods)
The double-sided wiring board of the present invention is not limited to the above manufacturing method, and a bonding layer including an active metal layer is laminated on the surface of an insulating substrate having a hole, and an active metal is formed on the wall of the hole. A bonding layer forming step of laminating a via bonding layer containing metal, a via filling step of filling a conductive paste for a conductive via portion containing metal particles and an organic vehicle into a hole of an insulating substrate on which the via bonding layer is formed, and the conductive paste A via firing step in which the conductive paste is fired by heating to a temperature higher than the sintering temperature of the contained metal particles to form a conductive via portion, and the metal particles and the organic vehicle are included on the bonding layer and the conductive via portion on the surface of the insulating substrate. Conductor coating step for applying a conductor paste for a surface conductor layer, heating the conductor paste to a temperature higher than the sintering temperature of the metal particles contained in the applied conductor paste, firing the conductor paste, including a conductor, and having a porous structure Conductor firing step of forming the surface conductor layer may be obtained through. This manufacturing method is the same as the above manufacturing method except that the bonding layer forming step is a pre-process of the via filling step and the via bonding layer is also formed on the wall surface of the hole.

さらに、本発明の両面配線基板は、孔部を有する絶縁性基板の表面に、活性金属層を含む接合層を積層するとともに、前記孔部の壁面に、活性金属を含むビア接合層を積層する接合層形成工程、ビア接合層を形成した絶縁基板の孔部に、金属粒子及び有機ビヒクルを含む導電ビア部用導体ペーストを充填するビア充填工程、前記絶縁基板表面の接合層及び孔部に充填された導体ペーストの上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する導体塗布工程、塗布した表面導体層用導体ペースト及び導電ビア部用導体ペーストに含まれる金属粒子の焼結温度以上に加熱して表面導体層用導体ペースト及び導電ビア部用導体ペーストを同時に焼成し、導体を含み、かつ多孔質構造を有する表面導体層及び導電ビア部を形成する導体焼成工程を経て得てもよい。この製造方法は、ビア接合層を形成した絶縁基板の孔部に導電ビア部用導体ペーストを充填した後、ビア焼成工程を経ることなく、導体塗布工程に供し、導体焼成工程において、導電ビア部用導体ペーストと表面導体層用導体ペーストとを同時に焼成する以外は前記製造方法と同一である。   Furthermore, in the double-sided wiring board of the present invention, a bonding layer including an active metal layer is stacked on the surface of an insulating substrate having a hole, and a via bonding layer including an active metal is stacked on the wall surface of the hole. Bonding layer forming step, via filling step of filling conductive hole for conductive via part containing metal particles and organic vehicle into hole part of insulating substrate on which via bonding layer is formed, filling bonding layer and hole part on said insulating substrate surface A conductor coating step of applying a conductor paste for a surface conductor layer containing metal particles and an organic vehicle on the applied conductor paste, firing of the metal particles contained in the applied conductor paste for a surface conductor layer and a conductor paste for a conductive via portion The conductor paste for the surface conductor layer and the conductor paste for the conductive via part are simultaneously fired by heating above the bonding temperature to form the surface conductor layer and the conductive via part including the conductor and having a porous structure. Conductor baking process may be obtained through that. In this manufacturing method, after filling the conductive paste for the conductive via portion into the hole portion of the insulating substrate on which the via bonding layer is formed, the conductive via portion is provided in the conductor coating step without going through the via firing step. The manufacturing method is the same as that described above except that the conductive paste for the surface conductor and the conductive paste for the surface conductor layer are fired simultaneously.

これら他の製造方法における前記接合層形成工程において、接合層とビア接合層とは、別個に形成してもよいが、通常、孔部を有する絶縁性基板に対する一括した処理で同時に形成される。   In the bonding layer forming step in these other manufacturing methods, the bonding layer and the via bonding layer may be formed separately, but are usually formed simultaneously by a batch process for an insulating substrate having a hole.

また、これら他の製造方法においても、ビア焼成工程や導体焼成工程において、導電ビア部用導体ペーストを焼成する前又は焼成した後、絶縁性基板の表面を平滑化(平面化又は平坦化)するための整面処理を行ってもよい。   Also in these other manufacturing methods, the surface of the insulating substrate is smoothed (planarized or flattened) before or after the conductive via portion conductive paste is fired in the via firing step or conductor firing step. For this purpose, surface treatment may be performed.

以下に、実施例に基づいて本発明をより詳細に説明するが、本発明はこれらの実施例によって限定されるものではない。なお、実施例及び比較例で用いた導体ペーストの調製方法、実施例及び比較例で得られた両面基板の評価試験の測定方法を以下に示す。   Hereinafter, the present invention will be described in more detail based on examples, but the present invention is not limited to these examples. In addition, the preparation method of the conductor paste used by the Example and the comparative example and the measuring method of the evaluation test of the double-sided board obtained by the Example and the comparative example are shown below.

[導体ペーストの調製方法]
(原料)
中心粒径(D50)7μmのCu粒子:三井金属鉱業(株)製
中心粒径(D50)0.8μmのCu粒子:三井金属鉱業(株)製
中心粒径(D50)2.5μmのAg粒子:三井金属鉱業(株)製
中心粒径(D50)0.25μmのAg粒子:三井金属鉱業(株)製
中心粒径(D50)100nm以下のAgナノ粒子:三ツ星ベルト(株)製「MDot CF107」
ガラス粒子:平均粒径3μmのホウケイ酸亜鉛系ガラス粉末、軟化点565℃
有機ビヒクル:有機バインダーであるアクリル樹脂と、有機溶媒であるカルビトール及びテルピネオールの混合溶媒(質量比1:1)とを、有機バインダー:有機溶媒=1:3の質量比で混合した混合物。
[Method for preparing conductor paste]
(material)
Cu particle with a center particle size (D50) of 7 μm: manufactured by Mitsui Kinzoku Mining Co., Ltd. Cu particle with a center particle size (D50) of 0.8 μm: Ag particles with a center particle size (D50) of 2.5 μm : Ag particle having a center particle size (D50) of 0.25 μm manufactured by Mitsui Mining & Smelting Co., Ltd .: Ag nanoparticle having a center particle size (D50) of 100 nm or less manufactured by Mitsui Metal Mining Co., Ltd .: “MDot CF107 manufactured by Mitsuboshi Belting Co., Ltd. "
Glass particles: Zinc borosilicate glass powder having an average particle size of 3 μm, softening point 565 ° C.
Organic vehicle: A mixture of an acrylic resin as an organic binder and a mixed solvent of carbitol and terpineol (mass ratio 1: 1) as an organic solvent in a mass ratio of organic binder: organic solvent = 1: 3.

(導体ペーストの調製例)
表1及び2に示す組成で各原料を秤量し、ミキサーにより混合した後、三本ロールで均一に混練することによって、ビア充填用Cuペースト、表面導体層用Cuペースト、ビア充填用Agペースト、表面導体層用Agペーストを調製した。
(Example of conductor paste preparation)
Each raw material is weighed with the composition shown in Tables 1 and 2 and mixed with a mixer, and then uniformly kneaded with three rolls to form a via filling Cu paste, a surface conductor layer Cu paste, a via filling Ag paste, An Ag paste for the surface conductor layer was prepared.

[導体ペーストの体積変化率]
導体ペーストの焼成前後の体積変化率は、基板表面にスクリーン印刷した導体膜の焼成前後の厚みを触針式膜厚計(ビーコ社製「Dektak6m」)で測定して算出した。詳しくは、96%アルミナ基板(ニッコー(株)製)の表面に250メッシュのスクリーン版を用い、導体ペーストを5mm×5mmのパターン形状にスクリーン印刷し、その印刷膜の膜厚を非接触式膜厚計で測定し、印刷後膜厚とした。さらに、120℃で20分間加熱することによって、導体ペースト中の有機溶媒を除去し乾燥膜を得た。この乾燥膜の膜厚を触針式膜厚計で測定し、焼成前膜厚とした。次に、基板をそれぞれ表1及び2に示す焼成条件で焼成した後、焼成後のパターンの厚みを触針式膜厚計で測定し、下記式で焼成前後の膜厚値を比較して、体積変化率(%)を求めた。結果を表1及び2に示す。体積変化率(%)がマイナスの数値であると、体積は減少(収縮)し、逆に体積変化率(%)がプラスの数値であると、体積は増加していることを示す。
[Volume change rate of conductor paste]
The volume change rate before and after firing of the conductor paste was calculated by measuring the thickness of the conductor film screen-printed on the substrate surface before and after firing with a stylus-type film thickness meter ("Dektak 6m" manufactured by Beco). Specifically, using a 250-mesh screen plate on the surface of a 96% alumina substrate (Nikko Corporation), the conductor paste was screen printed in a 5 mm x 5 mm pattern, and the printed film thickness was determined as a non-contact film. The thickness was measured with a thickness gauge, and the film thickness was determined after printing. Furthermore, the organic solvent in a conductor paste was removed by heating at 120 degreeC for 20 minutes, and the dry film was obtained. The film thickness of this dry film was measured with a stylus type film thickness meter, and was defined as the film thickness before firing. Next, after baking the substrate under the baking conditions shown in Tables 1 and 2, respectively, the thickness of the pattern after baking was measured with a stylus type film thickness meter, and the film thickness values before and after baking were compared by the following formula, The volume change rate (%) was determined. The results are shown in Tables 1 and 2. If the volume change rate (%) is a negative value, the volume decreases (shrinks). Conversely, if the volume change rate (%) is a positive value, the volume increases.

体積変化率(%)=[(焼成後膜厚−焼成前膜厚)/焼成前膜厚]×100。     Volume change rate (%) = [(film thickness after firing−film thickness before firing) / film thickness before firing] × 100.

[導体の空隙率]
導体ペースト中に含まれる有機成分の割合(体積率)及び焼成による収縮率に基づいて、下記式によって算出した。
[Porosity of conductor]
Based on the ratio (volume ratio) of the organic component contained in the conductor paste and the shrinkage ratio due to firing, the calculation was performed according to the following formula.

空隙率(v/v%)=(導体ペースト中の有機成分体積率−焼成収縮率)/(1−焼成収縮率)×100
(式中、焼成収縮率(v/v%)=[(印刷後膜厚−焼成後膜厚)/印刷後膜厚]×100である)。
Porosity (v / v%) = (Volume ratio of organic component in conductor paste−firing shrinkage ratio) / (1−firing shrinkage ratio) × 100
(In the formula, firing shrinkage ratio (v / v%) = [(film thickness after printing−film thickness after firing) / film thickness after printing] × 100).

Figure 2017183715
Figure 2017183715

Figure 2017183715
Figure 2017183715

表1及び2の結果から明らかなように、ビア充填用Cuペーストの焼成体積変化率は−3.2%(3.2%の体積収縮)であるが、ビア充填用Agペーストの焼成体積変化率は+3.1%(3.1%膨張)である。   As is clear from the results of Tables 1 and 2, the firing volume change rate of the via filling Cu paste is -3.2% (3.2% volume shrinkage), but the firing volume change of the via filling Ag paste. The rate is + 3.1% (3.1% expansion).

本発明において、表面導体層用ペーストは活性金属接合層上に形成するため、セラミックス基板と密着するためのガラス成分を配合する必要がない。一方、表面導体層用CuペーストBは、基板表面に活性金属接合層を形成しない比較例に使用するペーストとして、基板と密着するようにガラス成分を配合した。   In the present invention, since the surface conductor layer paste is formed on the active metal bonding layer, it is not necessary to add a glass component for adhering to the ceramic substrate. On the other hand, the surface conductor layer Cu paste B was blended with a glass component so as to be in close contact with the substrate as a paste used in a comparative example in which an active metal bonding layer was not formed on the substrate surface.

[金属粒子の平均粒径]
Cu粒子及びAg粒子の平均粒径は、レーザー回折散乱式粒度分布測定装置で測定し、Agナノ粒子の平均粒径は、透過型電子顕微鏡(TEM)で測定した。
[Average particle diameter of metal particles]
The average particle size of Cu particles and Ag particles was measured with a laser diffraction / scattering particle size distribution measuring device, and the average particle size of Ag nanoparticles was measured with a transmission electron microscope (TEM).

[金属膜の厚み]
活性金属層及びバリア層について、蛍光X線膜厚計により、5点の平均厚みを測定した。
[Metal film thickness]
About the active metal layer and the barrier layer, the average thickness of five points was measured with a fluorescent X-ray film thickness meter.

[耐熱試験(耐熱性)]
評価用基板を、350℃のホットプレート上に10分間加熱し、加熱後の基板を目視及び顕微鏡により観察し、膨れ、剥がれ、変色、異物の噴出しの有無を確認し、以下の基準で評価した。
[Heat resistance test (heat resistance)]
The evaluation substrate is heated on a hot plate at 350 ° C. for 10 minutes, and the heated substrate is observed visually and under a microscope to check for swelling, peeling, discoloration, ejection of foreign matter, and evaluated according to the following criteria. did.

○(合格):全ての項目に異常がなかった
×(不合格):1以上の項目で問題があった。
○ (Pass): All items were normal. × (Fail): There was a problem with one or more items.

[密着力試験(密着性)]
基板表面に形成した2×2mm角の導体パターンに対して、先端部面積1mmのスタッドピンをハンダ(63Sn/37Pb)により垂直に接合し、試験片とした。その試験片(焼成基板)を固定し、引張試験機のチャック部でスタッドピンを掴み、上昇速度33mm/分で垂直上方へ引っ張り、導体膜(表面導体層)が絶縁性基板から剥離する時の破壊荷重を測定した。そして、得られた破壊荷重の測定値と、導体膜の破壊面積から、下記式を用いて密着強度を算出した。
[Adhesion test (adhesion)]
A stud pin having a tip area of 1 mm 2 was joined to a 2 × 2 mm square conductor pattern formed on the substrate surface vertically by solder (63Sn / 37Pb) to obtain a test piece. When the test piece (fired substrate) is fixed, the stud pin is gripped by the chuck portion of the tensile tester, and pulled vertically upward at a rising speed of 33 mm / min. When the conductor film (surface conductor layer) peels from the insulating substrate The breaking load was measured. And the adhesive strength was computed using the following formula from the measured value of the obtained destruction load, and the destruction area of a conductor film.

密着強度(MPa)=破壊荷重(kgf)/破壊面積(mm)×9.8(N/kgf)。 Adhesive strength (MPa) = Fracture load (kgf) / Fracture area (mm 2 ) × 9.8 (N / kgf).

なお、測定値は6点の平均とした。密着力は、算出した密着強度の平均値について、以下の基準で評価した。   The measured value was an average of 6 points. The adhesion strength was evaluated according to the following criteria for the average value of the calculated adhesion strength.

○:50MPa以上
△:30MPa以上50MPa未満
×:30MPa未満。
○: 50 MPa or more Δ: 30 MPa or more and less than 50 MPa ×: less than 30 MPa

[エッチング適性試験(エッチング性)]
エッチング後のパターンを60倍の顕微鏡により観察し、パターン形状や導体の除去状況を確認し、以下の基準で評価した。
[Etching aptitude test (etching property)]
The etched pattern was observed with a 60 × microscope, and the pattern shape and conductor removal status were confirmed and evaluated according to the following criteria.

○(合格):パターン形状は矩形で、パターンの裾まで導体膜と接合層がきれいに除去されていた
×(不合格):基板表面や裾部に導体膜又は接合層の残留物が存在した。
○ (Pass): The pattern shape was rectangular, and the conductor film and the bonding layer were neatly removed to the skirt of the pattern. X (Fail): Residue of the conductor film or the bonding layer was present on the substrate surface and the skirt.

以下、種々の条件を変えて効果を検証した結果を、実施例1〜30及び比較例1〜5として説明する。また、得られた耐熱試験、密着力試験及びエッチング適性試験の結果を表3〜5に示す。   Hereinafter, the result of having verified the effect by changing various conditions is demonstrated as Examples 1-30 and Comparative Examples 1-5. In addition, Tables 3 to 5 show the results of the obtained heat resistance test, adhesion strength test, and etching suitability test.

実施例1
以下に示すように、各工程の概略断面図が記載された図1に示す方法で、貫通電極を有する両面配線基板を作製した。
Example 1
As shown below, a double-sided wiring board having a through electrode was manufactured by the method shown in FIG. 1 in which schematic sectional views of the respective steps were described.

(ビア充填基板の作製工程)
孔径φ0.1mmの貫通孔を多数有する2インチ×2インチ×0.635mm厚みのAlN基板((株)MARUWA製「170W」)に、表1に示すビア充填用Cu導体ペーストを用いてメタルマスクを通してスクリーン印刷により貫通孔を充填し、120℃の送風乾燥機で20分間乾燥した)。充填した基板を900℃の窒素雰囲気中で60分間焼成し、Cu導体ビア充填基板1を作製した(図1(a))。作製したビア充填基板1は、マスクを使用しているため、充填部2は基板表面より少し突起した状態である。この焼成基板を、ラップ研磨により厚み0.5mm、表面粗さRa<0.1μmに調整した(図1(b))。研磨により、充填部2aの表面と絶縁基板表面との段差(凹凸量)が±3μm以下であった。
(Process for producing via-filled substrate)
Metal mask using a via-filling Cu conductor paste shown in Table 1 on an AlN substrate (“170W” manufactured by MARUWA Co., Ltd.) having a thickness of 2 inches × 2 inches × 0.635 mm having a large number of through-holes having a diameter of 0.1 mm. Through-holes were filled by screen printing, and dried for 20 minutes in a 120 ° C. blow dryer). The filled substrate was baked in a nitrogen atmosphere at 900 ° C. for 60 minutes to produce a Cu conductor via-filled substrate 1 (FIG. 1A). Since the manufactured via-filled substrate 1 uses a mask, the filling portion 2 is slightly protruded from the substrate surface. The fired substrate was adjusted to a thickness of 0.5 mm and a surface roughness Ra <0.1 μm by lapping (FIG. 1B). As a result of polishing, the level difference (unevenness) between the surface of the filling portion 2a and the insulating substrate surface was ± 3 μm or less.

(接合層の形成工程)
研磨後の基板の両面全面にスパッタリング法により活性金属層として厚み100nmのTi膜3a、バリア層として厚み150nmのPd膜3bをこの順で積層し、接合層3を形成した(図3(c))。スパッタリング条件は、導入ガス:アルゴン、スパッタ圧力:0.5Pa、基板加熱温度:300℃とした。
(Junction layer formation process)
A Ti film 3a having a thickness of 100 nm as an active metal layer and a Pd film 3b having a thickness of 150 nm as a barrier layer were laminated in this order on both surfaces of the polished substrate by a sputtering method to form a bonding layer 3 (FIG. 3C). ). The sputtering conditions were: introduced gas: argon, sputtering pressure: 0.5 Pa, and substrate heating temperature: 300 ° C.

(表面導体層(Cu)の形成工程)
接合層3を形成した基板の両面に、表1に示す表面導体層用CuペーストA(Cu−A)を、400メッシュ、線径18μmのステンレス版を用いて全面に印刷した後、120℃、20分間乾燥した。基板を窒素雰囲気中、ピーク温度700℃、ピーク保持時間10分間焼成し、両面に膜厚約8μmの表面導体層(Cu膜)4を焼き付けたメタライズ基板を得た(図1(d))。
(Formation process of surface conductor layer (Cu))
After printing the surface conductor layer Cu paste A (Cu-A) shown in Table 1 on both surfaces of the substrate on which the bonding layer 3 was formed using a 400 mesh, stainless steel plate with a wire diameter of 18 μm, Dry for 20 minutes. The substrate was baked in a nitrogen atmosphere at a peak temperature of 700 ° C. and a peak holding time of 10 minutes to obtain a metallized substrate having a surface conductor layer (Cu film) 4 having a film thickness of about 8 μm baked on both surfaces (FIG. 1D).

(エッチングレジストパターンの形成)
基板表面の不要な部分の導体膜を除去して所要のパターンを形成するために、基板両面のCu膜4の表面に不要な部分が露出するようにエッチングレジストをパターン印刷し、120℃、30分乾燥してエッチング用レジスト膜5を形成した。レジスト膜は、充填ビアが存在する部分や、基板表面の導電膜の密着力を評価するための2mm×2mmのパターンなど必要な部分を隠すように形成している(図1(e))。
(Formation of etching resist pattern)
In order to remove the unnecessary portion of the conductive film on the surface of the substrate and form a required pattern, an etching resist is pattern printed so that the unnecessary portions are exposed on the surface of the Cu film 4 on both sides of the substrate. The resist film 5 for etching was formed by partial drying. The resist film is formed so as to hide necessary portions such as a portion where a filled via exists and a 2 mm × 2 mm pattern for evaluating the adhesion of the conductive film on the substrate surface (FIG. 1E).

(エッチング)
前記エッチングレジスト膜を形成した基板の露出したCu膜及びその下地接合層であるTi/Pd膜を、Cu/Pd/Tiを溶解できるエッチング液(和光純薬工業(株)製「TCL−2シリーズ」)に浸漬し除去した(図1(f))。その後、エッチングレジスト膜を剥離除去し、表面に所要な導体パターン6が残留した配線基板を得た(図1(g))。
(etching)
The exposed Cu film of the substrate on which the etching resist film is formed and the Ti / Pd film that is the underlying bonding layer of the etching solution capable of dissolving Cu / Pd / Ti (“TCL-2 series” manufactured by Wako Pure Chemical Industries, Ltd.) )) And removed (FIG. 1 (f)). Thereafter, the etching resist film was peeled and removed to obtain a wiring board having a required conductor pattern 6 remaining on the surface (FIG. 1 (g)).

図1(g)の形態で貫通電極のある両面配線基板の形成は完了したが、Cu膜表面の酸化防止や、半田濡れ性、ワイヤボンディング性の向上などの目的に、導体パターンの最表面にメッキ膜を形成した。   Although the formation of the double-sided wiring board with the through electrode in the form of FIG. 1 (g) has been completed, it is formed on the outermost surface of the conductor pattern for the purpose of preventing the oxidation of the Cu film surface, improving the solder wettability and the wire bonding property. A plating film was formed.

(Cu膜表面のNi/Auメッキ)
基板表面のCu膜に電気メッキによりニッケルメッキ膜7、金メッキ膜8をこの順で形成した。ニッケルメッキ膜7はワット浴を用いて、電流密度2.0A/dm、65℃の温度下で電気メッキを行い、2μm厚みのニッケル膜を形成した。金メッキ膜8は、純金浴を用い、電流密度0.5A/dm、70℃の温度下で行い、1μmの金膜を形成した。(図1(h))。図1には電気メッキ用の配線引き回しが表示されてないが、全てのパターンに電気メッキ用の配線で繋がっている。
(Ni / Au plating on Cu film surface)
A nickel plating film 7 and a gold plating film 8 were formed in this order on the Cu film on the substrate surface by electroplating. The nickel plating film 7 was electroplated using a watt bath at a current density of 2.0 A / dm 2 and a temperature of 65 ° C. to form a nickel film having a thickness of 2 μm. The gold plating film 8 was formed using a pure gold bath at a current density of 0.5 A / dm 2 and a temperature of 70 ° C. to form a 1 μm gold film. (FIG. 1 (h)). FIG. 1 does not show the wiring for the electroplating, but all the patterns are connected by the wiring for the electroplating.

(評価)
前記工程で得られた両面配線基板を、充填部への液体の浸入の有無を評価するための耐熱試験、表面導体と基板間の密着力を評価する密着力試験及びエッチングによりパターンを形成する際、導体膜が良好にエッチングされているかのエッチング性の評価を行った。その結果、全ての評価項目において良好な結果が得られた。
(Evaluation)
When forming a pattern on the double-sided wiring board obtained in the above process by a heat resistance test for evaluating the presence or absence of liquid intrusion into the filling portion, an adhesion test for evaluating the adhesion between the surface conductor and the substrate, and etching. The etching property was evaluated for whether the conductor film was etched well. As a result, good results were obtained for all evaluation items.

実施例2〜3
表面導体層用Cu膜の印刷を、印刷版を変更して焼成Cu膜厚をそれぞれ5μm及び12μmに変更した以外は実施例1と同一の方法で両面配線基板を作製した。両方のCu厚膜においても、耐熱性、密着力、エッチング性において有意差がなく、全て良好であった。従って、本発明では、要求に応じてCu膜厚を安価且つ容易に調整できる。
Examples 2-3
A double-sided wiring board was produced by the same method as in Example 1 except that the printing of the Cu film for the surface conductor layer was changed to change the fired Cu film thickness to 5 μm and 12 μm, respectively. In both Cu thick films, there was no significant difference in heat resistance, adhesion, and etching properties, and all were good. Therefore, in the present invention, the Cu film thickness can be adjusted inexpensively and easily as required.

比較例1
図2に示すように、実施例1の接合層の形成工程において、スパッタリング法により接合層3を形成した後(図2(a))、Cuペーストの印刷による表面導体層の形成工程を実施せず、そのままエッチングレジストパターン(エッチング用レジスト膜)5を形成した(図2(b))。露出した接合層をエッチングにより除去した後(図2(c))、エッチングレジストを剥離・除去し、接合層からなる導体パターンを得た(図2(d))。この導体パターンに対して、電気メッキ(硫酸銅メッキ)により2μmのCu膜9を形成した後、実施例1と同一の方法でNi/Auのメッキ膜を形成した(図2(e))。その結果、表面導体層の密着力、エッチング性には問題なかったが、加熱によりビア充填部の表面に膨れ(フクレ)、変色、異物の噴出が観察された。
Comparative Example 1
As shown in FIG. 2, in the bonding layer forming step of Example 1, after forming the bonding layer 3 by the sputtering method (FIG. 2A), the surface conductor layer forming step by printing Cu paste is performed. First, an etching resist pattern (etching resist film) 5 was formed as it was (FIG. 2B). After the exposed bonding layer was removed by etching (FIG. 2C), the etching resist was peeled and removed to obtain a conductor pattern made of the bonding layer (FIG. 2D). A 2 μm Cu film 9 was formed on this conductor pattern by electroplating (copper sulfate plating), and then a Ni / Au plating film was formed by the same method as in Example 1 (FIG. 2E). As a result, there was no problem with the adhesion and etching property of the surface conductor layer, but swelling (dislocation), discoloration, and ejection of foreign matter were observed on the surface of the via filling portion due to heating.

比較例2
電気メッキCu膜の厚みを5μmに厚くした以外は比較例1と同一の方法で両面配線基板を作製した。評価結果は比較例1と同じであった。
Comparative Example 2
A double-sided wiring board was produced by the same method as in Comparative Example 1 except that the thickness of the electroplated Cu film was increased to 5 μm. The evaluation result was the same as Comparative Example 1.

比較例1及び2の結果は、電気メッキ時に、充填部が薄肉のTi膜及びPd膜で被覆されているだけでメッキ液にほぼ暴露しているため、メッキ液が充填部の微小なボイドや隙間(数μmサイズ)に浸入し、メッキ後にメッキ膜により閉じこめられたためであると考えられる。閉じこめられた残留液は、加熱されると膨張し、メッキ皮膜を破ってフクレ、変色などの不具合を起こす。   The results of Comparative Examples 1 and 2 show that the plating solution is almost exposed to the plating solution just by being covered with the thin Ti film and Pd film at the time of electroplating. It is thought that this is because it entered the gap (size of several μm) and was confined by the plating film after plating. The confined residual liquid expands when heated and breaks the plating film, causing defects such as blistering and discoloration.

一方、実施例では、充填部の表面にCuペーストを印刷、焼成するため、Cuペーストが充填部のボイド、隙間を埋めると共に、充填部の表面に数μmの膜で被覆するため、その後のメッキ工程においても、液の浸入を防止できる。   On the other hand, in the embodiment, since the Cu paste is printed and baked on the surface of the filling portion, the Cu paste fills the voids and gaps of the filling portion, and the surface of the filling portion is covered with a film of several μm, so subsequent plating Also in the process, the infiltration of liquid can be prevented.

比較例3
接合層形成工程において、活性金属層(Ti膜)の形成を行わない以外は実施例1と同一の工法で両面配線基板を作製した。
Comparative Example 3
In the bonding layer forming step, a double-sided wiring board was produced by the same method as in Example 1 except that the active metal layer (Ti film) was not formed.

比較例4
接合層形成工程において、Ti膜とPd膜の形成を全て行わない以外は実施例1と同一の工法で両面配線基板を作製した。
Comparative Example 4
In the bonding layer forming step, a double-sided wiring board was produced by the same method as in Example 1 except that the Ti film and the Pd film were not formed at all.

比較例3は、基板との密着力に寄与する活性金属層が存在しないため、表面導体層の密着力が12MPaと非常に低く、エッチング中に一部の剥離が発生した。比較例4は、Ti膜とPd膜ともに存在しないため、Cuペースト膜が殆ど密着せず、容易に剥がれた。   In Comparative Example 3, there was no active metal layer that contributed to the adhesion to the substrate, so the adhesion of the surface conductor layer was very low at 12 MPa, and some peeling occurred during etching. In Comparative Example 4, since neither the Ti film nor the Pd film was present, the Cu paste film hardly adhered and was easily peeled off.

これらの結果から、表面導体層用CuペーストAは、基板と反応して結合できる活性金属層が存在しない比較例3及び4では、表面Cu膜の密着性が得られないことが判明した。   From these results, it was found that the Cu paste A for the surface conductor layer cannot obtain the adhesion of the surface Cu film in Comparative Examples 3 and 4 where there is no active metal layer that can be bonded by reacting with the substrate.

比較例5
表面導体層用CuペーストAの代わりに表面導体層用CuペーストBを使用した以外は比較例4と同一の方法で両面配線基板を作製した。CuペーストBにはガラス成分が配合しているため、活性金属層が存在しなくても基板と密着できる。また、CuペーストBの密着力を向上させるために、焼成温度は900℃にした。その結果、表面導体層が基板との密着力は、38MPaであり、活性金属接合層を有する実施例と比べると明らかに低かった。また、エッチング後に基板表面に銅膜の残留物が存在した。SEM−EDS分析により、エッチング残留物は主に銅ペースト中のガラス成分であり、Cu成分も残留物中に残存していることが分かった。これらの残留物は、基板の絶縁信頼性に悪影響を与える虞がある。
Comparative Example 5
A double-sided wiring board was produced in the same manner as in Comparative Example 4 except that the surface conductor layer Cu paste B was used instead of the surface conductor layer Cu paste A. Since the glass component is mix | blended with Cu paste B, it can adhere | attach with a board | substrate, even if an active metal layer does not exist. In order to improve the adhesion of Cu paste B, the firing temperature was set to 900 ° C. As a result, the adhesion of the surface conductor layer to the substrate was 38 MPa, which was clearly lower than that of the example having the active metal bonding layer. Further, a copper film residue was present on the substrate surface after etching. The SEM-EDS analysis revealed that the etching residue was mainly a glass component in the copper paste, and the Cu component remained in the residue. These residues may adversely affect the insulation reliability of the substrate.

実施例4及び5
基板の穴径をそれぞれ0.3mm、0.5mmに変更した以外は実施例1と同一の方法で両面配線基板を作製した。実施例1とほぼ同じ良好な結果であった。
Examples 4 and 5
A double-sided wiring board was produced in the same manner as in Example 1 except that the hole diameter of the board was changed to 0.3 mm and 0.5 mm, respectively. The same good results as in Example 1 were obtained.

実施例6及び7
活性金属種としてTiの代わりにCr、Zrを使用した以外は実施例1と同一の方法で両面配線基板を作製した。密着力は多少低めの傾向があるものの、十分良好であった。
Examples 6 and 7
A double-sided wiring board was produced in the same manner as in Example 1 except that Cr and Zr were used instead of Ti as the active metal species. The adhesion was sufficiently good, although it tends to be slightly lower.

実施例8及び9
接合層形成工程において、バリア金属としてPdの代わりにPt、Niを使用した以外は実施例1と同一の方法で両面配線基板を作製した。全ての項目に良好な結果を得た。
Examples 8 and 9
A double-sided wiring board was fabricated in the same manner as in Example 1 except that Pt and Ni were used instead of Pd as the barrier metal in the bonding layer forming step. Good results were obtained for all items.

実施例10
接合層形成工程に、Ti、Pdの順で膜を形成した後、引き続きスパッタリング法によりPd膜の表面に親和層としてCuを0.2μm成膜した以外は実施例1と同一の方法で両面配線基板を作製した。その結果、耐熱性及びエッチング性は他の実施例と殆ど同じであるが、密着力は高くなった。密着力が向上した原因は、スパッタリング法によるCu膜(表面層)と、表面導体層となるCuペーストとを焼成時に一体化したためであると推定できる。
Example 10
Double-sided wiring in the same manner as in Example 1 except that in the bonding layer forming step, a film was formed in the order of Ti and Pd, and subsequently Cu was formed as an affinity layer on the surface of the Pd film by sputtering to a thickness of 0.2 μm. A substrate was produced. As a result, the heat resistance and the etching property were almost the same as those of other examples, but the adhesion was high. It can be presumed that the reason why the adhesion is improved is that the Cu film (surface layer) obtained by the sputtering method and the Cu paste that becomes the surface conductor layer are integrated during firing.

実施例11
接合層を形成した後、表面導体層用Cuペーストを印刷する前に、接合層を有する基板を窒素雰囲気中、ピーク温度700℃、ピーク温度保持時間10分間でアニール処理を行った以外は実施例1と同一の方法で両面配線基板を作製した。
Example 11
After forming the bonding layer and before printing the Cu paste for the surface conductor layer, the substrate having the bonding layer was annealed in a nitrogen atmosphere at a peak temperature of 700 ° C. and a peak temperature holding time of 10 minutes. A double-sided wiring board was produced by the same method as in FIG.

実施例12
接合層を形成した後、表面導体層用Cuペーストを印刷する前に、接合層を有する基板を窒素雰囲気中、ピーク温度700℃、ピーク温度保持時間10分間でアニール処理を行った以外は実施例10と同一の方法で両面配線基板を作製した。
Example 12
After forming the bonding layer and before printing the Cu paste for the surface conductor layer, the substrate having the bonding layer was annealed in a nitrogen atmosphere at a peak temperature of 700 ° C. and a peak temperature holding time of 10 minutes. A double-sided wiring board was produced by the same method as in FIG.

その結果、接合層のアニール処理により、導体膜の密着力は、実施例11及び12において、それぞれ82MPa、85MPaと一層向上した。密着力が向上した原因は、アニール処理により活性金属が優先的に基板と反応したためであると推定できる。一方、アニール処理せずに表面導体層用Cuペーストを印刷して同時に焼成すると、活性金属を含む接合層の金属成分の一部がCuペースト層へ拡散、合金化し、基板と反応する活性金属が減少すると推定できる。   As a result, the adhesion strength of the conductor film was further improved to 82 MPa and 85 MPa in Examples 11 and 12, respectively, by annealing the bonding layer. It can be presumed that the reason why the adhesion is improved is that the active metal preferentially reacted with the substrate by the annealing treatment. On the other hand, when the Cu paste for the surface conductor layer is printed and fired at the same time without annealing treatment, a part of the metal component of the bonding layer containing the active metal diffuses and alloys into the Cu paste layer, and the active metal that reacts with the substrate becomes It can be estimated to decrease.

実施例13
ビア充填基板の作製工程において、ビア充填基板をラップ研磨し(図1(b))、さらに鏡面研磨により基板の表面粗さRaを0.05μmにした以外は実施例1と同一の方法で両面配線基板を作製した。鏡面研磨により基板表面はより平滑になったが、耐熱性、表面導体密着力、エッチング性とも実施例1と殆ど差異が見られなかった。
Example 13
In the manufacturing process of the via-filled substrate, the via-filled substrate was lapped (FIG. 1 (b)), and further double-sided in the same manner as in Example 1 except that the surface roughness Ra of the substrate was 0.05 μm by mirror polishing. A wiring board was produced. Although the surface of the substrate became smoother by mirror polishing, almost no difference from Example 1 was found in heat resistance, surface conductor adhesion, and etching properties.

実施例14
ビア充填基板の作製工程において、ラップ研磨の代わりに、充填部の突起部をバフ研磨により平坦化した以外は実施例1と同一の方法で両面配線基板を作製した。バフ研磨後の充填部の基板表面に対する凹凸量は±10μm程度であった。また、バフ研磨は研削力が低く基板部は殆ど研磨されてないため、基板の表面粗さは投入基板と同じRa約0.2μmであった。本実施例では充填部の凹凸量、基板の表面粗さとも大きくなったが、耐熱性、表面導体密着力、エッチング性ともに良好であった。
Example 14
A double-sided wiring board was produced in the same manner as in Example 1 except that in the step of producing the via-filled substrate, the protruding portion of the filling portion was flattened by buffing instead of lapping. The amount of unevenness with respect to the substrate surface of the filled portion after buffing was about ± 10 μm. Also, since the buffing has a low grinding force and the substrate portion is hardly polished, the surface roughness of the substrate was about 0.2 μm Ra, which is the same as that of the input substrate. In this example, the unevenness of the filling portion and the surface roughness of the substrate were increased, but the heat resistance, surface conductor adhesion, and etching were good.

実施例15及び16
耐熱基板を、AlN基板の代わりに、それぞれアルミナ基板(京セラ(株)製、純度96%)、窒化珪素基板(東芝マテリアル(株)製)に変更した以外は実施例1と同一の方法で両面配線基板を作製した。2種の基板とも、全ての評価項目において良好であった。
Examples 15 and 16
Double-sided in the same manner as in Example 1 except that the heat-resistant substrate was changed to an alumina substrate (Kyocera Corporation, purity 96%) and a silicon nitride substrate (Toshiba Materials Co., Ltd.) instead of the AlN substrate. A wiring board was produced. Both types of substrates were good in all evaluation items.

実施例17
接合層を形成工程において、Pd金属膜(バリア層)を形成しない以外は実施例1と同一の方法で両面配線基板を作製した。その結果、実施例1と比較して導体膜密着力は53MPaと低下したが、耐熱性及びエッチング性は良好であった。密着性も通常のメタライズ膜として十分である。
Example 17
A double-sided wiring board was produced in the same manner as in Example 1 except that the Pd metal film (barrier layer) was not formed in the bonding layer forming step. As a result, the conductor film adhesion decreased to 53 MPa as compared with Example 1, but the heat resistance and etching properties were good. Adhesion is also sufficient as a normal metallized film.

実施例18
接合層形成工程において、Ti膜(活性金属層)を形成した後、Pd膜(バリア層)を形成せず、スパッタリング法によりCu膜(表面層)を形成した以外は実施例1と同一の方法で両面配線基板を作製した。その結果、全ての評価項目は良好であったが、スパッタリング法によるCu膜のない実施例17と比較して、密着力が向上した。Ti膜上のスパッタリング法によるCu薄膜は、接合層形成後に空気中に暴露する時のTi膜の酸化を防止すると共に、Ti膜に対する表面導体層用Cuペーストの濡れ性を向上させる効果があったため、密着力が向上したと推定できる。
Example 18
In the bonding layer forming step, the same method as in Example 1 except that after the Ti film (active metal layer) was formed, the Pd film (barrier layer) was not formed, and the Cu film (surface layer) was formed by sputtering. A double-sided wiring board was prepared. As a result, all the evaluation items were good, but the adhesion was improved as compared with Example 17 in which no Cu film was formed by the sputtering method. The Cu thin film formed by sputtering on the Ti film has the effect of preventing the oxidation of the Ti film when exposed to the air after forming the bonding layer and improving the wettability of the Cu paste for the surface conductor layer to the Ti film. It can be estimated that the adhesion is improved.

実施例19〜22
接合層形成工程において、Ti膜(活性金属層)の厚みを、それぞれ0.2μm、0.15μm、0.05μm及び0.02μmにした以外は実施例1と同一の方法で両面配線基板を作製した。その結果、膜厚0.15μm及び0.2μmは、実施例1の膜厚0.1μmと殆ど違いはなかったが、膜厚が0.05μm、0.02μmに薄くなるにつれて、密着力が低下する傾向が見られた。しかし、膜厚0.02μmの場合においても、活性金属膜がない比較例3と比べ、密着力は格段に高い。
Examples 19-22
A double-sided wiring board was fabricated in the same manner as in Example 1, except that the thickness of the Ti film (active metal layer) was 0.2 μm, 0.15 μm, 0.05 μm, and 0.02 μm, respectively, in the bonding layer forming step. did. As a result, the film thicknesses of 0.15 μm and 0.2 μm were almost the same as the film thickness of 0.1 μm of Example 1, but the adhesion decreased as the film thickness decreased to 0.05 μm and 0.02 μm. The tendency to do was seen. However, even in the case of a film thickness of 0.02 μm, the adhesion is markedly higher than that of Comparative Example 3 in which there is no active metal film.

実施例23
ビア充填基板の作製工程において、ビア充填用Cu導体ペーストの代わりに表2に示すビア充填用Agペーストを用い、充填した基板の焼成を600℃の大気中で60分間焼成した以外は実施例1と同一の方法で両面配線基板を作製した。ビア充填部の金属種をCuからAgに変更しても、全ての特性において実施例1と変らなかった。
Example 23
Example 1 except that the via filling Ag paste shown in Table 2 was used in place of the via filling Cu conductor paste and the filled substrate was baked for 60 minutes in the atmosphere of 600 ° C. A double-sided wiring board was produced by the same method as that described above. Even when the metal type of the via filling portion was changed from Cu to Ag, all the characteristics were not different from those in Example 1.

実施例24
表面導体層の形成工程において、表面導体層用CuペーストAの代わりに表2に示す表面導体層用Agペーストを用い、600℃の大気中で60分間焼成した以外は実施例23と同一の方法で両面配線基板を作製した。充填部及び表面導体層用ペーストを全てCuからAgへと変更しても、全ての特性において良好であった。
Example 24
In the step of forming the surface conductor layer, the same method as in Example 23, except that the surface conductor layer Ag paste shown in Table 2 was used instead of the surface conductor layer Cu paste A and baked in the atmosphere at 600 ° C. for 60 minutes. A double-sided wiring board was prepared. Even when the filling portion and the paste for the surface conductor layer were all changed from Cu to Ag, all the characteristics were good.

実施例25
図3に示すように、実施例1の接合層の形成工程において、スパッタリング法により接合層3を形成した後(図3(a))、表面導体層の形成工程では、接合層表面への表面導体層用CuペーストAの印刷は、基板両面に対して、全面印刷ではなく、スクリーン版を用いて直接指定形状のパターンを印刷した。その後、120℃、20分間乾燥した。基板を窒素雰囲気中、ピーク温度700℃、ピーク保持時間10分間焼成し、両面に膜厚約9μmの表面導体層(Cu膜)4aを有するメタライズ基板を得た(図3(b))。その後、基板をエッチング液に浸漬しCuパターン間に存在する接合層を溶解除去した(図3(c))。エッチングレジストを塗布しなかったため、Cuパターン膜も少し溶解されるが、Ti、Pdに対するエッチングレートがCuより高いエッチング液を使用すると共に、接合層の膜厚が薄いため、Cu膜の変化は少なかった。
Example 25
As shown in FIG. 3, in the bonding layer forming step of Example 1, after forming the bonding layer 3 by the sputtering method (FIG. 3A), in the surface conductor layer forming step, the surface to the bonding layer surface is formed. In the printing of the conductor layer Cu paste A, a pattern having a designated shape was directly printed on both sides of the substrate using a screen plate instead of printing on the entire surface. Then, it dried at 120 degreeC for 20 minutes. The substrate was baked in a nitrogen atmosphere at a peak temperature of 700 ° C. and a peak holding time of 10 minutes to obtain a metallized substrate having a surface conductor layer (Cu film) 4a having a film thickness of about 9 μm on both sides (FIG. 3B). Thereafter, the substrate was immersed in an etching solution, and the bonding layer existing between the Cu patterns was dissolved and removed (FIG. 3C). Since the etching resist was not applied, the Cu pattern film is also slightly dissolved, but the etching rate for Ti and Pd is higher than that of Cu, and the bonding layer is thin, so the change in the Cu film is small. It was.

その後のメッキ工程は、実施例1と同一の方法で行い、両面配線基板を得た(図3(d))。この工法でも全ての特性において良好であった。なお、パターン形状はかまぼこ状であり、実施例25のパターン形状よりも実施例1のパターン形状の方が優れていた。   The subsequent plating process was performed in the same manner as in Example 1 to obtain a double-sided wiring board (FIG. 3D). Even this method was good in all properties. The pattern shape was kamaboko, and the pattern shape of Example 1 was superior to the pattern shape of Example 25.

実施例26
接合層の形成方法として、スパッタリング法の代わりに真空蒸着法を使用した以外は実施例1と同一の方法で両面配線基板を得た。真空蒸着は、真空度2×10-3Pa、基板加熱温度300℃で行った。耐熱性、密着力、エッチング性ともスパッタ法と殆ど差がなく、全て良好であった。
Example 26
A double-sided wiring board was obtained by the same method as in Example 1 except that a vacuum deposition method was used instead of the sputtering method as a method for forming the bonding layer. The vacuum deposition was performed at a degree of vacuum of 2 × 10 −3 Pa and a substrate heating temperature of 300 ° C. The heat resistance, adhesion and etching were almost the same as the sputtering method, and all were good.

実施例27
実施例1と同様にして、ビア充填基板の作製工程、接合層の形成工程、表面導体層(Cu)の形成工程を経て、両面に膜厚約8μmの表面導体層(Cu膜)を焼き付けたメタライズ基板を得た。得られたメタライズ基板のCu膜の表面にメッキ用レジストパターンを形成した。メッキ用レジストパターンは、エッチングレジストパターンとは逆に、配線として保留するCu膜を露出し、除去すべき領域のCu膜をレジストでカバーした。露出したCu膜に対して、実施例1と同一の方法でNi/Auメッキを施した。Cu膜がメッキされた基板からレジスト膜を剥離し、エッチングによりメッキを施してない領域のCu/Pd/Ti銅膜を除去した。すなわち、エッチングの際、表面のNi/Au膜をレジストとして機能させた。得られた基板の性能評価結果は、実施例1と同じであった。
Example 27
In the same manner as in Example 1, a surface conductor layer (Cu film) having a film thickness of about 8 μm was baked on both surfaces through a via filling substrate manufacturing process, a bonding layer forming process, and a surface conductor layer (Cu) forming process. A metallized substrate was obtained. A plating resist pattern was formed on the surface of the Cu film of the obtained metallized substrate. Contrary to the etching resist pattern, the plating resist pattern exposed the Cu film retained as wiring and covered the Cu film in the region to be removed with the resist. The exposed Cu film was subjected to Ni / Au plating by the same method as in Example 1. The resist film was peeled off from the substrate on which the Cu film was plated, and the Cu / Pd / Ti copper film in the region not plated was removed by etching. That is, at the time of etching, the Ni / Au film on the surface was made to function as a resist. The performance evaluation result of the obtained substrate was the same as that of Example 1.

実施例28
図2に示すように、実施例1の接合層の形成工程において、スパッタリング法により接合層3を形成した後(図2(a))、Cuペーストの印刷による表面導体層の形成工程を実施せず、そのままエッチングレジストパターン5を形成した(図2(b))。露出した接合層をエッチングにより除去した後(図2(c))、エッチングレジストを剥離・除去し、接合層からなる導体パターンを得た(図2(d))。この導体パターンに積層するように、スクリーン版を用いて表面導体層用CuペーストAを接合層パターンと同じ形状のCu膜を印刷した。接合層にCu膜を印刷した基板を120℃、20分間乾燥した後、窒素雰囲気中、ピーク温度700℃、ピーク保持時間10分間焼成し、膜厚約9μmの表面導体(Cu膜)パターンを有するメタライズ基板を得た。得られたメタライズ基板を、実施例1と同一の方法でメッキ工程に供し、両面配線基板を得た。この工法でも全ての特性において良好であった。なお、パターン形状はかまぼこ状であった。
Example 28
As shown in FIG. 2, in the bonding layer forming step of Example 1, after forming the bonding layer 3 by the sputtering method (FIG. 2A), the surface conductor layer forming step by printing Cu paste is performed. First, an etching resist pattern 5 was formed as it was (FIG. 2B). After the exposed bonding layer was removed by etching (FIG. 2C), the etching resist was peeled and removed to obtain a conductor pattern made of the bonding layer (FIG. 2D). A Cu film having the same shape as the bonding layer pattern was printed on the surface conductor layer Cu paste A using a screen plate so as to be laminated on the conductor pattern. A substrate having a Cu film printed on the bonding layer is dried at 120 ° C. for 20 minutes and then baked in a nitrogen atmosphere at a peak temperature of 700 ° C. for a peak holding time of 10 minutes to have a surface conductor (Cu film) pattern with a film thickness of about 9 μm. A metallized substrate was obtained. The obtained metallized substrate was subjected to a plating step by the same method as in Example 1 to obtain a double-sided wiring substrate. Even this method was good in all properties. The pattern shape was kamaboko.

実施例29
ビア充填基板の製作工程の前に接合層を形成し、かつ研磨方法を変更した以外は、実施例1と同一の方法で両面配線基板を作製した。すなわち、まず、貫通孔を多数有する基板に対して基板両面及び貫通孔内壁面に対して接合層を形成した。接合層を形成した基板に対して、ビア充填用Cuペーストを用いてメタルマスクを通してスクリーン印刷により貫通孔を充填し、120℃の送風乾燥機で20分間乾燥した。Cuペーストを充填した基板の充填ビア表面に突起したCuペーストに対して、バフ研磨により除去した。突起したCuペーストは、未焼成で柔らかいため、バフ研磨により容易に除去できるが、基板表面の接合層は、バフ研磨による影響は無かった。研磨した基板を900℃の窒素雰囲気中で60分間焼成し、Cu導体ビア充填基板を作製した。引き続き、ビア充填基板を表面導体層(Cu)形成工程に供し、実施例1と同一の方法で両面配線基板を作製した。得られた基板の評価結果は、実施例1と同様、全て良好であった。
Example 29
A double-sided wiring board was produced in the same manner as in Example 1 except that the bonding layer was formed before the via-filled board production process and the polishing method was changed. That is, first, a bonding layer was formed on both sides of the substrate and the inner wall surface of the through hole with respect to the substrate having many through holes. The through hole was filled in the substrate on which the bonding layer had been formed by screen printing using a via filling Cu paste through a metal mask, and dried for 20 minutes with a 120 ° C. blower dryer. The Cu paste protruding on the filling via surface of the substrate filled with the Cu paste was removed by buffing. Since the protruding Cu paste was soft and unfired, it could be easily removed by buffing, but the bonding layer on the substrate surface was not affected by buffing. The polished substrate was baked in a nitrogen atmosphere at 900 ° C. for 60 minutes to prepare a Cu conductor via-filled substrate. Subsequently, the via-filled substrate was subjected to a surface conductor layer (Cu) forming step, and a double-sided wiring substrate was produced by the same method as in Example 1. The evaluation results of the obtained substrate were all good as in Example 1.

実施例30
バフ研磨後のビア充填基板の焼成を省略し、未焼成のビア充填基板を表面導体層(Cu)形成工程に供した後、ビア充填用Cuペーストと表面導体層用Cuペーストとを同時に700℃で焼成する以外は、実施例29と同一の方法で両面配線基板を作製した。製作した基板の評価結果は、実施例1と同様、全て良好であった。
Example 30
The baking of the via-filled substrate after buffing is omitted, and the unfired via-filled substrate is subjected to the surface conductor layer (Cu) forming step, and then the via-filling Cu paste and the surface conductor layer Cu paste are simultaneously heated to 700 ° C. A double-sided wiring board was produced in the same manner as in Example 29 except that firing was performed. The evaluation results of the manufactured substrate were all good as in Example 1.

Figure 2017183715
Figure 2017183715

Figure 2017183715
Figure 2017183715

Figure 2017183715
Figure 2017183715

本発明の両面配線基板は、回路基板、電子部品、半導体パッケージの基板などとして利用できる。   The double-sided wiring board of the present invention can be used as a circuit board, an electronic component, a semiconductor package board, and the like.

1…Cu導体ビア充填基板
2…充填部
3…接合層
4…表面導体層
5…エッチング用レジスト膜
6…導体パターン
7…ニッケルメッキ膜
8…金メッキ膜
DESCRIPTION OF SYMBOLS 1 ... Cu conductor via filling board | substrate 2 ... Filling part 3 ... Bonding layer 4 ... Surface conductor layer 5 ... Resist film for etching 6 ... Conductor pattern 7 ... Nickel plating film 8 ... Gold plating film

Claims (27)

孔部を有する絶縁性基板と、前記孔部に存在し、かつ導体を含む導電ビア部と、前記絶縁性基板及び導電ビア部の表面の少なくとも一部の領域に積層され、かつ活性金属層を含む接合層と、この接合層に積層され、導体を含み、かつ多孔質構造を有する表面導体層とを含む両面配線基板。   An insulating substrate having a hole portion, a conductive via portion that is present in the hole portion and includes a conductor, and is laminated on at least a part of a surface of the insulating substrate and the conductive via portion, and an active metal layer is provided. A double-sided wiring board comprising: a bonding layer including: a surface conductor layer laminated on the bonding layer, including a conductor, and having a porous structure. 活性金属層が、Ti、Zr、Hf、Nb、Ta、Cr、Mn及びAlからなる群より選択された少なくとも1種の活性金属又はこの活性金属を含む合金を含む請求項1記載の両面配線基板。   2. The double-sided wiring board according to claim 1, wherein the active metal layer includes at least one active metal selected from the group consisting of Ti, Zr, Hf, Nb, Ta, Cr, Mn, and Al or an alloy containing the active metal. . 接合層が、さらに非透過層を含み、この非透過層が、Mo、W、Ni、Pd及びPtからなる群より選択された少なくとも1種のバリア性金属又はこのバリア性金属を含む合金を含み、かつ前記非透過層が、活性金属層と表面導体層との間に介在する請求項1又は2記載の両面配線基板。   The bonding layer further includes a non-permeable layer, and the non-permeable layer includes at least one barrier metal selected from the group consisting of Mo, W, Ni, Pd, and Pt or an alloy including the barrier metal. The double-sided wiring board according to claim 1, wherein the non-transmissive layer is interposed between the active metal layer and the surface conductor layer. 接合層が、さらに親和層を含み、この親和層が、表面導体層に含まれる金属と同一又は合金化可能な金属を含み、かつ前記親和層が表面導体層と接している請求項1〜3のいずれかに記載の両面配線基板。   The bonding layer further includes an affinity layer, the affinity layer includes a metal that is the same as or alloyable with the metal included in the surface conductor layer, and the affinity layer is in contact with the surface conductor layer. The double-sided wiring board according to any one of the above. 表面導体層に含まれる導体が、Ni、Pt、Cu、Ag、Au及びAlからなる群より選択された少なくとも1種の導電性金属又はこの導電性金属を含む合金を含む請求項1〜4のいずれかに記載の両面配線基板。   The conductor included in the surface conductor layer includes at least one conductive metal selected from the group consisting of Ni, Pt, Cu, Ag, Au, and Al, or an alloy including the conductive metal. The double-sided wiring board according to any one of the above. 表面導体層の空隙率が5〜30体積%である請求項1〜5のいずれかに記載の両面配線基板。   The double-sided wiring board according to claim 1, wherein the porosity of the surface conductor layer is 5 to 30% by volume. 表面導体層が、ガラス成分を含まない請求項1〜6のいずれかに記載の両面配線基板。   The double-sided wiring board according to claim 1, wherein the surface conductor layer does not contain a glass component. 表面導体層の平均厚みが、接合層の平均厚みに対して5〜1000倍である請求項1〜7のいずれかに記載の両面配線基板。   The double-sided wiring board according to any one of claims 1 to 7, wherein the average thickness of the surface conductor layer is 5 to 1000 times the average thickness of the bonding layer. 導電ビア部に含まれる導体が、多孔質構造を有する請求項1〜8のいずれかに記載の両面配線基板。   The double-sided wiring board according to claim 1, wherein the conductor included in the conductive via portion has a porous structure. 導電ビア部の空隙率が15〜45体積%である請求項9記載の両面配線基板。   The double-sided wiring board according to claim 9, wherein the porosity of the conductive via portion is 15 to 45% by volume. 絶縁性基板の孔部壁面と導電ビア部との間に、活性金属層を含むビア接合層が介在している請求項1〜10のいずれかに記載の両面配線基板。   The double-sided wiring board according to claim 1, wherein a via bonding layer including an active metal layer is interposed between the hole wall surface of the insulating substrate and the conductive via part. 絶縁性基板が、セラミックス基板、ガラス基板、シリコン基板又はほうろう基板である請求項1〜11のいずれかに記載の両面配線基板。   The double-sided wiring board according to claim 1, wherein the insulating substrate is a ceramic substrate, a glass substrate, a silicon substrate, or an enamel substrate. 表面導体層にさらにメッキ層が積層されている請求項1〜12のいずれかに記載の両面配線基板。   The double-sided wiring board according to any one of claims 1 to 12, wherein a plating layer is further laminated on the surface conductor layer. メッキ層が湿式メッキ層である請求項13記載の両面配線基板。   The double-sided wiring board according to claim 13, wherein the plating layer is a wet plating layer. 孔部を有する絶縁性基板の孔部に、金属粒子及び有機ビヒクルを含む導電ビア部用導体ペーストを充填するビア充填工程、前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し導電ビア部を形成するビア焼成工程、前記導電ビア部を備えた絶縁性基板の表面に、活性金属層を含む接合層を積層する接合層形成工程、接合層の上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する導体塗布工程、塗布した前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し、導体を含み、かつ多孔質構造を有する表面導体層を形成する導体焼成工程を含む請求項1〜14のいずれかに記載の両面配線基板の製造方法。   A via filling step of filling a hole of an insulating substrate having a hole with a conductive paste for a conductive via part including metal particles and an organic vehicle, and heating the conductor to a temperature higher than the sintering temperature of the metal particles contained in the conductive paste. A via firing step of firing a paste to form a conductive via portion; a bonding layer forming step of laminating a bonding layer including an active metal layer on a surface of an insulating substrate provided with the conductive via portion; a metal on the bonding layer; A conductor coating step of applying a conductor paste for a surface conductor layer containing particles and an organic vehicle; heating the conductor paste to a temperature higher than a sintering temperature of the metal particles contained in the applied conductor paste; The manufacturing method of the double-sided wiring board in any one of Claims 1-14 including the conductor baking process which forms the surface conductor layer which has a quality structure. 孔部を有する絶縁性基板の表面に、活性金属層を含む接合層を積層するとともに、前記孔部の壁面に、活性金属を含むビア接合層を積層する接合層形成工程、ビア接合層を形成した絶縁基板の孔部に、金属粒子及び有機ビヒクルを含む導電ビア部用導体ペーストを充填するビア充填工程、前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し導電ビア部を形成するビア焼成工程、前記絶縁基板表面の接合層及び導電ビア部の上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する導体塗布工程、塗布した前記導体ペーストに含まれる金属粒子の焼結温度以上に加熱して導体ペーストを焼成し、導体を含み、かつ多孔質構造を有する表面導体層を形成する導体焼成工程を含む請求項1〜14のいずれかに記載の両面配線基板の製造方法。   A bonding layer forming step of laminating a bonding layer including an active metal layer on a surface of an insulating substrate having a hole and laminating a via bonding layer including an active metal on a wall surface of the hole, and forming a via bonding layer A via filling step of filling a conductive paste for a conductive via part containing metal particles and an organic vehicle into the holes of the insulated substrate, heating the conductive paste above the sintering temperature of the metal particles contained in the conductive paste, and firing the conductive paste A via firing step for forming a conductive via portion, a conductor coating step for applying a conductive paste for a surface conductor layer containing metal particles and an organic vehicle on the bonding layer and the conductive via portion on the surface of the insulating substrate, and the applied conductive paste The conductor paste is fired by heating to a temperature equal to or higher than the sintering temperature of the metal particles contained in the conductor, and includes a conductor firing step of forming a surface conductor layer containing a conductor and having a porous structure. Method for manufacturing a double-sided wiring board according to any one of the. 孔部を有する絶縁性基板の表面に、活性金属層を含む接合層を積層するとともに、前記孔部の壁面に、活性金属を含むビア接合層を積層する接合層形成工程、ビア接合層を形成した絶縁基板の孔部に、金属粒子及び有機ビヒクルを含む導電ビア部用導体ペーストを充填するビア充填工程、前記絶縁基板表面の接合層及び孔部に充填された導体ペーストの上に、金属粒子及び有機ビヒクルを含む表面導体層用導体ペーストを塗布する導体塗布工程、塗布した表面導体層用導体ペースト及び導電ビア部用導体ペーストに含まれる金属粒子の焼結温度以上に加熱して表面導体層用導体ペースト及び導電ビア部用導体ペーストを同時に焼成し、導体を含み、かつ多孔質構造を有する表面導体層及び導電ビア部を形成する導体焼成工程を含む請求項1〜14のいずれかに記載の両面配線基板の製造方法。   A bonding layer forming step of laminating a bonding layer including an active metal layer on a surface of an insulating substrate having a hole and laminating a via bonding layer including an active metal on a wall surface of the hole, and forming a via bonding layer A via filling step of filling the hole of the insulating substrate with a conductive paste for a conductive via portion containing metal particles and an organic vehicle, the metal particles on the bonding layer and the conductor paste filled in the hole of the insulating substrate surface; And a conductor coating step of applying a conductor paste for a surface conductor layer containing an organic vehicle, heating the surface conductor layer to a temperature higher than the sintering temperature of the metal particles contained in the applied conductor paste for the surface conductor layer and the conductor paste for a conductive via portion The conductor paste and the conductive via part conductive paste are fired at the same time, including a conductor and a conductor firing step of forming a surface conductor layer and a conductive via part having a porous structure. Method for manufacturing a double-sided wiring board according to any one of the 4. 導電ビア部用導体ペーストを焼成する前又は焼成した後に、絶縁性基板の表面を平滑化する請求項15〜17のいずれかに記載の製造方法。   The manufacturing method according to any one of claims 15 to 17, wherein the surface of the insulating substrate is smoothed before or after the conductive via portion conductive paste is fired. 接合層形成工程において、活性金属層を形成した後、活性金属層の上に、さらに非透過層及び/又は親和層を積層する請求項15〜18のいずれかに記載の製造方法。   The method according to any one of claims 15 to 18, wherein in the bonding layer forming step, after forming the active metal layer, a non-permeable layer and / or an affinity layer is further laminated on the active metal layer. 物理蒸着法で接合層を形成する請求項15〜19のいずれかに記載の製造方法。   The manufacturing method according to claim 15, wherein the bonding layer is formed by a physical vapor deposition method. 導体塗布工程において、導体ペーストの塗布前に、不活性ガス雰囲気中で、400℃以上であり、かつ接合層を構成する全ての金属種の中で最も低融点の金属の融点、及び接合層を構成する合金の融点のいずれか低い方の融点以下の温度で接合層を加熱してアニールする請求項15〜20のいずれかに記載の製造方法。   In the conductor application process, before applying the conductor paste, the melting point of the metal having the lowest melting point among all the metal species that are 400 ° C. or higher in an inert gas atmosphere and that constitute the bonding layer, and the bonding layer The manufacturing method according to any one of claims 15 to 20, wherein the bonding layer is annealed by heating at a temperature equal to or lower than the lower melting point of the constituent alloy. 導体焼成工程で得られた表面導体層の一部の領域にレジストパターンを形成した後、レジストパターンが形成されていない露出領域の表面導体層及び接合層を除去し、さらにレジストパターンを除去する第1のエッチング工程をさらに含む請求項15〜21のいずれかに記載の製造方法。   After forming a resist pattern in a partial region of the surface conductor layer obtained in the conductor firing step, the surface conductor layer and the bonding layer in the exposed region where the resist pattern is not formed are removed, and the resist pattern is further removed. The manufacturing method according to claim 15, further comprising one etching step. 導体塗布工程において、表面導体層用導体ペーストをパターン印刷するとともに、導体焼成工程の後工程として、表面導体層から露出する接合層を除去する接合層除去工程をさらに含む請求項15〜21のいずれかに記載の製造方法。   The conductor coating step further includes a bonding layer removing step of pattern printing the conductor paste for the surface conductor layer and further removing the bonding layer exposed from the surface conductor layer as a subsequent step of the conductor baking step. The manufacturing method of crab. 絶縁性基板の表面において、活性金属層を含む接合層をパターン状に形成する請求項15〜21のいずれかに記載の製造方法。   The manufacturing method according to any one of claims 15 to 21, wherein a bonding layer including an active metal layer is formed in a pattern on the surface of the insulating substrate. 導体焼成工程で得られた表面導体層の表面にメッキ層を形成するメッキ工程をさらに含む請求項15〜24のいずれかに記載の製造方法。   The manufacturing method according to any one of claims 15 to 24, further comprising a plating step of forming a plating layer on the surface of the surface conductor layer obtained in the conductor firing step. 導体焼成工程で得られた表面導体層の一部の領域にレジストパターンを形成した後、レジストパターンが形成されていない露出領域の表面導体層の表面に貴金属を含むメッキ層を形成してレジストパターンを除去し、メッキ層が形成されてない露出領域の表面導体層及び接合層を除去する第2のエッチング工程をさらに含む請求項15〜21のいずれかに記載の製造方法。   After forming a resist pattern in a partial area of the surface conductor layer obtained in the conductor firing step, a plating layer containing a noble metal is formed on the surface of the surface conductor layer in the exposed area where the resist pattern is not formed. The manufacturing method according to claim 15, further comprising a second etching step of removing the surface conductor layer and the bonding layer in the exposed region where the plating layer is not formed. 導電ビア部用導体ペーストにおける焼成前後の体積変化率が−10%〜20%である請求項15〜26のいずれかに記載の製造方法。   27. The manufacturing method according to any one of claims 15 to 26, wherein the volume change rate before and after firing in the conductive via portion conductive paste is -10% to 20%.
JP2017050339A 2016-03-28 2017-03-15 Double-sided wiring board with through electrodes and its manufacturing method Active JP6774898B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016064720 2016-03-28
JP2016064720 2016-03-28

Publications (2)

Publication Number Publication Date
JP2017183715A true JP2017183715A (en) 2017-10-05
JP6774898B2 JP6774898B2 (en) 2020-10-28

Family

ID=60007701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017050339A Active JP6774898B2 (en) 2016-03-28 2017-03-15 Double-sided wiring board with through electrodes and its manufacturing method

Country Status (1)

Country Link
JP (1) JP6774898B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020217358A1 (en) * 2019-04-24 2020-10-29
KR20220002219A (en) * 2019-11-01 2022-01-06 주식회사 에이맵플러스 Display panel and forming method of pattern thereof
DE102022104156A1 (en) 2022-02-22 2023-08-24 Rogers Germany Gmbh Metal-ceramic substrate and method of manufacturing a metal-ceramic substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107392A (en) * 1996-09-26 1998-04-24 Ibiden Co Ltd Ceramic wiring board
JPH11103141A (en) * 1997-09-26 1999-04-13 Kyocera Corp Wiring board
JP2004327508A (en) * 2003-04-22 2004-11-18 Hitachi Ltd Method of manufacturing circuit board having metallic via hole and circuit board
JP2007150050A (en) * 2005-11-29 2007-06-14 Tokuyama Corp Method of manufacturing printed wiring board
JP2013153051A (en) * 2012-01-25 2013-08-08 Tokuyama Corp Metallized ceramic via substrate and manufacturing method thereof
KR20170003287A (en) * 2015-06-30 2017-01-09 주식회사 코멧네트워크 Method of manufacturing ceramic circuit board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107392A (en) * 1996-09-26 1998-04-24 Ibiden Co Ltd Ceramic wiring board
JPH11103141A (en) * 1997-09-26 1999-04-13 Kyocera Corp Wiring board
JP2004327508A (en) * 2003-04-22 2004-11-18 Hitachi Ltd Method of manufacturing circuit board having metallic via hole and circuit board
JP2007150050A (en) * 2005-11-29 2007-06-14 Tokuyama Corp Method of manufacturing printed wiring board
JP2013153051A (en) * 2012-01-25 2013-08-08 Tokuyama Corp Metallized ceramic via substrate and manufacturing method thereof
KR20170003287A (en) * 2015-06-30 2017-01-09 주식회사 코멧네트워크 Method of manufacturing ceramic circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020217358A1 (en) * 2019-04-24 2020-10-29
WO2020217358A1 (en) * 2019-04-24 2020-10-29 日立化成株式会社 Manufacturing method for conductor-filled through-hole substrate and conductor-filled through-hole substrate
KR20220002219A (en) * 2019-11-01 2022-01-06 주식회사 에이맵플러스 Display panel and forming method of pattern thereof
KR102620389B1 (en) 2019-11-01 2024-01-04 주식회사 에이맵플러스 Display panel and forming method of pattern thereof
DE102022104156A1 (en) 2022-02-22 2023-08-24 Rogers Germany Gmbh Metal-ceramic substrate and method of manufacturing a metal-ceramic substrate

Also Published As

Publication number Publication date
JP6774898B2 (en) 2020-10-28

Similar Documents

Publication Publication Date Title
KR102082838B1 (en) Via Filled Substrate, Manufacturing Method and Precursor
JP5492191B2 (en) Method for manufacturing metallized substrate, metallized substrate
US9307637B2 (en) Metallized via-holed ceramic substrate, and method for manufacture thereof
TWI512910B (en) Method for production of metalized substrate
US9017563B2 (en) Plating method of circuit substrate, production method of plated circuit substrate, and silver etching liquid
JP5431598B2 (en) Metallized substrate, metal paste composition, and method for producing metallized substrate
JP6654613B2 (en) Conductive paste, electronic substrate and method of manufacturing the same
JP2007201346A (en) Ceramics circuit board and its manufacturing method
CN108885918B (en) Conductive paste, electronic substrate, and method for producing same
JP6774898B2 (en) Double-sided wiring board with through electrodes and its manufacturing method
JP7212700B2 (en) CERAMIC-COPPER COMPOSITE, CERAMIC CIRCUIT BOARD, POWER MODULE, AND CERAMIC-COPPER COMPOSITE MANUFACTURING METHOD
JP6396964B2 (en) Conductive paste, electronic substrate and manufacturing method thereof
JP6936040B2 (en) Metallized substrate and its manufacturing method
WO2003101166A1 (en) Aluminum nitride sintered compact having metallized layer and method for preparation thereof
JP2008204980A (en) Multilayer ceramic substrate and manufacturing method therefor
JP5989879B2 (en) Metallized ceramic via substrate and method for manufacturing the same
JP5973479B2 (en) Hole-filled substrate having conductive film, method for producing the same, and method for suppressing swelling or peeling
CN114080868A (en) Method for manufacturing through-hole-filled substrate and conductive paste set
JP5201974B2 (en) Method for manufacturing metallized substrate
JP2004175599A (en) Process for manufacturing ceramic sintered compact having metallized layer
JP2022031197A (en) Method for manufacturing via filled substrate and conductive paste kit
JPH11103169A (en) Glass ceramic wiring board
TW201824461A (en) Electroconductive paste, electronic substrate and method of manufacturing same which enables the conductive portion to be firmly attached to the electroconductive paste of the ceramic substrate
JP2004175600A (en) Process for manufacturing aluminum nitride sintered compact having metallized layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201005

R150 Certificate of patent or registration of utility model

Ref document number: 6774898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250