JP2017174875A - Circuit board and semiconductor module, manufacturing method of circuit board - Google Patents
Circuit board and semiconductor module, manufacturing method of circuit board Download PDFInfo
- Publication number
- JP2017174875A JP2017174875A JP2016056519A JP2016056519A JP2017174875A JP 2017174875 A JP2017174875 A JP 2017174875A JP 2016056519 A JP2016056519 A JP 2016056519A JP 2016056519 A JP2016056519 A JP 2016056519A JP 2017174875 A JP2017174875 A JP 2017174875A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- metal
- metal plate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、パワーモジュール等に用いられる回路基板及び半導体モジュール、回路基板の製造方法に関する。 The present invention relates to a circuit board, a semiconductor module, and a circuit board manufacturing method used for a power module and the like.
パワーモジュールには、窒化アルミニウムを始めとするセラミックス基板の一方の面に、回路層を形成するための金属板が接合されるとともに、他方の面に放熱層を形成するための金属板が接合されたパワーモジュール用基板が用いられる。そして、このパワーモジュール用基板の放熱層に、アルミニウム合金等からなるヒートシンクが接合され、回路層の上には、はんだ材を介してパワー素子等の半導体素子が搭載され、ヒートシンク付きパワーモジュール用基板が製造される。
このようなパワーモジュール用基板において、回路層にはんだ付けされた半導体素子の接合信頼性確保のために、エポキシ樹脂等によって、パワーモジュール用基板及び半導体素子を樹脂封止することがある。この樹脂とパワーモジュール用基板には、実使用環境における熱サイクル等により応力が生じ、樹脂とパワーモジュール用基板の密着性が十分でないと、樹脂剥離が生じ、半導体素子下のはんだ層やセラミックス基板の信頼性への悪影響が生じる。
In the power module, a metal plate for forming a circuit layer is bonded to one surface of a ceramic substrate including aluminum nitride, and a metal plate for forming a heat dissipation layer is bonded to the other surface. A power module substrate is used. Then, a heat sink made of an aluminum alloy or the like is joined to the heat dissipation layer of the power module substrate, and a semiconductor element such as a power element is mounted on the circuit layer via a solder material. Is manufactured.
In such a power module substrate, the power module substrate and the semiconductor element may be resin-sealed with an epoxy resin or the like in order to ensure the bonding reliability of the semiconductor element soldered to the circuit layer. Stress is generated between the resin and the power module substrate due to a thermal cycle or the like in an actual use environment, and if the adhesion between the resin and the power module substrate is insufficient, the resin is peeled off, and a solder layer or a ceramic substrate under the semiconductor element. Adversely affects the reliability.
そこで、例えば特許文献１では、半導体素子を接合するパワーモジュール用基板の回路層表面にディンプル加工を施し、その上から樹脂をモールドすることにより、樹脂密着性の向上を図っている。 Therefore, in Patent Document 1, for example, a dimple process is performed on the surface of the circuit layer of the power module substrate to which the semiconductor element is bonded, and resin is molded from above to improve the resin adhesion.
このようなパワーモジュール用基板においては、樹脂との密着性を確保することが非常に重要となるが、特許文献１の回路層表面にディンプル加工するだけでは、回路層の側面部における樹脂密着性が十分には得られない。 In such a power module substrate, it is very important to ensure adhesion with the resin. However, just by dimple processing on the surface of the circuit layer of Patent Document 1, the resin adhesion on the side surface of the circuit layer is as follows. Is not enough.
本発明は、このような事情に鑑みてなされたもので、回路層などの金属層の特に側面部における樹脂密着性を向上させ、長期的に信頼性の優れた半導体モジュールを提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a semiconductor module having improved long-term reliability by improving resin adhesion particularly in a side surface portion of a metal layer such as a circuit layer. And
本発明の回路基板は、絶縁層の一方の面に金属層が形成されるとともに、該金属層の周縁部の少なくとも一部に、前記金属層を厚さ方向に貫通する貫通部が形成され、該貫通部は、前記金属層の側面から離れた位置に形成され両端の開口が露出状態に配置されているか、又は前記貫通部の側部を直径より小さい幅で前記金属層の側面に溝状に開口するように前記金属層の側面部に形成されている。 In the circuit board of the present invention, a metal layer is formed on one surface of the insulating layer, and a penetrating portion that penetrates the metal layer in the thickness direction is formed on at least a part of the peripheral portion of the metal layer, The penetrating portion is formed at a position away from the side surface of the metal layer and the openings at both ends are arranged in an exposed state, or the side portion of the penetrating portion is formed in a groove shape on the side surface of the metal layer with a width smaller than the diameter. It is formed in the side part of the said metal layer so that it may open to.
この回路基板をモールド樹脂により樹脂封止すると、貫通部の両端の開口が露出している場合には、そのモールド樹脂が貫通部の両端で接続されるように貫通部に充填され、また、貫通部の側部が直径より小さい幅で溝状に開口している場合には、その細幅の開口から貫通部の内部に充填される。したがって、いずれの場合にも、モールド樹脂が金属層の周縁部に食い込んだ状態となり、金属層に強固に保持され、樹脂密着性が向上する。 When this circuit board is resin-sealed with mold resin, if the openings at both ends of the penetrating part are exposed, the mold resin is filled into the penetrating part so as to be connected at both ends of the penetrating part. When the side part of the part is opened in a groove shape with a width smaller than the diameter, the inside of the penetrating part is filled from the narrow opening. Therefore, in any case, the mold resin is in a state where it bites into the peripheral portion of the metal layer, and is firmly held by the metal layer, and the resin adhesion is improved.
本発明の回路基板において、前記金属層の周縁部に、該周縁部を薄肉に形成してなる薄肉部が形成されており、前記貫通部は少なくとも前記薄肉部に形成されているものとしてもよい。
本発明の回路基板において、前記金属層は、前記絶縁層に接合された第一金属層と、該第一金属層に接合された第二金属層との積層構造とされ、前記第二金属層の側面部が前記第一金属層の側面よりも面方向に張り出しており、前記貫通部は、少なくとも前記第二金属層の張り出し部に形成されているものとしてもよい。
また、これらの場合、前記貫通孔は、前記回路層の表面とは反対側の開口の一部が閉塞状態とされているものとしてもよい。
貫通孔の一部を絶縁層又は第一金属層により閉塞した状態とすることにより、金属層と絶縁層との接合面積を広く確保することができ、回路基板としての熱伝達性を良好に確保することができる。
In the circuit board of the present invention, a thin portion formed by thinly forming the peripheral portion may be formed on the peripheral portion of the metal layer, and the through portion may be formed at least in the thin portion. .
In the circuit board of the present invention, the metal layer has a laminated structure of a first metal layer bonded to the insulating layer and a second metal layer bonded to the first metal layer, and the second metal layer The side surface portion of the first metal layer may protrude in the surface direction, and the penetration portion may be formed at least in the protruding portion of the second metal layer.
In these cases, the through hole may have a part of the opening opposite to the surface of the circuit layer in a closed state.
By making a part of the through-hole closed with the insulating layer or the first metal layer, it is possible to secure a wide bonding area between the metal layer and the insulating layer, and to ensure good heat transfer as a circuit board. can do.
本発明の半導体モジュールは、前記回路基板に半導体素子が搭載されるとともに、該半導体素子を封止した状態で前記回路基板にモールド樹脂が設けられており、該モールド樹脂の一部が前記貫通部内に充填されている。 In the semiconductor module of the present invention, a semiconductor element is mounted on the circuit board, and a mold resin is provided on the circuit board in a state where the semiconductor element is sealed, and a part of the mold resin is in the through-hole. Is filled.
本発明の回路基板の製造方法は、絶縁層の表面に金属層が形成されてなる回路基板を製造する方法であって、金属板の周縁部の少なくとも一部の厚さを該金属板の中央部分より小さくして薄肉部を形成するとともに、該薄肉部に両端が開口するように貫通部を厚さ方向に形成しておき、前記貫通部の両端の開口を露出させた状態で前記金属板を前記絶縁層に接合して前記金属層を形成する。 The method for manufacturing a circuit board according to the present invention is a method for manufacturing a circuit board in which a metal layer is formed on the surface of an insulating layer, wherein the thickness of at least a part of the peripheral edge of the metal plate is set at the center of the metal plate. The metal plate is formed in a state where a thin portion is formed smaller than the portion, and through portions are formed in the thickness direction so that both ends are opened in the thin portion, and the openings at both ends of the through portion are exposed. Is bonded to the insulating layer to form the metal layer.
金属層の一部に薄肉部を形成して貫通部を形成することにより、回路基板において貫通部の両端の開口を露出状態とすることができ、モールド樹脂を強固に保持することが可能になる。 By forming the thin portion in a part of the metal layer and forming the through portion, the openings at both ends of the through portion can be exposed in the circuit board, and the mold resin can be firmly held. .
本発明の回路基板の製造方法は、絶縁層の一方の面に、第一金属板の少なくとも一つの側面に対して第二金属板の側面を面方向に張り出させた状態としてこれら第一金属板及び第二金属板を積層することにより、前記第二金属板と前記絶縁層との間に隙間を形成するとともに、この隙間に開口するように前記第二金属板に厚さ方向に貫通部を形成しておき、これら絶縁層、第一金属板、第二金属板を接合することにより、前記絶縁層の一方の面に、前記第一金属板及び第二金属板が積層されてなる金属層を形成する。 In the method for manufacturing a circuit board according to the present invention, the first metal is formed in a state in which the side surface of the second metal plate projects in the surface direction on at least one side surface of the first metal plate on one surface of the insulating layer. By laminating the plate and the second metal plate, a gap is formed between the second metal plate and the insulating layer, and a through-hole is formed in the second metal plate in the thickness direction so as to open to the gap. A metal formed by laminating the first metal plate and the second metal plate on one surface of the insulating layer by bonding the insulating layer, the first metal plate, and the second metal plate. Form a layer.
金属層を第一金属板と第二金属板との積層構造とすることにより、絶縁層との間の隙間を容易に形成して、貫通部の両端の開口を露出状態とすることができる。 By making the metal layer a laminated structure of the first metal plate and the second metal plate, a gap between the insulating layer and the insulating layer can be easily formed, and the openings at both ends of the through portion can be exposed.
本発明によれば、金属層の周縁部の少なくとも一部に貫通部を形成し、その貫通部の両端の開口が露出した状態とし、又は直径より小さい幅で側部が金属層の側面に溝状に開口した状態としたことにより、樹脂封止時にモールド樹脂の一部が貫通部に食い込むように充填され、回路基板とモールド樹脂との密着性を金属層の側面部において特に向上させることができ、半導体素子の良好な接合性を維持して、長期的に信頼性の高い半導体モジュールを提供することができる。 According to the present invention, the through portion is formed in at least a part of the peripheral portion of the metal layer, and the openings at both ends of the through portion are exposed, or the side portion is grooved in the side surface of the metal layer with a width smaller than the diameter. With the state of opening in a shape, a part of the mold resin is filled so as to bite into the through part at the time of resin sealing, and the adhesion between the circuit board and the mold resin can be particularly improved at the side surface portion of the metal layer. In addition, it is possible to provide a highly reliable semiconductor module in the long term while maintaining good bonding properties of the semiconductor element.
以下、本発明をパワーモジュール及びパワーモジュール用基板に適用した実施形態について、図面を参照しながら説明する。
図１及び図２に示す第１実施形態のパワーモジュール用基板１０は、絶縁層であるセラミックス基板２０と、その一方の面に形成された回路層３０と、他方の面に形成された放熱層５０とを備える。そして、図３に示すように、このパワーモジュール用基板１０の回路層３０の表面に半導体素子６０が搭載され、半導体素子６０にはリードフレーム６５が接合され、さらに半導体素子６０とパワーモジュール用基板１０とリードフレーム６５とをエポキシ樹脂等からなるモールド樹脂７０により封止することで、パワーモジュール１００が構成される。また、パワーモジュール１００は、ヒートシンク１１０の上面に例えば熱伝達グリスを介して接触させ、クランプ（図示略）等により押し付けて使用する。
Hereinafter, embodiments in which the present invention is applied to a power module and a power module substrate will be described with reference to the drawings.
The power module substrate 10 according to the first embodiment shown in FIGS. 1 and 2 includes a ceramic substrate 20 that is an insulating layer, a circuit layer 30 formed on one surface thereof, and a heat dissipation layer formed on the other surface. 50. As shown in FIG. 3, a semiconductor element 60 is mounted on the surface of the circuit layer 30 of the power module substrate 10, a lead frame 65 is joined to the semiconductor element 60, and the semiconductor element 60 and the power module substrate. The power module 100 is configured by sealing 10 and the lead frame 65 with a mold resin 70 made of epoxy resin or the like. Further, the power module 100 is used by being brought into contact with the upper surface of the heat sink 110 via, for example, heat transfer grease and pressed by a clamp (not shown) or the like.
パワーモジュール用基板１０を構成するセラミックス基板２０は、例えばＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化珪素）等の窒化物系セラミックス、もしくはＡｌ２Ｏ３（アルミナ）等の酸化物系セラミックスを用いることができ、厚さは０．２ｍｍ〜１．５ｍｍの範囲内に設定される。 The ceramic substrate 20 constituting the power module substrate 10 is made of, for example, nitride ceramics such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), or oxide ceramics such as Al 2 O 3 (alumina). It can be used, and the thickness is set in the range of 0.2 mm to 1.5 mm.
回路層３０は、セラミックス基板２０の一方の面に接合された第一金属層３１と、その第一金属層３１のセラミックス基板２０とは反対面に接合された第二金属層３２とを備える。これら第一金属層３１及び第二金属層３２は純アルミニウム又はアルミニウム合金、もしくは銅又は銅合金からなる金属板をセラミックス基板２０に接合することにより形成される。例えば、第一金属層３１として、純度９９．９９質量％以上のアルミニウム（いわゆる４Ｎアルミニウム）からなる厚さが０．１ｍｍ〜３．０ｍｍの範囲内に設定された第一金属板３１´が用いられる。第二金属層３２としては、純度９９．９０質量％未満のアルミニウムからなる厚さが０．１ｍｍ〜３．０ｍｍの範囲内に設定された第二金属板３２´が用いられ、これら金属板３１´，３２´及びセラミックス基板２０相互間をろう材を用いて接合することにより回路層３０が形成されている。あるいは、第二金属層３２に銅又は銅合金からなる第二金属板を用いる場合には、第一金属板と固相拡散接合によって接合してもよい。 The circuit layer 30 includes a first metal layer 31 bonded to one surface of the ceramic substrate 20 and a second metal layer 32 bonded to the surface of the first metal layer 31 opposite to the ceramic substrate 20. The first metal layer 31 and the second metal layer 32 are formed by joining a metal plate made of pure aluminum or an aluminum alloy, or copper or a copper alloy to the ceramic substrate 20. For example, as the first metal layer 31, a first metal plate 31 ′ having a thickness of 0.1 mm to 3.0 mm made of aluminum having a purity of 99.99% by mass or more (so-called 4N aluminum) is used. It is done. As the second metal layer 32, a second metal plate 32 ′ having a thickness made of aluminum having a purity of less than 99.90 mass% is set within a range of 0.1 mm to 3.0 mm, and these metal plates 31 are used. The circuit layer 30 is formed by joining the ', 32' and the ceramic substrate 20 using a brazing material. Alternatively, when a second metal plate made of copper or a copper alloy is used for the second metal layer 32, the second metal layer 32 may be bonded to the first metal plate by solid phase diffusion bonding.
そして、第二金属層３２における半導体素子６０の搭載領域Ｓを避けた部分に、第二金属層３２を厚さ方向に貫通する複数の貫通孔４０が形成されている。図３の符号６１は半導体素子６０を固着するはんだ層を示しており、半導体素子６０の搭載領域Ｓとは、このはんだ層６１の形成領域までを含むものとする。
また、第二金属層３２の周縁部には、第一金属層３１と接合される側の面に、薄肉部３３を形成するための段部３４が形成されており、このため、第一金属層３１との間に隙間ｇが形成されている。そして、第二金属層３２の貫通孔４０の一部は、この隙間ｇに開口するように形成されている。
A plurality of through holes 40 penetrating the second metal layer 32 in the thickness direction are formed in portions of the second metal layer 32 that avoid the mounting region S of the semiconductor element 60. Reference numeral 61 in FIG. 3 indicates a solder layer to which the semiconductor element 60 is fixed, and the mounting area S of the semiconductor element 60 includes the area where the solder layer 61 is formed.
Moreover, the step part 34 for forming the thin part 33 is formed in the peripheral part of the 2nd metal layer 32 in the surface by which the 1st metal layer 31 is joined, Therefore, 1st metal A gap g is formed between the layer 31. A part of the through hole 40 of the second metal layer 32 is formed to open to the gap g.
放熱層５０は、セラミックス基板２０の回路層３０とは反対面に金属板５０´を接合することにより形成されており、その金属板５０´としては、純アルミニウム又はアルミニウム合金が用いられる。例えば、純度９９．９９質量％以上のアルミニウム（いわゆる４Ｎアルミニウム）からなる厚さが０．１ｍｍ〜３．０ｍｍの範囲内に設定された金属板４０´が用いられ、この金属板５０´をセラミックス基板２０にろう材を用いて接合することにより放熱層５０が形成されている。 The heat dissipation layer 50 is formed by bonding a metal plate 50 ′ to the surface opposite to the circuit layer 30 of the ceramic substrate 20, and pure aluminum or aluminum alloy is used as the metal plate 50 ′. For example, a metal plate 40 ′ having a thickness of 0.1 mm to 3.0 mm made of aluminum having a purity of 99.99 mass% or more (so-called 4N aluminum) is used. The heat dissipation layer 50 is formed by bonding to the substrate 20 using a brazing material.
そして、回路層３０の第二金属層３２の前述した搭載領域Ｓに半導体素子６０がはんだ付け等により接合され、その半導体素子６０にリードフレーム６５がはんだ等を用いて接合され、パワーモジュール用基板１０及び半導体素子６０、リードフレーム６５がモールド樹脂７０により樹脂封止され、パワーモジュール１００が形成される。
このモールド樹脂７０は、第二金属層３２に貫通孔４０が形成されていることにより、この貫通孔４０内にも充填されており、図４に拡大して示したように、第二金属層３２の周縁部においては、第一金属層３１との間の隙間ｇにも充填され、モールド樹脂７０が貫通孔４０の両端で接続された状態となっている。
Then, the semiconductor element 60 is joined to the mounting region S of the second metal layer 32 of the circuit layer 30 by soldering or the like, and the lead frame 65 is joined to the semiconductor element 60 by using solder or the like. 10, the semiconductor element 60, and the lead frame 65 are sealed with a mold resin 70 to form the power module 100.
The mold resin 70 is filled in the through-hole 40 by forming the through-hole 40 in the second metal layer 32. As shown in an enlarged view in FIG. In the peripheral portion of 32, the gap g between the first metal layer 31 is also filled, and the mold resin 70 is connected at both ends of the through hole 40.
このように構成されるパワーモジュール用基板１０は、回路層３０及び放熱層５０を構成する各金属板３１´，３２´，５０´と、セラミックス基板２０とを用意して、セラミックス基板２０と回路層３０となる金属板３１´，３２´及び放熱層５０となる金属板５０´とを接合することにより製造される。 The power module substrate 10 configured as described above is provided with the metal plates 31 ′, 32 ′, 50 ′ constituting the circuit layer 30 and the heat dissipation layer 50, and the ceramic substrate 20. It is manufactured by joining the metal plates 31 ′ and 32 ′ to be the layer 30 and the metal plate 50 ′ to be the heat dissipation layer 50.
このとき、第一金属層３１となる金属板３１´と第二金属層３２となる金属板３２´とはいずれも同じ平面積のものでよいし、異なる平面積のものでもよい。そして、図５（ａ）（ｂ）に示すように、第二金属層３２となる金属板３２´の周縁部をプレス成形によって厚さが小さくなるように押し潰して薄肉部３３を形成するとともに、複数の貫通孔４０のうちの一部が、この薄肉部３３の部分に配置されるように形成する。薄肉部３３と貫通孔４０の形成順序はいずれでもよく、図５（ａ）の鎖線で示すように薄肉部３３を形成した後、同図（ｂ）に示すように貫通孔４０を形成してもよいし、逆でもよい。
また、図示例では、薄肉部３３においては、この薄肉部３３を形成したときの段部３４にまたがるように貫通孔４０が形成されており、貫通孔４０は、第一金属板３１´と接合される面と、薄肉部３３の表面との両方にまたがって開口している。
At this time, both the metal plate 31 ′ to be the first metal layer 31 and the metal plate 32 ′ to be the second metal layer 32 may have the same plane area or may have different plane areas. And as shown to Fig.5 (a) (b), while the peripheral part of metal plate 32 'used as the 2nd metal layer 32 is crushed so that thickness may become small by press molding, while forming the thin part 33 A part of the plurality of through holes 40 is formed so as to be disposed in the thin portion 33. The order of forming the thin portion 33 and the through hole 40 may be any. After forming the thin portion 33 as shown by the chain line in FIG. 5A, the through hole 40 is formed as shown in FIG. Or vice versa.
Further, in the illustrated example, in the thin portion 33, a through hole 40 is formed so as to straddle the step portion 34 when the thin portion 33 is formed, and the through hole 40 is joined to the first metal plate 31 ′. The opening extends across both the surface to be formed and the surface of the thin portion 33.
次に、セラミックス基板２０に第一金属板３１´及び放熱層用金属板５０´を例えばＡｌ−Ｓｉ系ろう材を用いて接合して、セラミックス基板２０に第一金属層３１及び放熱層５０を形成しておき、図５（ｃ）に示すように、第一金属層３１に第二金属板３２´をろう材８０を用いて接合する。この場合、第二金属板３２´がアルミニウム又はアルミニウム合金からなる場合は、ろう材８０として例えばＭｇ含有ろう材（Ａｌ−Ｓｉ−Ｍｇろう材）を介して積層して、これらをろう付けする。Ｍｇ含有ろう材はフラックスを使用しないので、貫通孔４０を溶融ろう材が埋めてしまうことがない。または、ろう材８０として、ＪＩＳ３００３アルミニウム合金からなるアルミニウム合金層の両面に、Ａｌ−Ｓｉ−Ｍｇろう材層をクラッドしてなる両面クラッド材を用いてもよい。
第二金属板３２´が銅又は銅合金からなる場合は、ろう材８０を用いずに、固相拡散接合するとよい。
Next, the first metal plate 31 ′ and the heat dissipation layer metal plate 50 ′ are joined to the ceramic substrate 20 using, for example, an Al—Si brazing material, and the first metal layer 31 and the heat dissipation layer 50 are attached to the ceramic substrate 20. Then, as shown in FIG. 5C, the second metal plate 32 ′ is joined to the first metal layer 31 using a brazing material 80. In this case, when the second metal plate 32 ′ is made of aluminum or an aluminum alloy, the brazing material 80 is laminated via, for example, an Mg-containing brazing material (Al—Si—Mg brazing material) and brazed. Since the Mg-containing brazing material does not use a flux, the molten brazing material does not fill the through holes 40. Alternatively, as the brazing material 80, a double-sided clad material obtained by clad an Al—Si—Mg brazing material layer on both surfaces of an aluminum alloy layer made of JIS 3003 aluminum alloy may be used.
When the second metal plate 32 ′ is made of copper or a copper alloy, solid phase diffusion bonding may be performed without using the brazing material 80.
このようにして第二金属板３２´を接合することにより、セラミックス基板２０の一方の面側に、積層状態の第一金属層３１及び第二金属層３２からなる回路層３０が形成され、他方の面側に放熱層５０が形成される。また、回路層３０において、半導体素子６０の搭載領域Ｓ以外の部分に複数の貫通孔４０が形成され、そのうち、回路層３０の周縁部においては、第二金属層３２の段部３４により、第一金属層３１と第二金属層３２との間に隙間ｇが形成され、その隙間ｇに貫通孔４０の一方の開口が露出状態に配置される。 By joining the second metal plate 32 ′ in this way, the circuit layer 30 including the laminated first metal layer 31 and the second metal layer 32 is formed on one surface side of the ceramic substrate 20, and the other The heat radiation layer 50 is formed on the surface side. Further, in the circuit layer 30, a plurality of through holes 40 are formed in portions other than the mounting region S of the semiconductor element 60, and among these, the peripheral portion of the circuit layer 30 is formed by the step 34 of the second metal layer 32. A gap g is formed between the first metal layer 31 and the second metal layer 32, and one opening of the through hole 40 is disposed in the gap g in an exposed state.
次いで、回路層３０の半導体素子搭載領域Ｓに半導体素子６０をはんだ付けし、必要なリードフレーム６５等を接続した後、放熱層５０におけるセラミックス基板２０との接合面とは反対面を除き、全体をモールド樹脂７０により封止する。回路層３０の第二金属層３２には貫通孔４０が形成されているため、モールド樹脂７０は各貫通孔４０内にも充填される。この場合、第二金属層３２の周縁部では、貫通孔４０が裏面の隙間ｇに開口しているため、モールド樹脂７０が第二金属層３２の表裏で貫通孔４０を介して連結された状態となる。このため、モールド樹脂７０が第二金属層３２に強固に食いついた状態となって密着性が高められる。
このようにして製造されたパワーモジュール１００は、露出している放熱層５０の表面がヒートシンク１１０に当接され、クランプ等によって押し付け固定された状態に接合される。
Next, after soldering the semiconductor element 60 to the semiconductor element mounting region S of the circuit layer 30 and connecting the necessary lead frame 65 and the like, the entire surface excluding the surface opposite to the bonding surface of the heat dissipation layer 50 with the ceramic substrate 20. Is sealed with a mold resin 70. Since the through holes 40 are formed in the second metal layer 32 of the circuit layer 30, the mold resin 70 is also filled in each through hole 40. In this case, at the peripheral edge of the second metal layer 32, since the through hole 40 is opened in the gap g on the back surface, the mold resin 70 is connected to the front and back of the second metal layer 32 via the through hole 40. It becomes. For this reason, the mold resin 70 is firmly eaten in the second metal layer 32 and the adhesion is improved.
The power module 100 manufactured in this way is joined in a state in which the exposed surface of the heat dissipation layer 50 is in contact with the heat sink 110 and pressed and fixed by a clamp or the like.
このパワーモジュール１００は、使用環境において熱サイクル等が作用するが、モールド樹脂７０が第二金属層３２表面の貫通孔４０に充填されているだけでなく、その周縁部の貫通孔４０では両端で接続状態とされている。このため、この貫通孔４０を介してモールド樹脂７０が第二金属層３２の周縁部に強固に食いついた状態となっているため剥がれにくく、長期的信頼性を向上させることができる。
なお、第二金属層３２の貫通孔４０の一方（回路層３０の表面とは反対側）の開口を、第一金属層３１により一部閉塞した状態とし、第二金属層３２の段部３４により側方に開放状態としていることにより、第一金属層３１を広く形成することが可能であり、パワーモジュール用基板１０としての熱伝達性を良好に維持することができる。
In this power module 100, a thermal cycle or the like acts in the use environment, but not only the mold resin 70 is filled in the through holes 40 on the surface of the second metal layer 32, but also at both ends of the through holes 40 in the peripheral portion. Connected state. For this reason, since the mold resin 70 is in a state of being firmly eaten at the peripheral edge portion of the second metal layer 32 through the through hole 40, it is difficult to peel off and long-term reliability can be improved.
Note that the opening of one of the through holes 40 of the second metal layer 32 (opposite to the surface of the circuit layer 30) is partially blocked by the first metal layer 31, and the step 34 of the second metal layer 32 is formed. Therefore, the first metal layer 31 can be formed widely and the heat transfer property as the power module substrate 10 can be maintained well.
このパワーモジュール１００の製造方法において、図５（ｃ）に示すように、セラミックス基板２０に第一金属層３１及び放熱層５０を形成しておき、その第一金属層３１に第二金属板３２´を接合して、図１に示すパワーモジュール用基板１０を形成し、その後に、半導体素子６０を搭載してモールド樹脂７０で封止し、最後にヒートシンク１１０に取り付けたが、以下の方法としてもよい。 In the method for manufacturing the power module 100, as shown in FIG. 5C, the first metal layer 31 and the heat dissipation layer 50 are formed on the ceramic substrate 20, and the second metal plate 32 is formed on the first metal layer 31. 1 is formed to form the power module substrate 10 shown in FIG. 1. After that, the semiconductor element 60 is mounted and sealed with the mold resin 70 and finally attached to the heat sink 110. Also good.
すなわち、図６（ａ）に示すように、セラミックス基板２０に第一金属層３１及び放熱層５０を形成しておく。そして、第二金属板３２´及びヒートシンク１１０がアルミニウム又はアルミニウム合金からなる場合は、図６（ｃ）に示すように、ろう材８０を介して第二金属板３２´及びヒートシンク１１０を積層し、これらを一括して接合し、第一金属層３１の上に第二金属層３２、放熱層５０にヒートシンク１１０を接合する。前述したように、ろう材８０に、ＪＩＳ３００３アルミニウム合金からなるアルミニウム合金層の両面に、Ａｌ−Ｓｉ−Ｍｇろう材層をクラッドしてなる両面クラッド材を用いてもよい。また、第二金属板３２´及びヒートシンク１１０が銅又は銅合金からなる場合は、ろう材８０を用いずに、第一金属層と第二金属板３２´、放熱層５０とヒートシンク１１０とを固相拡散接合するとよい。
そして、図６（ｃ）に鎖線で示すように、回路層３０に半導体素子６０を搭載しリードフレーム６５等を接続した後、ヒートシンク１１０の上方の部分を一体でモールド樹脂７０で封止することにより、パワーモジュール１０１を形成する。
That is, as shown in FIG. 6A, the first metal layer 31 and the heat dissipation layer 50 are formed on the ceramic substrate 20. When the second metal plate 32 ′ and the heat sink 110 are made of aluminum or an aluminum alloy, as shown in FIG. 6C, the second metal plate 32 ′ and the heat sink 110 are laminated via the brazing material 80, These are bonded together, and the second metal layer 32 and the heat sink 110 are bonded to the first metal layer 31 and the heat dissipation layer 50. As described above, the brazing material 80 may be a double-sided clad material obtained by clad an Al—Si—Mg brazing material layer on both sides of an aluminum alloy layer made of JIS 3003 aluminum alloy. When the second metal plate 32 ′ and the heat sink 110 are made of copper or a copper alloy, the first metal layer and the second metal plate 32 ′, the heat dissipation layer 50, and the heat sink 110 are fixed without using the brazing material 80. Phase diffusion bonding is preferable.
6C, after mounting the semiconductor element 60 on the circuit layer 30 and connecting the lead frame 65 and the like to the circuit layer 30, the upper part of the heat sink 110 is integrally sealed with the mold resin 70. Thus, the power module 101 is formed.
図７から図９は、本発明の第２実施形態を示している。この第２実施形態において第１実施形態と共通要素には同一符号を付して説明を簡略化する。
このパワーモジュール用基板１１においては、回路層３０が第一金属層３１と第二金属層３５との積層構造とされている点は第１実施形態と同様であるが、図７に示すように、第二金属層３５の平面積が第一金属層３１の平面積よりも大きく形成されていることにより、第二金属層３５の側面部が第一金属層３１の側面より面方向に張り出しており、周縁部の貫通孔４０は、その張り出し部３６に配置されるように形成されている。この図７に示す例では、第二金属層３５の周縁部の貫通孔４０は、その一部（例えば半分）が第一金属層３１により閉塞された状態とされ、残りの部分（半分）が隙間ｇに開口している。
7 to 9 show a second embodiment of the present invention. In this 2nd Embodiment, the same code | symbol is attached | subjected to a common element with 1st Embodiment, and description is simplified.
The power module substrate 11 is the same as the first embodiment in that the circuit layer 30 has a laminated structure of the first metal layer 31 and the second metal layer 35, but as shown in FIG. Since the plane area of the second metal layer 35 is larger than the plane area of the first metal layer 31, the side surface portion of the second metal layer 35 protrudes in the plane direction from the side surface of the first metal layer 31. The peripheral through hole 40 is formed so as to be disposed in the overhanging portion 36. In the example shown in FIG. 7, the through hole 40 at the peripheral edge of the second metal layer 35 is partially closed (for example, half) by the first metal layer 31 and the remaining portion (half) is closed. It opens to the gap g.
このパワーモジュール用基板１１を製造するには、回路層３０については、第二金属層３５となる金属板に貫通孔４０を形成して、第一金属層３１となる金属板の上に重ね合わせて、第二金属層３５となる金属板の周縁部を第一金属層３１となる金属板の側面から面方向に張り出した状態として接合すればよい。
そして、このパワーモジュール用基板１１に半導体素子６０をはんだ付けしてリードフレーム６５等を取り付けた後、モールド樹脂７０により封止すると、図８及び図９に示すように、モールド樹脂７０が第二金属層３５の貫通孔４０内に充填され、第二金属層３５の周縁部では第二金属層３５の表裏で貫通孔４０を介して接続された状態となる。したがって、モールド樹脂７０が第二金属層３５に強固に保持された状態となる。
なお、この第２実施形態においても、貫通孔４０を第二金属層３５において、第一金属板３１´に接合される面と張り出し部３６の両方にまたがるように開口しており、第一金属層３１により貫通孔４０の開口の一部が閉塞された状態となっているが、このようにすることにより、第一金属層３１を広く形成することができ、この広い第一金属層３１により回路層３０として熱伝達を良好にすることができる。もちろん、第二金属層３５の周縁部の貫通孔４０を第一金属層３１の側面から離れた位置で第二金属層３５の張り出し部３６のみに形成してもよい。
In order to manufacture the power module substrate 11, the circuit layer 30 is formed by forming a through hole 40 in a metal plate to be the second metal layer 35 and overlaying it on the metal plate to be the first metal layer 31. Then, the peripheral portion of the metal plate that becomes the second metal layer 35 may be joined in a state of protruding in the surface direction from the side surface of the metal plate that becomes the first metal layer 31.
Then, after the semiconductor element 60 is soldered to the power module substrate 11 and the lead frame 65 or the like is attached, and then sealed with the mold resin 70, the mold resin 70 becomes the second resin as shown in FIGS. The through hole 40 of the metal layer 35 is filled, and the peripheral portion of the second metal layer 35 is connected to the front and back of the second metal layer 35 via the through hole 40. Accordingly, the mold resin 70 is firmly held by the second metal layer 35.
In the second embodiment as well, the through hole 40 is opened in the second metal layer 35 so as to straddle both the surface joined to the first metal plate 31 ′ and the overhang portion 36. Although the part of the opening of the through hole 40 is closed by the layer 31, the first metal layer 31 can be formed widely by doing so, and the wide first metal layer 31 The circuit layer 30 can improve heat transfer. Of course, the through hole 40 at the peripheral edge of the second metal layer 35 may be formed only in the overhanging portion 36 of the second metal layer 35 at a position away from the side surface of the first metal layer 31.
前述した両実施形態においては、第二金属層３２，３５に貫通孔４０を形成したが、この貫通孔４０に代えて、図１０又は図１１に示す溝状の貫通部としてもよい。
図１０に示す貫通部４１は、横断面ほぼ円形の孔部４１ａの一側部が第二金属層３７の側面にその厚さ方向に沿って開口したものである。その開口４１ｂの幅Ｗは、孔部４１ａの直径ｄより小さく形成されている。
一方、図１１に示す貫通部４２は、横断面ほぼ円形の孔部４２ａの一側部が第二金属層３７の側面よりも外方に配置されるように形成されていることにより、開口４２ｂが第二金属層３７の側面に厚さ方向に沿って形成されたものであり、図１０の貫通部４１と同様に、開口４２ｂの幅Ｗは孔部４２ａの直径ｄより小さく形成されている。
In both of the above-described embodiments, the through holes 40 are formed in the second metal layers 32 and 35. However, instead of the through holes 40, groove-like through portions shown in FIG.
The through portion 41 shown in FIG. 10 has one side portion of a hole portion 41a having a substantially circular cross section opened on the side surface of the second metal layer 37 along the thickness direction thereof. The width W of the opening 41b is formed smaller than the diameter d of the hole 41a.
On the other hand, the through portion 42 shown in FIG. 11 is formed so that one side portion of the hole portion 42a having a substantially circular cross section is disposed outside the side surface of the second metal layer 37, thereby opening the opening 42b. Is formed on the side surface of the second metal layer 37 along the thickness direction, and the width W of the opening 42b is smaller than the diameter d of the hole 42a, as in the case of the penetrating portion 41 of FIG. .
これら図１０及び図１１のいずれの貫通部４１，４２においても、モールド樹脂により封止されると、モールド樹脂が貫通部４１，４２内に充填され、この貫通部４１，４２が内部の孔部４１ａ，４２ａの直径ｄよりも開口４１ｂ，４２ｂの幅Ｗが小さいことから、モールド樹脂が第二金属層３７に食い込んだ状態となり、第二金属層３７に強固に保持される。
なお、これら図１０及び図１１の貫通部４１，４２の場合、第二金属層３７の表面の開口と、その側面の開口４１ｂ、４２ｂが露出していれば、他方（第一金属層側）の開口は必ずしも露出状態とされていなくてもよい。
また、この図１０及び図１１における貫通部４１，４２と、第１実施形態及び第２実施形態における貫通孔４０とを総合して、本発明では貫通部と称している。
In any of the through portions 41 and 42 shown in FIGS. 10 and 11, when sealed with the mold resin, the mold resin is filled into the through portions 41 and 42, and the through portions 41 and 42 are the inner holes. Since the widths W of the openings 41b and 42b are smaller than the diameter d of 41a and 42a, the mold resin bites into the second metal layer 37 and is firmly held by the second metal layer 37.
In addition, in the case of these penetration parts 41 and 42 of FIG.10 and FIG.11, if the opening of the surface of the 2nd metal layer 37 and the opening 41b, 42b of the side surface are exposed, the other (1st metal layer side). The opening does not necessarily have to be exposed.
In addition, the through portions 41 and 42 in FIGS. 10 and 11 and the through holes 40 in the first and second embodiments are collectively referred to as a through portion in the present invention.
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
いずれの実施形態も回路層に貫通部を形成したものとして示したが、放熱層に貫通部を設ける場合も含むものとする。本発明においては、回路層、放熱層を含めて金属層と称す。
また、第一金属層と第二金属層との積層構造の回路層に貫通部を形成する例としたが、第１実施形態のように第二金属層の周縁部に段部により薄肉部を形成する場合、あるいは、図１０及び図１１に示す例のように溝状の貫通部を形成する場合には、第一金属層を省略することも可能である。
In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
In any of the embodiments, the penetration portion is formed in the circuit layer, but the case where the penetration portion is provided in the heat dissipation layer is also included. In the present invention, the circuit layer and the heat dissipation layer are collectively referred to as a metal layer.
Moreover, although it was set as the example which forms a penetration part in the circuit layer of the laminated structure of a 1st metal layer and a 2nd metal layer, like a 1st embodiment, a thin part is formed in a peripheral part of a 2nd metal layer by a step part. When forming, or when forming a groove-like penetration part like the example shown in FIG.10 and FIG.11, it is also possible to abbreviate | omit a 1st metal layer.
１０，１１ パワーモジュール用基板
３０ 回路層
２０ セラミックス基板
３１ 第一金属層
３１´ 第一金属板
３２，３５，３７ 第二金属層
３２´ 第二金属板
３３ 薄肉部
３４ 段部
３６ 張り出し部
５０ 放熱層
４０ 貫通孔
４１，４２ 貫通部
４１ａ，４２ａ 孔部
４１ｂ，４２ｂ 開口
６０ 半導体素子
６１ はんだ層
６５ リードフレーム
７０ モールド樹脂
１００ パワーモジュール
１１０ ヒートシンク
Ｓ 半導体素子搭載領域
ｇ 隙間
10, 11 Power module substrate 30 Circuit layer 20 Ceramic substrate 31 First metal layer 31 'First metal plate 32, 35, 37 Second metal layer 32' Second metal plate 33 Thin portion 34 Step portion 36 Overhang portion 50 Heat dissipation Layer 40 Through hole 41, 42 Through part 41a, 42a Hole 41b, 42b Opening 60 Semiconductor element 61 Solder layer 65 Lead frame 70 Mold resin 100 Power module 110 Heat sink S Semiconductor element mounting region g Gap
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016056519A JP6607105B2 (en) | 2016-03-22 | 2016-03-22 | Circuit board, semiconductor module, and circuit board manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016056519A JP6607105B2 (en) | 2016-03-22 | 2016-03-22 | Circuit board, semiconductor module, and circuit board manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017174875A true JP2017174875A (en) | 2017-09-28 |
| JP6607105B2 JP6607105B2 (en) | 2019-11-20 |
Family
ID=59972200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016056519A Active JP6607105B2 (en) | 2016-03-22 | 2016-03-22 | Circuit board, semiconductor module, and circuit board manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6607105B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020087966A (en) * | 2018-11-15 | 2020-06-04 | 富士電機株式会社 | Semiconductor module and semiconductor device using the same |
| WO2020217851A1 (en) * | 2019-04-26 | 2020-10-29 | デンカ株式会社 | Electronic component module and silicon nitride circuit substrate |
| CN112236855A (en) * | 2018-12-10 | 2021-01-15 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
| KR102671539B1 (en) | 2019-04-26 | 2024-05-31 | 덴카 주식회사 | Electronic component modules, and silicon nitride circuit boards |
-
2016
- 2016-03-22 JP JP2016056519A patent/JP6607105B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020087966A (en) * | 2018-11-15 | 2020-06-04 | 富士電機株式会社 | Semiconductor module and semiconductor device using the same |
| JP7238353B2 (en) | 2018-11-15 | 2023-03-14 | 富士電機株式会社 | Semiconductor module and semiconductor device using the same |
| CN112236855A (en) * | 2018-12-10 | 2021-01-15 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
| WO2020217851A1 (en) * | 2019-04-26 | 2020-10-29 | デンカ株式会社 | Electronic component module and silicon nitride circuit substrate |
| JP7340009B2 (en) | 2019-04-26 | 2023-09-06 | デンカ株式会社 | Electronic component module and silicon nitride circuit board |
| KR102671539B1 (en) | 2019-04-26 | 2024-05-31 | 덴카 주식회사 | Electronic component modules, and silicon nitride circuit boards |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6607105B2 (en) | 2019-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102300972B1 (en) | Substrate unit for power modules, and power module | |
| WO2016084483A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
| WO2013118478A1 (en) | Semiconductor device | |
| JP5125241B2 (en) | Power module substrate manufacturing method | |
| KR102387210B1 (en) | Board and power module for power module with heat sink | |
| JP5091459B2 (en) | Manufacturing method of high heat radiation type electronic component storage package | |
| JP6607105B2 (en) | Circuit board, semiconductor module, and circuit board manufacturing method | |
| JP2008187101A (en) | Semiconductor device and mounting structure of semiconductor device | |
| JP6435711B2 (en) | Power module substrate with heat sink and power module | |
| JP6681660B2 (en) | Substrate for power module with heat sink and power module | |
| JP6201490B2 (en) | Semiconductor device | |
| JP5914968B2 (en) | Power module substrate with heat sink and manufacturing method thereof | |
| JP5669494B2 (en) | Package for element storage and electronic device provided with the same | |
| JP6503796B2 (en) | Power module substrate with heat sink and power module | |
| WO2019116910A1 (en) | Semiconductor device and method for producing semiconductor device | |
| JP6565735B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
| US20140091444A1 (en) | Semiconductor unit and method for manufacturing the same | |
| JP2008159946A (en) | Cooling device of semiconductor module, and manufacturing method therefor | |
| JP2014143342A (en) | Semiconductor module and manufacturing method of the same | |
| JP6317178B2 (en) | Circuit board and electronic device | |
| JP6299578B2 (en) | Semiconductor device | |
| JP6128005B2 (en) | Semiconductor device | |
| JP6760788B2 (en) | Semiconductor packages and semiconductor devices | |
| JP2016134586A (en) | Power semiconductor module | |
| JP2016134547A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6607105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |