JP2017168709A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2017168709A
JP2017168709A JP2016053421A JP2016053421A JP2017168709A JP 2017168709 A JP2017168709 A JP 2017168709A JP 2016053421 A JP2016053421 A JP 2016053421A JP 2016053421 A JP2016053421 A JP 2016053421A JP 2017168709 A JP2017168709 A JP 2017168709A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
density
oxide
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2016053421A
Other languages
English (en)
Inventor
大介 松下
Daisuke Matsushita
大介 松下
恒洋 井野
Tsunehiro Ino
恒洋 井野
靖 中崎
Yasushi Nakasaki
靖 中崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016053421A priority Critical patent/JP2017168709A/ja
Publication of JP2017168709A publication Critical patent/JP2017168709A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】記憶密度が向上できる記憶装置を提供する。【解決手段】実施形態によれば、記憶装置は、第1導電層と、第2導電層と、第1酸化物層と、第2酸化物層と、中間層と、を含む。前記第1酸化物層は、前記第1導電層と前記第2導電層との間に設けられる。前記第2酸化物層は、前記第1酸化物層と前記第1導電層との間に設けられる。前記中間層は、前記第1酸化物層と前記第2酸化物層との間に設けられる。前記中間層は、前記シリコン窒化物及び複数の第1金属原子を含む。前記中間層における前記第1金属原子どうしの結合の第1密度は、前記中間層における前記第1金属原子と窒素原子との結合の第2密度よりも低い。【選択図】図1

Description

本発明の実施形態は、記憶装置に関する。
記憶装置において記憶密度の向上が望まれる。
特開2013−191666号公報
本発明の実施形態は、記憶密度が向上できる記憶装置を提供する。
本発明の実施形態によれば、記憶装置は、第1導電層と、第2導電層と、第1酸化物層と、第2酸化物層と、中間層と、を含む。前記第1酸化物層は、前記第1導電層と前記第2導電層との間に設けられる。前記第2酸化物層は、前記第1酸化物層と前記第1導電層との間に設けられる。前記中間層は、前記第1酸化物層と前記第2酸化物層との間に設けられる。前記中間層は、前記シリコン窒化物及び複数の第1金属原子を含む。前記中間層における前記第1金属原子どうしの結合の第1密度は、前記中間層における前記第1金属原子と窒素原子との結合の第2密度よりも低い。
図1(a)及び図1(b)は、第1の実施形態に係る記憶装置を例示する模式図である。 第1の実施形態に係る記憶装置の特性を例示するグラフ図である。 図3(a)及び図3(b)は、第1の実施形態に係る記憶装置の製造方法を例示する工程順の模式的断面である。 図4(a)〜図4(d)は、第2の実施形態に係る記憶装置を例示する模式的斜視図である。 第2の実施形態に係る記憶装置を例示する模式的斜視図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1(a)及び図1(b)は、第1の実施形態に係る記憶装置を例示する模式図である。
図1(a)は、断面図である。図1(b)は、エネルギーバンド図であり、伝導帯端Ec及び価電子帯端Evを例示している。
図1(a)に示すように、実施形態に係る記憶装置110は、第1導電層21と、第2導電層22と、第1酸化物層31と、第2酸化物層32と、中間層50と、を含む。第1酸化物層31は、第1導電層21と第2導電層22との間に設けられ、酸化物を含む。第2酸化物層32は、第1酸化物層31と第2導電層22との間に設けられ、酸化物を含む。中間層50は、第1酸化物層31と第2酸化物層32との間に設けられる。
記憶装置110において、第1導電層21と第2導電層22とが交差する領域が1つのメモリ部となる。メモリ部に、第1酸化物層31、第2酸化物層32及び中間層50を含む積層体が設けられる。
第1導電層21から第2導電層22に向かう方向を第1方向とする。図1(a)に示す例では、第1方向は、X軸方向である。X軸方向に対して垂直な1つの方向をZ軸方向とする。X軸方向及びZ軸方向に対して垂直な方向をY軸方向とする。
中間層50は、シリコン窒化物及び複数の第1金属原子53Mを含む。
中間層50は、例えば、抵抗変化層として機能する。第1酸化物層31、第2酸化物層32及び中間層50を含む積層膜55は、例えば、記憶部として機能する。
記憶装置110は、複数の抵抗状態を有する。例えば、記憶装置110において、電流−電圧特性(I−V特性)は、ヒステリシスを有する。複数の抵抗状態が、記憶状態に対応する。複数の抵抗状態を読み出すことで、記憶された情報が読み出される。
第1導電層21及び第2導電層22には、例えば、仕事関数が大きい導電性の材料が用いられる。第1導電層21及び第2導電層22には、例えば、W、Pt、TiN及び、Ruの少なくともいずれかを含む。第1導電層21及び第2導電層22には、半導体が用いられても良い。この半導体は、不純物を含んでも良い。後述するように、第1導電層21及び第2導電層22の一方がW、Pt、TiN及び、Ruの少なくともいずれかを含み、他方が、半導体を含んでも良い。
図1(b)に示すように、第1酸化物層31の電子障壁は、中間層50の電子障壁よりも大きい。第1酸化物層31の伝導帯端Ecのエネルギーは、中間層50の伝導帯端Ecのエネルギーよりも高い。第1酸化物層31は、例えば、酸化シリコン(SiO、SiOを含む)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)及び酸化タンタル(Ta)の少なくともいずれかを含む。例えば、第1酸化物層31の比誘電率は、中間層50の比誘電率よりも低くても良い。第1酸化物層31は、例えば、整流性の膜として機能しても良い。
第2酸化物層32の電子障壁は、中間層50の電子障壁よりも大きい。第2酸化物層32の伝導帯端Ecのエネルギーは、中間層50の伝導帯端Ecのエネルギーよりも高い。第2酸化物層32は、例えば、酸化シリコン(SiO、SiOを含む)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)及び酸化タンタル(Ta)の少なくともいずれかを含む。例えば、第2酸化物層32の比誘電率は、中間層50の比誘電率よりも高くても良い。第2酸化物層32は、例えば、整流性の膜として機能しても良い。
中間層50は、例えば、シリコン窒化物(SiN)を含む。中間層50には、金属を添加することによって深い準位を形成し得る材料が用いられる。添加する金属原子が、上記の複数の金属原子53Mに対応する。金属原子53の種類は、1つでも良く、複数でも良い。複数の第1金属原子53Mは、例えば、Ti、La、Hf、Ru、Ta及びMoの少なくともいずれかを含む。
例えば、図1(a)に示すように、中間層50に、複数の第1金属原子53Mが分散されている。
中間層50において、第1金属原子53Mと、窒素原子と、の結合が存在する。例えば、第1金属原子53Mと窒素原子との結合に基づく準位は、シリコンと窒素との結合に基づく準位よりも深い。例えば、第1金属原子53MがTiである場合、Ti−N結合が存在する。Ti−N結合に基づく準位は、Si−N結合に基づく準位よりも深い。
図1(b)に示すように、中間層50において、浅い準位50aと、深い準位50bと、が形成される。深い準位50bは、浅い準位50aよりも深い。浅い準位50aは、例えば、SiNに起因する準位である。深い準位50bは、金属原子53Mにより起因する準位である。この深い準位50bにトラップされた電荷(例えば電子)は、移動し難い。
例えば、中間層50において、浅い準位と、深い準位と、が形成される。これにより、I−V特性にヒステリシスが生じる。以下、記憶装置110の特性の例について説明する。
図2は、第1の実施形態に係る記憶装置の特性を例示するグラフ図である。
図2は、記憶装置110のI−V特性の測定結果の例を示している。測定試料において、第1導電層21は、n形Siである。第1酸化物層31は、SiO膜(約7nmの厚さ)である。中間層50は、SiN膜(約6nmの厚さ)である。中間層50に、複数のTi原子(第1金属原子53M)が分散されて設けられている。第2酸化物層32は、SiO膜(約2nmの厚さ)である。第2導電層22は、Al膜である。上記において、厚さは、X軸方向に沿った長さである(図1(a)参照)。
図2の横軸は、第1導電層21と第2導電層22との間に印加する電圧Va(V)である。縦軸は、第1導電層21と第2導電層22との間に流れる電流の電流密度Jg(A//cm)である。
図2に示すように、第1〜第5経路M1に従って電圧Vaがスイープされる。第1経路M1においては、電圧Vaが負の領域で、電圧Vaの絶対値が上昇する。第2経路M2においては、電圧Vaが負の領域で、電圧Vaの絶対値が減少する。第3経路M3においては、電圧Vaが正の領域で、電圧Vaの絶対値が上昇する。第4経路M4においては、電圧Vaが正の領域で、電圧Vaの絶対値が減少する。第5経路M5においては、再び、電圧Vaが負の領域で、電圧Vaの絶対値が上昇する。
図2に示すように、第1経路M1における電流密度Jgは、第2経路M2における電流密度Jgとは異なる。この例では、電圧Vaの絶対値を上昇させるときの電流密度Jgよりも、電圧Vaの絶対値を減少させるときの電流密度Jgは高い。第1経路M1においては、積層膜55は、高抵抗状態である。第2経路M2においては、積層膜55は、低抵抗状態である。低抵抗状態における第1導電層21と第2導電層22との間の抵抗は、高抵抗状態における第1導電層21と第2導電層22との間の抵抗よりも低い。そして、第5経路M5においては、第1経路M1と同様の特性を示す。
例えば、中間層50において、浅い準位と、深い準位と、が形成されると考えられる。例えば、第1酸化物層31、第2酸化物層32及び中間層50を含む積層膜55に、電圧を印加すると、まず、深い準位に電荷がチャージされ、そして、浅い準位を介したプールフレンケル電流により電流が増加する。一方、逆極性の電圧を印加すると、デトラップによるディスチャージが生じる。これにより、I−V特性にヒステリシスが生じると考えられる。そして、整流性が得られる。
このように、実施形態に係る構成においては、I−V特性にヒステリシスが生じる。すなわち、異なる抵抗状態が得られる。この異なる抵抗状態を用いることで、記憶動作が可能なる。
実施形態において、複数の第1金属原子53Mは、クラスター状ではなく、Z−Y平面に沿って、分散されている。このため、セルサイズ(積層膜55のY軸方向の長さ及びZ軸方向の長さ)が小さくなっても、良好なI−V特性は維持される。
例えば、クラスター状のTiを中間層50に設ける参考例がある。この参考例においては、クラスターが存在する場所と、クラスターが存在しない場所と、の間で、特性が異なる。このため、このような参考例においては、セルサイズを小さくしたときに、複数のセルのそれぞれに存在するクラスターの数などが互いに異なる。このため、複数のセルにおいて、均一な特性を得ることが困難である。
これに対して、実施形態においては、複数の第1金属原子53M(Ti原子など)は、クラスター状ではなく、Z−Y平面に沿って分散されている。このため、セルサイズが小さくなっても、複数のセルにおいて均一な特性が得やすい。
例えば、クラスター状のTiを設ける上記の参考例と、複数のTi原子がZ−Y平面に沿って分散される実施形態と、において、Tiの面密度が同じとする。このとき、クラスター状の部分ではTiの濃度が局所的に非常に高く、それ以外の部分ではTiは実質的に存在しない。クラスター状の部分と、それ以外の部分とで、得られる電気的特性が大きく異なる。これに対して、実施形態においては、クラスター状ではなく、Ti原子がZ−Y平面に分散されている。実施形態におけるTi原子の密度の均一性は、参考例のそれよりも高い。実施形態においては、Z−Y平面内において均一な特性が得られる。このため、Z−Y平面に沿った長さ(セルサイズ)が小さくなったときも、所望の特性が得られる。実施形態によれば、記憶密度が向上できる記憶装置が提供できる。
上記のように、Tiのクラスターを設ける場合、Ti−Tiの結合が多く存在する。これに対して、実施形態においては、例えば、Ti−Tiの結合は少ない、または、実質的に存在しない。すなわち、実施形態においては、第1金属原子53Mどうしの結合は、少ない、または、実質的に存在しない。
このように、実施形態においては、中間層50における第1金属原子53Mどうしの結合の密度(第1密度)は、中間層50における第1金属原子53Mと窒素原子との結合の密度(第2密度)よりも低い。または、中間層50においては、第1金属原子53Mどうしの結合が無い。例えば、第1金属原子53MとしてTi(チタン)を用いる場合、Ti−Ti結合の密度(第1密度)は、Ti−N結合の密度(第2密度)よりも低い。例えば、第1密度は、第2密度の1/4以下である。第1密度は、前記第2密度の1/10以下でも良い。換言すれば、第2密度は、第1密度よりも高い。
第1金属原子53Mどうしの結合の密度、及び、中間層50における第1金属原子53Mと窒素原子との結合の密度に関する情報は、例えば、XAFS(X線吸収微細構造:X-ray absorption fine structure)分析により得られる。
中間層50においては、複数の金属原子53Mのそれぞれは、実質的に、互いに離れている。
図1(a)に示すように、例えば、複数の第1金属原子53Mの一部は、第1導電層21と第1酸化物層との間の第1界面F1に沿って並んでも良い。例えば、複数の第1金属原子53Mの一部は、第2導電層22と第2酸化物層32との間の第2界面F2に沿って並んでも良い。複数の第1金属原子53Mの一部は、第1酸化物層31と中間層50との間の第3界面F3に沿って並んでも良い。例えば、複数の第1金属原子53Mの一部は、第2酸化物層32と中間層50との間の第4界面F4に沿って並んでも良い。複数の金属原子53Mの一部は、例えば、第1方向(X軸方向)に対して垂直な面に沿って並んでも良い。例えば、この面は、X軸方向と交差する面に対して実質的に平行である。
中間層50において、複数の金属原子53Mは、例えば、クラスター状ではない。複数の金属原子53Mは、例えば、ナノドット状ではない。もし、複数の金属原子53Mがクラスター状、または、ナノドット状である場合は、第1金属原子53Mどうしの結合が存在する。このため、第1金属原子53Mどうしの結合の密度(第1密度)は、第1金属原子53Mと窒素原子との結合の密度(第2密度)以上となる。
実施形態においては、中間層50において、複数の第1金属原子53Mが適切な面密度で分散されている。すなわち、複数の第1金属原子53Mが互いに実質的に離れるような面密度が採用される。例えば、X軸方向(第1方向)に対して垂直な面内における、複数の第1金属原子53Mの面密度は、例えば、1×1013cm−2以下である。面密度が1×1013cm−2よりも高いと、例えば、第1金属原子53Mは、クラスター状になりやすい。1×1013cm−2以下の面密度により、第1金属原子53Mどうしの結合を抑制できる。
このように、実施形態においては、中間層50における複数の第1金属原子53Mの面密度は、低く設定されている。これにより、中間層50における第1金属原子53Mどうしの結合の密度(第1密度)は、中間層50における第1金属原子53Mと窒素原子との結合の密度(第2密度)よりも低くできる。
このように、第1金属原子53Mどうしの結合の密度は低く、複数の第1金属原子53Mは、互いに離れて分散されていることにより、複数の第1金属原子53Mどうしの間での電荷(例えば電子)の移動が抑制される。例えば、エネルギー準位間における電荷の移動が抑制される。例えば「横抜け」が抑制できる。
実施形態において、複数の第1金属原子53Mの面密度は、例えば、2×1012cm−2以上である。複数の第1金属原子53Mの面密度を2×1012cm−2以上とすることで、複数の抵抗状態の形成が効果的に得られる。
例えば、クラスター状の金属原子が設けられる参考例において、金属原子の面密度が約1×1013cm−2〜1×1015cm−2程度の状態が考えられる。この場合の面密度は、クラスターがある部分とない部分との平均の密度である。参考例においては、クラスターのそれぞれのサイズが大きい(例えば0.4ナノメートルよりも大きい)。このため、もし平均した面密度が同様の範囲であった場合にも、クラスターのそれぞれが大きいことで、実施形態の構成と区別される。
実施形態において、中間層50において第1金属原子53Mと酸素との結合が存在しても良い。例えば、第1金属原子53MとしてTi(チタン)を用いる場合、Ti−O結合が存在しても良い。中間層50においてTi−O結合が存在することで、例えば、Tiのダングリングボンドを終端し、不動態化することができる。このとき、Ti−Ti結合の密度は、Ti−Oの結合の密度よりも低い。例えば、第1金属原子53Mどうしの結合の第1密度は、中間層50における第1金属原子53Mと酸素原子との結合の第3密度よりも低い。
中間層50において、シリコンと窒素との結合が存在しても良い。図1(a)に示すように、中間層50において、複数の第1金属原子53Mが配置されていない領域がある。この領域は、窒化シリコン領域である。このため、中間層50において、シリコンと窒素との結合が観測される。
実施形態において、中間層50において、シリコンと酸素との結合が存在しても良い。中間層50の一部が、例えば、SiONでも良い。これにより、中間層50において、SiNよりも深い準位が形成できる。これにより保持特性がさらに向上する。
実施形態おいて、例えば、第1酸化物層31の比誘電率は、中間層50の比誘電率よりも小さくても良い。例えば、前者は、後者の0.5倍以上1倍未満である。これにより、第1酸化物層31に電界が加わり易くなり、例えば、電子の書き込み特性を改善することができる。例えば、中間層50が窒化シリコンを含む場合、第1酸化物層31は、例えば、酸化シリコンを含む。
実施形態において、例えば、第2酸化物層32の比誘電率は、中間層50の比誘電率よりも高くても良い。例えば、前者は、後者の1倍を超え4倍以下である。これにより、中間層50に電界が加わり易くなり、例えば、電子の消去特性を改善することができる。例えば、中間層50が窒化シリコンを含む場合、第1酸化物層31は、例えば、酸化アルミニウム(Al)、酸化ハフニウム(HfO)及び酸化タンタル(Ta)の少なくともいずれかを含む。
実施形態においては、複数の第1金属原子53Mにより、第1方向に対して交差する面内で実質的に均一な準位が、形成できる。複数の第1金属原子53Mは、中間層50に分散される。これにより、実質的に面の電流が、得られる。これにより、例えば、セルサイズが小さいときも、良好で均一な特性(例えば適切な電流密度)が維持できる。
実施形態において、第1金属原子53Mを用いることで、例えば、窒化シリコン(SiN)中に深い準位が形成できる。例えば、窒化シリコン中にTiを添加することで、2.1eV〜2.2eVの準位が増加する。例えば、窒化シリコン中にTiを添加すると、2.1eVに対応するフォトルミネッセンス強度が、添加しないときのそれよりも上昇する。一方、窒化シリコン中にTiを添加すると、1.4eVに対応するフォトルミネッセンス強度が、添加しないときのそれよりも低下する。このように、第1金属原子53M(例えばTi)を用いることで、例えば、窒化シリコン(SiN)中に深い準位が形成できる。これにより、良好な保持特性が得られる。
実施形態においては、電子障壁を高めつつ、準位を深くする、これにより、オフ電流を低減する。これにより、電流のオン/オフ比を高めることができる。一方、電流のオン/オフ比を高める際に、オン電流を大きくすると保持特性が低くなる。実施形態においては、オフ電流を低減するため、良好な保持特性を得つつ、電流のオン/オフ比を高めることができる。
実施形態においては、複数の第1金属原子53Mを中間層50に設けることより形成される準位(深い準位50b)には、電荷(例えば電子)は、直接遷移でトラップされる。例えば、欠損を介したトラッピング(フォノンモード)においては、絶縁層の劣化が進みやすい。これに対して、直接遷移のトラッピングが可能な準位を用いることで、中間層50の劣化が抑制できる。
以下、実施形態に係る記憶装置110の製造方法の例について説明する。
図3(a)及び図3(b)は、第1の実施形態に係る記憶装置の製造方法を例示する工程順の模式的断面である。
図3(a)に示すように、第1導電膜FM1の上に、第1酸化物膜FO1が設けられ、さらにその上に、窒化物膜FNが設けられている。窒化物膜FN中に、複数の第1金属原子53Mを配置する。第1導電膜FM1は、例えば、第1導電層21及び第2導電層22の一方となる。第1酸化物膜FO1は、例えば、シリコン酸化膜(SiO膜)である。窒化物膜FNは、例えば、シリコン窒化膜(SiN膜、例えばSi膜)である。第1金属原子53Mは、例えば、Tiである。第1金属原子53Mの面密度は、例えば、1×1013cm−2以下である。
窒化物膜FNにおいて、SiNよりも深い準位50bが形成される。
図3(b)に示すように、窒化物膜FNの上に、第2酸化物膜FO2を形成し、さらにその上に、第2導電膜FM2を形成する。第2導電膜FM2は、第1導電層21及び第2導電層22の他方となる。これにより、記憶装置110が得られる。上記において、窒化物膜FNを形成した後の、窒素及び酸素の少なくともいずれかを含む雰囲気中での上記の処理は、必要に応じて実施され、省略しても良い。
上記の製造方法により、記憶密度が向上できる記憶装置の製造方法が提供できる。
(第2の実施形態)
第2の実施形態は、例えば、クロスポイント型の記憶装置に係る。第2の実施形態においては、第1の実施形態に関して説明した記憶装置の積層膜55が、2つの配線の間に設けられる。
図4(a)〜図4(d)は、第1の実施形態に係る記憶装置を例示する模式的斜視図である。
図4(a)〜図4(d)に示すように、本実施形態に係る記憶装置121〜124も、第1導電層21、第2導電層22、第1酸化物層31、第2酸化物層32及び中間層50を含む。記憶装置121〜124において、第1酸化物層31、第2酸化物層32及び中間層50を含む積層膜55については、記憶装置110と同様である。
図4(a)に示すように、記憶装置121においては、第1導電層21は、第2方向に延び、第2導電層22は、第2方向と交差する第3方向に延びている。第2方向は、第1導電層21から第2導電層22に向かう第1方向と交差する。この例では、第2方向は、Z軸方向であり、第3方向は、Y軸方向である。
図4(b)に示すように、記憶装置122は、第2方向に延びる第1配線61をさらに含む。第1配線61と第2導電層22との間に第1導電層21が設けられる。第2導電層22は、第2方向と交差する第3方向に延びている。第2方向は、Z軸方向であり、第3方向は、Y軸方向である。
図4(c)に示すように、記憶装置123は、第3向に延びる第2配線62をさらに含む。第1導電層21と第2配線62との間に第2導電層22が設けられる。第1導電層21は、第2方向に延びている。第2方向は、第3方向と交差する。第2方向は、Z軸方向であり、第3方向は、Y軸方向である。
図4(d)に示すように、記憶装置124は、第2方向に延びる第1配線61と、第2方向と交差する第3方向に延びる第2配線62と、をさらに含む。第2方向は、第1導電層21から第2導電層22に向かう第1方向と交差する。この例では、第2方向は、Z軸方向であり、第3方向は、Y軸方向である。第1配線61と第2配線62との間に第1導電層21が設けられる。第1導電層21と第2配線62との間に第2導電層22が設けられる。
図5は、第2の実施形態に係る記憶装置を例示する模式的斜視図である。
図5に示すように、本実施形態に係る記憶装置125においては、基体10の上に、絶縁層10iが設けられる。基体10は、例えば、半導体基板(シリコン基板など)である。基体10は、メモリ部を動作させる回路を含んでも良い。基体10の面に対して垂直な方向をX軸方向とする。
絶縁層10iの上に、1つのZ−Y平面内で並ぶ複数の第1配線61が設けられる。その上に、別の1つのZ−Y平面内で並ぶ複数の第2配線62が設けられる。複数の第1配線61は、例えばワード線WLとなり、複数の第2配線62は、例えばビット線BLとなる。このような複数の第1配線61及び複数の第2配線62及びそれらの間の積層膜55が、1組のメモリグループ層となる。このようなメモリグループ層が、複数設けられる。複数のメモリグループ層が、絶縁層10iの上において、X軸方向に積層される。
記憶装置125において、第1配線61が設けられず第1導電層21が第2方向(例えばZ軸方向)に沿って延びても良い。第2配線62が設けられず第2導電層22が第3方向(例えばY軸方向)に沿って延びても良い。
記憶装置121〜125においても、記憶密度が向上できる。
実施形態によれば、記憶密度が向上できる記憶装置を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、記憶装置に含まれる導電層、酸化物層、中間層及び配線などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…基体、 10i…絶縁層、 21、22…第1、第2導電層、 31、32…第1、第2酸化物層、 50…中間層、 50a…浅い準位、 50b…深い準位、 53M…第1金属原子、 55…積層膜、 61、62…第1、第2配線、 110、121〜125…記憶装置、 BL…ビット線、 Ec…伝導帯端、 Ev…価電子帯端、 F1〜F4…第1〜第4界面、 FM1、FM2…第1、第2導電膜、 FN…窒化物膜、 FO1、FO2…第1、第2酸化物膜、 Jg…電流密度、 M1〜M5…第1〜第5経路、 Va…印加電圧、 WL…ワード線

Claims (11)

  1. 第1導電層と、
    第2導電層と、
    前記第1導電層と前記第2導電層との間に設けられた第1酸化物層と、
    前記第1酸化物層と前記第1導電層との間に設けられた第2酸化物層と、
    前記第1酸化物層と前記第2酸化物層との間に設けられた中間層であって、シリコン窒化物及び複数の第1金属原子を含み、前記中間層における前記第1金属原子どうしの結合の第1密度は、前記中間層における前記第1金属原子と窒素原子との結合の第2密度よりも低い、前記中間層と、
    を備えた記憶装置。
  2. 前記第1密度は、前記第2密度の1/4以下である、請求項1記載の記憶装置。
  3. 前記複数の第1金属原子は、Ti、La、Hf、Ru、Ta及びMoの少なくともいずれかを含む請求項1または2に記載の記憶装置。
  4. 前記第1導電層から前記第2導電層に向かう第1方向に対して垂直な面内における前記複数の前記第1金属原子の面密度は、1×1013cm−2以下である、請求項1〜3のいずれか1つに記載の記憶装置。
  5. 前記第1密度は、前記中間層における前記第1金属原子と酸素原子との結合の第3密度よりも低い、請求項1〜4のいずれか1つに記載の記憶装置。
  6. 前記第1酸化物層は、シリコン酸化膜を含む、請求項1〜5のいずれか1つに記載の記憶装置。
  7. 前記第2酸化物層は、酸化アルミニウム、酸化ハフニウム及び酸化タンタルの少なくともいずれかを含む、請求項1〜6のいずれか1つに記載の記憶装置。
  8. 前記複数の第1金属原子は、前記第1導電層と前記第1酸化物層との間の第1界面に沿って並ぶ、請求項1〜7のいずれか1つに記載の記憶装置。
  9. 前記第1導電層は、第2方向に延び、
    前記第2導電層は、前記第2方向と交差する第3方向に延びた、請求項1〜8のいずれか1つに記載の記憶装置。
  10. 第2方向に延びる第1配線をさらに備え、
    前記第1配線と前記第2導電層との間に前記第1導電層が設けられ、
    前記第2導電層は、前記第2方向と交差する第3方向に延びた、請求項1〜8のいずれか1つに記載の記憶装置。
  11. 第2方向に延びる第1配線と、
    前記第2方向と交差する第3方向に延びる第2配線と、
    をさらに備え、
    前記第1配線と前記第2配線との間に前記第1導電層が設けられ、
    前記第1導電層と前記第2配線との間に前記第2導電層が設けられた、請求項1〜8のいずれか1つに記載の記憶装置。
JP2016053421A 2016-03-17 2016-03-17 記憶装置 Abandoned JP2017168709A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016053421A JP2017168709A (ja) 2016-03-17 2016-03-17 記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053421A JP2017168709A (ja) 2016-03-17 2016-03-17 記憶装置

Publications (1)

Publication Number Publication Date
JP2017168709A true JP2017168709A (ja) 2017-09-21

Family

ID=59910283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053421A Abandoned JP2017168709A (ja) 2016-03-17 2016-03-17 記憶装置

Country Status (1)

Country Link
JP (1) JP2017168709A (ja)

Similar Documents

Publication Publication Date Title
US11672129B2 (en) Memory device
US9472756B2 (en) Nonvolatile memory device
Zhang et al. Ultrathin metal/amorphous-silicon/metal diode for bipolar RRAM selector applications
JP2022028720A (ja) 半導体装置
JP2011146111A (ja) 不揮発性記憶装置及びその製造方法
TWI460896B (zh) 非揮發性阻值變化元件
JP6415956B2 (ja) 半導体記憶装置及びその制御方法
JP2012064669A (ja) 抵抗変化メモリ
US10304850B2 (en) Semiconductor memory device
JP2013197422A (ja) 不揮発性記憶装置及びその製造方法
US20140264225A1 (en) Resistance-variable memory device
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
JP2017168661A (ja) 半導体記憶装置
US8559216B2 (en) Nonvolatile semiconductor memory device
JP5282176B1 (ja) 不揮発性半導体記憶装置およびその製造方法
US10103328B2 (en) Nonvolatile memory device
JP2017168709A (ja) 記憶装置
JP6044931B2 (ja) 半導体メモリ装置およびその製造方法
US20180269394A1 (en) Variable resistance element and memory device
JP5755782B2 (ja) 不揮発性抵抗変化素子
US9768265B1 (en) Semiconductor memory device
US20210083004A1 (en) Nonvolatile memory device
WO2010104145A1 (ja) 半導体メモリ装置、及びその製造方法
JP2013058715A (ja) 半導体メモリ装置およびその製造方法
JP2015060890A (ja) 記憶装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20181030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181108