JP2017157588A - Built-up multilayer printed wiring board - Google Patents
Built-up multilayer printed wiring board Download PDFInfo
- Publication number
- JP2017157588A JP2017157588A JP2016036820A JP2016036820A JP2017157588A JP 2017157588 A JP2017157588 A JP 2017157588A JP 2016036820 A JP2016036820 A JP 2016036820A JP 2016036820 A JP2016036820 A JP 2016036820A JP 2017157588 A JP2017157588 A JP 2017157588A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- multilayer printed
- less
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、ビルドアップ多層プリント配線板に関し、特に車載製品に使用されるビルドアップ多層プリント配線板に関する。 The present invention relates to a build-up multilayer printed wiring board, and more particularly to a build-up multilayer printed wiring board used for in-vehicle products.
従来、車載用基板としては、貫通４層から貫通１０層の貫通めっきスルーホール基板が主に使用されていた。しかし、最近では、車載に搭載される基板の点数が増え、基板に小型化・高密度化が求められる。そのため、貫通めっきスルーホール基板から、コア基板の上下に絶縁樹脂層と導体層とを交互に積層する、所謂ビルドアップ多層プリント配線板への切り替えが増えている。 Conventionally, as a vehicle-mounted substrate, a through-plated through-hole substrate having 4 through 10 layers is mainly used. However, recently, the number of boards mounted on a vehicle has increased, and the boards are required to be smaller and higher in density. For this reason, switching from through-plated through-hole substrates to so-called build-up multilayer printed wiring boards in which insulating resin layers and conductor layers are alternately laminated on the top and bottom of the core substrate is increasing.
車載基板では、重量部品を搭載すること、耐振動性を有すること、層間の絶縁信頼性が要求されること等から、プリント配線基板の総板厚は、１．２ｍｍから１．６ｍｍが要求される。 In-vehicle boards are required to have a total board thickness of 1.2mm to 1.6mm due to the mounting of heavy components, vibration resistance, and insulation reliability between layers. The
さらに、車載基板は、信頼性が厳しく、温度サイクル特性は必須である。
この温度サイクル特性評価としては冷熱衝撃試験が挙げられ、当該試験では、過酷な条件として、−６５℃の低温で３０分間保持後１２５℃の高温で３０分間保持を１サイクルとして３０００サイクルが実施される。
このような温度サイクルを繰り返すと、銅めっきからなる貫通めっきスルーホールの場合、貫通めっきスルーホールと絶縁樹脂層の熱膨張係数の違いから貫通めっきスルーホールの中心部に応力が発生し、片面に引張り応力あるいは圧縮応力を受けて、中太の太鼓状に変形あるいは中細の鼓形状に変形することが知られている（例えば、特許文献１）が、スルーホールの内壁部分は空洞のため、ひずみを吸収し、抵抗値は極端に上昇することは少なかった。
Furthermore, the in-vehicle board has strict reliability and temperature cycle characteristics are essential.
This thermal cycle characteristic evaluation includes a thermal shock test, and in this test, 3000 cycles are performed under a severe condition of holding at a low temperature of −65 ° C. for 30 minutes and then holding at a high temperature of 125 ° C. for 30 minutes as one cycle. The
When such a temperature cycle is repeated, in the case of a through-plated through hole made of copper plating, stress is generated at the center of the through-plated through hole due to the difference in thermal expansion coefficient between the through-plated through hole and the insulating resin layer. It is known that it is deformed into a thick drum shape or deformed into a thin drum shape in response to a tensile stress or a compressive stress (for example, Patent Document 1), but the inner wall portion of the through hole is hollow, The resistance was rarely increased by absorbing the strain.
しかしながら、ビルドアップ多層プリント配線板の場合、一般的に、コア基板に銅めっきを施したベリードホールが設けられ、このベリードホールには充填材が充填されるため、ベリードホールの銅めっきは、コア基板に含まれる絶縁樹脂と充填材に含まれる樹脂に挟まれ、これら樹脂の熱膨張係数と金属である銅めっきの熱膨張係数の違いから温度サイクルの影響を受け易い。とりわけコア基板の厚みが１．０ｍｍを超えると、ベリードホールの中心部に応力が加わり、銅めっきに疲労が蓄積し、前記冷熱衝撃試験３０００サイクルを実施するとマイクロクラックが発生し易くなるため、ベリードホールの導通抵抗値が上昇する問題が発生していた。 However, in the case of a build-up multilayer printed wiring board, generally, a lead hole in which a copper plating is applied to a core substrate is provided, and the buried hole is filled with a filler. Is sandwiched between the insulating resin contained in the core substrate and the resin contained in the filler, and is easily affected by the temperature cycle due to the difference between the thermal expansion coefficient of these resins and the thermal expansion coefficient of copper plating, which is a metal. In particular, when the thickness of the core substrate exceeds 1.0 mm, stress is applied to the center portion of the lead hole, fatigue is accumulated in the copper plating, and microcracks are likely to occur when the thermal shock test 3000 cycles is performed. There has been a problem that the conduction resistance value of the buried hole increases.
他方、例えば、ベリードホールの穴径を大きくしたり、ベリードホールの銅めっき厚を厚くしたりする対策も考えられるが、配線の高密度化・基板の剛性には適さないのが実状であった。
従って、本発明は、上記の如き従来の問題と実状に鑑みてなされたものであり、冷熱衝撃試験を実施してもベリードホールの導通抵抗値の上昇を抑制できるビルドアップ多層プリント配線板を提供することを課題としている。
On the other hand, measures such as increasing the hole diameter of the lead hole or increasing the copper plating thickness of the lead hole can be considered, but in reality they are not suitable for higher wiring density and board rigidity. there were.
Accordingly, the present invention has been made in view of the above-described conventional problems and actual circumstances, and a build-up multilayer printed wiring board that can suppress an increase in conduction resistance value of a buried hole even when a thermal shock test is performed. The issue is to provide.
本発明者は、上記の課題を解決すべく種々研究を重ねた結果、コア基板を形成する絶縁基材とベリードホールに充填される充填材の熱膨張係数を特定の範囲とすれば、極めて良い結果が得られることを見出し、本発明を完成した。 As a result of repeating various studies to solve the above-mentioned problems, the present inventor has found that if the thermal expansion coefficient of the insulating base material forming the core substrate and the filler filled in the buried hole is within a specific range, The inventors have found that good results can be obtained and completed the present invention.
すなわち、本発明は、内線回路と、充填材が充填されたベリードホールとを備えた、厚みが１．２ｍｍ以下のコア基板の上下に、絶縁樹脂層と導体層とが交互に積層された４〜１０層の総板厚が１．２〜１．６ｍｍのビルドアップ多層プリント配線板であって、当該コア基板を形成する絶縁基材の熱膨張係数αｚが４２ｐｐｍ／℃以下、かつ当該充填材の熱膨張係数αが３６ｐｐｍ／℃以下であることを特徴とするビルドアップ多層プリント配線板により上記課題を解決したものである。 That is, according to the present invention, the insulating resin layers and the conductor layers are alternately laminated on the upper and lower sides of the core substrate having a thickness of 1.2 mm or less provided with the extension circuit and the buried hole filled with the filler. A build-up multilayer printed wiring board having a total board thickness of 4 to 10 layers of 1.2 to 1.6 mm, the thermal expansion coefficient αz of the insulating base material forming the core substrate being 42 ppm / ° C. or less, and the filling The above-mentioned problems are solved by a build-up multilayer printed wiring board characterized in that the thermal expansion coefficient α of the material is 36 ppm / ° C. or less.
本発明のビルドアップ多層プリント配線板によれば、コア基板を形成する絶縁基材のＺ軸方向の熱膨張係数とベリードホールに充填される充填材の熱膨張係数とがそれぞれ特定範囲となっているので、冷熱衝撃試験を３０００サイクル実施してもベリードホールの導通抵抗値の上昇率を１０％以下に抑えることができる。 According to the build-up multilayer printed wiring board of the present invention, the thermal expansion coefficient in the Z-axis direction of the insulating base material forming the core substrate and the thermal expansion coefficient of the filler filled in the buried hole are in specific ranges, respectively. Therefore, even if the thermal shock test is performed for 3000 cycles, the increase rate of the conduction resistance value of the buried hole can be suppressed to 10% or less.
以下、本発明の実施の形態について図面と共に説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は、本発明の第１の実施の形態に係るビルドアップ多層プリント配線板例を示す概略断面説明図である。
図１において、ビルドアップ多層プリント配線板１００は、総板厚が１．２ｍｍ〜１．６ｍｍである６層のプリント配線板であり、４層のコア基板１の厚みは０．８ｍｍ〜１．２ｍｍである。尚、本明細書において、コア基板の厚みは、導体層を除く絶縁樹脂層の厚みである。
FIG. 1 is a schematic cross-sectional explanatory view showing an example of a build-up multilayer printed wiring board according to the first embodiment of the present invention.
In FIG. 1, a build-up multilayer printed wiring board 100 is a six-layer printed wiring board having a total board thickness of 1.2 mm to 1.6 mm, and a four-layer core substrate 1 has a thickness of 0.8 mm to 1. 2 mm. In the present specification, the thickness of the core substrate is the thickness of the insulating resin layer excluding the conductor layer.
ビルドアップ多層プリント配線板１００は、４層のコア基板１と、該コア基板１の上下に積層された絶縁樹脂層９と、該絶縁樹脂層９にレーザ加工にて非貫通穴が形成され、銅めっきによるビアフィーリングで形成されたブラインドビアホール（ＢＶＨ）１０と、ドライフィルムなどで露光・現像により最外層に形成された配線回路１１、１２と、表裏を貫通する貫通めっきスルーホール１３と、図示しない最外層のソルダーレジストから構成されている。 The build-up multilayer printed wiring board 100 has a four-layer core substrate 1, an insulating resin layer 9 stacked on the top and bottom of the core substrate 1, and non-through holes are formed in the insulating resin layer 9 by laser processing. Blind via hole (BVH) 10 formed by via feeling by copper plating, wiring circuits 11 and 12 formed in the outermost layer by exposure / development with a dry film, etc., through plating through hole 13 penetrating front and back, It is composed of an outermost solder resist (not shown).
４層のコア基板１は、絶縁基材から形成され、内層回路２、３、４、５と、充填材７が充填されたベリードホール６と、穴を塞ぐ蓋めっき８を備えている。ベリードホール６は銅めっきが形成され、その厚さ（銅めっき厚）は２５μｍ以下であり、また、穴径は０．３ｍｍである。
コア基板１を形成する絶縁基材の熱膨張係数αｚは４２ｐｐｍ／℃以下である。ここで、絶縁基材の熱膨張係数αｚは、絶縁基材のＺ軸方向（多層プリント配線板の厚さ方向）の熱膨張係数αである。
また、ベリードホール６に充填された充填材７の熱膨張係数αは３６ｐｐｍ／℃以下である。尚、本明細書において、絶縁基材の熱膨張係数αｚと充填材の熱膨張係数αの測定は、後掲の試験例に記載の方法に従うものとする。
このような熱膨張係数により、ビルドアップ多層プリント配線板の冷熱衝撃試験においてベリードホール６の中心部に応力が集中することを緩和することができ、従って、ベリードホール６の導通抵抗値の上昇を抑制することが可能である。具体的には、後記試験例に示すように、−６５℃の低温で３０分間保持後１２５℃の高温で３０分間保持を１サイクルとした冷熱衝撃試験を３０００サイクル実施しても導通抵抗値変化率を１０％以下に抑制することが可能である。
The four-layer core substrate 1 is formed of an insulating base material, and includes inner layer circuits 2, 3, 4, 5, a buried hole 6 filled with a filler 7, and a lid plating 8 that closes the hole. The buried hole 6 is formed with copper plating, the thickness (copper plating thickness) is 25 μm or less, and the hole diameter is 0.3 mm.
The thermal expansion coefficient αz of the insulating base material forming the core substrate 1 is 42 ppm / ° C. or less. Here, the thermal expansion coefficient αz of the insulating base material is a thermal expansion coefficient α in the Z-axis direction (the thickness direction of the multilayer printed wiring board) of the insulating base material.
The thermal expansion coefficient α of the filler 7 filled in the buried hole 6 is 36 ppm / ° C. or less. In the present specification, the measurement of the thermal expansion coefficient αz of the insulating base material and the thermal expansion coefficient α of the filler shall be in accordance with the method described in the following test examples.
Such a thermal expansion coefficient can alleviate stress concentration at the center of the buried hole 6 in the thermal shock test of the build-up multilayer printed wiring board. Therefore, the conduction resistance value of the buried hole 6 can be reduced. It is possible to suppress the rise. Specifically, as shown in a test example described later, even if a thermal shock test is performed for 3000 cycles of holding at a low temperature of −65 ° C. for 30 minutes and then holding at a high temperature of 125 ° C. for 30 minutes, the conduction resistance value changes. The rate can be suppressed to 10% or less.
６層のビルドアップ多層プリント配線板１００では、４層コア基板１の厚みを０．８ｍｍより薄くすると総板厚が１．２ｍｍに到達せず、重量部品を搭載する上で剛性が弱くなる恐れがある。また、４層コア基板１の厚みを１．２ｍｍよりも厚くすると、総板厚が１．６ｍｍを超えてしまうため、顧客要求を満たさず、筐体機器への搭載が難しくなる恐れがある。
特に、車載機器の中でも振動試験に厳しい条件が課せられる場合は、剛性の強さがより重要で総板厚１．６ｍｍ、コア基板の厚み１．２ｍｍを要求されることがある。
また、配線の高密度化・基板の剛性の観点から、さらに本発明の効果が有効に発揮される観点から、ベリードホール６の銅めっき厚は好ましくは２５μｍ以下であり、より好ましくは２０μｍ超から２５μｍ以下である。同様に、ベリードホールの穴径は好ましくは０．３ｍｍ以下である。
In the six-layer build-up multilayer printed wiring board 100, if the thickness of the four-layer core board 1 is less than 0.8 mm, the total board thickness does not reach 1.2 mm, and rigidity may be reduced when mounting heavy components. There is. Further, if the thickness of the four-layer core substrate 1 is greater than 1.2 mm, the total plate thickness exceeds 1.6 mm, which does not satisfy customer requirements and may be difficult to mount on the casing device.
In particular, when severe conditions are imposed on vibration tests among in-vehicle devices, the strength of rigidity is more important, and a total plate thickness of 1.6 mm and a core substrate thickness of 1.2 mm may be required.
Further, from the viewpoint of increasing the density of wiring and the rigidity of the substrate, the copper plating thickness of the buried hole 6 is preferably 25 μm or less, more preferably more than 20 μm, from the viewpoint of effectively demonstrating the effects of the present invention. To 25 μm or less. Similarly, the hole diameter of the buried hole is preferably 0.3 mm or less.
図２は、本発明の第２の実施の形態に係るスタガード構造のビルドアップ多層プリント配線板の概略断面説明図である。
図２において、ビルドアップ多層プリント配線板２００は、総板厚が１．２ｍｍ〜１．６ｍｍである６層のプリント配線板であり、４層のコア基板２１の厚みは０．８ｍｍ〜１．２ｍｍである。
FIG. 2 is a schematic cross-sectional explanatory diagram of a build-up multilayer printed wiring board having a staggered structure according to the second embodiment of the present invention.
In FIG. 2, the build-up multilayer printed wiring board 200 is a six-layer printed wiring board having a total board thickness of 1.2 mm to 1.6 mm, and the thickness of the four-layer core substrate 21 is 0.8 mm to 1.mm. 2 mm.
ビルドアップ多層プリント配線板２００は、４層のコア基板２１と、該コア基板の上下に積層された絶縁樹脂層２９と、該絶縁樹脂層２９にレーザ加工にて非貫通穴が形成され、銅めっきによるビアフィーリングで形成されたＢＶＨ３０と、ドライフィルムなどで露光・現像により最外層に形成された配線回路３１、３２と、表裏を貫通する貫通めっきスルーホール３３と、図示しない最外層のソルダーレジストから構成されている。 The build-up multilayer printed wiring board 200 includes a four-layer core substrate 21, an insulating resin layer 29 laminated on the top and bottom of the core substrate, and a non-through hole formed in the insulating resin layer 29 by laser processing. BVH 30 formed by via feeling by plating, wiring circuits 31 and 32 formed in the outermost layer by exposure / development with a dry film, a through-plated through hole 33 penetrating the front and back, and an outer layer solder (not shown) It consists of a resist.
４層のコア基板２１は、絶縁基材から形成され、内層回路２２、２３、２４、２５と、充填材２７が充填されたベリードホール２６とを備えている。ベリードホール２６は銅めっきが形成され、その厚さ（銅めっき厚）は２５μｍ以下であり、また、穴径は０．３ｍｍである。
コア基板２１を形成する絶縁基材のＺ軸方向の熱膨張係数αｚは４２ｐｐｍ／℃以下である。また、ベリードホール２６に充填された充填材２７の熱膨張係数αは３６ｐｐｍ／℃以下である。
ビルドアップ多層プリント配線板２００は、第１の実施の形態であるビアオンビア構造のビルドアップ多層プリント配線板と比べて蓋めっきが存在しない分、微細回路が形成し易い利点がある。
The four-layer core substrate 21 is formed of an insulating base material and includes inner layer circuits 22, 23, 24, 25 and a buried hole 26 filled with a filler 27. The lead hole 26 is formed with copper plating, the thickness (copper plating thickness) is 25 μm or less, and the hole diameter is 0.3 mm.
The thermal expansion coefficient αz in the Z-axis direction of the insulating base material forming the core substrate 21 is 42 ppm / ° C. or less. The thermal expansion coefficient α of the filler 27 filled in the belly hole 26 is 36 ppm / ° C. or less.
The build-up multilayer printed wiring board 200 has an advantage that a fine circuit can be easily formed compared to the build-up multilayer printed wiring board having the via-on-via structure according to the first embodiment, because there is no cover plating.
また、前記熱膨張係数により、ビルドアップ多層プリント配線板の冷熱衝撃試験においてベリードホール２６の中心部に応力が集中することを緩和することができ、従って、ベリードホール２６の導通抵抗値の上昇を抑制することが可能である。具体的には、後記試験例に示すように、−６５℃の低温で３０分間保持後１２５℃の高温で３０分間保持を１サイクルとした冷熱衝撃試験を３０００サイクル実施しても導通抵抗値変化率を１０％以下に抑制することが可能である。 Further, the thermal expansion coefficient can alleviate stress concentration in the central portion of the buried hole 26 in the thermal shock test of the build-up multilayer printed wiring board. Therefore, the conduction resistance value of the buried hole 26 can be reduced. It is possible to suppress the rise. Specifically, as shown in a test example described later, even if a thermal shock test is performed for 3000 cycles of holding at a low temperature of −65 ° C. for 30 minutes and then holding at a high temperature of 125 ° C. for 30 minutes, the conduction resistance value changes. The rate can be suppressed to 10% or less.
６層のビルドアップ多層プリント配線板２００では、４層のコア基板２１の厚みを０．８ｍｍより薄くすると総板厚が１．２ｍｍに到達せず、重量部品を搭載する上で剛性が弱くなる恐れがある。また、４層のコア基板２１の厚みを１．２ｍｍよりも厚くすると、総板厚が１．６ｍｍを超えてしまうため、顧客要求を満たさず、筐体機器への搭載が難しくなる恐れがある。
特に、車載機器の中でも振動試験に厳しい条件が課せられる場合は、剛性の強さがより重要で総板厚１．６ｍｍ、コア基板の厚み１．２ｍｍを要求されることがある。
また、配線の高密度化・基板の剛性の観点から、さらに本発明の効果が有効に発揮される観点から、ベリードホール２６の銅めっき厚は好ましくは２５μｍ以下であり、より好ましくは２０μｍ超から２５μｍ以下である。同様に、ベリードホールの穴径は好ましくは０．３ｍｍ以下である。
In the six-layer build-up multilayer printed wiring board 200, if the thickness of the four-layer core substrate 21 is less than 0.8 mm, the total board thickness does not reach 1.2 mm, and the rigidity becomes weak when mounting heavy components. There is a fear. Further, if the thickness of the four-layer core substrate 21 is greater than 1.2 mm, the total plate thickness exceeds 1.6 mm, which does not satisfy customer requirements and may be difficult to mount on a casing device. .
In particular, when severe conditions are imposed on vibration tests among in-vehicle devices, the strength of rigidity is more important, and a total plate thickness of 1.6 mm and a core substrate thickness of 1.2 mm may be required.
Further, from the viewpoint of increasing the density of wiring and the rigidity of the substrate, the copper plating thickness of the buried hole 26 is preferably 25 μm or less, more preferably more than 20 μm, from the viewpoint that the effects of the present invention are effectively exhibited. To 25 μm or less. Similarly, the hole diameter of the buried hole is preferably 0.3 mm or less.
前記した本発明の両実施の形態において、コア基板を形成する絶縁基材は、その熱膨張係数αｚが４２ｐｐｍ／℃以下であるが、好ましくは２８ｐｐｍ／℃以上４２ｐｐｍ／℃以下である。また、当該絶縁基材としては一般的に銅張積層板が用いられ、その絶縁樹脂としてはエポキシ系の樹脂が好ましい。
また、コア基板を形成する絶縁基材は、ヤング率が１９．３〜２７ＧＰａであり、ポアソン比が０．１８〜０．２であることが好ましい。
In both embodiments of the present invention described above, the insulating base material forming the core substrate has a coefficient of thermal expansion αz of 42 ppm / ° C. or lower, preferably 28 ppm / ° C. or higher and 42 ppm / ° C. or lower. Further, a copper-clad laminate is generally used as the insulating substrate, and an epoxy resin is preferable as the insulating resin.
The insulating base material forming the core substrate preferably has a Young's modulus of 19.3 to 27 GPa and a Poisson's ratio of 0.18 to 0.2.
前記した本発明の両実施の形態において、ベリードホールに充填される充填材は、その熱膨張係数αが３６ｐｐｍ／℃以下であるが、好ましくは２０ｐｍ／℃以上３６ｐｐｍ／℃以下である。当該充填材は、絶縁性の樹脂、導電性ペースト、非導電性ペーストの何れを使用しても構わない。好ましくは絶縁性の樹脂である。また、充填材にはフィラー等が含有されていてもよい。
絶縁性の樹脂は、エポキシ系の樹脂が好ましい。
また、ベリードホールに充填される充填材は、ヤング率が７．３ＧＰａ以上であり、ポアソン比が０．２４以下であることが好ましい。
In both embodiments of the present invention described above, the filler filled in the buried hole has a thermal expansion coefficient α of 36 ppm / ° C. or lower, preferably 20 pm / ° C. or higher and 36 ppm / ° C. or lower. As the filler, any of insulating resin, conductive paste, and non-conductive paste may be used. An insulating resin is preferable. The filler may contain a filler and the like.
The insulating resin is preferably an epoxy resin.
The filler filled in the buried hole preferably has a Young's modulus of 7.3 GPa or more and a Poisson's ratio of 0.24 or less.
試験例１
図１に示した本発明のビルドアップ多層プリント配線板１００において、以下の表１に示した絶縁基材及び表２に示したベリードホールの穴埋め樹脂を使用したものについて、冷熱衝撃試験（−６５℃の低温で３０分間保持後１２５℃の高温で３０分間保持を１サイクルとして３０００サイクル実施、以下同様。）を行った際のベリードホールの導通抵抗値の変化率をシミュレーションした。
導通抵抗値は次のとおり測定し、導通抵抗値の変化率は次式より算出した。導通抵抗値の変化率が１０％以下を合格「○」とし、１０％を越えた場合は不合格「×」とした。
Test example 1
In the build-up multilayer printed wiring board 100 of the present invention shown in FIG. 1, a thermal shock test (−) using the insulating base shown in Table 1 below and the buried resin of the buried hole shown in Table 2 below. The rate of change in the conduction resistance value of the lead hole was simulated when holding for 30 minutes at a low temperature of 65 ° C. and then holding for 30 minutes at a high temperature of 125 ° C. for 3000 cycles.
The conduction resistance value was measured as follows, and the rate of change of the conduction resistance value was calculated from the following equation. When the change rate of the conduction resistance value was 10% or less, it was judged as “good”, and when it exceeded 10%, it was judged as “failed”.
［導通抵抗値の測定方法］
ＪＩＳ Ｃ ５０１２に準拠し、測定プローブをＫＹ回路両端に接触させ、４端子法により導通抵抗値を測定した。電流は直流とした。
［導通抵抗値の変化率］
変化率（％）＝［（Ｒ1−Ｒ0）／Ｒ0］×１００
（Ｒ0は冷熱衝撃試験開始前（初期）の導通抵抗値を示し、Ｒ1は冷熱衝撃試験後の導通抵抗値を示す。）
[Measurement method of conduction resistance]
In accordance with JIS C 5012, the measurement probe was brought into contact with both ends of the KY circuit, and the conduction resistance value was measured by a four-terminal method. The current was DC.
[Change rate of conduction resistance]
Rate of change (%) = [(R 1 −R 0 ) / R 0 ] × 100
(R 0 represents the conduction resistance value before the start of the thermal shock test (initial), and R 1 represents the conduction resistance value after the thermal shock test.)
絶縁基材の熱熱膨張係数αｚは、ＪＩＳ Ｃ ６４８１に準拠しＴＭＡ法により測定した。具体的には、熱分析装置（ＴＭＡ ＥＸＳＴＡＲ６０００ セイコーインスツル（株）製）を使用し、５ｇの荷重を加えながら１０℃／ｍｉｎの昇温速度で２０〜３００℃の温度範囲で測定した。
また、充填材の熱膨張係数αは、ＪＩＳ Ｃ ６４８１に準拠し、ＴＭＡ法により測定した。
結果を表３に示す。
The thermal expansion coefficient αz of the insulating substrate was measured by the TMA method in accordance with JIS C 6481. Specifically, a thermal analysis apparatus (TMA EXSTAR6000 manufactured by Seiko Instruments Inc.) was used, and measurement was performed in a temperature range of 20 to 300 ° C. at a temperature increase rate of 10 ° C./min while applying a 5 g load.
Further, the thermal expansion coefficient α of the filler was measured by the TMA method in accordance with JIS C 6481.
The results are shown in Table 3.
シミュレーションの結果からも分るように、絶縁基材のＺ軸方向の熱膨張係数αｚを４２ｐｐｍ／℃以下、かつ穴埋め樹脂の熱膨張係数αを３６ｐｐｍ／℃以下にすることによって、ベリードホールの導通抵抗値の変化率を１０％以下に抑制することが可能となった。 As can be seen from the simulation results, the thermal expansion coefficient αz in the Z-axis direction of the insulating base material is set to 42 ppm / ° C. or less, and the thermal expansion coefficient α of the hole filling resin is set to 36 ppm / ° C. or less. It was possible to suppress the change rate of the conduction resistance value to 10% or less.
試験例２
表４に示した絶縁基材及びベリードホールの穴埋め樹脂を使用して冷熱衝撃試験を実施した。
尚、本発明品１のビルドアップ多層プリント配線板は図１に示したもの、比較品１と２のビルドアップ多層プリント配線板は図３に示した従来のもの（ビルドアップ多層プリント配線板４００）をそれぞれ用いた。
その結果を表４に示す。
Test example 2
A thermal shock test was carried out using the insulating base material shown in Table 4 and a buried resin for buried holes.
The build-up multilayer printed wiring board of the product 1 of the present invention is the one shown in FIG. 1, and the build-up multilayer printed wiring boards of the comparative products 1 and 2 are the conventional ones (build-up multilayer printed wiring board 400 shown in FIG. ) Were used.
The results are shown in Table 4.
試験例３
表５に示した絶縁基材及びベリードホールの穴埋め樹脂を使用して冷熱衝撃試験を実施した。
尚、本発明品２のビルドアップ多層プリント配線板は図２に示したもの、比較品３と４のビルドアップ多層プリント配線板は図４に示した従来のもの（ビルドアップ多層プリント配線板６００）をそれぞれ用いた。
その結果を表５に示す。
Test example 3
A thermal shock test was carried out using the insulating base material and buried hole filling resin shown in Table 5.
The build-up multilayer printed wiring board of the present invention product 2 is shown in FIG. 2, and the build-up multilayer printed wiring boards of comparative products 3 and 4 are the conventional ones shown in FIG. 4 (build-up multilayer printed wiring board 600). ) Were used.
The results are shown in Table 5.
表４及び表５に示すように、絶縁基材のＺ軸方向の熱膨張係数αｚを４２ｐｐｍ／℃以下、かつ穴埋め樹脂の熱膨張係数αを３６ｐｐｍ／℃以下にすることによって、ベリードホールの導通抵抗値の変化率を１０％以下に抑制することが可能となった。 As shown in Table 4 and Table 5, by setting the thermal expansion coefficient αz in the Z-axis direction of the insulating base material to 42 ppm / ° C. or less and the thermal expansion coefficient α of the hole filling resin to 36 ppm / ° C. or less, It was possible to suppress the change rate of the conduction resistance value to 10% or less.
１、２１、４１、６１：４層コア基板
２、３、４、５、２２、２３、２４、２５：内層回路
６、２６、４６、６６：ベリードホール
７、２７、４７、６７：充填材
８：蓋めっき
９、２９：絶縁層（ビルドアップ材）
１０、３０：ＢＶＨ
１１、１２、３１、３２：外層回路
１３、３３：貫通めっきスルーホール
1, 21, 41, 61: 4-layer core substrate 2, 3, 4, 5, 22, 23, 24, 25: Inner layer circuit 6, 26, 46, 66: Belle hole 7, 27, 47, 67: Filling Material 8: Lid plating 9, 29: Insulating layer (build-up material)
10, 30: BVH
11, 12, 31, 32: outer layer circuit 13, 33: through-plating through hole
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016036820A JP2017157588A (en) | 2016-02-29 | 2016-02-29 | Built-up multilayer printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016036820A JP2017157588A (en) | 2016-02-29 | 2016-02-29 | Built-up multilayer printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017157588A true JP2017157588A (en) | 2017-09-07 |
Family
ID=59810086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016036820A Pending JP2017157588A (en) | 2016-02-29 | 2016-02-29 | Built-up multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017157588A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110809376A (en) * | 2019-10-22 | 2020-02-18 | 胜宏科技（惠州）股份有限公司 | Process flow for replacing HDI plate back drill |
| US11557540B2 (en) | 2020-03-16 | 2023-01-17 | Kioxia Corporation | Semiconductor device |
-
2016
- 2016-02-29 JP JP2016036820A patent/JP2017157588A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110809376A (en) * | 2019-10-22 | 2020-02-18 | 胜宏科技（惠州）股份有限公司 | Process flow for replacing HDI plate back drill |
| US11557540B2 (en) | 2020-03-16 | 2023-01-17 | Kioxia Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9578745B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
| KR100653249B1 (en) | Metal core, package board and fabricating method therefore | |
| US20070190846A1 (en) | Multilayer printed wiring board and test body for printed wiring board | |
| US20090290318A1 (en) | Printed wiring board and method for manufacturing the same | |
| CN105321712B (en) | The attachment structure of cascade capacitor | |
| JP2016219478A (en) | Wiring board and manufacturing method therefor | |
| JP4328485B2 (en) | Circuit board and electronic equipment | |
| US20130048355A1 (en) | Printed wiring board | |
| TWI501715B (en) | Multilayer printed circuit board and manufacturing method thereof | |
| CN106888552B (en) | Printed circuit board and method for manufacturing the same | |
| JP2017157588A (en) | Built-up multilayer printed wiring board | |
| US20100051323A1 (en) | Printed wiring board and conductive wiring layer | |
| KR20130141927A (en) | Printed circuit board and method of manufacturing for printed circuit board | |
| JP7315546B2 (en) | Substrate with built-in components | |
| JP2019067858A (en) | Printed wiring board and manufacturing method thereof | |
| US20170105289A1 (en) | Method of manufacturing printed wiring board, and printed wiring board | |
| JP2015060981A (en) | Printed wiring board | |
| KR20050114188A (en) | Layered board and manufacturing method of the same, electronic apparatus having the layered board | |
| JP2008172003A (en) | Printed board, printed board unit and rise amount detecting method of conductor | |
| US10405426B2 (en) | Printed wiring board | |
| JP6911242B2 (en) | Printed circuit board and its manufacturing method | |
| JP3257953B2 (en) | Method for manufacturing substrate for hybrid integrated circuit | |
| US20090283305A1 (en) | Tin-silver compound coating on printed circuit boards | |
| JP5100429B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2007059777A (en) | Multilayered printed circuit board and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190815 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200114 |