JP2017156715A - 半導体光集積素子 - Google Patents

Abstract

【課題】上部クラッド層をｎ型層とした場合に生じる隣接電極間電流リーク・耐圧低下を抑制した半導体光集積素子を提供すること。
【解決手段】基板上に、下部クラッド層と、コア層と、上部クラッド層とを積層して光導波路を形成した半導体光集積素子であって、前記光導波路の光導波方向に沿って、前記上部クラッド層上に電極が設けられた電極形成領域と、電極が設けられていない電極非形成領域とが形成され、前記電極形成領域の前記上部クラッド層はｎ型ドーピング層であり、前記電極非形成領域のコア層に、隣接する前記電極形成領域間での電子の移動を抑制する領域を形成したことを特徴とする半導体光集積素子。
【選択図】図２

Description

本発明は半導体光集積素子に関する。

近年、光信号の高速化・大容量化を背景に、小型化や低ドリフト動作の面でＬＮ光変調器よりも有利な半導体光変調器が注目されている。特にLD(Laser Diode)と同一材料で作製可能な半導体光変調器は大容量集積素子を小型かつモノリシックに集積できる点で優れている。

半導体光変調器にはヘテロｐｉｎ接合を用いて、光の閉じ込めと共に導波路のコア部分に効果的に電圧が印加される様にしたＩｎＰ／ＩｎＧａＡｓＰ光変調器などが提案されている。ｐｉｎ接合を形成するためには、電気的分離、光学損失等の観点で基板上面から順にｐ型、ｉ（ノンドープ）型、ｎ型の順に積層されるのが一般的であり、多くのレーザダイオードや光変調素子でこの構造が採用されている。

しかし、近年の光変調高速化に伴い、メサ導波路上の電極とｐ型半導体との接触抵抗等の存在が無視できなくなりつつある。その為、ショットキー障壁・材料抵抗がｐ型よりも小さいｎ型半導体を上部クラッド層とする報告もある（特許文献１）。これにより接触面積の小さいメサ導波路上においても接触抵抗が十分小さくなる結果、ｐ型の場合に比べて高速な光変調動作が可能となる。

また、ｎ型半導体を上部クラッド層とするレーザダイオードも提案されており（非特許文献１）、光デバイスの高速化・低消費電力化等を実現するうえで上部クラッドをｐ型層でなくｎ型層とした構造は、多くの半導体デバイスで多用されることが期待されている。

特開２００５−０９９３８７号公報

G. Sakiano, T. Takiguchi, Y. Hokama, T. Nagira, H. Yamaguchi, E. Ishimura, A.Sugitatsu and T. Shimura, "25.8Gbps Direct Modulation AlGaInAs DFB Lasers with Ru-doped InP Buried Heterostructure for 70°C operation" in OFC/NFOEC Technical Digest, OTh3F.3, 2012.

従来の上部クラッドｎ型光変調素子の断面図を図１に示す。図１の光変調素子は、図示しない最下層の基板面から順に、ｐ型クラッド層５１と、ノンドープ層であるクラッド・コア層５２とが積層されている。上部に電極５４が設けられた領域にはクラッド・コア層５２上にさらにｎ型クラッド層５３が積層されている。また電極５４がない領域には、クラッド・コア層５２上にさらにＳＩ(Semi-insulating)クラッド層５５が積層されている。ＩｎＰ系材料のように、ノンドープ層内の不純物濃度が比較的高い材料では、ドーパントを加えなくても、僅かにｎ型の特性を示すことが知られている。すなわち、ノンドープ層は実際にはｎ^-層として振る舞う。

このようにｎ型半導体を上部クラッド層に用いる光デバイス、特に多ｃｈ集積の光変調器やレーザダイオードにおいては、僅かではあるがノンドープ層にキャリアが存在するため、電圧印加した際に隣接素子（電極）間でノンドープ層を介した電流の流れ込みが生じ、個々の素子で所望の電圧・電流特性が得られないことがある。

本発明は上記従来の問題に鑑みてなされたものであって、本発明の課題は、上部クラッド層をｎ型層とした場合に生じる、隣接電極間における電流リーク・耐圧低下を抑制した半導体光集積素子を提供することにある。

上記の課題を解決するために、本実施形態に記載の発明は、基板上に、下部クラッド層と、コア層と、上部クラッド層とを積層して光導波路を形成した半導体光集積素子であって、前記光導波路の光導波方向に沿って、前記上部クラッド層上に電極が設けられた電極形成領域と、電極が設けられていない電極非形成領域とが形成され、前記電極形成領域の前記上部クラッド層はｎ型ドーピング層であり、前記電極非形成領域のコア層に、隣接する前記電極形成領域間での電子の移動を抑制する領域を形成したことを特徴とする半導体光集積素子である。

従来の上部クラッドｎ型光変調素子の断面図である。 第１の実施形態のＭＺ光変調器の上面図である。 図２のＡ−Ａ’断面図である。 図２のＢ−Ｂ’断面図である。 図２のＣ−Ｃ’断面図である。 図２のＤ−Ｄ’断面図である。 光変調器への電圧印加手法を説明する図である。 第２の実施形態のＭＺ光変調器の上面図である。 図８のＡ−Ａ’断面図である 図８のＢ−Ｂ’断面図である。

本発明の半導体光集積素子では、基板上に、ｎ型の下部クラッド層と、ノンドープのコア・クラッド層と、ｐ型の上部クラッド層とを積層して形成した光導波路の光導波方向に沿って、上部クラッド層上に電極が設けられた電極形成領域と、電極が設けられていない電極非形成領域とが形成されており、電極非形成領域のコア・クラッド層に隣接素子間での電子の移動を抑制する手段を形成している。

すなわち、電極非形成領域のノンドープではあるが僅かにｎ型化したコア・クラッド層の少なくとも一部をｐ型化またはＳＩ化（半絶縁化）することによって、ｎ−ｐ−ｎまたはｎ−ＳＩ−ｎの擬似サイリスタ構造を非周期的または周期的に形成し、隣接する電極形成領域間の電気的耐圧を確保している。

また、ｐ型化を例えばｐ型ドーパントの熱拡散などで実施することで擬似サイリスタ構造を同一組成で構成することが可能となり、その結果、不要な結晶成長、加工プロセス工程の削減、及び伝搬光の散乱、反射を抑制することができる。また、これらドーピング加工はガラスマスク等を用いて選択的にドーピングすることができる為、ドーピング領域増大に伴う不要な光学損失増大を抑制することができる。

一般にレーザダイオードやトランジスタで用いられる、いわゆる「サイリスタ構造」は耐圧を重視するためにｎ型及びｐ型のドーピング濃度をできる限り高く設定する必要がある場合が多いが、本構造では、ノンドープではあるが僅かにｎ型化したコア・クラッド層のバックグラウンドキャリアを補償する程度のドーピング濃度でも問題ないといった点で本発明の「擬似サイリスタ構造」は従来のサイリスタ構造とはその概念が異なる。例えば、従来のサイリスタ構造では半絶縁層を用いることはできないが、本発明においては半絶縁性を示すドーパント（例えば鉄）を用いたとしても、その目的が達成される。

以下、図面を参照して本発明の実施の形態について、詳細に説明する。
（第１の実施形態）
図２は第１の実施形態の光変調器１０の構成を示す上面図である。光変調器１０には、左右の導波方向の中央部において上下２つのアームに分岐された、いわゆるマッハ・ツェンダ型の光導波路３１が形成されている。光導波路３１の２つのアームには、その光導波方向に沿って上部に電極１８が設けられた領域（電極形成領域）と電極１８が設けられていない領域（電極非形成領域）がある。電極が設けられた領域では、電極１８に電圧を印加して、光導波路３１を伝搬する光に対して光変調したり位相調整したりすることができる。この光変調器１０では、電極１８が設けられていない領域の光導波路３１のアーム上の一部にコア領域がｐ型化された部分３２を設けていることにより、擬似サイリスタを形成して、隣接する電極形成領域の間の電気的耐圧を確保している。

図３は図２のＡ−Ａ’断面図であり、図４は図２のＢ−Ｂ’断面図であり、図５は図２のＣ−Ｃ’断面図であり、図６は図２の上側アームに沿ったＤ−Ｄ’断面図である。図３は電極が形成された領域の断面であり、図４、５は電極が形成されていない領域の断面である。図６は光導波方向に沿った断面図である。

光変調器１０は、全領域共通して、基板１１の上に、ｎクラッド層１２、ｐキャリアブロック層１３が積層されている。電極１８が形成された領域では、図３に示すように、ｐキャリアブロック層１３上に、ノンドープのコア・クラッド層１４、１５、１６、および上部のｎクラッド層１７が積層され、さらにこれらの上部に電極１８が形成されている。

電極１８が形成されていない領域のうち、ｐ型化された部分３２にかかる断面（図２のＢ−Ｂ’参照）では、図４に示すように、ｐキャリアブロック層１３上に、ｐ型化されたコア・クラッド層（コア領域ともいう）２１、２２、２３が積層されているが、それ以外の領域では、図５の断面Ｃ−Ｃ’に示すように、電極が形成された領域と同様にノンドープのコア・クラッド層１４、１５、１６が積層されている。すなわち、電極が形成されていない領域には、ｎ−ｐ−ｎのサイリスタ構造が形成されている。これらの電極が形成されていない領域ではさらに、図３の上部のｎクラッド層１７に代えて、ＳＩクラッド層１９が形成されている。

次いで、かかる光変調器１０の製造方法について説明する。光変調器１０において、基板１１は閃亜鉛鉱型の化合物半導体結晶を用いることができ、例えばＳＩ型のＩｎＰ基板を用いることができる。まず基板１１の上に、エピタキシャル成長によって基板面から順にｎクラッド層１２、ｐキャリアブロック層１３を堆積し、さらにこのｐキャリアブロック層１３の上に、ノンドープのコア・クラッド層１４、１５、１６、ｎクラッド層１７を一旦堆積する。

ｎクラッド層の組成は例えばコアよりも屈折率が低くなるようにＩｎＰとした。またコア・クラッド層は１．５ミクロン帯波長に対して電気光学効果による屈折率変化を効率的に用いるべく、ＩｎＧａＡｌＡｓ／ＩｎＡｌＡｓの周期からなる多重量子井戸構造（ＰＬ波長：１．４ミクロンメートル）を用いた。なお、コア・クラッド層とｎクラッド層の組成は、ＩｎＰ系に限定されずＩｎＰ基板上に格子整合する組成のものであればよく、例えばIII−V族ではＧａＡｓ系等も用いることができる。また、コア・クラッドそれぞれで比屈折率差を有していればよいため、例えばクラッド及びコアに組成の異なるＩｎＧａＡｓＰなどを用いてもよい。

一方、電極１８が形成されていない領域では、上部のｎクラッド層１７は、電極間の電気分離を行うためにケミカルエッチングによって除去する。その後、ＳｉＯ２などのガラスマスクを用いてノンドープのコア・クラッド層からｐ型化された層に変更したい領域、すなわち領域３２（図２参照）のみを露出させる。ここでは、各電極の両端に長さ２ミクロンメートルの領域でガラス窓を形成した。ｐ型化を行うためにここではＺｎ雰囲気中でのアニール処理、即ちＺｎ拡散によってノンドープ層をｐ型化させた。

ここではＺｎ拡散によってｐ型化しているが、Ｚｎ拡散以外にも例えばイオン注入法など、ｐ型化させる手法であればどれを採用しても問題ないことは明らかである。ノンドープのＩｎＰ系組成の層中にはバックグラウンドキャリアとして１×１０¹⁶ｃｍ^-3程度のｎ型ドーパントが存在するため、かかる層をｐ型化させるためには少なくとも１×１０¹⁶ｃｍ^-3以上のｐ型キャリアをドーピングする必要がある。また、ガラス窓の面積は十分な耐圧が確保され、且つｐ型層による光学吸収の影響が小さい範囲で設定すればよいため、この長さに限定されるものではない。

ｐ型化後、伝搬光の散乱・反射損失低減のためにＳＩクラッド層（ここではＩｎＰ）１９を結晶再成長により堆積させる。続いて、図２に示すようにＳｉＯ２マスクを用いたドライエッチングによってマッハ・ツェンダ干渉導波路を形成し、最後に、電極が形成される領域では、さらに、ｎクラッド層１７の上に例えばＡｕ／Ｔｉ電極を蒸着及びメッキ法によって形成することにより電極１８を形成する。

なお、光変調器１０を変調器として駆動させるためには、光導波方向における前段の電極１８の対と後段の電極１８の対とを、それぞれ変調信号用と位相調整用に分けて印加する電圧を制御することで高い消光比の強度変調を得ることができる。

図７は光変調器１０への電圧印加方法を示す図である。光変調器１０においては、図７に示すように、変調信号用の電極１８はＡＣ電圧を印加するＡＣ電極４０と接続され、位相調整用の電極１８はＤＣ電圧を印加するＤＣ電極４１と接続される。図７に示す例では、位相変調領域における光導波路３１の両アームにＤＣ電極４１が接続された構成が示されているが、通常駆動点（ヌル点）に設定する上で、印加電圧が低くなる方の片側のアームのみに電圧を印加することもできる。

以上説明したように、本実施形態の光変調器は、上部クラッド層をｎ型層とした場合に生じる隣接電極間電流リーク・耐圧低下を抑制することができる。即ちｎ型化したノンドープ層中に部分的にｐ型層を取り入れることでｎ−ｐ−ｎサイリスタ構造を形成させる結果、光学損失を抑制しつつ隣接電極間で高い耐圧を維持することができる。当該構造はチップ内の集積度、機能性が増すにつれより重要度が増す。

（第２の実施形態）
図８は本発明第２の実施形態における、光変調器の上面図を示している。図９は図８のＢ−Ｂ’断面図であり、図１０は図８の上側アームに沿ったＤ−Ｄ’断面図である。第１の実施形態ではノンドープ層を部分的にｐ型化することで耐圧を確保しているが、第２の実施形態ではｐ型化に代えて、より低キャリア濃度で低光吸収な半絶縁層２４、２５、２６を用いた領域３３を設けることで光学特性向上を図る構成としている。本実施形態では、第１の実施形態と構成が異なる部分のみ説明し、その他の構成は第１の実施形態と同様であるのでその説明は省略する。

本実施形態の光変調器では、電極１８が形成されていない領域の上部のｎクラッド層を、電極間の電気分離を行うためにケミカルエッチングによって除去した後、ＳｉＯ２などのガラスマスクを用いてノンドープのコア・クラッド層からＳＩ化された層に変更したい部分３３のみを露出させるまでは第１の実施形態と同様の工程で製造している。本実施形態ではＰ型化に代えてＳＩ化を行うために、電子のキャリアトラップとして機能するＦｅ原子をノンドープ層にイオン注入させている。ノンドープのＩｎＰ系組成の層中にはバックグラウンドキャリアとして１×１０¹⁶ｃｍ^-3程度のｎ型ドーパントが存在するため、かかる層をＳＩ化させるためには少なくとも１×１０¹⁶ｃｍ^-3以上のキャリアトラップ濃度にする必要がある。また、ガラス窓の面積は十分な耐圧が確保され、且つＳＩ層による光学吸収の影響が小さい範囲で設定すればよいため、上記長さに限定されるものではない。なお、イオン注入する原子は、Ｆｅ原子に代えてＲｕ原子を用いてもよい。

ＳＩ化後、伝搬光の散乱・反射損失低減のためにＳＩクラッド層（ここではＩｎＰ）１９（図９）を結晶再成長により堆積させる。続いて、図８に示すようにＳｉＯ２マスクを用いたドライエッチングによってマッハ・ツェンダ干渉導波路３１を形成し、最後に、電極が形成された領域では、さらに、ｎクラッド層１７の上に例えばＡｕ／Ｔｉ電極を蒸着及びメッキ法によって形成することにより電極１８を形成する。

以上説明したように、本実施形態の光変調器は上部クラッド層をｎ型層とした場合に生じる隣接電極間の電流リーク・耐圧低下を抑制することができる。即ちｎ型化したノンドープ層中に部分的に半絶縁層を取り入れることでｎ−ＳＩ−ｎ構造を形成させる結果、光学損失を抑制しつつ隣接電極間で高い耐圧を維持することができる。当該構造はチップ内の集積度、機能性が増すにつれより重要度が増す。

以上の実施形態では光変調素子について記述されているが、光変調器用途以外にも電圧・電流制御により駆動するレーザダイオードやフォトダイオードにおいても同様の効果があることは明らかである。

なお、以上のいずれの実施形態においても基板面から順にｎ−ｐ−ｉ―ｎと積層したが、本発明は上部クラッドがｎ型であれば有効であるため、例えば基板面から順にｐ−ｉ―ｎと積層してもよい。

１０ 光変調器
１１ 基板
１２、１７ ｎクラッド層
１３ ｐキャリアブロック層
１４、１５、１６ コア・クラッド層
１８ 電極
１９ ＳＩクラッド層
２１、２２、２３ ｐ型化されたコア・クラッド層
３１ 光導波路
３２ ｐ型化された部分
３３ ＳＩ化された部分
４０ ＡＣ電極
４１ ＤＣ電極

Claims (8)

1. 基板上に、下部クラッド層と、コア層と、上部クラッド層とを積層して光導波路を形成した半導体光集積素子であって、
   前記光導波路の光導波方向に沿って、前記上部クラッド層上に電極が設けられた電極形成領域と、電極が設けられていない電極非形成領域とが形成され、
   前記電極形成領域の前記上部クラッド層はｎ型ドーピング層であり、前記電極非形成領域のコア層に、隣接する前記電極形成領域間での電子の移動を抑制する領域を形成したことを特徴とする半導体光集積素子。
2. 前記コア層はノンドープであるがｎ型を示す半導体であり、前記電子の移動を抑制する領域は、少なくとも一部がｐ型化またはＳＩ化されて、ｎ−ｐ−ｎまたはｎ−ＳＩ−ｎ構造に形成されていることを特徴とする請求項１に記載の半導体光集積素子。
3. 前記電子の移動を抑制する領域が、前記光導波方向における、前記電極形成領域の前段、後段、または前段と後段の両方に設けられていることを特徴とする請求項１または２に記載の半導体光集積素子。
4. 前記コア層は、前記電子の移動を抑制する領域とそれ以外の領域とにおいて同一の結晶組成であることを特徴とする請求項１から３のいずれかに記載の半導体光集積素子。
5. 前記電極非形成領域の上部クラッド層は半絶縁層であることを特徴とする請求項１から４のいずれかに記載の半導体光集積素子。
6. 前記下部クラッド層はｐ型ドーピング層、またはｐ型ドーピング層とその下部に設けられたｎ型ドーピング層であることを特徴とする請求項１から５のいずれかに記載の半導体光集積素子。
7. 前記半導体光集積素子は、電極形成領域において光変調を行う光変調素子であることを特徴とする請求項１から６のいずれかに記載の半導体光集積素子。
8. 前記光導波路は、マッハ・ツェンダ干渉型であることを特徴とする請求項１から７のいずれかに記載の半導体光集積素子。

Images