JP2017152921A - Imaging device and drive control circuit for the same - Google Patents
Imaging device and drive control circuit for the same Download PDFInfo
- Publication number
- JP2017152921A JP2017152921A JP2016033501A JP2016033501A JP2017152921A JP 2017152921 A JP2017152921 A JP 2017152921A JP 2016033501 A JP2016033501 A JP 2016033501A JP 2016033501 A JP2016033501 A JP 2016033501A JP 2017152921 A JP2017152921 A JP 2017152921A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- driving
- photoelectric conversion
- drive
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 45
- 238000006243 chemical reaction Methods 0.000 claims abstract description 106
- 238000005070 sampling Methods 0.000 claims description 19
- 238000012546 transfer Methods 0.000 description 31
- 238000000034 method Methods 0.000 description 16
- 238000012545 processing Methods 0.000 description 12
- 230000002596 correlated effect Effects 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 10
- 230000001276 controlling effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Abstract
Description
本発明は、撮像素子に関し、特に、高解像度、且つ高フレームレートの映像を撮像可能とする撮像素子及びその駆動制御回路に関する。 The present invention relates to an image pickup device, and more particularly to an image pickup device capable of picking up an image with a high resolution and a high frame rate, and a drive control circuit thereof.
映像制作用のカメラや民生用途のカメラにおいては、撮像素子の画素上にカラーフィルタのパターンを形成し、１枚の撮像素子でカラー画像を撮影する単板カラー方式が多く用いられている。この方式では、プリズムによって光を分光し、得られる赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の三色に対してそれぞれ１枚の撮像素子を使用する三板カラー方式に比較して、光学系が簡略化できる。カラーフィルタのパターンは、三色のうちで輝度信号への寄与の高い緑を多く配置することが一般的であり、そのなかでも縦横各２画素の４画素を繰り返し単位とし、斜め方向に緑を２画素（本願明細書中、Ｇ１，Ｇ２と表記）、残りの２画素に赤（Ｒ）と青（Ｂ）をそれぞれ１画素ずつ配置するベイヤー配列が多く用いられている。 In a camera for video production and a camera for consumer use, a single-plate color method is often used in which a color filter pattern is formed on a pixel of an image sensor and a color image is captured by a single image sensor. In this method, light is dispersed by a prism, and compared to the three-plate color method using one image sensor for each of the three colors of red (R), green (G), and blue (B) obtained, The optical system can be simplified. Of the three colors, the color filter pattern is generally arranged with a large amount of green, which contributes to the luminance signal. Among them, 4 pixels of 2 pixels each in vertical and horizontal directions are used as repeating units, and green is displayed in an oblique direction. A Bayer array is often used in which two pixels (represented as G 1 and G 2 in the present specification) and red (R) and blue (B) are arranged in the remaining two pixels, one pixel each.
また、映像制作においては、再生時よりも高いフレーム周波数での撮影（以下、「高フレームレート撮影」とも称する）が特殊効果として一般的に用いられており、特に映画やドラマの撮影、自然科学に関するコンテンツ撮影、スポーツ撮影において多用されている。近年の撮像素子は、映像信号をデジタル信号に変換するＡＤ変換回路が撮像素子内に設けられており、高フレームレート撮影を目的としてより高速なＡＤ変換回路の開発が行われている。 In video production, shooting at a higher frame frequency than that during playback (hereinafter also referred to as “high frame rate shooting”) is generally used as a special effect, especially for movies and dramas, and natural sciences. It is widely used in content shooting and sports shooting. In recent image sensors, an AD converter circuit for converting a video signal into a digital signal is provided in the image sensor, and a higher-speed AD converter circuit has been developed for the purpose of high frame rate imaging.
一方で、画素駆動の工夫による高フレームレート撮影の技法もある。高フレームレート撮影を目的とした従来の画素駆動方式として、例えば、画素信号を間欠的に読み出す方式や、複数画素の信号を足し合わせて同時に読み出す方式がある。これにより、１フレームのスキャン時間を短縮し、高フレームレート撮影を可能にすることができる。特に、複数画素の信号を足し合わせて読み出す方式は、高速動作を実現すると共に、感度の向上も図ることができるため、高フレームレート撮影を目的とする撮像素子において、しばしば用いられてきた。尚、本願明細書中、通常撮影による撮像素子の駆動を「通常駆動」と称し、高フレームレート撮影による撮像素子の駆動を「高フレームレート駆動」と称する。 On the other hand, there is also a technique for high frame rate imaging by means of pixel driving. As conventional pixel driving methods for high frame rate imaging, for example, there are a method of intermittently reading out pixel signals and a method of simultaneously reading out signals from a plurality of pixels by adding them. As a result, the scan time for one frame can be shortened and high frame rate imaging can be performed. In particular, a method of adding and reading out signals of a plurality of pixels has often been used in an image sensor intended for high frame rate imaging because it can achieve high-speed operation and improve sensitivity. In the specification of the present application, driving of the image sensor by normal photographing is referred to as “normal driving”, and driving of the image sensor by high frame rate photographing is referred to as “high frame rate driving”.
ここで、ベイヤー配列における同じ分光感度を持つ複数画素の信号を足し合わせて読み出す方式を効率よく用いて、高フレームレート駆動を可能とする構造を有する撮像素子が知られている（例えば、特許文献１参照）。特許文献１における撮像素子は、二次元アレイ状に配置された光電変換部のうち斜めに隣り合う２つの光電変換部の間に、当該光電変換部での光電変換によって発生した電荷を電圧に変換する１つの電圧変換部を配置して、当該１つの電圧変換部が当該２つの光電変換部を共用するように構成されている。 Here, an imaging device having a structure that enables high frame rate driving by efficiently using a method of adding and reading signals of a plurality of pixels having the same spectral sensitivity in a Bayer array is known (for example, Patent Documents). 1). The image sensor in Patent Document 1 converts a charge generated by photoelectric conversion in the photoelectric conversion unit into a voltage between two photoelectric conversion units diagonally adjacent to each other among photoelectric conversion units arranged in a two-dimensional array. One voltage conversion unit is arranged, and the one voltage conversion unit is configured to share the two photoelectric conversion units.
ところで、一般的に撮像素子においては、画素部のリセット時にランダムに発生するリセット雑音を抑制するために、フォトダイオードからの電荷転送の前後の信号の差分を検出することにより、両者に共通するリセット雑音を除去する相関二重サンプリング回路（ＣＤＳ回路）を使用しており、このＣＤＳ回路は信号線とＡＤ変換回路の間に設けられている。しかし、相関二重サンプリング回路自身の発生するリセット雑音や、信号処理回路のばらつきに起因する雑音が、依然としてＡＤ変換回路に入力される信号には含まれる。この雑音を除去する技法として、リセット直後のＣＤＳ回路の出力と、電荷転送後のＣＤＳ回路の出力をそれぞれＡＤ変換し減算することにより、さらに雑音を低減するデジタル相関二重サンプリングを実現することも可能である。 By the way, in general, in an image sensor, in order to suppress reset noise that is randomly generated at the time of resetting a pixel portion, a reset common to both is detected by detecting a difference between signals before and after charge transfer from a photodiode. A correlated double sampling circuit (CDS circuit) for removing noise is used, and this CDS circuit is provided between the signal line and the AD conversion circuit. However, reset noise generated by the correlated double sampling circuit itself and noise due to variations in the signal processing circuit are still included in the signal input to the AD conversion circuit. As a technique for removing this noise, it is possible to realize digital correlated double sampling that further reduces noise by AD-converting and subtracting the output of the CDS circuit immediately after resetting and the output of the CDS circuit after charge transfer. Is possible.
前述した特許文献１に示されるように、二次元アレイ状に配置された光電変換部のうち斜めに隣り合う２つの光電変換部の間に、当該光電変換部での光電変換によって発生した電荷を電圧に変換する１つの電圧変換部を配置して、当該１つの電圧変換部が当該２つの光電変換部を共用するように構成する撮像素子が知られている。 As shown in Patent Document 1 described above, electric charges generated by photoelectric conversion in the photoelectric conversion unit between the two photoelectric conversion units obliquely adjacent to each other among the photoelectric conversion units arranged in a two-dimensional array. There is known an imaging device in which one voltage conversion unit that converts voltage is arranged so that the one voltage conversion unit shares the two photoelectric conversion units.
しかしながら、特許文献１の技法に基づく撮像素子では、１つの電圧変換部によって共用されるＧ色画素ペア（Ｇ１，Ｇ２色画素）は常に同一方向である。このため、特許文献１の技法に基づく撮像素子を用いて、高フレームレート化させない通常駆動と、Ｇ色画素ペア（Ｇ１，Ｇ２色画素）の信号を足し合わせて読み出す高フレームレート駆動とを両立させるよう構成すると、通常駆動時に比して、高フレームレート駆動時では、Ｇ１，Ｇ２色画素と、Ｒ，Ｂ色画素の読み出し速度の差から発生する列毎の走査速度の差が生じる。このため、特許文献１の技法に基づく撮像素子では、何ら考慮しないと、そのＡＤ変換回路や撮像素子を駆動制御するための駆動制御回路における駆動速度について、通常駆動と比して高フレームレート駆動時には高速化する必要性が生じ、これら各駆動時での切り替え動作を可能とする際の撮像装置の構成が複雑化する。 However, in the imaging device based on the technique of Patent Document 1, the G color pixel pair (G 1 , G 2 color pixel) shared by one voltage conversion unit is always in the same direction. For this reason, using the image sensor based on the technique of Patent Document 1, normal driving that does not increase the frame rate, and high frame rate driving that reads the signals of the G color pixel pair (G 1 and G 2 color pixels) together, When the high frame rate drive is used, the difference between the scanning speeds for each column generated from the difference between the reading speeds of the G 1 and G 2 color pixels and the R and B color pixels is compared with the normal driving. Occurs. For this reason, in the image pickup device based on the technique of Patent Document 1, if no consideration is given, the drive speed in the drive control circuit for driving and controlling the AD conversion circuit and the image pickup device is higher than that in the normal drive. In some cases, it is necessary to increase the speed, and the configuration of the image pickup apparatus for enabling the switching operation at each driving time becomes complicated.
また、特許文献１の技法に基づく撮像素子では、１つの電圧変換部によって共用されるＧ色画素ペア（Ｇ１，Ｇ２色画素）は常に同一方向であることに起因して、高フレームレート駆動時に、Ｇ色画素ペア（Ｇ１，Ｇ２色画素）における列方向の解像度が劣化する。 Further, in the imaging device based on the technique of Patent Document 1, the G color pixel pair (G 1 , G 2 color pixel) shared by one voltage conversion unit is always in the same direction, so that a high frame rate is obtained. At the time of driving, the resolution in the column direction of the G color pixel pair (G 1 , G 2 color pixel) deteriorates.
従って、撮像素子を駆動制御するための駆動制御回路の構成として、通常駆動時と高フレームレート駆動時とでＡＤ変換回路におけるサンプリングレートについて駆動速度を変更することなく両立を容易とし、且つ高フレームレート駆動時に、Ｇ色画素ペア（Ｇ１，Ｇ２色画素）における列方向の解像度を向上させる技法が望まれる。 Therefore, the configuration of the drive control circuit for controlling the drive of the image sensor makes it easy to achieve both the normal driving and the high frame rate driving without changing the driving speed for the sampling rate in the AD conversion circuit, and the high frame rate. A technique for improving the resolution in the column direction of the G color pixel pair (G 1 , G 2 color pixel) at the time of rate driving is desired.
また、より好適には、デジタル相関二重サンプリングを実現する低雑音駆動時の際にも、撮像素子を駆動制御するための駆動制御回路の構成として、通常駆動時と低雑音駆動時とでＡＤ変換回路におけるサンプリングレートについて駆動速度を変更することなく両立を容易とする技法が望まれる。 More preferably, as a configuration of a drive control circuit for driving and controlling the image sensor even during low-noise driving that realizes digital correlated double sampling, AD is used for normal driving and low-noise driving. A technique that facilitates compatibility without changing the driving speed for the sampling rate in the conversion circuit is desired.
本発明の目的は、上述の問題に鑑みて、高解像度、且つ高フレームレートの映像を撮像可能とする撮像素子及びその駆動制御回路を提供することにある。 In view of the above problems, an object of the present invention is to provide an image pickup device capable of picking up an image with a high resolution and a high frame rate, and a drive control circuit thereof.
本発明の撮像素子は、行及び列の二次元アレイ状に配置された光電変換部のうち斜めに隣り合う２つの光電変換部の間に、当該光電変換部での光電変換によって発生した電荷を電圧に変換する１つの電圧変換部を配置して、当該１つの電圧変換部が当該２つの光電変換部を共用するとともに、同一の信号読み出し線に接続される画素ペアの共有の斜め方向が、隣接する行方向の画素ペア間で互い違いとなる構造を有することを特徴とする。 The image pickup device of the present invention has a charge generated by photoelectric conversion in the photoelectric conversion unit between two photoelectric conversion units obliquely adjacent among the photoelectric conversion units arranged in a two-dimensional array of rows and columns. One voltage conversion unit that converts to voltage is arranged, the one voltage conversion unit shares the two photoelectric conversion units, and the sharing diagonal direction of the pixel pair connected to the same signal readout line is It has a structure in which pixel pairs in adjacent row directions are staggered.
また、本発明の撮像素子において、前記二次元アレイ状に配置された光電変換部は、ベイヤー配列のカラーフィルタを配置して画素アレイを形成するよう構成されていることを特徴とする。 In the image pickup device of the present invention, the photoelectric conversion units arranged in the two-dimensional array are configured to form a pixel array by arranging color filters in a Bayer array.
また、本発明の撮像素子において、通常駆動時よりも高いフレーム周波数となる所定の高フレームレート駆動時に、当該画素ペアのうち緑色画素ペアの画素信号を加算して同時読み出し可能となるよう、読み出し信号線が配置されていることを特徴とする。 In the image pickup device of the present invention, when driving at a predetermined high frame rate, which is a higher frame frequency than during normal driving, reading is performed so that the pixel signals of the green pixel pair among the pixel pairs can be added and read simultaneously. A signal line is arranged.
また、本発明の撮像素子において、通常駆動時よりも低い雑音レベルとなる所定の低雑音駆動時に、当該画素ペアのうち緑色画素ペアの画素信号を加算して同時読み出し可能となるよう、読み出し信号線が配置され、且つ該読み出し信号線が当該１つの電圧変換部におけるリセットレベルの信号を読み出しデジタル相関二重サンプリングを利用可能に構成されていることを特徴とする。 Further, in the image sensor of the present invention, a readout signal is added so that the pixel signals of the green pixel pair among the pixel pairs can be added and simultaneously read out at the time of a predetermined low noise driving at a noise level lower than that in the normal driving. A line is arranged, and the readout signal line is configured to read out a signal at a reset level in the one voltage conversion unit so that digital correlated double sampling can be used.
また、本発明の撮像素子において、４画素１組の繰り返し周期を持つ当該画素アレイに対し、前記４画素１組単位で、画素選択するための駆動信号線が３本１組で配設されていることを特徴とする。 Further, in the image pickup device of the present invention, three drive signal lines for selecting pixels are arranged in one set for each set of four pixels for the pixel array having a repetition cycle of one set of four pixels. It is characterized by being.
更に、本発明の駆動制御回路は、本発明の撮像素子に対し、前記通常駆動時と前記所定の高フレームレート駆動時とでアナログ・デジタル変換周期を共通にして駆動制御することを特徴とする。 Furthermore, the drive control circuit according to the present invention is characterized in that the image pickup device according to the present invention performs drive control with a common analog / digital conversion period for the normal drive and the predetermined high frame rate drive. .
また、本発明の駆動制御回路は、本発明の撮像素子に対し、前記通常駆動時と前記所定の低雑音駆動時とでアナログ・デジタル変換周期を共通にして駆動制御することを特徴とする。 The drive control circuit according to the present invention is characterized in that the image pickup device according to the present invention performs drive control with a common analog / digital conversion period between the normal drive and the predetermined low noise drive.
本発明によれば、高解像度、且つ高フレームレートの映像が撮像可能となる。より好適には、デジタル相関二重サンプリングを実現する低雑音駆動も容易に適用可能な構成とし、低雑音の映像を撮像できるようになる。 According to the present invention, it is possible to capture an image with a high resolution and a high frame rate. More preferably, a low-noise drive that realizes digital correlated double sampling can be easily applied, and a low-noise image can be captured.
まず、図１を参照して、本発明に係る一実施形態の撮像装置１０について説明する。撮像装置１０は、映像制作用のカメラや民生用途のカメラとして利用可能に構成され、本発明による各実施例の撮像素子１と、撮像素子１の駆動を制御するための駆動制御回路３２とを備えるよう構成される。図１は、本発明による各実施例の撮像素子１及び駆動制御回路３２を備える一実施形態の撮像装置１０の概略構成を示すブロック図である。 First, an imaging apparatus 10 according to an embodiment of the present invention will be described with reference to FIG. The imaging device 10 is configured to be usable as a video production camera or a consumer camera, and includes the imaging device 1 of each embodiment according to the present invention and a drive control circuit 32 for controlling the driving of the imaging device 1. Configured to provide. FIG. 1 is a block diagram illustrating a schematic configuration of an imaging apparatus 10 according to an embodiment including the imaging device 1 and the drive control circuit 32 according to each embodiment of the present invention.
〔撮像装置〕
撮像素子１は、その実施例について詳細に後述するが、行及び列の二次元アレイ状に配置された光電変換部のうち斜めに隣り合う２つの光電変換部の間に、当該光電変換部での光電変換によって発生した電荷を電圧に変換する１つの電圧変換部を配置して、当該１つの電圧変換部が当該２つの光電変換部を共用するとともに、同一の信号読み出し線に接続される画素ペアの共有の斜め方向が、隣接する行方向の画素ペア間で互い違いとなる構造を有する。このような撮像素子１は、ＣＭＯＳイメージセンサとして実現される。ここで、電圧変換部は一般に、フローティングディフュージョンアンプ（ＦＤＡ）により構成され、画素を構成するフォトダイオードからの電荷は転送ゲートＴＧを経てＦＤＡに転送される。
[Imaging device]
The imaging device 1 will be described later in detail with respect to an embodiment thereof. Among the photoelectric conversion units arranged in a two-dimensional array of rows and columns, the photoelectric conversion unit is arranged between two photoelectric conversion units that are obliquely adjacent to each other. Pixels connected to the same signal readout line while arranging one voltage conversion unit for converting the charge generated by photoelectric conversion into a voltage, the one voltage conversion unit sharing the two photoelectric conversion units The diagonal direction of sharing of pairs has a structure in which pixel pairs in adjacent row directions are staggered. Such an image sensor 1 is realized as a CMOS image sensor. Here, the voltage conversion unit is generally constituted by a floating diffusion amplifier (FDA), and the charge from the photodiode constituting the pixel is transferred to the FDA via the transfer gate TG.
撮像レンズ２は、被写体を撮像素子１に結像させ、撮像素子１はデジタル量の画素信号をデジタル信号処理制御部３内のデジタル信号処理回路３１に出力する。 The imaging lens 2 forms an image of a subject on the imaging device 1, and the imaging device 1 outputs a digital pixel signal to the digital signal processing circuit 31 in the digital signal processing control unit 3.
デジタル信号処理回路３１は、撮像素子１から得られるＲＧＢ各色の撮像画素の画素信号についてメモリ４に記憶し、更にはメモリ４から画素信号を読み出して所定の画像処理を施し、表示出力画素信号（例えば、テレビジョンカメラの映像フォーマットに準じた表示出力画素の信号）を構成して出力部５へ出力する機能部である。 The digital signal processing circuit 31 stores in the memory 4 the pixel signals of the RGB image pickup pixels obtained from the image sensor 1, further reads out the pixel signals from the memory 4, performs predetermined image processing, and displays the display output pixel signal ( For example, it is a functional unit that configures and outputs to the output unit 5 a display output pixel signal that conforms to the video format of the television camera.
出力部５は、当該表示出力画素信号を映像として表示又は記録させるために後段処理部（図示せず）へと出力する。 The output unit 5 outputs the display output pixel signal to a subsequent processing unit (not shown) in order to display or record the image as a video.
デジタル信号処理制御部３内には、撮像素子１の駆動を制御するための駆動制御回路３２が設けられ、駆動制御回路３２は、撮像素子１の撮像動作を制御するための撮像素子駆動信号（後述する転送ゲート駆動信号線、読み出し信号線、リセット信号線、ＣＤＳ回路、及びＡＤ変換回路等を制御するための信号）を撮像素子１に供給する機能部である。尚、駆動制御回路３２に係る撮像素子１に対するタイミングチャートについては、各実施例の撮像素子１についてそれぞれ後述する。 A drive control circuit 32 for controlling the drive of the image sensor 1 is provided in the digital signal processing control unit 3, and the drive control circuit 32 controls an image sensor drive signal (for controlling the image capturing operation of the image sensor 1). This is a functional unit that supplies a signal for controlling a transfer gate drive signal line, a readout signal line, a reset signal line, a CDS circuit, an AD conversion circuit, and the like, which will be described later, to the image sensor 1. Note that the timing chart for the image sensor 1 according to the drive control circuit 32 will be described later for the image sensor 1 of each embodiment.
次に、本発明による各実施例の撮像素子１、及びその撮像素子１を駆動する駆動制御回路３２によるタイミングチャートについて、各実施例の順に説明する。 Next, a timing chart by the image pickup device 1 of each embodiment according to the present invention and a drive control circuit 32 that drives the image pickup device 1 will be described in the order of each embodiment.
〔実施例１の撮像素子の構成〕
図２は、本発明による実施例１の撮像素子１の概略構成を示す図である。本実施例の撮像素子１は、画素アレイ１１と、列方向に配設されるＣＤＳ回路１２（特に、列毎の読み出し信号線Ｌａ，Ｌｂ用にそれぞれ配設されるＣＤＳ回路に対し１２ａ，１２ｂと表記）と、当該ＣＤＳ回路１２の出力に対しアナログ・デジタル変換処理を行うＡＤ変換回路１３（特に、ＣＤＳ回路１２ａ，１２ｂ用にそれぞれ配設されるＡＤ変換回路に対し１３ａ，１３ｂと表記）と、を備える。ＡＤ変換回路１３は、図示するように列毎に読み出し信号線とＡＤ変換回路を一列に配置する列並列構造とする以外にも、上下交互に物理的に配設した列並列構造でもよい。
[Configuration of Image Sensor of Example 1]
FIG. 2 is a diagram illustrating a schematic configuration of the image sensor 1 according to the first embodiment of the present invention. The image pickup device 1 according to the present embodiment includes a pixel array 11 and a CDS circuit 12 arranged in the column direction (particularly, 12a and 12b with respect to the CDS circuits arranged for the read signal lines La and Lb for each column, respectively. And an AD conversion circuit 13 that performs analog / digital conversion processing on the output of the CDS circuit 12 (in particular, 13a and 13b for the AD conversion circuits provided for the CDS circuits 12a and 12b, respectively). And comprising. As shown in the figure, the AD conversion circuit 13 may have a column parallel structure in which the readout signal lines and the AD conversion circuit are arranged in a row for each column, or may be physically arranged alternately in the vertical direction.
図２では、本発明に係る画素アレイ１１の構造について、その説明のために簡略化して図示している。画素アレイ１１の画素配列構造は、行及び列の二次元アレイ状に配置された光電変換部（ベイヤー配列のカラーフィルタＲ，Ｇ１，Ｇ２，Ｂが二次元アレイ状に配置された画素構造で構成されるフォトダイオード）のうち斜めに隣り合う２つの光電変換部の間に、当該光電変換部での光電変換によって発生した電荷を電圧に変換する１つの電圧変換部（本例では、ＦＤＡ）を配置して、当該１つのＦＤＡが当該２つの光電変換部を共用するとともに、同一の信号読み出し線（例えば、Ｌａ又はＬｂ）に接続される画素ペアの共有の斜め方向が、上下の画素ペア間（隣接する行方向の画素ペア間）で互い違いとなる構造となっている。 In FIG. 2, the structure of the pixel array 11 according to the present invention is illustrated in a simplified manner for the purpose of explanation. The pixel array structure of the pixel array 11 is a photoelectric conversion unit arranged in a two-dimensional array of rows and columns (a pixel structure in which color filters R, G 1 , G 2 , B of a Bayer array are arranged in a two-dimensional array. One voltage conversion unit (in this example, FDA) that converts a charge generated by photoelectric conversion in the photoelectric conversion unit into a voltage between two photoelectric conversion units that are diagonally adjacent to each other. ), The one FDA shares the two photoelectric conversion units, and the shared diagonal direction of the pixel pair connected to the same signal readout line (for example, La or Lb) indicates the upper and lower pixels. The structure is alternate between pairs (between adjacent pixel pairs in the row direction).
即ち、画素アレイ１１の画素配列構造は、その画素信号の出力に関して斜め方向に２画素共有構造となっており、画素アレイ上で斜めに配置する２個のフォトダイオードが、転送ゲートＴＧを介して、フローティングディフュージョンアンプ（ＦＤＡ）を共有している（図示される破線枠内を参照）。より具体的には、画素アレイ１１は、カラーフィルタＲ，Ｇ１，Ｇ２，Ｂが当該図示する破線枠の繰り返し周期を有し、且つ同一の信号読み出し線（例えば、Ｌａ又はＬｂ）に接続される画素ペアの共有の斜め方向が上下の画素ペア間（隣接する行方向の画素ペア間）で互い違いとなる画素構造の繰り返し周期を有することで、二次元アレイ状に配列されている。 That is, the pixel array structure of the pixel array 11 is a two-pixel sharing structure in an oblique direction with respect to the output of the pixel signal, and two photodiodes arranged obliquely on the pixel array are connected via the transfer gate TG. The floating diffusion amplifier (FDA) is shared (see the inside of the broken line frame shown in the figure). More specifically, in the pixel array 11, the color filters R, G 1 , G 2 , and B have a repetition period of the broken line frame shown in the figure, and are connected to the same signal readout line (for example, La or Lb). The pixel structure is arranged in a two-dimensional array by having a pixel structure repetition period in which the diagonal direction of sharing the pixel pairs is alternate between the upper and lower pixel pairs (between adjacent pixel pairs in the row direction).
撮像素子１の信号読み出し動作は、次のとおりである。最初にＦＤＡがリセット信号により定電圧にリセットされる。ただし、図２において、簡略化のためにリセット駆動を行うリセット信号線の図示は省略している。その後、転送ゲート駆動信号線の駆動信号（行選択信号）により転送ゲートＴＧをオンの状態にすることにより、その転送ゲートＴＧによって接続されたフォトダイオードから、光により誘起された電荷がＦＤＡに転送される。転送される電荷量に従いＦＤＡの電位が変化する。その電位の変化は読み出し信号線によって読み出され、読み出し信号線に接続されるＣＤＳ回路１２を経てＡＤ変換回路１３により、ＡＤ変換されてデジタルデータが出力される。尚、ＣＤＳ回路１２は、固定又は可変のアナログゲイン機能を備える構成とすることが可能である。 The signal reading operation of the image sensor 1 is as follows. First, the FDA is reset to a constant voltage by a reset signal. However, in FIG. 2, a reset signal line for performing reset driving is not shown for simplification. Thereafter, the transfer gate TG is turned on by the drive signal (row selection signal) of the transfer gate drive signal line, whereby the light-induced charge is transferred to the FDA from the photodiode connected by the transfer gate TG. Is done. The potential of the FDA changes according to the amount of charge transferred. The change in the potential is read by the read signal line, and is AD converted by the AD conversion circuit 13 through the CDS circuit 12 connected to the read signal line, and digital data is output. The CDS circuit 12 can be configured to have a fixed or variable analog gain function.
図２に示すベイヤー配列の並びは、カラーフィルタＲ，Ｇ１，Ｇ２，Ｂがそれぞれ赤、緑及び青の光を透過し、画素信号を形成可能とする画素として表記している。Ｇ色画素は、２×２画素の繰り返し単位（図示される破線枠内を参照）中に２個存在するため、Ｇ１，Ｇ２と区別している。転送ゲート駆動信号線はそれぞれ、同名の画素からの電荷を転送する転送ゲートに接続されている。また、転送ゲート駆動信号線の表記には、Ｇ，Ｂ，Ｒの前についている数字は、行方向（行及び列の二次元アレイ状に配置される縦方向）の読み出しの順番を示しており、例えばＮ（Ｎは１以上の整数）番目の行方向読み出し列のＲ色画素は、ＮＲと表記している。ＦＤＡからの信号は、読み出し信号線により読み出されてＣＤＳ回路１２を経てＡＤ変換回路１３に伝送される。図上で縦方向に並ぶＦＤＡは、読み出し信号線を共有しているが、行選択信号により同時に読み出し可能とする読み出し信号線に接続されるＦＤＡは１つのみである。 In the array of the Bayer array shown in FIG. 2, the color filters R, G 1 , G 2 , and B transmit red, green, and blue light, respectively, and are described as pixels that can form pixel signals. Two G color pixels are distinguished from G 1 and G 2 because there are two G × 2 pixels in a repeating unit of 2 × 2 pixels (see the inside of the broken line frame shown in the figure). Each of the transfer gate drive signal lines is connected to a transfer gate that transfers charges from a pixel having the same name. In the notation of the transfer gate drive signal line, the numbers preceding G, B, and R indicate the reading order in the row direction (vertical direction arranged in a two-dimensional array of rows and columns). For example, the R color pixel of the Nth (N is an integer equal to or greater than 1) th row-direction readout column is denoted as NR. A signal from the FDA is read out by a read signal line and transmitted to the AD conversion circuit 13 through the CDS circuit 12. The FDAs arranged in the vertical direction in the figure share a read signal line, but only one FDA is connected to the read signal line that can be read simultaneously by a row selection signal.
〔実施例１の撮像素子における高フレームレート駆動〕
図３（ａ）,（ｂ）に、それぞれ実施例１の撮像素子１に対する通常駆動時、及び高フレームレート駆動時における撮像素子駆動信号のタイミングチャートを示している。特に、図３では、図２に示す実施例１の撮像素子１に入力される転送ゲート駆動線の信号、及び、読み出し信号線から出力される画素信号について、通常駆動時と高フレームレート駆動時の２種類に対して、それぞれ横軸を時間方向として表記している。各信号線について、信号はハイとローの２値を取るが、ハイの状態（即ち、オンの状態）になった時にフォトダイオードからＦＤＡに電荷が転送されるものとする。また、ＡＤ変換周期は、図３に示すように、ＡＤ変換回路１３により通常駆動時と高フレームレート駆動時とで同じタイミングとなるよう定められている。
[High Frame Rate Drive in Image Sensor of Example 1]
FIGS. 3A and 3B show timing charts of the image sensor driving signal at the time of normal driving and high frame rate driving for the image sensor 1 of the first embodiment, respectively. In particular, in FIG. 3, the signal of the transfer gate drive line input to the image sensor 1 of the first embodiment shown in FIG. 2 and the pixel signal output from the readout signal line are in normal driving and high frame rate driving. For these two types, the horizontal axis is shown as the time direction. For each signal line, the signal takes a binary value of high and low, and it is assumed that charges are transferred from the photodiode to the FDA when the signal line is in a high state (that is, an on state). Also, as shown in FIG. 3, the AD conversion cycle is determined by the AD conversion circuit 13 so that the same timing is obtained during normal driving and during high frame rate driving.
（通常駆動）
図３（ａ）を参照して、図２に示す実施例１の撮像素子１に対する通常駆動時のタイミングチャートを説明する。読み出し信号線Ｌａに接続されるＦＤＡの出力は、１Ｇ１，１Ｇ２，２Ｂ，２Ｒ，３Ｇ１，３Ｇ２，…の順番に、読み出し信号線Ｌｂに接続されるＦＤＡの出力は、１Ｂ，１Ｒ，２Ｇ１，２Ｇ２，３Ｂ，３Ｒ，…の順番に、それぞれ光電変換部に蓄積された電荷が、転送ゲート駆動信号線の駆動信号によりＦＤＡに転送されて読み出される。行方向に４画素である画素構造の周期の読み出しに要する時間は、読み出し信号線Ｌａ，Ｌｂのいずれにおいても、ＡＤ変換周期の４倍となっている。
(Normal drive)
With reference to Fig.3 (a), the timing chart at the time of the normal drive with respect to the image pick-up element 1 of Example 1 shown in FIG. 2 is demonstrated. The output of the FDA connected to the read signal line La is 1G 1 , 1G 2 , 2B, 2R, 3G 1 , 3G 2 ,..., And the output of the FDA connected to the read signal line Lb is 1B, 1R. , 2G 1 , 2G 2 , 3B, 3R,..., The charges accumulated in the photoelectric conversion units are transferred to the FDA and read by the drive signal of the transfer gate drive signal line. The time required for reading the period of the pixel structure having four pixels in the row direction is four times the AD conversion period in both of the read signal lines La and Lb.
（高フレームレート駆動）
続いて、図３（ｂ）を参照して、図２に示す実施例１の撮像素子１に対する高フレームレート駆動時のタイミングチャートを説明する。高フレームレート駆動時では、それぞれのＦＤＡに接続される画素のうち、Ｇ１とＧ２は同じ色情報を取得するため、同時に読み出すことが可能となる。同じＦＤＡに接続されるＧ１とＧ２を同時に読み出すことにより、読み出し信号線Ｌａに接続されるＦＤＡの出力は、１Ｇ１と１Ｇ２の加算，２Ｂ，２Ｒ，３Ｇ１と３Ｇ２の加算，…の順番に、読み出し信号線Ｌｂに接続されるＦＤＡの出力は、１Ｂ，１Ｒ，２Ｇ１と２Ｇ２の加算，３Ｂ，３Ｒ，…の順番に、それぞれ光電変換部に蓄積された電荷が、転送ゲート駆動信号線の駆動信号によりＦＤＡに転送されて読み出される。行方向に４画素である周期構造の読み出しに要する時間は、読み出し信号線Ｌａ，Ｌｂのいずれにおいても、ＡＤ変換周期の３倍で一致するために、撮像素子１は全ての列で同時に走査を終えることができる。また、１周期構造の読み出しに要する時間は、通常駆動時の４分の３倍であるため、高フレームレート駆動時においては、通常駆動の４／３倍のフレーム周波数での信号読み出しが可能となる。
(High frame rate drive)
Next, with reference to FIG. 3B, a timing chart at the time of high frame rate driving for the image sensor 1 of the first embodiment shown in FIG. 2 will be described. At the time of high frame rate driving, among the pixels connected to each FDA, G 1 and G 2 acquire the same color information, and therefore can be read out simultaneously. By simultaneously reading G 1 and G 2 connected to the same FDA, the output of the FDA connected to the read signal line La is the addition of 1G 1 and 1G 2 , the addition of 2B, 2R, 3G 1 and 3G 2 , ... turn, the output of the FDA that is connected to the read signal line Lb is, 1B, 1R, addition of 2G 1 and 2G 2, 3B, 3R, the ... order, charges accumulated in the photoelectric conversion unit, respectively, It is transferred to the FDA and read by the drive signal of the transfer gate drive signal line. Since the time required for reading out the periodic structure of 4 pixels in the row direction coincides with 3 times the AD conversion period in both of the readout signal lines La and Lb, the image sensor 1 scans all the columns simultaneously. Can finish. In addition, since the time required for reading the one-cycle structure is three-quarters that of normal driving, it is possible to read signals at a frame frequency 4/3 times that of normal driving when driving at a high frame rate. Become.
従って、撮像素子１及びその駆動制御回路３２は、通常駆動時と高フレームレート駆動時とでＡＤ変換周期を共通にして駆動制御するよう構成されるため、通常駆動時と高フレームレート駆動時とでＡＤ変換回路におけるサンプリングレートについて駆動速度を変更することなく両立が容易となる。 Therefore, the imaging device 1 and its drive control circuit 32 are configured to perform drive control with a common AD conversion cycle during normal driving and during high frame rate driving, and therefore during normal driving and during high frame rate driving. Thus, the sampling rate in the AD conversion circuit can be easily achieved without changing the driving speed.
〔実施例１の撮像素子における低雑音駆動〕
図４（ａ）,（ｂ）に、それぞれ実施例１の撮像素子１に対する通常駆動時、及び低雑音駆動における撮像素子駆動信号のタイミングチャートを示している。特に、図４では、図２に示す実施例１の撮像素子１に入力される転送ゲート駆動線の信号、及び、読み出し信号線から出力される画素信号について、通常駆動時と低雑音駆動の２種類に対して、それぞれ横軸を時間方向として表記している。各信号線について、信号はハイとローの２値を取るが、ハイの状態（即ち、オンの状態）になった時にフォトダイオードからＦＤＡに電荷が転送されるものとする。また、ＡＤ変換周期は、図４に示すように、ＡＤ変換回路１３により通常駆動時と高フレームレート駆動時とで同じタイミングとなるよう定められている。
[Low Noise Driving in Image Sensor of Example 1]
FIGS. 4A and 4B are timing charts of the image sensor drive signals during normal driving and low noise driving for the image sensor 1 of the first embodiment, respectively. In particular, in FIG. 4, the signal of the transfer gate drive line input to the image sensor 1 of the first embodiment shown in FIG. 2 and the pixel signal output from the readout signal line are 2 for normal drive and low noise drive. For each type, the horizontal axis is shown as the time direction. For each signal line, the signal takes a binary value of high and low, and it is assumed that charges are transferred from the photodiode to the FDA when the signal line is in a high state (that is, an on state). Also, as shown in FIG. 4, the AD conversion cycle is determined by the AD conversion circuit 13 so that the same timing is obtained during normal driving and during high frame rate driving.
（通常駆動）
図４（ａ）に示す通常駆動時のタイミングチャートは、図３（ａ）と同様である。即ち、読み出し信号線Ｌａに接続されるＦＤＡの出力は、１Ｇ１，１Ｇ２，２Ｂ，２Ｒ，３Ｇ１，３Ｇ２，…の順番に、読み出し信号線Ｌｂに接続されるＦＤＡの出力は、１Ｂ，１Ｒ，２Ｇ１，２Ｇ２，３Ｂ，３Ｒ，…の順番に、それぞれ光電変換部に蓄積された電荷が、転送ゲート駆動信号線の駆動信号によりＦＤＡに転送されて読み出される。そして、行方向に４画素である画素構造の周期の読み出しに要する時間は、読み出し信号線Ｌａ，Ｌｂのいずれにおいても、ＡＤ変換周期の４倍となっている。
(Normal drive)
The timing chart during normal driving shown in FIG. 4A is the same as that shown in FIG. That is, the output of the FDA connected to the read signal line La is 1G 1 , 1G 2 , 2B, 2R, 3G 1 , 3G 2 ,. , 1R, 2G 1 , 2G 2 , 3B, 3R,..., The charges accumulated in the photoelectric conversion unit are transferred to the FDA and read by the drive signal of the transfer gate drive signal line. The time required for reading the period of the pixel structure having four pixels in the row direction is four times the AD conversion period in both of the read signal lines La and Lb.
（低雑音駆動）
続いて、図４（ｂ）を参照して、図２に示す実施例１の撮像素子１に対する低雑音駆動時のタイミングチャートを説明する。低雑音時では、それぞれのＦＤＡに接続される画素のうち、Ｇ１とＧ２は同じ色情報を取得するため、同時に読み出すことが可能となる。デジタル相関二重サンプリングを行うためには、リセット直後の信号及びフォトダイオードからの電荷転送後の信号をそれぞれＡＤ変換する必要があるため、ＡＤ変換周期の２倍の時間が１回の読み出しに必要である。そこで、本低雑音駆動においては、Ｇ１色画素及びＧ２色画素の電荷を同時にＦＤＡに転送して読み出すように制御される。そして、Ｇ１色画素とＧ２色画素の読み出しを行う前に行われるリセット直後の信号を、リセットレベルとして読み出してＣＤＳ回路１２経由でＡＤ変換回路１３によりＡＤ変換を行う。
(Low noise drive)
Next, with reference to FIG. 4B, a timing chart at the time of low noise driving for the image sensor 1 of the first embodiment shown in FIG. 2 will be described. When the noise is low, among the pixels connected to each FDA, G 1 and G 2 acquire the same color information, and therefore can be read out simultaneously. In order to perform digital correlation double sampling, it is necessary to perform AD conversion on the signal immediately after reset and the signal after charge transfer from the photodiode, respectively, so twice the time of AD conversion cycle is required for one reading. It is. The present in a low noise driving is controlled to read out and transfer simultaneously FDA charge in G 1 color pixel and G 2-color pixels. Then, the signal immediately after a reset to be performed before reading out in G 1 color pixels and G 2-color pixels, performs AD conversion by the AD conversion circuit 13 via the CDS circuit 12 is read as a reset level.
即ち、読み出し信号線Ｌａに接続されるＦＤＡの出力は、リセットレベル，１Ｇ１と１Ｇ２の加算，２Ｂ，２Ｒ，リセットレベル，３Ｇ１と３Ｇ２，…の加算の順番に、読み出し信号線Ｌｂに接続されるＦＤＡの出力は、１Ｂ，１Ｒ，リセット、２Ｇ１と２Ｇ２の加算，３Ｂ，３Ｒ，…の順番に、それぞれ光電変換部に蓄積された電荷が、転送ゲート駆動信号線の駆動信号によりＦＤＡに転送されて読み出され、ＣＤＳ回路１２経由でＡＤ変換回路１３によりＡＤ変換が行われる。行方向に４画素である周期構造の読み出しに要する時間は、読み出し信号線Ｌａ，Ｌｂのいずれにおいても、ＡＤ変換周期の４倍で一致するために（通常駆動時とも同じ）、撮像素子１は全ての列で同時に走査を終えることができる。また、Ｇ色の信号は、輝度信号に占める割合が大きく、その低ノイズ化は、視覚上の低ノイズ化への寄与が大きい。このようにして、フレーム周波数を通常駆動と同じに保ったまま、低雑音の信号を得ることが可能となる。尚、本例において、ＣＤＳ回路１２を設けなくともデジタル相関二重サンプリングの効果が得られることから、低ノイズ化へ寄与する。 That is, the output of the FDA connected to the read signal line La is in the order of reset level, addition of 1G 1 and 1G 2 , 2B, 2R, reset level, addition of 3G 1 and 3G 2 ,. The output of the FDA connected to 1 is 1B, 1R, reset, 2G 1 and 2G 2 addition, 3B, 3R,... A signal is transferred to the FDA and read out, and AD conversion is performed by the AD conversion circuit 13 via the CDS circuit 12. Since the time required for reading out the periodic structure of 4 pixels in the row direction is equal to 4 times the AD conversion period in both of the readout signal lines La and Lb (the same as in normal driving), the image sensor 1 Scanning can be completed for all rows simultaneously. Further, the G signal has a large proportion of the luminance signal, and the reduction in noise greatly contributes to the reduction in visual noise. In this way, it is possible to obtain a low noise signal while keeping the frame frequency the same as in normal driving. In this example, the effect of digital correlated double sampling can be obtained without providing the CDS circuit 12, which contributes to a reduction in noise.
従って、撮像素子１及び駆動制御回路３２は、デジタル相関二重サンプリングを実現する低雑音駆動時の際にも、通常駆動時と低雑音駆動時とでＡＤ変換周期を共通にして駆動制御するよう構成されるため、通常駆動時と低雑音駆動時とでＡＤ変換回路１３におけるサンプリングレートについて駆動速度を変更することなく両立が容易となる。 Therefore, the image pickup device 1 and the drive control circuit 32 perform drive control with a common AD conversion cycle for normal driving and low noise driving even during low noise driving for realizing digital correlated double sampling. Therefore, it is easy to achieve both the normal driving and the low noise driving without changing the driving speed for the sampling rate in the AD conversion circuit 13.
また、図５（ａ）に、特許文献１などの従来技法に基づく撮像素子のＧ色画素ペア（Ｇ１，Ｇ２色画素）における列方向の感度分布（解像度）を示しており、図５（ｂ）に、本発明による実施例１の撮像素子１のＧ色画素ペア（Ｇ１，Ｇ２色画素）における列方向の感度分布（解像度）を示している。 FIG. 5A shows the sensitivity distribution (resolution) in the column direction in the G color pixel pair (G 1 , G 2 color pixel) of the image sensor based on the conventional technique such as Patent Document 1. FIG. (B) shows the sensitivity distribution (resolution) in the column direction in the G color pixel pair (G 1 , G 2 color pixel) of the image sensor 1 according to the first embodiment of the present invention.
図５（ａ）に示すように、特許文献１などの従来技法に基づく撮像素子では、ＦＤＡを共有するＧ色画素ペアの方向が常に同一となる格子状配置であることから、Ｇ色画素ペア（Ｇ１，Ｇ２色画素）における列方向の感度分布（解像度）として、その解像度が劣化することになる。 As shown in FIG. 5 (a), an image pickup device based on a conventional technique such as Patent Document 1 has a grid-like arrangement in which the directions of the G color pixel pairs sharing the FDA are always the same. As the sensitivity distribution (resolution) in the column direction in (G 1 , G 2 color pixels), the resolution deteriorates.
一方、図５（ｂ）に示すように、本発明による実施例１の撮像素子１では、ＦＤＡを共有するＧ色画素ペアの方向が隣接間で互い違いとなる構造であることから、Ｇ色画素ペア（Ｇ１，Ｇ２色画素）における列方向（行及び列の二次元アレイ状に配置される横方向）の感度分布（解像度）として、その解像度を従来技法よりも向上させることができる。 On the other hand, as shown in FIG. 5B, in the image pickup device 1 according to the first embodiment of the present invention, the G color pixel pair has a structure in which the directions of the G color pixel pairs sharing the FDA are staggered between adjacent ones. As the sensitivity distribution (resolution) in the column direction (lateral direction arranged in a two-dimensional array of rows and columns) in the pair (G 1 , G 2 color pixels), the resolution can be improved as compared with the conventional technique.
従って、撮像素子１及び駆動制御回路３２によれば、通常駆動時と高フレームレート駆動時とでＡＤ変換回路におけるサンプリングレートについて駆動速度を変更することなく両立が容易となり、且つ高フレームレート駆動時に、Ｇ色画素ペア（Ｇ１，Ｇ２色画素）における列方向の解像度を向上させることができる。 Therefore, according to the imaging device 1 and the drive control circuit 32, it is easy to achieve both the normal driving and the high frame rate driving without changing the driving speed with respect to the sampling rate in the AD conversion circuit, and at the high frame rate driving. , The resolution in the column direction of the G color pixel pair (G 1 , G 2 color pixel) can be improved.
〔実施例２の撮像素子の構成〕
図６は、本発明による実施例２の撮像素子１の概略構成を示す図である。図６に示す実施例２の撮像素子１は、図２に示す実施例１の撮像素子１と同様な構成要素には同一の参照番号を付している。
[Configuration of Image Sensor of Example 2]
FIG. 6 is a diagram showing a schematic configuration of the image sensor 1 of the second embodiment according to the present invention. In the image sensor 1 of the second embodiment illustrated in FIG. 6, the same reference numerals are given to the same components as those of the image sensor 1 of the first embodiment illustrated in FIG. 2.
実施例２の撮像素子１は、実施例１の撮像素子１と比較して、通常駆動時と高フレームレート駆動時のいずれにおいても常に同時にオンとなる組み合わせに関する転送ゲート読み出し信号線を１本にまとめて構成した点で相違しており、その他の構成要素は同様である。即ち、実施例２の撮像素子１は、４画素１組の繰り返し周期を持つ当該画素アレイ１１に対し、当該４画素１組単位で、画素選択するための駆動信号線が３本１組で配設されている。より具体的には、実施例２の撮像素子１は、前述した図３における通常駆動時と高フレームレート駆動時のいずれにおいても常に同時にオンとなる組み合わせを、１本の転送ゲート駆動線として構成される。従って、実施例２の撮像素子１では、図４に示すような低雑音駆動には対応していない。 Compared to the image sensor 1 of the first embodiment, the image sensor 1 of the second embodiment has one transfer gate read signal line for a combination that is always turned on at the same time in both normal driving and high frame rate driving. It differs in the point comprised collectively, and other components are the same. That is, in the imaging device 1 of the second embodiment, three sets of drive signal lines for selecting pixels are arranged in one set for each set of four pixels with respect to the pixel array 11 having a repetition cycle of one set of four pixels. It is installed. More specifically, the image pickup device 1 according to the second embodiment includes a combination that is always turned on at the same time in both the normal driving and the high frame rate driving in FIG. 3 as one transfer gate driving line. Is done. Therefore, the image sensor 1 of the second embodiment does not support low noise driving as shown in FIG.
実施例２の撮像素子１では、転送ゲート読み出し信号線の総本数を実施例１の撮像素子１と比較して、減少させることにより個々の配線を太くすることができ、駆動信号の波形なまりによる撮像素子１の動作速度の制約を低減させることができる。或いは、撮像表面側に配線を有する表面照射型の撮像素子１においては、その配線による光のけられを抑えることができ、感度を向上させることができる。 In the image pickup device 1 of the second embodiment, the total number of transfer gate read signal lines can be reduced by reducing the total number of transfer gate readout signal lines as compared with the image pickup device 1 of the first embodiment. The restriction on the operation speed of the image sensor 1 can be reduced. Alternatively, in the surface irradiation type imaging device 1 having the wiring on the imaging surface side, it is possible to suppress the scatter of light due to the wiring and to improve the sensitivity.
〔実施例２の撮像素子における高フレームレート駆動〕
図７（ａ）,（ｂ）に、それぞれ実施例２の撮像素子１に対する通常駆動時、及び高フレームレート駆動時における撮像素子駆動信号のタイミングチャートを示している。特に、図７では、図６に示す実施例２の撮像素子１に入力される転送ゲート駆動線の信号、及び、読み出し信号線から出力される画素信号について、通常駆動時と高フレームレート駆動時の２種類に対して、それぞれ横軸を時間方向として表記している。各信号線について、信号はハイとローの２値を取るが、ハイの状態（即ち、オンの状態）になった時にフォトダイオードからＦＤＡに電荷が転送されるものとする。また、ＡＤ変換周期は、図７に示すように、ＡＤ変換回路１３により通常駆動時と高フレームレート駆動時とで同じタイミングとなるよう定められている。
[High Frame Rate Drive in Image Sensor of Example 2]
FIGS. 7A and 7B are timing charts of image sensor driving signals at the time of normal driving and high frame rate driving, respectively, for the image sensor 1 of the second embodiment. In particular, in FIG. 7, with respect to the signal of the transfer gate drive line input to the image sensor 1 of the second embodiment shown in FIG. 6 and the pixel signal output from the read signal line, during normal drive and high frame rate drive For these two types, the horizontal axis is shown as the time direction. For each signal line, the signal takes a binary value of high and low, and it is assumed that charges are transferred from the photodiode to the FDA when the signal line is in a high state (that is, an on state). Further, as shown in FIG. 7, the AD conversion cycle is determined by the AD conversion circuit 13 so that the same timing is obtained during normal driving and during high frame rate driving.
（通常駆動）
図７（ａ）を参照するに、図６に示す実施例２の撮像素子１における１Ｇ１と１Ｂ，２Ｇ２と２Ｒ，３Ｇ１と３Ｂ，…の組み合わせを、それぞれ１本の駆動信号線により駆動しているが（それぞれ図７（ａ）にて図示する“１Ｇ１_１Ｂ”，“２Ｇ２_２Ｒ”，“３Ｇ１_３Ｂ”の転送ゲート駆動信号線）、この場合でも、図３（ａ）に示す実施例１の撮像素子１における読み出し信号線Ｌａ，Ｌｂの出力と同じとなる。このため、行方向に４画素である画素構造の周期の読み出しに要する時間は、読み出し信号線Ｌａ，Ｌｂのいずれにおいても、ＡＤ変換周期の４倍となる。
(Normal drive)
Referring to FIG. 7A, each combination of 1G 1 and 1B, 2G 2 and 2R, 3G 1 and 3B,... In the image sensor 1 of the second embodiment shown in FIG. Although they are driven (transfer gate drive signal lines of “1G 1 _ 1 B”, “2G 2 _ 2 R”, and “3G 1 _ 3 B” shown in FIG. 7A, respectively), even in this case, FIG. This is the same as the output of the readout signal lines La and Lb in the image sensor 1 of Example 1 shown in FIG. For this reason, the time required for reading the cycle of the pixel structure having four pixels in the row direction is four times the AD conversion cycle in both of the read signal lines La and Lb.
（高フレームレート駆動）
図７（ｂ）を参照するに、図６に示す実施例２の撮像素子１における１Ｇ１と１Ｂ，２Ｇ２と２Ｒ，３Ｇ１と３Ｂ，…の組み合わせを、それぞれ１本の駆動信号線により駆動しているが、この場合でも、図３（ｂ）に示す実施例１の撮像素子１における読み出し信号線Ｌａ，Ｌｂの出力と同じとなる。このため、１周期構造の読み出しに要する時間は、通常駆動時の４分の３倍であるため、高フレームレート駆動時においては、通常駆動の４／３倍のフレーム周波数での信号読み出しが可能となる。
(High frame rate drive)
Referring to FIG. 7B, the combination of 1G 1 and 1B, 2G 2 and 2R, 3G 1 and 3B,... In the image sensor 1 of the embodiment 2 shown in FIG. Even in this case, the output is the same as the output of the readout signal lines La and Lb in the image sensor 1 of the first embodiment shown in FIG. For this reason, since the time required for reading the one-cycle structure is three-quarters that of normal driving, signal reading can be performed at a frame frequency 4/3 times that of normal driving when driving at a high frame rate. It becomes.
従って、撮像素子１及び駆動制御回路３２によれば、通常駆動時と高フレームレート駆動時とでＡＤ変換回路におけるサンプリングレートについて駆動速度を変更することなく両立が容易となる。 Therefore, according to the imaging device 1 and the drive control circuit 32, it is easy to achieve both the normal rate and the high frame rate drive without changing the drive speed for the sampling rate in the AD converter circuit.
また、実施例２の撮像素子１では、図４に示すような低雑音駆動には対応していないが、図５に示す作用・効果を同様に生じさせることができる。 Further, the image pickup device 1 according to the second embodiment does not support the low noise driving as illustrated in FIG. 4, but can similarly produce the operations and effects illustrated in FIG. 5.
従って、実施例２においても、撮像素子１及び駆動制御回路３２は、高フレームレート駆動時に、Ｇ色画素ペア（Ｇ１，Ｇ２色画素）における列方向の解像度を向上させることができる。 Accordingly, also in the second embodiment, the image sensor 1 and the drive control circuit 32 can improve the resolution in the column direction in the G color pixel pair (G 1 , G 2 color pixel) at the time of high frame rate driving.
〔実施例３の撮像素子の構成〕
図８は、本発明による実施例３の撮像素子１の概略構成を示す図である。図８に示す実施例３の撮像素子１は、図２に示す実施例１の撮像素子１と同様な構成要素には同一の参照番号を付している。
[Configuration of Image Sensor of Example 3]
FIG. 8 is a diagram showing a schematic configuration of the image sensor 1 of Example 3 according to the present invention. In the image pickup device 1 of the third embodiment shown in FIG. 8, the same reference numerals are given to the same constituent elements as those of the image pickup device 1 of the first embodiment shown in FIG. 2.
実施例３の撮像素子１は、実施例１の撮像素子１と比較して、通常駆動時と低雑音駆動時のいずれにおいても常に同時にオンとなる組み合わせに関する転送ゲート読み出し信号線を１本にまとめて構成した点で相違しており、その他の構成要素は同様である。即ち、実施例３の撮像素子１は、４画素１組の繰り返し周期を持つ当該画素アレイ１１に対し、当該４画素１組単位で、画素選択するための駆動信号線が３本１組で配設されている。より具体的には、実施例３の撮像素子１は、前述した図４における通常駆動時と低雑音駆動時のいずれにおいても常に同時にオンとなる組み合わせを、１本の転送ゲート駆動線として構成される。従って、実施例３の撮像素子１では、図３に示すような高フレームレート駆動には対応していない。 Compared to the image sensor 1 of the first embodiment, the image sensor 1 of the third embodiment collects one transfer gate readout signal line for a combination that is always turned on at the same time in both normal driving and low noise driving. The other components are the same. That is, the image pickup device 1 according to the third embodiment arranges three drive signal lines for selecting one pixel for each set of four pixels with respect to the pixel array 11 having a repetition cycle of one set of four pixels. It is installed. More specifically, the image pickup device 1 according to the third embodiment is configured such that the combination that is always turned on at the same time in both the normal driving and the low noise driving in FIG. The Therefore, the imaging device 1 of the third embodiment does not support high frame rate driving as shown in FIG.
実施例３の撮像素子１では、転送ゲート読み出し信号線の総本数を実施例１の撮像素子１と比較して、減少させることにより個々の配線を太くすることができ、駆動信号の波形なまりによる撮像素子１の動作速度の制約を低減させることができる。或いは、撮像表面側に配線を有する表面照射型の撮像素子１においては、その配線による光のけられを抑えることができ、感度を向上させることができる。 In the image pickup device 1 of the third embodiment, the total number of transfer gate read signal lines can be reduced by reducing the total number of transfer gate read signal lines compared to the image pickup device 1 of the first embodiment. The restriction on the operation speed of the image sensor 1 can be reduced. Alternatively, in the surface irradiation type imaging device 1 having the wiring on the imaging surface side, it is possible to suppress the scatter of light due to the wiring and to improve the sensitivity.
〔実施例３の撮像素子における低雑音駆動〕
図９（ａ）,（ｂ）に、それぞれ実施例３の撮像素子１に対する通常駆動時、及び低雑音駆動時における撮像素子駆動信号のタイミングチャートを示している。特に、図９では、図８に示す実施例３の撮像素子１に入力される転送ゲート駆動線の信号、及び、読み出し信号線から出力される画素信号について、通常駆動時と低雑音駆動時の２種類に対して、それぞれ横軸を時間方向として表記している。各信号線について、信号はハイとローの２値を取るが、ハイの状態（即ち、オンの状態）になった時にフォトダイオードからＦＤＡに電荷が転送されるものとする。また、ＡＤ変換周期は、図９に示すように、ＡＤ変換回路１３により通常駆動時と低雑音駆動時とで同じタイミングとなるよう定められている。
[Low Noise Driving in Image Sensor of Example 3]
FIGS. 9A and 9B show timing charts of the image sensor driving signal at the time of normal driving and low noise driving for the image sensor 1 of the third embodiment, respectively. In particular, in FIG. 9, the signal of the transfer gate drive line input to the image sensor 1 of the third embodiment shown in FIG. 8 and the pixel signal output from the readout signal line are in normal driving and low noise driving. For the two types, the horizontal axis is shown as the time direction. For each signal line, the signal takes a binary value of high and low, and it is assumed that charges are transferred from the photodiode to the FDA when the signal line is in a high state (that is, an on state). Further, as shown in FIG. 9, the AD conversion cycle is determined by the AD conversion circuit 13 so that the same timing is obtained during normal driving and low noise driving.
（通常駆動）
図９（ａ）を参照するに、図８に示す実施例３の撮像素子１における１Ｇ２と１Ｒ，２Ｇ２と２Ｒ，３Ｇ２と３Ｒ，…の組み合わせを、それぞれ１本の駆動信号線により駆動しているが（それぞれ図９（ａ）にて図示する“１Ｇ１_１Ｒ”，“２Ｇ２_２Ｒ”，“３Ｇ２_３Ｒ”の転送ゲート駆動信号線）、この場合でも、図４（ａ）に示す実施例１の撮像素子１における読み出し信号線Ｌａ，Ｌｂの出力と同じとなる。このため、行方向に４画素である画素構造の周期の読み出しに要する時間は、読み出し信号線Ｌａ，Ｌｂのいずれにおいても、ＡＤ変換周期の４倍となる。
(Normal drive)
Referring to FIG. 9A, each of the combinations of 1G 2 and 1R, 2G 2 and 2R, 3G 2 and 3R,... In the image pickup device 1 of the embodiment 3 shown in FIG. Although being driven (transfer gate drive signal lines of “1G 1 _ 1 R”, “2G 2 _ 2 R”, and “3G 2 _ 3 R” respectively illustrated in FIG. 9A), even in this case, FIG. This is the same as the output of the readout signal lines La and Lb in the image sensor 1 of Example 1 shown in FIG. For this reason, the time required for reading the cycle of the pixel structure having four pixels in the row direction is four times the AD conversion cycle in both of the read signal lines La and Lb.
（低雑音駆動）
図９（ｂ）を参照するに、図８に示す実施例３の撮像素子１における１Ｇ２と１Ｒ，２Ｇ２と２Ｒ，３Ｇ２と３Ｒ，…の組み合わせを、それぞれ１本の駆動信号線により駆動しているが、この場合でも、図４（ｂ）に示す実施例１の撮像素子１における読み出し信号線Ｌａ，Ｌｂの出力と同じとなる。このため、フレーム周波数を通常駆動と同じに保ったまま、低雑音の信号を得ることが可能となる。
(Low noise drive)
Referring to FIG. 9B, each of the combinations of 1G 2 and 1R, 2G 2 and 2R, 3G 2 and 3R,... In the imaging device 1 of the embodiment 3 shown in FIG. Even in this case, the output is the same as the output of the readout signal lines La and Lb in the image sensor 1 of the first embodiment shown in FIG. For this reason, it is possible to obtain a low noise signal while keeping the frame frequency the same as that in the normal drive.
従って、撮像素子１及び駆動制御回路３２によれば、通常駆動時と低雑音駆動時とでＡＤ変換回路におけるサンプリングレートについて駆動速度を変更することなく両立が容易となる。 Therefore, according to the imaging device 1 and the drive control circuit 32, it is easy to achieve both the normal rate and the low noise drive without changing the drive speed for the sampling rate in the AD converter circuit.
本発明に係る実施例１乃至３の撮像素子１について総括すると以下のようになる。
（１）斜め方向の２画素でＦＤＡ（電圧変換部）を共有する画素構造とする。
（２）カラーフィルタの繰り返し周期としてペア色を有する配列（特に、ベイヤー配列）を持つ画素アレイとする。
（３）画素を共有する斜め方向のＦＤＡ（電圧変換部）は、画素アレイ１１の上下の画素ペア間（隣接する行方向の画素ペア間）で斜め方向が交互となるよう互い違いの配列とする。
The following summarizes the image pickup devices 1 of Examples 1 to 3 according to the present invention.
(1) A pixel structure in which two diagonal pixels share an FDA (voltage converter).
(2) A pixel array having an array (in particular, a Bayer array) having a pair color as a repetition period of the color filter.
(3) The diagonal FDAs (voltage converters) sharing the pixels are arranged in a staggered manner so that the diagonal directions alternate between the upper and lower pixel pairs of the pixel array 11 (between adjacent pixel pairs in the row direction). .
ただし、ＡＤ変換回路１３は、撮像素子１に一体化して設ける以外にも、撮像素子１の外部に設置する構成でもよい。また、ＡＤ変換回路１３の前にＣＤＳ回路１２を設置してもよいし、設置しなくともよい。また、ＡＤ変換回路１３の前に、倍率可変の信号増幅回路（図示せず）を設置してもよい。 However, the AD conversion circuit 13 may be installed outside the image sensor 1 in addition to being provided integrally with the image sensor 1. Further, the CDS circuit 12 may be installed before the AD conversion circuit 13 or may not be installed. In addition, a variable signal amplification circuit (not shown) may be installed in front of the AD conversion circuit 13.
本発明に係る撮像素子１及び駆動制御回路３２によれば、ベイヤー配列のカラーフィルタを備える単板カラー撮像素子において、通常駆動時に比して、ＡＤ変換処理の速度を上げることなく、より高速なフレーム周波数での高フレームレート撮影を行う高フレームレート駆動が可能となる。また、輝度信号への寄与が高い緑画素に対して、雑音のより少ない信号をデジタルＣＤＳ処理によってフレーム周波数を落とすことなく実現する低雑音駆動が可能な構成とすることができる。特に近年の撮像素子では、出力画素の１画素に対して、ベイヤー配列の繰り返し単位である４画素を用いてＲＧＢ信号を生成するなど、出力画素数を上回る画素数を持つものがあり、その様な撮像素子では、本発明による画素配列構造を適用することにより解像度を損なうことなく上記の作用・効果を得ることができる。 According to the image pickup device 1 and the drive control circuit 32 according to the present invention, in a single-plate color image pickup device including a color filter with a Bayer arrangement, the AD conversion processing speed is increased without increasing the speed as compared with the case of normal driving. High frame rate driving for performing high frame rate imaging at a frame frequency is possible. Further, it is possible to adopt a configuration capable of low-noise driving that realizes a signal with less noise without reducing the frame frequency by digital CDS processing with respect to the green pixel having a high contribution to the luminance signal. In particular, some recent image sensors have a pixel number that exceeds the number of output pixels, such as generating RGB signals using four pixels, which are repeating units of the Bayer array, for one output pixel. In such an image pickup device, the above-described operation and effect can be obtained without impairing the resolution by applying the pixel arrangement structure according to the present invention.
以上、特定の実施例を挙げて本発明を説明したが、本発明は前述した例に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、ＡＤ変換回路１３は、撮像素子１とは別部品として外部に設ける構成としてもよい。尚、カラーフィルタの配列として、必ずしもベイヤー配列に限定するものではないが、実績のあるベイヤー配列において、動画撮影時のフレーム周波数向上、また雑音の低減を可能とする点で特に有効である。 The present invention has been described with reference to specific embodiments. However, the present invention is not limited to the above-described examples, and various modifications can be made without departing from the technical idea thereof. For example, the AD conversion circuit 13 may be provided externally as a separate component from the imaging device 1. Note that the color filter array is not necessarily limited to the Bayer array, but the proven Bayer array is particularly effective in that it can improve the frame frequency and reduce noise during moving image shooting.
本発明によれば、高解像度、且つ高フレームレートの映像が撮像可能となり、より好適には、デジタル相関二重サンプリングを実現する低雑音駆動も容易に適用可能な構成とし、低雑音の映像を撮像できるようになるので、動画撮影時のフレーム周波数向上、また雑音の低減を要する用途に有用である。 According to the present invention, high-resolution and high-frame-rate images can be captured, and more preferably, low-noise driving that realizes digital correlated double sampling can be easily applied. Since it becomes possible to take an image, it is useful for applications that require an improvement in frame frequency and a reduction in noise during moving image shooting.
１ 撮像素子
２ 撮像レンズ
３ デジタル信号処理制御部
４ メモリ
５ 出力部
１０ 撮像装置
１１ 画素アレイ
１２，１２ａ，１２ｂ 相関二重サンプリング（ＣＤＳ）回路
１３，１３ａ，１３ｂ アナログ・デジタル（ＡＤ）変換回路
３１ デジタル信号処理回路
３２ 駆動制御回路
Ｒ 赤色カラーフィルタ経由のフォトダイオード（Ｒ色画素）
Ｇ１，Ｇ２ 緑色カラーフィルタ経由のフォトダイオード（Ｇ色画素）
Ｂ 青色カラーフィルタ経由のフォトダイオード（Ｂ色画素）
ＴＧ 転送ゲート
ＦＤＡ フローティングディヒュージョンアンプ（電圧変換部）
Ｌａ，Ｌｂ 読み出し信号線
DESCRIPTION OF SYMBOLS 1 Image pick-up element 2 Imaging lens 3 Digital signal processing control part 4 Memory 5 Output part 10 Imaging device 11 Pixel array 12, 12a, 12b Correlated double sampling (CDS) circuit 13, 13a, 13b Analog / digital (AD) conversion circuit 31 Digital signal processing circuit 32 Drive control circuit R Photodiode (R color pixel) via red color filter
Photodiode (G color pixel) via G 1 and G 2 green color filters
B Photodiode via blue color filter (B color pixel)
TG transfer gate FDA floating diffusion amplifier (voltage converter)
La, Lb Read signal line
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016033501A JP6700850B2 (en) | 2016-02-24 | 2016-02-24 | Image sensor drive control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016033501A JP6700850B2 (en) | 2016-02-24 | 2016-02-24 | Image sensor drive control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017152921A true JP2017152921A (en) | 2017-08-31 |
| JP6700850B2 JP6700850B2 (en) | 2020-05-27 |
Family
ID=59742066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016033501A Active JP6700850B2 (en) | 2016-02-24 | 2016-02-24 | Image sensor drive control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6700850B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021153030A1 (en) * | 2020-01-29 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device and method for manufacturing same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314062A (en) * | 2001-04-18 | 2002-10-25 | Canon Inc | Solid-state image sensing device and image sensing system |
| JP2006210468A (en) * | 2005-01-26 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Solid state imaging device |
| JP2009159186A (en) * | 2007-12-26 | 2009-07-16 | Olympus Imaging Corp | Driver of imaging element, method of driving imaging element, imaging device, and imaging element |
| WO2013172205A1 (en) * | 2012-05-14 | 2013-11-21 | ソニー株式会社 | Imaging device and imaging method, electronic apparatus, as well as program |
| WO2015002005A1 (en) * | 2013-07-04 | 2015-01-08 | ソニー株式会社 | Solid state imaging device, control method, and electronic device |
-
2016
- 2016-02-24 JP JP2016033501A patent/JP6700850B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314062A (en) * | 2001-04-18 | 2002-10-25 | Canon Inc | Solid-state image sensing device and image sensing system |
| JP2006210468A (en) * | 2005-01-26 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Solid state imaging device |
| JP2009159186A (en) * | 2007-12-26 | 2009-07-16 | Olympus Imaging Corp | Driver of imaging element, method of driving imaging element, imaging device, and imaging element |
| WO2013172205A1 (en) * | 2012-05-14 | 2013-11-21 | ソニー株式会社 | Imaging device and imaging method, electronic apparatus, as well as program |
| WO2015002005A1 (en) * | 2013-07-04 | 2015-01-08 | ソニー株式会社 | Solid state imaging device, control method, and electronic device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021153030A1 (en) * | 2020-01-29 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6700850B2 (en) | 2020-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6239975B2 (en) | Solid-state imaging device and imaging system using the same | |
| US9380236B2 (en) | Imaging sensor, imaging apparatus, electronic device, and imaging method | |
| US9674469B2 (en) | Solid-state imaging device, method of driving the same, and electronic apparatus | |
| US20080218598A1 (en) | Imaging method, imaging apparatus, and driving device | |
| JP5988744B2 (en) | Imaging device, control method thereof, and control program | |
| US10477165B2 (en) | Solid-state imaging apparatus, driving method therefor, and imaging system | |
| JP4499348B2 (en) | Solid-state imaging device and signal readout method thereof | |
| JP2008167004A (en) | Solid state imaging apparatus, method for driving the same, and imaging apparatus | |
| JP6164867B2 (en) | Solid-state imaging device, control method thereof, and control program | |
| US8610809B2 (en) | Solid-state imaging device and camera system that controls a unit of plural rows | |
| JP5635092B2 (en) | Solid-state imaging device, imaging apparatus including the solid-state imaging device, imaging control method, and imaging control program | |
| US7760959B2 (en) | Imaging apparatus and imaging system | |
| JP5906596B2 (en) | Imaging device | |
| WO2013084808A1 (en) | Solid-state imaging element, method for driving same, and camera system | |
| US9407822B2 (en) | Image capturing apparatus capable of reducing time taken to display image on display and method of controlling the same | |
| JP6700850B2 (en) | Image sensor drive control circuit | |
| JP5404194B2 (en) | Solid-state imaging device, imaging system, and solid-state imaging device driving method | |
| JP6257348B2 (en) | Solid-state imaging device, imaging system, and copying machine | |
| JP2007013245A (en) | Solid-state imaging apparatus, drive method of solid-state imaging apparatus, and imaging apparatus | |
| JP5511205B2 (en) | Imaging apparatus and imaging method | |
| JP2015173387A (en) | Imaging element, driving method of the same, and program | |
| JP2010124277A (en) | Imaging apparatus | |
| WO2015002005A1 (en) | Solid state imaging device, control method, and electronic device | |
| JP2008118371A (en) | Image pickup element | |
| JP2012239104A (en) | Solid imaging device, solid imaging device drive method and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200501 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6700850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |